JP6476997B2 - 電源制御用半導体装置 - Google Patents

Description

本発明は、電源制御用半導体装置に関し、特に電圧変換用トランスを備えた絶縁型直流電源装置における過電流保護回路の動作点補正を電源制御用半導体装置で実施する際に有効な技術に関する。

直流電源装置には、交流電源を整流するダイオード・ブリッジ回路と、該回路で整流された直流電圧を降圧して所望の電位の直流電圧に変換するＤＣ−ＤＣコンバータなどで構成された絶縁型ＡＣ−ＤＣコンバータがある。絶縁型のＡＣ−ＤＣコンバータとしては、例えば電圧変換用トランスの一次側巻線と直列に接続されたスイッチング素子をＰＷＭ（パルス幅変調）制御方式やＰＦＭ（パルス周波数変調）制御方式等でオン、オフ駆動して一次側巻線に流れる電流を制御し、二次側巻線に誘起される電圧を制御するようにしたスイッチング電源装置が知られている。

ところで、絶縁型直流電源装置においては、定格負荷電流（或いは最大負荷電流）が規定されており、二次側に流れる電流が定格負荷電流以上に増加する過電流状態が発生すると電源装置がダメージを受けることがあるので、一次側の制御回路に、過電流検出機能および過電流を検出した場合にスイッチング素子をオフさせる過電流保護機能を設けることが多い。
スイッチング制御方式の絶縁型直流電源装置における出力の過電流状態を検出する方法としては、一次側のスイッチング素子と直列に電流検出用の抵抗を設け、該抵抗により電流−電圧変換した電圧（三角波形の電圧のピーク値）を監視する方式がある（例えば特許文献１参照）。

特開２００５−３４１７３０号公報 特開２０１２−２３５５６１号公報

ところで、ワールドワイド入力仕様のＡＣ−ＤＣコンバータは、入力交流電圧が例えば８５Ｖ〜２７６Ｖのような比較的広い範囲の電圧に対して動作可能であるように構成する必要がある。しかしながら、特許文献１に開示されている電源装置のように、電流−電圧変換した電圧を監視する方式にあっては、ＡＣ入力電圧ＶACの大きさによって一次側のピーク電流Ｉｐが図１１のように変化してしまう。
そのため、何ら対策をしないと、例えばＡＣ入力電圧１００Ｖのときに図１２に破線で示すような動作点で過電流保護機能が働いて出力電圧Ｖoutを下げるように設計されていたとすると、８５Ｖや２７６Ｖのときには実線や一点鎖線で示すように過電流保護機能が働く動作点（電流値Ｉdet）がずれてしまう。

そして、ＡＣ入力電圧ＶACの大きさに対する過電流保護回路の動作点の変化を図示したものが図８であり、何ら対策をしない場合には、図８に実線Ａで示すように、ＶACに応じて過電流保護回路の動作点Ｉdetが変化してしまい、適切な過電流保護を行うことができない。なお、理想的な特性は、ＶAC−Ｉdet特性が平坦になることである。
そこで、本発明者らは、先に、過電流保護回路の動作点を補正して広い範囲の入力電圧に対して適切な過電流保護を行うことができる直流電源装置に関する発明をなし、特許出願を行なった（特許文献２）。

上記特許文献２に記載されている発明は、スイッチング素子をオン、オフ制御する電源制御回路に、トランスの一次側巻線に流れる電流に比例した電圧と比較基準電圧とを比較して二次側の過電流状態を検出するための過電流検出回路を設け、スイッチング素子の駆動パルスのオンデューティに応じて前記比較基準電圧を補正して、比較基準電圧が交流入力電圧−オンデューティ特性カーブに従って変化するようにしたものである。
そして、オンデューティに応じて比較基準電圧を補正する手段の例として、駆動パルスのオンデューティを検出するデューティ検出回路と該デューティ検出回路からの電圧に応じて比較基準電圧を発生する可変電圧源とを備え、デューティ検出回路は駆動パルスの周期Ｔ０とオン時間Ｔｏｎを計時するカウンタと、計時された周期Ｔ０とオン時間Ｔｏｎとからオンデューティ（Ｔｏｎ／Ｔ０）に相当する電圧を出力する回路とで構成することによって実現している。

しかしながら、上記のような比較基準電圧の補正の仕方では、カウンタを動作させるために駆動パルスの周波数よりも充分に高い周波数のクロックを発生するための発振回路（発振回路を共用する場合には分周回路）が別途必要になり、回路規模が大きくなってチップサイズが増大するとともに消費電力の増加を招くという課題がある。
本発明は上記のような課題に着目してなされたもので、その目的とするところは、電圧変換用のトランスを備え一次側巻線に流れる電流をオン、オフして出力を制御する絶縁型直流電源装置を構成する制御用半導体装置において、回路規模や消費電力の大幅な増大、増加を招くことなく、過電流保護回路の動作点を補正して広い範囲の入力電圧に対して適切な過電流保護を行うことができる技術を提供することにある。

上記目的を達成するため本発明は、
電圧変換用のトランスの一次側巻線に間欠的に電流を流すためのスイッチング素子を、前記トランスの一次側巻線に流れる電流に比例した電圧と前記トランスの二次側からの出力電圧検出信号とに応じてオン、オフ制御する駆動パルスを生成し出力する電源制御用半導体装置であって、
前記一次側巻線に流れる電流に比例した電圧と過電流検出電圧とを比較して前記トランスの二次側の過電流状態を検出するための過電流検出回路と、
前記過電流検出回路が過電流状態を検出したことに応じて前記スイッチング素子をオフ状態にさせる制御信号を生成する制御信号生成回路と、
前記スイッチング素子の駆動パルスのオンデューティに応じて前記過電流検出電圧を生成する過電流検出レベル生成回路と、を備え、
前記過電流検出レベル生成回路は、
前記二次側からの出力電圧検出信号に応じた電流を生成する可変電流源と、
前記可変電流源からの電流によって充電される容量素子と、
前記駆動パルスのオンレベルからオフレベルへの変化で前記容量素子の充電電荷を放電する放電手段と、
過電流検出電圧の基準電圧を生成する切片電圧生成回路と、
を備え、前記駆動パルスのオンレベルの期間に、前記切片電圧生成回路から出力される電圧に対し、前記容量素子に印加し前記可変電流源からの電流によって前記容量素子に充電された電圧を加えるものであり、
前記過電流検出レベル生成回路は、過電流検出電圧をＶocp、オンデューティをＯＮ Ｄｕｔｙ、基準となる過電流検出電圧をＶint、補正係数をａとすると、次式
Ｖocp＝Ｖint＋ａ・ＯＮ Ｄｕｔｙ
に従って前記過電流検出電圧を生成するように構成した。

上記した構成によれば、交流入力電圧が異なっても過電流保護の動作点がほとんど変化しないため、交流入力電圧−過電流保護動作点特性が平坦になり、広い範囲の交流入力電圧に対して適切なポイントで過電流保護を行うことができる。また、オンデューティを検出するための発振回路が不要であるため、回路規模や消費電力の大幅な増大、増加を招くことなく、広い範囲の交流入力電圧に対して適切なポイントで過電流保護を行うことができる。さらに、過電流検出レベル生成回路は、駆動パルスのオンデューティに応じて過電流検出電圧を生成するため、例えスイッチング周波数が変化しても、リアルタイムでオンデューティを検出することができ、それによって常にリアルタイムでオンデューティを過電流検出電圧に反映することが可能である。

また、既知の要素回路を組み合わせるだけで、広い範囲の交流入力電圧に対して適切なポイントでの過電流保護を可能にする過電流検出レベルを生成する回路を容易に実現することができる。

さらに、望ましくは、前記二次側からの出力電圧検出信号に応じた電流を生成する可変電流源から流される電流の大きさに応じて周波数が可変に構成された発振回路を有し、前記スイッチング素子を周期的にオンさせるタイミングを与えるクロック信号を発生するクロック発生回路を備え、
前記過電流検出レベル生成回路が備える前記可変電流源は、前記クロック発生回路が備える前記可変電流源と共通の可変電流源として構成する。
これにより、回路の専有面積の増大や消費電力の大幅な増加を抑えることができる。

本発明によれば、電圧変換用のトランスを備え一次側巻線に流れる電流をオン、オフして出力を制御する絶縁型直流電源装置の制御用半導体装置において、回路規模や消費電力の大幅な増大、増加を招くことなく、過電流保護回路の動作点を補正して広い範囲の入力電圧に対して適切な過電流保護を行うことができるという効果がある。

本発明に係る絶縁型直流電源装置としてのＡＣ−ＤＣコンバータの一実施形態を示す回路構成図である。 図１のＡＣ−ＤＣコンバータにおけるトランスの一次側スイッチング電源制御回路（電源制御用ＩＣ）の構成例を示すブロック図である。 実施例の電源制御用ＩＣにおける各部の電圧の変化の様子を示す波形図である。 実施例の電源制御用ＩＣにおけるオンデューティ−過電流検出レベル特性を示すグラフである。 ＯＣＰレベル生成回路の具体的な回路構成例を示す回路構成図である。 周波数制御回路の具体的な回路構成例を示す回路構成図である。 実施例の電源制御用ＩＣにおけるスイッチング周波数とフィードバック電圧ＶFBの関係を示す特性図である。 過電流保護動作点の補正をしないＡＣ−ＤＣコンバータおよび動作点の補正をしたＡＣ−ＤＣコンバータにおける過電流保護動作点Ｉdetの入力電圧特性を示すグラフである。 ＯＣＰレベル生成回路の他の実施例を示す回路構成図である。 ＯＣＰレベル生成回路の変形例を示す回路構成図である。 絶縁型ＡＣ−ＤＣコンバータにおけるＡＣ入力電圧ＶACと一次側のピーク電流との関係を示すグラフである。 過電流保護動作点の補正をしないＡＣ−ＤＣコンバータにおける負荷電流−出力電圧特性を示すグラフである。

以下、本発明の好適な実施形態を図面に基づいて説明する。
図１は、本発明を適用した絶縁型直流電源装置としてのＡＣ−ＤＣコンバータの一実施形態を示す回路構成図である。

この実施形態のＡＣ−ＤＣコンバータは、ノーマルモードノイズを減衰するためにＡＣ端子間に接続されたＸコンデンサＣｘと、コモンモードコイルなどからなるノイズ遮断用のラインフィルタ１１と、交流電圧（ＡＣ）を整流するダイオード・ブリッジ回路１２と、整流後の電圧を平滑する平滑用コンデンサＣ１と、一次側巻線Ｎｐと二次側巻線Ｎｓおよび補助巻線Ｎｂとを有する電圧変換用のトランスＴ１と、このトランスＴ１の一次側巻線Ｎｐと直列に接続されたＮチャネルＭＯＳＦＥＴからなるスイッチングトランジスタＳＷと、該スイッチングトランジスタＳＷを駆動する電源制御回路１３を有する。この実施形態では、電源制御回路１３は、単結晶シリコンのような１個の半導体チップ上に半導体集積回路（以下、電源制御用ＩＣと称する）として形成されている。

上記トランスＴ１の二次側には、二次側巻線Ｎｓと直列に接続された整流用ダイオードＤ２と、このダイオードＤ２のカソード端子と二次側巻線Ｎｓの他方の端子との間に接続された平滑用コンデンサＣ２とが設けられ、一次側巻線Ｎｐに間歇的に電流を流すことで二次側巻線Ｎｓに誘起される交流電圧を整流し平滑することによって、一次側巻線Ｎｐと二次側巻線Ｎｓとの巻線比に応じた直流電圧Ｖoutを出力する。

さらに、トランスＴ１の二次側には、一次側のスイッチング動作で生じたスイッチングリップル・ノイズ等を遮断するためのフィルタを構成するコイルＬ３およびコンデンサＣ３が設けられているとともに、出力電圧Ｖoutを検出するための検出回路１４と、該検出回路１４に接続され検出電圧に応じた信号を電源制御用ＩＣ１３へ伝達するフォトカプラの発光側素子としてのフォトダイオード１５ａが設けられている。そして、一次側には、上記電源制御用ＩＣ１３のフィードバック端子ＦＢと接地点との間に接続され上記検出回路１４からの信号を受信する受光側素子としてのフォトトランジスタ１５ｂが設けられている。

また、この実施形態のＡＣ−ＤＣコンバータの一次側には、上記補助巻線Ｎｂと直列に接続された整流用ダイオードＤ０と、このダイオードＤ０のカソード端子と接地点ＧＮＤとの間に接続された平滑用コンデンサＣ０とからなる整流平滑回路が設けられ、該整流平滑回路で整流、平滑された電圧が上記電源制御用ＩＣ１３の電源電圧端子ＶＤＤに印加されている。
一方、電源制御用ＩＣ１３には、ダイオード・ブリッジ回路１２で整流される前の電圧がダイオードＤ11，Ｄ12および抵抗Ｒ１を介して印加される高圧入力起動端子ＨＶが設けられており、ＡＣ入力投入時（プラグが差し込まれた直後）は、この高圧入力起動端子ＨＶからの電圧で動作することができるように構成されている。

さらに、本実施形態においては、スイッチングトランジスタＳＷのソース端子と接地点ＧＮＤとの間に電流検出用の抵抗Ｒｓが接続されているとともに、スイッチングトランジスタＳＷと電流検出用抵抗ＲｓとのノードＮ１と電源制御用ＩＣ１３の電流検出端子ＣＳとの間に抵抗Ｒ２が接続されている。さらに、電源制御用ＩＣ１３の電流検出端子ＣＳと接地点との間にはコンデンサＣ４が接続され、抵抗Ｒ２とコンデンサＣ４によりローパスフィルタが構成されるようになっている。

次に、上記電源制御用ＩＣ１３の具体的な構成例について説明する。
本実施形態の電源制御用ＩＣ１３は、外部からスイッチング周期を設定するための外部設定端子ＡＤＪを備えるとともに、該外部設定端子ＡＤＪの設定状態に応じて、予め用意されている２つのＦＢ電圧−周波数特性のうちいずれか一方を選択し、選択された特性に従って出力電圧制御を行うように構成されている。具体的には、図７に示す２つの特性ＡまたはＢのうちいずれか一方が選択可能である。

上記ＦＢ電圧−周波数特性ＡとＢは、フィードバック電圧ＶFBがＶFB1（例えば1.8Ｖ）以下では、特性Ａ，Ｂ共に２２ｋＨｚのような同一かつ一定の周波数でＰＷＭ制御を行い、ＶFB2（例えば2.1Ｖ）以上では特性Ａは１００ｋＨｚのような一定の周波数、特性Ｂは６６ｋＨｚのような一定の周波数でそれぞれＰＷＭ制御を行うとともに、ＶFB1〜ＶFB2間ではフィードバック電圧ＶFBの変化に応じて周波数が直線的に変化するような制御を行う。
なお、制御が切り替わる上記ＶFB1（1.8Ｖ），ＶFB2（2.1Ｖ）やＶFB1以下の領域における固定周波数（２２ｋＨｚ）、ＶFB2以上の領域における固定周波数（６６ｋＨｚ，１００ｋＨｚ）は一例であって、そのような数値に限定されるものではない。

図２には、上記のような機能を備える本実施形態の電源制御用ＩＣ１３の構成例が示されている。
図２に示すように、本実施例の電源制御用ＩＣ１３は、フィードバック端子ＦＢの電圧ＶFBに応じた周波数で発振する発振回路３１と、該発振回路３１で生成された発振信号φｃに基づいて一次側スイッチングトランジスタＳＷをオンさせるタイミングを与えるクロック信号ＣＫを生成するワンショットパルス生成回路のような回路からなるクロック生成回路３２と、クロック信号ＣＫによってセットされるＲＳ・フリップフロップ３３と、該フリップフロップ３３の出力に応じてスイッチングトランジスタＳＷの駆動パルスＧＡＴＥを生成するドライバ（駆動回路）３４を備える。本明細書では、上記発振回路３１とクロック生成回路３２とを合わせたものをクロック発生回路と称する。

また、電源制御用ＩＣ１３は、電流検出端子ＣＳに入力されている電圧Ｖcsを増幅するアンプ３５と、該アンプ３５により増幅された電位Ｖcs’と過電流状態の監視のための比較電圧（スレッシホールド電圧）Ｖocpとを比較する電圧比較回路としてのコンパレータ３６ａと、フィードバック端子ＦＢの電圧ＶFBに基づいて図３（Ａ），（Ｂ）の（ａ）に示すような所定の波形の電圧RAMPを生成する波形生成回路３７と、前記アンプ３５により増幅された（ｃ）に示すような波形の電位Ｖcs’と波形生成回路３７により生成された波形RAMPとを比較するコンパレータ３６ｂと、コンパレータ３６ａと３６ｂの出力の論理和をとるＯＲゲートＧ１を備える。本実施例の電源制御用ＩＣ１３においては、図３の（ａ）の電圧RAMPは、FB電圧からある一定の傾きをもって電圧が低下するように生成される。

上記ＯＲゲートＧ１の出力ＲＳ（図３(ｄ)参照）が上記フリップフロップ３３のリセット端子に入力されることで、スイッチングトランジスタＳＷをオフさせるタイミングを与えるように構成されている。なお、フィードバック端子ＦＢと内部電源電圧端子と間にはプルアップ抵抗もしくは定電流源が設けられており、フォトトランジスタ１５ｂに流れる電流は該抵抗によって電圧に変換される。また、波形生成回路３７を設けているのは、サブハーモニック発振対策のためであり、電圧ＶFBを直接あるいはレベルシフトしてコンパレータ３６ｂへ入力するように構成しても良い。

また、本実施例の電源制御用ＩＣ１３は、フィードバック端子ＦＢの電圧ＶFBに応じて前記発振回路３１の発振周波数すなわちスイッチング周波数を、図７に示すような特性に従って変化させる周波数制御回路３８を備える。周波数制御回路３８は、ボルテージフォロワのようなバッファと、フィードバック端子ＦＢの電圧が例えば１．８Ｖ以下のときは１．８Ｖに、また２．１Ｖ以上のときは２．１Ｖにそれぞれクランプするクランプ回路とで構成することができる。図示しないが、発振回路３１は、周波数制御回路３８からの電圧に応じた電流を流す電流源を備え、該電流源が流す電流の大きさによって発振周波数が変化するオシレータによって構成することができる。

また、本実施例の電源制御用ＩＣ１３は、フィードバック端子ＦＢの電圧ＶFBと外部設定端子ＡＤＪの電圧を監視して、これらの端子の電圧に応じて前記発振回路３１の発振周波数すなわちスイッチング周波数を、図７に示すような特性に従って変化させる周波数制御回路３８を備える。図示しないが、外部設定端子ＡＤＪと内部電源電圧端子と間にはプルアップ抵抗もしくは定電流源が設けられており、外部設定端子ＡＤＪに接続される外付け抵抗Ｒｔに流れる電流が該抵抗によって電圧に変換され、周波数制御回路３８は外部設定端子ＡＤＪの電圧に応じて制御する発振周波数の特性をＡまたはＢに切り替えるように構成されている。これにより、ユーザは、外部設定端子ＡＤＪに接続する外付け抵抗Ｒｔの抵抗値を選択することで、ＦＢ電圧−周波数特性を切り替えることができる。

さらに、本実施例の電源制御用ＩＣ１３には、上記クロック生成回路３２から出力されるクロック信号ＣＫに基づいて、駆動パルスＧＡＴＥのデューティ（Ｔon／Ｔcycle）が予め規定された最大値（例えば８５％〜９０％）を超えないように制限をかけるための最大デューティリセット信号を生成するデューティ制限回路３９が設けられており、デューティ制限回路３９から出力される最大デューティリセット信号を、ＯＲゲートＧ２を介して上記フリップフロップ３３に供給してパルスが最大デューティに達した場合にはその時点でリセットさせることでスイッチングトランジスタＳＷを直ちにオフさせるように構成されている。

また、本実施例の電源制御用ＩＣ１３においては、電流検出端子ＣＳの電圧Ｖcsを監視して過電流を検出する上記過電流検出用コンパレータ３６ａに比較電圧として印加される過電流検出電圧Ｖocpを発生する過電流検出レベル生成回路４０が設けられている。この過電流検出レベル生成回路４０には、上記ドライバ３４から出力される駆動パルスＧＡＴＥおよびフィードバック端子ＦＢの電圧ＶFBが入力されており、過電流検出レベル生成回路４０はこれらの信号に基づいてオンデューティを検出し、検出したオンデューティに応じて図４に示すような特性に従って変化する過電流検出レベルＶocpを生成するように構成されている。

図５には、図２の電源制御用ＩＣにおける過電流検出レベル生成回路４０の具体的な回路構成例が示されている。
図５に示すように、過電流検出レベル生成回路４０は、例えば内部電源回路から電圧Ｖregを直列抵抗Ｒ５，Ｒ６で分圧された電圧Ｖint（2.02Ｖ）を入力とするバッファ（ボルテージフォロワ）ＢＦＦ２と、フィードバック端子ＦＢの電圧ＶFBに応じた電流を流す可変電流回路４２と、可変電流回路４２からの電流を利用してＯＰＳレベルを生成するＯＰＳ波形生成回路４３と、生成されたＯＰＳ電圧をインピーダンス変換して出力するとともにクランプ機能を有するバッファアンプ４４とから構成されている。

ＯＰＳ波形生成回路４３は、可変電流回路４２と接地点との間に直列に接続されたスイッチＳ４およびコンデンサＣ５と、上記バッファＢＦＦ２と前記スイッチＳ４およびコンデンサＣ５の接続ノードＮ５との間に設けられたスイッチＳ５と、接続ノードＮ５と接地点との間に直列に接続されたスイッチＳ６および抵抗Ｒ７とで構成されており、スイッチＳ４はドライバ３４から出力される駆動パルスＧＡＴＥによりオン・オフされ、スイッチＳ５，Ｓ６は駆動パルスＧＡＴＥを反転した信号／ＧＡＴＥによりオン・オフされるように構成されている。

図５に示す過電流検出レベル生成回路４０は、過電流検出レベルＶocpに図４に示す特性を与えるための回路であり、バッファＢＦＦ２に入力される電圧Ｖintは図４における右上がりの直線がＹ軸（Ｖocp）と交わる切片電圧すなわち過電流検出の基準レベル（2.02Ｖ）に相当している。従って、分圧用の抵抗Ｒ５，Ｒ６およびバッファＢＦＦ２は、切片電圧Ｖintを生成する回路（切片電圧生成回路４１）として機能する。なお、切片電圧Ｖintは、電流検出端子ＣＳの電圧Ｖcsに換算すると0.42Ｖに相当するため、本実施例では、図２に示すアンプ３５に入力電圧Ｖcsを４．８倍に増幅する機能を持たせている。

また、バッファアンプ４４は、図４に示すように、オンデューティ４８％以上の領域で過電流検出レベルＶocpが所定のレベル（2.5Ｖ）で頭打ちとなるように制限するクランプ回路として機能する。
図４に示す特性は、オンデューティ４８％未満の直線部分の傾きは１であり、これを数式で表すと、以下のようになる。なお、次式におけるＯＮ Ｄｕｔｙは百分率（パーセント）の値ではなく、小数点で表される値（25％の時は0.25、30％の時は0.30）である。
Ｖocp＝Ｖint＋ＯＮ Ｄｕｔｙ （ＯＮ Ｄｕｔｙ＜４８％）
Ｖocp＝一定（２.５Ｖ） （ＯＮ Ｄｕｔｙ≧４８％）

本発明者が検討した電源回路では、電流検出端子ＣＳの電圧Ｖcsに対する過電流検出レベルＯＣＰは、次式、
ＯＣＰ＝Ｖint＋ａ・ＯＮ Ｄｕｔｙ＝0.42Ｖ＋ａ・ＯＮ Ｄｕｔｙ
とした。ここで、Ｖintは前述したように0.42Ｖであった。また、ａは補正係数であり、「0.21」のような値となった。前記アンプ３５の増幅率の設定は容易であるのに対し、「0.21」のような小数点で表される補正係数ａをＯＮ Ｄｕｔｙに掛けた電圧を生成する乗算回路を設計するのは比較的面倒であり設計負担が大きいので、切片と同様に、ａ（＝0.21）を４．８倍することで「≒１」とし、近似的に次式、
Ｖocp＝2.02Ｖ＋ＯＮ Ｄｕｔｙ
で表される過電流検出レベルＶocpを生成する回路を実現することとした。

図５に示す過電流検出レベル生成回路４０においては、ＯＰＳ波形生成回路４３を、可変電流回路４２からの定電流でコンデンサＣ５を充電し、コンデンサＣ５の充電電荷を抵抗Ｒ７を介して放電するように構成するとともに、充電を制御するスイッチＳ４を駆動パルスＧＡＴＥでオンさせ、放電を制御するスイッチＳ６を駆動パルスＧＡＴＥの反転信号／ＧＡＴＥでオンさせることで、オン時間に相当する過電流検出レベルＶocpを生成している。
つまり、可変電流回路４２、スイッチＳ４およびコンデンサＣ５はオン時間Ｔonに比例した電圧を生成する充電制御手段として機能し、コンデンサＣ５、スイッチＳ６および抵抗Ｒ７はオフ時間における放電を制御する放電制御手段として機能する。

さらに、本実施例では、可変電流回路４２はフィードバック端子ＦＢの電圧ＶFBに応じた電流を流す一方、後に詳しく説明するように、発振回路３１（図６参照）は、可変電流回路４２と同様に、フィードバック電圧ＶFBに応じた電流を流す電流源回路３１１を備えており、その電流でコンデンサを充電することによってオシレータ部３１３で発振信号（三角波）を生成しているので、その発振信号φｃに従って制御されるスイッチング周波数はフィードバック電圧ＶFBに応じた周波数となる。つまり、フィードバック電圧ＶFBに応じた電流を流す可変電流回路４２を備えたＯＰＳ波形生成回路４３は、スイッチング周波数すなわちスイッチング周期の情報を反映した電流でコンデンサＣ５を充電することとなる。そして、このコンデンサＣ５の充電期間は、スイッチングトランジスタＳＷのオン時間に相当している。その結果、生成される過電流検出レベルＶocpはオンデューティを反映したものとなる。

また、本実施例の過電流検出レベル生成回路４０は、クランプ回路として機能するバッファアンプ４４が出力部に設けられている。これにより、オンデューティ４８％未満では、図３（Ａ）の（ｂ）のような波形（三角波）のＯＣＰレベルＶocpが生成されて過電流検出用コンパレータ３６ａに供給され、オンデューティ４８％以上では、図３（Ｂ）の（ｂ）のような波形（台形波）のＯＣＰレベルＶocpが生成されて過電流検出用コンパレータ３６ａに供給されて過電流検出が行なわれる。その結果、一次巻線に流れる電流のピーク値が大きくなり過ぎないようにすることができる。

なお、通常の負荷状態では大部分の期間がオンデューティ５０％以下で動作するように電源装置が設計されるので、上記のような頭打ちの制御を行うことで、ＶAC−Ｉdet特性の平坦性が損なわれる状況が発生することはほとんどなく、かかる制御が問題となることはない。
図８には、上記実施例の過電流検出レベル生成回路４０を適用した場合におけるＶAC−Ｉdet特性を破線Ｂで示す。なお、実線Ａは、過電流検出レベルを補正可能な過電流検出レベル生成回路４０を設けない場合におけるＶAC−Ｉdet特性である。図８より、過電流検出レベルを補正可能な過電流検出レベル生成回路４０を設けることにより、かかる回路を設けない場合に比べてＶAC−Ｉdet特性の平坦性を大幅に改善できることが分かる。
なお、過電流保護動作点は過電流保護動作負荷電流に対応するので、入力電圧対過電流保護動作負荷電流特性も図８のＶAC−Ｉdet特性と同じような特性となる。つまり、図８は、入力電圧対過電流保護動作負荷電流特性を示しているとみなすことができる。

また、本実施例の過電流検出レベル生成回路４０を適用した電源制御用ＩＣによれば、上記説明より、前のサイクルではなく、そのときのサイクルにおけるオンデューティをリアルタイムでＯＣＰレベルに反映させることができることが分かる。その結果、精度の高い過電流検出補正が可能となる。
なお、図３（Ａ），（Ｂ）は、負荷電流が大きくなってフィードバック電圧ＶFBすなわちＲＡＭＰ波がＯＣＰレベルよりも高い状態での動作波形を示したものであり、負荷電流が通常の大きさである場合には、フィードバック電圧ＶFBすなわちＲＡＭＰ波がＯＣＰレベルＶocpよりも低くなり、電流検出端子ＣＳの電圧Ｖcsをゲイン倍しているＶcs’がフィードバック電圧ＶFBで決まるＲＡＭＰ波に到達した時点でリセット信号ＲＳが生成されて、スイッチング素子がオフされる。

上記実施例（図５）では、オンデューティを検出するのに駆動パルスＧＡＴＥを使用しているが、駆動パルスＧＡＴＥの代わりに、前段のフリップフロップ３３の出力信号を用いても良い。また、可変電流回路４２は、後述の周波数制御回路３８（図６）における上下限クランプ回路８１と基準電圧回路８２と非反転増幅回路８３とバッファ回路８４と電流源回路３１１とからなる電流回路を共用することができる。
具体的には、例えば図６に破線で示すように、周波数制御回路３８の電流源回路３１１を構成するカレントミラーのＭ４と並列に、Ｍ４と同一のゲート電圧がゲート端子に印加されたＭＯＳトランジスタＭ５を設け、このトランジスタＭ５のドレイン電流を、過電流検出レベル生成回路４０に供給するように構成することで、回路構成素子数を減らすことができる。

図６には、本実施形態の電源制御用ＩＣ１３を構成する周波数制御回路３８の構成例が示されている。
図６に示すように、周波数制御回路３８は、フィードバック端子ＦＢの電圧ＶFBが所定の電圧ＶFB1（1.8Ｖ）以下である場合にはＶFB1にクランプするとともに、ＶFB2（2.1Ｖ）以上である場合にはＶFB2（2.1Ｖ）にクランプする上下限クランプ回路８１と、図７に示すＦＢ電圧−周波数特性のリニアな領域ＶFB1〜ＶFB2のスタートとなるポイントに対応する基準電圧Ｖref0（例えば2.1Ｖ）を発生する基準電圧回路８２と、上下限クランプ回路８１を通過した電圧（1.8Ｖ〜2.1Ｖ）に比例した電圧（0.65Ｖ〜2.1Ｖ／0.45Ｖ〜2.1Ｖ）を生成する非反転増幅回路８３と、該非反転増幅回路８３の出力をインピーダンス変換して発振回路３１へ供給するバッファ回路８４とを備える。

一方、発振回路３１は、上記バッファ回路８４の出力に応じた周波数の発振信号（クロック信号φｃ）を生成するように構成されている。
また、この実施例の周波数制御回路３８は、外部設定端子ＡＤＪの電圧に応じて非反転増幅回路８３の増幅率すなわち図７に示すＦＢ電圧−周波数特性線のリニアな領域ＶFB1〜ＶFB2での直線の傾きを切り替えることができるように構成されている。
なお、図７は、電源制御用ＩＣ１３にとってはＦＢ電圧−周波数特性を示すものであるが、二次側からのフィードバック電圧ＶFBは負荷電流に対応しているので、電源としては負荷電流−周波数特性を示しているとみなすことができる。

図６に示すように、上下限クランプ回路８１は４入力の差動増幅回路ＡＭＰ１で構成されており、反転入力端子に自身の出力電圧がフィードバックされ、電源制御用ＩＣのフィードバック端子ＦＢの電圧ＶFBがクランプ電圧ＶFB1とＶFB2との間の電圧範囲（1.8Ｖ〜2.1Ｖ）にあるときは、フィードバック電圧ＶFBをそのまま後段の非反転増幅回路８３の非反転入力端子側へ伝達するバッファ（ボルテージフォロワ）として動作し、フィードバック電圧ＶFBがクランプ電圧ＶFB1（1.8Ｖ）以下である場合にはＶFB1にクランプするとともに、ＶFBがＶFB2（2.1Ｖ）以上である場合にはＶFB2（2.1Ｖ）にクランプした電圧を出力するように構成されている。

基準電圧回路８２は、基準電圧源ＶＲとバッファ（ボルテージフォロワ）ＢＦＦ１とから構成され、基準電圧源ＶＲが発生する基準電圧Ｖref0（2.1Ｖ）をそのまま非反転増幅回路８３の反転入力端子側へ供給する。
非反転増幅回路８３は、２入力の差動増幅回路ＡＭＰ２と、基準電圧回路８２と反転入力端子との間に接続された入力抵抗Ｒ１と、出力端子と反転入力端子との間に直列に接続された帰還抵抗Ｒ２，Ｒ３と、帰還抵抗Ｒ３と並列に接続されたスイッチＳ１および帰還抵抗Ｒ３と直列に接続されたスイッチＳ２とから構成されている。スイッチＳ１とＳ２は、外部設定端子ＡＤＪの電位に応じていずれか一方が選択的にオンされるように構成されており、スイッチＳ１がオンされるとＲ２のみが帰還抵抗として接続された状態（増幅率が小さい状態）となり、スイッチＳ２がオンされるとＲ２およびＲ３が帰還抵抗として接続された状態（増幅率が大きい状態）となる。

具体的には、スイッチＳ１とＳ２のいずれがオンされている場合にも、フィードバック電圧ＶFBが2.1Ｖのときは非反転増幅回路８３の出力電圧はＶref0（2.1Ｖ）となるが、スイッチＳ１がオンされている状態でフィードバック電圧ＶFBとして1.8Ｖが入力されたときは非反転増幅回路８３の出力電圧は0.65Ｖとなり、スイッチＳ１がオンされている状態でフィードバック電圧ＶFBとして1.8Ｖが入力されたときは非反転増幅回路８３の出力電圧は0.45Ｖとなるように、抵抗Ｒ１，Ｒ２，Ｒ３の抵抗値が設定されている。なお、フィードバック電圧ＶFBが1.8Ｖ〜2.1Ｖの範囲では、フィードバック電圧ＶFBに比例して変化する電圧が非反転増幅回路８３から出力される。そして、この非反転増幅回路８３の出力は、バッファ回路８４を介して発振回路３１へ供給される。バッファ回路８４はボルテージフォロワによって構成されている。

発振回路３１は、バッファ回路８４によって、非反転入力端子と同電位となるように制御されたＭＯＳトランジスタＭ１のソース電圧と対接地電位（ＧＮＤ）に接続されている抵抗Ｒ４に流れる電流で決まる電流を流す電流源回路３１１と、該電流源回路３１１からの電流によって充電される容量Ｃ１１，Ｃ１２およびＣ１２と直列に接続されたスイッチＳ３からなる周波数切替え部３１２と、上記容量Ｃ１１，Ｃ１２の電荷を放電するための放電用ＭＯＳトランジスタＭ２および２つのコンパレータＣＭＰ１，ＣＭＰ２とフリップフロップＦＦ１からなるオシレータ部３１３とを備えている。

そして、上記フリップフロップＦＦ１の出力が放電用ＭＯＳトランジスタＭ２のゲート端子に印加され、容量Ｃ１１，Ｃ１２の充電と放電を繰り返すことにより、内部で三角波を生成し所定の周波数のクロック信号を出力するようになっている。なお、電流源回路３１１は、ＭＯＳトランジスタＭ３のドレイン電流を折り返すため、ＭＯＳトランジスタＭ３，Ｍ４からなるカレントミラー回路を備えている。
上記説明より分かるように、電流源回路３１１は、フィードバック電圧ＶFBに応じた電流を流すこととなる。その結果、オシレータ部３１３で生成される発振信号φｃはフィードバック電圧ＶFBに応じた周波数となる。

図９には、図２の電源制御用ＩＣにおける過電流検出レベル生成回路４０の他の実施例が示されている。なお、図９に示されている回路は、図５の過電流検出レベル生成回路４０と同様に、次式、
Ｖocp＝Ｖint＋ＯＮ Ｄｕｔｙ
で表される過電流検出レベルＶocpを生成するように構成されている回路である。

図９に示す過電流検出レベル生成回路４０は、駆動パルスＧＡＴＥと三角波ＴＲＷを入力としオンデューティに比例した電圧を生成するオンデューティ検出回路４５と、オンデューティ検出回路４５の出力電圧のピーク値を保持するピークホールド回路４６と、バッファＢＦＦ３と、ホールドされた電圧を分圧することで所定の倍率を掛けた電圧に変換する電圧変換回路４７と、切片電圧Ｖint（2.02Ｖ）を生成する切片電圧生成回路４１と、電圧変換回路４７の出力電圧と切片電圧生成回路４１の出力電圧とを加算する加算回路４８と、過電流検出レベルＶocpが所定のレベル（2.5Ｖ）で頭打ちとなるように制限するクランプ回路４９とから構成されている。

オンデューティ検出回路４５は、発振回路３１（図６参照）で生成される、周波数が変化してもピークとボトムの電圧が変化しない三角波ＴＲＷを入力とするバッファＢＦＦ４と、該バッファＢＦＦ４の出力電圧をピークホールド回路４６へ伝達するスイッチＳ７と、接地点とピークホールド回路４６との間に接続されたスイッチＳ８とを備える。そして、スイッチＳ７は駆動パルスＧＡＴＥによりオン・オフされ、スイッチＳ８は駆動パルスＧＡＴＥの反転信号／ＧＡＴＥによりオン・オフされるように構成されている。
これにより、オン期間における三角波ＴＲＷの最大の電圧をピークホールド回路４６にホールドすることで疑似的にオンデューティを検出する。

そして、検出したオンデューティに応じた電圧を、バッファＢＦＦ３を介して分圧用直列抵抗Ｒ８，Ｒ９とバッファＢＦＦ５とからなる電圧変換回路４７へ供給し、所定の倍率（例えば１／２．４）を掛けた電圧に変換した後、この電圧に入力抵抗Ｒ１０，Ｒ１１とオペアンプＡＭＰ３とからなる加算回路４８で切片電圧Ｖint（2.02Ｖ）を加算して、上式で表される過電流検出電圧Ｖocpを生成しクランプ回路４９を介して出力する。
クランプ回路４９は、内部電源電圧Ｖregを分圧して例えば２．５Ｖのような比較電圧Ｖcmpを生成する分圧用直列抵抗Ｒ１４，Ｒ１５と、加算回路４８の出力電圧と上記比較電圧Ｖcmp (2.5Ｖ)とを比較するコンパレータＣＭＰ３と、該コンパレータＣＭＰ３の出力によって相補的にオン、オフされるＭＯＳトランジスタＭ６，Ｍ７とから構成されており、加算回路４８の出力電圧が比較電圧Ｖcmp (2.5Ｖ) 以下の時はＭ７をオフし、Ｍ６をオンさせて加算回路４８の出力電圧をそのまま過電流検出電圧Ｖocpとして出力する一方、加算回路４８の出力電圧が比較電圧Ｖcmp(2.5Ｖ)を越えるとＭ６をオフし、Ｍ７をオンさせて比較電圧の２．５Ｖを出力することで、過電流検出電圧Ｖocpをクランプする。

図１０には、図２の電源制御用ＩＣにおける過電流検出レベル生成回路４０の変形例が示されている。この変形例の回路は、スイッチングトランジスタＳＷのオン時間を反映した過電流検出レベルを生成するように構成したものである。
図１０に示す過電流検出レベル生成回路４０は、図９の過電流検出レベル生成回路４０におけるオンデューティ検出回路４５の代わりに、駆動パルスＧＡＴＥがハイレベル期間だけＭＯＳトランジスタＭ６をオフにして、定電流源ＣＳからの電流をコンデンサＣ６に流して充電することで、オン時間に比例した電圧を生成するオン時間検出回路５０を設けたもので、他の構成は図９の過電流検出レベル生成回路４０と同じである。

以上本発明者によってなされた発明を実施形態に基づき具体的に説明したが、本発明は前記実施形態に限定されるものではない。例えば、前記実施形態では、トランスの一次側巻線に間歇的に電流を流すスイッチングトランジスタＳＷを、電源制御用ＩＣ１３とは別個の素子としているが、このスイッチングトランジスタＳＷを電源制御用ＩＣ１３に取り込んで、１つの半導体集積回路として構成してもよい。
さらに、前記実施形態では、本発明をフライバック方式のＡＣ−ＤＣコンバータを構成する電源制御用ＩＣに適用した場合について説明したが、本発明はフォワード型や疑似共振型のＡＣ−ＤＣコンバータを構成する電源制御用ＩＣにも適用することができる。

１１ ラインフィルタ
１２ ダイオード・ブリッジ回路（整流回路）
１３ 電源制御回路（電源制御用ＩＣ）
１４ 二次側検出回路（検出用ＩＣ）
１５ａ フォトカプラの発光側ダイオード
１５ｂ フォトカプラの受光側トランジスタ
３１ 発振回路
３２ クロック生成回路
３４ ドライバ（駆動回路）
３５ アンプ（非反転増幅回路）
３６ａ 過電流検出用コンパレータ（過電流検出回路）
３６ｂ 電圧／電流制御用コンパレータ（電圧／電流制御回路）
３７ 波形生成回路
３８ 周波数制御回路
３９ デューティ制限回路
４０ 過電流検出レベル生成回路
４１ 切片電圧生成回路
４２ 可変電流回路
４３ ＯＰＳ波形生成回路
４４ バッファアンプ

Claims (2)

1. 電圧変換用のトランスの一次側巻線に間欠的に電流を流すためのスイッチング素子を、前記トランスの一次側巻線に流れる電流に比例した電圧と前記トランスの二次側からの出力電圧検出信号とに応じてオン、オフ制御する駆動パルスを生成し出力する電源制御用半導体装置であって、
   前記一次側巻線に流れる電流に比例した電圧と過電流検出電圧とを比較して前記トランスの二次側の過電流状態を検出するための過電流検出回路と、
   前記過電流検出回路が過電流状態を検出したことに応じて前記スイッチング素子をオフ状態にさせる制御信号を生成する制御信号生成回路と、
   前記スイッチング素子の駆動パルスのオンデューティに応じて前記過電流検出電圧を生成する過電流検出レベル生成回路と、を備え、
   前記過電流検出レベル生成回路は、
   前記二次側からの出力電圧検出信号に応じた電流を生成する可変電流源と、
   前記可変電流源からの電流によって充電される容量素子と、
   前記駆動パルスのオンレベルからオフレベルへの変化で前記容量素子の充電電荷を放電する放電手段と、
   過電流検出電圧の基準電圧を生成する切片電圧生成回路と、
   を備え、前記駆動パルスのオンレベルの期間に、前記切片電圧生成回路から出力される電圧に対し、前記容量素子に印加し前記可変電流源からの電流によって前記容量素子に充電された電圧を加えるものであり、
   前記過電流検出レベル生成回路は、過電流検出電圧をＶocp、オンデューティをＯＮ Ｄｕｔｙ、基準となる過電流検出電圧をＶint、補正係数をａとすると、次式
   Ｖocp＝Ｖint＋ａ・ＯＮ Ｄｕｔｙ
   に従って前記過電流検出電圧を生成するように構成されていることを特徴とする電源制御用半導体装置。
2. 前記二次側からの出力電圧検出信号に応じた電流を生成する可変電流源から流される電流の大きさに応じて周波数が可変に構成された発振回路を有し、前記スイッチング素子を周期的にオンさせるタイミングを与えるクロック信号を発生するクロック発生回路を備え、
   前記過電流検出レベル生成回路が備える前記可変電流源は、前記クロック発生回路が備える前記可変電流源と共通の可変電流源として構成されていることを特徴とする請求項１に記載の電源制御用半導体装置。

Images