[go: up one dir, main page]

KR20170093053A - 리프레시 정보 생성기를 포함하는 휘발성 메모리 장치 및 전자 장치, 그것의 정보 제공 방법, 그리고 그것의 리프레시 제어 방법 - Google Patents

리프레시 정보 생성기를 포함하는 휘발성 메모리 장치 및 전자 장치, 그것의 정보 제공 방법, 그리고 그것의 리프레시 제어 방법 Download PDF

Info

Publication number
KR20170093053A
KR20170093053A KR1020160087630A KR20160087630A KR20170093053A KR 20170093053 A KR20170093053 A KR 20170093053A KR 1020160087630 A KR1020160087630 A KR 1020160087630A KR 20160087630 A KR20160087630 A KR 20160087630A KR 20170093053 A KR20170093053 A KR 20170093053A
Authority
KR
South Korea
Prior art keywords
refresh
host
count
information
memory device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1020160087630A
Other languages
English (en)
Other versions
KR102709074B1 (ko
Inventor
노양균
송호영
신상웅
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to US15/413,907 priority Critical patent/US9928895B2/en
Priority to TW106103468A priority patent/TWI740890B/zh
Priority to CN201710063703.2A priority patent/CN107068175B/zh
Publication of KR20170093053A publication Critical patent/KR20170093053A/ko
Priority to US15/900,070 priority patent/US10297306B2/en
Priority to US16/379,167 priority patent/US10658023B2/en
Application granted granted Critical
Publication of KR102709074B1 publication Critical patent/KR102709074B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Dram (AREA)

Abstract

본 발명의 실시 예에 따른 휘발성 메모리 장치는 메모리 셀 어레이, 리프레시 컨트롤러, 그리고 리프레시 정보 생성기를 포함할 수 있다. 리프레시 컨트롤러는 메모리 셀 어레이에 히든 리프레시 또는 정규 리프레시를 수행할 수 있다. 리프레시 정보 생성기는 히든 리프레시 및 정규 리프레시 수행 횟수를 카운트하여 수행 카운트를 생성하고, 수행 카운트를 기초로 리프레시 정보를 생성할 수 있다.

Description

리프레시 정보 생성기를 포함하는 휘발성 메모리 장치 및 전자 장치, 그것의 정보 제공 방법, 그리고 그것의 리프레시 제어 방법{VOLATILE MEMORY DEVICE AND ELECTRONIC DEVICE COMPRISING REFRESH INFORMATION GENERATOR, PROVIDING THE INFORMATION METHOD THEREOF, AND CONTROLLING THE REFRESH OPERATION METHOD THEREOF}
본 발명은 반도체 메모리 장치에 관한 것으로, 좀 더 구체적으로는 리프레시 정보 생성기를 포함하는 휘발성 메모리 장치 및 전자 장치, 그것의 정보 제공 방법, 그리고 그것의 리프레시 제어 방법에 관한 것이다.
반도체 메모리 장치는 컴퓨터, 스마트폰, 스마트패드 등과 같은 호스트 장치의 제어에 따라 데이터를 저장하는 장치이다. 반도체 메모리 장치는 DRAM(Dynamic random access memory), SRAM(Static random access memory) 등의 휘발성 메모리 장치를 포함한다. 휘발성 메모리 장치의 예로서 DRAM 장치는 저장된 데이터를 소실하지 않도록, 리프레시 동작을 주기적으로 수행한다. 일반적으로, 이러한 리프레시 동작 중에 데이터의 충돌을 방지하기 위해, 메모리 장치는 쓰기 또는 읽기 명령을 수신하지 않는다.
일반적으로, 휘발성 메모리 장치는 호스트에 고용량의 메모리를 제공하기 위하여 메모리 모듈(Memory Module)의 형태로 구성될 수 있다. 이러한 메모리 모듈에 포함된 복수의 휘발성 메모리 장치에 대한 리프레시 동작은 호스트에 의해 관리된다.
하지만, 메모리 모듈 및 메모리 장치의 고용량화 및 고집적화 경향에 따라, 호스트에 의한 메모리 장치 각각에 대한 리프레시 동작의 제어가 복잡해진다. 또한, 상술한 바와 같이, 리프레시 명령의 수가 증가하면, 메모리 장치는 쓰기 또는 읽기 명령을 수신하지 못하므로 데이터 처리의 효율이 감소한다.
본 발명의 목적은 메모리 장치의 리프레시 수행 상태를 알려주기 위한 리프레시 정보 생성기를 포함하는 휘발성 메모리 장치 및 전자 장치, 그것의 정보 제공 방법, 그리고 그것의 리프레시 제어 방법을 제공하는 데에 있다.
본 발명의 실시 예에 따른 휘발성 메모리 장치는 메모리 셀 어레이, 리프레시 컨트롤러, 그리고 리프레시 정보 생성기를 포함할 수 있다. 리프레시 컨트롤러는 메모리 셀 어레이에 히든 리프레시 또는 정규 리프레시를 수행할 수 있다. 리프레시 정보 생성기는 히든 리프레시 및 정규 리프레시 수행 횟수를 카운트하여 수행 카운트를 생성하고, 수행 카운트를 기초로 리프레시 정보를 생성할 수 있다.
본 발명의 다른 실시 예에 따른 히든 리프레시 또는 정규 리프레시를 수행하는 휘발성 메모리 장치의 리프레시 정보 제공 방법은 휘발성 메모리 장치에서 히든 리프레시 또는 정규 리프레시를 수행하는 단계, 히든 리프레시 및 정규 리프레시 수행 횟수를 카운트하여 수행 카운트를 생성하고, 수행 카운트를 기초로 리프레시 정보를 생성하는 단계, 그리고 리프레시 정보를 호스트에 제공하는 단계를 포함할 수 있다.
본 발명의 다른 실시 예에 따른 기준 시간 동안 히든 리프레시 또는 정규 리프레시를 수행하는 휘발성 메모리 장치와 휘발성 메모리 장치의 리프레시 동작을 제어하는 호스트를 포함하는 전자 장치의 리프레시 제어 방법은 휘발성 메모리 장치에서, 히든 리프레시 및 정규 리프레시 수행 횟수를 카운트하여 수행 카운트를 생성하고, 수행 카운트를 기초로 리프레시 정보를 생성하는 단계, 호스트의 요청에 의해, 수행 카운트 또는 리프레시 정보를 호스트에 제공하는 단계, 그리고 호스트에 의해, 수행 카운트 또는 리프레시 정보를 기초로 남은 기준 시간에 대한 휘발성 메모리 장치의 리프레시 동작을 제어하는 단계를 포함할 수 있다.
본 발명의 실시 예에 따른 휘발성 메모리 장치 및 전자 장치, 그것의 정보 제공 방법, 그리고 그것의 리프레시 제어 방법은 불필요한 리프레시 동작 및 리프레시 명령의 발생을 방지할 수 있다. 이에, 리프레시 동작 제어의 효율이 증가하고, 결과적으로 휘발성 메모리 장치 및 메모리 모듈의 데이터 처리 효율이 증가한다.
도 1은 본 발명의 실시 예에 따른 메모리 장치를 포함하는 전자 장치를 보여주는 그림이다.
도 2는 본 발명의 실시 예에 따른 도 1의 메모리 장치를 보여주는 블록도이다.
도 3은 본 발명의 실시 예에 따른 도 2의 메모리 장치의 동작을 보여주는 순서도이다.
도 4는 히든 리프레시 동작을 설명하기 위한 그림이다.
도 5는 본 발명의 실시 예에 따른 복수의 뱅크를 포함하는 도 2의 메모리 셀 어레이를 보여주는 블록도이다.
도 6은 본 발명의 실시 예에 따른 도 3에 도시된 리프레시 컨트롤러를 보여주는 블록도이다.
도 7 및 8은 본 발명의 실시 예에 따른 도 6에 도시된 리프레시 정보 생성기를 보여주는 블록도이다.
도 9는 도 7 및 도 8의 리프레시 정보 생성기의 동작을 설명하기 위한 타이밍 도이다.
도 10은 본 발명의 다른 실시 예에 따른 도 6에 도시된 리프레시 정보 생성기를 보여주는 블록도이다.
도 11은 도 10의 리프레시 정보 생성기의 동작을 설명하기 위한 타이밍 도이다.
도 12는 본 발명의 실시 예에 따른 도 1의 전자 장치의 동작을 보여주는 순서도이다.
도 13은 본 발명의 실시 예에 따른 도 1의 전자 장치의 동작을 설명하기 위한 타이밍 도이다.
도 14는 본 발명의 다른 실시 예에 따른 메모리 장치를 보여주는 블록도이다.
도 15는 본 발명의 다른 실시 예에 따른 메모리 장치가 적용된 적층 메모리 장치를 보여주는 블록도이다.
도 16 및 도 17은 본 발명의 다른 실시 예에 따른 메모리 모듈을 보여주는 그림이다.
도 18은 본 발명의 실시 예에 따른 반도체 메모리 장치 또는 메모리 모듈이 적용된 사용자 시스템을 보여주는 블록도이다.
아래에서는, 본 발명의 기술 분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로, 본 발명의 실시 예들이 명확하고 상세하게 기재될 것이다.
도 1은 본 발명의 실시 예에 따른 메모리 장치를 포함하는 전자 장치를 보여주는 그림이다. 도 1을 참조하면, 전자 장치(1)는 호스트(10) 및 메모리 장치(100)를 포함할 수 있다. 예를 들어, 전자 장치(1)는 호스트(10) 및 메모리 장치(100)를 모두 포함하는 단일의 시스템일 수 있다. 또는, 전자 장치(1)의 호스트(10)와 메모리 장치(100)는 서로 별도의 장치로 구현될 수 있다.
예를 들어, 호스트(10)는 범용 프로세서 또는 어플리케이션 프로세서(Application Processor)를 포함하는 프로세서 회로 또는 전자 장치일 수 있다. 또는, 호스트(10)는 하나 이상의 프로세서들을 포함하는 컴퓨팅 장치(예컨대, 퍼스널 컴퓨터(Personal Computer), 주변 장치, 디지털 카메라, PDA(Personal Digital Assistant), PMP(Portable Media Player), 스마트폰(Smartphone), 태블릿(Tablet), 웨어러블(Wearable) 장치 등)일 수 있다. 다만, 이 예들은 본 발명을 제한하기 위한 것은 아니다.
메모리 장치(100)는 호스트(10)로부터 제공된 데이터 또는 호스트(10)로 제공될 데이터를 저장할 수 있다. 메모리 장치(100)는 휘발성 메모리를 포함하는 어떠한 저장 매체로든 구현될 수 있다. 예를 들어, 메모리 장치(100)는 DRAM(Dynamic random access memory), SRAM(Static random access memory), TRAM(Thyristor RAM), Z-RAM(Zero capacitor RAM), 또는 TTRAM(Twin transistor RAM), MRAM 등을 포함할 수 있다. 본 발명은 휘발성 메모리를 포함하는 어떠한 저장 매체에든 적용될 수 있다. 예를 들어, 메모리 장치(100)는 UDIMM(Unbuffered Dual In-Line Memory Module), RDIMM(Registered DIMM), LRDIMM(Load Reduced DIMM), NVDIMM(Non Volatile DIMM) 등을 포함할 수 있다. 위 가정은 단지 본 발명의 이해를 돕기 위한 예시일 뿐이고, 본 발명을 제한하기 위한 것은 아니다.
이하에서, 설명의 편의를 위해, 단일 DRAM 장치가 도 1의 메모리 장치(100)의 예시로서 설명될 것이다. 다만, 상술한 바와 같이, 본 발명은 휘발성 메모리를 포함하는 다양한 스토리지 장치에 적용될 수 있음은 쉽게 이해될 것이다.
메모리 장치(100)는 호스트(10)와 통신할 수 있다. 예로서, 메모리 장치(100)는 USB(Universal Serial Bus), SCSI(Small Computer System Interface), PCIe, M-PCIe(Mobile PCIe), ATA(Advanced Technology Attachment), PATA(Parallel ATA), SATA(Serial ATA), SAS(Serial Attached SCSI), IDE(Integrated Drive Electronics), Firewire, UFS(Universal Flash Storage), TCP/IP(Transmission Control Protocol/Internet Protocol) 등의 다양한 유선 통신 규약들, 및 LTE(Long Term Evolution), WiMax, GSM(Global System for Mobile communication), CDMA(Code Division Multiple Access), HSPA(High Speed Packet Access), Bluetooth, NFC(Near Field Communication), WiFi, RFID(Radio Frequency Identification) 등의 다양한 무선 통신 규약들 중 하나 이상에 기초하여 호스트(10)와 통신할 수 있다. 다만, 이 예들은 본 발명을 제한하기 위한 것은 아니다.
메모리 장치(100)는 호스트(10)로부터 커맨드(CMD) 및 어드레스(ADDR)를 수신하여, 쓰기(Write) 동작, 읽기(Read) 동작, 또는 리프레시(Refresh) 동작을 수행할 수 있다. 상술한 바와 같이, 메모리 장치(100)는 휘발성 메모리를 포함한다. 휘발성 메모리는 저장된 데이터가 일정 시간 이후에 사라지는 특성을 지닌다. 이에, 저장된 데이터를 소실하지 않기 위해, 휘발성 메모리는 리프레시 동작을 주기적으로 수행한다. 리프레시 동작은 일정 주기에 따라 휘발성 메모리에 저장된 데이터를 다시 쓰는 동작이다. 쓰기 동작, 읽기 동작, 또는 리프레시 동작에 따른 메모리 장치(100)의 동작은 다음과 같다.
쓰기 동작의 경우, 먼저 호스트(10)는 클록과 함께 액티브(Active) 커맨드 및 로우(Row) 어드레스를 메모리 장치(100)에 제공한다. 특정 시간 후, 호스트(10)는 클록과 함께 쓰기 커맨드 및 컬럼(Column) 어드레스 정보를 메모리 장치(100)에 제공한다. 이후 호스트(10)는 메모리 장치(100)에 기입할 데이터를 제공한다. 메모리 장치(100)는 제공된 데이터를 정해진 주소의 메모리 영역에 기입한다.
읽기 동작의 경우, 호스트(10)는 클록과 함께 액티브 커맨드 및 로우 어드레스 정보를 메모리 장치(100)에 제공한다. 특정 시간 후, 호스트(10)는 클록과 함께 읽기 커맨드 및 컬럼 어드레스를 메모리 장치(100)에 제공한다. 이후, 특정 시간 후에 메모리 장치(100)는 요청 받은 데이터를 메모리 장치(100)에 제공한다.
리프레시 동작의 경우, 호스트(10)는 정규 리프레시 수행 주기(tREFI)마다 클록과 함께 리프레시 커맨드를 메모리 장치(100)에 제공할 수 있다. 또는, 호스트(10)는 일정한 횟수의 정규 리프레시 수행 주기(tREFI)를 지연시키거나(Postponed) 앞 당겨(Pull-in) 리프레시 커맨드를 메모리 장치(100)에 제공할 수 있다. 이하에서, 정규 리프레시 수행 주기(tREFI)를 지연시키거나 앞 당기는 동작에 의해, N 번의 정규 리프레시 수행 주기(tREFI)에 대하여 N 번의 정규 리프레시가 수행되는 경우를 가정한다. 또한, 이하에서, N 번의 정규 리프레시 수행 주기(tREFI)는 기준 시간으로 정의한다. 이 경우, 주기적으로 정규 리프레시 수행 주기(tREFI)마다 리프레시 커맨드가 메모리 장치(100)에 입력될 필요가 없고, N 번의 정규 리프레시 수행 주기(tREFI)에 대하여 리프레시가 가능한 어느 시점에라도 N 번의 정규 리프레시가 수행될 수 있다. 메모리 장치(100)에 대한 'N'의 최대 값은 JEDEC(Joint Electron Device Engineering Council)의 표준 문헌에 의해 정의된다.
메모리 장치(100)는 리프레시 커맨드에 따라 메모리 메모리(100) 내부에서 생성된 리프레시 주소에 대하여 리프레시 동작을 수행한다. 메모리 장치(100)는 커맨드에 따른 리프레시 동작을 수행하는 리프레시 수행 시간(tRFC) 동안 호스트(10)로부터 쓰기 또는 읽기 커맨드를 수신하지 않는다. 이는, 리프레시 동작 수행 중에 읽기 혹은 쓰기 명령을 수행하는 경우, 쓰기 혹은 읽기 동작에 의해 액세스되는 메모리 셀의 데이터가 리프레시 동작이 수행되는 행 주소의 메모리 셀들의 데이터와 충돌될 수 있기 때문이다. 이하에서, 정규 리프레시는 호스트(10)의 리프레시 커맨드에 의해 수행되는 리프레시 동작이라 정의한다. 또한, 정규 리프레시 이외에도, 호스트(10)는 리프레시 커맨드에 의해 메모리 장치(100)는 특별한 목적을 위한 리프레시 동작을 수행할 수 있다. 해당 리프레시를 위한 커맨드는 도 13에서 설명될 것이다.
메모리 장치(100)는 하나의 리프레시 사이클 동안 메모리 장치(100)의 모든 메모리 셀에 대하여 리프레시 동작을 수행한다. 즉, 하나의 리프레시 사이클은 복수의 정규 리프레시 주기(tREFI) 및 복수의 기준 시간을 포함한다. 일반적으로 리프레시 사이클의 주기는 고정적이다. 메모리 장치(100)의 모든 메모리 셀에 대하여 리프레시 동작이 수행되어야 하기 때문에, 정규 리프레시 수행 주기(tREFI) 및 리프레시 수행 시간(tRFC)은 메모리 장치(100)의 메모리 용량에 따라 달라진다. 이는 JEDEC(Joint Electron Device Engineering Council)의 표준 문헌에 의해 정의된다. 메모리 장치(100)는 하나의 리프레시 사이클이 종료되면, 새로운 리프레시 사이클 동안 다시 메모리 장치(100)의 모든 메모리 셀에 대하여 리프레시 동작을 수행한다.
본 발명에 따른 메모리 장치(100)는 호스트(10)의 명령에 의한 정규 리프레시 또는 호스트(10)의 명령이 없어도 가능한 경우 리프레시 동작을 수행하는 히든 리프레시(Hidden Refresh) 동작을 수행한다. 이하에서, 히든 리프레시는 메모리 장치(100)가 쓰기 혹은 읽기 명령을 수행하는 중에 호스트(10)의 명령이 없이 수행되는 리프레시 동작으로 정의된다.
본 발명에 따른 메모리 장치(100)는 쓰기 또는 읽기 명령의 수행에 따른 액세스 주소가 리프레시 주소와 충돌하지 않도록 히든 리프레시 동작을 제어하고, 정규 리프레시 및 히든 리프레시의 수행 횟수를 카운트하기 위한 리프레시 컨트롤러(160)를 포함한다. 이하에서, 정규 리프레시 및 히든 리프레시의 수행 횟수의 카운트 값은 수행 카운트라 정의한다. 리프레시 컨트롤러(160)는 수행 카운트를 기초로 리프레시 정보(RFR_inf)를 생성할 수 있다. 또한, 리프레시 컨트롤러(160)는 호스트(10)로부터 요청을 받거나, 혹은 내부 플래그 생성 시에 호스트(10)에 리프레시 정보(RFR_inf)를 제공할 수 있다. 이에, 호스트(10)는 복수의 휘발성 메모리를 포함하는 메모리 장치(100)에 대한 리프레시 동작을 효율적으로 제어할 수 있다.
도 2는 본 발명의 실시 예에 따른 도 1의 메모리 장치를 보여주는 블록도이다. 도 2을 참조하면, 메모리 장치(100)는 커맨드 디코더(110), 어드레스 래치(120), 메모리 셀 어레이(130), 센스 앰프(131), 컬럼 디코더(140), 액티브 컨트롤러(150), 리프레시 컨트롤러(160), 로우 디코더(170), 데이터 입력 드라이버(180), 데이터 출력 드라이버(190), 그리고 멀티 퍼포즈 레지스터(195)(Multi Purpose Register)를 포함한다.
커맨드 디코더(110)는 커맨드 패드(CMD)를 통해 다양한 명령을 수신한다. 커맨드 디코더(110)는 컬럼 디코더(140), 액티브 컨트롤러(150), 그리고 리프레시 컨트롤러(160) 등과 같은 회로 블록으로 커맨드를 제공한다.
어드레스 래치(120)는 어드레스 패드(ADDR)를 통해 액세스하는 메모리 셀의 주소를 수신한다. 메모리 셀에 데이터가 저장되거나, 메모리 셀로부터 데이터를 독출하는 경우, 메모리 셀을 선택하는 어드레스(ADDR)는 어드레스 래치(120), 컬럼 디코더(140), 액티브 컨트롤러(150), 리프레시 컨트롤러(160), 그리고 로우 디코더(170)를 통해 제공될 수 있다.
메모리 셀 어레이(130)는 저장된 데이터를 센스 앰프(131)를 통해 데이터 출력 드라이버(190)로 제공할 수 있다. 또는, 메모리 셀 어레이(130)는 데이터 입력 드라이버(180)로부터 수신된 데이터를 센스 앰프(131)를 통해 정해진 어드레스에 저장할 수 있다. 이 때, 컬럼 디코더(140)와 로우 디코더(170)는 입 출력될 데이터에 대한 메모리 셀의 어드레스(ADDR)를 메모리 셀 어레이(130)로 제공할 수 있다.
예를 들어, 메모리 셀 어레이(130)는 복수의 뱅크를 포함할 수 있다. 복수의 뱅크 각각은 복수의 매트를 포함할 수 있다. 복수의 매트 각각은 복수의 메모리 셀을 포함할 수 있다. 이 경우, 액티브 컨트롤러(150) 및 리프레시 컨트롤러(160)는 복수의 뱅크 각각을 제어하기 위해 복수로 구성될 수 있다. 이러한 구성은 도 5를 참조하여 설명될 것이다.
액티브 컨트롤러(150)는 어드레스 래치(120) 및 커맨드 디코더(110)로부터 제공된 어드레스(ADDR) 및 커맨드(CMD)에 의해 쓰기 또는 읽기 동작에 따른 액티브 주소 및 액티브 신호를 생성하여 로우 디코더(170)에 제공한다.
본 발명의 리프레시 컨트롤러(160)는 액티브 컨트롤러(150)와 유사하게, 액티브 주소 및 액티브 신호를 생성하고, 히든 리프레시 주소와 액티브 주소를 비교한다. 리프레시 컨트롤러(160)는 비교 값을 기초로 히든 리프레시 액티브 신호를 생성하여 로우 디코더(170)에 제공한다. 리프레시 컨트롤러(160)는 정규 리프레시 또는 히든 리프레시를 수행할 행 주소를 생성하여 로우 디코더(170)에 제공한다. 또한, 본 발명의 리프레시 컨트롤러(160)는 정규 리프레시 및 히든 리프레시 수행 횟수를 카운트하여 수행 카운트를 생성하고, 수행 카운트를 기초로 리프레시 정보(RFR_inf)를 생성한다. 리프레시 컨트롤러(160)는 생성된 리프레시 정보(RFR_inf)를 멀티 퍼포즈 레지스터(195)에 제공할 수 있다. 예를 들어, 리프레시 정보(RFR_inf)는 수행 카운트, 히든 리프레시 수행 카운트, 또는 리프레시 중단 플래그를 포함할 수 있다. 히든 리프레시 수행 카운트, 수행 카운트, 그리고 리프레시 중단 플래그는 각각 도 7, 도 8, 그리고 도 10을 참조하여 설명될 것이다.
로우 디코더(170)는 제공된 액티브 주소, 액티브 신호, 리프레시 액티브 신호, 그리고 리프레시 주소 등을 통해 메모리 셀 어레이(130)의 동작을 제어한다. 데이터 입력 드라이버(180)는 데이터 패드(DQ)를 통해 제공된 데이터를 수신하여 센스 앰프(131)로 제공할 수 있다. 데이터 출력 드라이버(190)는 데이터 패드(DQ)를 통해 메모리 셀 어레이(130)에 저장된 데이터를 출력할 수 있다. 도시되지 않았지만, 데이터 입력 드라이버(180)는 데이터의 수신 시에, 데이터 스트로브 신호를 데이터 스트로브 패드(DQS)를 통해 수신할 수 있다. 또한, 데이터 출력 드라이버(190)는 데이터의 출력 시에, 데이터 스트로브 신호를 데이터 스트로브 패드(DQS)를 통해 출력할 수 있다.
멀티 퍼포즈 레지스터(195)는 목적에 따라 내부의 처리 정보를 저장할 수 있다. 이에, 멀티 퍼포즈 레지스터(195)는 리프레시 컨트롤러(160)로부터 리프레시 정보(RFR_inf)를 제공받아 저장할 수 있다. 또한, JEDEC의 표준 문헌에서 정의된 MPR(Multi-Purpose Register) 읽기 모드 모드에서, 멀티 퍼포즈 레지스터(195)에 저장된 리프레시 정보(RFR_inf)는 데이터 출력 드라이버(190)를 통해 호스트(10)에 제공될 수 있다.
리셋 신호는 커맨드 패드(CMD) 및 커맨드 디코더(110)를 통해 호스트(10)로부터 수신되는 커맨드에 의해 제공될 수 있다. 이에, 리프레시 정보(RFR_inf) 및 멀티 퍼포즈 레지스터(195)의 저장된 값은 호스트(10)의 요청에 의해 비주기적으로 초기화 될 수 있다. 또는, 상술한 리셋 커맨드는 호스트(10)로부터 주기적으로 수신될 수 있다. 즉, 리프레시 정보(RFR_inf) 및 멀티 퍼포즈 레지스터(195)의 저장된 값은 호스트(10)로부터 수신된 리셋 커맨드에 의해 기준 시간 마다 주기적으로 초기화 될 수 있다.
메모리 장치(100)가 DRAM 장치인 경우, 메모리 장치(100)는 클록에 동기화되어 동작한다. 이에, 클록 버퍼, 지연 고정 회로, 듀티 보정 회로 등의 구성이 추가될 수 있다. 다만, 이는 본 발명과의 관련성은 적으므로 이에 대한 설명은 생략한다.
도 3은 본 발명의 실시 예에 따른 도 2의 메모리 장치의 동작을 보여주는 순서도이다. 도 3은 도 1 및 도 2를 참조하여 설명될 것이다. 도 3을 참조하면, 메모리 장치(100)는 리프레시 정보(RFR_inf)를 생성하고, 생성된 리프레시 정보(RFR_inf)를 호스트(10)에 제공할 수 있다.
S110 단계에서, 메모리 장치(100)는 리프레시 동작을 수행한다. 상술한 바와 같이, 메모리 장치(100)는 호스트(10)의 리프레시 명령에 응답하여 정규 리프레시 동작을 수행할 수 있다. 또는, 메모리 장치(100)는 정규 리프레시 외에 히든 리프레시 동작을 수행할 수 있다.
S120 단계에서, 메모리 장치(100)는 히든 리프레시 및 정규 리프레시 수행 횟수를 카운트하여 수행 카운트를 생성하고, 수행 카운트를 기초로 리프레시 정보(RFR_inf)를 생성한다. 생성된 리프레시 정보(RFR_inf)는 멀티 퍼포즈 레지스터(195)에 저장될 수 있다. 상술한 바와 같이, 리프레시 정보(RFR_inf)는 수행 카운트, 히든 리프레시 수행 카운트, 또는 리프레시 종료 플래그를 포함할 수 있다.
S130 단계에서, 메모리 장치(100)는 호스트(10)로부터 리프레시 정보 제공 요청을 수신하였는지 여부를 판단한다. 요청을 수신하지 않은 경우(No 방향), 메모리 장치(100)는 S130 단계를 다시 수행한다. 다만, 이 경우에도 메모리 장치(100)는 히든 리프레시 또는 정규 리프레시를 추가적으로 수행하고, 리프레시 정보(RFR_inf)를 업데이트할 수 있다. 업데이트된 리프레시 정보(RFR_inf)는 멀티 퍼포즈 레지스터(195)에 다시 저장된다. 요청을 수신한 경우(Yes 방향), 메모리 장치(100)는 S140 단계를 수행한다.
S140 단계에서, 메모리 장치(100)는 호스트(10)에 리프레시 정보(RFR_inf)를 제공한다. 호스트(10)의 요청 및 멀티 퍼포즈 레지스터(195)의 어드레스에 따라, 메모리 장치(100)는 멀티 퍼포즈 레지스터(195)에 저장된 리프레시 정보(RFR_inf)를 호스트(10)에 제공한다. 다만, 리프레시 정보(RFR_inf)의 성질에 따라, 메모리 장치(100)는 S130 단계를 생략하고, S140 단계를 수행하도록 설정될 수 있다. 예를 들어, 리프레시 정보(RFR_inf)에 포함되는 리프레시 종료 플래그는 생성 후 요청 없이 호스트(10)에 제공될 수 있다. 이는 호스트(10)의 요청이 없는 경우에도, 호스트(10)에 리프레시 종료 플래그를 호스트(10)에 제공하여, 남은 기준 시간 내에 추가적인 리프레시 동작의 수행을 방지하기 위함이다. 이에, 메모리 장치(100)의 전력 낭비를 방지하고, 불필요한 커맨드 생성을 방지할 수 있다. 다만, 이는 예시적인 것으로, 리프레시 종료 플래그 역시 호스트(10)의 요청에 의해서만 호스트(10)에 제공되도록 설정될 수 있다.
상술한 바와 같이, 메모리 장치(100)는 리프레시 정보(RFR_inf) 및 멀티 퍼포즈 레지스터(195)를 리셋할 수 있다. 이는 멀티 퍼포즈 레지스터(195)에 저장된 리프레시 정보(RFR_inf)는 해당 기준 시간에 대하여만 유효하기 때문이다.
도 4는 히든 리프레시 동작을 설명하기 위한 그림이다. 도 4는 도 1을 참조하여 설명될 것이다. 상술한 바와 같이, 메모리 셀 어레이(130)는 복수의 뱅크를 포함할 수 있다. 여기서, 제 1 뱅크(Bank0)가 예시적으로 도시되었다. 또한, 제 1 뱅크(Bank0)는 제 1 내지 제 n+1 매트(MAT0~MATn), 제 1 내지 제 n+1 센스 앰프 어레이(SA0~SAn)를 포함할 수 있다. 제 1 내지 제 n+1 센스 앰프 어레이(SA0~SAn)는 센스 앰프(131)를 구성할 수 있다. 제 1 뱅크(Bank0)에서의 히든 리프레시 동작은 메모리 셀 어레이(130)를 구성하는 복수의 뱅크 각각에 적용될 수 있다.
제 1 내지 제 n+1 매트(MAT0~MATn)는 각각 복수의 워드 라인을 포함할 수 있다. 워드 라인의 선택은 로우 어드레스에 의해 결정된다. 복수의 워드 라인 각각은 복수의 메모리 셀을 포함한다. 또한, 하나의 워드 라인에 연결된 복수의 메모리 셀의 저장 데이터는 인접한 센스 앰프에 의해 센싱된다.
일반적인 데이터 센싱 동작은 다음과 같다. 예를 들어, 제 2 매트(MAT1)의 제 1 워드 라인(WL1_0)에 연결된 메모리 셀 중 제 1 비트 라인(BL0)에 연결된 셀의 데이터는 제 1 센스 앰프 어레이(SA0)의 제 1 센스 앰프(미도시)에 의해 센싱 된다. 다만, 선택된 셀의 데이터를 기준 전압과 비교하기 위해, 제 1 센스 앰프 어레이(SA0)의 제 1 센스 앰프(미도시)는 제 1 매트(MAT0)의 프리차지(Pre-charge)되어 있는 제 1 비트 라인(BL0)의 전압을 수신한다. 또한, 제 2 매트(MAT1)의 제 1 워드 라인(WL1_0)의 제 2 비트 라인(BL1)에 연결된 셀의 데이터는 제 2 센스 앰프 어레이(SA1)의 제 1 센스 앰프(미도시)에 의해 센싱 될 수 있다. 데이터의 센싱을 위해 선택되는 센스 앰프는 메모리 셀 어레이의 구조에 의해 결정된다.
이하에서, 히든 리프레시 동작이 설명될 것이다. 먼저, 메모리 장치(100)가 제 2 매트(MAT1)의 제 1 워드 라인(WL1_0)의 제 1 비트 라인(BL0)에 연결된 메모리 셀(이하에서, 제 2 매트(MAT1)의 제 1 메모리 셀이라 한다)에 읽기 동작을 수행하기 위해 액세스하는 경우를 가정한다. 일반적으로, DDR(Double Data Rate) 방식으로 구동되는 메모리 장치(100)는 읽기 또는 쓰기 속도를 향상시키기 위하여 데이터를 프리 패치(Prepatch)하여 복수의 데이터를 동시에 읽거나 쓴다. 즉, 메모리 장치(100)가 DDR3 방식으로 동작하는 메모리 장치인 경우, 메모리 장치(100)는 8 개의 비트(2^3 개)에 대하여 프리 패치 동작을 수행한다. 이에, 메모리 장치(100)는 제 1 메모리 셀을 포함하여 제 2 매트(MAT1)의 제 1 워드 라인(WL1_0)의 제 2 내지 제 8 비트 라인(BL1~BL7)에 연결된 각각의 메모리 셀(이하에서, 각각 제 2 매트(MAT1)의 제 2 내지 제 8 메모리 셀이라 한다)에 액세스하여 읽기 동작을 수행할 것이다. 이 경우, 각각의 데이터는 인접한 제 1 및 제 2 센스 앰프 어레이(SA0, SA1)에 의해 센싱된다.
메모리 장치(100)가 상술한 읽기 동작과 함께 제 1 또는 제 3 매트(MAT0, MAT2)에 대한 각각의 제 1 워드 라인(WL0_0, WL2_0)에 리프레시 동작을 수행하는 경우를 가정한다. 일반적으로 리프레시 동작은 선택된 워드라인에 연결된 모든 메모리 셀에 대하여 수행된다. 즉, 제 1 매트(MAT0)의 제 1 워드 라인(WL0_0)에 연결된 모든 메모리 셀(이하에서, 각각 제 1 매트(MAT0)의 제 1 내지 제 n+1 메모리 셀이라 한다) 또는 제 3 매트(MAT2)의 제 1 워드 라인(WL2_0)에 연결된 모든 메모리 셀(이하에서, 각각 제 3 매트(MAT2)의 제 1 내지 제 n+1 메모리 셀이라 한다)에 대하여 리프레시 동작이 수행된다.
리프레시 동작을 수행하기 위해, 제 1 매트(MAT0)의 제 1 메모리 셀의 데이터는 제 1 센스 앰프 어레이(SA0)의 제 1 센스 앰프(미도시)에 의하여 센싱된다. 또한, 읽기 동작을 수행하기 위해, 제 2 매트(MAT1)의 제 1 메모리 셀의 데이터 역시 제 1 센스 앰프 어레이(SA0)의 제 1 센스 앰프(미도시)에 의하여 센싱된다. 상술한 바와 같이, 센스 앰프는 센싱 동작을 수행하기 위하여 메모리 셀의 데이터와 기준 전압을 수신해야 한다. 이 경우, 해당 센스 앰프는 두 개의 데이터를 수신하므로, 기준 전압에 대해 데이터의 비교를 수행할 수 없다.
이러한 문제는 제 2 센스 앰프 어레이(SA1)의 제 2 센스 앰프(미도시)에도 동일하게 발생한다. 즉, 제 2 센스 앰프 어레이(SA1)의 제 2 센스 앰프(미도시)는 입력으로 제 2 매트(MAT1)의 제 2 메모리 셀의 데이터 및 제 3 매트(MAT2)의 제 2 메모리 셀의 데이터를 수신한다. 따라서, 해당 센스 앰프는 기준 전압에 대해 데이터의 비교를 수행할 수 없다. 이는 제 2 매트(MAT1)의 제 3 메모리 셀 내지 제 8 메모리 셀에 대하여 동일하게 발생한다.
따라서, 히든 리프레시 동작은 쓰기 동작 또는 읽기 동작에 따라 액세스 되는 주소의 매트와 인접하지 않은 매트에 대하여 수행된다. 예를 들어, 상술한 예에서, 제 4 매트 내지 제 n+1 매트(MAT3~MATn)에 대하여 히든 리프레시가 수행될 수 있다. 이 경우, 쓰기 또는 읽기 동작에 따라 액세스된 데이터의 입출력 시에 이용되는 데이터 라인이 히든 리프레시 동작이 수행되는 매트가 연결되지 않도록 제어되어야 한다. 히든 리프레시의 주소를 생성하기 위한 리프레시 컨트롤러의 동작 및 구성은 도 6를 참조하여 설명될 것이다.
도 5는 본 발명의 실시 예에 따른 복수의 뱅크를 포함하는 도 2의 메모리 셀 어레이를 보여주는 블록도이다. 도 5를 참조하면, 도 1의 컬럼 디코더(140), 액티브 컨트롤러(150), 리프레시 컨트롤러(160), 그리고 로우 디코더(170)는 각각 n 개의 뱅크로 구분되는 메모리 셀 어레이(130) 및 센스 앰프(131)에 대하여 동작하도록 구별되어 구성될 수 있다.
즉, 메모리 셀 어레이(130)는 제 1 내지 제 n 메모리 셀 어레이(130_1~130_n)를 포함하고, 센스 앰프(131)는 제 1 내지 제 n 센스 앰프(131_1~131_n)를 포함하고, 컬럼 디코더(140)는 제 1 내지 제 n 컬럼 디코더(140)를 포함하고, 액티브 컨트롤러(150)는 제 1 내지 제 n 액티브 컨트롤러(150_1~150_n)을 포함하고, 리프레시 컨트롤러(160)는 제 1 내지 제 n 리프레시 컨트롤러(160_1~160_n)를 포함하고, 로우 디코더(170)는 제 1 내지 제 n 로우 디코더(170_1~170_n)을 포함할 수 있다.
제 1 내지 제 n 리프레시 컨트롤러(160_1~160_n) 각각은 제 1 내지 제 n 뱅크(Bank1~Bankn) 각각에 대하여 히든 리프레시 동작을 수행할 수 있다. 여기서, 도 4에서 설명한 바와 같이 하나의 뱅크에 대하여 액티브 주소가 리프레시 주소와 충돌되는 경우, 제 1 내지 제 n 리프레시 컨트롤러(160_1~160_n)는 제 1 내지 제 n 뱅크(Bank1~Bankn) 전부에 대하여 히든 리프레시를 수행하지 않도록 구성될 수 있다. 또는, 제 1 내지 제 n 리프레시 컨트롤러(160_1~160_n)는 동일한 경우에 해당 뱅크를 제외한 주소가 충돌되지 않는 나머지 뱅크에 대하여 히든 리프레시를 수행하도록 구성될 수 있다. 도 5를 참조하여 설명된 바를 제외한 제 1 내지 제 n 뱅크(Bank1~Bankn) 각각에 대한 상술한 구성들의 동작은 도 1 내지 도 5에서 설명된 바와 같으므로, 이에 대한 설명은 생략한다.
도 6은 본 발명의 실시 예에 따른 도 3에 도시된 리프레시 컨트롤러를 보여주는 블록도이다. 도 6을 참조하면, 리프레시 컨트롤러(160)는 리프레시 주소 생성기(161), 주소 비교기(162), 논리 합(OR) 로직, 그리고 리프레시 정보 생성기(163)를 포함할 수 있다. 도 4에서 상술한 바와 같이, 리프레시 컨트롤러(160)는 액티브 주소와 리프레시 주소가 충돌하는지 판단하여 히든 리프레시 동작을 수행하기 위한 신호를 생성하고, 히든 리프레시 및 정규 리프레시 수행 횟수를 카운트하여 이를 기초로 리프레시 정보를 생성한다.
리프레시 주소 생성기(161)는 리프레시 동작을 수행할 로우 어드레스를 생성한다. 일반적으로, 리프레시 동작은 로우 어드레스에 대하여 순차적으로 수행된다. 예를 들어, 이 경우, 리프레시 주소 생성기(161)는 카운터를 포함할 수 있다. 리프레시 주소 생성기(161)는 리프레시 주소(ADD_rfr)를 생성하여 주소 비교기(162)에 제공한다(① 단계).
주소 비교기(162)는 쓰기 명령 또는 읽기 명령에 따른 액티브 신호(ACT) 및 액티브 주소(ADD_act)를 제공받는다. 주소 비교기(162)는 제공된 액티브 주소(ADD_act)와 리프레시 주소(ADD_rfr)가 충돌하는지 여부를 판단하여 히든 리프레시 액티브 신호(RFR_H)를 생성한다(② 단계).
논리 합 로직(OR)은 히든 리프레시 액티브 신호(RFR_H) 및 정규 리프레시 액티브 신호(RFR)를 제공받아 논리 합(OR) 동작을 수행하고, 리프레시 액티브 신호(RFR_en)를 생성한다(③ 단계).
이어, 주소 비교기(162)는 리프레시 액티브 신호(RFR_en)를 피드백 받아, ① 단계에서 생성된 리프레시 주소(ADD_rfr)를 로우 디코더(170)에 제공한다(④ 단계). 또한, 주소 비교기(162)는 리프레시 액티브 신호(RFR_en)를 피드백 받아, 리프레시 주소(ADD_rfr)를 업데이트한다. 이후, 도 2의 로우 디코더(170)는 리프레시 주소(ADD_rfr)를 제공받아 디코딩하고, 리프레시 액티브 신호(RFR_en)에 따라 메모리 셀 어레이(130)의 해당 리프레시 주소(ADD_rfr)에 리프레시 동작을 수행한다.
리프레시 정보 생성기(163)는 리프레시 액티브 신호(RFR_en)를 제공받아, 리프레시 정보(RFR_inf)를 생성한다. 이에, 리프레시 정보 생성기(163) 역시 비주기적으로 또는 기준 시간 마다 주기적으로 호스트(10)로부터 제공되는 리셋 신호(RST)에 의해 초기화 될 수 있다. 이하에서, 이에 대한 설명은 생략한다. 리프레시 정보 생성기(163)의 예시적인 구성은 도 7, 도 8, 그리고 도 10을 참조하여 설명될 것이다.
도 7 및 도 8은 본 발명의 실시 예에 따른 도 6에 도시된 리프레시 정보 생성기를 보여주는 블록도이다. 도 7 및 도 8은 도 6을 참조하여 설명될 것이다.
도 7을 참조하면, 리프레시 정보 생성기(163a)는 오실레이터(164) 및 리프레시 카운터(165)를 포함할 수 있다. 도 7의 리프레시 정보 생성기(163a)는 수행 카운트 또는 히든 리프레시 수행 카운트를 생성할 수 있다.
오실레이터(164)는 정규 리프레시 수행 주기(tREFI)마다 카운트 상승 신호를 리프레시 카운터(165)에 제공한다. 예를 들어, 정규 리프레시 수행 주기(tREFI)는 호스트(10)로부터 제공될 수 있다.
리프레시 카운터(165)는 카운트 상승 신호 및 리프레시 액티브 신호(RFR_en)를 제공받는다. 리프레시 카운터(165)는 카운트 상승 신호에 따라 카운트 값을 상승시키고, 리프레시 액티브 신호(RFR_en)에 따라 카운트 값을 하강시킨다. 리프레시 카운터(165)는 생성된 카운트 값을 리프레시 정보(RFR_inf)로서 출력한다. 시간에 따른 리프레시 정보(RFR_inf)의 변화는 도 9를 참조하여 설명될 것이다. 해당 카운트 값은 히든 리프레시 동작이 수행된 횟수를 의미하고, 이하에서 이 값은 히든 리프레시 수행 카운트라 정의한다. 해당 리프레시 정보(RFR_inf)를 기초로, 호스트(10)는 남은 기준 시간 내에 수행되어야 할 리프레시 횟수를 계산할 수 있다.
또한, 리프레시 카운터(165)는 리프레시 액티브 신호(RFR_en)를 카운트하여 수행 카운트를 생성할 수 있다. 즉, 리프레시 정보(RFR_inf)는 히든 리프레시 카운트와 수행 카운트를 포함할 수 있다.
도 8을 참조하면, 리프레시 정보 생성기(163b)는 리프레시 카운터(165)를 포함할 수 있다. 도 7에서 기술된 바와 같이, 도 8의 리프레시 카운터(165)는 리프레시 액티브 신호(RFR_en)를 카운트하여 수행 카운트를 생성할 수 있다. 이 경우, 리프레시 정보(RFR_inf)는 수행 카운트를 포함할 수 있다.
도 7 및 도 8의 리프레시 정보 생성기(163a, 163b)에 의해 생성된 리프레시 정보(RFR_inf)는 멀티 퍼포즈 레지스터(195)에 저장될 수 있다. 이어, 호스트(10)의 요청에 의해, 멀티 퍼포즈 레지스터(195)에 저장된 리프레시 정보(RFR_inf)가 호스트(10)에 제공될 수 있다. 도 7 및 도 8의 리프레시 카운터(165)는 리셋 신호(RST)에 의해 초기화 될 수 있다.
도 9는 도 7 및 도 8의 리프레시 정보 생성기의 동작을 설명하기 위한 타이밍 도이다. 도 9는 도 2, 도 7 및 도 8을 참조하여 설명될 것이다. 도 9를 참조하면, 도 7 및 도 8의 리프레시 정보 생성기(163a, 163b)는 히든 리프레시 또는 정규 리프레시의 수행을 완료할 때마다 리프레시 정보(RFR_inf)를 업데이트할 수 있다. 이어, 리프레시 정보(RFR_inf)가 업데이트가 될 때마다, 리프레시 정보(RFR_inf)는 멀티 퍼포즈 레지스터(195)에 제공되어 저장될 수 있다. 이하에서, 이에 대한 설명은 생략한다. 도 1에서 상술한 바와 같이, 이하에서, N 번의 정규 리프레시 수행 주기(tREFI)는 기준 시간으로 정의한다. 기준 시간은 t0~t7의 시간 구간으로 구성된다. 이 후의 새로운 기준 시간은 t7 시점 이후부터 시작된다.
도 9의 예에서, 메모리 장치(100)는 정규 리프레시 수행 주기(tREFI)마다 리프레시 커맨드(REF)를 호스트(10)로부터 수신한다. 복수의 정규 리프레시 수행 주기(tREFI) 각각은 리프레시 수행 시간(tRFC)을 포함한다. 리프레시 수행 시간(tRFC)은 메모리 장치(100)가 정규 리프레시를 수행하기 위한 최소한의 시간이다. 리프레시 수행 시간(tRFC) 동안, 메모리 장치(100)는 쓰기 또는 읽기와 같은 액티브 동작과 관련된 커맨드를 수신하지 않는다. 이에 따라, 리프레시 수행 시간(tRFC) 동안, 메모리 장치(100)는 디 셀렉트 신호(DES)를 제공받아 리프레시 동작만을 수행한다. 도 7 및 도 8의 리프레시 정보 생성기(163a, 163b)의 동작은 다음과 같다.
t0 시점에서, 메모리 장치(100)는 리프레시 커맨드(REF)를 수신한다. 이어, 메모리 장치(100)는 정규 리프레시를 수행 한다. 도 7의 리프레시 정보 생성기(163a)에 대하여, 리프레시 카운터(165)는 이에 따른 리프레시 액티브 신호(RFR_en)를 수신하여 하강 카운트를 생성한다. 또한, 리프레시 카운터(165)는 정규 리프레시 수행 주기(tREFI)가 시작됨에 따라 오실레이터(164)로부터 상승 카운트를 수신한다. 이에, 리프레시 카운터(165)는 '0'의 카운트를 리프레시 정보(RFR_inf)로서 출력한다. 이 경우, 정규 리프레시 동작이 수행되는 중이므로, 히든 리프레시 동작은 수행되지 않는다.
도 8의 리프레시 정보 생성기(163b)에 대하여, 리프레시 카운터(165)는 이에 따른 리프레시 액티브 신호(RFR_en)를 수신하여 '1'의 카운트를 리프레시 정보(RFR_inf)로서 출력한다.
t1 시점에서, 메모리 장치(100)는 쓰기 또는 읽기 명령과 같은 유효 커맨드(Valid)를 수신한다. 도시되지 않았지만, 메모리 장치(100)는 유효 커맨드에 대한 주소 정보를 수신한다. 메모리 장치(100)는 수신된 주소에 유효 커맨드에 따른 액티브 동작을 수행한다. 이 때, 수신된 주소와 리프레시 주소가 충돌되지 않는 경우를 가정한다. 이에, 히든 리프레시 액티브 신호(RFR_H)가 발생된다. 이에, 도 7의 리프레시 정보 생성기(163a)에 대하여, 리프레시 카운터(165)는 리프레시 액티브 신호(RFR_en)를 수신하여 하강 카운트를 생성한다. 이에 따라, 리프레시 카운터(165)는 '-1'의 카운트를 리프레시 정보(RFR_inf)로서 출력한다.
도 8의 리프레시 정보 생성기(163b)에 대하여, 리프레시 카운터(165)는 이에 따른 리프레시 액티브 신호(RFR_en)를 수신하여 '2'의 카운트를 리프레시 정보(RFR_inf)로서 출력한다.
t2 시점에서, 메모리 장치(100)는 t1 시점과 동일하게 쓰기 또는 읽기 명령을 포함하는 유효 커맨드(Valid)를 수신한다. 다만, 이 경우, 수신된 주소와 리프레시 주소가 충돌되어 히든 리프레시 액티브 신호(RFR_H)가 발생하지 않을 수 있다. 이에, 도 7의 리프레시 정보 생성기(163a)에 대하여, 리프레시 카운터(165)는 카운트를 업데이트하지 않고, 이전의 카운트 '-1'을 유지한다. 리프레시 정보 생성기(163a)는 t3 시점까지 복수의 정규 리프레시 수행 주기(tREFI)의 동작을 반복한다. 도 8의 리프레시 정보 생성기(163b)에 대하여, 리프레시 카운터(165)는 카운트를 업데이트하지 않고, 이전의 카운트 '2'를 유지한다.
t3 시점에서, 이전의 정규 리프레시 또는 히든 리프레시 동작에 따라, 도 7의 리프레시 정보 생성기(163a)의 리프레시 카운터(165)는 '-i'의 카운트를 리프레시 정보(RFR_inf)로서 출력한다. 도 8의 리프레시 정보 생성기(163b)의 리프레시 카운터(165)는 t3 시점 이전에 수행된 'N-1' 횟수의 정규 리프레시 및 'i' 횟수의 히든 리프레시를 카운트하고, '(N-1)+i'의 카운트를 리프레시 정보(RFR_inf)로서 출력한다.
t4 시점에서, 메모리 장치(100)는 히든 리프레시를 수행할 수 있다. 이에 따라, 도 7의 리프레시 정보 생성기(163a)에 대하여, 리프레시 카운터(165)는 '-(i+1)'의 카운트를 리프레시 정보(RFR_inf)로서 출력한다. 도 8의 리프레시 정보 생성기(163b)의 리프레시 카운터(165)는 '(N-1)+i+1'의 카운트를 리프레시 정보(RFR_inf)로서 출력한다.
t5 시점에서, 도 7 및 도 8의 리프레시 카운터(165)는 t3 시점과 동일한 동작을 수행한다. 이에, 7의 리프레시 카운터(165)는 '-(i+1)'를 출력하고, 도 8의 리프레시 카운터(165)는 '(N)+i+1'를 출력한다. t6 시점에서, 도 7 및 도 8의 리프레시 카운터(165)는 t4 시점과 동일한 동작을 수행한다. 결과적으로, 7의 리프레시 카운터(165)는 '-(i+2)'를 출력하고, 도 8의 리프레시 카운터(165)는 '(N)+i+2'를 출력한다. 호스트(10)는 리프레시 정보 요청에 의해 각 시점에 따른 리프레시 정보(RFR_inf)를 제공받을 수 있다. 이에, 호스트(10)는 각 시점에 따른 총 리프레시 수행 횟수 또는 히든 리프레시의 수행 횟수에 대한 정보를 제공받을 수 있고, 이를 기초로 메모리 장치(100)에 대한 리프레시 명령을 제어할 수 있다. 호스트(10)의 리프레시 명령 제어 방법은 도 12 및 도 13을 참조하여 설명될 것이다.
t7 시점에서, 메모리 장치(100)는 새로운 기준 시간에 대한 리프레시 동작을 시작한다. 예를 들어, 상술한 바와 같이, 메모리 장치(100)는 리프레시 커맨드리프레시 커맨드(REF)와 함께 리셋 커맨드를 기준 시간을 주기로 하여 수신할 수 있다. 리프레시 정보(RFR_inf) 및 멀티 퍼포즈 레지스터(195)의 저장된 값은 리셋 신호에 의해 주기적으로 초기화 될 수 있다. 이러한 리셋 동작은 도 7 및 도 8의 리프레시 정보 생성기(163a, 163b)의 리프레시 정보(RFR_inf) 생성 동작 전에 수행되어야 한다. 이는 새로운 기준 시간에 대한 첫 번째 리프레시 커맨드(REF)에 응답하여, 리프레시 정보 생성기(163a, 163b)는 초기화된 리프레시 정보(RFR_inf)를 새로 생성해야 하기 때문이다. 상술한 바와 같이, 리셋 신호는 커맨드 패드(CMD) 및 커맨드 디코더(110)를 통해 수신되는 커맨드에 의해 제공될 수 있다. 다만, 이는 예시적인 것으로, 상술한 바와 같이, 리셋 신호는 새로운 기준 시간이 시작되는 t7 시점 이전에도 호스트(10)의 커맨드에 의해 제공될 수 있다.
도 10은 본 발명의 다른 실시 예에 따른 도 6에 도시된 리프레시 정보 생성기를 보여주는 블록도이다. 도 10은 도 6을 참조하여 설명될 것이다. 도 10을 참조하면, 도 10의 리프레시 정보 생성기(163c)는 플래그 생성기(166)를 포함할 수 있다.
플래그 생성기(166)는 리프레시 요구 카운트(RFR_dnd) 및 리프레시 액티브 신호(RFR_en)를 제공받는다. 리프레시 요구 카운트(RFR_dnd)는 하나의 기준 시간 동안 도 1의 메모리 셀 어레이(130)의 복수의 뱅크 각각에 대하여 수행되어야 할 리프레시 횟수를 의미한다. 예를 들어, 리프레시 요구 카운트(RFR_dnd)는 기준 시간을 정규 리프레시 수행 주기(tREFI)로 나눈 값으로 정의될 수 있다. 예를 들어, 리프레시 요구 카운트(RFR_dnd)는 N 번의 정규 리프레시 수행 주기(tREFI)인 기준 시간에 대하여 N의 값을 가질 수 있다.
예를 들어, 리프레시 요구 카운트(RFR_dnd)는 호스트(10)로부터 제공받을 수 있다. 혹은, 리프레시 정보 생성기(163c)는 리프레시 요구 카운트(RFR_dnd)를 생성하는 카운터(미도시)를 더 포함할 수 있다. 이 경우, 카운터(미도시)는 호스트(10)로부터 기준 시간 및 정규 리프레시 수행 주기(tREFI)를 제공받아 리프레시 요구 카운트(RFR_dnd)를 생성할 수 있다.
플래그 생성기(166)는 리프레시 액티브 신호(RFR_en)를 카운트하여 수행 카운트를 생성한다. 플래그 생성기(166)는 수행 카운트를 리프레시 정보(RFR_inf)로서 출력할 수 있다. 이어, 플래그 생성기(166)는 수행 카운트가 리프레시 요구 카운트(RFR_dnd)보다 크거나 같은 경우 리프레시 종료 플래그를 생성한다. 플래그 생성기(166)는 리프레시 종료 플래그를 리프레시 정보(RFR_inf)로서 출력할 수 있다. 즉, 리프레시 종료 플래그는 해당 기준 시간 내에 N 번의 리프레시 동작을 모두 수행했다는 것을 의미한다. 플래그 생성기(166)는 수행 카운트를 리프레시 정보(RFR_inf)에 포함하여 출력할 수 있다. 이 경우, 리프레시 정보(RFR_inf)는 수행 카운트와 리프레시 종료 플래그를 포함할 수 있다.
도 3에서 상술한 바와 같이, 리프레시 종료 플래그는 호스트(10)의 요청이 있거나, 호스트(10)의 요청이 없는 경우에도 생성 후 일정 시간 내에 호스트(10)에 제공될 수 있다. 예를 들어, 리프레시 정보 생성기(163)는 도 7, 도 8, 도 10의 리프레시 정보 생성기(163a, 163b, 163c) 중 하나 또는 하나 이상의 조합을 포함하도록 구성될 수 있다.
도 11은 도 10의 리프레시 정보 생성기의 동작을 설명하기 위한 타이밍 도이다. 도 11은 도 2 및 도 10을 참조하여 설명될 것이다. 도 11을 참조하면, 도 10의 리프레시 정보 생성기(163c)는 히든 리프레시 또는 정규 리프레시의 수행 횟수가 리프레시 요구 카운트(RFR_dnd)와 같거나 큰 경우 리프레시 종료 플래그를 생성하여 리프레시 정보(RFR_inf)로서 출력할 수 있다. N 번의 정규 리프레시 수행 주기(tREFI)로 정의된 기준 시간, 리프레시 커맨드(REF), 유효 커맨드(Valid), 정규 리프레시 수행 주기(tREFI), 리프레시 수행 시간(tRFC)의 정의는 도 9에서 설명된 바와 동일하다. 따라서, 이에 대한 설명은 생략한다.
도 11에서, 리프레시 요구 카운트(RFR_dnd)가 'N'인 경우를 가정한다. 리프레시 정보 생성기(163c)는 수행 카운트를 생성할 수 있고, 이 경우 리프레시 정보(RFR_inf)는 수행 카운트 또는 리프레시 종료 플래그를 포함할 수 있다. 이 때, 수행 카운트가 업데이트될 때마다, 수행 카운트를 포함하는 리프레시 정보(RFR_inf)는 멀티 퍼포즈 레지스터(195)에 제공되어 저장될 수 있다. 또는, 리프레시 종료 플래그는 멀티 퍼포즈 레지스터(195)에 저장되지 않고, 호스트에 직접 제공될 수 있다.
t0 시점에서, 메모리 장치(100)는 리프레시 커맨드(REF)에 따라 정규 리프레시 동작을 수행하고, 플래그 생성기(166)는 이에 따른 리프레시 액티브 신호(RFR_en)를 제공받는다. 이에, 플래그 생성기(166)는 수행 카운트를 '1'로 업데이트한다. 이 경우, 리프레시 종료 플래그는 발생하지 않는다. 플래그 생성기(166)는 수행 카운트를 리프레시 정보(RFR_inf)로서 출력한다.
t1 시점에서, 메모리 장치(100)는 히든 리프레시 동작을 수행하고, 이에 플래그 생성기(166)는 수행 카운트의 값을 '2'로 업데이트 한다. t2 시점에서, 메모리 장치(100)는 히든 리프레시 동작을 수행하지 않고, 플래그 생성기(166)는 수행 카운트의 값 '2'를 유지한다. t2~t3에서, 메모리 장치(100)는 복수의 정규 리프레시 또는 히든 리프레시 동작을 수행할 수 있다. t3 시점에서, 이전의 정규 리프레시 또는 히든 리프레시 동작에 따라, 플래그 생성기(166)는 'N-1'의 카운트 값을 리프레시 정보(RFR_inf)로서 출력한다.
t4 시점에서, 메모리 장치(100)는 히든 리프레시 동작을 수행할 수 있고, 이에 따라 리프레시 정보(RFR_inf)는 'N'이 된다. 이에, 플래그 생성기(166)는 리프레시 종료 플래그를 생성한다. 상술한 바와 같이, 리프레시 종료 플래그는 호스트(10)의 요청이 있거나, 호스트(10)의 요청이 없는 경우에도 생성 후 일정 시간 내에 호스트(10)에 제공될 수 있다. 이에, 리프레시 종료 플래그에 응답하여, 호스트(10)가 리프레시 커맨드(REF)의 제공을 중단하거나 히든 리프레시를 수행하지 않도록 메모리 장치(100)의 리프레시 동작을 제어할 수 있다. 이에 대한 자세한 설명은 도 13을 참조하여 설명될 것이다.
t5 시점에서, 새로운 정규 리프레시 수행 주기(tREFI)가 시작된다. 다만, 리프레시 종료 플래그가 호스트(10)에 제공된 이후 리프레시 커맨드(REF)의 제공이 없기 때문에, 메모리 장치(100)는 유효한 커맨드(Valid)를 수신할 수 있다. 이는 t6 및 t7의 시점에서도 동일하다. 따라서, 메모리 장치(100)는 리프레시 동작의 수행 대신 유효한 커맨드(Valid)에 따른 동작을 수행할 수 있고, 이에 메모리 장치(100)의 데이터 처리 효율이 증가한다.
t8 시점에서, 도 8의 t7 시점과 동일하게, 새로운 기준 시간에 대하여, 메모리 장치(100)는 리셋 신호 및 리프레시 커맨드(REF)를 제공받을 수 있다. 이후의 동작은 t1~t7에서 설명된 바와 동일하다.
도 12는 본 발명의 실시 예에 따른 도 1의 전자 장치의 동작을 보여주는 순서도이다. 도 12를 참조하면, 호스트(10)는 메모리 장치(100)로부터 리프레시 정보(RFR_inf)를 수신하여, 이를 기초로 메모리 장치(100)의 리프레시 동작을 제어할 수 있다.
S210 단계에서, 해당 기준 시간에 대해, 메모리 장치(100)는 히든 리프레시 및 정규 리프레시 수행 횟수를 카운트하여 수행 카운트를 생성하고, 수행 카운트를 기초로 리프레시 정보를 생성한다. 예를 들어, 도 1 내지 도 11에서 기술된 바와 같이, 리프레시 정보는 수행 카운트, 히든 리프레시 수행 카운트, 또는 리프레시 종료 플래그를 포함할 수 있다.
S220 단계에서, 호스트(10)의 요청에 의해, 메모리 장치(100)는 리프레시 정보(RFR_inf)를 호스트(10)에 제공한다. S230 단계에서, 호스트(10)는 리프레시 정보(RFR_inf)를 기초로 남은 기준 시간에 대한 메모리 장치(100)의 리프레시 동작을 제어한다. S230 단계는 도 13을 참조하여 자세히 설명될 것이다.
도 13은 본 발명의 실시 예에 따른 도 1의 전자 장치의 동작을 설명하기 위한 타이밍 도이다. 도 13은 도 1, 도 2 및 도 9를 참조하여 설명될 것이다. N 번의 정규 리프레시 수행 주기(tREFI)로 정의된 기준 시간, 리프레시 커맨드(REF), 유효 커맨드(Valid), 정규 리프레시 수행 주기(tREFI), 리프레시 수행 시간(tRFC)의 정의는 도 9에서 설명된 바와 동일하다. 따라서, 이에 대한 설명은 생략한다. 도 13의 예에서, N 번의 정규 리프레시가 지연되어(Postponed) 기준 시간의 마지막 시점에서 메모리 장치(100)의 리프레시 동작이 수행되는 경우를 가정한다. 또한, 도 11과 동일하게, 요구 카운트(RFR_dnd)가 N인 경우를 가정한다.
t0~t3에서, 메모리 장치(100)에서 유효 커맨드(Valid)와 함께 복수의 히든 리프레시가 수행된다. 이에 따라, 리프레시 정보(RFR_inf)가 업데이트된다. t4에서, 호스트(10)는 메모리 장치(100)에 멀티 퍼포즈 레지스터 읽기 커맨드(MRR)를 제공할 수 있다. 멀티 퍼포즈 레지스터 읽기 커맨드는 JEDEC 표준에 의해 정의되며, MRS(Mode Register Set) 커맨드 및 어드레스 커맨드를 포함할 수 있다. 다만, 이는 본 발명과 연관성이 적으므로, 이에 대한 자세한 설명은 생략한다. 이를 통해, 호스트(10)는 멀티 퍼포즈 레지스터(195)에 저장된 리프레시 정보(RFR_inf)를 제공받을 수 있다. 여기서, t4 시점까지, 메모리 장치(100)가 M 번의 히든 리프레시를 수행한 경우를 가정한다. 호스트(10)는 제공된 리프레시 정보(RFR_inf)를 기초로, 메모리 장치(100)에서 M 번의 히든 리프레시가 수행되었다는 것을 판단 수 있다.
t5~t9에서, 호스트(10)는 메모리 장치(100)가 'N-M+a' 횟수의 리프레시를 수행하도록 제어할 수 있다. 이 경우, 호스트(10)는 t5~t9에서 메모리 장치(100)가 히든 리프레시 동작을 중단하도록 제어할 수 있다. 이에, 'N-M+a' 횟수의 리프레시 동작을 수행하기 위해 필요한 '(N-M+a) x tRFC' 시간 동안, 호스트(10)는 메모리 장치(100)에 유효 커맨드(Valid)를 제공하지 않는다. 도 13에서, '(N-M+a) x tRFC' 시간은 t5~t9로 도시되었다.
여기서, 'a'는 히든 리프레시 및 정규 리프레시와는 구별되는 특별한 목적을 위한 리프레시 동작의 수행 횟수이다. 'a'는 0 및 자연수를 포함할 수 있다. 즉, 'a'가 0인 경우, 호스트(10)는 메모리 장치(100)가 'N-M' 횟수의 정규 리프레시를 수행하도록 제어할 수 있다. 혹은, 'a'가 자연수인 경우, 메모리 장치(100)가 t0~t5 동안 N 번의 히든 리프레시를 수행한 경우에도, 호스트(10)는 메모리 장치(100)가 'a' 횟수의 특별한 목적을 위한 리프레시 동작을 추가적으로수행하도록 제어할 수 있다.
예를 들어, 'N-M' 횟수의 리프레시를 수행하기 위해, 호스트(10)는 메모리 장치(100)에 'N-M' 횟수의 리프레시 커맨드(REF)를 제공할 수 있다. 또한, 'a' 횟수의 리프레시를 수행하기 위해, 호스트(10)는 메모리 장치(100)에 'a' 횟수의 리프레시 커맨드(REF)를 제공하거나, 'a' 횟수의 리프레시 커맨드(REF)와 구분되는 별도의 리프레시 커맨드를 제공할 수 있다.
다시 말해, 호스트(10)는 히든 리프레시 수행 횟수를 제공 받아, 이를 제외한 필요한 횟수만큼의 리프레시 커맨드를 메모리 장치(100)에 제공한다. 또한, 호스트(10)는 특별한 목적을 위한 리프레시 수행 횟수 만큼 메모리 장치(100)가 리프레시를 수행하도록 제어할 수 있다. 결과적으로, 호스트(10)는 'M X tRFC' 구간의 시간에 대하여 유효 커맨드(Valid)를 메모리 장치(100)에 제공할 수 있고, 이에 커맨드 효율이 증가될 수 있다.
도 14는 본 발명의 다른 실시 예에 따른 메모리 장치를 보여주는 블록도이다. 도 14를 참조하면, 메모리 장치(200)는 커맨드 디코더(210), 어드레스 래치(220), 메모리 셀 어레이(230), 센스 앰프(231), 컬럼 디코더(240), 액티브 컨트롤러(250), 리프레시 컨트롤러(260), 로우 디코더(270), 데이터 입력 드라이버(280), 그리고 데이터 출력 드라이버(290)를 포함한다. 멀티 퍼포즈 레지스터(195)를 포함하지 않는 점을 제외하고, 도 14의 메모리 장치(200)는 도 2의 메모리 장치(100)와 동일하다. 따라서, 이에 대한 설명은 생략한다.
도 14의 메모리 장치(200)는 리프레시 정보(RFR_inf)를 호스트(10)에 제공하기 위한 전용 패드(RFR_inf)를 포함한다. 이에 따라, 메모리 장치(200)는 리프레시 정보(RFR_inf)를 실시간으로 호스트(10)에 제공할 수 있다. 이 경우, 호스트(10)는 제공된 리프레시 정보(RFR_inf)를 저장하기 위한 레지스터를 구비할 수 있다.
도 15는 본 발명의 다른 실시 예에 따른 메모리 장치가 적용된 적층 메모리 장치를 보여주는 블록도이다. 도 15를 참조하면, 적층 메모리 장치(1000)는 제 1 및 제 2 메모리 장치(1100, 1200), 버퍼 다이(Buffer Die, 1300), 그리고 솔더 볼(1400)를 포함할 수 있다. 적층된 메모리 장치의 개수는 도 15에 도시된 것에 한정되지 않는다.
제 1 및 제 2 메모리 장치(1100, 1200) 각각은 도 1 내지 도 14를 참조하여 설명된 메모리 장치(100, 200)를 포함할 수 있다. 이에 따라, 제 1 및 제 2 메모리 장치(1100, 1200) 각각은 리프레시 컨트롤러(1160, 1260)를 포함할 수 있다. 리프레시 컨트롤러(1160, 1260) 각각은 도 7 내지 도 11을 참조하여 설명된 리프레시 컨트롤러(160, 260)를 포함할 수 있다. 제 1 및 제 2 메모리 장치(1100, 1200) 각각은 TSV(Trough Silicon Via)에 의해 서로 연결될 수 있다. 또한, 제 1 및 제 2 메모리 장치(1100, 1200) 각각은 TSV(Trough Silicon Via)에 의해 버퍼 다이(1300)와 연결될 수 있다.
버퍼 다이(1300)는 레지스터(1360)를 포함할 수 있다. 레지스터(1360)는 TSV에 의해 연결된 제 1 및 제 2 메모리 장치(1100, 1200)로부터 각각의 리프레시 정보를 제공받아 저장할 수 있다. 또한, 호스트의 요청에 의해, 버퍼 다이(1600)는 레지스터(1360)에 저장된 리프레시 정보를 입출력 패드(미도시) 및 솔더 볼(Solder Ball, 1400)을 통해 호스트에 제공한다. 이에, 호스트는 제 1 및 제 2 메모리 장치(1100, 1200)에 대한 리프레시 정보를 하나의 커맨드에 의해 제공받을 수 있으므로, 리프레시 정보의 관리 효율이 증가한다.
도 15에서, 적층 메모리 장치(1000)의 예로서, TSV에 의해 적층된 메모리 장치의 구조가 도시되었다. 다만, 본 발명은 이에 한정되는 것이 아니다. 도 15의 예는 TSV 뿐 아니라 PoP(Package on Package)와 같이, 적층될 수 있는 모든 메모리 형태에 적용될 수 있음은 쉽게 이해될 것이다.
도 16 및 도 17은 본 발명의 다른 실시 예에 따른 메모리 모듈을 보여주는 그림이다.
도 16 및 도 17에 도시된 메모리 모듈(2000, 3000)은 DIMM(Dual In-line Memory Module) 타입의 구조를 갖는다. 메모리 모듈(2000, 3000) 각각은 도 1 내지 도 14을 참조하여 설명된 복수의 메모리 장치(100, 200), 또는 도 15을 참조하여 설명된 적층 메모리 장치(1000)를 포함할 수 있다. 다만, 설명의 편의를 위해, 복수의 메모리 장치 중 제 1 및 제 2 메모리 장치가 예시적으로 설명될 것이다.
도 16를 참조하면, RDIMM(Registered DIMM)의 형태를 갖는 A 형 메모리 모듈(2000)이 도시되었다. A 형 메모리 모듈(2000)은 제 1 및 제 2 메모리 장치(2100, 2200), 커맨드/어드레스(CA) 레지스터(2300), 그리고 리프레시 정보 전송 선로(2400)를 포함할 수 있다. 제 1 및 제 2 메모리 장치(2100, 2200)는 CA 레지스터(2300)와 연결된다. CA 레지스터(2300)는 호스트 출력부의 로드를 줄이기 위해 호스트로부터 제 1 및 제 2 메모리 장치(2100, 2200)로 송신되는 어드레스 또는 커맨드의 버퍼 역할을 한다.
RDIMM의 구조에서 호스트가 제 1 및 제 2 메모리 장치(2100, 2200)에 접근하는 경우, 호스트는 제 1 및 제 2 메모리 장치(2100, 2200) 각각과 개별 전송 선로(DQ_G)를 통하여 데이터를 직접 교환한다. 반면, 호스트는 CA 레지스터(2300)를 통하여 어드레스 또는 커맨드를 제 1 및 제 2 메모리 장치(2100, 2200) 각각에 제공한다.
CA 레지스터(2300)는 리프레시 정보 전송 선로(2400)를 통해 연결된 제 1 및 제 2 메모리 장치(2100, 2200)로부터 각각의 리프레시 정보를 제공받아 저장할 수 있다. 또한, 호스트의 요청에 의해, CA 레지스터(2300)는 저장된 리프레시 정보를 CA 전송 라인(CA)을 통해 호스트에 제공한다. 이 경우, CA 전송 라인(CA)은 양 방향의 방향성을 가질 것이다. 이에, 호스트는 제 1 및 제 2 메모리 장치(2100, 2200)에 대한 리프레시 정보를 하나의 커맨드에 의해 제공받을 수 있으므로, 리프레시 정보의 관리가 용이해진다.
도 17을 참조하면, LRDIMM(Load Reduced DIMM)의 형태를 갖는 B 형 메모리 모듈(3000)이 도시되었다. B 형 메모리 모듈(3000)은 제 1 및 제 2 메모리 장치(3100, 3200), 메모리 버퍼(3300), 그리고 전송 선로(3400)를 포함할 수 있다. 제 1 및 제 2 메모리 장치(3100, 3200)는 전송 선로(3400)를 통해 메모리 버퍼(3300)와 연결된다. 메모리 버퍼(3300)는 호스트 출력부의 로드를 줄여주는 역할을 한다.
LRDIMM의 구조에서, 호스트가 제 1 및 제 2 메모리 장치(3100, 3200)에 접근하는 경우, 호스트는 메모리 버퍼(3300) 및 전송 선로(3400)를 통하여 제 1 및 제 2 메모리 장치(3100, 3200)와 데이터, 커맨드 및 어드레스를 간접적으로 교환한다.
메모리 버퍼(3300)는 전송 선로(3400)를 통해 연결된 제 1 및 제 2 메모리 장치(3100, 3200)로부터 각각의 리프레시 정보를 제공받아 저장할 수 있다. 또한, 호스트의 요청에 의해, 메모리 버퍼(3300)는 저장된 리프레시 정보를 데이터 전송 라인(DATA)을 통해 호스트에 제공한다. 이에, 호스트는 제 1 및 제 2 메모리 장치(3100, 3200)에 대한 리프레시 정보를 하나의 커맨드에 의해 제공받을 수 있으므로, 리프레시 정보의 관리가 용이해진다. 상술한 바와 같이, 비주기적으로 혹은 주기적으로 호스트로부터 제공되는 리셋 커맨드에 의해, 리프레시 정보(RFR_inf), 도 16의 CA 레지스터(2300), 그리고 도 17의 메모리 버퍼(3300)의 저장된 값은 초기화 될 수 있다.
도 18은 본 발명의 실시 예에 따른 반도체 메모리 장치 또는 메모리 모듈이 적용된 사용자 시스템을 보여주는 블록도이다. 사용자 시스템(4000)은 이미지 처리부(4100), 무선 송수신부(4200), 오디오 처리부(4300), 이미지 파일 생성부(4400), 메모리(4500), 사용자 인터페이스(4600), 그리고 컨트롤러(4700)를 포함할 수 있다.
이미지 처리부(4100)는 렌즈(4110), 이미지 센서(4120), 이미지 프로세서(4130), 그리고 디스플레이부(4140)를 포함할 수 있다. 무선 송수신부(4200)는 안테나(4210), 트랜시버(4220), 모뎀(4230)을 포함한다. 오디오 처리부(4300)는 오디오 프로세서(4310), 마이크(4320), 그리고 스피커(4330)를 포함한다.
메모리(4500)는 메모리 모듈(DIMM), 메모리 카드(MMC, eMMC, SD, micro SD) 등으로 제공될 수 있다. 더불어, 컨트롤러(4700)는 응용 프로그램, 운영 체제 등을 구동하는 시스템 온 칩으로 제공될 수 있다. 컨트롤러(4700)는 이미지 프로세서(4130) 또는 모뎀(4230)을 포함할 수 있다.
메모리(4500)는 도 1 내지 도 14를 참조하여 설명된 리프레시 컨트롤러(160, 260)를 포함하는 메모리 장치(100, 200)로 제공될 수 있다. 또는, 메모리(4500)는 도 15를 참조하여 설명된 적층 메모리 장치(1000)나 도 16 및 도 17을 참조하여 설명된 메모리 모듈(2000, 3000)로서 제공될 수 있다. 따라서, 메모리(4500)는 컨트롤러(4700)에 리프레시 정보를 제공할 수 있고, 컨트롤러(4700)에 의해 리프레시 명령의 제어가 효율적으로 수행될 수 있다.
위에서 설명한 내용은 본 발명을 실시하기 위한 구체적인 예들이다. 본 발명에는 위에서 설명한 실시 예들뿐만 아니라, 단순하게 설계 변경하거나 용이하게 변경할 수 있는 실시 예들도 포함될 것이다. 또한, 본 발명에는 위에서 설명한 실시 예들을 이용하여 앞으로 용이하게 변형하여 실시할 수 있는 기술들도 포함될 것이다.
1 : 전자 장치 10 : 호스트
100, 200 : 메모리 장치 110, 210 : 커맨드 디코더
120, 220 : 어드레스 래치 130, 230 : 메모리 셀 어레이
131, 231 : 센스 앰프 140, 240 : 컬럼 디코더
150, 250 : 액티브 컨트롤러
160, 260, 1160, 1260 : 리프레시 컨트롤러
161 : 리프레시 주소 생성기 162 : 주소 비교기
163, 163a, 163b, 163c : 리프레시 정보 생성기
164 : 오실레이터 165 : 리프레시 카운터
166 : 플래그 생성기 170, 270 : 로우 디코더
180, 280 : 데이터 입력 드라이버 190, 290 : 데이터 출력 드라이버
195 : 멀티 퍼포즈 레지스터
1000 : 적층 메모리 장치
1100, 2100, 3100 : 제 1 메모리 장치
1200, 2200, 3200 : 제 2 메모리 장치
1300 : 로직 다이 1400 : 솔더 볼
2000, 3000 : 메모리 모듈 2300 : CA 레지스터
2400 : 리프레시 전송 선로 3300 : 메모리 버퍼
3400 : 전송 선로 4000 : 사용자 시스템
4100 : 이미지 처리부 4110 : 렌즈
4120 : 이미지 센서 4130 : 이미지 프로세서
4140 : 디스플레이 4200 : 무선 송수신부
4210 : 안테나 4220 : 트랜시버
4230 : 모뎀 4300 : 오디오 처리부
4310 : 오디오 프로세서 4320 : 마이크
4330 : 스피커

Claims (20)

  1. 메모리 셀 어레이;
    호스트의 명령이 없이 수행되는 히든 리프레시 또는 상기 호스트의 리프레시 커맨드에 의해 수행되는 정규 리프레시를 상기 메모리 셀 어레이에 수행하는 리프레시 컨트롤러; 그리고
    상기 히든 리프레시 및 상기 정규 리프레시 수행 횟수를 카운트하여 수행 카운트를 생성하고, 상기 수행 카운트를 기초로 리프레시 정보를 생성하는 리프레시 정보 생성기를 포함하는 휘발성 메모리 장치.
  2. 제 1 항에 있어,
    상기 메모리 셀 어레이는 제 1 및 제 2 뱅크를 포함하고,
    상기 리프레시 컨트롤러는 상기 제 1 뱅크에 대한 제 1 리프레시 컨트롤러 및 상기 제 2 뱅크에 대한 제 2 리프레시 컨트롤러를 포함하고,
    상기 리프레시 정보 생성기는 상기 제 1 리프레시 컨트롤러에 대한 제 1 리프레시 정보 생성기 및 상기 제 2 리프레시 컨트롤러에 대한 제 2 리프레시 정보 생성기를 포함하는 휘발성 메모리 장치.
  3. 제 1 항에 있어,
    상기 수행 카운트 또는 상기 리프레시 정보를 상기 호스트에 제공하기 위한 전용 패드를 더 포함하는 휘발성 메모리 장치.
  4. 제 1 항에 있어,
    상기 수행 카운트 또는 상기 리프레시 정보를 저장하는 레지스터를 더 포함하되,
    상기 저장된 수행 카운트 또는 상기 리프레시 정보는 상기 호스트의 요청에 의해 상기 호스트에 제공되는 휘발성 메모리 장치.
  5. 제 4 항에 있어,
    상기 레지스터는 상기 호스트의 요청에 따라 리셋되는 휘발성 메모리 장치.
  6. 제 1 항에 있어,
    상기 리프레시 컨트롤러는,
    리프레시를 수행할 상기 메모리 셀 어레이 내의 행 주소를 생성하는 주소 생성기;
    상기 생성된 행 주소와 액세스 주소의 행 주소를 비교하고, 비교 결과에 따라 상기 히든 리프레시를 수행하기 위한 히든 리프레시 액티브 신호를 생성하는 비교기; 그리고
    상기 정규 리프레시를 수행하기 위한 정규 리프레시 액티브 신호와 상기 히든 리프레시 액티브 신호를 논리 합하여 리프레시 신호를 생성하는 논리 합(OR) 로직을 포함하되,
    상기 액세스 주소는 상기 메모리 셀 어레이 내에 읽기 또는 쓰기 명령을 수행하기 위한 주소인 휘발성 메모리 장치.
  7. 제 1 항에 있어,
    상기 리프레시 정보 생성기는,
    상기 정규 리프레시 수행 주기마다 카운트를 업데이트하여 정규 리프레시 주기 카운트를 생성하는 카운터; 그리고
    상기 정규 리프레시 주기 카운트와 상기 수행 카운트를 비교하고, 비교 결과에 기초하여 상기 리프레시 정보를 생성하는 비교기를 포함하는 휘발성 메모리 장치.
  8. 제 7 항에 있어,
    상기 리프레시 정보는 상기 수행 카운트 또는 상기 비교 결과에 기초하여 생성된 상기 히든 리프레시의 수행 카운트를 포함하고,
    상기 상기 수행 카운트 또는 리프레시 정보는 상기 호스트의 요청에 의해 상기 호스트에 제공되는 휘발성 메모리 장치.
  9. 제 1 항에 있어,
    상기 리프레시 정보 생성기는 리프레시 요구 카운트를 제공받고, 상기 리프레시 요구 카운트 및 상기 수행 카운트를 기초로 상기 리프레시 정보를 생성하고,
    상기 리프레시 요구 카운트는 기준 시간 동안 상기 메모리 셀 어레이에 대해 수행되어야 할 리프레시 횟수인 휘발성 메모리 장치.
  10. 제 9 항에 있어,
    상기 리프레시 정보는 상기 수행 카운트가 상기 리프레시 요구 카운트보다 같거나 큰 경우에 생성되는 리프레시 종료 플래그를 포함하고,
    상기 리프레시 종료 플래그는 생성된 후에, 상기 호스트의 요청이 있거나 상기 호스트의 요청이 없는 경우 일정 시간 내에 상기 호스트에 제공되는 휘발성 메모리 장치.
  11. 제 1 항에 있어,
    상기 수행 카운트 및 상기 리프레시 정보는 상기 호스트의 요청에 따라 리셋되는 휘발성 메모리 장치.
  12. 히든 리프레시 또는 정규 리프레시를 수행하는 휘발성 메모리 장치의 리프레시 정보 제공 방법에 있어,
    상기 휘발성 메모리 장치에서 상기 히든 리프레시 또는 상기 정규 리프레시를 수행하는 단계;
    상기 히든 리프레시 및 상기 정규 리프레시 수행 횟수를 카운트하여 수행 카운트를 생성하고, 상기 수행 카운트를 기초로 리프레시 정보를 생성하는 단계; 그리고
    상기 수행 카운트 또는 상기 리프레시 정보를 호스트에 제공하는 단계를 포함하는 제공 방법.
  13. 제 12 항에 있어,
    상기 리프레시 정보는 상기 수행 카운트 및 상기 수행 카운트가 리프레시 요구 카운트보다 같거나 큰 경우에 생성되는 리프레시 종료 플래그를 포함하는 리프레시 횟수인 제공 방법.
  14. 제 13 항에 있어,
    상기 제공하는 단계는 상기 리프레시 종료 플래그가 생성된 후에 호스트의 요청이 있거나, 상기 호스트의 요청이 없는 경우 일정 시간 내에 상기 호스트에 상기 리프레시 종료 플래그를 제공하는 제공 방법.
  15. 제 12 항에 있어,
    상기 제공하는 단계는 호스트의 요청에 의해 상기 수행 카운트 또는 상기 리프레시 정보를 상기 호스트에 제공하는 제공 방법.
  16. 제 12 항에 있어,
    상기 수행 카운트 및 상기 리프레시 정보는 상기 호스트의 요청에 따라 리셋되는 제공 방법.
  17. 기준 시간 동안 히든 리프레시 또는 정규 리프레시를 수행하는 휘발성 메모리 장치와 상기 휘발성 메모리 장치의 리프레시 동작을 제어하는 호스트를 포함하는 전자 장치의 리프레시 제어 방법에 있어,
    상기 휘발성 메모리 장치에서, 상기 히든 리프레시 및 상기 정규 리프레시 수행 횟수를 카운트하여 수행 카운트를 생성하고, 상기 수행 카운트를 기초로 리프레시 정보를 생성하는 단계;
    상기 호스트의 요청에 의해, 상기 수행 카운트 또는 상기 리프레시 정보를 상기 호스트에 제공하는 단계; 그리고
    상기 호스트에 의해, 상기 수행 카운트 또는 상기 리프레시 정보를 기초로 남은 기준 시간에 대한 상기 휘발성 메모리 장치의 리프레시 동작을 제어하는 단계를 포함하는 리프레시 제어 방법.
  18. 제 17 항에 있어,
    상기 리프레시 동작을 제어하는 단계는,
    상기 호스트에 의해, 상기 남은 기준 시간에 대해 상기 휘발성 메모리 장치가 리프레시 요구 카운트에서 상기 히든 리프레시 수행 횟수만큼 적은 필요 횟수의 리프레시 동작을 수행하도록 제어하는 리프레시 제어 방법.
  19. 제 18 항에 있어,
    상기 리프레시 동작을 제어하는 단계는,
    상기 호스트에 의해, 상기 남은 기준 시간에 대해 상기 휘발성 메모리 장치가 상기 필요 횟수에서 특별 리프레시 횟수만큼 더한 횟수의 리프레시 동작을 수행하도록 제어하는 리프레시 제어 방법.
  20. 제 19 항에 있어,
    상기 특별 리프레시는 상기 정규 리프레시 및 상기 필요 횟수에 대한 리프레시와 구별되는 커맨드에 의해 수행되는 리프레시 제어 방법.
KR1020160087630A 2016-02-03 2016-07-11 리프레시 정보 생성기를 포함하는 휘발성 메모리 장치 및 전자 장치, 그것의 정보 제공 방법, 그리고 그것의 리프레시 제어 방법 Active KR102709074B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
US15/413,907 US9928895B2 (en) 2016-02-03 2017-01-24 Volatile memory device and electronic device comprising refresh information generator, information providing method thereof, and refresh control method thereof
TW106103468A TWI740890B (zh) 2016-02-03 2017-02-02 揮發性記憶體元件
CN201710063703.2A CN107068175B (zh) 2016-02-03 2017-02-03 易失性存储器设备、其信息提供方法及其刷新控制方法
US15/900,070 US10297306B2 (en) 2016-02-03 2018-02-20 Volatile memory device and electronic device comprising refresh information generator, information providing method thereof, and refresh control method thereof
US16/379,167 US10658023B2 (en) 2016-02-03 2019-04-09 Volatile memory device and electronic device comprising refresh information generator, information providing method thereof, and refresh control method thereof

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020160013631 2016-02-03
KR20160013631 2016-02-03

Publications (2)

Publication Number Publication Date
KR20170093053A true KR20170093053A (ko) 2017-08-14
KR102709074B1 KR102709074B1 (ko) 2024-09-26

Family

ID=60142053

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160087630A Active KR102709074B1 (ko) 2016-02-03 2016-07-11 리프레시 정보 생성기를 포함하는 휘발성 메모리 장치 및 전자 장치, 그것의 정보 제공 방법, 그리고 그것의 리프레시 제어 방법

Country Status (2)

Country Link
KR (1) KR102709074B1 (ko)
TW (1) TWI740890B (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200137664A (ko) * 2019-05-31 2020-12-09 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작방법
KR20200137682A (ko) * 2019-05-31 2020-12-09 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작방법
KR20220000958A (ko) * 2019-06-04 2022-01-04 마이크론 테크놀로지, 인크. 스틸 속도를 제어하기 위한 장치 및 방법
US12112787B2 (en) 2022-04-28 2024-10-08 Micron Technology, Inc. Apparatuses and methods for access based targeted refresh operations
US12125514B2 (en) 2022-04-28 2024-10-22 Micron Technology, Inc. Apparatuses and methods for access based refresh operations

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030043675A1 (en) * 2001-09-06 2003-03-06 Eric Cordes Memory system
JP2003123470A (ja) * 2001-10-05 2003-04-25 Mitsubishi Electric Corp 半導体記憶装置
KR20090130949A (ko) * 2008-06-17 2009-12-28 (주)퓨처스코프테크놀러지 히든 리프레쉬에 의한 노말 동작의 구동지연을 감소시키는히든 리프레쉬 구동회로 및 구동방법 그리고 이를 포함하는슈도 에스램
KR20150001570A (ko) * 2013-06-26 2015-01-06 삼성전자주식회사 리프레쉬 동작을 제어하는 버퍼 칩을 장착하는 메모리 모듈
KR20150092451A (ko) * 2014-02-05 2015-08-13 삼성전자주식회사 반도체 메모리 장치
JP2015162253A (ja) * 2014-02-26 2015-09-07 Ｎｅｃプラットフォームズ株式会社 半導体記憶装置、メモリアクセス制御方法、およびコンピュータ・プログラム

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201039345A (en) * 2009-04-23 2010-11-01 Ibm Refresh controller and refresh controlling method for embedded DRAM
KR101752154B1 (ko) * 2010-11-02 2017-06-30 삼성전자주식회사 로우 어드레스 제어 회로, 이를 포함하는 반도체 메모리 장치 및 로우 어드레스 제어 방법
US20150003172A1 (en) * 2013-06-26 2015-01-01 Sua KIM Memory module including buffer chip controlling refresh operation of memory devices
TWI517166B (zh) * 2013-11-25 2016-01-11 力晶科技股份有限公司 非揮發性記憶體裝置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030043675A1 (en) * 2001-09-06 2003-03-06 Eric Cordes Memory system
JP2003123470A (ja) * 2001-10-05 2003-04-25 Mitsubishi Electric Corp 半導体記憶装置
KR20090130949A (ko) * 2008-06-17 2009-12-28 (주)퓨처스코프테크놀러지 히든 리프레쉬에 의한 노말 동작의 구동지연을 감소시키는히든 리프레쉬 구동회로 및 구동방법 그리고 이를 포함하는슈도 에스램
KR20150001570A (ko) * 2013-06-26 2015-01-06 삼성전자주식회사 리프레쉬 동작을 제어하는 버퍼 칩을 장착하는 메모리 모듈
KR20150092451A (ko) * 2014-02-05 2015-08-13 삼성전자주식회사 반도체 메모리 장치
JP2015162253A (ja) * 2014-02-26 2015-09-07 Ｎｅｃプラットフォームズ株式会社 半導体記憶装置、メモリアクセス制御方法、およびコンピュータ・プログラム

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200137664A (ko) * 2019-05-31 2020-12-09 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작방법
KR20200137682A (ko) * 2019-05-31 2020-12-09 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작방법
KR20220000958A (ko) * 2019-06-04 2022-01-04 마이크론 테크놀로지, 인크. 스틸 속도를 제어하기 위한 장치 및 방법
US12112787B2 (en) 2022-04-28 2024-10-08 Micron Technology, Inc. Apparatuses and methods for access based targeted refresh operations
US12125514B2 (en) 2022-04-28 2024-10-22 Micron Technology, Inc. Apparatuses and methods for access based refresh operations

Also Published As

Publication number Publication date
KR102709074B1 (ko) 2024-09-26
TW201732613A (zh) 2017-09-16
TWI740890B (zh) 2021-10-01

Similar Documents

Publication Publication Date Title
US10658023B2 (en) Volatile memory device and electronic device comprising refresh information generator, information providing method thereof, and refresh control method thereof
US10665273B2 (en) Semiconductor memory devices, memory systems and refresh methods of the same
KR102329673B1 (ko) 해머 리프레쉬 동작을 수행하는 메모리 장치 및 이를 포함하는 메모리 시스템
US9087602B2 (en) Volatile memory device capable of relieving disturbances of adjacent memory cells and refresh method thereof
US10115448B2 (en) Memory device for refresh and memory system including the same
US20170140810A1 (en) Memory device and memory system including the same for controlling collision between access operation and refresh operation
US20170062038A1 (en) Memory systems that adjust an auto-refresh operation responsive to a self-refresh operation history
KR102389820B1 (ko) 트레이닝 동작을 제어하는 메모리 컨트롤러, 메모리 시스템 및 그의 동작방법
US12020738B2 (en) Memory device and operating method thereof
US9905285B2 (en) Dynamic random access memory device and operating method with improved reliability and reduced cost
US20140237177A1 (en) Memory module and memory system having the same
KR102709074B1 (ko) 리프레시 정보 생성기를 포함하는 휘발성 메모리 장치 및 전자 장치, 그것의 정보 제공 방법, 그리고 그것의 리프레시 제어 방법
CN111179989A (zh) 存储器设备及其操作方法
US10055169B2 (en) Memory system and read request management method thereof
US20220147274A1 (en) Storage device and operating method thereof
US10325643B2 (en) Method of refreshing memory device and memory system based on storage capacity
CN115374030A (zh) 具有存储器发起的命令插入的存储器以及相关联系统、装置和方法
US20250006242A1 (en) Memory device and refresh controlling method thereof
US12079491B2 (en) Memory system including memory device and memory controller, and operating method thereof
CN116627317A (zh) 含存储器设备和存储器控制器的存储器系统及其操作方法
KR20160110690A (ko) 디램 메모리 어드레스 맵핑 방법 및 그 방법을 이용하는 메모리 시스템

Legal Events

Date Code Title Description
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E90F Notification of reason for final refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601