[go: up one dir, main page]

KR20160091651A - 적층 세라믹 전자 부품 및 그 실장 기판 - Google Patents

적층 세라믹 전자 부품 및 그 실장 기판 Download PDF

Info

Publication number
KR20160091651A
KR20160091651A KR1020150012013A KR20150012013A KR20160091651A KR 20160091651 A KR20160091651 A KR 20160091651A KR 1020150012013 A KR1020150012013 A KR 1020150012013A KR 20150012013 A KR20150012013 A KR 20150012013A KR 20160091651 A KR20160091651 A KR 20160091651A
Authority
KR
South Korea
Prior art keywords
multilayer ceramic
portions
ceramic body
vertical support
upper horizontal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
KR1020150012013A
Other languages
English (en)
Inventor
박흥길
안영규
박상수
이순주
전경진
송소연
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020150012013A priority Critical patent/KR20160091651A/ko
Priority to US14/940,946 priority patent/US9775244B2/en
Priority to JP2015231004A priority patent/JP6526547B2/ja
Publication of KR20160091651A publication Critical patent/KR20160091651A/ko
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/242—Terminals the capacitive element surrounding the terminal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02—Mountings
    • H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10015—Non-printed capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

본 발명은, 적층 세라믹 커패시터의 외부 전극과 기판 사이에 배치되는 금속 프레임을 포함하며, 상기 금속 프레임은 경사진 수직 지지부를 가지는 적층 세라믹 전자 부품을 제공한다.

Description

적층 세라믹 전자 부품 및 그 실장 기판{MULTI-LAYERED CERAMIC ELECTRONIC COMPONENTS AND BOARD HAVING THE SAME MOUNTED THEREON}
본 발명은 적층 세라믹 전자 부품 및 그 실장 기판에 관한 것이다.
세라믹 재료를 사용하는 전자 부품으로 커패시터, 인턱터, 압전 소자, 바리스터 또는 서미스터 등이 있다.
이러한 세라믹 전자 부품 중 적층 세라믹 커패시터(MLCC: Multi-Layered Ceramic Capacitor)는 소형이면서 고용량이 보장되고 실장이 용이하다는 장점으로 인하여 다양한 전자 장치에 사용될 수 있다.
예컨대, 상기 적층 세라믹 커패시터는 액정 표시 장치(LCD: liquid crystal display) 및 플라즈마 표시 장치 패널(PDP: plasma display panel) 등의 영상 기기, 컴퓨터, 개인 휴대용 단말기(PDA: personal digital assistants) 및 휴대폰과 같은 여러 전자 제품의 기판에 장착되어 전기를 충전시키거나 방전시키는 역할을 하는 칩 형태의 콘덴서에 사용될 수 있다.
이러한 적층 세라믹 커패시터는 복수의 유전체층과 상기 유전체층 사이에 상이한 극성의 내부 전극이 번갈아 배치된 구조를 가질 수 있다.
이때, 상기 유전체층은 압전성을 갖기 때문에, 상기 적층 세라믹 커패시터에 직류 또는 교류 전압이 인가될 때 내부 전극들 사이에 압전 현상이 발생하여 주파수에 따라 세라믹 본체의 부피를 팽창 및 수축시키면서 주기적인 진동을 발생시킬 수 있다.
이러한 진동은 상기 적층 세라믹 커패시터의 외부 전극 및 상기 외부 전극과 기판을 연결하는 솔더를 통해 기판으로 전달되어 상기 기판 전체가 음향 반사 면이 되면서 잡음이 되는 진동음을 발생시킬 수 있다.
이러한 진동음은 사람에게 불쾌감을 주는 20 내지 20,000 Hz 영역의 가청 주파수에 해당될 수 있으며, 이렇게 사람에게 불쾌감을 주는 진동음을 어쿠스틱 노이즈(acoustic noise)라고 한다.
더욱이, 근래의 전자 기기는 기구 부품의 정음화가 진행되고 있어서, 위와 같이 적층 세라믹 커패시터가 발생시키는 어쿠스틱 노이즈가 보다 두드러지게 나타날 수 있다.
이러한 어쿠스틱 노이즈의 장애는 기기의 동작 환경이 조용한 경우, 사용자가 어쿠스틱 노이즈를 이상한 소리라 생각하여 기기의 고장으로 파악할 수 있다.
또한, 음성 회로를 가진 기기에서는 음성 출력에 어쿠스틱 노이즈가 중첩되면서 기기의 품질이 저하되는 문제점이 발생될 수 있다.
국내공개특허 제2005-0093878호
본 발명의 목적은 어쿠스틱 노이즈가 저감된 적층 세라믹 전자 부품 및 그 실장 기판을 제공하는 것이다. .
본 발명의 일 측면은, 적층 세라믹 커패시터의 외부 전극과 기판 사이에 배치되는 금속 프레임을 포함하며, 상기 금속 프레임은 경사진 수직 지지부를 가지는 적층 세라믹 전자 부품을 제공한다.
본 발명의 다른 측면은, 상부에 복수의 전극 패드를 갖는 기판 및 상기 각각의 전극 패드에 금속 프레임의 하부 수평부가 각각 접합되도록 상기 기판에 실장되는 적층 세라믹 전자 부품을 포함하는 적층 세라믹 전자 부품의 실장 기판을 제공한다.
본 발명의 일 실시 형태에 따르면, 금속 프레임의 탄성력이 세라믹 본체의 외부 전극을 통해 전달되는 진동 중 일부를 흡수하며, 적층 세라믹 커패시터와 기판 사이에 소정의 간격을 확보하고, 솔더가 금속 프레임의 상부 수평부와 하부 수평부를 연결하는 수직 연결부의 바깥쪽에 형성되는 스페이스부에 수용되도록 하여, 솔더의 높이를 낮추고 외부 전극과 솔더가 직접 닿지 않도록 하여 어쿠스틱 노이즈를 저감시킬 수 있는 효과가 있다.
도 1은 본 발명의 일 실시 형태에 따른 적층 세라믹 전자 부품을 개략적으로 나타낸 사시도이다.
도 2는 본 발명의 일 실시 형태에 따른 적층 세라믹 전자 부품에서 내부 전극 구조의 일 실시 예를 도 1의 A-A'선을 따라 나타낸 단면도이다.
도 3은 도 2의 내부 전극 구조를 나타낸 분리사시도이다.
도 4는 본 발명의 일 실시 형태에 따른 적층 세라믹 전자 부품에서 내부 전극 구조의 다른 실시 예를 도 1의 A-A'선을 따라 나타낸 단면도이다.
도 5는 도 4의 내부 전극 구조를 나타낸 분리사시도이다.
도 6은 본 발명의 일 실시 형태에 따른 적층 세라믹 전자 부품에서 금속 프레임의 다른 실시 예를 나타낸 단면도이다.
도 7은 본 발명의 일 실시 형태에 따른 적층 세라믹 전자 부품에서 금속 프레임의 또 다른 실시 예를 나타낸 사시도이다.
도 8은 도 1의 적층 세라믹 전자 부품이 기판에 실장된 모습을 나타낸 단면도이다.
도 9는 본 발명의 일 실시 형태에 따른 적층 세라믹 전자 부품에서 진동의 전달 과정을 설명하기 위해 금속 프레임을 개략적으로 나타낸 측면도이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 형태를 설명한다.
그러나, 본 발명의 실시 형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시 형태로 한정되는 것은 아니다.
또한, 본 발명의 실시 형태는 당해 기술 분야에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다.
도면에서 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있다.
또한, 각 실시 형태의 도면에서 나타난 동일한 사상의 범위 내의 기능이 동일한 구성 요소는 동일한 참조 부호를 사용하여 설명한다.
덧붙여, 명세서 전체에서 어떤 구성요소를 '포함'한다는 것은 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있다는 것을 의미한다.
적층 세라믹 전자 부품
본 발명의 일 실시 형태에 따른 적층 세라믹 전자 부품은, 적층 세라믹 커패시터의 외부 전극과 기판 사이에 배치되는 금속 프레임을 포함하며, 상기 금속 프레임은 경사진 수직 지지부를 가진다.
이때, 상기 금속 프레임은 상기 외부 전극에 도전성 접착층을 통해 접합될 수 있다.
또한, 상기 수직 지지부는, 길이 방향으로 상기 적층 세라믹 커패시터의 안쪽에서 바깥쪽을 향해 경사지게 형성되거나, 또는 상기 적층 세라믹 커패시터의 바깥쪽에서 안쪽을 향해 경사지게 형성될 수 있다.
또한, 상기 수직 지지부는, 다른 실시 예로서, 상기 적층 세라믹 커패시터의 폭 방향으로 경사지게 형성될 수 있다.
도 1은 본 발명의 일 실시 형태에 따른 적층 세라믹 전자 부품을 개략적으로 나타낸 사시도이고, 도 2는 본 발명의 일 실시 형태에 따른 적층 세라믹 전자 부품에서 내부 전극 구조의 일 실시 예를 도 1의 A-A'선을 따라 나타낸 단면도이고, 도 3은 도 2의 내부 전극 구조를 나타낸 분해사시도이다.
도 1 내지 도 3을 참조하면, 본 실시 형태에 따른 적층 세라믹 전자 부품(100)은, 적층 세라믹 커패시터(101) 및 제1 및 제2 금속 프레임(140, 150)을 포함한다.
본 실시 형태의 적층 세라믹 커패시터(101)는, 복수의 유전체층(111)과 복수의 제1 및 제2 내부 전극(121, 122)을 포함하는 세라믹 본체(110) 및 제1 및 제2 외부 전극(131, 132)을 포함한다.
세라믹 본체(110)는 복수의 유전체층(111)을 제1 및 제2 금속 프레임(140, 150)이 배치되는 방향에 대해 수평인 두께 방향(T)으로 적층한 다음 소성한 것이다.
이때, 세라믹 본체(110)의 서로 인접하는 각각의 유전체층(111) 끼리는 경계를 확인하기 어려울 정도로 일체화될 수 있다.
또한, 세라믹 본체(110)는 육면체 형상일 수 있으나, 본 발명이 이에 한정되는 것은 아니다.
본 실시 형태에서는, 설명의 편의를 위해, 세라믹 본체(110)의 유전체층(111)이 적층된 두께 방향(T)의 서로 마주보는 면을 상하 면으로, 상기 상하 면을 연결하는 세라믹 본체(110)의 길이 방향(L)의 서로 마주보는 면을 제1 및 제2 측면으로, 상기 제1 및 제2 측면과 수직으로 교차하는 폭 방향(W)의 서로 마주보는 면을 제3 및 제4 측면으로 정의하기로 한다.
또한, 세라믹 본체(110)는 최상부의 제1 또는 제2 내부 전극의 상부에 소정 두께의 상부 커버층(112)이 형성되고, 최하부의 제1 또는 제2 내부 전극의 하부에 하부 커버층(113)이 배치될 수 있다.
상부 커버층(112) 및 하부 커버층(113)은 유전체층(111)과 동일한 조성으로 이루어질 수 있으며, 내부 전극을 포함하지 않는 유전체층을 세라믹 본체(110)의 최상부의 내부 전극의 상부와 최하부의 내부 전극의 하부에 각각 적어도 1개 이상 적층하여 형성될 수 있다.
유전체층(111)은 고유전률의 세라믹 재료를 포함할 수 있으며, 예를 들어 BaTiO3(티탄산바륨)계 세라믹 분말 등을 포함할 수 있으며, 본 발명이 이에 한정되는 것은 아니다.
상기 BaTiO3계 세라믹 분말은 예를 들면 BaTiO3에 Ca(칼슘), Zr(지르코늄) 등이 일부 고용된 (Ba1 - xCax)TiO3, Ba(Ti1 - yCay)O3, (Ba1 - xCax)(Ti1 - yZry)O3 또는 Ba(Ti1 -yZry)O3 등이 있으며, 본 발명이 이에 한정되는 것은 아니다.
또한, 유전체층(111)에는 세라믹 첨가제, 유기용제, 가소제, 결합제 및 분산제 중 적어도 하나 이상이 더 포함될 수 있다.
상기 세라믹 첨가제는 예를 들어 전이금속 산화물 또는 탄화물, 희토류 원소, 마그네슘(Mg) 또는 알루미늄(Al) 등이 사용될 수 있다.
제1 및 제2 내부 전극(121, 122)은 유전체층(111)을 형성하는 세라믹 시트 상에 형성되어 두께 방향으로 적층된 다음, 소성에 의하여 하나의 유전체층(111)을 사이에 두고 세라믹 본체(110) 내부에 두께 방향으로 번갈아 배치된다.
이러한 제1 및 제2 내부 전극(121, 122)은 서로 다른 극성을 갖는 전극으로서, 유전체층(111)의 적층 방향을 따라 서로 대향되게 배치되며, 중간에 배치된 유전체층(111)에 의해 서로 전기적으로 절연될 수 있다.
제1 및 제2 내부 전극(121, 122)은 그 일단이 세라믹 본체(110)의 길이 방향의 제1 및 제2 측면을 통하여 각각 노출된다.
그리고, 세라믹 본체(110)의 길이 방향의 제1 및 제2 측면을 통해 번갈아 노출된 제1 및 제2 내부 전극(121, 122)의 단부는 세라믹 본체(110)의 길이 방향의 제1 및 제2 측면에서 제1 및 제2 외부 전극(131, 132)에 각각 접속되어 전기적으로 연결될 수 있다.
이때, 제1 및 제2 내부 전극(121, 122)은 도전성 금속으로 형성되며, 예를 들어 니켈(Ni) 또는 니켈(Ni) 합금 등의 재료를 사용할 수 있으나, 본 발명이 이에 한정되는 것은 아니다.
위와 같은 구성에 따라, 제1 및 제2 외부 전극(131, 132)에 소정의 전압을 인가하면 서로 대향하는 제1 및 제2 내부 전극(121, 122) 사이에 전하가 축적되며, 이때 적층 세라믹 커패시터(101)의 정전 용량은 유전체층(111)의 적층 방향을 따라 서로 오버랩되는 제1 및 제2 내부 전극(121, 122)의 오버랩 면적과 비례하게 된다.
제1 및 제2 외부 전극(131, 132)은 세라믹 본체(110)의 길이 방향의 양 단부에 각각 배치되며, 제1 및 제2 전면부(131a, 132a)와 제1 및 제2 밴드부(131b, 132b)를 각각 포함한다.
제1 및 제2 전면부(131a, 132a)는 세라믹 본체(110)의 길이 방향의 제1 및 제2 측면을 각각 덮으며, 제1 및 제2 내부 전극(121, 122)의 노출된 단부와 각각 접속되어 전기적으로 연결되는 부분이다.
제1 및 제2 밴드부(131b, 132b)는 제1 및 제2 전면부(131a, 132a)에서 적어도 세라믹 본체(110)의 실장 면인 하면의 일부, 또는 둘레 면의 일부를 모두 덮도록 각각 연장되게 형성되는 부분이며, 제1 및 제2 외부 전극(131, 132)의 고착 강도를 향상시키는 역할을 할 수 있다.
이때, 제1 및 제2 외부 전극(131, 132) 상에 도금층(미도시)이 형성될 수 있다.
상기 도금층은 일 예로서 제1 및 제2 외부 전극(131, 132) 상에 각각 형성된 제1 및 제2 니켈(Ni) 도금층과, 상기 제1 및 제2 니켈 도금층 상에 각각 형성된 제1 및 제2 주석(Sn) 도금층을 포함할 수 있다.
제1 금속 프레임(140)은 제1 상부 수평부(141), 제1 하부 수평부(142) 및 제1 수직 지지부(143)을 포함한다.
제1 상부 수평부(141)는 제1 외부 전극(131)의 제1 밴드부(131b)의 하면 아래에 배치된다.
제1 하부 수평부(142)는 제1 상부 수평부(141)와 두께 방향으로 대향되며 제1 상부 수평부(141)로부터 하측으로 소정 간격 이격되게 배치된다.
제1 수직 지지부(143)는 제1 상부 수평부(141)와 제1 하부 수평부(142)를 대각선으로 경사지게 연결한다.
제1 수직 지지부(143)는 제1 상부 수평부(141)의 길이 방향의 안쪽 단부와 제1 하부 수평부(142)의 길이 방향의 바깥쪽 단부를 경사지게 연결하도록 형성될 수 있으며, 이때 제1 수직 지지부(143)에는 길이 방향으로 서로 마주보는 2개의 스페이스부가 형성된다.
이때, 상기 스페이스부에서 세라믹 본체(110)의 길이 방향의 바깥쪽을 향해 개방되는 부분은 기판에 실장시 솔더가 수용되는 솔더 포켓(solder pocket)의 기능을 할 수 있다.
제2 금속 프레임(150)은 제2 상부 수평부(151), 제2 하부 수평부(152) 및 제2 수직 지지부(153)을 포함한다.
제2 상부 수평부(151)는 제2 외부 전극(132)의 제2 밴드부(132b)의 하면 아래에 배치된다.
제2 하부 수평부(152)는 제2 상부 수평부(151)와 두께 방향으로 대향되며 제2 상부 수평부(152)로부터 하측으로 소정 간격 이격되게 배치된다.
제2 수직 지지부(153)는 제2 상부 수평부(151)와 제2 하부 수평부(152)를 대각선으로 경사지게 연결한다.
제2 수직 지지부(153)는 제2 상부 수평부(151)의 길이 방향의 안쪽 단부와 제2 하부 수평부(152)의 길이 방향의 바깥쪽 단부를 경사지게 연결하도록 형성될 수 있으며, 이때 제2 수직 지지부(153)에는 길이 방향으로 서로 마주보는 2개의 스페이스부가 형성된다.
이때, 상기 스페이스부에서 세라믹 본체(110)의 길이 방향의 바깥쪽을 향해 개방되는 부분은 기판에 실장시 솔더가 수용되는 솔더 포켓(solder pocket)의 기능을 할 수 있다.
제1 및 제2 외부 전극(131, 132)의 제1 및 제2 밴드부(131b, 132b)의 하면과 제1 및 제2 금속 프레임(140, 150)의 제1 및 제2 상부 수평부(141, 151) 사이에 접합 강도를 향상시키기 위해 제1 및 제2 도전성 접착층(161, 162)이 각각 배치될 수 있다.
제1 및 제2 도전성 접착층(161, 162)은 예컨대 고융점 솔더 또는 도전성 페이스트로 이루어질 수 있으며, 본 발명이 이에 한정되는 것은 아니다.
도 4는 본 발명의 일 실시 형태에 따른 적층 세라믹 전자 부품에서 내부 전극 구조의 다른 실시 예를 도 1의 A-A'선을 따라 나타낸 단면도이고, 도 5는 도 4의 내부 전극 구조를 나타낸 분해사시도이다.
도 4 및 도 5를 참조하면, 본 실시 형태의 세라믹 본체(110)는 복수의 유전체층(111)을 제1 및 제2 금속 프레임(140, 150)이 배치되는 방향에 대해 수직인 폭 방향(W)으로 적층하여 구성할 수 있다.
제1 및 제2 내부 전극(121', 122')은 유전체층(111)을 형성하는 세라믹 시트 상에 형성되어 폭 방향으로 적층된 다음, 소성에 의하여 하나의 유전체층(111)을 사이에 두고 세라믹 본체(110) 내부에 폭 방향으로 번갈아 배치된다.
또한, 세라믹 본체(110)는 폭 방향으로 가장 바깥쪽에 위치한 제1 또는 제2 내부 전극의 외부에 소정 두께의 커버층(112, 113)이 각각 배치될 수 있다.
변형 예
도 6은 본 발명의 일 실시 형태에 따른 적층 세라믹 전자 부품에서 금속 프레임의 다른 실시 예를 나타낸 단면도이다.
여기서, 적층 세라믹 커패시터(101)의 구조는 앞서 설명한 실시 형태와 유사하므로 중복을 피하기 위하여 구체적인 설명은 생략하며, 앞선 실시 형태와 비교하여 변경된 금속 프레임의 대해서 구체적으로 설명하기로 한다.
도 6을 참조하면, 제1 금속 프레임(170)은, 제1 수직 지지부(173)가 제1 상부 수평부(171)의 길이 방향의 바깥쪽 단부와 제1 하부 수평부(172)의 길이 방향의 안쪽 단부를 경사지게 연결하도록 형성될 수 있으며, 이때 제1 수직 지지부(173)에는 길이 방향으로 서로 마주보는 2개의 스페이스부가 형성된다.
또한, 제2 금속 프레임(180)은, 제2 수직 지지부(183)가 제2 상부 수평부(181)의 길이 방향의 바깥쪽 단부와 제2 하부 수평부(182)의 길이 방향의 안쪽 단부를 경사지게 연결하도록 형성될 수 있으며, 이때 제2 수직 지지부(183)에는 길이 방향으로 서로 마주보는 2개의 스페이스부가 형성된다.
도 7은 본 발명의 일 실시 형태에 따른 적층 세라믹 전자 부품에서 금속 프레임의 또 다른 실시 예를 나타낸 사시도이다.
여기서, 적층 세라믹 커패시터(101)의 구조는 앞서 설명한 실시 형태와 유사하므로 중복을 피하기 위하여 구체적인 설명은 생략하며, 앞선 실시 형태와 비교하여 변경된 금속 프레임의 대해서 구체적으로 설명하기로 한다.
도 7을 참조하면, 제1 금속 프레임(191)은, 제1 수직 지지부(191c)가 제1 상부 수평부(191a)의 길이 방향의 일 단부와 제1 하부 수평부(191b)의 길이 방향의 타 단부를 연결하며 세라믹 본체(110)의 폭 방향을 향해 경사지게 형성될 수 있으며, 이때 제1 수직 지지부(191c)에는 폭 방향으로 서로 마주보는 2개의 스페이스부가 형성된다.
또한, 제2 금속 프레임(192)은, 제2 수직 지지부(192c)가 제1 상부 수평부(192a)의 길이 방향의 일 단부와 제2 하부 수평부(192b)의 길이 방향의 타 단부를 연결하며 세라믹 본체(110)의 폭 방향을 향해 경사지게 형성될 수 있으며, 이때 제2 수직 지지부(192c)에는 폭 방향으로 서로 마주보는 2개의 스페이스부가 형성된다.
이때, 제1 및 제2 금속 프레임(191, 192)은 제1 및 제2 수직 지지부(191c, 192c)가 서로 대향되는 폭 방향으로 경사지게 형성되어, 적층 세라믹 커패시터(101)로부터 제1 금속 프레임(191)에 전달되는 힘(F3)과 제2 금속 프레임(192)에 전달되는 힘(F4)가 서로 반대 방향을 향해 비대칭으로 가해져 상호 상쇄됨으로써 기판에 실장시 어쿠스틱 노이즈를 저감하는 효과를 기대할 수 있다.
적층 세라믹 전자 부품의 실장 기판
도 8을 참조하면, 본 발명의 일 실시 형태에 따른 적층 세라믹 전자 부품의 실장 기판(200)은 적층 세라믹 전자 부품(100)이 수평하게 실장되는 기판(210)과, 기판(210)의 상면에 서로 이격되게 형성된 제1 및 제2 전극 패드(211, 212)를 포함한다.
이때, 적층 세라믹 전자 부품(100)은 제1 및 제2 금속 프레임(140, 150)의 제1 및 제2 하부 수평부(142, 152)가 각각 제1 및 제2 전극 패드(211, 212) 위에 접촉되게 위치한 상태에서 솔더(221, 222)에 의해 접합되어 기판(210)과 전기적으로 연결될 수 있다.
이때, 제1 및 제2 전극 패드(211, 212)의 크기는 적층 세라믹 전자 부품의 제1 및 제2 금속 프레임(140, 150)과 제1 및 제2 전극 패드(211, 212)를 연결하는 솔더(221, 222)의 양을 결정하는 지표가 될 수 있으며, 이러한 솔더(221, 222)의 양에 따라 어쿠스틱 노이즈의 크기가 조절될 수 있다.
적층 세라믹 커패시터(101)가 기판(210)에 실장된 상태에서 세라믹 본체(110)의 길이 방향의 제1 및 제2 측면에 형성된 제1 및 제2 외부 전극(131, 132)에 극성이 다른 전압이 인가되면, 유전체층(111)의 역압전성 효과(Inverse piezoelectric effect)에 의해 세라믹 본체(110)는 두께 방향으로 팽창 및 수축을 하게 되고, 제1 및 제2 외부 전극(131, 132)이 형성된 세라믹 본체(110)의 길이 방향의 제1 및 제2 측면은 포아송 효과(Poisson effect)에 의해 세라믹 본체(110)의 두께 방향의 팽창 및 수축과는 반대로 수축 및 팽창을 하게 된다.
이러한 수축과 팽창은 진동을 발생시키고, 이 진동은 제1 및 제2 외부 전극(131, 132)으로부터 기판(210)에 전달되어 기판(210)으로부터 음향이 방사되어 어쿠스틱 노이즈가 되는 것이다.
본 실시 형태의 제1 및 제2 금속 프레임(140, 150)은 탄성력에 의해 적층 세라믹 커패시터(101)의 압전 특성에 의해 발생되는 기계적 진동 중 일부를 흡수하여 상기 진동이 기판(210)에 전달되는 양을 감소시켜 어쿠스틱 노이즈를 저감시킬 수 있다.
도 9를 참조하면, 적층 세라믹 커패시터(101)에서 발생되는 진동(F1)이 제1 및 제2 상부 수평부(141, 151)에 전달되면 제1 및 제2 상부 수평부(141, 151)가 하측으로 탄성 변형되고 제1 및 제2 수직 지지부(143, 153)가 지지대 역할을 수행하면서 상부에서 수직방향으로 전달된 진동의 방향을 제1 및 제2 금속 프레임(140, 150)의 바깥쪽 길이방향으로 변환시킴으로써, 솔더(221, 222)를 통한 기판(210)으로의 수직방향으로의 진동 전달을 분산시켜 어쿠스틱 노이즈를 효과적으로 저감할 수 있다.
이때, 제1 및 제2 금속 프레임(140, 150)은 적층 세라믹 커패시터(101)와 기판 사이에 소정의 간격을 확보할 수 있도록 하여 제1 및 제2 외부 전극(131, 132)과 솔더(221, 222)가 직접 닿지 않도록 할 뿐만 아니라, 제1 및 제2 수직 지지부(143, 153)에 마련되는 스페이스부에 솔더(221, 222)가 수용되는 형태가 되므로 솔더(221, 222)가 제1 및 제2 금속 프레임(140, 150)을 타고 올라가 제1 및 제2 외부 전극(131, 132)과 직접 접촉되는 것을 방지하여 어쿠스틱 노이즈를 더 저감시킬 수 있다.
또한, 제1 및 제2 금속 프레임(140, 150)이 기판(210)의 휨 등에 의해 발생되는 기계응력 및 외부충격을 흡수함으로써, 적층 세라믹 커패시터(101)로 응력이 전달되지 않도록 하며, 적층 세라믹 커패시터(101)의 크랙 발생을 방지하는 효과를 기대할 수 있다.
이상에서 본 발명의 실시 형태에 대하여 상세하게 설명하였지만 본 발명의 권리 범위는 이에 한정되는 것은 아니고, 청구 범위에 기재된 본 발명의 기술적 사항을 벗어나지 않는 범위 내에서 다양한 수정 및 변형이 가능하다는 것은 당 기술 분야의 통상의 지식을 가진 자에게는 자명할 것이다.
100 ; 적층 세라믹 전자 부품
101 ; 적층 세라믹 커패시터
110 ; 세라믹 본체
111 ; 유전체층
112, 113 ; 커버층
121, 122 ; 제1 및 제2 내부 전극
131, 132 ; 제1 및 제2 외부 전극
140, 170, 191 ; 제1 금속 프레임
150, 180, 192 ; 제2 금속 프레임
161, 162 ; 제1 및 제2 도전성 접착층
200 ; 실장 기판
210 ; 기판
211, 212 ; 제1 및 제2 전극 패드
221, 222 ; 솔더

Claims (17)

  1. 적층 세라믹 커패시터의 외부 전극과 기판 사이에 배치되는 금속 프레임을 포함하며, 상기 금속 프레임은 경사진 수직 지지부를 가지는 적층 세라믹 전자 부품.
  2. 제1항에 있어서,
    상기 금속 프레임은 상기 외부 전극에 도전성 접착층을 통해 접합되는 적층 세라믹 전자 부품.
  3. 제1항에 있어서,
    상기 수직 지지부는 길이 방향으로 상기 적층 세라믹 커패시터의 안쪽에서 바깥쪽을 향해 경사지게 형성되는 적층 세라믹 전자 부품.
  4. 제1항에 있어서,
    상기 수직 지지부는 길이 방향으로 상기 적층 세라믹 커패시터의 바깥쪽에서 안쪽을 향해 경사지게 형성되는 적층 세라믹 전자 부품.
  5. 제1항에 있어서,
    상기 수직 지지부는 상기 적층 세라믹 커패시터의 폭 방향으로 경사지게 형성되는 적층 세라믹 전자 부품.
  6. 유전체층을 사이에 두고 길이 방향의 양 측면을 통해 번갈아 노출되게 배치되는 복수의 제1 및 제2 내부 전극을 포함하는 세라믹 본체, 및 상기 세라믹 본체의 길이 방향의 양 측면에 각각 형성되며 상기 제1 및 제2 내부 전극과 접속되는 제1 및 제2 전면부와 상기 제1 및 제2 전면부에서 각각 연장되어 상기 세라믹 본체의 둘레 면의 일부를 덮는 제1 및 제2 밴드부를 각각 포함하는 제1 및 제2 외부 전극을 포함하는 적층 세라믹 커패시터; 및
    상기 제1 및 제2 밴드부의 일면에 각각 배치되는 제1 및 제2 상부 수평부, 상기 제1 및 제2 상부 수평부에서 하측으로 각각 이격되게 배치되는 제1 및 제2 하부 수평부, 및 상기 제1 및 제2 상부 수평부와 상기 제1 및 제2 하부 수평부를 각각 경사지게 연결하는 제1 및 제2 수직 지지부를 각각 포함하는 제1 및 제2 금속 프레임; 을 포함하는 적층 세라믹 전자 부품.
  7. 제6항에 있어서,
    상기 제1 및 제2 밴드부의 일면과 상기 제1 및 제2 상부 수평부 사이에 각각 배치되는 제1 및 제2 도전성 접착층을 더 포함하는 적층 세라믹 전자 부품.
  8. 제7항에 있어서,
    상기 제1 및 제2 도전성 접착층이 고융점 솔더 또는 도전성 페이스트로 이루어지는 적층 세라믹 전자 부품.
  9. 제6항에 있어서,
    상기 제1 및 제2 금속 프레임은, 상기 제1 및 제2 수직 지지부가 상기 제1 및 제2 상부 수평부의 길이 방향의 안쪽 단부와 상기 제1 및 제2 하부 수평부의 길이 방향의 바깥쪽 단부를 연결하는 적층 세라믹 전자 부품.
  10. 제6항에 있어서,
    상기 제1 및 제2 금속 프레임은, 상기 제1 및 제2 수직 지지부가 상기 제1 및 제2 상부 수평부의 길이 방향의 바깥 단부와 상기 제1 및 제2 하부 수평부의 길이 방향의 안쪽 단부를 연결하는 적층 세라믹 전자 부품.
  11. 제6항에 있어서,
    상기 제1 및 제2 금속 프레임은, 상기 제1 및 제2 수직 지지부가 상기 세라믹 본체의 폭 방향을 향해 경사지게 형성되는 적층 세라믹 전자 부품.
  12. 제11항에 있어서,
    상기 제1 및 제2 수직 지지부가 서로 대향되는 방향으로 형성되는 적층 세라믹 전자 부품.
  13. 제6항에 있어서,
    상기 세라믹 본체는 상기 제1 및 제2 금속 프레임이 배치되는 방향에 대해 수평으로 적층되는 복수의 유전체층을 포함하는 적층 세라믹 전자 부품.
  14. 제13항에 있어서,
    상기 세라믹 본체는 최상부의 제1 또는 제2 내부 전극의 상부 및 최하부의 제1 또는 제2 내부 전극의 하부에 각각 배치되는 커버층을 더 포함하는 적층 세라믹 전자 부품.
  15. 제6항에 있어서,
    상기 세라믹 본체는 상기 제1 및 제2 금속 프레임이 배치되는 방향에 대해 수직으로 적층되는 복수의 유전체층을 포함하는 적층 세라믹 전자 부품.
  16. 제15항에 있어서,
    상기 세라믹 본체는 가장 바깥쪽에 위치한 제1 또는 제2 내부 전극의 외부에 각각 배치되는 커버층을 더 포함하는 적층 세라믹 전자 부품.
  17. 상부에 제1 및 제2 전극 패드를 갖는 기판; 및
    상기 제1 및 제2 전극 패드에 제1 및 제2 금속 프레임의 제1 및 제2 하부 수평부가 접합되도록 상기 기판에 실장되는 제6항 내지 제16항 중 어느 한 항의 적층 세라믹 전자 부품; 을 포함하는 적층 세라믹 전자 부품의 실장 기판.
KR1020150012013A 2015-01-26 2015-01-26 적층 세라믹 전자 부품 및 그 실장 기판 Ceased KR20160091651A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020150012013A KR20160091651A (ko) 2015-01-26 2015-01-26 적층 세라믹 전자 부품 및 그 실장 기판
US14/940,946 US9775244B2 (en) 2015-01-26 2015-11-13 Multilayer ceramic component having metal frames connected to external electrodes thereof and board having the same
JP2015231004A JP6526547B2 (ja) 2015-01-26 2015-11-26 積層セラミック電子部品及びその実装基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150012013A KR20160091651A (ko) 2015-01-26 2015-01-26 적층 세라믹 전자 부품 및 그 실장 기판

Publications (1)

Publication Number Publication Date
KR20160091651A true KR20160091651A (ko) 2016-08-03

Family

ID=56433806

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150012013A Ceased KR20160091651A (ko) 2015-01-26 2015-01-26 적층 세라믹 전자 부품 및 그 실장 기판

Country Status (3)

Country Link
US (1) US9775244B2 (ko)
JP (1) JP6526547B2 (ko)
KR (1) KR20160091651A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190032083A (ko) 2017-09-19 2019-03-27 삼성전기주식회사 적층형 전자 부품 및 그 실장 기판
KR20190032851A (ko) 2017-09-20 2019-03-28 삼성전기주식회사 적층형 전자 부품 및 그 실장 기판
KR20190116143A (ko) * 2019-07-25 2019-10-14 삼성전기주식회사 전자 부품 및 그 실장 기판

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6571469B2 (ja) * 2015-09-26 2019-09-04 京セラ株式会社 積層型コンデンサおよびその実装構造体
EP3306631B1 (en) * 2016-10-04 2025-05-21 Kemet Electronics Corporation Electronic device
KR102083992B1 (ko) * 2018-08-29 2020-03-03 삼성전기주식회사 전자 부품
JP2021068854A (ja) * 2019-10-28 2021-04-30 株式会社村田製作所 支持端子付きコンデンサチップおよびその実装構造
CN113557633A (zh) * 2019-11-29 2021-10-26 松下知识产权经营株式会社 电池
CN111715989B (zh) * 2020-07-08 2025-05-02 福建火炬电子科技股份有限公司 一种金属支架电容器及其组装焊接方法
DE102020208814A1 (de) * 2020-07-15 2022-01-20 Robert Bosch Gesellschaft mit beschränkter Haftung Kondensatoranordnung und Verfahren zum Verbinden eines elektronischen Kondensators mit einem Trägersubstrat

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050093878A (ko) 2004-03-19 2005-09-23 삼성전기주식회사 스택형 적층세라믹 콘덴서

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57181144A (en) * 1981-05-01 1982-11-08 Toshiba Corp Semiconductor device
JPS5929819U (ja) * 1982-08-18 1984-02-24 富士通株式会社 水晶発振器
JP5045649B2 (ja) 2008-11-17 2012-10-10 株式会社村田製作所 セラミックコンデンサ及びそれを備えた電子部品
JP4862900B2 (ja) 2009-01-28 2012-01-25 Ｔｄｋ株式会社 積層コンデンサ及び積層コンデンサの製造方法
JP2012033651A (ja) * 2010-07-29 2012-02-16 Tdk Corp セラミックコンデンサ
JP2012033655A (ja) * 2010-07-29 2012-02-16 Tdk Corp セラミックコンデンサ
JP2014187322A (ja) * 2013-03-25 2014-10-02 Murata Mfg Co Ltd 電子部品
JP6272196B2 (ja) * 2014-09-25 2018-01-31 京セラ株式会社 積層型コンデンサ

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050093878A (ko) 2004-03-19 2005-09-23 삼성전기주식회사 스택형 적층세라믹 콘덴서

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190032083A (ko) 2017-09-19 2019-03-27 삼성전기주식회사 적층형 전자 부품 및 그 실장 기판
KR20190032851A (ko) 2017-09-20 2019-03-28 삼성전기주식회사 적층형 전자 부품 및 그 실장 기판
KR20190116143A (ko) * 2019-07-25 2019-10-14 삼성전기주식회사 전자 부품 및 그 실장 기판

Also Published As

Publication number Publication date
US20160217928A1 (en) 2016-07-28
US9775244B2 (en) 2017-09-26
JP6526547B2 (ja) 2019-06-05
JP2016139790A (ja) 2016-08-04

Similar Documents

Publication Publication Date Title
KR101630065B1 (ko) 적층 세라믹 전자 부품 및 그 실장 기판
KR101607020B1 (ko) 적층 세라믹 전자 부품 및 그 실장 기판
KR102214642B1 (ko) 적층 세라믹 전자 부품 및 그 실장 기판
KR101642593B1 (ko) 적층 세라믹 전자 부품 및 그 실장 기판
JP6526547B2 (ja) 積層セラミック電子部品及びその実装基板
KR102516763B1 (ko) 복합 전자부품, 그 실장 기판
KR20160051309A (ko) 적층 세라믹 전자 부품 및 그 실장 기판
KR102139762B1 (ko) 적층 세라믹 전자 부품 및 그 실장 기판
KR102070232B1 (ko) 적층 세라믹 전자 부품 및 그 실장 기판
KR102059442B1 (ko) 복합 전자부품, 그 실장 기판
JP2015015446A (ja) 積層セラミックキャパシタ及びその実装基板
KR102149786B1 (ko) 적층 세라믹 커패시터 및 그 실장 기판
KR20150118386A (ko) 적층 세라믹 커패시터 및 그 실장 기판
US10553355B2 (en) Electronic component, board having the same, and method of manufacturing metal frame
KR102505428B1 (ko) 복합 전자부품, 그 실장 기판
JP7151995B2 (ja) 積層型キャパシタ及びその実装基板
KR20160016492A (ko) 적층 세라믹 커패시터 및 그 실장 기판
KR102499464B1 (ko) 적층형 전자 부품 및 그 실장 기판
KR20140094110A (ko) 적층 세라믹 커패시터 및 적층 세라믹 커패시터의 실장 기판
JP2023178195A (ja) 積層セラミックキャパシタおよび積層セラミックキャパシタ実装構造

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20150126

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20181128

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20150126

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20191122

Patent event code: PE09021S01D

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20200525

Patent event code: PE09021S01D

AMND Amendment
E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20201105

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20200525

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

Patent event date: 20191122

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

AMND Amendment
PX0901 Re-examination

Patent event code: PX09011S01I

Patent event date: 20201105

Comment text: Decision to Refuse Application

Patent event code: PX09012R01I

Patent event date: 20200724

Comment text: Amendment to Specification, etc.

PX0601 Decision of rejection after re-examination

Comment text: Decision to Refuse Application

Patent event code: PX06014S01D

Patent event date: 20210111

Comment text: Amendment to Specification, etc.

Patent event code: PX06012R01I

Patent event date: 20201204

Comment text: Decision to Refuse Application

Patent event code: PX06011S01I

Patent event date: 20201105

Comment text: Amendment to Specification, etc.

Patent event code: PX06012R01I

Patent event date: 20200724

Comment text: Notification of reason for refusal

Patent event code: PX06013S01I

Patent event date: 20200525

Comment text: Notification of reason for refusal

Patent event code: PX06013S01I

Patent event date: 20191122

X601 Decision of rejection after re-examination