KR101630065B1 - 적층 세라믹 전자 부품 및 그 실장 기판 - Google Patents

Abstract

본 발명은, 전면부와 상기 전면부로부터 연장된 밴드부를 포함하는 외부 전극을 포함하는 적층 세라믹 커패시터; 상기 외부 전극의 전면부와 밴드부의 하면 중 일부를 둘러싸며, 하부에 'ㄷ'자 형상의 홈부를 가지는 단자 전극; 및 상기 외부 전극과 상기 단자 전극을 연결하는 도전성 접착층; 을 포함하는 적층 세라믹 전자 부품 및 그 실장 기판을 제공한다.

Description

적층 세라믹 전자 부품 및 그 실장 기판{MULTI-LAYERED CERAMIC ELECTRONIC COMPONENTS AND BOARD HAVING THE SAME MOUNTED THEREON}

본 발명은 적층 세라믹 전자 부품 및 그 실장 기판에 관한 것이다.

세라믹 재료를 사용하는 전자 부품으로 커패시터, 인턱터, 압전 소자, 바리스터 또는 서미스터 등이 있다.

이러한 세라믹 전자 부품 중 적층 세라믹 커패시터(MLCC: Multi-Layered Ceramic Capacitor)는 소형이면서 고용량이 보장되고 실장이 용이하다는 장점으로 인하여 다양한 전자 장치에 사용될 수 있다.

예컨대, 상기 적층 세라믹 커패시터는 액정 표시 장치(LCD: liquid crystal display) 및 플라즈마 표시 장치 패널(PDP: plasma display panel) 등의 영상 기기, 컴퓨터, 개인 휴대용 단말기(PDA: personal digital assistants) 및 휴대폰과 같은 여러 전자 제품의 기판에 장착되어 전기를 충전시키거나 방전시키는 역할을 하는 칩 형태의 콘덴서에 사용될 수 있다.

이러한 적층 세라믹 커패시터는 복수의 유전체층과 상기 유전체층 사이에 상이한 극성의 내부 전극이 번갈아 배치된 구조를 가질 수 있다.

이때, 상기 유전체층은 압전성을 갖기 때문에, 상기 적층 세라믹 커패시터에 직류 또는 교류 전압이 인가될 때 내부 전극들 사이에 압전 현상이 발생하여 주파수에 따라 세라믹 본체의 부피를 팽창 및 수축시키면서 주기적인 진동을 발생시킬 수 있다.

이러한 진동은 상기 적층 세라믹 커패시터의 외부 전극 및 상기 외부 전극과 기판을 연결하는 솔더를 통해 기판으로 전달되어 상기 기판 전체가 음향 반사 면이 되면서 잡음이 되는 진동음을 발생시킬 수 있다.

이러한 진동음은 사람에게 불쾌감을 주는 20 내지 20,000 Hz 영역의 가청 주파수에 해당될 수 있으며, 이렇게 사람에게 불쾌감을 주는 진동음을 어쿠스틱 노이즈(acoustic noise)라고 한다.

더욱이, 근래의 전자 기기는 기구 부품의 정음화가 진행되고 있어서, 위와 같이 적층 세라믹 커패시터가 발생시키는 어쿠스틱 노이즈가 보다 두드러지게 나타날 수 있다.

이러한 어쿠스틱 노이즈 장애는 기기의 동작 환경이 조용한 경우, 사용자가 어쿠스틱 노이즈를 기기의 고장으로 파악할 수 있다.

또한, 음성 회로를 가진 기기에서는 음성 출력에 어쿠스틱 노이즈가 중첩되면서 기기의 품질이 저하되는 문제점이 발생될 수 있다.

일본공개특허 제2010-123614호

본 발명의 목적은 어쿠스틱 노이즈가 저감된 적층 세라믹 전자 부품 및 그 실장 기판을 제공하는 것이다.

본 발명의 일 측면은, 전면부와 상기 전면부로부터 연장된 밴드부를 포함하는 외부 전극을 포함하는 적층 세라믹 커패시터; 상기 외부 전극의 전면부와 밴드부의 하면 중 일부를 둘러싸며, 하부에 'ㄷ'자 형상의 홈부를 가지는 단자 전극; 및 상기 외부 전극과 상기 단자 전극을 연결하는 도전성 접착층; 을 포함하는 적층 세라믹 전자 부품 및 그 실장 기판을 제공한다.

본 발명의 일 실시 형태에 따르면, 적층 세라믹 커패시터와 기판 사이에 소정의 간격이 확보되고 솔더는 단자 전극의 홈부에 수용되도록 하여 외부 전극과 솔더가 직접 닿지 않도록 할 뿐만 아니라, 단자 전극의 탄성력이 세라믹 본체의 외부 전극을 통해 전달되는 진동 중 일부를 흡수하도록 하여, 어쿠스틱 노이즈를 저감시킬 수 있는 효과가 있다.

도 1은 본 발명의 일 실시 형태에 따른 적층 세라믹 전자 부품을 개략적으로 나타낸 사시도이다.
도 2는 도 1의 C-C'선 단면도이다.
도 3은 본 발명의 다른 실시 형태에 다른 적층 세라믹 전자 부품을 개략적으로 도시한 단면도이다.
도 4는 본 발명의 일 실시 형태에 따른 적층 세라믹 전자 부품이 기판에 실장된 모습을 나타낸 단면도이다.
도 5는 도 4의 D 부분을 확대하여 나타낸 단면도이다.
도 6은 본 발명의 다른 실시 형태에 따른 적층 세라믹 전자 부품이 기판에 실장된 모습을 나타낸 단면도이다.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 형태들을 설명한다.

그러나, 본 발명의 실시 형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시 형태로 한정되는 것은 아니다.

또한, 본 발명의 실시 형태는 당해 기술 분야에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다.

도면에서 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있다.

또한, 각 실시 형태의 도면에서 나타난 동일한 사상의 범위 내의 기능이 동일한 구성 요소는 동일한 참조 부호를 사용하여 설명한다.

덧붙여, 명세서 전체에서 어떤 구성요소를 '포함'한다는 것은 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있다는 것을 의미한다.

적층 세라믹 전자 부품

도 1은 본 발명의 일 실시 형태에 따른 적층 세라믹 전자 부품을 개략적으로 나타낸 사시도이고, 도 2는 도 1의 C-C'선 단면도이다.

도 1 및 도 2를 참조하면, 본 실시 형태에 따른 적층 세라믹 전자 부품(100)은, 적층 세라믹 커패시터; 제1 및 제2 단자 전극(141, 142); 및 제1 및 제2 도전성 접착층(161, 162)을 포함한다.

적층 세라믹 커패시터는, 세라믹 본체(110); 제1 및 제2 내부 전극(121, 122); 및 제1 및 제2 외부 전극(131, 132)을 포함할 수 있다.

제1 및 제2 도전성 접착층(161, 162)은 적층 세라믹 커패시터의 제1 및 제2 외부 전극(131, 132)과 제1 및 제2 단자 전극(141, 142)을 각각 접속시킨다.

세라믹 본체(110)는 복수의 유전체층(111)을 두께 방향(T)으로 적층한 다음 소성한 것이다.

이때, 세라믹 본체(110)의 서로 인접하는 각각의 유전체층(111) 끼리는 경계를 확인하기 어려울 정도로 일체화될 수 있다.

또한, 세라믹 본체(110)는 육면체 형상일 수 있으나, 이에 한정되는 것은 아니다.

본 실시 형태에서는, 설명의 편의를 위해, 세라믹 본체(110)의 유전체층(111)이 적층된 두께 방향(T)의 서로 마주보는 면을 상하 면으로, 상기 상하 면을 연결하는 세라믹 본체(110)의 길이 방향(L)의 서로 마주보는 면을 제1 및 제2 측면으로, 상기 제1 및 제2 측면과 수직으로 교차하는 폭 방향(W)의 서로 마주보는 면을 제3 및 제4 측면으로 정의하기로 한다.

한편, 세라믹 본체(110)는 최상부의 내부 전극의 상부에 소정 두께의 상부 커버층(112)이 형성되고, 최하부의 내부 전극의 하부에는 하부 커버층(113)이 형성될 수 있다.

이때, 상하부 커버층(112, 113)은 유전체층(111)과 동일한 조성으로 이루어질 수 있으며, 내부 전극을 포함하지 않는 유전체층을 세라믹 본체(110)의 최상부의 내부 전극의 상부와 최하부의 내부 전극의 하부에 각각 적어도 1개 이상 적층하여 형성될 수 있다.

유전체층(111)은 고유전률의 세라믹 재료를 포함할 수 있으며, 예를 들어 BaTiO₃계 세라믹 분말 등을 포함할 수 있으며, 본 발명이 이에 한정되는 것은 아니다.

상기 BaTiO₃계 세라믹 분말은, 예를 들면 BaTiO₃(티탄산바륨)에 Ca(칼슘), Zr(지르코늄) 등이 일부 고용된 (Ba_{1 - x}Ca_x)TiO₃, Ba(Ti_{1 - y}Ca_y)O₃, (Ba_{1 - x}Ca_x)(Ti_{1 - y}Zr_y)O₃ 또는 Ba(Ti_{1 -y}Zr_y)O₃ 등이 있으며, 본 발명이 이에 한정되는 것은 아니다.

또한, 유전체층(111)에는 세라믹 첨가제, 유기용제, 가소제, 결합제 및 분산제 중 적어도 하나 이상이 더 포함될 수 있다.

상기 세라믹 첨가제는, 예를 들어 전이금속 산화물 또는 탄화물, 희토류 원소, 마그네슘(Mg) 또는 알루미늄(Al) 등이 사용될 수 있다.

제1 및 제2 내부 전극(121, 122)은 유전체층(111)을 형성하는 세라믹 시트 상에 형성되어 적층된 다음, 소성에 의하여 하나의 유전체층(111)을 사이에 두고 세라믹 본체(110) 내부에 번갈아 배치된다.

이러한 제1 및 제2 내부 전극(121, 122)은 서로 다른 극성을 갖는 전극으로서, 유전체층(111)의 적층 방향을 따라 서로 대향되게 배치되며, 중간에 배치된 유전체층(111)에 의해 서로 전기적으로 절연될 수 있다.

제1 및 제2 내부 전극(121, 122)은 그 일단이 세라믹 본체(110)의 길이 방향의 제1 및 제2 측면을 통하여 각각 노출된다.

이렇게 세라믹 본체(110)의 길이 방향의 제1 및 제2 측면을 통해 번갈아 노출된 제1 및 제2 내부 전극(121, 122)의 단부는 세라믹 본체(110)의 길이 방향의 제1 및 제2 측면에서 제1 및 제2 외부 전극(131, 132)과 각각 접속되어 전기적으로 연결될 수 있다.

이때, 제1 및 제2 내부 전극(121, 122)은 도전성 금속으로 형성되며, 예를 들어 니켈(Ni) 또는 니켈(Ni) 합금 등의 재료를 사용할 수 있으나, 본 발명이 이에 한정되는 것은 아니다.

위와 같은 구성에 따라, 제1 및 제2 외부 전극(131, 132)에 소정의 전압을 인가하면 서로 대향하는 제1 및 제2 내부 전극(121, 122) 사이에 전하가 축적된다.

이때, 적층 세라믹 커패시터의 정전 용량은 유전체층(111)의 적층 방향을 따라 서로 오버랩되는 제1 및 제2 내부 전극(121, 122)의 오버랩된 면적과 비례하게 된다.

제1 및 제2 외부 전극(131, 132)은 세라믹 본체(110)의 길이 방향의 양 단부에 각각 배치되며, 제1 및 제2 전면부(131a, 132a)와, 제1 및 제2 밴드부(131b, 132b)를 각각 포함한다.

제1 및 제2 전면부(131a, 132a)는 세라믹 본체(110)의 길이 방향의 제1 및 제2 측면을 각각 덮으며, 제1 및 제2 내부 전극(121, 122)의 노출된 단부와 각각 접속되어 전기적으로 연결되는 부분이다.

제1 및 제2 밴드부(131b, 132b)는 제1 및 제2 전면부(131a, 132a)로부터 세라믹 본체(110)의 둘레 면의 일부를 덮도록 각각 연장되게 형성되는 부분이다.

한편, 제1 및 제2 외부 전극(131, 132) 상에는 도금층(미도시)이 형성될 수 있다. 상기 도금층은 일 예로서, 제1 및 제2 외부 전극(131, 132) 상에 각각 형성된 제1 및 제2 니켈(Ni) 도금층과, 상기 제1 및 제2 니켈 도금층 상에 각각 형성된 제1 및 제2 주석(Sn) 도금층을 포함할 수 있다.

제1 단자 전극(141)은 제1 상부 수평부(141a), 제1 하부 수평부(141b), 제1 하부 수직부(141c) 및 제1 상부 수직부(141d)를 포함한다.

제1 상부 수평부(141a)는 제1 외부 전극(131)의 제1 밴드부(131b)의 하면 아래에 배치된다.

또한, 제1 상부 수평부(141a)는 제1 외부 전극(131)의 제1 밴드부(131b)로부터 하측으로 소정 간격 이격되게 배치될 수 있다.

제1 하부 수평부(141b)는 제1 상부 수평부(141a)와 두께 방향으로 대향되며 제1 상부 수평부(141a)로부터 소정 간격 이격되게 배치된다.

제1 하부 수직부(141c)는 제1 상부 수평부(141a)의 내측 단부와 제1 하부 수평부(141b)의 내측 단부를 서로 연결한다.

이때, 제1 하부 수직부(141c)는 제1 밴드부(131b)의 내측 단부 보다 길이 방향으로 바깥쪽에 위치할 수 있다.

즉, 본 실시 형태에서, 제1 하부 수평부(141b)의 폭 부분(A)은 제1 밴드부(131b)의 폭 부분(B) 보다 세라믹 본체(110)의 길이 방향의 내측에 위치하지 않도록 하는 것이 바람직하다.

만약 제1 하부 수평부(141b)의 폭이 길어져 하부 수직부(141c)가 제1 밴드부(131b)의 B 부분의 내측 단부 보다 캐패시터의 L방향에서의 중심을 향해 더 안쪽에 위치하게 되면 적층 세라믹 커패시터 중심에서의 최대 진동이 제1 단자 전극(141)의 제1 하부 수직부(141c)를 통해 하측에 위치한 기판으로 전달되기 쉬운 구조가 되므로 어쿠스틱 노이즈가 증가될 수 있다.

제1 상부 수직부(141d)는 제1 상부 수평부(141a)의 외측 단부에서 상측으로 연장된다.

또한, 제1 상부 수직부(141d)는 제1 외부 전극(131)의 제1 전면부(131a)로부터 이격되게 배치될 수 있다.

제1 상부 수직부(141d)와 제1 상부 수평부(141a)의 구성에 따라, 제1 단자 전극(141)은 제1 외부 전극(131)의 제1 전면부(131a)와 제1 밴드부(131b)의 하면 중 일부를 둘러싸도록 구성된다.

그리고, 제1 상부 수평부(141a), 제1 하부 수평부(141b) 및 제1 하부 수직부(141c)의 구성에 따라, 제1 단자 전극(141)은 하부에 세라믹 본체(110)의 길이 방향의 바깥쪽을 향하는 제1 홈부(151)를 가질 수 있다.

제1 홈부(151)는 예컨대 '⊃'자와 같은 형상으로 이루어질 수 있다.

따라서, 적층 세라믹 커패시터를 기판에 실장하면 솔더는 제1 단자 전극과 기판을 접합하는데, 이때 제1 하부 수직부(141c)는 적층 세라믹 커패시터를 기판으로부터 소정 높이 이격시킬 뿐만 아니라, 솔더가 제1 홈부(151) 내에 수용되므로 솔더가 제1 단자 전극(141)을 타고 올라가 제1 외부 전극(131)과 직접 접촉되는 것을 방지하여 어쿠스틱 노이즈를 저감시킬 수 있다.

이때, 제1 상부 수평부(141a)가 제1 밴드부(131b)의 하면으로부터 이격되므로, 제1 홈부(151) 또한 제1 밴드부(131b)의 하면으로부터 이격된 상태가 된다.

제2 단자 전극(142)은 제2 상부 수평부(142a), 제2 하부 수평부(142b), 제2 하부 수직부(142c) 및 제2 상부 수직부(142d)를 포함한다.

제2 상부 수평부(142a)는 제2 외부 전극(132)의 제2 밴드부(132b)의 하면 아래에 배치된다.

또한, 제2 상부 수평부(142a)는 제2 외부 전극(132)의 제2 밴드부(132b)로부터 하측으로 소정 간격 이격되게 배치될 수 있다.

제2 하부 수평부(142b)는 제2 상부 수평부(142a)와 두께 방향으로 대향되며 제2 상부 수평부(142a)로부터 소정 간격으로 이격되게 배치된다.

제2 하부 수직부(142c)는 제2 상부 수평부(142a)의 내측 단부와 제2 하부 수평부(142b)의 내측 단부를 서로 연결한다.

이때, 제2 하부 수직부(142c)는 제2 밴드부(132b)의 단부 보다 길이 방향으로 바깥쪽에 위치할 수 있다.

즉, 본 실시 형태에서, 제2 하부 수평부(142b)의 폭 부분(A)은 제2 밴드부(132b)의 폭 부분(B) 보다 세라믹 본체(110)의 길이 방향의 내측에 위치하지 않도록 하는 것이 바람직하다.

만약 제2 하부 수평부(142b)의 폭이 길어져 A 부분의 내측 단부가 제2 밴드부(132b)의 B 부분의 내측 단부 보다 길이 방향으로 더 안쪽에 위치하게 되면 적층 세라믹 커패시터 중심에서의 최대 진동이 제2 단자 전극(142)의 제2 하부 수직부(142c)를 통해 하측에 위치한 기판으로 전달되기 쉬운 구조가 되므로 어쿠스틱 노이즈가 증가될 수 있다.

제2 상부 수직부(142d)는 제2 상부 수평부(142a)의 외측 단부에서 상측으로 연장된다.

또한, 제2 상부 수직부(142d)는 제2 외부 전극(132)의 제2 전면부(132b)로부터 이격되게 배치될 수 있다.

제2 상부 수직부(142d)와 제2 상부 수평부(142a)의 구성에 따라, 제2 단자 전극(142)은 제2 외부 전극(132)의 제2 전면부(132a)와 제2 밴드부(132b)의 하면 중 일부를 둘러싸도록 구성된다.

그리고, 제2 상부 수평부(142a), 제2 하부 수평부(142b) 및 제2 하부 수직부(142c)의 구성에 따라, 제2 단자 전극(142)은 하부에 세라믹 본체(110)의 길이 방향의 바깥쪽을 향하는 제2 홈부(152)를 가질 수 있다.

제2 홈부(152)는 예컨대 '⊂'자와 같은 형상으로 이루어질 수 있다.

따라서, 적층 세라믹 커패시터를 기판에 실장하면 솔더는 제2 단자 전극(142)과 기판을 접합하는데, 이때 제2 하부 수직부(142c)는 적층 세라믹 커패시터를 기판으로부터 소정 높이 이격시킬 뿐만 아니라, 솔더가 제2 홈부(152) 내에 수용되므로 솔더가 제2 단자 전극(142)을 타고 올라가 제2 외부 전극(132)과 직접 접촉되는 것을 방지하여 어쿠스틱 노이즈를 저감시킬 수 있다.

이때, 제2 상부 수평부(142a)가 제2 밴드부(132b)의 하면으로부터 이격되므로, 제2 홈부(152) 또한 제2 밴드부(132b)의 하면으로부터 이격된 상태가 된다.

한편, 이러한 제1 및 제2 단자 전극(141, 142)은 도전성 물질로서, 예컨대 도전성을 갖는 금속, 전도성 에폭시 등의 전도성 수지 또는 금속이 코팅된 기판 등 여러 가지를 사용할 수 있으며, 본 발명에 따른 단자 전극의 재질이 특정 물질로 한정되는 것은 아니다.

본 실시 형태에서, 제1 및 제2 도전성 접착층(161, 162)은 제1 및 제2 외부 전극(131, 132)의 제1 및 제2 전면부(131a, 132a)와 제1 및 제2 단자 전극(141, 142)의 제1 및 제2 상부 수직부(141d, 142d) 사이에 개재되어 제1 및 제2 외부 전극(131, 132)과 제1 및 제2 단자 전극(141, 142)을 전기적으로 연결한다.

이때, 제1 및 제2 도전성 접착층(161, 162)은 고융점 솔더 또는 도전성 페이스트로 이루어질 수 있으나, 본 발명이 이에 한정되는 것은 아니다.

또한, 제1 및 제2 도전성 접착층(161, 162)의 면적은 제1 및 제2 외부 전극(131, 132)의 제1 및 제2 전면부(131a, 132a)의 면적 보다 각각 작게 형성될 수 있다.

이때, 제1 및 제2 외부 전극(131, 132)과 제1 및 제2 단자 전극(141, 142)은 제1 및 제2 도전성 접착층(161, 162)에 의해 면 접촉하므로, 고착강도 측면에서 문제는 발생하지 않는다.

위와 같이 제1 및 제2 도전성 접착층(161, 162)의 면적을 최소화하면, 적층 세라믹 커패시터로부터 단자 전극으로 직접 전달되는 진동의 양이 줄어들게 되므로, 결과적으로 어쿠스틱 노이즈를 저감시킬 수 있게 된다.

본 실시 형태에 따르면, 적층 세라믹 커패시터가 기판에 실장된 상태에서 적층 세라믹 커패시터의 길이 방향의 제1 및 제2 측면에 형성된 제1 및 제2 외부 전극(131, 132)에 극성이 다른 전압이 인가되면, 유전체층(111)의 역압전성 효과(Inverse piezoelectric effect)에 의해 세라믹 본체(110)는 두께 방향으로 팽창 및 수축을 하게 되고, 제1 및 제2 외부 전극(131, 132)이 형성된 세라믹 본체(110)의 길이 방향의 제1 및 제2 측면은 포아송 효과(Poisson effect)에 의해 세라믹 본체(110)의 두께 방향의 팽창 및 수축과는 반대로 수축 및 팽창을 하게 된다.

이때, 제1 및 제2 단자 전극(141, 142)은 적층 세라믹 커패시터를 기판 등에 실장시 적층 세라믹 커패시터와 기판 사이에 소정의 간격을 확보할 수 있도록 하여 제1 및 제2 외부 전극(131, 132)과 솔더가 직접 닿지 않도록 할 뿐만 아니라, 적층 세라믹 커패시터의 제1 및 제2 외부 전극(131, 132)을 통해 기판으로 전달되는 진동 중 일부를 제1 및 제2 단자 전극(141, 142)의 탄성력에 의해 흡수하는 기능을 통해 어쿠스틱 노이즈를 저감시킬 수 있다.

또한, 제1 및 제 단자 전극(141, 142)은 기판의 휨 등에 발생되는 기계응력을 흡수함으로써, 적층 세라믹 커패시터로 응력이 전달되지 않도록 하며, 적층 세라믹 커패시터의 크랙 발생을 방지하는 효과를 기대할 수 있다.

변형 예

도 3은 본 발명의 다른 실시 형태에 다른 적층 세라믹 전자 부품(100')을 개략적으로 도시한 단면도이다.

도 3을 참조하면, 본 실시 형태의 제1 및 제2 단자 전극(141, 142)은 제1 및 제2 상부 수직부(141d, 142d)의 상단에서 제1 및 제2 외부 전극(131, 132)의 각각의 밴드부(131b, 132b)의 상면 위로 제1 및 제2 가이드부(141e, 142e)가 연장되게 형성될 수 있다.

본 실시 형태에서, 제1 및 제2 도전성 접착층(163, 164)은 제1 및 제2 외부 전극(131, 132)의 제1 및 제2 밴드부(131b, 132b)의 상면과 제1 및 제2 가이드부(141e, 142e)의 하면 사이에 개재되어 제1 및 제2 외부 전극(131, 132)과 제1 및 제2 단자 전극(141, 142)을 각각 전기적으로 연결시킬 수 있다.

이때, 제1 및 제 도전성 접착층(163, 164)은 고융점 솔더 또는 도전성 페이스트로 이루어질 수 있으나, 본 발명이 이에 한정되는 것은 아니다.

또한, 제1 및 제2 도전성 접착층(163, 164)의 면적은 제1 및 제2 외부 전극(131, 132)의 제1 및 제2 밴드부(131b, 132b)의 상면의 면적 보다 각각 작게 형성될 수 있다.

위와 같이 제1 및 제2 도전성 접착층(161, 162)의 면적을 최소화하면, 적층 세라믹 커패시터로부터 단자 전극으로 직접 전달되는 진동의 양이 줄어들게 되므로, 결과적으로 어쿠스틱 노이즈를 저감시킬 수 있게 된다.

또한, 제1 및 제2 도전성 접착층(161, 162)은 앞서 일 실시 형태에서와 같이 제1 및 제2 외부 전극(131, 132)의 제1 및 제2 전면부(131a, 132a)와 제1 및 제2 단자 전극(141, 142)의 제1 및 제2 상부 수직부(141d, 142d) 사이에도 개재될 수 있다.

위와 같이 제1 및 제2 도전성 접착층(161-164)이 제1 및 제2 외부 전극(131, 132)의 제1 및 제2 전면부(131a, 132a)와 제1 및 제2 밴드부(131b, 132b)의 상면에 모두 배치되는 경우, 제1 및 제2 단자 전극(141, 142)과 제1 및 제2 외부 전극(131, 132)의 접합 강도가 향상될 수 있다.

적층 세라믹 전자 부품의 실장 기판

도 4 및 도 5를 참조하면, 본 발명의 일 실시 형태에 따른 적층 세라믹 전자 부품의 실장 기판(200)은 적층 세라믹 전자 부품이 수평하게 실장되는 기판(210)과, 기판(210)의 상면에 서로 이격되게 형성된 제1 및 제2 전극 패드(221, 222)를 포함한다.

이때, 적층 세라믹 전자 부품은 제1 및 제2 단자 전극(141, 142)의 제1 및 제2 하부 몸체부(141b, 142b)가 각각 제1 및 제2 전극 패드(221, 222) 위에 접촉되게 위치한 상태에서 솔더(231, 232)에 의해 기판(210)과 전기적으로 연결될 수 있다.

위와 같이 적층 세라믹 전자 부품이 기판(210)에 실장된 상태에서 전압을 인가하면 어쿠스틱 노이즈가 발생할 수 있다.

이때, 제1 및 제2 전극 패드(221, 222)의 크기는 적층 세라믹 전자 부품의 제1 및 제2 외부 전극(131, 132)과 제1 및 제2 전극 패드(221, 222)를 연결하는 솔더(231, 232)의 양을 결정하는 지표가 될 수 있으며, 이러한 솔더(231, 232)의 양에 따라 어쿠스틱 노이즈의 크기가 조절될 수 있다.

한편, 도 6은 본 발명의 다른 실시 형태에 따른 적층 세라믹 전자 부품의 시장 기판을 도시한 것이다. 여기서, 단자 전극의 형태를 제외하고는 앞서 설명한 실시 형태한 상이한 구조를 가지므로, 상세한 설명은 생략한다.

이상에서 본 발명의 실시 형태들에 대하여 상세하게 설명하였지만 본 발명의 권리 범위는 이에 한정되는 것은 아니고, 청구 범위에 기재된 본 발명의 기술적 사항을 벗어나지 않는 범위 내에서 다양한 수정 및 변형이 가능하다는 것은 당 기술 분야의 통상의 지식을 가진 자에게는 자명할 것이다.

100, 100' ; 적층 세라믹 커패시터
111 ; 유전체층
110 ; 세라믹 본체
112, 113 ; 커버층
121, 122 ; 제1 및 제2 내부 전극
131, 132 ; 제1 및 제2 외부 전극
131a, 132a ; 제1 및 제2 전면부
131b, 132b ; 제1 및 제2 밴드부
141, 142 ; 제1 및 제2 단자 전극
151, 152 ; 제1 및 제2 홈부
200 ; 실장 기판
210 ; 기판
221, 222 ; 제1 및 제2 전극 패드
231, 232 ; 솔더

Claims (21)

1. 세라믹 본체의 길이 방향의 측면을 덮는 전면부와, 상기 전면부로부터 연장되어 상기 세라믹 본체의 둘레 면의 일부를 덮는 밴드부를 포함하는 외부 전극을 포함하는 적층 세라믹 커패시터;
   상기 외부 전극의 전면부와 밴드부의 하면 중 일부를 둘러싸며, 하부에 ] 또는 [ 자 형상의 홈부를 가지는 단자 전극; 및
   상기 외부 전극과 상기 단자 전극을 연결하는 도전성 접착층; 을 포함하며,
   상기 단자 전극의 홈부가 상기 외부 전극의 밴드부의 하면으로부터 이격되게 배치되는 적층 세라믹 전자 부품.
   
2. 제1항에 있어서,
   상기 단자 전극의 홈부가 상기 세라믹 본체의 길이 방향의 바깥쪽을 향하는 적층 세라믹 전자 부품.
   
3. 삭제
4. 제1항에 있어서,
   상기 도전성 접착층이 상기 외부 전극의 전면부와 상기 단자 전극 사이에 배치되는 적층 세라믹 전자 부품.
   
5. 제4항에 있어서,
   상기 도전성 접착층의 면적이 상기 외부 전극의 전면부의 면적 보다 작은 적층 세라믹 전자 부품.
   
6. 제1항에 있어서,
   상기 단자 전극은, 상단에서 상기 외부 전극의 밴드부의 상면 위로 연장되는 가이드부를 더 포함하는 적층 세라믹 전자 부품.
   
7. 제6항에 있어서,
   상기 도전성 접착층이 상기 외부 전극의 밴드부의 상면과 상기 가이드부 사이에 배치되는 적층 세라믹 전자 부품.
   
8. 제7항에 있어서,
   상기 도전성 접착층의 면적이 상기 외부 전극의 밴드부의 상면의 면적 보다 작은 적층 세라믹 전자 부품.
   
9. 제6항에 있어서,
   상기 도전성 접착층이 상기 외부 전극의 전면부와 상기 단자 전극 사이 및 상기 외부 전극의 밴드부의 상면과 상기 가이드부 사이에 배치되는 적층 세라믹 전자 부품.
   
10. 제9항에 있어서,
    상기 도전성 접착층의 면적이 상기 외부 전극의 전면부의 면적 또는 상기 외부 전극의 밴드부의 상면의 면적 보다 작은 적층 세라믹 전자 부품.
    
11. 두께 방향으로 적층되는 복수의 유전체층을 포함하는 세라믹 본체;
    상기 세라믹 본체 내에서, 상기 유전체층을 사이에 두고 상기 세라믹 본체의 길이 방향의 양 면을 통해 번갈아 노출되도록 배치되는 복수의 제1 및 제2 내부 전극;
    상기 세라믹 본체의 길이 방향의 양 면을 각각 덮으며 상기 제1 및 제2 내부 전극과 접속되는 전면부와, 상기 전면부로부터 연장되어 상기 세라믹 본체의 둘레 면의 일부를 덮는 밴드부를 포함하는 제1 및 제2 외부 전극;
    상기 밴드부의 하면 아래에 배치되는 상부 수평부와, 상기 상부 수평부와 두께 방향으로 대향되는 하부 수평부와, 상기 상부 수평부의 일단과 상기 하부 수평부의 일단을 연결하며 상기 밴드부의 단부 보다 길이 방향으로 바깥쪽에 위치하는 하부 수직부와, 상기 상부 수평부의 타단에서 상측으로 연장되는 상부 수직부를 포함하는 제1 및 제2 단자 전극; 및
    상기 제1 및 제2 외부 전극과 상기 제1 및 제2 단자 전극 사이에 각각 배치되며, 상기 제1 및 제2 외부 전극과 상기 제1 및 제2 단자 전극을 서로 접속시키는 제1 및 제2 도전성 접착층; 을 포함하며,
    상기 제1 및 제2 단자 전극의 상부 수평부가 상기 제1 및 제2 외부 전극의 밴드부의 하면으로부터 이격되게 배치되는 적층 세라믹 전자 부품.
    
12. 삭제
13. 제11항에 있어서,
    상기 제1 및 제2 도전성 접착층이 상기 제1 및 제2 외부 전극의 전면부와 상기 제1 및 제2 단자 전극의 상기 상부 수직부 사이에 배치되는 적층 세라믹 전자 부품.
    
14. 제13항에 있어서,
    상기 제1 및 제2 도전성 접착층의 면적이 상기 제1 및 제2 외부 전극의 각각의 전면부의 면적 보다 작은 적층 세라믹 전자 부품.
    
15. 제11항에 있어서,
    상기 제1 및 제2 단자 전극은, 상단에서 상기 제1 및 제2 외부 전극의 각각의 밴드부의 상면 위로 연장되는 가이드부를 더 포함하는 적층 세라믹 전자 부품.
    
16. 제15항에 있어서,
    상기 제1 및 제2 도전성 접착층이 상기 제1 및 제2 외부 전극의 밴드부의 상면과 상기 가이드부 사이에 각각 배치되는 적층 세라믹 전자 부품.
    
17. 제16항에 있어서,
    상기 제1 및 제2 도전성 접착층의 면적이 상기 제1 및 제2 외부 전극의 각각의 밴드부의 상면의 면적 보다 작은 적층 세라믹 전자 부품.
    
18. 제15항에 있어서,
    상기 제1 및 제2 도전성 접착층이 상기 제1 및 제2 외부 전극의 전면부와 상기 제1 및 제2 단자 전극 사이 및 상기 제1 및 제2 외부 전극의 밴드부의 상면과 상기 가이드부 사이에 각각 배치되는 적층 세라믹 전자 부품.
    
19. 제18항에 있어서,
    상기 제1 및 제2 도전성 접착층의 면적이 상기 제1 및 제2 외부 전극의 전면부의 면적 또는 상기 제1 및 제2 외부 전극의 밴드부의 상면의 면적 보다 작은 적층 세라믹 전자 부품.
    
20. 제11항에 있어서,
    상기 세라믹 본체는 최상부의 내부 전극의 상부 및 최하부의 내부 전극의 하부에 커버층이 각각 배치되는 적층 세라믹 전자 부품.
    
21. 상부에 복수의 전극 패드를 갖는 기판; 및
    상기 기판 상에 배치된 제1항, 제2항, 제4항 내지 제11항, 제13항 내지 제20항 중 어느 한 항의 적층 세라믹 전자 부품; 을 포함하는 적층 세라믹 전자 부품의 실장 기판.

Images