KR20160085835A

KR20160085835A - 유리 세라믹 재료 및 적층 세라믹 전자 부품

Info

Publication number: KR20160085835A
Application number: KR1020167015385A
Authority: KR
Inventors: 히로시게 아다찌
Original assignee: 가부시키가이샤 무라타 세이사쿠쇼
Priority date: 2013-12-19
Filing date: 2014-08-21
Publication date: 2016-07-18
Also published as: US9881743B2; CN105829263A; CN105829263B; WO2015093098A1; US20160254096A1; JP6079899B2; JPWO2015093098A1

Abstract

유리 세라믹 재료를 포함하는 제1 세라믹층과 세라믹 자성 재료를 포함하는 제2 세라믹층을 적층한 복합 적층체를 공소결시키면, 제1 세라믹층으로부터 제2 세라믹층으로 유리 성분의 확산이 발생하고, 그 결과, 제2 세라믹층의 소결성이 저하되고, 절연 저항이 저하되는 경우가 있다. 공통 모드 초크 코일(1)에 구비되는 복합 적층체(4)에 있어서의 제1 세라믹층(2)을, 0.5∼5중량％의 K₂O, 0∼5중량％의 Al₂O₃, 10∼25중량％의 B₂O₃, 및 70∼85중량％의 SiO₂를 포함하는 유리를 40∼90중량％와, 알루미나 및 석영을 포함하는 필러를 10∼60중량％를 포함하고, 필러에 포함되는 알루미나는, 유리 및 필러의 합계량의 1∼10중량％ 포함하는, 유리 세라믹 재료의 소결체로 구성한다. 소성 도중에 알루미나의 일부가 유리와 반응하여, 유리 점도가 높아질 것으로 추측된다.

Description

유리 세라믹 재료 및 적층 세라믹 전자 부품{GLASS CERAMIC MATERIAL AND LAYERED CERAMIC ELECTRONIC COMPONENT}

본 발명은 유리 세라믹 재료 및 그것을 사용하여 구성되는 적층 세라믹 전자 부품에 관한 것이다.

본 발명에 있어서 흥미 있는 기술로서, 예를 들어 일본 특허 공개 제2013-56784호 공보(특허문헌 1)에 기재된 것이 있다. 특허문헌 1에는, 반도체의 배선 기판 및 회로 기판 등에 사용되는 유리 세라믹 유전체용 재료가 기재되어 있다. 보다 상세하게는, 이 유리 세라믹 유전체용 재료는, 붕규산 유리 분말을 49.9∼89.9질량％, 알루미나 분말 및/또는 석영 분말을 10∼50질량％, 및, 붕산 알루미늄 분말 및/또는 붕산 실리카계 화합물 분말을 0.1∼4질량％ 함유한다.

상술한 유리 세라믹 유전체용 재료는, 예를 들어 1000℃ 이하라고 하는 비교적 저온에서 소결시킬 수 있으므로, 전극층의 재료로 되어야 할 은이나 구리와 같은 저융점 또한 저도체 손실의 도체 재료와 동시에 소결(공소결)시킬 수 있다는 이점을 갖고 있다.

한편, 복합 전자 부품과 같이, 서로 다른 조성의 세라믹 재료를 갖고 각각 구성된 복수 종류의 세라믹층을 적층한 복합 적층체를 구비하는, 적층 세라믹 전자 부품이 있다. 이와 같은 적층 세라믹 전자 부품의 제조에 있어서는, 제조 공정의 단시간화를 위해, 세라믹 재료와 도체 재료를 공소결시킬 수 있을 뿐만 아니라, 서로 다른 조성의 복수 종류의 세라믹 재료를 공소결시킬 수 있고, 게다가, 원하는 특성을 만족시키는 것이 요망된다.

일본 특허 공개 제2013-56784호 공보

그러나, 특허문헌 1에 기재되어 있는 유리 세라믹 유전체용 재료를 사용하여 복합 적층체를 구성한 경우, 보다 구체적으로는, 복합 적층체에 포함되는 제1 및 제2 세라믹층 중, 제1 세라믹층을, 특허문헌 1에 기재되어 있는 유리 세라믹 유전체용 재료로 구성하고, 제2 세라믹층을 예를 들어 페라이트를 포함하는 자성체층으로 한 경우, 공소결 시에, 제1 세라믹층과 제2 세라믹층 사이에서 상호 확산을 제어하는 것이 곤란하다.

그 때문에, 유리 세라믹 유전체용 재료를 포함하는 제1 세라믹층으로부터 제2 세라믹층으로서의 자성체층으로 유리 성분의 확산이 발생하는 것은 피할 수 없다. 여기서, 유리 성분, 특히 Si의, 자성체층으로의 확산은, 페라이트의 소결성을 저하시키는 것이 알려져 있다. 그 결과, 자성체층이 소결 부족으로 되고, 이와 같은 복합 적층체를 구비하는 적층 세라믹 전자 부품의 절연 저항 특성의 열화를 초래하는 경우가 있다.

따라서, 본 발명의 목적은, 상술한 바와 같은 문제를 해결할 수 있는 유리 세라믹 재료 및 그것을 사용하여 구성되는 적층 세라믹 전자 부품을 제공하고자 하는 것이다.

본 발명은, 먼저, 적층 세라믹 전자 부품에 구비되는 복합 적층체의 일부를 구성하기 위해 유리하게 사용할 수 있는 유리 세라믹 재료에 관한 것이다. 본 발명에 따른 유리 세라믹 재료는,

0.5∼5중량％의 K₂O, 0∼5중량％의 Al₂O₃, 10∼25중량％의 B₂O₃, 및 70∼85중량％의 SiO₂를 포함하는 유리를 40∼90중량％와,

알루미나 및 석영을 포함하는 필러를 10∼60중량％

를 포함한다.

그리고, 본 발명에서는, 상기 필러에 포함되는 상기 알루미나는, 유리 및 필러의 합계량의 1∼10중량％ 포함하는 것을 주요한 특징으로 하고 있다.

상술한 유리 세라믹 재료에 의하면, 소성 도중에 필러 성분인 알루미나의 일부가 유리와 반응하여, 유리 조성의 일부로 됨으로써, 유리 점도를 높게 할 것으로 추측된다.

본 발명은, 또한, 제1 세라믹층과, 제1 세라믹층과는 상이한 조성을 갖는 제2 세라믹층을 적층한 구조를 갖고, 또한 공소결시켜 얻어진 복합 적층체를 구비하는 적층 세라믹 전자 부품에 관한 것이다. 본 발명에서는, 상기 제1 세라믹층이, 본 발명에 따른 유리 세라믹 재료의 소결체를 포함하는 것을 특징으로 하고 있다.

전술한 바와 같이, 소성 도중에, 제1 세라믹층을 구성하는 유리 세라믹 재료에 있어서의 유리 점도가 높아짐으로써, 제1 세라믹층으로부터 제2 세라믹층으로의 유리 성분의 확산이 일어나기 어렵게 할 수 있다. 또한, 이것에 수반하여, 제2 세라믹층으로부터 제1 세라믹층으로의 성분 확산도 일어나기 어렵게 할 수 있다.

본 발명은 제2 세라믹층이 Ni-Cu-Zn계 페라이트를 포함하는 세라믹 자성 재료를 포함할 때, 특히 유리하게 적용된다. 페라이트는, 거기로의 Si의 확산에 의해 소결성이 저하되는 경향이 있으므로, 전술한 바와 같이 제2 세라믹층으로의 유리 성분의 확산 억제의 의의는 크다.

본 발명은 복합 적층체의 외표면에 형성되는 적어도 1쌍의 단자 전극을 더 구비하고, 쌍을 이루는 단자 전극간에 흐르는 전류의 경로 상에, 제1 세라믹층과 제2 세라믹층의 계면이 존재하고 있는, 그와 같은 적층 세라믹 전자 부품에 대하여 유리하게 적용된다.

원하지 않는 상호 확산은, 제1 세라믹층과 제2 세라믹층의 계면 및 그 근방에서의 전기적 특성, 보다 특정적으로는, 절연 저항에 대하여 보다 크게 영향을 미친다. 따라서, 상술한 바와 같이, 쌍을 이루는 단자 전극간에 흐르는 전류의 경로 상에, 제1 세라믹층과 제2 세라믹층의 계면이 존재하고 있으면, 상호 확산에 의한 영향을 받은 절연 저항과 같은 전기적 특성이 쌍을 이루는 단자 전극간에 나타나, 적층 세라믹 전자 부품 자체의 특성 열화로 이어지게 된다. 따라서, 본 발명에 의한 제2 세라믹층으로의 유리 성분의 확산 억제의 효과는, 특히 쌍을 이루는 단자 전극간에 흐르는 전류의 경로 상에, 제1 세라믹층과 제2 세라믹층의 계면이 존재하고 있는, 적층 세라믹 전자 부품에 있어서, 보다 의의가 깊은 것으로 된다.

본 발명에 따른 적층 세라믹 전자 부품에 있어서, 바람직하게는, 제1 세라믹층의 내부에 코일 도체가 설치된다. 이 경우, 복합 적층체에 있어서, 제2 세라믹층이 제1 세라믹층을 사이에 두도록 적층되어 있으면, 예를 들어 공통 모드 초크 코일을 유리하게 구성할 수 있다.

또한, 본 발명에 따른 적층 세라믹 전자 부품에 있어서, 제1 세라믹층의 내부에 적어도 1쌍의 콘덴서 전극이 설치되고, 또한 제2 세라믹층의 내부에 코일 도체가 설치되면, 예를 들어 LC 필터를 유리하게 구성할 수 있다.

본 발명에 따른 유리 세라믹 재료에 의하면, 이것을 갖고 구성한 제1 세라믹층으로부터, 당해 제1 세라믹층에 인접하는 제2 세라믹층으로의 소성 도중에서의 유리 성분의 확산이 일어나기 어렵게 할 수 있다.

따라서, 제1 세라믹층과, 제1 세라믹층과는 상이한 조성을 갖는 제2 세라믹층을 적층한 구조를 갖고, 또한 공소결시켜 얻어진 복합 적층체를 구비하는 적층 세라믹 전자 부품에 있어서, 제1 세라믹층을 상술한 유리 세라믹 재료의 소결체로 구성하도록 하면, 복합 적층체를 얻기 위한 소성 공정 도중에서, 제1 세라믹층으로부터 제2 세라믹층으로의 유리 성분의 확산이 일어나기 어렵게 할 수 있다. 또한, 반대로, 제2 세라믹층으로부터 제1 세라믹층으로의 확산도 일어나기 어렵게 할 수 있다.

그 결과, 제1 세라믹층 및 제2 세라믹층의 각각의 전기적 특성의 원하지 않는 변동이 발생하기 어렵게 할 수 있어, 적층 세라믹 전자 부품의 특성 열화 및 신뢰성 저하를 초래하는 것을 억제할 수 있다.

특히, 제2 세라믹층이 Ni-Cu-Zn계 페라이트를 포함하는 세라믹 자성 재료를 포함하는 경우에는, 여기로의 유리 성분의 확산은, 제2 세라믹층의 소결성을 저해하게 되므로, 제1 세라믹층과 제2 세라믹층의 계면 및 그 근방에서의 절연 저항을 저하시키기 쉽다. 따라서, 제2 세라믹층이 Ni-Cu-Zn계 페라이트를 포함하는 세라믹 자성 재료를 포함하는 경우에 있어서, 상술한 유리 성분의 확산 억제 효과는 보다 의의가 깊은 것으로 된다.

도 1은 본 발명의 제1 실시 형태에 의한 적층 세라믹 전자 부품으로서의 공통 모드 초크 코일(1)을 도시하는 단면도이다.
도 2는 도 1에 도시한 공통 모드 초크 코일(1)의 등가 회로도이다.
도 3은 본 발명의 제2 실시 형태에 의한 적층 세라믹 전자 부품으로서의 LC 필터(21)를 도시하는 단면도이다.
도 4는 도 3에 도시한 LC 필터(21)의 등가 회로도이다.
도 5는 실험예에 있어서 제작한, 유리 세라믹 재료를 사용하여 이루어지는 세라믹층만을 적층한 적층체(42)를 구비하는 콘덴서(41)를 나타내는 것이며, (A)는 적층체(42)의 두께 방향으로 절단하여 도시하는 단면도, (B)는 제1 콘덴서 전극(43)이 통과하는 면을 따르는 단면도, (C)는 제2 콘덴서 전극(44)이 통과하는 면을 따르는 단면도이다.
도 6은 실험예에 있어서 제작한, 유리 세라믹 재료를 사용하여 이루어지는 제1 세라믹층(53)과 Ni-Cu-Zn계 페라이트를 포함하는 세라믹 자성 재료를 포함하는 세라믹층(54)을 적층한 복합 적층체(52)를 구비하는 콘덴서(51)를 나타내는 것이며, (A)는 복합 적층체(52)의 두께 방향으로 절단하여 도시하는 단면도, (B)는 제1 콘덴서 전극(43)이 통과하는 면을 따르는 단면도, (C)는 제2 콘덴서 전극(44)이 통과하는 면을 따르는 단면도이다.

도 1을 참조하여, 본 발명의 제1 실시 형태에 의한 적층 세라믹 전자 부품으로서의 공통 모드 초크 코일(1)에 대하여 설명한다.

공통 모드 초크 코일(1)은 본 발명에 따른 유리 세라믹 재료의 소결체를 포함하는 제1 세라믹층(2)과, 세라믹 자성 재료를 포함하는 제2 세라믹층(3)을 적층한 구조를 갖는 복합 적층체(4)를 구비하고 있다. 이 실시 형태에서는, 2개의 제2 세라믹층(3)이 제1 세라믹층(2)을 사이에 두도록 적층되어 있다. 복합 적층체(4)는 제1 및 제2 세라믹층(2 및 3)을 공소결시켜 얻어진 것이다.

또한, 도 1에서는, 제1 및 제2 세라믹층(2 및 3)의 각각은, 각각 일체의 것으로서 도시되어 있지만, 실제로는, 복수의 층을 포함하는 적층 구조를 갖고 있다.

도 1에 도시한 공통 모드 초크 코일(1)이 부여하는 등가 회로가 도 2에 도시되어 있다. 공통 모드 초크 코일(1)은 2조의 코일 형상으로 연장되는 코일 도체(5 및 6)를 구비한다. 이들 코일 도체(5 및 6)는 제1 세라믹층(2)의 내부에 있어서 서로 대향하는 상태로 설치된다. 제1 코일 도체(5)의 각 단부에, 각각, 단자 전극(7 및 8)이 전기적으로 접속되고, 제2 코일 도체(6)의 각 단부에, 각각, 단자 전극(9 및 10)이 전기적으로 접속된다.

단자 전극(7∼10)은 도 1에서는 도시가 생략되어 있지만, 복합 적층체(4)의 외표면 상에 설치된다. 이들 단자 전극(7∼10) 중, 쌍을 이루는 것의 사이에 흐르는 전류의 경로 상에, 제1 세라믹층(2)과 제2 세라믹층(3)의 계면(11)이 존재하고 있다.

복합 적층체(4)에 있어서, 제1 세라믹층(2)의 유전율은, 제2 세라믹층(3)의 유전율보다도 낮다. 도시한 공통 모드 초크 코일(1)에서는, 복합 적층체(4)에 있어서의 유전율이 비교적 낮은 제1 세라믹층(2)의 내부에 코일 도체(5 및 6)가 배치되어 있다. 이와 같은 구성은, 공통 모드 초크 코일(1)의 특성 향상에 기여하는 것이다.

제1 세라믹층(2)은 전술한 바와 같이, 본 발명에 따른 유리 세라믹 재료의 소결체를 포함하는 것이다. 이 유리 세라믹 재료는,

알루미나 및 석영을 포함하는 필러를 10∼60중량％

를 포함한다.

그리고, 상기 필러에 포함되는 상기 알루미나는, 유리 및 필러의 합계량의 1∼10중량％ 포함하는 것을 특징으로 하고 있다.

제2 세라믹층(3)은, 바람직하게는, Ni-Cu-Zn계 페라이트를 포함하는 세라믹 자성 재료를 포함한다.

다음에, 공통 모드 초크 코일(1)의 바람직한 제조 방법에 대하여 설명한다.

먼저, 제1 세라믹층(2)으로 되어야 할 유리 세라믹 재료를 포함하는 유리 세라믹 그린 시트와 제2 세라믹층(3)으로 되어야 할 자성 재료를 포함하는 자성체 세라믹 그린 시트가 각각 준비된다.

다음에, 유리 세라믹 그린 시트 상에는, 코일 도체(5)로 되어야 할 도체막 및 필요에 따라서 비아 도체가, 예를 들어 도전성 페이스트의 인쇄에 의해 형성된다.

다음에, 제2 세라믹층(3)이 제1 세라믹층(2)을 사이에 두도록 적층되어 있는 복합 적층체(4)를 얻기 위해서, 유리 세라믹 그린 시트와 자성체 세라믹 그린 시트가, 각각, 필요수, 소정의 순서로 적층된다. 이에 의해, 복합 적층체(4)로 되어야 할 미가공의 적층체가 얻어진다.

다음에, 미가공의 적층체가 소성되고, 그것에 의해, 복합 적층체(4)가 얻어진다. 이 소성 공정에 있어서, 다음과 같은 현상이 발생하고 있다고 추측된다. 유리 세라믹 그린 시트에 포함되는 유리 세라믹 재료 중의 필러 성분인 알루미나는, 소성 도중에, 그 일부가 유리 세라믹 재료 중의 유리와 반응하여, 유리 조성의 일부로 된다. 이것에 의해, 유리 점도가 높아진다. 그 때문에, 유리 성분은, 자성체 세라믹 그린 시트 또는 제2 세라믹층(3)으로 확산되기 어려워지고, 또한 이것에 수반하여, 자성체 세라믹 그린 시트 또는 제2 세라믹층(3)으로부터 유리 세라믹 그린 시트 또는 제1 세라믹층(2)으로의 성분 확산도 일어나기 어려워진다.

그 결과, 소성 후의 복합 적층체(4)에 있어서, 제1 및 제2 세라믹층(2 및 3) 간의 계면(11) 및 그 근방에서의 절연 저항의 저하를 억제할 수 있다. 특히, 제2 세라믹층(3)이 Ni-Cu-Zn계 페라이트를 포함하는 세라믹 자성 재료를 포함할 때, 제2 세라믹층(3)으로의 유리의 확산, 특히 Si의 확산에 의해 소결성이 저하되는 경향이 있으므로, 상술한 유리 성분의 확산 억제의 의의는 크다.

또한, 복합 적층체(4)를 얻기 위해서, 상술한 바와 같이, 제1 세라믹층(2)과 제2 세라믹층(3)을 공소결시켜도, 크랙이나 박리 등의 결함은 발생하지 않는다.

다음에, 복합 적층체(4)의 외표면 상에, 단자 전극(7∼10)이 예를 들어 도전성 페이스트의 도포 및 베이킹에 의해 형성되어, 공통 모드 초크 코일(1)이 완성된다. 또한, 단자 전극(7∼10)은 미가공의 적층체의 외표면 상에 도전성 페이스트를 도포하고, 이 도전성 페이스트를, 복합 적층체(4)를 얻기 위한 소성 공정에 있어서 동시에 베이킹하도록 해도 된다.

다음에, 도 3을 참조하여, 본 발명의 제2 실시 형태에 의한 적층 세라믹 전자 부품으로서의 LC 필터(21)에 대하여 설명한다.

LC 필터(21)는 본 발명에 따른 유리 세라믹 재료의 소결체를 포함하는 제1 세라믹층(22)과, 예를 들어 Ni-Cu-Zn계 페라이트를 포함하는 세라믹 자성 재료를 포함하는 제2 세라믹층(23)을 서로 인접시킨 상태에서 적층한 구조를 갖는 복합 적층체(24)를 구비하고 있다. 복합 적층체(24)는 제1 및 제2 세라믹층(22 및 23)을 공소결시켜 얻어진 것이다.

이 실시 형태에 있어서도, 제1 및 제2 세라믹층(22 및 23)의 각각은, 도시를 생략하지만, 실제로는, 복수의 층을 포함하는 적층 구조를 갖고 있다.

도 3에 도시한 LC 필터(21)가 부여하는 등가 회로의 일례가 도 4에 도시되어 있다. 도 3에 도시한 바와 같이, 제1 세라믹층(22)의 내부에는, 복수의 콘덴서 전극(25)이 서로 대향하는 상태로 설치되고, 이에 의해, 도 4에 도시한 콘덴서(26)가 부여된다. 한편, 제2 세라믹층(23)의 내부에는, 코일 형상으로 연장되는 코일 도체(27)가 설치되고, 이에 의해, 도 4에 도시한 인덕터(28)가 부여된다.

LC 필터(21)는 도 4에 도시한 바와 같이, 콘덴서(26)와 인덕터(28)를 접속하는 접속 도체(29 및 30), 및 입출력 단자로 되는 단자 전극(31 및 32) 및 어스 단자로 되는 단자 전극(33)을 더 구비한다. 도 3에서는, 접속 도체(29 및 30) 및 단자 전극(31∼33)의 도시가 생략되어 있지만, 단자 전극(31∼33)은 복합 적층체(4)의 외표면 상에 설치된다. 제1 세라믹층(22)과 제2 세라믹층(23)의 계면(34)은 이들 단자 전극(31∼33) 중 쌍을 이루는 것의 사이에 흘러드는 전류의 경로 상에 존재하고 있다.

LC 필터(21)의 제조 시에는, 전술한 공통 모드 초크 코일(1)의 경우와 실질적으로 마찬가지의 공정이 실시된다. 따라서, 미가공의 적층체의 소성 공정에 있어서, 제1 세라믹층(22)으로 되어야 할 유리 세라믹 그린 시트에 포함되는 유리 세라믹 재료 중의 필러 성분인 알루미나는, 그 일부가 유리와 반응하여, 유리 조성의 일부로 되어, 유리 점도를 높이고, 그 때문에, 유리 성분이, 제2 세라믹층(23)으로 되어야 할 자성체 그린 시트로 확산되기 어려워진다. 그 결과, 소성 후의 복합 적층체(24)에 있어서, 제1 및 제2 세라믹층(22 및 23) 간의 계면(34) 및 그 근방에서의 절연 저항의 저하를 억제할 수 있다.

이상, 본 발명을, 도시한 공통 모드 초크 코일(1) 및 LC 필터(21)에 관련하여 설명하였지만, 본 발명은 제1 세라믹층과, 제1 세라믹층과는 상이한 조성을 갖는 제2 세라믹층을 적층한 구조를 갖고, 또한 공소결시켜 얻어진 복합 적층체를 구비하는 적층 세라믹 전자 부품이면, 어떤 구조 혹은 기능을 갖는 적층 세라믹 전자 부품에 대해서도 적용할 수 있다. 따라서, 제1 세라믹층이, 본 발명에 따른 유리 세라믹 재료의 소결체를 포함한다는 조건을 만족시키는 한, 제2 세라믹층은, 세라믹 자성 재료를 포함하는 경우에 한하지 않고, 다른 세라믹 재료를 포함하는 경우에도, 본 발명을 적용할 수 있다.

[실험예]

이하에, 본 발명의 범위를 구하기 위해 실시한 실험예에 대하여 설명한다.

(1) 유리 세라믹 그린 시트의 제작:

표 1에 나타내는 유리 조성으로 되도록, 출발 원료로 되는 산화물 또는 탄산염을 조합하고, 이것을 Pt 도가니로 넣어, 2시간 용융시켰다. 용융 온도는, 1500∼1600℃의 범위에서, 유리 조성에 의해 최적의 온도를 선택하였다. 다음에, 이 유리 융액을 급냉한 후, 분쇄하여, 유리 분말을 얻었다.

한편, 필러로 되는 세라믹 분말로서, 표 1에 나타내는 바와 같이, 알루미나 분말 및 석영 분말을 준비하고, 이들을 표 1에 나타낸 중량비로 되도록 칭량하였다.

계속해서, 상기 유리 분말과 상기 세라믹 분말을, 표 1의 「유리량」 및 「필러량」으로 나타내는 비율로 혼합함으로써, 각 시료에 관한 유리 세라믹 재료를 제작하였다. 그리고, 각 유리 세라믹 재료에 용제, 바인더 및 가소제를 첨가하여, 충분히 혼합하고, 닥터 블레이드법을 적용함으로써, 유리 세라믹 그린 시트를 얻었다.

또한, 표 1에 있어서, 필러로서의 알루미나 및 석영의 각각의 중량비는, 유리 및 필러의 합계량에 대한 중량비로 나타내어져 있다.

표 1 및 후에 게시하는 표 2에 있어서, 시료 번호에 *를 붙인 것은 본 발명의 범위 외의 비교예이다.

(2) 자성체 세라믹 그린 시트의 제작:

Ni-Cu-Zn계 페라이트의 하소분에 용제, 바인더 및 가소제를 첨가하여, 충분히 혼합하고, 닥터 블레이드법을 적용함으로써, 자성체 세라믹 그린 시트를 얻었다.

이상과 같이 하여 얻어진 유리 세라믹 그린 시트 및 자성체 세라믹 그린 시트를 사용하여, 이하의 평가를 행하였다.

(3) 시료로 되는 콘덴서의 제작:

시료로서, 도 5 및 도 6에 각각 도시한 바와 같은 콘덴서(41 및 51)를 제작하였다.

<콘덴서(41 및 51)에 공통되는 구성>

콘덴서(41 및 51)는 각각 적층체(42 및 52)를 구비한다. 콘덴서(41 및 51)에 대하여, 공통되는 요소에는 마찬가지의 참조 부호를 붙여 설명하면, 적층체(42 및 52)의 각각의 내부에는, 서로 대향하는 제1 및 제2 콘덴서 전극(43 및 44)이 형성되었다. 적층체(42 및 52)의 각각의 서로 대향하는 각 단부면 상에는, 제1 및 제2 콘덴서 전극(43 및 44)에 각각 전기적으로 접속된 제1 및 제2 단자 전극(45 및 46)이 형성되었다.

도 5 및 도 6에 도시한 바와 같이, 콘덴서 전극(43 및 44)은 4㎜×7㎜의 평면 치수를 갖고 있고, 4㎜×4㎜의 영역에서 서로 대향하고, 콘덴서 전극(43 및 44) 간의 거리를 20㎛로 하였다.

또한, 콘덴서 전극(43 및 44)의 형성에는 Ag계 페이스트를 사용하였다. 또한, 적층체(42 및 52)를 얻기 위해서, 920℃ 이하의 소성 온도를 적용하였다.

<콘덴서(41) 특유의 구성>

도 5에 도시한 콘덴서(41)에서는, 적층체(42)는 10㎜×10㎜×약 1.0㎜(두께)의 치수를 갖고, 유리 세라믹 그린 시트를 적층하고, 계속해서 소성하여 얻어진 것이다. 적층체(42)의 두께 방향에서의 중앙에 콘덴서 전극(43 및 44)을 배치하였다.

<콘덴서(51) 특유의 구성>

도 6에 도시한 콘덴서(51)에서는, 적층체(52)는 10㎜×10㎜×약 1.0㎜(두께)의 치수를 갖고, 유리 세라믹 그린 시트와 자성체 세라믹 그린 시트를 적층하고, 계속해서 소성하여 얻어진 복합 적층체이다. 보다 상세하게는, 복합 적층체(52)는 도 6에 도시한 바와 같이, 두께 20㎛의 제1 세라믹층(53)을 각 두께가 0.5㎜인 2개의 제2 세라믹층(54) 사이에 끼운 적층 구조를 갖고 있다. 제1 세라믹층(53)은 유리 세라믹 그린 시트가 소결되어 얻어진 것이며, 제2 세라믹층(54)은 자성체 세라믹 그린 시트가 소결되어 얻어진 것이다. 콘덴서 전극(43 및 44)은 각각, 제1 및 제2 세라믹층(53 및 54) 간의 계면(55)을 따라서 배치하였다.

또한, 이 콘덴서(51)는 쌍을 이루는 단자 전극(45 및 46) 간에 흐르는 전류의 경로 상에, 제1 세라믹층(53)과 제2 세라믹층(54)의 계면(55)이 존재한다는 조건을 만족시키고 있다.

(4) 절연 저항의 측정:

절연 저항의 측정에 앞서서, 도 5에 도시한 콘덴서(41)를 위한 적층체(42)의 소결 상태를 조사한 바, 표 2에 나타내는 바와 같이, 시료 1, 8, 15 및 20이 「미 소결」이었다. 이들 시료에서는, 표 1에 나타내는 유리 세라믹 재료의 조성이 본 발명의 범위 외이었다. 보다 구체적으로는, 시료 1에서는, 유리 중의 K₂O가 0.5중량％ 미만이다. 시료 8에서는, 유리 중의 B₂O₃가 10중량％ 미만이다. 시료 15에서는, 유리 중의 SiO₂가 85중량％를 초과하고 있다. 시료 20에서는, 필러량이 60중량％를 초과하고 있다.

상술한 본 발명의 범위 외의 시료 1, 8, 15 및 20에 관한 유리 세라믹 재료를 사용해서는, 도 6에 도시한 복합 적층체(52)를 구비하는 콘덴서(51)를 제작하지 않았다.

다음에, 상기 시료 1, 8, 15 및 20을 제외하고, 콘덴서(41 및 51)의 각각에 대하여, 절연 저항 측정기에 의해 절연 저항값[Ω]을 측정하였다. 그 결과가, logIR로서, 표 2의 「콘덴서(41)」 및 「콘덴서(51)」의 각 란에 나타내어져 있다.

본 발명의 범위 내의 시료 2, 3, 5, 6, 9, 10, 13, 14, 17, 18, 21, 22 및 24에서는, 표 1에 나타내는 바와 같이,

(1) 유리에 있어서, K₂O가 0.5∼5중량％, Al₂O₃가 0∼5중량％, B₂O₃가 10∼25중량％, 및 SiO₂가 70∼85중량％의 각 범위에 있고,

(2) 유리가 40∼90중량％, 및, 알루미나 및 석영을 포함하는 필러가 10∼60중량％의 각 범위에 있고,

(3) 필러에 포함되는 알루미나가, 유리 및 필러의 합계량의 1∼10중량％의 범위에 있다고 하는 조건을 만족시키고 있다.

이들 시료 2, 3, 5, 6, 9, 10, 13, 14, 17, 18, 21, 22 및 24에서는, 표 2에 나타내는 바와 같이, 복합 적층체(52)를 구비하는 「콘덴서(51)」에서의 「logIR」은, 「콘덴서(41)」에서의 「logIR」과 큰 차가 없었다. 이것으로부터, 이들 시료에서는, 도 6에 도시한 제1 세라믹층(53)으로부터 제2 세라믹층(54)으로의 유리 성분의 확산이 억제되고, 그 결과, 제1 및 제2 세라믹층(53 및 54) 간의 계면(55) 및 그 근방에서의 절연 저항의 저하를 억제할 수 있었던 것으로 추측된다. 그리고, 상술한 바와 같이, 유리 성분의 확산이 억제된 원인은, 유리 세라믹 그린 시트에 포함되는 유리 세라믹 재료에 포함되는 필러 성분인 알루미나의 일부가, 소성 도중에 유리와 반응하여, 유리 조성의 일부로 되어, 유리 점도가 높아졌기 때문이라고 추측된다.

이들에 대하여, 본 발명의 범위 외의 시료 4, 7, 11, 12, 16, 19 및 23에서는, 「콘덴서(51)」에서의 「logIR」이, 「콘덴서(41)」에서의 「logIR」에 비해 대폭 저하되었다. 시료 4에서는, 유리 중의 K₂O가 5중량％를 초과하고 있다. 시료 7에서는, 유리 중의 Al₂O₃가 5중량％를 초과하고 있다. 시료 11에서는, 유리 중의 B₂O₃가 25중량％를 초과하고 있다. 시료 12에서는, 유리 중의 SiO₂가 70중량％ 미만이다. 시료 16에서는, 필러 중의 알루미나가 10중량％를 초과하고 있고, 시료 19에서는, 필러 중의 알루미나가 1중량％ 미만이다. 시료 23에서는, 필러의 함유량이 10중량％ 미만이다.

또한, 본 발명의 범위 내의 시료를 갖고 구성한 콘덴서(51)에 구비되는 복합 적층체(52)에서는, 크랙이나 박리 등의 결함은 확인되지 않았다.

1 : 공통 모드 초크 코일(적층 세라믹 전자 부품)
2, 22, 53 : 제1 세라믹층
3, 23, 54 : 제2 세라믹층
4, 24, 52 : 복합 적층체
5, 6, 27 : 코일 도체
7∼10, 31∼33, 45, 46 : 단자 전극
11, 34, 55 : 계면
21 : LC 필터(적층 세라믹 전자 부품)
25, 43, 44 : 콘덴서 전극
26, 41, 51 : 콘덴서

Claims

0.5∼5중량％의 K₂O, 0∼5중량％의 Al₂O₃, 10∼25중량％의 B₂O₃, 및 70∼85중량％의 SiO₂를 포함하는 유리를 40∼90중량％와,
알루미나 및 석영을 포함하는 필러를 10∼60중량％
를 포함하고,
상기 필러에 포함되는 상기 알루미나는, 상기 유리 및 상기 필러의 합계량의 1∼10중량％ 포함하는 유리 세라믹 재료.
제1 세라믹층과, 상기 제1 세라믹층과는 상이한 조성을 갖는 제2 세라믹층을 적층한 구조를 갖고, 또한 공소결시켜 얻어진 복합 적층체를 구비하고, 상기 제1 세라믹층은, 제1항에 기재된 유리 세라믹 재료의 소결체를 포함하는 적층 세라믹 전자 부품.
제2항에 있어서,
상기 제2 세라믹층은, Ni-Cu-Zn계 페라이트를 포함하는 세라믹 자성 재료를 포함하는 적층 세라믹 전자 부품.
제2항 또는 제3항에 있어서,
상기 복합 적층체의 외표면에 형성되는 적어도 1쌍의 단자 전극을 더 구비하고, 쌍을 이루는 상기 단자 전극간에 흐르는 전류의 경로 상에, 상기 제1 세라믹층과 상기 제2 세라믹층의 계면이 존재하고 있는 적층 세라믹 전자 부품.
제2항 내지 제4항 중 어느 한 항에 있어서,
상기 제1 세라믹층의 내부에 설치되는 코일 도체를 더 구비하는 적층 세라믹 전자 부품.
제5항에 있어서,
상기 복합 적층체에 있어서, 상기 제2 세라믹층이 상기 제1 세라믹층을 사이에 두도록 적층되어 있는 적층 세라믹 전자 부품.
제2항 내지 제4항 중 어느 한 항에 있어서,
상기 제1 세라믹층의 내부에 설치되는 적어도 1쌍의 콘덴서 전극, 및 상기 제2 세라믹층의 내부에 설치되는 코일 도체를 더 구비하는 적층 세라믹 전자 부품.