[go: up one dir, main page]

KR20160084526A - 전압감지부를 포함하는 반도체장치 및 반도체시스템 - Google Patents

전압감지부를 포함하는 반도체장치 및 반도체시스템 Download PDF

Info

Publication number
KR20160084526A
KR20160084526A KR1020150000488A KR20150000488A KR20160084526A KR 20160084526 A KR20160084526 A KR 20160084526A KR 1020150000488 A KR1020150000488 A KR 1020150000488A KR 20150000488 A KR20150000488 A KR 20150000488A KR 20160084526 A KR20160084526 A KR 20160084526A
Authority
KR
South Korea
Prior art keywords
node
signal
mos transistor
response
turned
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
KR1020150000488A
Other languages
English (en)
Inventor
옥승한
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020150000488A priority Critical patent/KR20160084526A/ko
Priority to US14/715,698 priority patent/US20160195889A1/en
Publication of KR20160084526A publication Critical patent/KR20160084526A/ko
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/141—Battery and back-up supplies
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/142—Contactless power supplies, e.g. RF, induction, or IR
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G11C5/146—Substrate bias generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/148—Details of power up or power down circuits, standby circuits or recovery circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Dram (AREA)

Abstract

반도체장치는 내부전압생성회로 및 내부회로를 포함한다. 내부전압생성회로는 내부전압과 제1 노드 사이에 연결된 적어도 하나의 저항소자를 포함하고, 다수의 MOS 트랜지스터들을 포함하며, 상기 제1 노드의 레벨에 따라 상기 다수의 MOS 트랜지스터들을 통해 흐르는 전류량이 가변하여 상기 내부전압의 구동을 제어한다.내부회로는 상기 내부전압을 공급받아 동작한다.

Description

전압감지부를 포함하는 반도체장치 및 반도체시스템{SEMICONDUCTOR DEVICE AND SEMICONDUCTOR SYSTEM COMPRISING VOLTAGE SENSING CIRCUIT}
본 발명은 전압감지부를 포함하는 반도체장치 및 반도체시스템에 관한 것이다.
통상적으로 반도체장치는 외부로부터 전원전압(VDD)과 접지전압(VSS)을 공급받아 내부동작에 필요한 내부전압들을 생성하여 사용하고 있다. 반도체장치의 내부동작에 필요한 전압으로는 메모리 코어영역에 공급하는 코어전압(VCORE), 워드라인을 구동하거나 오버드라이빙시에 사용되는 승압전압(VPP), 코어영역의 앤모스트랜지스터의 벌크(bulk)전압으로 공급되는 백바이어스전압(VBB) 등이 있다.
여기서, 코어전압(VCORE)은 외부에서 입력되는 전원전압(VDD)을 일정한 레벨로 감압하여 공급하면 되나, 승압전압(VPP)은 외부로부터 입력되는 전원전압(VDD)보다 높은 레벨의 전압을 가지며, 백바이어스전압(VBB)은 외부로부터 입력되는 접지전압(VSS)보다 낮은 레벨의 전압을 유지하기 때문에, 승압전압(VPP)과 백바이어스전압(VBB)을 위해 전하를 공급하는 전하펌프회로가 필요하다.
본 발명은 안정적으로 내부전압을 생성할 수 있도록 하는 전압감지부를 포함하는 반도체장치 및 반도체시스템을 제공한다.
이를 위해 본 발명은 내부전압과 제1 노드 사이에 연결된 적어도 하나의 저항소자를 포함하고, 다수의 MOS 트랜지스터들을 포함하며, 상기 제1 노드의 레벨에 따라 상기 다수의 MOS 트랜지스터들을 통해 흐르는 전류량이 가변하여 상기 내부전압의 구동을 제어하는 내부전압생성회로; 및 상기 내부전압을 공급받아 동작하는 내부회로를 포함하는 반도체장치를 제공한다.
또한, 본 발명은 전원전압을 인가하는 제1 반도체장치; 및 상기 전원전압을 공급받아, 내부회로를 동작시키기 위한 내부전압을 생성하는 내부전압생성회로를 포함하는 제2 반도체장치를 포함하되, 상기 내부전압생성회로는 상기 내부전압과 제1 노드 사이에 연결된 적어도 하나의 저항소자를 포함하고, 다수의 MOS 트랜지스터들을 포함하며, 상기 제1 노드의 레벨에 따라 상기 다수의 MOS 트랜지스터들을 통해 흐르는 전류량이 가변하여 상기 내부전압의 구동을 제어하는 반도체시스템을 제공한다.
또한, 본 발명은 내부전압과 제1 노드 사이에 연결된 저항소자; 제1 노드와 풀업신호가 출력되는 제2 노드 사이에 연결되어, 제3 노드의 신호에 응답하여 턴온되는 제1 MOS 트랜지스터; 상기 제1 노드와 제4 노드 사이에 연결되어, 상기 제3 노드의 신호에 응답하여 턴온되는 제2 MOS 트랜지스터; 상기 제4 노드와 제5 노드 사이에 연결되어, 상기 제3 노드의 신호에 응답하여 턴온되는 제3 MOS 트랜지스터; 상기 제5 노드와 제6 노드 사이에 연결되어, 상기 제3 노드의 신호에 응답하여 턴온되는 제4 MOS 트랜지스터; 상기 제6 노드와 전원전압 사이에 연결되어, 상기 제6 노드의 신호에 응답하여 턴온되는 제5 MOS 트랜지스터; 상기 제2 노드와 상기 전원전압 사이에 연결되어, 상기 제6 노드의 신호에 응답하여 턴온되는 제6 MOS 트랜지스터; 및 상기 풀업신호에 응답하여 출력노드를 구동하는 구동부를 포함하는 전압감지부를 제공한다.
본 발명에 의하면 내부전압의 레벨에 따라 가변하는 내부전류량에 따라 내부전압의 구동을 결정함으로써, 기준전압 사용 없이 낮은 전원전압 레벨에서도 안정적으로 내부전압을 생성할 수 있는 효과가 있다.
도 1은 일 실시예에 따른 반도체시스템의 구성을 도시한 블럭도이다.
도 2는 도 1에 도시된 반도체시스템에 포함된 내부전압생성회로의 일 실시예에 따른 구성을 도시한 블럭도이다.
도 3은 도 2에 도시된 내부전압생성회로에 포함된 전압감지부의 일 실시예에 따른 회로도이다.
도 4는 도 1에 도시된 내부전압생성회로에 포함된 초기화펄스생성부의 블럭도이다.
도 5는 도 1에 도시된 반도체시스템에 포함된 내부회로의 일 실시예에 따른 회로도이다.
이하, 실시예를 통하여 본 발명을 더욱 상세히 설명하기로 한다. 이들 실시예는 단지 본 발명을 예시하기 위한 것이며, 본 발명의 권리 보호 범위가 이들 실시예에 의해 제한되는 것은 아니다.
도 1에 도시된 바와 같이, 본 발명의 일 실시예에 따른 반도체시스템은 제1 반도체장치(1) 및 제2 반도체장치(2)를 포함할 수 있다. 제1 반도체장치(1)는 전원전압(VDD)을 제2 반도체장치(2)로 인가할 수 있다. 제2 반도체장치(2)는 내부전압생성회로(21) 및 내부회로(22)를 포함할 수 있다. 내부전압생성회로(21)는 전원전압(VDD)을 공급받아 동작할 수 있다. 내부전압생성회로(21)는 내부전압(VBB)을 피드백받아 내부전압(VBB)의 레벨에 따라 내부노드(도 3의 nd31)의 레벨을 설정할 수 있고, 내부노드(도 3의 nd31)의 레벨에 따라 내부전압(VBB)의 구동을 제어할 수 있다. 내부회로(22)는 내부전압생성회로(21)에서 생성된 내부전압(VBB)을 공급받아 동작할 수 있다.
도 2를 참고하면 내부전압생성회로(21)는 전압감지부(211), 오실레이터(212) 및 전압펌프(213)를 포함한다. 전압감지부(211)는 내부전압(VBB)의 레벨을 감지하여 내부전압(VBB)의 구동을 제어하기 위한 감지신호(DETB)를 생성할 수 있다. 예를 들어, 전압감지부(211)는 내부전압(VBB)의 레벨이 목표레벨보다 높은 레벨인 경우 인에이블된 감지신호(DETB)를 생성할 수 있다. 오실레이터(212)는 인에이블된 감지신호(DETB)가 입력되는 경우 오실레이션신호(OSC)를 생성할 수 있다. 전압펌프(213)는 오실레이션신호(OSC)가 입력되는 경우 내부전압(VBB)을 펌핑하여 내부전압(VBB)의 레벨을 낮게 설정할 수 있다.
도 3을 참고하면 전압감지부(211)는 레벨설정부(31), 풀업신호생성부(32), 풀업구동부(33), 풀다운구동부(34) 및 버퍼부(35)를 포함한다. 레벨설정부(31)는 노드(nd31)와 내부전압(VBB) 사이에 연결된 저항소자들(R31, R32)을 포함할 수 있다. 노드(nd31)의 레벨은 저항소자들(R31, R32)의 저항값들에 의해 조절될 수 있다. 풀업신호생성부(32)는 PMOS 트랜지스터들(P31, P32, P33) 및 NMOS 트랜지스터들(N31, N32, N33, N34)을 포함할 수 있다. NMOS 트랜지스터(N31)는 노드(nd31) 및 노드(nd32) 사이에 연결되어 노드(nd33)의 레벨에 응답하여 턴온될 수 있다. NMOS 트랜지스터(N32)는 노드(nd31) 및 노드(nd34) 사이에 연결되어 노드(nd33)의 레벨에 응답하여 턴온될 수 있다. NMOS 트랜지스터(N33)는 노드(nd34) 및 노드(nd35) 사이에 연결되어 노드(nd33)의 레벨에 응답하여 턴온될 수 있다. NMOS 트랜지스터(N34)는 노드(nd35) 및 노드(nd36) 사이에 연결되어 노드(nd33)의 레벨에 응답하여 턴온될 수 있다. PMOS 트랜지스터(P31)는 노드(nd36)와 전원전압(VDD) 사이에 연결되어 노드(nd36)의 레벨에 응답하여 턴온될 수 있다. PMOS 트랜지스터(P32)는 노드(nd32)와 전원전압(VDD) 사이에 연결되어 노드(nd36)의 레벨에 응답하여 턴온될 수 있다. PMOS 트랜지스터(P33)는 노드(nd34)와 전원전압(VDD) 사이에 연결되어 제1 바이어스전압(VBIAS1)에 응답하여 턴온될 수 있다. 풀업구동부(33)는 PMOS 트랜지스터(P34)를 포함하여, 노드(nd32)에서 출력되는 풀업신호(PU)에 응답하여 노드(nd37)를 전원전압(VDD)으로 풀업구동할 수 있다. 풀다운구동부(34)는 NMOS 트랜지스터(N35)를 포함하여, 제2 바이어스전압(VBIAS2)에 응답하여 턴온되어 노드(nd37)를 접지전압(VSS)으로 풀다운구동할 수 있다. 버퍼부(35)는 인버터(IV31)로 구성되어, 노드(nd37)의 신호를 반전 버퍼링하여 감지신호(DETB)를 생성할 수 있다. 제1 바이어스전압(VBIAS1)는 PMOS 트랜지스터(P33)가 턴온되는 레벨로 생성될 수 있고, 제2 바이어스전압(VBIAS2)는 NMOS 트랜지스터(N35)가 턴온되는 레벨로 생성될 수 있다.
내부전압(VBB)의 레벨이 높아질수록 노드(nd31)의 레벨이 낮아지므로, NMOS 트랜지스터(N31) 및 NMOS 트랜지스터(N32)를 통해 흐르는 전류는 증가하고, NMOS 트랜지스터(N33) 및 NMOS 트랜지스터(N34)를 통해 흐르는 전류는 감소한다. 이에 따라, 노드(nd36)의 레벨은 높아져 PMOS 트랜지스터(P32)를 통해 흐르는 전류는 감소하므로, 노드(nd32)의 레벨은 낮아진다. 내부전압(VBB)의 레벨이 기설정된 목표레벨보다 높아지는 경우 노드(nd32)의 레벨은 풀업구동부(33)에 포함된 PMOS 트랜지스터(P34)를 턴온시킬 정도로 낮아져 노드(nd37)은 전원전압(VDD)으로 풀업구동된다. 따라서, 버퍼부(35)를 통해 출력되는 감지신호(DETB)는 로직로우레벨로 인에이블되어 내부전압(VBB)의 레벨이 낮아지도록 도 2에 도시된 오실레이터(212) 및 전압펌프(213)를 활성화시킨다.
내부전압(VBB)의 레벨이 낮아질수록 노드(nd31)의 레벨이 높아지므로, NMOS 트랜지스터(N31) 및 NMOS 트랜지스터(N32)를 통해 흐르는 전류는 감소하고, NMOS 트랜지스터(N33) 및 NMOS 트랜지스터(N34)를 통해 흐르는 전류는 증가한다. 이에 따라, 노드(nd36)의 레벨은 낮아져 PMOS 트랜지스터(P32)를 통해 흐르는 전류는 증가하므로, 노드(nd32)의 레벨은 높아진다. 높아진 노드(nd32)의 레벨에 의해 풀업구동부(33)에 포함된 PMOS 트랜지스터(P34)는 턴오프되어, 노드(nd37)은 접지전압(VSS)으로 풀다운구동된다. 따라서, 버퍼부(35)를 통해 출력되는 감지신호(DETB)는 로직하이레벨로 디스에이블되어 도2에 도시된 오실레이터(212) 및 전압펌프(213)를 비활성화시킨다.
이상 살펴본 바와 같이 본 실시예에 따른 전압감지부(211)는 내부전압(VBB)의 레벨에 따라 노드(nd31)의 레벨을 설정하고, 노드(nd31)의 레벨에 따라 전류량이 변화되는 NMOS 트랜지스터들(N31~N34) 및 PMOS 트랜지스터들(P31, P32)을 통해 감지신호(DETB)를 구동한다. 내부전압(VBB)의 생성을 제어하는 감지신호(DETB)가 기준전압 등의 사용없이 생성되므로, 낮은 전원전압(VDD) 레벨에서도 안정적으로 내부전압(VBB)이 생성된다.
도 4를 참고하면 전압감지부(211)는 레벨설정부(41), 풀업신호생성부(42), 풀업구동부(43), 풀다운구동부(44) 및 버퍼부(45)를 포함한다. 레벨설정부(41)는 저항소자들(R41, R42)을 포함할 수 있다. 저항소자(R41)는 노드(nd40) 및 노드(nd41) 사이에 연결되고, 저항소자(R42)는 노드(nd40) 및 내부전압(VBB) 사이에 연결될 수 있다. 노드(nd40)의 레벨은 저항소자들(R41, R42)의 저항값들에 의해 조절될 수 있다. 풀업신호생성부(42)는 PMOS 트랜지스터들(P41, P42, P43) 및 NMOS 트랜지스터들(N41, N42, N43, N44)을 포함할 수 있다. NMOS 트랜지스터(N41)는 노드(nd41) 및 노드(nd42) 사이에 연결되어 노드(nd43)의 레벨에 응답하여 턴온될 수 있다. NMOS 트랜지스터(N42)는 노드(nd40) 및 노드(nd44) 사이에 연결되어 노드(nd43)의 레벨에 응답하여 턴온될 수 있다. NMOS 트랜지스터(N43)는 노드(nd44) 및 노드(nd45) 사이에 연결되어 노드(nd43)의 레벨에 응답하여 턴온될 수 있다. NMOS 트랜지스터(N44)는 노드(nd45) 및 노드(nd46) 사이에 연결되어 노드(nd43)의 레벨에 응답하여 턴온될 수 있다. PMOS 트랜지스터(P41)는 노드(nd46)와 전원전압(VDD) 사이에 연결되어 노드(nd46)의 레벨에 응답하여 턴온될 수 있다. PMOS 트랜지스터(P42)는 노드(nd42)와 전원전압(VDD) 사이에 연결되어 노드(nd46)의 레벨에 응답하여 턴온될 수 있다. PMOS 트랜지스터(P43)는 노드(nd44)와 전원전압(VDD) 사이에 연결되어 제1 바이어스전압(VBIAS1)에 응답하여 턴온될 수 있다. 풀업구동부(43)는 PMOS 트랜지스터(P44)를 포함하여, 노드(nd42)에서 출력되는 풀업신호(PU)에 응답하여 노드(nd47)를 전원전압(VDD)으로 풀업구동할 수 있다. 풀다운구동부(44)는 NMOS 트랜지스터(N45)를 포함하여, 제2 바이어스전압(VBIAS2)에 응답하여 턴온되어 노드(nd47)를 접지전압(VSS)으로 풀다운구동할 수 있다. 버퍼부(45)는 인버터(IV41)로 구성되어, 노드(nd47)의 신호를 반전 버퍼링하여 감지신호(DETB)를 생성할 수 있다. 제1 바이어스전압(VBIAS1)는 PMOS 트랜지스터(P43)가 턴온되는 레벨로 생성될 수 있고, 제2 바이어스전압(VBIAS2)는 NMOS 트랜지스터(N45)가 턴온되는 레벨로 생성될 수 있다.
내부전압(VBB)의 레벨이 높아질수록 노드(nd40)의 레벨이 낮아지므로, NMOS 트랜지스터(N41) 및 NMOS 트랜지스터(N42)를 통해 흐르는 전류는 증가하고, NMOS 트랜지스터(N43) 및 NMOS 트랜지스터(N44)를 통해 흐르는 전류는 감소한다. 이에 따라, 노드(nd46)의 레벨은 높아져 PMOS 트랜지스터(P42)를 통해 흐르는 전류는 감소하므로, 노드(nd42)의 레벨은 낮아진다. 내부전압(VBB)의 레벨이 기설정된 목표레벨보다 높아지는 경우 노드(nd42)의 레벨은 풀업구동부(43)에 포함된 PMOS 트랜지스터(P44)를 턴온시킬 정도로 낮아져 노드(nd47)은 전원전압(VDD)으로 풀업구동된다. 따라서, 버퍼부(45)를 통해 출력되는 감지신호(DETB)는 로직로우레벨로 인에이블되어 내부전압(VBB)의 레벨이 낮아지도록 도 2에 도시된 오실레이터(212) 및 전압펌프(213)를 활성화시킨다.
내부전압(VBB)의 레벨이 낮아질수록 노드(nd40)의 레벨이 높아지므로, NMOS 트랜지스터(N41) 및 NMOS 트랜지스터(N42)를 통해 흐르는 전류는 감소하고, NMOS 트랜지스터(N43) 및 NMOS 트랜지스터(N44)를 통해 흐르는 전류는 증가한다. 이에 따라, 노드(nd46)의 레벨은 낮아져 PMOS 트랜지스터(P42)를 통해 흐르는 전류는 증가하므로, 노드(nd42)의 레벨은 높아진다. 높아진 노드(nd42)의 레벨에 의해 풀업구동부(43)에 포함된 PMOS 트랜지스터(P44)는 턴오프되어, 노드(nd47)은 접지전압(VSS)으로 풀다운구동된다. 따라서, 버퍼부(45)를 통해 출력되는 감지신호(DETB)는 로직하이레벨로 디스에이블되어 도 2에 도시된 오실레이터(212) 및 전압펌프(213)를 비활성화시킨다.
이상 살펴본 바와 같이 본 실시예에 따른 전압감지부(211)는 내부전압(VBB)의 레벨에 따라 노드(nd40)의 레벨을 설정하고, 노드(nd40)의 레벨에 따라 전류량이 변화되는 NMOS 트랜지스터들(N41~N44) 및 PMOS 트랜지스터들(P41, P42)을 통해 감지신호(DETB)를 구동한다. 내부전압(VBB)의 생성을 제어하는 감지신호(DETB)가 기준전압 등의 사용없이 생성되므로, 낮은 전원전압(VDD) 레벨에서도 안정적으로 내부전압(VBB)이 생성된다.
도 5를 참고하면 내부회로(22)는 NMOS 트랜지스터(N51) 및 커패시터(C51)를 포함할 수 있다. NMOS 트랜지스터(N51)는 비트라인(BL)과 노드(nd51) 사이에 연결되어 워드라인(WL)의 레벨에 응답하여 턴온되는 셀트랜지스터로 동작할 수 있다. 커패시터(C51)는 노드(nd51)와 셀플레이트전압(VCP) 사이에 연결되어 셀커패시터로 동작할 수 있다. NMOS 트랜지스터(N51)는 도 1에 도시된 내부전압생성회로(21)에서 생성된 내부전압(VBB)을 백바이어스전압으로 인가받는다. NMOS 트랜지스터(N51)의 문턱전압(threshold voltage)은 내부전압(VBB)의 레벨이 낮을수록 높아지고, 내부전압(VBB)의 레벨이 높을수록 낮아진다. NMOS 트랜지스터(N51)의 문턱전압(threshold voltage)이 높을수록 누설전류(leakage current)는 낮게 설정된다.
1: 제1 반도체장치 2: 제2 반도체장치
21: 내부전압생성회로 22: 내부회로
211: 전압감지부 212: 오실레이터
213: 전압펌프 31: 레벨설정부
32: 풀업신호생성부 33: 풀업구동부
34: 풀다운구동부 35: 버퍼부

Claims (20)

  1. 내부전압과 제1 노드 사이에 연결된 적어도 하나의 저항소자를 포함하고, 다수의 MOS 트랜지스터들을 포함하며, 상기 제1 노드의 레벨에 따라 상기 다수의 MOS 트랜지스터들을 통해 흐르는 전류량이 가변하여 상기 내부전압의 구동을 제어하는 내부전압생성회로; 및
    상기 내부전압을 공급받아 동작하는 내부회로를 포함하는 반도체장치.
  2. 제 1 항에 있어서, 상기 내부전압생성회로는
    상기 내부전압의 레벨을 감지하여 상기 내부전압의 구동을 제어하기 위한 감지신호를 생성하는 전압감지부를 포함하는 반도체장치.
  3. 제 2 항에 있어서, 상기 전압감지부는
    상기 내부전압과 상기 제1 노드 사이에 연결된 저항소자;
    상기 제1 노드에 연결되고, 상기 다수의 MOS 트랜지스터를 포함하여 풀업신호를 생성하는 풀업신호생성부; 및
    상기 풀업신호에 응답하여 출력노드를 구동하는 구동부를 포함하는 반도체장치.
  4. 제 3 항에 있어서, 상기 풀업신호생성부는
    상기 제1 노드와 상기 풀업신호가 출력되는 제2 노드 사이에 연결되어, 제3 노드의 신호에 응답하여 턴온되는 제1 MOS 트랜지스터; 및
    상기 제1 노드와 제4 노드 사이에 연결되어, 상기 제3 노드의 신호에 응답하여 턴온되는 제2 MOS 트랜지스터를 포함하는 반도체장치.
  5. 제 4 항에 있어서, 상기 제1 및 제2 MOS 트랜지스터를 통해 흐르는 전류는 상기 제1 노드의 레벨이 낮아지는 경우 증가하는 반도체장치.
  6. 제 4 항에 있어서, 상기 풀업신호생성부는
    상기 제4 노드와 제5 노드 사이에 연결되어, 상기 제3 노드의 신호에 응답하여 턴온되는 제3 MOS 트랜지스터; 및
    상기 제5 노드와 제6 노드 사이에 연결되어, 상기 제3 노드의 신호에 응답하여 턴온되는 제4 MOS 트랜지스터를 포함하는 반도체장치.
  7. 제 6 항에 있어서, 상기 제3 및 제4 MOS 트랜지스터를 통해 흐르는 전류는 상기 제1 노드의 레벨이 낮아지는 경우 감소하는 반도체장치.
  8. 제 6 항에 있어서, 상기 풀업신호생성부는
    상기 제6 노드와 전원전압 사이에 연결되어, 상기 제6 노드의 신호에 응답하여 턴온되는 제5 MOS 트랜지스터; 및
    상기 제2 노드와 상기 전원전압 사이에 연결되어, 상기 제6 노드의 신호에 응답하여 턴온되는 제6 MOS 트랜지스터를 포함하는 반도체장치.
  9. 제 8 항에 있어서, 상기 제5 및 제6 MOS 트랜지스터를 통해 흐르는 전류는 상기 제1 노드의 레벨이 낮아지는 경우 감소하는 반도체장치.
  10. 제 3 항에 있어서, 상기 전압감지부는
    바이어스전압에 응답하여 상기 출력노드를 구동하는 풀다운구동하는 풀다운부; 및
    상기 출력노드의 신호를 버퍼링하여 상기 감지신호를 생성하는 버퍼를 더 포함하는 반도체장치.
  11. 제 2 항에 있어서, 상기 내부전압생성회로는
    상기 감지신호에 응답하여 오실레이션신호를 생성하는 오실레이터; 및
    상기 오실레이션신호가 생성되는 경우 상기 내부전압을 펌핑하는 전압펌프를 더 포함하는 반도체장치.
  12. 전원전압을 인가하는 제1 반도체장치; 및
    상기 전원전압을 공급받아, 내부회로를 동작시키기 위한 내부전압을 생성하는 내부전압생성회로를 포함하는 제2 반도체장치를 포함하되,
    상기 내부전압생성회로는 상기 내부전압과 제1 노드 사이에 연결된 적어도 하나의 저항소자를 포함하고, 다수의 MOS 트랜지스터들을 포함하며, 상기 제1 노드의 레벨에 따라 상기 다수의 MOS 트랜지스터들을 통해 흐르는 전류량이 가변하여 상기 내부전압의 구동을 제어하는 반도체시스템.
  13. 제 12 항에 있어서, 상기 내부전압생성회로는
    상기 내부전압의 레벨을 감지하여 상기 내부전압의 구동을 제어하기 위한 감지신호를 생성하는 전압감지부를 포함하는 반도체시스템.
  14. 제 13 항에 있어서, 상기 전압감지부는
    상기 내부전압과 상기 제1 노드 사이에 연결된 저항소자;
    상기 제1 노드에 연결되고, 상기 다수의 MOS 트랜지스터를 포함하여 풀업신호를 생성하는 풀업신호생성부; 및
    상기 풀업신호에 응답하여 출력노드를 구동하는 구동부를 포함하는 반도체시스템.
  15. 제 14 항에 있어서, 상기 풀업신호생성부는
    상기 제1 노드와 상기 풀업신호가 출력되는 제2 노드 사이에 연결되어, 제3 노드의 신호에 응답하여 턴온되는 제1 MOS 트랜지스터; 및
    상기 제1 노드와 제4 노드 사이에 연결되어, 상기 제3 노드의 신호에 응답하여 턴온되는 제2 MOS 트랜지스터를 포함하는 반도체시스템.
  16. 제 15 항에 있어서, 상기 제1 및 제2 MOS 트랜지스터를 통해 흐르는 전류는 상기 제1 노드의 레벨이 낮아지는 경우 증가하는 반도체시스템.
  17. 제 15 항에 있어서, 상기 풀업신호생성부는
    상기 제4 노드와 제5 노드 사이에 연결되어, 상기 제3 노드의 신호에 응답하여 턴온되는 제3 MOS 트랜지스터;
    상기 제5 노드와 제6 노드 사이에 연결되어, 상기 제3 노드의 신호에 응답하여 턴온되는 제4 MOS 트랜지스터;
    상기 제6 노드와 전원전압 사이에 연결되어, 상기 제6 노드의 신호에 응답하여 턴온되는 제5 MOS 트랜지스터; 및
    상기 제2 노드와 상기 전원전압 사이에 연결되어, 상기 제6 노드의 신호에 응답하여 턴온되는 제6 MOS 트랜지스터를 포함하는 반도체시스템.
  18. 제 17 항에 있어서, 상기 제3 및 제4 MOS 트랜지스터를 통해 흐르는 전류는 상기 제1 노드의 레벨이 낮아지는 경우 감소하고, 상기 제5 및 제6 MOS 트랜지스터를 통해 흐르는 전류는 상기 제1 노드의 레벨이 낮아지는 경우 감소하는 반도체시스템.
  19. 내부전압과 제1 노드 사이에 연결된 저항소자;
    제1 노드와 풀업신호가 출력되는 제2 노드 사이에 연결되어, 제3 노드의 신호에 응답하여 턴온되는 제1 MOS 트랜지스터;
    상기 제1 노드와 제4 노드 사이에 연결되어, 상기 제3 노드의 신호에 응답하여 턴온되는 제2 MOS 트랜지스터;
    상기 제4 노드와 제5 노드 사이에 연결되어, 상기 제3 노드의 신호에 응답하여 턴온되는 제3 MOS 트랜지스터;
    상기 제5 노드와 제6 노드 사이에 연결되어, 상기 제3 노드의 신호에 응답하여 턴온되는 제4 MOS 트랜지스터;
    상기 제6 노드와 전원전압 사이에 연결되어, 상기 제6 노드의 신호에 응답하여 턴온되는 제5 MOS 트랜지스터;
    상기 제2 노드와 상기 전원전압 사이에 연결되어, 상기 제6 노드의 신호에 응답하여 턴온되는 제6 MOS 트랜지스터; 및
    상기 풀업신호에 응답하여 출력노드를 구동하는 구동부를 포함하는 전압감지부.
  20. 제 15 항에 있어서, 상기 제1 및 제2 MOS 트랜지스터를 통해 흐르는 전류는 상기 제1 노드의 레벨이 낮아지는 경우 증가하고, 상기 제3 및 제4 MOS 트랜지스터를 통해 흐르는 전류는 상기 제1 노드의 레벨이 낮아지는 경우 감소하며, 상기 제5 및 제6 MOS 트랜지스터를 통해 흐르는 전류는 상기 제1 노드의 레벨이 낮아지는 경우 감소하는 전압감지부.
KR1020150000488A 2015-01-05 2015-01-05 전압감지부를 포함하는 반도체장치 및 반도체시스템 Withdrawn KR20160084526A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020150000488A KR20160084526A (ko) 2015-01-05 2015-01-05 전압감지부를 포함하는 반도체장치 및 반도체시스템
US14/715,698 US20160195889A1 (en) 2015-01-05 2015-05-19 Semiconductor device and semiconductor system including a voltage detection block

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150000488A KR20160084526A (ko) 2015-01-05 2015-01-05 전압감지부를 포함하는 반도체장치 및 반도체시스템

Publications (1)

Publication Number Publication Date
KR20160084526A true KR20160084526A (ko) 2016-07-14

Family

ID=56286485

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150000488A Withdrawn KR20160084526A (ko) 2015-01-05 2015-01-05 전압감지부를 포함하는 반도체장치 및 반도체시스템

Country Status (2)

Country Link
US (1) US20160195889A1 (ko)
KR (1) KR20160084526A (ko)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100911866B1 (ko) * 2008-04-14 2009-08-11 주식회사 하이닉스반도체 내부전압 생성회로를 포함하는 반도체 메모리장치

Also Published As

Publication number Publication date
US20160195889A1 (en) 2016-07-07

Similar Documents

Publication Publication Date Title
US7307469B2 (en) Step-down power supply
TWI748663B (zh) 低壓差穩壓器以及調節低壓差穩壓器的方法
KR101094383B1 (ko) 내부전압 발생기
US20080036528A1 (en) Charge pump circuit
KR20100076760A (ko) 반도체 장치의 출력 드라이버
JP2015153074A (ja) 半導体装置
KR20120086953A (ko) 내부전압생성회로 및 반도체메모리장치
KR100904423B1 (ko) 반도체 메모리 소자
US10084311B2 (en) Voltage generator
KR102504181B1 (ko) 내부전압생성회로
US7973526B2 (en) Reference voltage generator having improved setup voltage characteristics and method of controlling the same
KR101858243B1 (ko) 버퍼회로 및 이를 이용한 워드라인 드라이버
KR20140068649A (ko) 내부전압 생성회로
US6636451B2 (en) Semiconductor memory device internal voltage generator and internal voltage generating method
US9459638B2 (en) Internal voltage generation circuit for adjusting internal voltage signal based on received bulk voltage signal, an upper limit reference voltage signal, and a lower limit reference voltage signal
KR20160084526A (ko) 전압감지부를 포함하는 반도체장치 및 반도체시스템
JP6530226B2 (ja) 電圧レギュレータ、半導体装置、及び電圧レギュレータの電圧生成方法
US9223330B2 (en) Internal voltage generation circuit
KR100996192B1 (ko) 파워 업 신호 생성회로
KR100930391B1 (ko) 전원전압 공급 제어 장치
US7772719B2 (en) Threshold voltage control circuit and internal voltage generation circuit having the same
KR20150018736A (ko) 고전압 발생 장치
KR102010091B1 (ko) 내부전압 생성회로
KR100881395B1 (ko) 백바이어스 전압 발생 장치와 그의 컨트롤 방법
KR20110130156A (ko) 전압 검출기

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20150105

PG1501 Laying open of application
PC1203 Withdrawal of no request for examination
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid