KR20160051394A

KR20160051394A - 발광소자 및 조명시스템

Info

Publication number: KR20160051394A
Application number: KR1020140151308A
Authority: KR
Inventors: 김성균; 나민규; 김명수
Original assignee: 엘지이노텍 주식회사
Priority date: 2014-11-03
Filing date: 2014-11-03
Publication date: 2016-05-11
Also published as: JP6706900B2; US20160126413A1; CN105576100B; CN105576100A; EP3016153B1; EP3016153A1; US9525109B2; US9847459B2; JP2016092414A; US20170069795A1

Abstract

실시예는 발광소자, 발광소자의 제조방법, 발광소자 패키지 및 조명시스템에 관한 것이다.
실시예에 따른 발광소자는 기판; 상기 기판 상에 제1 도전형 반도체층; 상기 제1 도전형 반도체층 상에 활성층; 상기 활성층 상에 제2 도전형 반도체층; 상기 제2 도전형 반도체층 상에 오믹층; 상기 오믹층 상에 절연층; 상기 제1 도전형 반도체층과 전기적으로 연결된 제1 가지전극을 포함할 수 있다.
또한 실시예는 상기 제1 가지전극과 연결되며 상기 절연층을 관통하여 상기 제1 도전형 반도체층에 전기적으로 연결된 복수의 제1 관통전극; 상기 제1 가지전극에 전기적으로 연결된 제1 패드전극; 상기 절연층을 관통하여 상기 오믹층과 접하는 제2 패드전극; 상기 제2 패드전극과 연결되어 상기 절연층 상에 배치된 제2 가지전극; 및 상기 절연층을 관통하여 상기 제2 가지전극과 상기 오믹층을 전기적으로 연결하는 복수의 제2 관통전극;을 포함할 수 있다.

Description

발광소자 및 조명시스템{LIGHT EMITTING DEVICE AND LIGHTING SYSTEM}

실시예는 발광소자, 발광소자의 제조방법, 발광소자 패키지 및 조명시스템에 관한 것이다.

발광소자(Light Emitting Device)는 전기에너지가 빛에너지로 변환되는 특성의 p-n 접합 다이오드를 주기율표상에서 Ⅲ족과 Ⅴ족의 원소가 화합하여 생성될 수 있다. LED는 화합물 반도체의 조성비를 조절함으로써 다양한 색상구현이 가능하다.

발광소자는 순방향전압 인가 시 n층의 전자(electron)와 p층의 정공(hole)이 결합하여 전도대(Conduction band)와 가전대(Valance band)의 에너지 갭에 해당하는 만큼의 에너지를 발산하는데, 에너지가 빛의 형태로 발산되면 발광소자가 되는 것이다.

예를 들어, 질화물 반도체는 높은 열적 안정성과 폭넓은 밴드갭 에너지에 의해 광소자 및 고출력 전자소자 개발 분야에서 큰 관심을 받고 있다. 특히, 질화물 반도체를 이용한 청색(Blue) 발광소자, 녹색(Green) 발광소자, 자외선(UV) 발광소자 등은 상용화되어 널리 사용되고 있다.

발광소자는 전극의 위치에 따라 수평형 타입(Lateral Type)과 수직형 타입(Vertical type)으로 구분할 수 있다.

종래기술에 의한 발광소자 중 수평형 타입의 발광소자는 기판 상에 질화물 반도체층을 형성하고, 질화물 반도체층의 상측에 두개의 전극층이 배치되도록 형성한다.

한편, 종래기술에 의한 수평형 발광소자는 메사에칭(Mesa etching)을 넓은 면적에 대해 진행하기 때문에 발광할 수 있는 활성층의 손실이 크므로 광도의 저하의 문제가 있어, 이를 보완하기 위해 활성층을 넓게 확보하는 여러가지 시도가 있다.

예를 들어, 종래기술에 의하면 질화물 반도체층과 접하는 전극을 관통전극 형태로 형성하여 질화물 반도체층과 부분적으로 전기적 연결함으로써 활성층이 제거되는 영역을 줄여 활성층 면적을 상대적으로 넓게 확보하는 시도가 있으나, 이러한 종래기술은 동작전압(VF)이 상승하는 등의 신뢰성의 문제가 있어 개선이 필요하다.

또한 종래기술에 의하면 전극층의 광흡수에 의해 광추출 효율이 저하되는 문제가 있다.

실시예는 광효율이 우수하면서 신뢰성이 우수한 발광소자, 발광소자의 제조방법, 발광소자 패키지 및 조명시스템을 제공하고자 한다.

또한 실시예는 광추출 효율이 우수하면서 신뢰성이 우수한 발광소자, 발광소자의 제조방법, 발광소자 패키지 및 조명시스템을 제공하고자 한다.

실시예에 따른 발광소자는 기판(105); 상기 기판(105) 상에 제1 도전형 반도체층(112); 상기 제1 도전형 반도체층(112) 상에 활성층(114); 상기 활성층(114) 상에 제2 도전형 반도체층(116); 상기 제2 도전형 반도체층(116) 상에 오믹층(120); 상기 오믹층(120) 상에 절연층(130); 상기 제1 도전형 반도체층(112)과 전기적으로 연결된 제1 가지전극(146); 상기 제1 가지전극(146)과 연결되며 상기 절연층(130)을 관통하여 상기 제1 도전형 반도체층(112)에 전기적으로 연결된 복수의 제1 관통전극(145); 상기 제1 가지전극(146)에 전기적으로 연결된 제1 패드전극(142); 상기 절연층(130)을 관통하여 상기 오믹층(120)과 접하는 제2 패드전극(152); 상기 제2 패드전극(152)과 연결되어 상기 절연층(130) 상에 배치된 제2 가지전극(156); 및 상기 절연층(130)을 관통하여 상기 제2 가지전극(156)과 상기 오믹층(120)을 전기적으로 연결하는 복수의 제2 관통전극(155);을 포함할 수 있다.

또한 실시예에 따른 발광소자는 제1 도전형 반도체층(112), 활성층(114) 및 제2 도전형 반도체층(116)을 포함하는 발광구조물(110); 상기 제1 도전형 반도체층(112)에 전기적으로 연결된 제1 가지전극(146); 상기 제1 가지전극(146)과 연결되며 소정의 절연층(130)을 관통하여 상기 제1 도전형 반도체층(112)에 전기적으로 연결된 복수의 제3 관통전극(149); 오믹층(120)을 개재하여 상기 제2 도전형 반도체층(116)과 전기적으로 연결된 제2 가지전극(156); 상기 절연층(130)을 관통하여 상기 제2 가지전극(156)과 상기 오믹층(120) 사이에 배치되는 복수의 제2 관통전극(155);을 포함할 수 있다.

실시예에서 상기 제1 도전형 반도체층(112)과 전기적으로 연결되는 상기 제3 관통전극(149) 중 어느 하나의 제3 수평폭(W3)은 상기 오믹층(130) 상에 배치되는 상기 제2 관통전극(155)의 제2 수평폭(W2) 보다 클 수 있다.

실시예에 따른 조명시스템은 상기 발광소자를 구비하는 발광유닛을 포함할 수 있다.

실시예에 의하면 광효율이 우수하면서 신뢰성이 우수한 발광소자, 발광소자의 제조방법, 발광소자 패키지 및 조명시스템을 제공할 수 있다.

또한 실시예는 광추출 효율이 우수하면서 신뢰성이 우수한 발광소자, 발광소자의 제조방법, 발광소자 패키지 및 조명시스템을 제공할 수 있다.

도 1은 제1 실시예에 따른 발광소자의 평면도.
도 2a는 제1 실시예에 따른 발광소자의 I-I'선을 따른 제1 단면도.
도 2b는 제1 실시예에 따른 발광소자의 부분 확대도.
도 3은 제1 실시예에 따른 발광소자의 Ⅱ-Ⅱ'선을 따른 제2 단면도.
도 4는 종래기술에 따른 발광소자의 부분 사진.
도 5는 제2 실시예에 따른 발광소자의 I-I'선을 따른 제3 단면도.
도 6은 제2 실시예에 따른 발광소자의 Ⅱ-Ⅱ'선을 따른 제4 단면도.
도 7은 제3 실시예에 따른 발광소자의 Ⅱ-Ⅱ'선을 따른 제5 단면도.
도 8은 제4 실시예에 따른 발광소자의 평면도.
도 9는 제4 실시예에 따른 발광소자의 Ⅲ-Ⅲ'선을 따른 제6 단면도.
도 10은 제4 실시예에 따른 발광소자의 Ⅳ-Ⅳ'선을 따른 제7 단면도.
도 11은 제4 실시예에 따른 발광소자의 Ⅲ-Ⅲ'선을 따른 제8 단면도.
도 12는 실시예에 따른 발광소자 패키지의 단면도.
도 13은 실시예에 따른 조명 장치의 사시도.

실시 예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상/위(on/over)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상/위(on/over)"와 "아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 상/위 또는 아래에 대한 기준은 도면을 기준으로 설명한다.

(실시예)

도 1은 제1 실시예에 따른 발광소자(100)의 평면도이며, 도 2a는 제1 실시예에 따른 발광소자의 I-I'선을 따른 제1 단면도이고, 도 3은 제1 실시예에 따른 발광소자의 Ⅱ-Ⅱ'선을 따른 제2 단면도이다.

도 2a와 같이, 제1 실시예에 따른 발광소자(100)는 기판(105)과, 상기 기판(105) 상에 형성된 제1 도전형 반도체층(112)과, 상기 제1 도전형 반도체층(112) 상에 형성된 활성층(114)과, 상기 활성층(114) 상에 형성된 제2 도전형 반도체층(116)을 포함할 수 있다. 상기 제1 도전형 반도체층(112), 상기 활성층(114) 및 상기 제2 도전형 반도체층(116)은 발광구조물(110)을 구성할 수 있다.

또한 도 2a와 같이, 제1 실시예는 상기 제2 도전형 반도체층(116) 상에 형성된 오믹층(120)과, 상기 오믹층(120) 상에 형성된 절연층(130)과, 상기 제1 도전형 반도체층(112)과 전기적으로 연결된 제1 가지전극(146)과, 상기 제1 가지전극(146)에 연결되어 상기 제1 도전형 반도체층(112)과 전기적으로 연결된 제1 패드전극(142)을 포함할 수 있다.

또한 제1 실시예는 상기 제1 가지전극(146)과 연결되며 상기 절연층(130)을 관통하여 상기 제1 도전형 반도체층(112)에 전기적으로 연결되는 복수의 제1 관통전극(145)을 포함할 수 있다.

상기 제1 패드전극(142), 상기 제1 가지전극(146) 및 상기 제1 관통전극(145)을 포함하여 제1 전극(140)이라 칭할 수 있다.

또한 도 3과 같이, 제1 실시예는 상기 절연층(130)을 관통하여 오믹층(120)과 접하는 제2 패드전극(152)과, 상기 제2 패드전극(152)과 연결되어 상기 절연층(130) 상에 배치된 제2 가지전극(156) 및 상기 절연층(130)을 관통하여 상기 제2 가지전극(156)과 상기 오믹층(120) 사이에 배치되는 제2 관통전극(155)을 포함할 수 있다.

상기 제2 패드전극(152), 상기 제2 가지전극(156) 및 상기 제2 관통전극(155)을 포함하여 제2 전극(150)이라 칭할 수 있다.

이하 도 2a 또는 도 3을 참조하여 실시예에 따른 발광소자(100)의 특징을 상술하기로 한다. 도 1, 도 2a 및 도 3에 도시된 제1 실시예는 수평형 발광소자에 대한 도면이나, 실시예가 이에 한정되는 것은 아니다.

제1 실시예에서 기판(105)은 절연성 기판 또는 전도성 기판을 포함할 수 있다. 예컨대, 상기 기판(105)은 사파이어(Al₂O₃), SiC, Si, GaAs, GaN, ZnO, GaP, InP, Ge, and Ga₂0₃중 적어도 하나 또는 이들의 조합이 사용될 수 있으나 이에 한정되지 않는다. 상기 기판(105) 위에는 소정의 요철 구조(미도시)가 형성되어 광추출 효율을 높일 수 있으나 이에 대해 한정되지 않는다.

제1 실시예에 의하면, 상기 기판(105) 위에 소정의 버퍼층(미도시)이 형성되어 이후 형성되는 발광구조물(110)과 기판(105) 간의 격자 부정합을 완화시켜 줄 수 있다. 상기 버퍼층은 GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN 중 적어도 하나로 형성될 수 있으나 이에 한정되지 않는다.

제1 실시예는 상기 기판(105) 또는 상기 버퍼층 상에 형성된 발광구조물(110)을 포함할 수 있다. 상기 발광구조물(110)은 상기 기판(105) 상에 제1 도전형 반도체층(112)과, 상기 제1 도전형 반도체층(112) 상에 활성층(114) 및 상기 활성층(114) 상에 제2 도전형 반도체층(116)을 포함할 수 있다.

상기 제1 도전형 반도체층(112)은 제1 도전형 도펀트가 도핑된 3족-5족 화합물 반도체로 구현될 수 있다. 예를 들어, 상기 제1 도전형 반도체층(112)이 n형 반도체층인 경우, 상기 제1 도전형 도펀트는 n형 도펀트로서, Si, Ge, Sn, Se, Te를 포함할 수 있으나 이에 한정되지 않는다.

상기 제1 도전형 반도체층(112)은 In_xAl_yGa_1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질을 포함할 수 있다. 예를 들어, 상기 제1 도전형 반도체층(112)은 GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN,AlGaAs, InGaAs, AlInGaAs, GaP, AlGaP, InGaP, AlInGaP, InP 중 어느 하나 이상으로 형성될 수 있다.

상기 활성층(114)은 상기 제1 도전형 반도체층(112)을 통해서 주입되는 전자와 이후 형성되는 제2 도전형 반도체층(116)을 통해서 주입되는 정공이 서로 만나서 활성층(발광층) 물질 고유의 에너지 밴드에 의해서 결정되는 에너지를 갖는 빛을 방출하는 층이다.

상기 활성층(114)은 단일 양자 우물 구조, 다중 양자 우물 구조(MQW: Multi Quantum Well), 양자 선(Quantum-Wire) 구조, 또는 양자 점(Quantum Dot) 구조 중 적어도 어느 하나로 형성될 수 있다.

상기 활성층(114)은 우물층/장벽층 구조를 구비할 수 있다. 예를 들어, 상기 활성층(114)은 InGaN/GaN, InGaN/InGaN, GaN/AlGaN, InAlGaN/GaN, GaAs/AlGaAs, GaP/AlGaP, InGaAs/AlGaAs, InGaP/AlGaP 중 어느 하나 이상의 페어 구조로 형성될 수 있으나 이에 한정되지 않는다. 상기 우물층은 상기 장벽층의 밴드 갭보다 낮은 밴드 갭을 갖는 물질로 형성될 수 있다.

제1 실시예에 의하면, 상기 활성층(114) 상에 전자차단층(미도시)이 형성될 수 있다. 예를 들어, 상기 전자차단층은 Al_xIn_yGa_(1-x-y)N(0≤x≤1,0≤y≤1)계 반도체로 형성될 수 있으며, 상기 활성층(114)의 에너지 밴드 갭보다는 높은 에너지 밴드 갭을 가질 수 있다. 상기 전자차단층(160)은 p형으로 이온주입되어 오버플로우되는 전자를 효율적으로 차단하고, 홀의 주입효율을 증대시킬 수 있다.

실시예에서 상기 제2 도전형 반도체층(116)은 제2 도전형 도펀트가 도핑된 3족-5족 화합물 반도체층일 수 있다. 예를 들어, 상기 제2 도전형 반도체층(116)은 In_xAl_yGa_1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질을 포함할 수 있다. 상기 제2 도전형 반도체층(116)이 p형 반도체층인 경우, 상기 제2 도전형 도펀트는 p형 도펀트로서, Mg, Zn, Ca, Sr, Ba 등을 포함할 수 있다.

도 2a와 같이, 제1 실시예는 상기 제2 도전형 반도체층(116) 상에 형성된 오믹층(120)과, 상기 오믹층(120) 상에 형성된 절연층(130)과, 상기 제1 도전형 반도체층(112)과 전기적으로 연결된 제1 가지전극(146)과, 상기 제1 가지전극(146)과 연결되며 상기 절연층(130)을 관통하여 상기 제1 도전형 반도체층(112)에 전기적으로 연결되는 복수의 제1 관통전극(145)과, 상기 제1 가지전극(146)에 연결되어 상기 제1 도전형 반도체층(112)과 전기적으로 연결된 제1 패드전극(142)을 포함할 수 있다.

상기 오믹층(120)은 캐리어 주입을 효율적으로 할 수 있도록 단일 금속 혹은 금속합금, 금속산화물 등을 다중으로 적층하여 형성할 수 있다. 상기 오믹층(120)은 투광성 전극으로 형성되어 광추출 효율을 높임과 아울러 동작전압을 낮추어 신뢰성을 향상시킬 수 있다.

예를 들어, 상기 오믹층(120)은 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IZON(IZO Nitride), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), ZnO, IrOx, RuOx, NiO, RuOx/ITO, Ni/IrOx/Au, 및 Ni/IrOx/Au/ITO, Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 중 적어도 하나 또는 이들의 조합을 포함하여 형성될 수 있으나, 이러한 재료에 한정되는 않는다.

상기 절연층(130)은 산화물 또는 질화물 등의 전기적 절연체일 수 있으나 이에 한정되는 것은 아니다. 상기 절연층(130)은 전기적 단락방지 기능을 할 수 있다. 예를 들어, 상기 절연층(130)은 제1 관통전극(145)과 오믹층(120), 제2 도전형 반도체층(116), 활성층(114) 사이에 개재되어 전기적 단락을 방지할 수 있다.

상기 절연층(130)은 투광성 절연물질로 형성되어 광추출 효율을 증대시킬 수 있다.

도 2a와 같이 제1 실시예에 의하면, 제1 패드전극(142)이 형성되는 위치에 활성층(114)이 메사에칭되지 않음으로써 활성층 영역을 확보하여 내부 발광효율을 높일 수 있고, 전류확산에 의해 광효율을 증대시킬 수 있다.

이에 따라, 제1 실시예에서 상기 제1 패드전극(142)은 상기 절연층(130) 상에 배치되어 상기 제1 가지전극(146)에 연결될 수 있다. 상기 제1 패드전극(142)은 상기 절연층(130) 및 상기 오믹층(120)과 상하간에 중첩되도록 배치될 수 있다. 상기 제1 패드전극(142)의 하측에 절연층(130)을 개재하여 오믹층(120)이 배치됨으로써 발광면적으로 넓힘과 동시에 캐리어 주입효율일 증대되어 광효율이 증대될 수 있다.

도 2a와 같이 제1 실시예에 의하면, 소정의 메사에층 공정등에 의해 오믹층(120), 제2 도전형 반도체층(116), 활성층(114)이 일부 제거되어 제1 도전형 반도체층(112)의 일부가 노출될 수 있다.

상기 제1 가지전극(146)은 노출되는 제1 도전형 반도체층(112)과 전기적으로 연결될 수 있다.

제1 실시예에 의하면, n형 가지전극구조는 n형 반도체층과 접하는 면적을 충분히 확보하여 동작전압 상승을 방지하여 소자의 신뢰성을 높이고, p형 가지전극은 포인트 컨택 구조를 도입하여 전류확산에 기여하고, 제2 도전형 반도체층(116)은 오믹층(120)과 접하게 함으로써 동작전압 증가를 방지하여 소자의 신뢰성 및 발광효율을 극대화할 수 있다.

이를 위해 제1 실시예에 의하면, 도 1 및 도 2a와 같이, 상기 제1 도전형 반도체층(112)과 전기적으로 연결되는 상기 제1 관통전극(145) 중 어느 하나의 제1 수평폭(W1)은 상기 제1 관통전극(145) 사이의 제1 거리(D1)보다 큼으로써, 상기 제1 관통전극(145)이 제1 도전형 반도체층(112)과 전기적으로 연결되는 면적을 충분히 확보하여 동작전압의 상승을 방지하여 발광소자의 신뢰성을 증대시킬 수 있다.

또한 제2 실시예에 의하면, 도 3과 같이, 상기 오믹층(120)과 전기적으로 연결되는 제2 관통전극(155) 중 어느 하나의 제2 수평폭(W2)은 상기 제2 관통전극(155) 사이의 제2 거리(D2)보다 큼으로써, 상기 제2 관통전극(155)이 오믹층(120)과 전기적으로 연결되는 면적을 충분히 확보하여 동작전압의 상승을 방지하여 발광소자의 신뢰성을 증대시킬 수 있다.

표 1은 실시예와 비교예의 전기적 특성 비교표이다.

	Po(mW)	Vf(V)	Current(mA)	WPE(%)
실시예	107.0	2.847	65	57.82
비교예	102.84	2.864	65	55.24

표1은 제1 실시예와 같이 제1 도전형 반도체층(112)과 전기적으로 연결되는 제1 관통전극(145) 중 어느 하나의 제1 수평폭(W1)은 제1 관통전극(145) 사이의 제1 거리(D1)보다 크게 설정되고, 오믹층(120)과 전기적으로 연결되는 제2 관통전극(155) 중 어느 하나의 제2 수평폭(W2)은 제2 관통전극(155) 사이의 제2 거리(D2)보다 크게 설정된 경우이며, 비교예는 포인트 컨택을 도입한 발광소자 중에 관통전극의 수평폭이 관통전극간의 거리와 동등수준인 경우이다.

앞서 기술한 바와 같이, 종래기술에서 관통전극을 통해 질화물 반도체층과 전기적으로 접하게 함으로써 활성층을 넓게 확보하는 시도가 있으나, 이러한 종래기술은 동작전압(VF)이 상승하는 등의 신뢰성의 문제가 있다.

표 1과 같이, 제1 실시예 적용시 종래기술의 비교예에 비해 동작전압(Vf)이 감소하여 신뢰성이 향상되었으며, 광도(Po)가 102.84(mW)에서 107mW로 상승하여 WPE(wall-plug efficiency)(%)가 55.24%에서 57.82%로 약 2.5%나 증가하였다.

한편, 종래기술의 포인트 컨택구조의 경우, 국부적 컨택(Contact)에 따라 전극 메탈층(Metal layer)의 구조를 변경시켜 동작전압을 상승시키는 이슈(issue)가 발생하고 있다.

예를 들어, 도 4는 종래기술에 따른 발광소자의 사진이며, 종래기술에서 발광구조물(10)은 GaN층을 포함하고, 전극층(20)은 Cr 층(21), Al층(22), Ni층(23)을 포함하는 예이다.

종래기술에 의하면, 발광구조물(10) 상에 전극층(20) 형성시 온도 상승에 따라 금속간 화합물(Inter Metallic Compounds)(I)이 발생하여 전극층(20)이 취약(brittle)해지고, 동작전압이 상승하는 전기적인 신뢰성 이슈가 발생하고 있다.

제1 실시예에 의하면, 상기 제1 도전형 반도체층(112)과 전기적으로 연결되는 상기 제1 관통전극(145) 중 어느 하나의 제1 수평폭(W1)은 상기 제1 관통전극(145) 사이의 제1 거리(D1)보다 크게 제어함으로써 제1 도전형 반도체층(112)과 전기적으로 접하는 면적을 충분히 확보하여 발광소자 칩의 중앙부 전류집중(Center Current Crowding)을 최소화 하여 광효율을 향상시킴과 아울러, 전기적인 신뢰성을 개선하여 광효율을 향상시킬 수 있다.

제1 실시예에서 상기 제1 도전형 반도체층(112)과 전기적으로 연결되는 제1 관통전극(145)의 제1 수평폭(W1)은 제1 관통전극(145) 사이의 제1 거리(D1)의 2.5 배 이상일 수 있다.

예를 들어, 제1 실시예에서 상기 제1 관통전극(145) 중 어느 하나의 제1 수평폭(W1)은 약 50㎛ 이상 일 수 있으며, 제1 관통전극(145) 사이의 제1 거리(D1)은 약 20㎛일 수 있으나 이에 한정되는 것은 아니다. 상기 제1 관통전극(145) 중 어느 하나의 제1 수평폭(W1)은 약 50㎛ 미만의 경우, 전류집중(Current Crowding)으로 인해 동작전압(Vf) 상승에 따른 신뢰성에 영향을 줄 수 있다.

예를 들어, 상기 제1 관통전극(145) 중 어느 하나의 제1 수평폭(W1)은 약 50㎛ 내지 70㎛일 수 있으며, 제1 관통전극(145) 사이의 제1 거리(D1)은 약 15㎛ 내지 25㎛일 수 있으나 이에 한정되는 것은 아니다.

표1의 비교예에서 관통전극의 수평폭은 약 20㎛ 내외 였으나, 제1 실시예에서 제1 도전형 반도체층(112)과 전기적을 연결되는 제1 관통전극(145)의 제1 수평폭(W1)은 약 50㎛ 내지 70㎛, 바람직하게 약 54㎛ 내지 약 66㎛로 제어함으로써, 제1 도전형 반도체층(112)과 전기적 접촉면적을 충분히 확보하여 발광소자 칩의 전류집중을 최소화 하여 광효율을 향상시킴과 아울러, 전기적인 신뢰성을 개선하여 광효율을 향상시킬 수 있었다.

비교예와 같이, 관통전극의 수평폭이 관통전극 사이의 거리와 유사한 수준의 경우, 제1 도전형 반도체층과 관통전극 간의 접촉면적의 충분하지 못해 유의미한 광도, 전기적 신뢰성을 얻을 수 없었다.

도 2b는 제1 실시예에 따른 발광소자의 부분(A) 확대도이다.

제1 실시예에 의하면, 상기 제1 도전형 반도체층(112)과 접하는 상기 제1 관통전극(145) 중 어느 하나에 대한 평면상의 제2 두께(T2)는 상기 제1 가지전극(146)의 평면상의 제1 두께(T1)보다 크게 형성하여 제1 도전형 반도체층(112)과 실질적으로 접하는 부분의 영역은 넓게 확보하고 나머지 부분은 좁게 설정하여 전기적 신뢰성을 높이는 한편, 발광된 빛이 가지전극에 의해 반사 내지 차단되어 광추출 효율이 저하되는 것을 방지할 수 있다.

예를 들어, 높은 전류가 인가되는 경우 상기 제1 관통전극(145) 중 어느 하나에 대한 평면상의 제2 두께(T2)가 상대적으로 넓게 형성되는 경우 전기적 신뢰성이 높아질 수 있다.

도 5는 제2 실시예에 따른 발광소자(102)의 I-I'선을 따른 제3 단면도이며, 도 6은 제2 실시예에 따른 발광소자의 Ⅱ-Ⅱ'선을 따른 제4 단면도이다.

도 5와 같이 제2 실시예에 의하면, 상기 제1 전극(140)은 상기 제1 도전형 반도체층(112)과 접하는 제1 오믹 가지전극(144)과, 상기 제1 관통 전극(145) 상에 배치된 제1 반사 가지전극(147)을 포함할 수 있다.

제2 실시예에 의하면, 제1 도전형 반도체층(112)과 접하는 제1 오믹 가지전극(144)을 채용함으로써 제1 관통전극(145)와 제1 도전형 반도체층(112)과의 오믹특성을 최대한 확보하여 동작전압 감소를 통한 전기적인 신뢰성을 증대시킬 수 있다.

예를 들어, 상기 제1 오믹 가지전극(144)은 Cr, Ni, Ti, Rh, Pd, Ir, Ru, Pt, Au, Hf 중 적어도 하나 또는 이들의 조합을 포함할 수 있으나 이에 한정되지 않는다.

또한 실시예에 의하면, 제1 전극(140)은 제1 가지전극(146) 하측에 제1 반사 가지전극(147)을 구비하여 제1 가지전극(146)에 의한 광흡수를 최소화하여 외부 광추출 효율을 증대시킬 수 있다.

상기 제1 반사 가지전극(147)은 Ag, Al, Ni, Ti, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 중 적어도 하나 또는 이들의 조합을 포함하여 형성될 수 있으나 이에 한정되지 않는다.

상기 제1 반사 가지전극(147)은 복수의 층으로 형성될 수 있으나 이에 한정되지 않는다. 예를 들어, 상기 제1 반사 가지전극(147)의 두개의 층인경우 Al/Ni 또는 Ag/Ni이거나, 단일층인 경우 DBR(Distributed Bragg Reflector)을 구비할 수 있으나 이에 한정되지 않는다.

또한 도 6과 같이 제2 실시예에 의하면, 제2 전극(150)은 제2 가지전극(156) 하측에 제2 반사 가지전극(157)을 구비하여 제2 가지전극(156)에 의한 광흡수를 최소화하여 외부 광추출 효율을 증대시킬 수 있다.

상기 제2 반사 가지전극(157)은 Ag, Al, Ni, Ti, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 중 적어도 하나 또는 이들의 조합을 포함하여 형성될 수 있으나 이에 한정되지 않는다. 상기 제2 반사 가지전극(157)은 복수의 층으로 형성될 수 있으나 이에 한정되지 않는다.

도 7은 제3 실시예에 따른 발광소자(103)의 Ⅱ-Ⅱ'선을 따른 제5 단면도이다.

제3 실시예에서 제2 전극(150)은 상기 제2 관통전극(155)은 외측에 제2 반사 관통전극(154)을 포함할 수 있다.

상기 제2 반사 관통전극(154)은 오믹층(120)과 제2 관통전극(155) 사이에 개재될 수 있다. 상기 제2 반사 관통전극(154)은 상기 제2 관통전극(155)의 측면을 둘러싸는 구조일 수 있으나 이에 한정되는 것은 아니다.

제3 실시예에서 제2 관통전극(155) 외측에 제2 반사 관통전극(154)이 구비됨으로써 제2 관통전극(155)에 의한 광흡수를 최소화할 수 있다.

도 8은 제4 실시예에 따른 발광소자(104)의 평면도이며, 도 9는 제4 실시예에 따른 발광소자의 Ⅲ-Ⅲ'선을 따른 제6 단면도이고, 도 10은 제4 실시예에 따른 발광소자의 Ⅳ-Ⅳ'선을 따른 제7 단면도이다.

제4 실시예에 따른 발광소자(104)는 제1 도전형 반도체층(112), 활성층(114) 및 제2 도전형 반도체층(116)을 포함하는 발광구조물(110)과, 상기 제1 도전형 반도체층(112)에 전기적으로 연결된 제1 가지전극(146)과 상기 제1 가지전극(146)과 연결되며 소정의 절연층(130)을 관통하여 상기 제1 도전형 반도체층(112)에 전기적으로 연결된 복수의 제3 관통전극(149)과, 오믹층(120)을 개재하여 상기 제2 도전형 반도체층(116)과 전기적으로 연결된 제2 가지전극(156)과, 상기 절연층(130)을 관통하여 상기 제2 가지전극(156)과 상기 오믹층(120) 사이에 배치되는 복수의 제2 관통전극(155)을 포함할 수 있다.

제4 실시예는 상기 제1 실시예 내지 제3 실시예의 기술적인 특징을 채용할 수 있다.

도 8과 같이 제4 실시예에 의하면, 상기 제1 도전형 반도체층(112)과 전기적으로 연결되는 상기 제3 관통전극(149) 중 어느 하나의 제3 수평폭(W3)은 상기 오믹층(130) 상에 배치되는 상기 제2 관통전극(155)의 제2 수평폭(W2) 보다 크게 형성될 수 있다.

제4 실시예에 의하면 반도체층인 제1 도전형 반도체층(112)과 전기적으로 연결되는 제3 관통전극(149)의 제3 수평폭(W3)을 오믹층(120)에 전기적으로 연결되는 제2 관통전극(155)의 제2 수평폭(W2)보다 크게 제어함으로써, 전류집중(Current Crowding) 이슈가 큰 칩의 중앙부에서 제1 도전형 반도체층(112)과 전기적으로 접하는 제3 관통전극(149)의 면적을 충분히 확보하여 중앙부 전류집중을 최소화 하여 광효율을 향상시킴과 아울러, 전기적인 신뢰성을 개선하여 광효율을 향상시킬 수 있다.

또한 도 8과 같이 제4 실시예에 의하며, 제1 가지전극(146)과 연결되는 제3 관통전극(149)의 제3 수평폭(W3)은 제3 관통전극(149) 사이의 제3 거리(D3)에 비해 약 3배 이상의 수평폭을 구비할 수 있다. 이에 따라, 제1 가지전극(146)에 제3 관통전극(149)은 하나의 가지당 두개로 배치될 수 있으나 이에 한정되는 것은 아니다.

실시예에서, 전류확산을 위해서 제3 관통전극(149) 사이의 제3 거리(D3)는 제2 관통전극(155) 사이의 제2 거리(D2)보다 크게 형성될 수 있다. 예를 들어, 전류확산을 위해서 제3 관통전극(149) 사이의 제3 거리(D3)는 약 100㎛ 이상으로 확보하여 전류집중을 방지하고 전류확산에 의해 전기적인 신뢰성을 확보할 수 있다.

제4 실시예에 의하면, 제1 도전형 반도체층(112)과 전기적으로 접하는 제3 관통전극(149)의 면적을 충분히 확보하여 동작전압의 상승을 방지하여 발광소자의 신뢰성을 더욱 증대시킬 수 있다.

도 11은 제4 실시예에 따른 발광소자의 Ⅲ-Ⅲ'선을 따른 제8 단면도이다.

도 11에 의하면, 제4 실시예에 따른 발광소자의 제1 전극(140)은 제1 가지전극(146) 하측에 제3 반사 가지전극(147)을 구비하여 제1 가지전극(146)에 의한 광흡수를 최소화하여 외부 광추출 효율을 증대시킬 수 있다.

상기 제3 반사 가지전극(147)은 Ag, Al, Ni, Ti, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 중 적어도 하나 또는 이들의 조합을 포함하여 형성될 수 있으나 이에 한정되지 않는다. 상기 제3 반사 가지전극(147)은 복수의 층으로 형성될 수 있으나 이에 한정되지 않는다.

도 12는 실시예들에 따른 발광소자가 설치된 발광소자 패키지를 설명하는 도면이다.

실시예에 따른 발광 소자 패키지는 패키지 몸체부(205)와, 상기 패키지 몸체부(205)에 설치된 제3 전극층(213) 및 제4 전극층(214)과, 상기 패키지 몸체부(205)에 설치되어 상기 제3 전극층(213) 및 제4 전극층(214)과 전기적으로 연결되는 발광 소자(100)와, 형광체(232)를 구비하여 상기 발광 소자(100)를 포위하는 몰딩부재(230)가 포함된다.

상기 제3 전극층(213) 및 제4 전극층(214)은 서로 전기적으로 분리되며, 상기 발광 소자(100)에 전원을 제공하는 역할을 한다. 또한, 상기 제3 전극층(213) 및 제4 전극층(214)은 상기 발광 소자(100)에서 발생된 빛을 반사시켜 광 효율을 증가시키는 역할을 할 수 있으며, 상기 발광 소자(100)에서 발생된 열을 외부로 배출시키는 역할을 할 수도 있다.

상기 발광 소자(100)는 상기 제3 전극층(213) 및/또는 제4 전극층(214)과 와이어 방식, 플립칩 방식 또는 다이 본딩 방식 중 어느 하나에 의해 전기적으로 연결될 수도 있다.

도 13은 실시예에 따른 조명시스템의 분해 사시도이다.

실시예에 따른 조명 장치는 커버(2100), 광원 모듈(2200), 방열체(2400), 전원 제공부(2600), 내부 케이스(2700), 소켓(2800)을 포함할 수 있다. 또한, 실시 예에 따른 조명 장치는 부재(2300)와 홀더(2500) 중 어느 하나 이상을 더 포함할 수 있다. 상기 광원 모듈(2200)은 실시 예에 따른 발광소자 또는 발광소자 패키지를 포함할 수 있다.

상기 광원 모듈(2200)은 광원부(2210), 연결 플레이트(2230), 커넥터(2250)를 포함할 수 있다. 상기 부재(2300)는 상기 방열체(2400)의 상면 위에 배치되고, 복수의 광원부(2210)들과 커넥터(2250)이 삽입되는 가이드홈(2310)들을 갖는다.

상기 홀더(2500)는 내부 케이스(2700)의 절연부(2710)의 수납홈(2719)를 막는다. 따라서, 상기 내부 케이스(2700)의 상기 절연부(2710)에 수납되는 상기 전원 제공부(2600)는 밀폐된다. 상기 홀더(2500)는 가이드 돌출부(2510)를 갖는다.

상기 전원 제공부(2600)는 돌출부(2610), 가이드부(2630), 베이스(2650), 연장부(2670)를 포함할 수 있다. 상기 내부 케이스(2700)는 내부에 상기 전원 제공부(2600)와 함께 몰딩부를 포함할 수 있다. 몰딩부는 몰딩 액체가 굳어진 부분으로서, 상기 전원 제공부(2600)가 상기 내부 케이스(2700) 내부에 고정될 수 있도록 한다.

실시예에 따른 발광소자는 패키지 형태로 복수개가 기판 상에 어레이될 수 있으며, 발광소자 패키지에서 방출되는 광의 경로 상에 광학 부재인 도광판, 프리즘 시트, 확산 시트, 형광 시트 등이 배치될 수 있다.

실시예에 따른 발광소자는 백라이트 유닛, 조명 유닛, 디스플레이 장치, 지시 장치, 램프, 가로등, 차량용 조명장치, 차량용 표시장치, 스마트 시계 등에 적용될 수 있으나 이에 한정되는 것은 아니다.

이상에서 실시예들에 설명된 특징, 구조, 효과 등은 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 실시예의 범위에 포함되는 것으로 해석되어야 할 것이다.

이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 실시예를 한정하는 것이 아니며, 실시예가 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 설정하는 실시예의 범위에 포함되는 것으로 해석되어야 할 것이다.

기판(105), 발광구조물(110), 제1 도전형 반도체층(112), 활성층(114),
제2 도전형 반도체층(116), 오믹층(120), 절연층(130), 제1 전극(140),
제1 가지전극(146), 제1 관통전극(145), 제1 패드전극(142),
제2 전극(150), 제2 패드전극(152), 제2 가지전극(156), 제2 관통전극(155)

Claims

기판;
상기 기판 상에 제1 도전형 반도체층;
상기 제1 도전형 반도체층 상에 활성층;
상기 활성층 상에 제2 도전형 반도체층;
상기 제2 도전형 반도체층 상에 오믹층;
상기 오믹층 상에 절연층;
상기 제1 도전형 반도체층과 전기적으로 연결된 제1 가지전극;
상기 제1 가지전극과 연결되며 상기 절연층을 관통하여 상기 제1 도전형 반도체층에 전기적으로 연결된 복수의 제1 관통전극;
상기 제1 가지전극에 전기적으로 연결된 제1 패드전극;
상기 절연층을 관통하여 상기 오믹층과 접하는 제2 패드전극;
상기 제2 패드전극과 연결되어 상기 절연층 상에 배치된 제2 가지전극; 및
상기 절연층을 관통하여 상기 제2 가지전극과 상기 오믹층을 전기적으로 연결하는 복수의 제2 관통전극;을 포함하는 발광소자.
제1 항에 있어서,
상기 제1 도전형 반도체층과 전기적으로 연결되는 상기 제1 관통전극 중 어느 하나의 제1 수평폭은 상기 제1 관통전극 사이의 제1 거리보다 큰 발광소자.
제2 항에 있어서,
상기 제1 도전형 반도체층과 전기적으로 연결되는 상기 제1 관통전극 중 어느 하나의 상기 제1 수평폭은 상기 제1 관통전극 사이의 상기 제1 거리의 2.5배 이상인 발광소자.
제1 항에 있어서,
상기 제1 도전형 반도체층과 접하는 상기 제1 관통전극 중 어느 하나에 대한 평면상의 제2 두께는 상기 제1 가지전극의 평면상의 제1 두께보다 큰 발광소자.
제1 항에 있어서,
상기 제1 가지전극 하측에 배치되는 제1 반사 가지 전극을 더 포함하는 발광소자.
제1 항에 있어서,
상기 제1 관통전극과 상기 제1 도전형 반도체층 사이에 배치되는 제1 오믹 가지전극을 더 포함하는 발광소자.
제1 항에 있어서,
상기 제2 가지전극 하측에 배치되는 제2 반사 가지 전극을 더 포함하는 발광소자.
제1 항에 있어서,
상기 제2 관통전극과 상기 오믹층 사이에 제3 반사 관통전극을 더 포함하는 발광소자.
제8 항에 있어서,
상기 제3 반사 관통전극은
상기 제2 관통전극의 측면을 감싸는 발광소자.
제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 발광구조물;
상기 제1 도전형 반도체층에 전기적으로 연결된 제1 가지전극;
상기 제1 가지전극과 연결되며 소정의 절연층을 관통하여 상기 제1 도전형 반도체층에 전기적으로 연결된 복수의 제3 관통전극;
오믹층을 개재하여 상기 제2 도전형 반도체층과 전기적으로 연결된 제2 가지전극;
상기 절연층을 관통하여 상기 제2 가지전극과 상기 오믹층 사이에 배치되는 복수의 제2 관통전극;을 포함하며,
상기 제1 도전형 반도체층과 전기적으로 연결되는 상기 제3 관통전극 중 어느 하나의 제3 수평폭은 상기 오믹층 상에 배치되는 상기 제2 관통전극의 제2 수평폭 보다 큰 발광소자.
제10 항에 있어서,
상기 제1 도전형 반도체층과 전기적으로 연결되는 상기 제3 관통전극 중 어느 하나의 상기 제3 수평폭은 상기 제3 관통전극 사이의 제3 거리의 3배 이상인 발광소자.
제10 항에 있어서,
상기 제1 가지전극 하측에 배치되는 제1 반사 가지전극을 더 포함하는 발광소자.
제1 항 내지 제12항 중 어느 하나에 기재된 발광소자를 구비하는 발광유닛을 포함하는 조명시스템.