[go: up one dir, main page]

KR101761386B1 - 발광 소자 - Google Patents

발광 소자 Download PDF

Info

Publication number
KR101761386B1
KR101761386B1 KR1020100097281A KR20100097281A KR101761386B1 KR 101761386 B1 KR101761386 B1 KR 101761386B1 KR 1020100097281 A KR1020100097281 A KR 1020100097281A KR 20100097281 A KR20100097281 A KR 20100097281A KR 101761386 B1 KR101761386 B1 KR 101761386B1
Authority
KR
South Korea
Prior art keywords
layer
semiconductor layer
conductive layer
conductive
light emitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020100097281A
Other languages
English (en)
Other versions
KR20120035637A (ko
Inventor
김재욱
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020100097281A priority Critical patent/KR101761386B1/ko
Priority to US13/252,461 priority patent/US8384110B2/en
Priority to EP16154884.7A priority patent/EP3043393B1/en
Priority to EP11183904.9A priority patent/EP2439794B1/en
Publication of KR20120035637A publication Critical patent/KR20120035637A/ko
Application granted granted Critical
Publication of KR101761386B1 publication Critical patent/KR101761386B1/ko
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/83—Electrodes
    • H10H20/831—Electrodes characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/814—Bodies having reflecting means, e.g. semiconductor Bragg reflectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/816—Bodies having carrier transport control structures, e.g. highly-doped semiconductor layers or current-blocking structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/819—Bodies characterised by their shape, e.g. curved or truncated substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/83—Electrodes
    • H10H20/831—Electrodes characterised by their shape
    • H10H20/8312—Electrodes characterised by their shape extending at least partially through the bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/84—Coatings, e.g. passivation layers or antireflective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/855—Optical field-shaping means, e.g. lenses
    • H10H20/856—Reflecting means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/032—Manufacture or treatment of electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/8215—Bodies characterised by crystalline imperfections, e.g. dislocations; characterised by the distribution of dopants, e.g. delta-doping

Landscapes

  • Led Devices (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

실시 형태는 발광 소자에 관한 것이다.
실시 형태에 따른 발광 소자는, 도전성 기판, 도전성 기판 상에 형성된 제1 도전층, 제1 도전층 상에 형성된 제2 도전층, 제2 도전층 상에 형성된 제2 반도체층, 제2 반도체층 상에 형성된 활성층, 활성층 상에 형성되고, 로우 캐리어 농도층을 포함하는 제1 반도체층, 및 절연층을 포함하고, 제1 도전층은, 제2 도전층, 제2 반도체층 및 활성층을 관통하고 제1 반도체층의 일정 영역까지 돌출하여, 제1 반도체층과 전기적으로 연결되도록 형성된 하나 이상의 비아홀을 포함하고, 절연층은, 제1 도전층과 제2 도전층 사이, 및 비아홀의 측벽에 형성되고, 로우 캐리어 농도층은, 비아홀의 상부 영역에 형성되며, 제1 반도체층보다 낮은 도핑 농도를 갖는 것을 특징으로 한다.

Description

발광 소자{LIGHT EMITTING DEVICE}
실시 형태는 발광 소자에 관한 것이다.
발광 다이오드(LED)는 전기 에너지를 빛으로 변환하는 반도체 소자의 일종이다. 발광 다이오드는 형광등, 백열등 등 기존의 광원에 비해 저 소비전력, 반영구적인 수명, 빠른 응답속도, 안전성, 환경친화성의 장점을 가진다. 이에 기존의 광원을 발광 다이오드로 대체하기 위한 많은 연구가 진행되고 있으며, 발광 다이오드는 실내 외에서 사용되는 각종 램프, 액정표시장치, 전광판, 가로등 등의 조명 장치의 광원으로서 사용이 증가되고 있는 추세이다.
실시 형태는, 전류 퍼짐 현상이 개선된 발광 소자를 제공함에 목적이 있다.
실시 형태는, 발광 분포가 더욱 균일해지도록 개선된 발광 소자를 제공함에 목적이 있다.
일 실시 형태에 따른 발광 소자는, 도전성 기판, 도전성 기판 상에 형성된 제1 도전층, 제1 도전층 상에 형성된 제2 도전층, 제2 도전층 상에 형성된 제2 반도체층, 제2 반도체층 상에 형성된 활성층, 활성층 상에 형성되고, 로우 캐리어 농도층을 포함하는 제1 반도체층, 및 절연층을 포함하고, 제1 도전층은, 제2 도전층, 제2 반도체층 및 활성층을 관통하고 제1 반도체층의 일정 영역까지 돌출하여, 제1 반도체층과 전기적으로 연결되도록 형성된 하나 이상의 비아홀을 포함하고, 절연층은, 제1 도전층과 제2 도전층 사이, 및 비아홀의 측벽에 형성되고, 로우 캐리어 농도층은, 비아홀의 상부 영역에 형성되며, 제1 반도체층보다 낮은 도핑 농도를 갖는다.
다른 실시 형태에 따른 발광 소자는, 도전성 기판, 도전성 기판 상에 형성된 제1 도전층, 제1 도전층 상에 형성된 제2 도전층, 제2 도전층 상에 형성된 제2 반도체층, 제2 반도체층 상에 형성된 활성층, 활성층 상에 형성되고, 로우 캐리어 농도층을 포함하는 제1 반도체층, 및 절연층을 포함하고, 제1 도전층은, 제2 도전층, 제2 반도체층 및 활성층을 관통하고 제1 반도체층의 일정 영역까지 돌출하여, 제1 반도체층과 전기적으로 연결되도록 형성된 하나 이상의 비아홀을 포함하고, 절연층은, 제1 도전층과 제2 도전층 사이, 및 비아홀의 측벽에 형성되고, 로우 캐리어 농도층은, 비아홀의 영역 중 제1 반도체층으로 돌출된 영역에 의하여 관통되는 하나의 층으로 구성되며, 제1 반도체층보다 낮은 도핑 농도를 갖는다.
실시 형태에 따르면, 전류 퍼짐 현상이 개선된 발광 소자를 제공할 수 있다.
실시 형태에 따르면, 발광 분포가 더욱 균일해지도록 개선된 발광 소자를 제공할 수 있다.
도 1는 제1 실시 형태에 따른 발광 소자의 상면을 도면.
도 2는 도 1의 A-A’ 선에 따라 절취한 발광 소자의 단면을 나타낸 도면.
도 3a는 제2 실시 형태에 따른 발광 소자의 단면을 나타낸 도면.
도 3b는 변형예에 따른 발광 소자의 단면을 나타낸 도면.
도 4는 발광 소자의 패키지를 개략적으로 나타낸 단면도.
이하 실시 형태에 대하여 첨부한 도면을 참조하여 상세하게 설명하기로 한다. 단, 첨부된 도면은 실시 형태의 내용을 보다 쉽게 개시하기 위하여 설명되는 것일 뿐, 본 발명의 범위가 첨부된 도면의 범위로 한정되는 것이 아님은 이 기술분야의 통상의 지식을 가진 자라면 용이하게 알 수 있을 것이다.
[제1 실시 형태]
도 1은 제1 실시 형태에 따른 발광 소자(100)의 상면을 도면이다. 도 2는 도 1의 A-A’ 선에 따라 절취한 발광 소자(100)의 단면을 나타낸 도면이다.
도 1 및 도 2를 참조하면, 제1 실시 형태에 따른 발광 소자(200)는 도전성 기판(210), 제1 도전층(220), 비아홀(221), 제2 도전층(230), 전극 패드부(231a, 231b), 제1 반도체층(240), 제2 반도체층(250), 활성층(260), 절연층(270), 및 로우 캐리어 농도층(low carrier concentration layer)(280)을 포함한다.
이하에서는 설명의 편의를 위하여, 제1 도전층(220)을 n형 도전층으로, 제2 도전층(230)을 p형 도전층으로, 제1 반도체층(240)을 n형 반도체층으로, 제2 반도체층(250)을 p형 반도체층으로 가정하여 설명하도록 한다.
도전성 기판(210)은 Au, Ni, Al, Cu, W, Si, Se, Mo, Cu-W, SiGe, GaN 및 GaAs 중 하나 이상의 물질을 포함하여 형성된 것일 수 있다. 예를 들어, 도전성 기판(210)은 Si/Al의 합금(alloy)인 것일 수 있다.
n형 도전층(220)은 도전성 기판(210) 상에 형성되어 있다. 여기서, 이때, n형 도전층(220)은 n형 도전층일 수 있으며, Al, Au, Pt, Ti, Cr, 및 W 중 하나 이상의 물질을 포함하여 형성된 것일 수 있다.
n형 도전층(220)은 하나 이상의 비아홀(221)을 포함할 수 있다. 비아홀(221)은 n형 도전층(220)으로부터 p형 도전층(230), p형 반도체층(250), 및 활성층(260)을 관통하고, n형 반도체층(240)의 일정 영역까지 돌출되도록 형성된 것일 수 있다.
n형 반도체층(240)은 비아홀(221)의 상부면과 접촉할 수 있다. 이에 따라, 도전성 기판(210)과 n형 반도체층(240)은 n형 도전층(220)을 통해 전기적으로 연결될 수 있다. n형 도전층(220)은 도전성 기판(210) 및 n형 반도체층(240)과 전기적으로 연결되므로, 도전성 기판(210) 및 n형 반도체층(240)과 접촉 저항이 최소화되는 물질로 구성되는 것이 바람직하다.
절연층(270)은, n형 도전층(220)이 도전성 기판(210) 및 n형 반도체층(240)을 제외한 다른 층과 전기적으로 절연되도록 n형 도전층(220) 및 비아홀(121) 상에 형성될 수 있다. 보다 구체적으로, 절연층(270)은 n형 도전층(220)과 p형 도전층(270) 사이, 그리고 비아홀(221)의 측벽에 형성되어, n형 도전층(220)을 p형 도전층(270), p형 반도체층(250), 및 활성층(260)과 전기적으로 절연시킬 수 있다. 절연층(270)은 n형 반도체층(240)으로 돌출된 영역의 측벽에도 형성될 수 있다. 이러한 절연층(270)은 실리콘 산화물(SiO2), 실리콘 질화물(SiOxNy, SixNy), 금속 산화물(Al2O3) 및 플루오린화물(fluoride) 계열의 화합물 중 어느 하나 이상을 포함하여 형성된 것일 수 있다.
p형 도전층(230)은 절연층(270) 상에 형성될 수 있다. 물론, 비아홀(221)이 관통하는 일부 영역들에서는 p형 도전층(230)이 존재하지 않는다.
이러한 p형 도전층(230)은 p형 반도체층(250), 오믹접촉을 하는 오믹층과, 활성층(260)에서 발생된 빛을 반사시켜 외부로 향하게 함으로써, 발광 효율을 높여주는 반사층을 포함할 수 있다.
제2도전층(230)은 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IrOx, RuOx, RuOx/ITO, Ni/IrOx/Au, 및 Ni/IrOx/Au/ITO, Pt, Ni, Au, Rh, Pd, Ag, Al, Ir 중 적어도 하나를 포함할 수 있다.
p형 도전층(230)은 p형 반도체층(250)과 접촉하는 계면 중 일부가 노출된 영역, 즉 노출 영역을 적어도 하나 이상 구비할 수 있다. 이러한 노출 영역 상에는 외부 전원을 p형 도전층(230)에 연결하기 위한 전극 패드부(231a, 231b)가 형성될 수 있다. 이러한 노출 영역 상에는 p형 반도체층(250), 활성층(260), n형 반도체층(240), 및 로우 캐리어 농도층(280)이 형성되어 있지 않다. 또한, 전극 패드부(231a, 231b)는 도 1에 도시된 바와 같이, 발광 소자(200)의 모서리에 형성될 수 있는데, 이는 발광 소자(200)의 발광 면적을 최대화하기 위해서이다.
한편, 외부로 노출된 활성층(260)은 발광 소자(200)의 작동 중에 전류 누설 경로로 작용할 수 있으므로, 패시베이션층(미도시)을 발광 소자(200)의 측면에 형성함으로써 이러한 문제를 방지할 수 있다. 패시베이션층(미도시)은 발광 구조물 특히, 활성층(260)을 외부로부터 보호하고 누설 전류가 흐르는 것을 억제하기 위한 것으로서, 실리콘 산화물(SiO2), 실리콘 질화물(SiOxNy, SixNy), 금속 산화물(Al2O3) 및 플루오린화물(fluoride) 계열의 화합물 중 어느 하나 이상을 포함하여 형성된 것일 수 있다.
p형 반도체층(250)은 p형 도전층(230) 상에 형성되고, 활성층(260)은 p형 반도체층(250) 상에 형성되며, n형 반도체층(240)은 활성층(260) 상에 형성될 수 있다.
n형 반도체층(240)은 InxAlyGa(1-x-y)N (0≤x≤1, 0 ≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료, 예를 들어 InAlGaN, GaN, AlGaN, InGaN, AlInN, AlN, InN 등에서 선택될 수 있으며, Si, Ge, Sn, Se, Te와 같은 n형 도펀트가 도핑될 수 있다.
활성층(260)은 단일 양자 우물 구조, 다중 양자 우물 구조(MQW : Multi Quantum Well), 양자선 구조 및 양자점 구조 중 어느 하나로 형성될 수 있으나, 이에 한정되는 것은 아니다.
활성층(260)은 3족-5족 원소의 화합물 반도체 재료를 이용하여 단일 또는 다중 양자 우물 구조, 양자 선(Quantum-Wire) 구조 또는 양자 점(Quantum Dot) 구조 등으로 형성될 수 있다.
활성층(260)은 양자우물구조로 형성된 경우 예컨데, InxAlyGa(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 우물층과 InaAlbGa(1-a-b)N (0≤a≤1, 0≤b≤1, 0≤a+b≤1)을 갖는 장벽층을 갖는 단일 또는 양자우물구조를 가질 수 있다.
p형 반도체층(250)은 InxAlyGa(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료, 예를 들어 InAlGaN, GaN, AlGaN, InGaN, AlInN, AlN, InN 등에서 선택될 수 있으며, Mg, Zn, Ca, Sr, Ba 등의 p형 도펀트가 도핑될 수 있다.
한편 p형 반도체층(250) 아래에 p형 반도체층(250)과 반대의 극성을 갖는 반도체층을 형성할 수 있다. 즉, 최초 가정한 바와 같이, 제2 반도체층(250)이 p형 반도체층(250)일 경우, 그 아래 n형 반도체층이 더 배치될 수 있다. 이에 따라 실시 형태에 따른 발광 소자의 발광 구조층은 N-P 접합, P-N 접합, N-P-N 접합 및 P-N-P 접합 구조 중 적어도 하나를 포함하여 구성될 수 있다.
로우 캐리어 농도층(low carrier concentration layer)(280)은 n형 반도체층(240)의 내부에 형성되며, 그 내부 영역 중 비아홀(221)의 상부 영역에 형성될 수 있다. 또한, n형 반도체층(240) 내에 한 곳 또는 여러 곳에 위치할 수 있으며, 층이 균일하지 않게 형성되더라도 무방하다.
이러한 로우 캐리어 농도층(low carrier concentration layer)(280)은 n형 반도체층(240)보다 낮은 캐리어 농도를 갖는 것이 바람직하다. 예를 들어, 실리콘 도핑(Si doping)을 통해 주변의 n형 반도체층(240)보다 2/3이하의 도핑 농도를 가진 것일 수 있다. 또는, 도전형 도펀트가 도핑되지 않은 층으로서, n형 반도체층(240)에 비해 낮은 전기 전도성을 갖는 층일 수 있다.
n형 반도체층(240)은 도핑 농도의 차이에 따라 로우 캐리어 농도층(low carrier concentration layer)(280)에 비해 전기 전도도가 상대적으로 높다. 이에 따라, 로우 캐리어 농도층(low carrier concentration layer)(280)은 전도도가 상대적으로 높은 n형 반도체층(240)(로우 캐리어 농도층(low carrier concentration layer)(280)의 하부)으로 전자가 균일하게 퍼지도록 하여, 비아홀(221) 주위에만 집중되는 전류가 측면으로 퍼질 수 있도록 할 수 있다.
이와 같이, n형 반도체층(240)의 내부 영역 가운데 비아홀(221)의 가까운 위치에 로우 캐리어 농도층(low carrier concentration layer)(280)이 형성되면, 비아홀(221)을 통해 주입되는 전류가 측면으로 균일하게 퍼질 수 있게 되어, 비아홀(221) 주위에만 전류가 집중되는 현상을 완화시켜 줄 수 있다.
한편, 외부로 노출된 활성층(260)은 발광 소자(200)의 작동 중에 전류 누설 경로로 작용할 수 있으므로, 제2 도전층(230), 제2 반도체층(250), 활성층(260) 및 제1 반도체층(240)의 측벽에 패시베이션층(290)을 형성함으로써 이러한 문제를 방지할 수 있다. 제2 도전층(230)의 측벽부터 로우 캐리어 농도층(280)보다 낮은 제1 반도체층(240)의 측벽의 위치까지 형성될 수 있다. 패시베이션층(290)은 활성층(260)을 외부로부터 보호하고, 누설 전류가 흐르는 것을 억제하기 위한 것으로서, 실리콘 산화물(SiO2), 실리콘 질화물(SiOxNy, SixNy), 금속 산화물(Al2O3) 및 플루오린화물(fluoride) 계열의 화합물 중 어느 하나 이상을 포함하여 형성된 것일 수 있다.
[제2 실시 형태 및 변형예]
도 3a는 제2 실시 형태에 따른 발광 소자(300)의 단면을 나타낸 도면이다. 도 3b는 변형예에 따른 발광 소자(300)의 단면을 나타낸 도면이다.
먼저, 도 3a 및 3b를 참조하면, 제2 실시 형태에 따른 발광 소자(300)는 도전성 기판(310), n형 도전층(320), 비아홀(321), p형 도전층(330), 전극 패드부(331), n형 반도체층(340), p형 반도체층(350), 활성층(360), 절연층(370), 및 로우 캐리어 농도층(low carrier concentration layer)(380)을 포함한다.
도전성 기판(310)은 Au, Ni, Al, Cu, W, Si, Se, Mo, Cu-W, SiGe, GaN 및 GaAs 중 하나 이상의 물질을 포함하여 형성된 것일 수 있다. 예를 들어, 도전성 기판(310)은 Si와 Al의 합금 형태의 물질로 이루어진 것일 수 있다.
n형 도전층(320)은 도전성 기판(310) 상에 형성되어 있다. 여기서, n형 도전층(320)은, n형 도전층일 수 있으며, Al, Au, Pt, Ti, Cr, 및 W 중 하나 이상의 물질을 포함하여 형성된 것일 수 있다.
n형 도전층(320)은 하나 이상의 비아홀(321)을 포함할 수 있다. 비아홀(321)은 n형 도전층(320)으로부터 p형 도전층(330), p형 반도체층(350), 및 활성층(360)을 관통하고, n형 반도체층(340)의 일정 영역까지 돌출되도록 형성된 것일 수 있다.
n형 반도체층(340)은 비아홀(321)의 상부면과 접촉할 수 있다. 이에 따라, 도전성 기판(310)과 n형 반도체층(340)은 n형 도전층(320)을 통해 전기적으로 연결될 수 있다. n형 도전층(320)은 도전성 기판(310) 및 n형 반도체층(340)과 전기적으로 연결되므로 도전성 기판(310) 및 n형 반도체층(340)과 접촉 저항이 최소화되는 물질로 구성되는 것이 바람직하다.
절연층(370)은, n형 도전층(320)이 도전성 기판(310) 및 n형 반도체층(340)을 제외한 다른 층과 전기적으로 절연되도록 n형 도전층(320) 및 비아홀(321) 상에 형성될 수 있다. 보다 구체적으로, 절연층(370)은 n형 도전층(320)과 p형 도전층(370) 사이, 그리고 비아홀(321)의 측벽에 형성되어, n형 도전층(320)을 p형 도전층(370), p형 반도체층(350), 및 활성층(360)과 전기적으로 절연시킬 수 있다. 절연층(370)은 n형 반도체층(340)으로 돌출된 영역의 측벽에도 형성될 수 있다. 이러한 절연층(370)은 실리콘 산화물(SiO2), 실리콘 질화물(SiOxNy, SixNy), 금속 산화물(Al2O3) 및 플루오린화물(fluoride) 계열의 화합물 중 어느 하나 이상을 포함하여 형성된 것일 수 있다.
p형 도전층(330)은 절연층(370) 상에 형성될 수 있다. 물론, 비아홀(321)이 관통하는 일부 영역들에서는 p형 도전층(330)이 존재하지 않는다. 이러한 p형 도전층(330)은 p형 도전층일 수 있다.
p형 도전층(330)은 p형 반도체층(350), 오믹접촉을 하는 오믹층과, 활성층(360)에서 발생된 빛을 반사시켜 외부로 향하게 함으로써, 발광 효율을 높여주는 반사층을 포함할 수 있다.
p형 도전층(330)은 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IrOx, RuOx, RuOx/ITO, Ni/IrOx/Au, 및 Ni/IrOx/Au/ITO, Pt, Ni, Au, Rh, Pd, Ag, Al, Ir 중 적어도 하나를 포함할 수 있다.
p형 도전층(330)은 p형 반도체층(350)과 접촉하는 계면 중 일부가 노출된 영역, 즉 노출 영역을 적어도 하나 이상 구비할 수 있다. 이러한 노출 영역 상에는 외부 전원을 p형 도전층(330)에 연결하기 위한 전극 패드부(331)가 형성될 수 있다. 이러한 노출 영역 상에는 p형 반도체층(350), 활성층(360), n형 반도체층(340), 및 로우 캐리어 농도층(380)이 형성되어 있지 않다. 또한, 전극 패드부(331)는 제1 실시 형태의 전극 패드부(231a, 231b)와 같이, 발광 소자(300)의 모서리에 형성될 수 있는데, 이는 발광 소자(300)의 발광 면적을 최대화하기 위해서이다.
한편, 외부로 노출된 활성층(360)은 발광 소자(300)의 작동 중에 전류 누설 경로로 작용할 수 있으므로, 패시베이션층(미도시)을 발광 소자(300)의 측면에 형성함으로써 이러한 문제를 방지할 수 있다. 패시베이션층(미도시)은 발광 구조물 특히, 활성층(360)을 외부로부터 보호하고, 누설 전류가 흐르는 것을 억제하기 위한 것으로서, 실리콘 산화물(SiO2), 실리콘 질화물(SiOxNy, SixNy), 금속 산화물(Al2O3) 및 플루오린화물(fluoride) 계열의 화합물 중 어느 하나 이상을 포함하여 형성된 것일 수 있다.
p형 반도체층(350)은 p형 도전층(330) 상에 형성되고, 활성층(360)은 p형 반도체층(350) 상에 형성되며, n형 반도체층(340)은 활성층(360) 상에 형성될 수 있다.
n형 반도체층(340)은 InxAlyGa(1-x-y)N (0≤x≤1, 0 ≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료, 예를 들어 InAlGaN, GaN, AlGaN, InGaN, AlInN, AlN, InN 등에서 선택될 수 있으며, Si, Ge, Sn, Se, Te와 같은 n형 도펀트가 도핑될 수 있다.
활성층(260)은 단일 양자 우물 구조, 다중 양자 우물 구조(MQW : Multi Quantum Well), 양자선 구조 및 양자점 구조 중 어느 하나로 형성될 수 있으나, 이에 한정되는 것은 아니다.
활성층(260)은 3족-5족 원소의 화합물 반도체 재료를 이용하여 단일 또는 다중 양자 우물 구조, 양자 선(Quantum-Wire) 구조 또는 양자 점(Quantum Dot) 구조 등으로 형성될 수 있다.
활성층(360)은 양자우물구조로 형성된 경우 예컨데, InxAlyGa(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 우물층과 InaAlbGa(1-a-b)N (0≤a≤1, 0≤b≤1, 0≤a+b≤1)을 갖는 장벽층을 갖는 단일 또는 양자우물구조를 가질 수 있다.
p형 반도체층(350)은 InxAlyGa(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료, 예를 들어 InAlGaN, GaN, AlGaN, InGaN, AlInN, AlN, InN 등에서 선택될 수 있으며, Mg, Zn 등의 p형 도펀트가 도핑될 수 있다.
한편 p형 반도체층(350) 아래에 p형 반도체층(350)과 반대의 극성을 갖는 반도체층을 형성할 수 있다. 즉, 최초 가정한 바와 같이, 제2 반도체층(350)이 p형 반도체층(250)일 경우, 그 아래 n형 반도체층이 더 배치될 수 있다. 이에 따라 실시 형태에 따른 발광 소자의 발광 구조층은 N-P 접합, P-N 접합, N-P-N 접합 및 P-N-P 접합 구조 중 적어도 하나를 포함하여 구성될 수 있다.
로우 캐리어 농도층(low carrier concentration layer)(380)은 n형 반도체층(340)으로 돌출된 비아홀(221)의 영역에 의하여 관통되도록 형성될 수 있다. 예를 들어, 도 3a에 도시된 바와 같이, 로우 캐리어 농도층(low carrier concentration layer)(380)은 돌출된 복수의 비아홀(321)의 영역에 의해 관통되는 하나의 층으로 구성된 것일 수 있다. 또는, 도 3b에 도시된 바와 같이, 돌출된 복수의 비아홀(321)에 의하여 각각 관통되는 복수의 층으로 구성된 것일 수 있다. 즉, 로우 캐리어 농도층(380)은 복수의 층으로 나누어져 구성된 것일 수 있으며, 그 복수의 로우 캐리어 농도층(380)은 각각 복수의 비아홀(321)에 의해 관통되도록 형성된 것일 수 있다. 이때, 하나의 로우 캐리어 농도층(380)은 적어도 하나의 비아홀(380)에 의해 관통되도록 형성된 것일 수 있으며, 두 개 이상의 비아홀(321)에 의해 관통되도록 형성된 것일 수 있다. 여기서 물론, 비아홀(321)이 관통하는 로우 캐리어 농도층(380) 영역에는 로우 캐리어 농도층(380)이 존재하지 않는다.
이러한 로우 캐리어 농도층(low carrier concentration layer)(380)은 n형 반도체층(340)보다 낮은 도핑 농도를 갖는 것이 바람직하다. 예를 들어, 실리콘 도핑(Si doping)을 통해 주변의 n형 반도체층(340)보다 2/3이하의 도핑 농도를 가진 것일 수 있다. 또는, 도전형 도펀트가 도핑되지 않은 층으로서, n형 반도체층(240)에 비해 낮은 전기 전도성을 갖는 층일 수 있다.
n형 반도체층(340)은 도핑 농도의 차이에 따라 로우 캐리어 농도층(low carrier concentration layer)(380)에 비해 전기 전도도가 상대적으로 높다. 이에 따라, 로우 캐리어 농도층(low carrier concentration layer)(380)은 전도도가 상대적으로 높은 n형 반도체층(340)(로우 캐리어 농도층(low carrier concentration layer)(380)의 하부)으로 전자가 균일하게 퍼지도록 하여, 비아홀(321) 주위에만 집중되는 전류가 측면으로 퍼질 수 있도록 할 수 있다.
이와 같이, 비아홀(321)의 가까운 위치에 로우 캐리어 농도층(low carrier concentration layer)(380)이 형성되면, 비아홀(321)을 통해 주입되는 전류가 측면으로 균일하게 퍼질 수 있게 되어, 비아홀(321) 주위에만 전류가 집중되는 현상을 완화시켜 줄 수 있다.
한편, 외부로 노출된 활성층(360)은 발광 소자(300a, 300b)의 작동 중에 전류 누설 경로로 작용할 수 있으므로, 제2 도전층(330), 제2 반도체층(350), 활성층(360) 및 제1 반도체층(340)의 측벽에 패시베이션층(390)을 형성함으로써 이러한 문제를 방지할 수 있다. 제2 도전층(330)의 측벽부터 로우 캐리어 농도층(380)보다 낮은 제1 반도체층(340)의 측벽의 위치까지 형성될 수 있다. 패시베이션층(390)은 활성층(360)을 외부로부터 보호하고, 누설 전류가 흐르는 것을 억제하기 위한 것으로서, 실리콘 산화물(SiO2), 실리콘 질화물(SiOxNy, SixNy), 금속 산화물(Al2O3) 및 플루오린화물(fluoride) 계열의 화합물 중 어느 하나 이상을 포함하여 형성된 것일 수 있다.
[발광 소자 패키지]
이하, 도 4를 참조하여 일실시 형태에 따른 발광 소자 패키지에 관하여 설명한다. 도 4는 발광 소자의 패키지(1000)를 개략적으로 나타낸 단면도이다.
도 4에 도시된 바와 같이, 실시 형태에 따른 발광 소자 패키지(1000)는 패키지 몸체(1100), 제1 전극층(1110), 제2 전극층(1120), 발광 소자(1200) 및 충진재(1300)를 포함한다.
패키지 몸체(1100)는 실리콘 재질, 합성수지 재질, 또는 금속 재질을 포함하여 형성될 수 있으며, 발광 소자(1200)의 주위에 경사면이 형성되어 광추출 효율을 높일 수 있다.
제1 전극층(1110) 및 제2 전극층(1120)은 패키지 몸체(1100)에 설치된다. 제1 전극층(1100) 및 제2 전극층(1120)은 서로 전기적으로 분리되며, 발광 소자(1200)에 전원을 제공한다. 또한, 제1 전극층(1110) 및 제2 전극층(1120)은 발광 소자(1200)에서 발생된 광을 반사시켜 광 효율을 증가시킬 수 있으며, 발광 소자(1200)에서 발생된 열을 외부로 배출시키는 역할을 할 수도 있다.
발광 소자(1200)는 제1 전극층(1100) 및 제2 전극층(1120)과 전기적으로 연결된다. 발광 소자(1200)는 패키지 몸체(1100) 상에 설치되거나 제1 전극층(1100) 또는 제2 전극층(1120) 상에 설치될 수 있다.
발광 소자(1200)는 제1 전극층(1110) 및 제2 전극층(1120)과 와이어 방식, 플립칩 방식 또는 다이 본딩 방식 중 어느 하나에 의해 전기적으로 연결될 수도 있다.
충진재(1300)는 발광 소자(1200)를 포위하여 보호할 수 있도록 형성될 수 있다. 또한, 충진재(1300)에는 형광체(1310)가 포함되어 발광 소자(1200)에서 방출된 광의 파장을 변화시킬 수 있다.
발광 소자 패키지(1000)는 상기에 개시된 실시 형태들의 발광 소자 중 적어도 하나를 하나 또는 복수 개로 탑재할 수 있으며, 이에 대해 한정하지는 않는다.
실시 형태에 따른 발광 소자 패키지(1000)는 복수 개가 기판 상에 어레이되며, 발광 소자 패키지(1000)의 광 경로 상에 광학 부재인 도광판, 프리즘 시트, 확산 시트 등이 배치될 수 있다. 이러한 발광 소자 패키지(1000), 기판, 광학 부재는 라이트 유닛으로 기능할 수 있다.
또 다른 실시 형태는 상술한 실시 형태들에 기재된 반도체 발광 소자 또는 발광 소자 패키지를 포함하는 표시 장치, BUL, 조명 시스템 등으로 구현될 수 있으며, 예를 들어, 조명 시스템은 램프, 가로 등을 포함할 수 있다.
이상에서 보는 바와 같이, 본 발명이 속하는 기술 분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시 될 수 있다는 것을 이해할 수 있을 것이다.
그러므로, 이상에서 기술한 실시 형태는 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로 이해해야만 하고, 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
200, 300: 발광 소자
210, 310: 도전성 기판
220, 320: 제1 도전층
221, 222, 223, 321, 322, 323: 비아홀
230, 330: 제2 도전층
231, 331: 전극 패드부
240, 340: 제1 반도체층
250, 350: 제2 반도체층
260, 360: 활성층
270, 370: 절연층
280, 380: 로우 캐리어 농도층

Claims (12)

  1. 삭제
  2. 도전성 기판;
    상기 도전성 기판 상에 형성된 제1 도전층;
    상기 제1 도전층 상에 형성된 제2 도전층;
    상기 제2 도전층 상에 형성된 제2 반도체층;
    상기 제2 반도체층 상에 형성된 활성층;
    상기 활성층 상에 형성되고, 로우 캐리어 농도층을 포함하는 제1 반도체층; 및
    절연층;을 포함하고,
    상기 제1 도전층은, 상기 제2 도전층, 상기 제2 반도체층 및 상기 활성층을 관통하고 상기 제1 반도체층의 일정 영역까지 돌출하여, 상기 제1 반도체층과 전기적으로 연결되도록 형성된 하나 이상의 비아홀을 포함하고,
    상기 절연층은, 상기 제1 도전층과 상기 제2 도전층 사이, 및 상기 비아홀의 측벽에 형성되고,
    상기 로우 캐리어 농도층은, 상기 비아홀의 영역 중 상기 제1 반도체층으로 돌출된 영역에 의하여 관통되며, 상기 제1 반도체층보다 낮은 전도성을 갖는 발광 소자.
  3. 제2항에 있어서,
    상기 로우 캐리어 농도층은 복수의 층을 포함하는, 발광 소자.
  4. 제2항에 있어서,
    상기 제2 도전층은 상기 제2 반도체층과 계면을 이루는 표면 중 일부가 노출된 영역을 하나 이상 구비하고,
    상기 제2 도전층의 노출된 영역 상에 배치된 전극 패드부를 더 포함하는, 발광 소자.
  5. 제4항에 있어서,
    상기 전극 패드부는 발광 소자의 모서리에 배치된, 발광 소자.
  6. 제2항에 있어서,
    상기 도전성 기판은, Au, Ni, Al, Cu, W, Si, Se, Mo, Cu-W, SiGe, GaN 및 GaAs 중 하나 이상의 물질을 포함하는, 발광 소자.
  7. 제2항에 있어서,
    상기 제1 도전층은, Al, Au, Pt, Ti, Cr, 및 W 중 하나 이상의 물질을 포함하는, 발광 소자.
  8. 제2항에 있어서,
    상기 제2 도전층은, ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IrOx, RuOx, RuOx/ITO, Ni/IrOx/Au, 및 Ni/IrOx/Au/ITO, Pt, Ni, Au, Rh, Pd, Ag, Al, Ir 중 하나 이상의 물질을 포함하는, 발광 소자.
  9. 제2항에 있어서,
    상기 제2 도전층은 상기 활성층으로부터 발생된 빛을 반사시키는, 발광 소자.
  10. 제2항에 있어서,
    상기 로우 캐리어 농도층은 상기 제1 반도체층의 도핑 농도보다 2/3 이하의 농도로 도핑된, 발광 소자.
  11. 제2항에 있어서,
    상기 활성층의 누설 전류를 억제하기 위해, 상기 제2 도전층, 상기 제2 반도체층, 상기 활성층 및 상기 제1 반도체층의 측벽에 배치된 패시베이션층을 더 포함하는, 발광 소자.
  12. 제2항에 있어서,
    상기 로우 캐리어 농도층은 상기 비아홀 주위에 집중된 전자를 상기 로우 캐리어 농도층의 하부로 퍼지게 하는, 발광 소자.

KR1020100097281A 2010-10-06 2010-10-06 발광 소자 Expired - Fee Related KR101761386B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020100097281A KR101761386B1 (ko) 2010-10-06 2010-10-06 발광 소자
US13/252,461 US8384110B2 (en) 2010-10-06 2011-10-04 Light emitting device
EP16154884.7A EP3043393B1 (en) 2010-10-06 2011-10-05 Light emitting device
EP11183904.9A EP2439794B1 (en) 2010-10-06 2011-10-05 Light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100097281A KR101761386B1 (ko) 2010-10-06 2010-10-06 발광 소자

Publications (2)

Publication Number Publication Date
KR20120035637A KR20120035637A (ko) 2012-04-16
KR101761386B1 true KR101761386B1 (ko) 2017-07-25

Family

ID=44719709

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100097281A Expired - Fee Related KR101761386B1 (ko) 2010-10-06 2010-10-06 발광 소자

Country Status (3)

Country Link
US (1) US8384110B2 (ko)
EP (2) EP3043393B1 (ko)
KR (1) KR101761386B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015156588A1 (ko) 2014-04-07 2015-10-15 엘지이노텍 주식회사 발광소자 및 조명시스템
DE102018131404A1 (de) * 2018-12-07 2020-06-10 Osram Opto Semiconductors Gmbh Optoelektronisches halbleiterbauteil und verfahren zur herstellung von optoelektronischen halbleiterbauteilen
CN111593310B (zh) * 2020-05-09 2021-06-08 哈尔滨工业大学 一种利用磁控溅射制备高光电稳定性透明导电膜的方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009155897A1 (de) * 2008-06-27 2009-12-30 Osram Opto Semiconductors Gmbh Verfahren zur herstellung eines optoelektronischen bauelementes und ein optoelektronisches bauelement

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI220798B (en) * 2003-03-07 2004-09-01 Hitachi Cable Light-emitting diode array
KR100931509B1 (ko) * 2006-03-06 2009-12-11 엘지이노텍 주식회사 질화물 반도체 발광소자 및 그 제조방법
DE102007022947B4 (de) * 2007-04-26 2022-05-05 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterkörper und Verfahren zur Herstellung eines solchen
DE102008032318A1 (de) * 2008-03-31 2009-10-01 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines solchen
DE102008034708A1 (de) * 2008-07-25 2010-02-04 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
TWI422063B (zh) * 2008-11-14 2014-01-01 Samsung Electronics Co Ltd 半導體發光裝置
KR101134720B1 (ko) * 2009-02-16 2012-04-13 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
KR101028251B1 (ko) * 2010-01-19 2011-04-11 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009155897A1 (de) * 2008-06-27 2009-12-30 Osram Opto Semiconductors Gmbh Verfahren zur herstellung eines optoelektronischen bauelementes und ein optoelektronisches bauelement

Also Published As

Publication number Publication date
EP2439794A2 (en) 2012-04-11
US8384110B2 (en) 2013-02-26
EP3043393B1 (en) 2021-06-16
US20120086033A1 (en) 2012-04-12
KR20120035637A (ko) 2012-04-16
EP2439794A3 (en) 2014-10-29
EP2439794B1 (en) 2016-04-13
EP3043393A1 (en) 2016-07-13

Similar Documents

Publication Publication Date Title
KR101761385B1 (ko) 발광 소자
US10593836B2 (en) Light-emitting device
JP6706900B2 (ja) 発光素子及び照明システム
KR101720304B1 (ko) 발광 소자
US8536591B2 (en) Light emitting device and lighting system
KR102175345B1 (ko) 발광소자 및 조명시스템
KR102376468B1 (ko) 적색 발광소자 및 조명장치
KR101793276B1 (ko) 발광 소자
KR102163956B1 (ko) 발광소자 및 조명시스템
KR20120129029A (ko) 발광 소자
KR101761386B1 (ko) 발광 소자
KR20150140938A (ko) 발광소자 및 발광 소자 패키지
KR102200000B1 (ko) 발광소자 및 조명시스템
KR102075059B1 (ko) 발광 소자 및 발광 소자 패키지
KR20120006348A (ko) 발광소자
KR102181429B1 (ko) 발광소자 및 조명시스템
KR102181404B1 (ko) 발광소자 및 조명시스템
KR101683583B1 (ko) 발광 소자
KR102299735B1 (ko) 발광소자 및 조명시스템
KR102181398B1 (ko) 발광소자 및 조명시스템
KR20160096328A (ko) 발광 소자 및 발광 소자 패키지
KR20130074037A (ko) 발광소자
KR20170022084A (ko) 발광소자 및 이를 포함하는 발광소자 패키지
KR20120134327A (ko) 발광소자
KR20160123842A (ko) 발광소자 및 조명장치

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20101006

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20151006

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20101006

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20161014

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20170425

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20170719

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20170720

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20200609

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20210615

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20220613

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20230613

Start annual number: 7

End annual number: 7

PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20250429