[go: up one dir, main page]

KR20160044691A - 액정 표시 장치 - Google Patents

액정 표시 장치 Download PDF

Info

Publication number
KR20160044691A
KR20160044691A KR1020140139241A KR20140139241A KR20160044691A KR 20160044691 A KR20160044691 A KR 20160044691A KR 1020140139241 A KR1020140139241 A KR 1020140139241A KR 20140139241 A KR20140139241 A KR 20140139241A KR 20160044691 A KR20160044691 A KR 20160044691A
Authority
KR
South Korea
Prior art keywords
plate unit
lower plate
electrode
liquid crystal
sub
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
KR1020140139241A
Other languages
English (en)
Inventor
권오정
윤성재
이혁진
신기철
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020140139241A priority Critical patent/KR20160044691A/ko
Priority to US14/705,791 priority patent/US9804452B2/en
Publication of KR20160044691A publication Critical patent/KR20160044691A/ko
Ceased legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134336—Matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1337—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
    • G02F1/133707—Structures for producing distorted electric fields, e.g. bumps, protrusions, recesses, slits in pixel electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1337—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
    • G02F1/133753—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers with different alignment orientations or pretilt angles on a same surface, e.g. for grey scale or improved viewing angle
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134345—Subdivided pixels, e.g. for grey scale or redundancy

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명의 일 실시예에 따른 액정 표시 장치는 제1 절연 기판, 상기 제1 절연 기판 위에 위치하는 하판 단위 전극, 상기 제1 절연 기판과 마주하는 제2 절연 기판, 상기 제2 절연 기판 위에 위치하며, 상기 하판 단위 전극과 마주하는 상판 전극, 그리고 상기 하판 단위 전극 및 상기 상판 전극 사이에 위치하며 액정 분자를 가지는 액정층을 포함하고, 상기 하판 단위 전극은 하나의 단위 영역을 형성하고, 상기 단위 영역은 상기 액정 분자의 배열에 따른 복수의 부영역을 포함하며, 상기 하판 단위 전극은 상기 복수의 부영역 사이의 경계 가운데에 위치하는 중심 패턴 및 상기 중심 패턴과 연결되며 서로 다른 두 부영역에서 서로 다른 방향으로 연장되는 복수의 미세 가지부를 포함하는 제1 하판 단위 전극, 및 상기 제1 하판 단위 전극 위에 위치하며, 상기 복수의 부영역 사이의 경계를 이루는 십자형 줄기부를 포함하는 제2 하판 단위 전극을 포함한다.

Description

액정 표시 장치{LIQUID CRYSTAL DISPLAY DEVICE}
본 발명은 액정 표시 장치에 관한 것이다.
액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중 하나로서, 화소 전극과 공통 전극 등 전기장 생성 전극(field generating electrode)이 형성되어 있는 두 장의 표시판과 그 사이에 들어 있는 액정층을 포함한다. 액정 표시 장치는 전기장 생성 전극에 전압을 인가하여 액정층에 전기장을 생성하고 이를 통하여 액정층의 액정 분자들의 방향을 결정하고 입사광의 편광을 제어함으로써 영상을 표시한다.
액정 표시 장치 중에서 전기장이 인가되지 않은 상태에서 액정 분자의 장축을 상하 표시판에 대하여 수직을 이루도록 배열한 수직 배향 방식(vertically aligned mode) 액정 표시 장치는 대비비가 크고 넓은 기준 시야각 구현이 용이하여 각광받고 있다.
이러한 수직 배향 모드 액정 표시 장치에서 광시야각을 구현하기 위하여 하나의 화소에 액정의 배향 방향이 다른 복수의 도메인(domain)을 형성할 수 있다.
이와 같이 복수의 도메인을 형성하는 수단의 한 예로는 전기장 생성 전극에 슬릿 등의 절개부를 형성하는 등의 방법이 있다. 이 방법은 절개부의 가장자리(edge)와 이와 마주하는 전기장 생성 전극 사이에 형성되는 프린지 필드(fringe field)에 의해 액정이 재배열됨으로써 복수의 도메인을 형성할 수 있다.
도메인 형성 수단이 구비된 액정 표시 장치의 예로는, 상하 기판 모두에 도메인 형성 수단이 구비된 VA(Vertical alignment) 모드 액정 표시 장치 및 하부 기판에만 미세 패턴을 형성하고 상부 기판에는 패턴을 형성하지 않은 패턴리스 VA(Patternless VA) 모드 액정 표시 장치 등이 있다. 표시 영역은 도메인 형성 수단에 의하여 다수의 도메인으로 구획되고 각 도메인 내에서 액정들은 대체로 동일한 방향으로 기울어진다.
최근에는 광시야각을 구현하면서 액정의 응답 속도를 빠르게 하기 위하여 전기장이 인가되지 않은 상태에서 액정이 선경사(pretilt)를 가지도록 하는 초기 배향 방법이 제안되었다. 액정이 여러 방향으로 선경사를 갖도록 하기 위해 배향 방향이 여러 방향인 배향막을 쓰거나 액정층에 액정을 프리 틸트시키기 위한 배향 보조제를 첨가하고 액정층에 전기장을 가한 다음 배향 보조제를 경화시킨다. 열 또는 자외선 등의 광에 의해 경화된 배향 보조제는 액정이 특정 방향으로 선경사를 가지도록 할 수 있다. 이때 액정층에 전기장을 생성하기 위해 전기장 생성 전극 각각에 전압을 인가한다.
그러나 이러한 선경사를 위한 배향 보조제를 포함하는 액정 표시 장치를 제조하기 위해서는 배향 보조제 및 자외선 경화 공정 등이 추가되어야 하므로 새로운 공정 라인이 필요하고 비용이 추가된다. 따라서 액정 표시 장치의 제조 비용 또한 높아지고 추가 제조 설비가 필요하며 제조 공정이 복잡해지는 문제점이 있다.
본 발명이 해결하고자 하는 과제는 액정 표시 장치의 추가 제조 설비 필요 없이 낮은 제조 비용 및 간단한 제조 공정으로 제조될 수 있고 액정 제어력 및 투과율이 높은 액정 표시 장치를 제공하는 것이다.
본 발명이 해결하고자 하는 또 다른 과제는 커브드 표시 장치에서 미스 얼라인(miss-align) 에 따른 텍스쳐나 얼룩과 같은 표시 불량을 개선하는 것이다.
본 발명의 일 실시예에 따른 액정 표시 장치는 제1 절연 기판, 상기 제1 절연 기판 위에 위치하는 하판 단위 전극, 상기 제1 절연 기판과 마주하는 제2 절연 기판, 상기 제2 절연 기판 위에 위치하며, 상기 하판 단위 전극과 마주하는 상판 전극, 그리고 상기 하판 단위 전극 및 상기 상판 전극 사이에 위치하며 액정 분자를 가지는 액정층을 포함하고, 상기 하판 단위 전극은 하나의 단위 영역을 형성하고, 상기 단위 영역은 상기 액정 분자의 배열에 따른 복수의 부영역을 포함하며, 상기 하판 단위 전극은 상기 복수의 부영역 사이의 경계 가운데에 위치하는 중심 패턴 및 상기 중심 패턴과 연결되며 서로 다른 두 부영역에서 서로 다른 방향으로 연장되는 복수의 미세 가지부를 포함하는 제1 하판 단위 전극, 및 상기 제1 하판 단위 전극 위에 위치하며, 상기 복수의 부영역 사이의 경계를 이루는 십자형 줄기부를 포함하는 제2 하판 단위 전극을 포함한다.
상기 제1 하판 단위 전극 및 상기 제2 하판 단위 전극 사이에 위치하는 보호층을 더 포함하고, 상기 제1 하판 단위 전극 및 상기 제2 하판 단위 전극은 동일한 전압을 인가받을 수 있다.
상기 제1 하판 단위 전극 및 상기 제2 하판 단위 전극은 접촉 구멍을 통해 연결될 수 있다.
상기 액정 표시 장치는 상기 절연 기판 위에 위치하며, 절연되어 교차하는 게이트선과 데이터선, 및 상기 게이트선과 상기 데이터선에 연결되어 있는 박막 트랜지스터를 더 포함하고, 적어도 하나 이상의 상기 하판 단위 전극을 포함하는 하판 전극은 상기 박막 트랜지스터에 연결될 수 있다.
상기 보호층은 하기 식 1을 만족할 수 있다.
Figure pat00001
(식 1)
상기 Vlc는 상기 액정층에 걸리는 유효 전압이고, 상기 Vapplied는 상기 액정층에 인가하는 전압이고, 상기 dp는 보호층의 두께이고, 상기 dlc는 액정층의 두께이고, 상기εp는 보호층의 유전율이며 상기 εlc는 액정층의 유전율이다.
상기 보호층은 전압 강하율(Vlc/Vapplied)이 약 0.8 이상 내지 약 0.95 이하일 수 있다.
상기 보호층의 두께는 약 2000Å 내지 약 9000Å일 수 있다.
상기 보호층의 재질은 SiNx일 수 있다.
상기 중심 패턴의 면적은 상기 하판 단위 전극 면적의 약 30% 내지 약 50%일 수 있다.
상기 십자형 줄기부의 폭은 약 3μm 내지 약 10μm일 수 있다.
하나의 화소 영역은 복수의 상기 단위 영역을 포함하고, 상기 화소 영역은 하나의 입력 영상 신호에 대해 서로 같거나 다른 휘도를 표시할 수 있는 제1 부화소 및 제2 부화소를 포함하고, 상기 제1 부화소 및 상기 제2 부화소 각각은 상기 하판 단위 전극 및 상기 상판 전극을 포함하고, 상기 제2 부화소가 포함하는 상기 하판 단위 전극의 수는 상기 제1 부화소가 포함하는 상기 하판 단위 전극의 수보다 많을 수 있다.
상기 제1 부화소와 상기 제2 부화소는 상기 게이트선을 사이에 두고 이격될 수 있다.
상기 박막 트랜지스터는 상기 제1 부화소에 연결된 제1 박막 트랜지스터와 상기 제2 부화소에 연결된 제2 박막 트랜지스터를 포함할 수 있다.
상기 데이터선 위에 위치하는 색필터 및 차광 부재를 더 포함할 수 있다.
상기 액정 표시 장치는 일 수 있다.
상기 상판 전극은 패턴이 없는 면형일 수 있다.
이상과 같은 본 발명의 실시예에 따르면 액정 표시 장치의 추가 제조 설비 필요 없이 낮은 제조 비용 및 간단한 제조 공정으로 제조될 수 있고 액정 제어력 및 투과율이 높은 액정 표시 장치가 제공된다.
또한 커브드 표시 장치에 적용함에 있어서 미스 얼라인에 의한 텍스쳐나 얼룩과 같은 표시 불량을 줄일 수 있다.
도 1은 본 발명의 일 실시예에 따른 회로도이다.
도 2는 본 발명의 일 실시예에 따른 한 화소의 평면도이다.
도 3은 도 2의 III-III선에 따라 자른 단면도이다.
도 4는 본 발명의 일 실시예에 따른 제1 하판 단위 전극의 평면도이다.
도 5는 본 발명의 일 실시예에 따른 제2 하판 단위 전극의 평면도이다.
도 6은 본 발명의 일 실시예의 일부 구성요소에 대한 등전위선을 나타낸 단면도이다.
도 7(a) 내지 도 7(b)는 본 발명의 일 실시예에 따른 단위 전극의 이미지이다.
도 8(a) 내지 도 9(b)는 비교예에 따른 단위 전극의 이미지이다.
도 10은 실시예 및 비교예에 대한 휘도 변화율 그래프이다.
도 11 내지 도 13은 본 발명의 일 실시예에 따라 보호층의 두께가 상이한 단위 전극에 대한 이미지이다.
도 14는 비교예에 대한 텍스쳐 발현 이미지이다.
도 15는 실시예 및 비교예에 대한 투과율 그래프이다.
도 16은 보호층 두께에 대한 전압 강하율에 대한 그래프이다.
도 17 내지 도 19는 본 발명의 실시예에 따라 중심 패턴의 면적이 상이한 단위 전극에 대한 이미지이다.
도 20은 비교예에 대한 텍스쳐 발현 이미지이다.
그러면 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우 뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
이하에서 도 1 내지 3을 참조하여 본 발명의 한 실시예에 따른 액정 표시 장치를 설명한다.
도 1은 본 발명의 한 실시예에 따른 액정 표시 장치의 한 화소의 등가 회로도이고, 도 2는 본 발명의 한 실시예에 따른 액정 표시 장치의 한 화소의 평면도이고, 도 3은 도 1의 액정 표시 장치의 II-II 선을 따라 잘라 도시한 단면도이다.
도 1을 참조하면, 본 발명의 한 실시예에 따른 액정 표시 장치는 게이트선(121), 감압 게이트선(123), 그리고 데이터선(171)을 포함하는 신호선과 이에 연결된 화소(PX)를 포함한다.
각 화소(PX)는 제1 및 제2 부화소(PXa, PXb)를 포함한다. 제1 부화소(PXa)는 제1 스위칭 소자(Qa), 제1 액정 축전기(Clca), 그리고 제1 유지 축전기(Csta)를 포함하고, 제2 부화소(PXb)는 제2 및 제3 스위칭 소자(Qb, Qc), 제2 액정 축전기(Clcb), 제2 유지 축전기(Cstb), 그리고 감압 축전기(Cstd)를 포함한다.
제1 및 제2 스위칭 소자(Qa, Qb)는 각각 게이트선(121) 및 데이터선(171)에 연결되어 있으며, 제3 스위칭 소자(Qc)는 감압 게이트선(123)에 연결되어 있다.
제1 및 제2 스위칭 소자(Qa, Qb)는 박막 트랜지스터 등의 삼단자 소자로서, 그 제어 단자는 게이트선(121)과 연결되어 있고, 입력 단자는 데이터선(171)과 연결되어 있으며, 출력 단자는 제1 및 제2 액정 축전기(Clca, Clcb)와 제1 및 제2 유지 축전기(Csta, Cstb)에 각각 연결되어 있다.
제3 스위칭 소자(Qc) 역시 박막 트랜지스터 등의 삼단자 소자로서, 제어 단자는 감압 게이트선(123)과 연결되어 있고, 입력 단자는 제2 액정 축전기(Clcb)와 연결되어 있으며, 출력 단자는 감압 축전기(Cstd)와 연결되어 있다.
감압 축전기(Cstd)는 제3 스위칭 소자(Qc)의 출력 단자와 공통 전압에 연결되어 있다.
이러한 화소(PX)의 동작에 대해 설명하면, 먼저 게이트선(121)에 게이트 온 전압이 인가되면 이에 연결된 제1 및 제2 박막 트랜지스터(Qa, Qb)가 턴온된다. 이에 따라 데이터선(171)의 데이터 전압은 턴온된 제1 및 제2 스위칭 소자(Qa, Qb)를 통하여 제1 및 제2 액정 축전기(Clca, Clcb)에 인가되어 제1 및 제2 액정 축전기(Clca, Clcb)는 데이터 전압과 공통 전압의 차이로 충전된다. 이 때 감압 게이트선(123)에는 게이트 오프 전압이 인가된다.
다음, 게이트선(121)에 게이트 오프 전압이 인가됨과 동시에 감압 게이트선(123)에 게이트 온 전압이 인가되면 게이트선(121)에 연결된 제1 및 제2 스위칭 소자(Qa, Qb)는 턴오프되고, 제3 스위칭 소자(Qc)는 턴온된다. 이에 따라 제2 스위칭 소자(Qb)의 출력 단자와 연결된 제2 액정 축전기(Clcb)의 충전 전압이 하강한다. 따라서 프레임 반전으로 구동되는 액정 표시 장치의 경우 제2 액정 축전기(Clcb)의 충전 전압을 제1 액정 축전기(Clca)의 충전 전압보다 항상 낮게 할 수 있다. 따라서 제1 및 제2 액정 축전기(Clca, Clcb)의 충전 전압을 다르게 하여 액정 표시 장치의 측면 시인성을 향상할 수 있다.
그러면 도 2 내지 도 3을 참조하여 도 1에 도시한 회로 구조를 가지는 본 발명의 한 실시예에 따른 액정 표시 장치에 대해 설명한다. 앞에서 설명한 실시예와 동일한 구성 요소에 대해서는 동일한 도면 부호를 부여하고, 동일한 설명은 생략한다.
도 2는 본 발명의 일 실시예에 따른 액정 표시 장치의 한 화소의 평면도이고, 도 3는 도 2의 액정 표시 장치의 II-II 선을 따라 잘라 도시한 단면도이다.
본 발명의 한 실시예에 따른 액정 표시 장치는 서로 마주하는 하부 표시판(100)과 상부 표시판(200), 이들 두 표시판(100, 200) 사이에 들어 있는 액정층(3)을 포함한다.
먼저 하부 표시판(100)에 대하여 설명하면, 제1 절연 기판(110) 위에 게이트선(121), 감압 게이트선(123) 및 유지 전극선(125)을 포함하는 복수의 게이트 도전체가 위치한다. 게이트선(121) 및 감압 게이트선(123)은 주로 가로 방향으로 뻗어 있으며 게이트 신호를 전달한다.
게이트선(121)은 제1 게이트 전극(124a) 및 제2 게이트 전극(124b)을 포함하고, 감압 게이트선(123)은 제3 게이트 전극(124c)을 포함할 수 있다. 제1 게이트 전극(124a) 및 제2 게이트 전극(124b)은 서로 연결되어 있다. 유지 전극선(125)도 주로 가로 방향으로 뻗을 수 있고 공통 전압(Vcom) 등의 정해진 전압을 전달한다.
유지 전극선(125)은 유지 확장부(126), 게이트선(121)에 대략 수직하게 위로 뻗은 한 쌍의 세로부(128), 그리고 한 쌍의 세로부(128)를 연결하는 가로부(127)를 포함할 수 있으나, 유지 전극선(125)의 구조는 이에 한정되는 것은 아니다.
게이트 도전체 위에는 게이트 절연막(140)이 위치하고, 그 위에는 반도체(151)가 위치한다.
반도체(151)는 주로 세로 방향으로 뻗을 수 있으며, 제1 및 제2 게이트 전극(124a, 124b)을 향하여 뻗어 나와 있다. 반도체(151)는 서로 연결되어 있는 제1 및 제2 반도체(154a, 154b), 그리고 제2 반도체(154b)와 연결된 제3 반도체(154c)를 포함한다.
반도체(151) 위에는 저항성 접촉 부재(161)가 위치하고, 제1 반도체(154a) 위에는 제1 저항성 접촉 부재(163a, 165a)가 위치하고, 제2 반도체(154b) 및 제3 반도체(154c)위에도 각각 저항성 접촉 부재가 위치할 수 있다. 그러나 반도체(151)가 산화물 반도체 재질인 경우 저항성 접촉 부재(161, 163a, 165a)는 생략될 수도 있다.
저항성 접촉 부재(161, 163a, 165a) 위에는 데이터선(171), 제1 드레인 전극(175a), 제2 드레인 전극(175b), 그리고 제3 드레인 전극(175c)을 포함하는 데이터 도전체가 위치한다.
데이터선(171)은 제1 게이트 전극(124a) 및 제2 게이트 전극(124b)을 향하여 뻗은 제1 소스 전극(173a) 및 제2 소스 전극(173b)을 포함할 수 있다.
제1 드레인 전극(175a) 및 제2 드레인 전극(175b)의 막대형 끝 부분은 제1 소스 전극(173a) 및 제2 소스 전극(173b)으로 일부 둘러싸여 있다. 제2 드레인 전극(175b)의 넓은 한 쪽 끝 부분은 다시 연장되어 U자 형태로 굽은 제3 소스 전극(173c)을 이룰 수 있다. 제3 드레인 전극(175c)의 넓은 끝 부분(177c)은 유지 확장부(126)와 중첩하여 감압 축전기(Cstd)를 이루며, 막대형 끝 부분은 제3 소스 전극(173c)으로 일부 둘러싸여 있다.
제1/제2/제3 게이트 전극(124a/124b/124c), 제1/제2/제3 소스 전극(173a/173b/173c) 및 제1/제2/제3 드레인전극(175a/175b/175c)은 제1/제2/제3 반도체(154a/154b/154c)와 함께 하나의 제1/제2/제3 박막 트랜지스터(Qa/Qb/Qc)를 이룬다.
데이터 도전체(171, 175a, 175b, 175c) 및 노출된 반도체(154a, 154b, 154c) 부분 위에는 제1 보호층(180p)이 위치하고, 그 위에는 색필터(230) 및 차광 부재(220)가 위치할 수 있다.
차광 부재(220)는 제1 박막 트랜지스터(Qa) 및 제2 박막 트랜지스터(Qb) 위에 위치하는 개구부(227), 제1 드레인 전극(175a)의 넓은 끝 부분 위에 위치하는 개구부(226a), 제2 드레인전극(175b)의 넓은 끝 부분 위에 위치하는 개구부(226b), 그리고 제3 박막 트랜지스터(Qc) 위에 위치하는 개구부(228)를 포함할 수 있다. 이와 달리 색필터(230) 및 차광 부재(220) 중 적어도 하나는 상부 표시판(200)에 위치할 수도 있다.
색필터(230) 및 차광 부재(220) 위에는 제2 보호층(180q)이 위치한다. 제1 보호층(180p) 및 제2 보호층(180q)에는 제1 드레인 전극(175a) 및 제2 드레인 전극(175b)을 각각 드러내는 복수의 접촉 구멍(185a, 185b)이 형성되어 있다.
제2 보호층(180q) 위에는 제1 부화소 전극(191a) 및 제2 부화소 전극(191b)을 포함하는 하판 전극이 위치한다. 제1 부화소 전극(191a)과 제2 부화소 전극(191b)은 후술할 도 4 및 도 5의 형상을 각각 포함할 수 있다.
특히 측면 시인성 향상을 위해 제2 부화소 전극(191b)의 면적과 제1 부화소 전극(191a)의 면적을 다르게 할 경우, 제1 부화소 전극(191a)은 도 2에 도시한 하판 전극(191)과 같이 하나의 하판 단위 전극을 포함하고, 제2 부화소 전극(191b)은 두 개의 하판 단위 전극을 포함할 수 있다. 도 2는 제1 부화소 전극(191a)이 하나의 하판 단위 전극을 포함하고, 제2 부화소 전극(191b)이 두 개의 하판 단위 전극을 포함하는 예를 도시하였으나, 이에 제한되는 것은 아니다.
하판 전극은 복수의 하판 단위 전극을 포함할 수 있으며, 하나의 하판 단위 전극은 제1 하판 단위 전극(191a1, 191b1) 및 제2 하판 단위 전극(191a2, 191b2)을 포함할 수 있다.
또한 하나의 하판 단위 전극은 하나의 단위 영역을 형성하며, 상기 단위 영역은 액정 분자의 배열에 따른 복수의 부영역을 포함할 수 있고, 일례로써 4개의 부영역을 포함할 수 있다.
본 발명의 일 실시예에 따르면 제2 보호층(180q) 위에 제1 하판 단위 전극(191a1, 191b1)이 위치하고, 제1 하판 단위 전극(191a1, 191b1) 위에 제3 보호층(180r)이 위치하며, 제3 보호층(180r) 위에 제2 하판 단위 전극(191a2, 191b2)이 위치한다.
이때 제1 하판 단위 전극(191a1, 191b1)과 제2 하판 단위 전극(191a2, 191b2)은 동일한 전압을 인가 받을 수 있고, 일례로써 제3 보호층(180r)에 위치하는 접촉 구멍(189a, 189b)을 통해 물리적 전기적으로 연결되어 동일한 전압을 인가 받는 것이 가능하다. 그러나 이러한 연결 방법에 제한되지 않으며 별도의 구성을 통해 동일한 전압을 인가 받는 것이 가능함은 물론이다.
제1 하판 단위 전극(191a1, 191b1)은 복수의 부영역을 나타내는 가상의 경계인 십자형 줄기부의 중심에 위치하는 중심 패턴(198a, 198b) 및 중심 패턴(198a, 198b)과 연결되며 서로 다른 두 부영역에서 서로 다른 방향으로 연장되는 복수의 미세 가지부(199a, 199b)를 포함한다. 복수의 미세 가지부(199a, 199b)는 도 2에 도시된 바와 같이 중심 패턴(198a, 198b)으로부터 연장되어 뻗어간다.
제2 하판 단위 전극(191a2, 191b2)은 도 5에 도시된 바와 같이 상기 복수의 부영역 사이의 경계를 이루는 십자형 줄기부(196a, 196b)를 포함한다. 즉, 제1 하판 단위 전극(191a1, 191b1)이 포함하는 복수의 부영역을 나타내는 가상의 경계와 제2 하판 단위 전극(191a2, 191b2)의 십자형 줄기부(196a, 196b)가 일치한다. 제1 하판 단위 전극(191a1, 191b1) 및 제2 하판 단위 전극(191a2, 191b2)은 이하에서 보다 구체적으로 설명한다.
한편, 본 발명의 일 실시예에 따른 제3 보호층(180r)은 하기 식 1을 만족할 수 있다.
Figure pat00002
(식 1)
상기 Vlc는 상기 액정층에 걸리는 유효 전압이고, 상기 Vapplied는 상기 액정층에 인가하는 전압이고, 상기 dp는 보호층의 두께이고, 상기 dlc는 액정층의 두께이고, 상기εp는 보호층의 유전율이며, 상기 εlc는 액정층의 유전율이다.
제3 보호층(180r)은 전압 강하율(Vlc/Vapplied)이 약 0.8 이상 내지 약 0.95 이하일 수 있다. 본 발명에서 액정층의 두께(dlc) 및 유전율(εlc)이 고정되고 제3 보호층(180r)의 전압 강하율(Vlc/Vapplied)이 상기 수치 범위를 가지는 경우, 상기 식 1에서 보호층의 두께(dp)와 보호층의 유전율(εp)이 변수가 된다.
이때 소정의 재질인 제3 보호층(180r)을 사용하면, 보호층의 유전율(εp)이 결정되는바, 제3 보호층(180r)이 가질 수 있는 두께(dp)의 범위가 결정된다. 일례로써 제3 보호층(180r)의 두께는 약 2000Å 내지 약 9000Å일 수 있으며, 특히 약 4000Å일 수 있다.
또는 소정의 두께(dp)를 가진 제3 보호층(180r)을 사용하면, 제3 보호층(180r)이 가져야 할 유전율(εp)의 범위가 결정되는바, 해당 유전율을 가지는 재질의 보호층(180r)을 선택할 수 있다. 일례로써 제3 보호층(180r)의 재질은 SiNx일 수 있다.
제1 부화소 전극(191a)은 접촉 구멍(185a)을 통해 제1 드레인 전극(175a)으로부터 데이터 전압을 인가 받고, 제2 부화소 전극(191b)은 접촉 구멍(185b)을 통해 제2 드레인 전극(175b)으로부터 데이터 전압을 인가 받을 수 있다.
다음 상부 표시판(200)에 대하여 설명하면, 제2 절연 기판(210) 위에 상판 전극(270)이 위치한다. 각 부화소(PXa, PXb)에 위치하는 상판 전극(270)은 별도의 패턴을 포함하지 않는 면형의 통판 구조를 가질 수 있다.
제1 부화소 전극(191a)과 상판 전극(270)은 그 사이의 액정층(3)과 함께 제1 액정 축전기(Clca)를 이루고, 제2 부화소 전극(191b)과 상판 전극(270)은 그 사이의 액정층(3)과 함께 제2 액정 축전기(Clcb)를 이루어 제1 및 제2 박막 트랜지스터(Qa, Qb)가 턴오프된 후에도 인가된 전압을 유지한다. 또한 제1 및 제2 부화소 전극(191a, 191b)은 유지 전극선(125)과 중첩하여 제1 및 제2 유지 축전기(Csta, Cstb)를 이룰 수 있다.
본 실시예들에 따른 액정 표시 장치는 한 화소(PX)에 대한 하판 전극(191)은 하판 단위 전극을 복수 개 포함하는 어떠한 실시예에도 적용 가능하다. 한 화소(PX)가 포함하는 하판 단위 전극의 수는 화소(PX)의 구조 및 면적에 따라 액정 제어력을 고려하여 다르게 할 수 있다.
이하에서 도 4 내지 도 6을 참조하여 본 발명의 일 실시예에 따른 하판 단위 전극을 구체적으로 살펴본다. 도 4는 제1 하판 단위 전극의 평면도이고, 도 5는 제2 하판 단위 전극의 평면도이고, 도 6은 본 발명의 일 실시예의 일부 구성요소에 대한 등전위선을 나타낸 단면도이다. 이하에서는 제1 부화소 전극을 기준으로 설명하나, 이는 제2 부화소 전극에도 적용될 수 있다.
도 4를 참조하면, 한 화소(PX)에 대한 제1 하판 단위 전극(191a1)은 제2 하판 단위 전극(191a2)의 십자형 줄기부(196a)의 중심 부분에 위치하는 중심 패턴(198a)을 포함한다. 일례로써, 중심 패턴(198a)이 마름모꼴일 때 각 가장자리 변은 십자형 줄기부(196a)의 연장 방향에 대해 빗각을 이룰 수 있다. 더 구체적으로 중심 패턴(198a)의 가장자리 변과 미세 가지부(199a)가 뻗는 방향은 서로 대략 직각을 이룰 수 있다.
이와 같이 제2 하판 단위 전극(191a2)의 십자형 줄기부(196a)의 중심에 대응하도록 제1 하판 단위 전극(191a1)이 중심 패턴(198a)을 포함하면, 중심 패턴(198a)의 가장자리 변에 의한 프린지 필드로 액정 제어력을 키울 수 있다. 따라서 외부 압력이 제거된 후에도 텍스쳐로 인한 얼룩이 쉽게 제거되거나 발생을 억제할 수 있다.
또한 제1 하판 단위 전극(191a1)은 중심 패턴(198a)으로부터 연장되도록 뻗어있는 미세 가지부(199a)를 포함한다. 미세 가지부(199a)에 의해 형성된 프린지 필드를 통해 액정 제어력을 높일 수 있다.
본 발명의 일 실시예에 따른 중심 패턴(198a)의 크기는 제1 하판 단위 전극(191a1) 크기의 약 30 내지 50%일 수 있다. 한정된 제1 하판 단위 전극(191a1) 안에서 중심 패턴(198a)의 크기가 커질수록 미세 가지부(199a)의 길이는 짧아지므로 중심 패턴(198a)이 형성에 의한 효과와 미세 가지부(199a)의 길이를 짧게 하는 것에 의한 효과의 적절한 조합을 통해 외부 압력에 의한 얼룩 발생을 더욱 줄이기 위함이다.
제2 하판 단위 전극(191a2)은 도 5에 도시된 바와 같이, 제1 하판 단위 전극(191a1)이 포함하는 복수의 부영역을 나누는 가상의 십자형 경계에 대응하는 십자형 줄기부(196a)를 포함한다. 십자형 줄기부(196a)의 폭은 액정 제어를 위한 소정의 범위를 가질 수 있으며, 일례로써 약 3μm 내지 약 10μm일 수 있다.
한편 도 2를 참조하면, 복수의 제1 하판 단위 전극(191b1)은 연결부(192)를 통해 서로 연결될 수 있다. 연결부(192)는 제1 하판 단위 전극(191b1)이 포함하는 가상의 경계 연장선 상에 위치할 수 있다. 한편 열 방향, 즉 세로 방향으로 이웃한 제1 하판 단위 전극(191b1) 사이의 공간은 가로 간극을 가진다.
유사하게, 복수의 제2 하판 단위 전극(191b2)은 연결부(미도시)를 통해 서로 연결될 수 있다. 즉, 행 방향 또는 열 방향으로 이웃하는 제2 하판 단위 전극(191b2)의 서로 마주하는 십자형 줄기부(196b)는 서로 연결될 수 있다. 즉, 제2 하판 단위 전극(191b2)의 십자형 줄기부(196b)의 끝 부분은 상호 연결되어 연결부를 형성할 수 있으나, 이에 제한되지 않고 각 단위 화소 별로 형성될 수도 있다.
도 6은 본 발명의 일 실시예에 따른 일부 구성요소에 대한 단면도이며, 전압이 인가된 경우의 등전위선을 나타낸다.
본 발명의 일 실시예에 따른 액정층은 선경사를 포함하지 않으며, 중심 패턴의 가운데에 위치하며 복수의 부영역에 대한 가상의 경계와 일치하는 제2 하판 단위 전극(191a2)의 십자형 줄기부(196a)를 따라 등전위선이 형성된다(도 6 참조).
선경사를 포함하지 않는 액정층에 의하면 커브드 표시 장치에 적용하는 경우에도 상하부 기판의 엇갈림에 의한 텍스쳐 발생을 제어할 수 있다.
또한, 액정층은 상기 등전위선에 대해 제어되는데, 특히 중심 패턴의 가운데에 위치하는 제2 하판 단위 전극(191a2)에 의해서도 액정 분자(310)가 제어되는바, 표시 장치 전면에 대해 액정층의 제어가 용이할 수 있다.
이하에서는 도 7 내지 도 9를 통해 본 발명의 일 실시예 및 비교예를 커브드 표시 장치에 적용할 경우에 대한 이미지를 살펴본다. 도 7(a) 내지 도 7(b)는 본 발명의 일 실시예에 따른 단위 전극의 이미지이고, 도 8(a) 내지 도 9(b)는 비교예에 따른 단위 전극의 이미지이다.
구체적으로, 도 7(a) 내지 도 7(b)는 본 발명의 일 실시예에 따른 제1 하판 단위 전극, 제2 하판 단위 전극 및 통판형 상부 전극을 포함한 실시예이고, 도 8(a) 내지 도 8(b)는 하판 단위 전극이 미세 가지부만을 포함하고 액정층이 선경사를 가지는 비교예이며, 도 9(a) 내지 도 9(b)는 중심 패턴과 미세 가지부를 포함하는 하판 단위 전극 및 십자형 개구부를 가지는 상판 전극을 가지는 비교예이다.
우선, 도 7(a)는 일 실시예에 따른 상판 및 하판 단위 전극을 평판 표시 장치에 적용한 이미지이며, 도 7(b)은 이를 커브드 표시 장치에 적용한 경우이다. 도 7(a)의 경우뿐만 아니라, 도 7(b)와 같이 상판 전극과 하판 단위 전극에 미스 얼라인이 발생하는 경우에도 상판 전극은 별도의 패턴을 포함하지 않고 액정층이 선경사를 포함하지 않는바, 미스 얼라인에 의한 텍스쳐 발생이 제어된다.
한편, 도 8(a)와 같이 평판 표시 장치에 적용된 비교예는 도 7(a)와 마찬가지로 텍스쳐 발생이 제어된다. 그러나 이를 커브드 표시 장치에 적용한 경우, 선경사진 액정층을 포함하는 비교예는 도 8(b)와 같이 미스 얼라인에 의한 텍스쳐가 상당히 발생함을 알 수 있다. 특히 도 8(b)는 상부 기판이 왼쪽으로 밀림에 따른 텍스쳐 발생이 상당량 나타났다.
다음, 상판 단위 전극에 십자형 개구부를 포함하는 비교예를 평판 표시 장치에 사용한 경우, 도 9(a)와 같이 별도의 텍스쳐 발생이 없음을 확인할 수 있었다. 다만, 이를 커브드 표시 장치에 사용한 도 9(b)를 살펴보면, 기판이 만곡됨에 따라 하부 기판의 중심 패턴과 상부 기판의 개구부 사이에 미스 얼라인이 발생하여 이에 따른 상당한 텍스쳐가 발현됨을 확인하였다.
즉, 본 발명의 일 실시예는 평판형 표시 장치에 적용하는 경우뿐만 아니라 커브드 표시 장치에 사용하는 경우에도 미스 얼라인에 의한 텍스쳐 발현을 억제할 수 있는 이점이 있음을 확인하였다.
이하에서는 도 10을 통해 도 7 내지 도 9의 실시예 및 비교예에 대한 휘도 변화율을 살펴본다.
본 발명의 일 실시예에 따라 하판 단위 전극이 중심 패턴과 미세 가지부를 구비한 제1 하판 단위 전극 및 십자형 줄기부를 구비한 제2 하판 단위 전극을 포함하는 case 1은 전압이 상승하는 경우에도 눈에 띄는 휘도 변화가 없음을 확인하였다.
그러나 도 8과 같이 선경사진 액정층을 포함하고 미세 가지부를 구비하는 하판 단위 전극을 포함하는 case a 는 약 2V 이상의 전압에서 상당한 휘도 변화가 나타남을 확인하였다.
이와 유사하게 도 9와 같이 중심 패턴 및 미세 가지부를 구비한 하판 단위 전극 및 십자형 개구부를 구비한 상부 단위 전극을 포함하는 case b도 약 2V 이상의 전압이 인가됨에 따라 휘도가 감소함을 확인하였다.
도 10의 그래프에 따라, 본 발명의 일 실시예에 따른 표시 장치는 텍스쳐 발현의 억제뿐만 아니라 인가되는 전압에 따른 휘도 변화 또한 제어 가능함을 확인할 수 있었다.
이하에서는 도 11 내지 도 14을 참고하여 보호층 두께에 따른 텍스쳐 발현 여부를 살펴본다. 도 11 내지 도 13은 본 발명의 일 실시예에 따라 보호층의 두께가 상이한 단위 전극에 대한 이미지이며, 도 14는 비교예에 대한 이미지이다.
도 11 내지 도 13은 각각 본 발명의 일 실시예에 따라 중심 패턴 및 미세 가지부를 포함하는 제1 하판 단위 전극 및 십자형 줄기부를 포함하는 제2 하판 단위 전극을 포함한다. 다만, 도 11은 제1 하판 단위 전극과 제2 하판 단위 전극 사이의 보호층 두께가 2000Å인 case 1이고, 도 12는 보호층의 두께가 4000 Å인 case 2이고, 도 13은 보호층의 두께가 6000 Å인 case 3이다. 도 14는 도 8과 같이 하판 단위 전극이 십자형 줄기부 및 미세 가지부를 포함하며, 액정층이 선경사를 포함하는 비교예로서 case a이다.
우선 도 11을 살펴보면, 약 50ms가 경과한 후에 약간의 텍스쳐가 확인되었으나 약 100ms 이후에는 별도의 텍스쳐가 확인되지 않았다. 도 12 역시 약 50ms가 경과한 시점에서 십자형 줄기부 근처에 약간의 텍스쳐가 확인되었으나 약 150ms 이후에는 별도의 텍스쳐가 확인되지 않았다. 도 13의 실시예도 마찬가지로, 약 50ms 및 약 100ms가 경과한 시점에서 십자형 줄기부 근처에 약간의 텍스쳐가 확인되었으나 약 150ms 이후에는 별도의 텍스쳐가 확인되지 않았다.
그러나 도 14와 같은 비교예에 따르면, 약 50ms가 경과한 시점에서 십자형 줄기부 근처에 위치하는 다수의 텍스쳐가 확인되었으며, 이는 약 150ms가 경과한 시점까지 확인됨을 알 수 있었다.
즉, 도 11 내지 도 14에 따르면, 본 발명의 일 실시예에 따른 화소 전극을 포함하는 표시 장치는 소정의 보호층 두께를 가지는 범위에서 텍스쳐 발현이 억제됨을 확인하였다.
도 15는 본 발명의 실시예 및 비교예에 대한 투과율 그래프이다. case a는 도 8 구조이며, case b는 도 9 구조이고, case 1은 도 11과 같이 본 발명의 일 실시예에 따른 화소 구조 및 보호층의 두께가 2000Å인 경우이고, case 2는 도 12와 같이 본 발명의 일 실시예에 따른 화소 구조 및 보호층의 두께가 4000 Å인 경우이고, case 3은 도 13과 같이 본 발명의 일 실시예에 따른 화소 구조 및 보호층의 두께가 6000 Å인 경우이고, case 4는 본 발명의 일 실시예에 따른 화소 구조 및 보호층의 두께가 9000 Å인 경우이다.
도 15의 그래프에 따르면 화소 구조뿐만 아니라 보호층의 두께에 따라서도 투과율이 상이함을 알 수 있다. 즉, case 4와 같이 본 발명의 일 실시예에 따른 화소 구조를 가지는 경우에도 보호층의 두께에 따라 투과율이 다소 낮아짐을 확인하였다.
도 15에 따르면 본 발명은 화소 전극의 형태뿐만 아니라 보호층의 두께에도 일부 영향을 받는다는 것을 알 수 있다. 따라서 본 발명의 일 실시예에 따른 보호층은 도 16을 참조한 재질 또는 두께를 가질 수 있다. 도 16은 보호층 두께에 대한 전압 강하율을 나타낸 그래프이다.
우선, 질화규소 재질의 보호층을 살펴보면, 소정의 두께에 따라 일정 전압 강하율을 가짐을 알 수 있다. 이때 본 발명의 실시예는 약 0.80 내지 약 0.95의 전압 강하율을 가지는 보호층을 요구하는바, 보호층의 두께는 약 0.2μm 내지 약 0.9 μm를 가질 수 있다.
한편 질화규소 재질이 아닌 유기막의 경우, 각 유기막 고유의 두께 대비 전압 강하율 그래프를 가질 수 있다. 이때 유기막(또는 보호층)의 두께는 전압 강하율이 약 0.80 내지 약 0.95인 범위 내에서 정해질 수 있다. 따라서 도 16을 참조하면, 일 실시예에 따른 전압 강하율을 가지는 유기막은 약 0.1 μm 내지 약 0.5 μm의 두께를 가질 수 있다.
본 명세서는 질화규소인 경우와 소정의 유기막에 대해서만 설명하였으나, 이에 제한되지 않고 상기 전압 강하율 범위를 가지도록 해당 보호층의 재질에 따라 두께를 정할 수 있다.
한편, 도 16은 전압 강하율에 따른 보호층의 두께만을 나타낸바, 본 발명의 실시예는 도 15와 같이 보호층의 두께에 따른 투과율도 고려하여 보호층의 두께를 고려할 수 있다. 즉, 보호층의 두께는 전압 강하율 및 투과율에 대해 적절한 값을 가지도록 조절될 수 있다.
이하에서는 도 17 내지 도 20을 참조하여, 중심 패턴의 면적에 따른 텍스쳐 발현 이미지를 살펴본다. 도 17 내지 도 19는 본 발명의 실시예에 따라 중심 패턴의 면적이 상이한 단위 전극에 대한 이미지이며, 도 20은 비교예에 대한 텍스쳐 발현 이미지이다.
도 17의 case 1'은 본 발명의 실시예에 따라 중심 패턴 및 미세 가지부를 구비한 제1 하판 단위 전극과 십자형 줄기부를 구비한 제2 하판 단위 전극을 포함하는 경우이며, 특히 중심 패턴의 면적이 제1 하판 단위 전극 면적의 30%인 경우이다. 도 18의 case 2'는 case 1'과 달리 중심 패턴의 면적이 제1 하판 단위 전극 면적의 40%인 경우이며, 도 19의 case 3'은 중심 패턴의 면적이 제1 하판 단위 전극 면적의 50%인 경우이다. 도 20은 도 8에 도시된 바와 같이 십자형 줄기부 및 미세 가지부를 포함하며 액정층이 선경사진 경우에 대한 비교예이다.
우선 도 17 내지 도 19와 도 20을 비교하면, 본 발명의 실시예에 따른 case 1' 내지 case 3'은 텍스쳐 발현이 거의 없는 것에 반해, case a는 상당 시간이 경과한 100ms 시점에도 일부 텍스쳐를 포함하는 것으로 확인되었다.
즉, 본 발명의 실시예에 따른 화소 구조를 가지는 경우 비교예에 비해 텍스쳐 발현이 제어되며, 특히 중심 패턴의 면적이 하판 단위 전극 면적의 약 30% 에서 50%를 가지는 경우 큰 차이 없이 안정적으로 텍스쳐 발현이 억제됨을 확인하였다.
본 발명의 실시예에 따른 액정층은 선경사를 포함하지 않는바, 커브드 표시 장치의 상하부 기판의 미스 얼라인에 의한 특성 변화가 없다.
또한, 상판 전극은 패턴 없는 면형으로 구성되는바, 미스 얼라인에 의한 텍스쳐 발현이 제어 가능하다.
또한, 하판 단위 전극은 십자형 줄기부를 포함하는바, 이를 통해 중심 패턴 영역에서도 안정적인 액정 분자의 제어가 가능하다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
3: 액정층 31: 액정
75: 가로 개구부 77: 세로 개구부
78: 중심 개구부 95, 97: 간극
100, 200: 표시판
121: 게이트선 124: 게이트 전극
140: 게이트 절연막 171: 데이터선
173: 소스 전극 175: 드레인 전극
180p, 180q, 180r: 보호층 191: 하판 전극
191a: 제1 부화소 전극 191b: 제2 부화소 전극
195: 가로 줄기부 197: 세로 줄기부
198: 중심 패턴 199: 미세 가지부
192, 194a, 194b, 199a, 272: 연결부
220: 차광 부재 230: 색필터
250: 덮개막 270: 상판 전극

Claims (16)

  1. 제1 절연 기판,
    상기 제1 절연 기판 위에 위치하는 하판 단위 전극,
    상기 제1 절연 기판과 마주하는 제2 절연 기판,
    상기 제2 절연 기판 위에 위치하며, 상기 하판 단위 전극과 마주하는 상판 전극, 그리고
    상기 하판 단위 전극 및 상기 상판 전극 사이에 위치하며 액정 분자를 가지는 액정층을 포함하고,
    상기 하판 단위 전극은 하나의 단위 영역을 형성하고, 상기 단위 영역은 상기 액정 분자의 배열에 따른 복수의 부영역을 포함하며,
    상기 하판 단위 전극은,
    상기 복수의 부영역 사이의 경계 가운데에 위치하는 중심 패턴 및 상기 중심 패턴과 연결되며 서로 다른 두 부영역에서 서로 다른 방향으로 연장되는 복수의 미세 가지부를 포함하는 제1 하판 단위 전극, 및
    상기 제1 하판 단위 전극 위에 위치하며, 상기 복수의 부영역 사이의 경계를 이루는 십자형 줄기부를 포함하는 제2 하판 단위 전극을 포함하는 액정 표시 장치.
  2. 제1항에서,
    상기 제1 하판 단위 전극 및 상기 제2 하판 단위 전극 사이에 위치하는 보호층을 더 포함하고,
    상기 제1 하판 단위 전극 및 상기 제2 하판 단위 전극은 동일한 전압을 인가받는 액정 표시 장치.
  3. 제2항에서,
    상기 제1 하판 단위 전극 및 상기 제2 하판 단위 전극은 접촉 구멍을 통해 연결되는 액정 표시 장치.
  4. 제1항에서,
    상기 액정 표시 장치는,
    상기 절연 기판 위에 위치하며, 절연되어 교차하는 게이트선과 데이터선, 및
    상기 게이트선과 상기 데이터선에 연결되어 있는 박막 트랜지스터를 더 포함하고,
    적어도 하나 이상의 상기 하판 단위 전극을 포함하는 하판 전극은 상기 박막 트랜지스터에 연결되는 액정 표시 장치.
  5. 제2항에서,
    상기 보호층은 하기 식 1을 만족하는 액정 표시 장치:
    Figure pat00003
    (식 1)
    상기 Vlc는 상기 액정층에 걸리는 유효 전압이고, 상기 Vapplied는 상기 액정층에 인가하는 전압이고, 상기 dp는 보호층의 두께이고, 상기 dlc는 액정층의 두께이고, 상기εp는 보호층의 유전율이며 상기 εlc는 액정층의 유전율이다.
  6. 제5항에서,
    상기 보호층은 전압 강하율(Vlc/Vapplied)이 약 0.8 이상 내지 약 0.95 이하인 액정 표시 장치.
  7. 제6항에서,
    상기 보호층의 두께는 약 2000Å 내지 약 9000Å인 액정 표시 장치.
  8. 제7항에서,
    상기 보호층의 재질은 질화규소(SiNx)인 액정 표시 장치.
  9. 제1항에서,
    상기 중심 패턴의 면적은 상기 하판 단위 전극 면적의 약 30% 내지 약 50%인 액정 표시 장치.
  10. 제1항에서,
    상기 십자형 줄기부의 폭은 약 3μm 내지 약 10μm인 액정 표시 장치.
  11. 제4항에서,
    하나의 화소 영역은 복수의 상기 단위 영역을 포함하고,
    상기 화소 영역은 하나의 입력 영상 신호에 대해 서로 같거나 다른 휘도를 표시할 수 있는 제1 부화소 및 제2 부화소를 포함하고,
    상기 제1 부화소 및 상기 제2 부화소 각각은 상기 하판 단위 전극 및 상기 상판 전극을 포함하고,
    상기 제2 부화소가 포함하는 상기 하판 단위 전극의 수는 상기 제1 부화소가 포함하는 상기 하판 단위 전극의 수보다 많은 액정 표시 장치.
  12. 제11항에서,
    상기 제1 부화소와 상기 제2 부화소는 상기 게이트선을 사이에 두고 이격된 액정 표시 장치.
  13. 제11항에서,
    상기 박막 트랜지스터는 상기 제1 부화소에 연결된 제1 박막 트랜지스터와 상기 제2 부화소에 연결된 제2 박막 트랜지스터를 포함하는 액정 표시 장치.
  14. 제4항에서,
    상기 데이터선 위에 위치하는 색필터 및 차광 부재를 더 포함하는 액정 표시 장치.
  15. 제1항에서,
    상기 액정 표시 장치는 곡면형인 액정 표시 장치.
  16. 제1항에서,
    상기 상판 전극은 패턴이 없는 면형인 액정 표시 장치.
KR1020140139241A 2014-10-15 2014-10-15 액정 표시 장치 Ceased KR20160044691A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020140139241A KR20160044691A (ko) 2014-10-15 2014-10-15 액정 표시 장치
US14/705,791 US9804452B2 (en) 2014-10-15 2015-05-06 Liquid crystal display having improved performance and manufacturability

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140139241A KR20160044691A (ko) 2014-10-15 2014-10-15 액정 표시 장치

Publications (1)

Publication Number Publication Date
KR20160044691A true KR20160044691A (ko) 2016-04-26

Family

ID=55748966

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140139241A Ceased KR20160044691A (ko) 2014-10-15 2014-10-15 액정 표시 장치

Country Status (2)

Country Link
US (1) US9804452B2 (ko)
KR (1) KR20160044691A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112305800A (zh) * 2019-08-02 2021-02-02 三星显示有限公司 显示设备

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105446019B (zh) * 2016-01-21 2019-08-02 深圳市华星光电技术有限公司 一种显示面板制作方法及液晶显示器

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006330021A (ja) * 2005-05-23 2006-12-07 Mitsubishi Electric Corp 液晶表示装置
US8075953B2 (en) * 2005-09-15 2011-12-13 Hiap L. Ong and Kyoritsu Optronics Co., Ltd Thin organic alignment layers with a batch process for liquid crystal displays
KR20100089248A (ko) * 2009-02-03 2010-08-12 삼성전자주식회사 액정 표시 장치
TWI424234B (zh) * 2009-10-26 2014-01-21 Au Optronics Corp 畫素陣列、聚合物穩定配向液晶顯示面板以及光電裝置
KR101817791B1 (ko) * 2010-12-14 2018-01-12 삼성디스플레이 주식회사 액정 표시 장치
US9046713B2 (en) * 2012-01-26 2015-06-02 Samsung Display Co., Ltd. Liquid crystal display
KR101937445B1 (ko) 2012-03-13 2019-01-11 삼성디스플레이 주식회사 액정 표시 장치
KR101926838B1 (ko) 2012-03-14 2019-03-08 삼성디스플레이 주식회사 액정 표시 장치
KR101319543B1 (ko) 2012-05-17 2013-10-21 삼성디스플레이 주식회사 곡면 디스플레이 장치 및 이를 포함하는 멀티 디스플레이 장치
KR20140021749A (ko) 2012-08-09 2014-02-20 삼성디스플레이 주식회사 액정 표시 장치
CN103278963B (zh) * 2013-05-23 2017-04-19 京东方科技集团股份有限公司 彩色滤光阵列基板及其制造方法、显示装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112305800A (zh) * 2019-08-02 2021-02-02 三星显示有限公司 显示设备
KR20210016224A (ko) * 2019-08-02 2021-02-15 삼성디스플레이 주식회사 표시 장치

Also Published As

Publication number Publication date
US9804452B2 (en) 2017-10-31
US20160109764A1 (en) 2016-04-21

Similar Documents

Publication Publication Date Title
US10520781B2 (en) Liquid crystal display
US8804085B2 (en) Liquid crystal display
KR102069821B1 (ko) 액정 표시 장치
JP5836607B2 (ja) 液晶表示装置
KR101817791B1 (ko) 액정 표시 장치
KR102076758B1 (ko) 액정 표시 장치
KR102094741B1 (ko) 액정 표시 장치
KR102132778B1 (ko) 액정 표시 장치
KR20120089965A (ko) 액정 표시 장치
CN102053438A (zh) 液晶显示器
US20160291409A1 (en) Liquid crystal display including pixel and auxiliary electrodes within display substrate
JP6433201B2 (ja) 液晶表示装置
CN105487304B (zh) 液晶显示器
WO2011102052A1 (ja) 液晶表示装置
KR102256463B1 (ko) 액정 표시 장치
KR20160044691A (ko) 액정 표시 장치
KR20150103792A (ko) 액정 표시 장치
KR20120036184A (ko) 박막 트랜지스터 표시판 및 액정 표시 장치
KR20160041165A (ko) 액정 표시 장치

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20141015

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20190903

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20141015

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20200709

Patent event code: PE09021S01D

E90F Notification of reason for final refusal
PE0902 Notice of grounds for rejection

Comment text: Final Notice of Reason for Refusal

Patent event date: 20201222

Patent event code: PE09021S02D

E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20210628

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20201222

Comment text: Final Notice of Reason for Refusal

Patent event code: PE06011S02I

Patent event date: 20200709

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I