[go: up one dir, main page]

KR20150126836A - 유도성 부하 구동기 슬루 레이트 컨트롤러 - Google Patents

유도성 부하 구동기 슬루 레이트 컨트롤러 Download PDF

Info

Publication number
KR20150126836A
KR20150126836A KR1020157023564A KR20157023564A KR20150126836A KR 20150126836 A KR20150126836 A KR 20150126836A KR 1020157023564 A KR1020157023564 A KR 1020157023564A KR 20157023564 A KR20157023564 A KR 20157023564A KR 20150126836 A KR20150126836 A KR 20150126836A
Authority
KR
South Korea
Prior art keywords
load
driver
rate control
slew
slew rate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
KR1020157023564A
Other languages
English (en)
Inventor
바트 드 지터
니콜라스 푸러
Original Assignee
마이크로칩 테크놀로지 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이크로칩 테크놀로지 인코포레이티드 filed Critical 마이크로칩 테크놀로지 인코포레이티드
Publication of KR20150126836A publication Critical patent/KR20150126836A/ko
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/04—Shaping pulses by increasing duration; by decreasing duration
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/165—Modifications for eliminating interference voltages or currents in field-effect transistor switches by feedback from the output circuit to the control circuit
    • H03K17/166—Soft switching
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/165—Modifications for eliminating interference voltages or currents in field-effect transistor switches by feedback from the output circuit to the control circuit
    • H03K17/166—Soft switching
    • H03K17/167—Soft switching using parallel switching arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0063—High side switches, i.e. the higher potential [DC] or life wire [AC] being directly connected to the switch and not via the load
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0072—Low side switches, i.e. the lower potential [DC] or neutral wire [AC] being directly connected to the switch and not via the load

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Electronic Switches (AREA)

Abstract

부하 전압의 슬루 레이트를 디지털 방식으로 제어하기 위한 회로 및 방법이 제공된다. 상기 회로는 (501 및 502 내에서) 제어 신호들을 발생시키기 위해 피드백 신호(508)를 활용하는 디지털 슬루 레이트 제어 유닛(504, 510)으로 구성되며, 여기서 피드백 신호는 부하(505)의 전압 변화의 관측된 레이트를 나타낸다. 상기 회로는 제어 신호들에 의해 동작되어 부하 스위치(506, 507)를 동작시키는데 사용되는 슬루 레이트 제어 출력 전압을 제공하는 부하 구동기 회로(503, 509)로 더 구성되며, 여기서 상기 부하 스위치는 상기 부하에 전력을 공급한다. 상기 회로는 부하 스위치 천이 상태에 의존하는 슬루 레이트 제어 구동기, 및 비제어 구동기를 이용하여 부하 스위치를 동작시키도록 구성된다.

Description

유도성 부하 구동기 슬루 레이트 컨트롤러{INDUCTIVE LOAD DRIVER SLEW RATE CONTROLLER}
본 출원은 2013년 3월 9일에 출원된 미국 가출원 61/775,523호의 우선권을 주장하며, 상기 가출원은 그 전체가 본 명세서에 통합된다.
본 발명은 부하 구동기 회로에 대한 슬루 레이트 컨트롤러에 관한 것으로, 특히 모터 또는 스위칭-모드 전원 공급 장치들(SMPS)과 같은 유도성 부하들에 전력을 제공하는 구동기 회로에 관한 것이다.
다양한 현대의 전자 장치는 부하 스위치들을 활용하여 모터 또는 SMPS와 같이 통용되는 전력 공급 장치로부터 전류를 인출하는 부하들에 대한 전력 분배를 제어한다. 부하 구동기 회로들은 부하 스위치에 걸쳐 제어를 행사하는데 사용된다. 부하 스위치가 언제 부하에 전력을 공급할지를 결정하는 것 외에도, 부하 구동기 회로는 또한 부하의 특성들이 변경되는 레이트를 제어할 수 있다. 이들 특성이 변하는 레이트를 종종 슬루 레이트라고 한다. 부하 스위치들은 보통 MOSFET들을 이용하여 구현되며, MOSFET들은 부하로 전력을 분배하는 것에 대한 그리고 모터 상(phase) 노드의 전압 변화 또는 SMPS 인덕턴스의 전압 강하와 같은 슬루 레이트에 대한 정밀한 제어를 제공한다.
부하에 대한 전력 스위칭이 결정되면, 부하 구동기 회로는 전형적으로 가능한 빠르게 부하에 전력을 공급하도록 구성된다. 이는 전력이 공급되는 컴포넌트가 컴포넌트의 의도된 기능을 수행할 수 있도록 부하에 전력을 공급할 때에 대기 시간을 최소화한다는 점에서 효율을 최대화한다. 하지만, 부하 구동기 회로에 의해 부하에 얼마나 빨리 전력이 공급될 수 있는지에 대해 실제적인 한계들이 실재한다.
많은 종류의 전류 부하들(예컨대, 전기 모터들)은 임피던스 소스들이다. 이들 부하들의 임피던스로 인해, 이들 부하들에 전력을 공급함으로 인한 문제가 있는 부작용(problematic side effects)이 일어난다. 예를 들어, 모터가 부하인 경우에, 상부측 구동기와 하부측 구동기가 구동되는 사이에 부하 전류 경로가 스위칭되고, 그 결과 공급 경로와 그라운드 경로 사이에 전류 경로 스위칭이 일어난다. 이 스위칭으로 인해, 부하 전압이 빠르게 변할 수 있으며, 그 결과 부하 스위치로 다시 전하가 흐르는 킥백(kickback)이 일어난다. 이 킥백 전압은 부하 스위치를 트래버스(traverse)할 수 있으며, 그 결과 반대 부하 스위치의 의도되지 않은 스위칭을 일으킬 수 있다. 이는 결국 영향을 미치는데, 상기 영향은 양호한(benign) 경우의 효율 감소로부터 부하 구동기 회로 및/또는 부하 스위치에 대한 손상까지 이른다.
킥백 이외에, 전류 부하에 전력을 공급하면 그 결과 전자기 간섭(EMI)이 일어날 수 있다. EMI의 특별히 관련된 하나의 소스는 모터와 같은 유도성 부하에 급속히 전력을 공급함에 의해 또는 공급 또는 그라운드 와이어들에서 급속하게 변하는 전류에 의해 생기는 전자기력이다. 부하에 전력을 공급하는 전압의 변화 레이트가 크면 클수록, 유도된 자계의 크기도 커지고 그리고 결과로 얻어지는 EMI의 레벨도 커진다. 그다지 많지 않은 EMI 양이라도, 인접 회로망에 오동작을 일으킬 수 있고 그리고 심지어 잠재적으로 인접 회로들을 손상시킬 수 있는 스퓨리어스 전류들(spurious currents)을 시스템에 일으킬 수 있다.
스위치들을 통한 빠른 전류 변화는 전류 경로의 기생 인덕턴스로 인해 큰 전압 스파이크들을 생성시킬 것이다. 이들 큰 스파이크들은 스위치와 구동기 회로의 안전 동작 제한들을 초과하여 부품을 손상시킬 수 있다.
일반적으로, 부하에 대한 전력 애플리케이션에 의해 야기되는 이들 문제점들은, 부하 전압이 변하는 레이트를 느리게 함으로써 개선될 수 있다. 부하 전압이 변하는 레이트을 경감시키면, 킥백과 EMI의 발생을 감소시킬 수 있다.
부하 전압을 좀 더 느리게 변하게 하면, 적어도 부분적으로 이들 문제점들의 일부를 경감할 수 있지만, 부하 전압의 느린 변화는 시스템 내부에 바람직하지 않은 비효율을 도입한다. 공급 전압 (또는 그라운드, 부하가 스위치 온인지 또는 오프인지에 의존함)에 도달하는데 필요한 시간을 지연시킴으로써, 이로 인해 부하의 응답 시간에서 대기 시간이 생긴다. 임의의 이런 지연들은 시간에 걸쳐 축적되어 시스템 도처에서 리플이 생기는 용납할 수 없는 비효율들을 야기한다. 따라서, 부하에 대한 응답 시간에서 대기 시간을 최소화하지만, 바람직하지 않은 레벨의 킥백 전류 및 EMI을 만들지 않는 레이트로, 모터와 같은 부하에 전압을 인가하는 것이 바람직하다.
종래의 구동기 회로들은 환경 특성들에 그들의 의존함으로 인해 부적절한 슬루 레이트 제어를 제공하며, 또한 종래의 구동기 회로들은 제어되는 값의 관측들을 고려하지 않는 개루프(open-loop) 해결책들이다. 그러므로, 보다 정확하고 신뢰할 수 있는 슬루 레이트 제어를 제공하는 폐루프 해결책이 필요하다. 선행기술의 이들 결점들과 다른 결점들은 본 발명의 실시예에 따른 시스템과 방법에 의해 대부분 극복된다.
일 실시예에 따르면, 집적 회로가 제1 부하 스위치를 구동하기 위해 제공되는데, 여기서 상기 제1 부하 스위치는 유도 부하에 전력을 공급하며, 상기 집적 회는 제어 신호들을 발생시키기 위한 제1 디지털 슬루 레이트 제어 유닛; 및 상기 제어 신호들에 의해 동작되는 제1 부하 구동기 회로를 포함하고, 상기 제1 디지털 슬루 레이트 제어 유닛은 상기 부하의 전압 변화 레이트를 나타내는 피드백 신호에 근거하여 상기 제어 신호들을 발생시키고, 상기 제1 부하 구동기 회로는 상기 제1 부하 스위치를 동작시키는 슬루 레이트 제어 출력 전압(slew-rate controlled output voltage)을 발생시킨다.
추가 실시예에 따르면, 상기 제1 부하 스위치는 MOSFET이다. 추가 실시예에 따르면, 상기 집적 회로는 슬루 레이트 제어 구동기이고, 상기 집적 회로는 일정한 출력을 발생시키는 비제어 구동기를 더 포함하고, 상기 부하 스위치는 상기 비제어 구동기와 상기 슬루 레이트 제어 구동기에 의해 동작되고, 상기 슬루 레이트 제어 구동기는 상기 부하 스위치가 정상 상태인 동안에는 일정한 출력을 발생시키고, 그리고 상기 슬루 레이트 제어 구동기는 상기 부하 스위치가 상태 천이 중인 동안에는 슬루 레이트 제어 출력을 발생시키도록 변조된다. 추가 실시예에 따르면, 상기 슬루 레이트 제어된 구동기는 큰 저 임피던스 구동기이고, 상기 비제어 구동기는 작은 전류 제한 구동기이다. 추가 실시예에 따르면, 상기 집적 회로는 하부측 구동기이고, 그리고 상기 제1 부하 스위치는 하부측 부하 스위치이고, 상기 집적 회로는, 상부측 제어 신호들을 발생시키기 위한 제2 디지털 슬루 레이트 제어 유닛; 및 상기 상부측 제어 신호들에 의해 동작되는 제2 부하 구동기 회로를 더 포함하고, 상기 제2 디지털 슬루 레이트 제어 유닛은 상기 부하의 전압 변화 레이트를 나타내는 상기 피드백 신호에 근거하여 상기 제어 신호들을 발생시키고, 상기 제2 부하 구동기 회로는 제2 부하 스위치를 동작시키는 슬루 레이트 제어 출력 전압을 발생시키고, 상기 제2 부하 구동기 회로와 상기 제2 디지털 슬루 레이트 제어 유닛은 상부측 구동기를 포함한다. 추가 실시예에 따르면, 상기 제1 디지털 슬루 레이트 제어 유닛은, 상기 피드백 신호를 수신하는 커패시터; 및 상기 슬루 레이트를 정의하는 상기 커패시터와 결합한 저항기를 더 포함한다. 추가 실시예에 따르면, 상기 제1 디지털 슬루 레이트 제어 유닛은, 상기 피드백 신호를 수신하는 제1 입력부와 입력 전압 신호를 수신하는 제2 입력부를 구비하는 NAND 게이트; 및 상기 피드백 신호를 수신하는 제1 입력부와 상기 입력 전압 신호를 수신하는 제2 입력부를 구비하는 NOR 게이트를 더 포함하고, 상기 NAND 게이트의 출력은 상기 제1 부하 구동기 회로의 p 채널 전계 효과 트랜지스터를 제어하고, 상기 NOR 게이트의 출력은 상기 제1 부하 구동기 회로의 n 채널 전계 효과 트랜지스터를 제어한다.
첨부 도면들을 참조함으로써, 본 발명을 더 잘 이해할 수 있으며 또한 본 발명의 많은 목적들, 특징들 그리고 장점들이 이 기술분야의 통상의 지식을 가진자에게 명백해 질 것이다. 서로 다른 도면들에서 동일 참조 부호들의 사용은 유사 또는 동일 항목들을 나타낸다.
도 1은 종래의 슬루 레이트 제어를 구현하는 부하 구동 회로를 도시하는 도면이다.
도 2는 MOSFET를 턴온할 때의 종래의 슬루 레이트 제어의 타이밍을 도시하는 도면이다.
도 3은 MOSFET를 턴오프할 때의 종래의 슬루 레이트 제어의 타이밍을 도시하는 도면이다.
도 4는 슬루 레이트 제어를 구현하는 또 하나의 종래의 부하 구동 회로를 도시하는 도면이다.
도 5는 일 실시예에 따른, 슬루 레이트 제어를 구현하는 부하 구동 회로의 하이-레벨 묘사를 도시하는 도면이다.
도 6은 일 실시예에 따른, 슬루 레이트 제어를 구현하는 부하 구동 회로를 도시하는 도면이다.
도 7는 일 실시예를 이용하여 발생되는 타이밍도를 도시하는 도면이다.
도 8은 상부측 구동기와 하부측 구동기로부터 전력을 제어하는 듀얼 MOSFET 부하 스위치들을 구비하는 일실시예를 도시하는 도면이다.
도 1은 부하 구동기 회로와 부하 스위치 사이에 직렬 연결된 저항기 RGATE를 이용하는 종래의 부하 구동기 회로의 슬루 레이트 제어를 도시하는 도면이다. 이런 방식의 직렬 저항기의 사용은, 부하 전압 VDS가 변화되는 레이트를 경감시키는데 기여하며, 이는 EMI의 양을 감소시키고 그리고 전류 부하를 구동하는데 사용되는 출력 전압의 급격한 변화에 의해 발생되는 킥백을 완화시킨다. 부하 스위치의 슬루 레이트를 경감시키기 위한 직렬 저항기의 사용은 부하의 전압 변화 레이트에 대한 부적절한 제어를 제공하는데, 그 이유는 시스템의 동작 온도에 따라 저항기의 작용(behavior)이 변하기 때문이며, 그리고 저항기가 부하 스위치의 허용 편차들(tolerance variations) - 이는 MOSFET들과 같은 트랜지스터 부하 스위치들이 사용될 때 중요할 수 있음 - 또는 부하에 의해 인출되는 실제 전류를 고려(account for)할 수 없기 때문이다. 또한, 종래의 저항기 기반의 슬루 레이트 제어는 개루프 해결책이고, 이 해결책은 회로 작용의 예측에 근거하여 설계되어야 하고 그리고 회로의 실제 동작 특성들을 고려할 수 없다.
슬루 레이트를 제한하기 위해 사용된 직렬 저항기는 스위치들로 하여금 킥백에 더 민감(susceptible)하게 하며, 그 결과 도 1에 도시된 바와 같은 종래의 킥백 방지 회로들을 필요로 한다. 종래의 킥백 방지 회로들은 킥백 전압이 방전되는 저 임피던스 경로를 제공하기 위해 온 상태로 스위칭되는 바이폴라 트랜지스터 QOFF를 활용한다. 바이폴라 트랜지스터 QOFF에 의해 제공되는 저 임피던스 경로는, 킥백 전하가 부하 스위치의 게이트 단자에 도달하지 않도록 하면서 킥백 전류가 줄어들게 한다. 추가의 다이오드는 바이폴라 트랜지스터를 턴온시키기 위해 필요하며 그리고 부하 스위치 게이트로 충전 경로를 만든다. 종래의 킥백 방지를 위한 이 회로망은, 제조 비용과 공간 요구 조건을 추가하기 때문에 바람직하지 않다. 이들 단점은 부하 구동기에 의해 회피될 수 있으며 이 부하 구동기는, 킥백을 감소시키고 그리고 남아있는 킥백 전류를 줄이기에 충분히 낮은 출력 임피던스를 구비하는 방식으로 전력을 분배할 수 있다.
도 2 및 도 3은 MOSFET 부하 스위치의 슬루 레이트를 경감시키는 직렬 저항기를 활용하는 종래의 부하 구동 회로의 보다 상세한 관점을 제공한다. 도 2 및 도 3은 유니트로드(Unitrode) 전력 공급 세미나(2001)에서 Laszlo Balogh에 발표된 Design and Application Guide for High Speed MOSFET Gate Drive Circuits로부터 인용되며, 위의 발표 논문에는 종래의 부하 구동기 회로가 설명되어 있다. 도 2의 상부에는 직렬 저항기 RGATE를 이용하는 종래의 슬루 레이트 제어를 위한 회로도가 묘사되어 있다. 도 2의 하부 타이밍도는 MOSFET가 온 상태로 스위칭되고 있을 때의 다양한 MOSFET 파라미터들에 대한 변화들을 도시한다.
도 2의 타이밍도에서 구간(period) 1은, 턴온 지연으로서 오프 상태 구동 전압으로부터 MOSFET가 온 상태로 스위칭되기 시작하는 임계 전압 VTH까지 게이트 전압 VGS를 상승시키는데 필요한 시간을 나타낸다. 구간 1의 지속 시간은 MOSFET의 내부 커패시턴스의 함수이다. 구간 1 동안에 게이트 전압의 초기 증가는 MOSFET의 내부 커패시터들의 충전에 기인한다. 모든 MOSFET는 약간의 내부 커패시턴스를 가질 것이므로, 구간 1에 표시된 이 턴온 지연은 완전히 제거될 수 없다. 하지만, 직렬 저항기 RGATE를 활용하는 종래의 부하 구동 회로들은, MOSFET의 내부 부하 스위치 게이트 커패시터를 로딩시키고 그리고 게이트 전압을 임계 전압까지 상승시키는데 필요한 시간의 추가 구간 1 지연을 도입한다. 이 지연은 이 저항기에 의해 야기되는 MOSFET의 내부 커패시터들 충전 전류에 비례하는 입력 전압의 강하 때문이다. 구간 1의 지연 동안에, 어떠한 전하도 이 시간에서 MOSFET에 의해 운반되지 않기 때문에 드레인 전류 ID는 여전히 오프 레벨에 있고, 드레인 전압 VDS는 여전히 하이 상태에 있다.
도 2의 타이밍도에서 구간 2는 임계 전압에 도달하고 나서 MOSFET가 전하를 운반하기 시작하는 구간이다. 구간 2에서, 게이트 전압은 임계 전압을 지나서 더욱 상승하고, MOSFET는 드레인 전류를 운반하기 시작한다. 따라서 구간 2 동안에, 드레인 전류는 온 오프 레벨로부터 풀 부하 전류까지 이어진다. 구간 2는 MOSFET 동작의 선형 부분이며, 여기서 드레인 전류는 게이트 전압의 함수이다. 게이트 전압이 이 간격 동안 더 빠르게 상승하면 할 수록, 드레인 전류도 더 빠르게 증가된다. 구간 2 동안에, 하부측 스위치가 아직 부하 전류를 감소시킬 수 없기 때문에 드레인 전압은 여전히 하이 출력 전압 레벨에 있다.
도 2의 타이밍도의 구간 3 동안에, 드레인 전류는 풀, 즉 정상 상태의 부하 전류에 도달하였다. 그 결과, MOSFET 드레인 전압은 강하되어 전압의 로우, 즉 온 상태 레벨이 된다. 도 2의 종래 시스템에서, 드레인 전압이 강하되는 레이트는 게이트 단자 경로의 직렬 저항기 RGATE에 의해 경감된다. 하지만 이 개루프의 직렬 저항기 접근법은 드레인 전압 변화의 실제 레이트에 근거하여 게이트 전압의 변화를 조정하는 어떤 능력도 제공할 수 없으며, 따라서 킥백 또는 EMI를 제어하는 적절한 능력을 제공할 수 없다. 직렬 저항기가 드레인 전압의 변경 레이트를 적절하게 늦추는 것을 실패함으로 인해, 그 결과 킥백이 생기게 되며, 이는 브리지의 반대측 부하 스위치를 턴온할 수 있고 그 결과 큰 슛-스루(shoot-through) 전류들을 야기할 수 있다.
구간 4 동안에, MOSFET의 게이트 전압은 온 상태, 즉 구동 전압까지 상승된다. 구간 4 동안에, MOSFET 반도체는 완전히 충전되어 MOSFET 반도체는 최저의 저항값에 이르게 된다. 구간 1과 마찬가자로, 구간 4의 길이도 직렬 저항기의 사용에 의해 또한 길어지게 되는데, 이는 바람직하지 않다.
도 3은 도 2의 동일한 MOSFET를 오프 상태로 스위칭하기 위한 타이밍을 도시하는 도면이다. 도 3의 상부는 직렬 저항기 RGATE를 이용하는 종래의 슬루 레이트 제어 구현의 이전의 회로도를 반복한다.
도 3의 타이밍도에서 구간 1은 턴오프 지연으로서 온 상태 구동 전압으로부터 MOSFET가 실제로 오프 상태로 스위칭되기 시작하는 전압까지 게이트 전압 VGS를 강하시키는데 필요한 시간을 나타낸다. 게이트 전압을 강하시킴에 있어 구간 1의 이 지연은 MOSFET의 내부 커패시턴스의 결과이다. 부하 구동기 회로가 게이트 단자에 공급되는 전압을 강하할 때에, 게이트 전압이 실제로 강하하는 레이트는 MOSFET의 내부 커패시턴스가 방전하는데 걸리는 시간에 의존한다. 턴온 지연과 마찬가지로, MOSFET의 내부 커패시턴스는 턴오프 지연이 완전히 제거되는 것을 방지한다. 하지만, 직렬 저항기를 활용하는 종래의 부하 구동 회로는, MOSFET 게이트 커패시터 CGS를 방전시키는 전류가 흐를 수 있는 것을 제한함으로써, 이 턴온 지연을 길게 한다. 구간 1의 지연 동안에, 드레인 전류 ID는 여전히 풀 부하 전류에 있고, 드레인 전압 VDS는 여전히 로우 상태에 있다.
도 3의 타이밍도에서 구간 2는 MOSFET 턴온 시퀀스의 구간 3의 대응 관계로, MOSFET 턴오프 시퀀스 동안에 MOSFET의 슬루 레이트가 제어되는 기간이다. 도 3의 타이밍도의 구간 2 동안에, MOSFET의 드레인 전압 VDS는 부하 전류가 더 이상 인출되지 않기 때문에, 전압의 하이, 즉 오프 상태 전압까지 상승한다. 전류는 이제 CDS 커패시터에 축적되며, 이 커패시터에의 전류 축적은 드레인 전압을 상승시키는데 기여한다. 앞서와 같이, 직렬 저항기가 드레인 전압의 변경 레이트를 적절하게 늦추는 것을 실패함으로 인해, 그 결과 킥백이 생기게 된다. 구간 2 동안에, 드레인 전류는 여전히 풀 부하 전류에 있다.
턴온 시퀀스와 마찬가지로, 도 3의 종래의 부하 구동 회로에 사용된 직렬 저항기 RGATE로 인해, 턴오프 시퀀스의 구간 2의 동안에는 드레인 전압의 변경 레이트의 기본적인 경감만이 다시 제공된다. 부하 구동기가 게이트 단자에 공급하는 입력 전압이 감소됨에 따라, 직렬 저항기 RGATE는 전류 흐름을 제한함으로써 이 변화에 저항한다. 이로 인해, 사실상 구간 2의 지속시간이 길게 된다. 하지만, 앞서와 같이, 이 슬루 레이트 제어는 회로 동작들의 최악 경우의 예측에 근거하여 설계되는 게이트 전압의 단지 기본적인, 즉 개루프 제어만을 제공하고, 그리고 어떤 입력도 부하의 실제 전류와 관계하지 않으므로, 그 결과 스위칭 시간들이 비효율적이다. 그리고 앞서와 같이, 스파이크들 및 킥백 전압은, 이 변화를 경감시키는 직렬 저항기의 설계된 능력을 넘어 게이트 전압과 드레인 전류를 빠르게 감소시키는 것에 여전히 기인할 수 있다.
구간 3 동안에, 스위치 게이트 전압은 스위치 임계값까지 더 방전되고, 이에 의해 드레인 전류는 제로까지 감소한다. 도 3의 타이밍도의 구간 4 동안에, 게이트 전압이 전압의 로우, 즉 오프 상태 레벨까지 강하함에 따라 MOSFET의 남아있는 내부 커패시턴스는 방전된다. 구간 4 동안에, 드레인 전류 및 드레인 전압은 정상 상태, 즉 오프 레벨에 있다. 구간 1과 마찬가지로, 구간 3 및 구간 4의 길이는 직렬 저항기의 사용에 의해 또한 길어지는데, 이는 바람직하지 않다.
도 2 및 도 3에 도시된 이들 종래의 슬루 레이트 제어 타이밍도들과 청구된 발명의 실시예를 사용하여 발생되는 타이밍도들의 비교가 아래에 추가로 제공된다. 이들 비교는 슬루 레이트 제어를 위한 직렬 저항기의 사용에 의해 야기되는 추가의 시간 지연과 본 발명에 의해 제공되는 개선들을 보여준다.
도 4는 일부 실시예들에 따른 MOSFET 부하 구동 회로를 도시하는 도면이다. 이 부하 구동 회로는 실제로 2개의 개별 부하 구동 회로들로부터 형성된다. 하나는 지연 컴포넌트와 직렬로 결합되는 큰 저 임피던스 부하 구동 회로이다. 제2는 직렬 연결 지연 및 저 임피던스 구동기에 병렬로 결합되는 작은 전류 제한 구동기이다. MOSFET가 상태들을 스위칭하는 동안에는 작은 전류 제한 구동기가 활용된다. 상태 천이가 완료되면, 병렬의 큰 저 임피던스 구동기가 추가된다. 큰 구동기가 온으로 스위칭되기 전에, 지연 컴포넌트는 상기 천이가 완료된 후에만 큰 구동기가 턴온되는 것을 보증하기에 충분히 긴 지연을 수행하며, 이는 도 2 및 도 3의 타이밍도의 구간 4에 대응한다. 그리고 큰 저 임피던스 구동기는 킥백 충전 전하가 MOSFET의 게이트 단자에의 도달 없이 줄어들 수 있는 저 임피던스 경로를 제공한다. 일부 실시예들에 따르면, 큰 저 임피던스 구동기는 MOSFET의 측정된 드레인 전압에 의해 조절되는 디지털 온/오프 제어를 이용하여 제어된다. 이로 인해, MOSFET 상태들 사이의 천이가 언제 완료되는지를 나타내는 실제 측정들에 근거하여 큰 버퍼를 턴온할 수 있다. 일부 실시예들에서, 부하 스위치들은 부하 구동 회로 내에 집적될 수 있다.
개루프의 직렬 저항기 구현들을 이용해서는 슬루 레이트 제어가 부적절하기 때문에, 효과적인 폐루프 해결책이 선호된다. 하지만, 아날로그 폐루프 슬루 레이트 제어 구현들의 사용은 여러가지 단점이 있다. 예를 들어, 일부 사례에 있어서, 부하 스위치는 MOSFET인데, 이 MOSFET는 MOSFET의 스위칭 동작들을 구동하는 부하 구동기 회로를 구현하는 집적회로의 외부에 있다. 이런 상황들에서는 MOSFET 부하 스위치의 동작 파라미터들을 모르거나 정확히 알 수 없다. MOSFET 부하 스위치의 동작 특성들을 정확하게 알 수 없을 때에, 이러한 MOSFET의 슬루 레이트를, 게이트 전압을 경감시키는 아날로그 제어들을 이용하여 처리하려고 시도한다면, 불안정한 거동(behavior)이 일어날 수 있다. 그 결과, 폐루프의 디지털 슬루 레이트 제어 해결책이 요구된다.
도 5는 예시적인 실시예의 일반적인 블록도를 도시하는 도면이다. 도 5에서, MOSFET 부하 구동기(500)는 상부측 MOSFET(507)를 구동하는 상부측 부하 구동기(501)와 하부측 MOSFET(506)를 구동하는 하부측 부하 구동기(502)로 구성되는 집적회로이다. 하부측 구동기와 상부측 구동기 각각은 직렬로 동작하는 2개의 주요 컴포넌트들: 디지털 슬루 레이트 제어 회로와 부하 구동기 회로로 구성된다. 하부측 부하 구동기(502)는 하부측 부하 구동기 회로(503)와 하부측 디지털 슬루 레이트 컨트롤러(504)로 구성된다. 상부측 부하 구동기(501)는 상부측 부하 구동기 회로(509)와 상부측 디지털 슬루 레이트 컨트롤러(510)로 구성된다. 하부측 부하 구동기 회로(503)와 상부측 부하 구동기 회로(509)는 둘 다 MOSFET의 스위칭 동작들을 제어하는 종래의 태스크를 수행한다.
이하에서 더욱 상세하게 설명되는, 디지털 슬루 레이트 컨트롤러들 각각은, 상부측 MOSFET(507)과 하부측 MOSFET(506)를 통해 구동될 유도성 부하 전압의 변화를 반영하는 피드백 신호(508)를 수신한다. 이 피드백 입력(508)은 부하 출력(505)에서 변하는 전압들의 실재(presence) 신호를 보낸다. 이하에서 더욱 상세하게 설명되듯이, 이 피드백 정보는, 발생되는 전압 스파이크들, 킥백 또는 EMI 양을 최소화하면서 전력을 가능한 빠르게 전류 부하에 인가함으로써 전체 효율을 증가시키는 방식으로, 상부측 MOSFET(507)과 하부측 MOSFET(506)의 슬루 레이트를 디지털 방식으로 제어하는데 활용된다. 도 4에서 설명한 바와 같이, 특정 실시예들은 큰 저 임피던스 구동기와 작은 전류 제한 구동기를 활용한다. 또한, 이들 구동기들은 MOSFET의 게이트 전압 그리고 결국 드레인 전압의 변화 레이트를 효율적으로 경감시키는 평균 출력 임피던스를 제공할 수 있다. 일부 실시예들은 디지털 슬루 레이트 제어 모듈(510)을 통해 2개의 구동기들 사이의 천이들을 관리할 것이며, 여기서 디지털 슬루 레이트 제어 모듈(510)은 드레인 전압 피드백(508)을 수신하고 그리고 임의의 킥백을 최소화하기 위해 MOSFET 스위치들의 드레인 전압들의 슬루 레이트를 경감시키는데 필요한 2개의 이용 가능한 구동기들을 디지털 방식으로 스위치하도록 이 정보를 이용한다.
이 듀얼 MOSFET 구성에 있어서, 전류는 상부측 MOSFET 부하 스위치(507)를 통해 전력 공급원과 전류 부하(505)를 사이를 흐르고, 또한 하부측 MOSFET 부하 스위치(506)를 통해 부하(505)와 그라운드 사이를 흐른다. 이 방식으로, 상부측 구동기와 하부측 구동기는 모터와 같은 전류 부하에 전류 펄스를 공급하기 위해 교대로 활성화되거나 비활성화될 수 있다. 실시예들은 전류 부하에 전력을 공급하기 위해 협력하는 상호 동작하는 다수의 쌍들의 상부측 구동기와 하부측 구동기를 구비할 수 있다. 다른 실시예들은 상부측 구동기와 하부측 구동기 둘 다를 포함하지 않고, 대신에 전류 부하에 전력을 공급하는 단일 구동기를 포함할 수 있다. 일부 실시예들에서, 각 쌍의 상부측 구동기와 하부측 구동기는 하부측 구동기에 사용되는 n채널 MOSFET 부하 스위치와 상부측 구동기에 사용되는 p채널 MOSFET 부하 스위치로 구성된다. 다른 실시예들은 각 쌍의 상부측 스위치와 하부측 스위치에서 서로 다른 결합들의 n채널 MOSFET과 p채널 MOSFET를 활용할 수 있다.
도 6은 상부측 부하 구동기(601)와 하부측 부하 구동기(602)의 보다 상세한 설명을 묘사하는 일실시예를 도시하는 도면이다. 도 5에서 설명한 바와 같이, 이들 구동기의 각각은 디지털 슬루 레이트 컨트롤러와 부하 구동기 회로로 구성된다. 하부측 구동기에 대해서는, 부하 구동기 회로가 전계 효과 트랜지스터들(626, 627)과 작은 전류 제한 구동기(629)로 구성되는데, 도 5의 항목(503)에 대응한다. 도 5의 항목(504)에 대응되는 하부측 디지털 슬루 레이트 컨트롤러는 하부측 부하 구동기(602)의 나머지 컴포넌트들로 구성된다. 상부측 구동기의 디지털 슬루 레이트 컨트롤러와 부하 구동기 역시 유사하게 상부측 구동기(601)의 도시된 컴포넌트들에 의해 만들어진다.
상부측 구동기의 입력 신호 VIN(HI)와 하부측 구동기의 입력 신호 VIN(LOW)는 도 2 및 도 3에서 관측되는 입력들과 유사한 종래의 부하 구동기 입력들이다. 하부측 구동기(602)에 대해서는, 하부측 입력 신호 VIN(LOW)가 작은 전류 제한 구동기(629)와 큰 저 임피던스 구동기를 턴온/오프한다. 마찬가지로, 상부측 입력 신호 VIN(HI)는 상부측 구동기를 포함하는 2개의 구동기들을 턴온/오프한다. 디지털 슬루 레이트 컨트롤러(504)에 의해 발생되는 디지털 입력 신호들은 부하의 전압 변화, 특히 MOSFET(628)의 측정된 드레인 전압과 MOSFET(615)의 소스 전압의 전압 변화에 근거하고 있다. 디지털 슬루 레이트 컨트롤러(504)에 의해 발생되는 디지털 입력 신호들은, 부하(630) 전압이 너무 빠르게 변할 경우에는 큰 구동기를 턴오프하고 그리고 부하(630) 전압이 너무 느리게 변할 경우에는 큰 구동기를 다시 턴온한다. 이 방식으로, 큰 구동기를 적절한 레이트로 턴온/턴오프함으로써, 디지털 슬루 레이트 컨트롤러(504)에 의해 발생되는 디지털 입력 신호들은 부하(630) 출력 전압의 변화 레이트를 조정한다.
출력 신호의 실제 값들에 대한 어떤 지식도 없이 출력 신호의 슬루 레이트에 대한 변화를 만드는 개루프 슬루 레이트 제어 메커니즘들과 다르게, 본 발명은 부하 전압(630)의 슬루 레이트의 실제 변화를 나타내는데 사용되는 피드백 경로를 활용한다. 이 피드백 신호의 사용으로 인해, 부하의 전압 변화 레이트에 대한 보다 정밀한 제어가 가능하며, 여기서 부하 구동기들에 대한 디지털 입력들의 발생은 실제 부하를 고려한다(account for). 도 6의 실시예에서, 피드백 메커니즘은 상부측 슬루 레이트 컨트롤러와 하부측 슬루 레이트 컨트롤러 둘 다를 전류 부하(630)에 전력을 공급하는 경로에 연결하는 회로 경로를 이용하여 구현된다. 도 6의 실시예에서, 이 회로 경로는 상부측 디지털 슬루 레이트 컨트롤러(601)와 하부측 디지털 슬루 레이트 컨트롤러(602) 둘 다에 의해 활용되는 공유된 피드백 경로를 제공한다.
상부측 디지털 슬루 레이트 컨트롤러(601)와 하부측 디지털 슬루 레이트 컨트롤러(602) 둘 다에서는, 커패시터와 저항기가 쌍을 이루어 부하 구동 회로를 포함하는 디지털 로직 게이트들의 동작을 제어한다. 슬루 레이트 제어 출력 신호에 대한 임의의 조절들이 수행될 것인가를 결정하기 위해서는 용량성 피드백 신호가 각 슬루 레이트 컨트롤러의 로직 게이트들의 쌍들에 대한 입력으로서 제공된다. 이 피드백 신호가 로직 게이트에의 입력을 트리거하는 임계값을 초과하면, 슬루 레이트 제어 출력 신호의 변화 레이트를 증가/감소시키거나 또는 정지시키는 전압 조절이 결과로서 생기도록 게이트들은 상태들을 변경한다. 다른 방향으로 다시 스위칭하기 위해 디지털 게이트들 입력 전압이 트리거되도록, 이 저항기들(607, 608, 623 및 625)은 커패시터들을 충전 또는 방전시킴으로써 기준 슬루 레이트를 설정하는데 기여한다. 이와 같이, 측정된 부하 전압 값들을 나타내는 피드백 신호에 근거하여 부하 전압의 슬루 레이트를 디지털 방식으로 조정하는데 커패시터들과 저항기들이 사용된다.
상부측 디지털 슬루 레이트 컨트롤러(601)에 관해서는, 슬루 레이트 제어 출력 신호를 변경하는데 사용되는 로직 게이트 쌍 중 하나는 NAND 게이트(611)이다. 이 NAND 게이트(611)는 커패시터(603)를 통해 피드백 신호를 하나의 입력으로 수신하고 그리고 상부측 입력 전압 VIN(HIGH)를 다른 입력으로 수신한다. VIN(HI)이 하이로 설정될 때에는, 피드백 신호가 저항기(607)로 인해 하이이므로 큰 드라이버(612)는 턴온된다. 부하(630) 전압이 너무 빠르게 상승하면, 피드백 커패시터(603)로 인해 NAND 게이트(611) 입력이 큰 구동기(612)를 턴오프하는 임계값 아래로 내려가게 된다. 이로 인해, 부하(630)의 슬루 레이트가 늦추어진다. 슬루 레이트가 너무 느리면, 저항기(607)는 커패시터(603)를 방전할 것이고, 이로 인해 트랜지스터(612)는 다시 턴온될 것이며, 이는 부하(630)의 슬루 레이트를 증가시킬 것이다.
슬루 레이트 제어 출력 신호를 변경하는데 사용되는 상부측 디지털 슬루 레이트 컨트롤러(601) 내에 실재하는 로직 게이트 쌍의 제2 로직 게이트는 NOR 게이트(613)이다. 이 NOR 게이트(613)는 커패시터(604)를 통해 피드백 신호를 하나의 입력으로 수신하고 그리고 상부측 입력 전압 VIN(HIGH)를 다른 입력으로 수신한다. NOR 게이트(613)의 출력은 전계 효과 트랜지스터(614)의 게이트 단자를 제어하는데 사용된다. VIN(HIGH)이 로우로 설정될 때에는, 피드백 신호가 저항기(608)로 인해 로우이므로 큰 드라이버(614)는 턴온된다. 부하(630) 전압이 너무 빠르게 하강하면, 피드백 커패시터(604)로 인해 NOR 게이트(613) 입력이 큰 구동기(614)를 턴오프하는 임계값 위로 올라가게 된다. 이로 인해, 부하(630)의 슬루 레이트가 늦추어진다. 슬루 레이트가 너무 느리면, 저항기(608)는 커패시터(604)를 방전할 것이고, 이로 인해, 트랜지스터(614)는 다시 턴온될 것이며, 이는 부하(630)의 슬루 레이트를 증가시킬 것이다.
커패시터들과 저항기들이 적절한 슬루 레이트를 선택하도록 크기를 부여하면, 상부측 디지털 슬루 레이트 컨트롤러(601)는 킥백의 손실(damaging amounts)이 일어나는 것을 방지하면서 게이트 전압은 가능한 빠르게 그 최종값까지 증가되도록 MOSFET(615)의 게이트 단자를 구동한다.
상부측 디지털 슬루 레이트 컨트롤러(601)의 출력 신호의 슬루 레이트를 조절하는 이 피드백 구동 메커니즘으로 인해, 일종의 펄스폭 변조(PWM) 디지털 신호로서 고려될 수 있는 출력 조절이 일어난다. 이 디지털 출력 신호는 MOSFET(615)의 게이트 단자에 대한 어떠한 전압 증가들/감소들도 행해지지 않는 구간을 갖고, 이 구간은 게이트 단자로의 전압이 증가/감소되는 구간과 혼합된다. 종래의 아날로그 시스템들에서와 같이 연속적인 슬루 레이트를 조절하는 것 대신에, 이 디지털 슬루 레이트 제어 메커니즘은 이산적인 슬루 레이트 조절들을 행한다. 슬루 레이트 조절들이 행해지는 구간들의 관련 지속 시간은 게이트 단자 전압이 증가/감소되는 레이트를 좌우할 것이며, 이는 차례로 드레인 전류가 증가/감소되어 전류가 부하(630)에 제공되는 레이트를 좌우할 것이다.
상부측 디지털 슬루 레이트 컨트롤러(601)와 협력하여, 하부측 디지털 슬루 레이트 컨트롤러(602)는 전류가 부하(630)로부터 그라운드로 또는 그라운드로부터 부하로 흐르도록 동작한다. 하지만, 부하에 대한 급속한 전류 흐름의 변화와 마찬가지로, 전류가 부하로부터 그라운드로 (또는 그 역으로) 급속하게 흐르게 된다면, 그 결과 EMI 양의 손상을 가져오는데, 특히 부하기 모터와 같은 아주 큰(significant) 인터턱스를 갖는 상황에서는 더욱 그러하다. 따라서, 하부측 디지털 슬루 레이트 컨트롤러(602)는 부하(630)로부터 그라운드로 또는 그 역으로 전류가 흐르는 레이트를 제어하도록 동작한다. 상부측 슬루 레이트 컨트롤러(601)와 마찬가지로, 하부측 슬루 레이트 컨트롤러(602)는 슬루 레이트 제어 출력 신호의 변화 레이트를 증가/감소시키거나 정지시키는 디지털 전압 조절들을 발생함에 있어 상호 동작하도록 구성되는 한 쌍의 로직 게이트들로 구성된다.
하부측 디지털 슬루 레이트 컨트롤러(602)에 관해서는, 슬루 레이트 제어 출력 신호를 발생시키는데 사용되는 로직 게이트들 중 하나가 NAND 게이트(620)이다. 이 NAND 게이트(620)는 커패시터(624)를 통해 피드백 신호를 하나의 입력으로 수신하고 그리고 하부측 입력 전압 VIN(LOW)를 다른 입력으로 수신한다. NAND 게이트(620)의 출력은 전계효과 트랜지스터(626)의 게이트 단자를 제어하는데 사용된다. 하부측 입력 전압과 피드백 신호 둘 다 하이일 때에는, NAND 게이트(620) 출력은 로우가 되어 전계 트랜지스터(626)를 턴온한다. VIN(LOW)이 하이로 설정되면, 피드백 신호가 저항기(625)로 인해 하이이므로 큰 드라이버(626)는 턴온된다. 부하(630) 전압이 너무 빠르게 하강하면, 피드백 커패시터(624)로 인해 NAND 게이트(620) 입력이 큰 구동기(626)를 턴오프하는 임계값 아래로 내려가게 된다. 이로 인해, 부하(630)의 슬루 레이트는 늦추어진다. 슬루 레이트가 너무 느리면, 저항기(625)는 커패시터(624)를 방전할 것이고, 이로 인해, 트랜지스터(626)는 다시 턴온될 것이며, 이는 부하(630)의 슬루 레이트를 증가시킬 것이다.
슬루 레이트 제어 출력 신호를 변경하는데 사용되는 하부측 디지털 슬루 레이트 컨트롤러(602) 내에 실재하는 로직 게이트 쌍의 제2 로직 게이트는 NOR 게이트(621)이다. 이 NOR 게이트(621)는 커패시터(622)를 통해 피드백 신호를 하나의 입력으로 수신하고 그리고 하부측 입력 전압 VIN(LOW)를 다른 입력으로 수신한다. NOR 게이트(621) 출력은 전계 효과 트랜지스터(627)의 게이트 단자를 제어하는데 사용된다. NOR 게이트(621) 출력은 하부 입력 전압과 피드백 신호 둘 다가 로우일 때에만 하이이다. 이 경우, NOR 게이트(621) 출력으로 인해, 전계효과 트랜지스터(627)는 온 상태에 있을 수 있다. 다른 모든 경우에서는 NOR 게이트(621) 출력은 로우이고, 전계 효과 트랜지스터(627)는 오프 상태에 있다. VIN(LOW)이 로우로 설정될 때에는, 피드백 신호가 저항기(623)로 인해 로우이므로 큰 드라이버(627)는 턴온된다. 부하(630) 전압이 너무 빠르게 상승하면, 피드백 커패시터(622)로 인해 NOR 게이트(621) 입력이 큰 구동기(627)를 턴오프하는 임계값 위로 올라가게 된다. 이로 인해, 부하(630)의 슬루 레이트는 늦추어진다. 슬루 레이트가 너무 느리면, 저항기(623)는 커패시터(622)를 방전할 것이고, 이로 인해, 트랜지스터(627)는 다시 턴온될 것이며, 이는 부하(630)의 슬루 레이트를 증가시킬 것이다.
커패시터들과 저항기들이 적절한 슬루 레이트를 선택하도록 크기를 부여하면, 하부측 디지털 슬루 레이트 컨트롤러(602)는 킥백의 손실이 일어나는 것을 방지하면서 게이트 전압은 가능한 빠르게 그 최종값까지 증가되도록 MOSFET(628)의 게이트 단자를 구동한다.
상부측 컨트롤러와 마찬가지로, 이로 인해, 게이트 단자 전압이 증가/감소되는 레이트를 명령하는(dictating) 조절 구간들의 관련 지속시간들(durations)에 의해서, 출력 신호의 슬루 레이트를 제어하는데 사용되는 한 세트의 PWM-유사 디지털 출력들이 발생되며, 따라서 드레인 전류의 변화 레이트는 증가/감소된다.
설명된 실시예의 동작에 근거하여, 슬루 레이트 제어의 개선들이 입증되었다. 도 7은 도 6에 도시된 바와 유사한 실시예를 이용하여 발생된 타이밍도를 도시한다. 도 7의 타이밍도는 MOSFET를 오프 상태로 스위칭함에 따라 생기는 게이트 전압 VGS과 드레인 전압 VDS의 프로파일들을 보여준다. MOSFET를 오프 상태로 스위칭하는 프로세스는 도 3과 관련하여 위에서 설명되었다. 도 7에서 게이트 전압 신호는 상부에 도시되어 있다. 위에서 설명한 도 2 및 도 3의 타이밍도들과 마찬가지로, 도 7은 4개의 구간들로 구분된다. 도 7의 4개의 구간들은 도 2 및 도 3에 관해서 위에서 설명한 동일 MOSFET 동작들을 반영한다. 하지만, 도 7의 타이밍도는 도 3에 도시된 오프 상태 MOSFET 스위칭에 비해 슬루 레이트 제어의 개선을 분명히 보여준다.
도 7의 타이밍도에 도시된 개선된 게이트 전압 신호는, 도 3의 종래의 부하 구동 회로와 비교할 때에 구간 1이 상당히 단축된 상태로 시작된다. 이는 상당히 짧은 턴오프 지연에 대응되며, 이는 종래의 부하 구동 회로들의 슬루 레이트 제어에 비해 개선된 효율을 제공한다. 예상대로, 턴오프 지연은 완전히 제거되지 않았다. MOSFET의 고유 내부 커패시턴스는 구간 1 동안 방전되어야 하며, 따라서 그 결과 MOSFET에의 입력 전압이 강하된 후에도 게이트 전압을 강하하는데 피할 수 없는 지연이 생긴다.
본 발명의 실시예에 의해 제공되는 추가의 개선들은 도 7의 타이밍도의 구간 2에 반영되어 있다. 도 3의 종래의 부하 구동 회로와 비교하여, 도 7의 2 구간은 다른 구간들 1, 3 및 4에 비해 확장된 시간을 분명히 보여준다. 도 7의 드레인 전압의 더 느리고 더 제어된 증가분(increase)은 드레인 전류의 개선된 제어를 나타내며, 따라서 부하 구동 회로의 슬루 레이트에 걸쳐 증가된 제어를 나타낸다. 위에서 설명한 바와 같이, 드레인 전류 증가의 더 느린 레이트로 인해, 킥백이 작아지며 또한 EMI도 작아진다. 비록 실시예들이 개선된 슬루 레이트 제어를 제공할지라도, 실시예들은 필요한 것보다 조금이라도 더 늦어지도록 전류 부하에 전력을 공급하는 레이트의 변화를 조절하지 않는다.
도 7은 또한, 다양한 조건 하에서 슬루 레이트를 지속적이고 정확하게 제어하는 실시예들의 능력을 도시한다. 위에서 설명한 바와 같이, 종래의 직렬 저항기 시스템의 성능은 직렬 저항기와 MOSFET 특성들 편차(variance)에 대한 다양한 동작 조건들의 효과에 상당히 의존한다. 도 7의 타이밍도는 시뮬레이션이 동작 조건들을 변경하면서 경과되는 동안에 얻어진 게이트 전압 VGS와 드레인 전압VDS의 프로파일을 도시한다. 예를 들어, 도 7은 서로 다른 MOSFET 부하 스위치 특성들, 부하 전류들, 공급 전압들 및 동작 온도들에 따른 시뮬레이션을 반영한다. 도 7에서 알 수 있는 바와 같이, 이들 다양한 조건 하에서 실시예들에 의해 발생된 프로파일들은 작은 v편차들을 보여주었다. 이들 동일한 변경 조건들 하에서, 종래의 시스템들은 적어도 구간 2에서 엄청나게 다른 슬루 레이트들을 보일 것이다.
위에서 설명한 바와 같이, 일부 실시예들은 상부측 구동기와 하부측 구동기 둘 다를 포함하지 않을 수 있는데, 그 이유는 특정의 전류 부하들이 단일 상(phase) 구동기를 이용하여 구동될 수 있기 때문이다. 도 8은 상부측 구동기와 하부측 구동기로부터 전력을 제어하는 듀얼 MOSFET 부하 스위치들을 갖는 일실시예를 도시한다. 하지만, 도 8의 실시예에서, 디지털 슬루 레이트 컨트롤러(801)는 하부측 구동기에만 존재한다. 도 6의 실시예와 마찬가자로, 전류 부하(809)의 전압 피드백은 전류 부하(809)에 전력을 공급하는 MOSFET(805)의 슬루 레이트를 제어하는데 사용된다. 앞서와 같이, 피드백 커패시터(802)와 저항기(803)는 슬루 레이트를 설정하는데 사용된다. 컨트롤러에 의해 제공된 입력 전압 VIN과 연동하는 이 피드백 신호는, MOSFET(805)의 게이트 단자를 구동하는데 사용되는 슬루 레이트 제어 출력 신호에 디지털 조절들을 제공하고자 상호 작용하는 로직 게이트 쌍으로의 입력들로서 제공된다. 도 8에서, 로직 게이트 쌍 중 하나만이 NOR 게이트(804)로 도시되어 있으며, NOR 게이트(804) 출력은 전계 효과 트랜지스터(807)를 제어한다.
피드백 정보의 사용은 위에서 설명된 직렬 저항기 해결책과 같은 종래의 개루프 슬루 레이트 제어 회로들보다 다른 장점들을 제공한다. 종래의 직렬 저항기 슬루 레이트 제어는 게이트 전압의 변화 레이트를 경감시키는 저항기 RGATE의 능력에 의존한다. 그 결과로 생기는 문제 중 하나는 저항기의 동작 성능이 온도에 따라 변한다는 것이다. 결과적으로, 시스템에서 온도가 변함에 따라, 직렬 저항기에 의해 만들어지는 슬루 레이트 조절들의 크기는 또한 변할 것이다. 피드백을 활용하는 본 발명의 실시예들은 시스템의 온도 변화의 효과들을 고려할 수 있고 또한 이들 효과들을 보상할 수 있다. 그리고, 위에서 설명한 바와 같이, 종래의 시스템은 개별의 MOSFET들과 부하 전류들의 허용 오차의 변동을 고려할 수 없다. 피드백의 사용은 실시예들이 변동들의 임의의 특정한 소스의 고유성(identity) 없이도 이들 변동을 보상하는 능력을 다시 제공한다. 결과적으로, 피드백을 활용하는 실시예는 이들 변수들이 슬루 레이트들을 정확하고 정밀하게 조절하는 능력에 미치는 영향을 감소시킨다. 종래의 시스템에 비해 실시예들에 의해 제공되는 개선은 도 7의 구간 2에서 분명히 보여주며, 이는 동작 조건들의 범위에 걸쳐 실시예들에 의해 제공될 수 있는 슬루 레이트 제어의 균일성을 보여준다.
본 발명의 실시예들에 의해 제공되는 또 하나의 장점은, 저 전류와 고 전류 둘 다에 대한 스위칭을 수용할 수 있는 폐루프 해결책을 이용하여 슬루 레이트 제어를 구현하는 능력이다. MOSFET들이 (수 암페어에서 수백 암페어까지) 큰 범위의 전류들을 스위칭하는데 사용될 수 있으므로, 고 전류들을 제어하기 위한 전력 MOSFET들은 특히 모터들과 같은 전력 유도성 전류 부하들에 사용되는 부하 스위칭 애플리케이션들에서 특히 우세하다. 아날로그 폐루프 해결책들에서는, 고 전력이 스위칭될 때의 피드백의 사용은 고 전류 피드백으로부터의 손상을 회피하기 위하여 빠른 스위칭 동작들을 유지할 수 있는 슬루 레이트 제어 메커니즘을 필요로 한다. 다양한 동작 조건 하에서 빠른 스위칭을 제공하는 실시예들의 능력은 도 7의 타이밍도에 다시 보여진다.
추가의 장점은 본 발명에 의해 제공되는 슬루 레이트 제어를 프로그램 가능하게 하는 실시예들에 의해 제공될 수 있다. 일부 실시예들에서, 슬루 레이트는 예를 들어, 도 6의 실시예에서 프로그램 가능한 커패시터들 또는 저항기들의 사용을 통해 프로그램될 수 있다. 예를 들어, 커패시터의 커패시턴스를 변경하기 위해 사용자가 커패시터 부분들을 연결 또는 분리하게 하도록 이진 가중 커패시터들이 커패시터들(603, 604, 624 및/또는 622)에 사용될 수 있다. 유사하게, 이진 가중 저항기들이 저항기들(603, 607, 624 및/또는 623)에 사용되어 이 요소들의 저항값이 구성되게 할 수 있다. 구성 가능한 컴포넌트들을 사용함으로써, 슬루 레이트는 변경될 수 있다.

Claims (20)

  1. 전류 부하에 전력을 공급하는 제1 부하 스위치를 구동하기 위한 집적 회로로서,
    제어 신호들을 발생시키기 위한 제1 디지털 슬루 레이트 제어 유닛; 및
    상기 제어 신호들에 의해 동작되는 제1 부하 구동기 회로를 포함하고,
    상기 제1 디지털 슬루 레이트 제어 유닛은 상기 부하의 전압 변화 레이트를 나타내는 피드백 신호에 근거하여 상기 제어 신호들을 발생시키고,
    상기 제1 부하 구동기 회로는 상기 제1 부하 스위치를 동작시키는 슬루 레이트 제어 출력 전압을 발생시키는, 집적 회로.
  2. 제1항에 있어서,
    상기 제1 부하 스위치는 MOSFET인, 집적 회로.
  3. 제2항에 있어서,
    상기 집적 회로는 슬루 레이트 제어 구동기이고,
    상기 집적 회로는 일정한 출력을 발생시키는 비제어(non-control) 구동기를 더 포함하고,
    상기 부하 스위치는 상기 비제어 구동기와 상기 슬루 레이트 제어 구동기에 의해 동작되고, 상기 슬루 레이트 제어 구동기는 상기 부하 스위치가 정상 상태인 동안에는 일정한 출력을 발생시키고, 그리고 상기 슬루 레이트 제어 구동기는 상기 부하 스위치가 상태 천이 중인 동안에는 슬루 레이트 제어 출력을 발생시키도록 변조되는, 집적 회로.
  4. 제3항에 있어서,
    상기 슬루 레이트 제어된 구동기는 큰 저(low) 임피던스 구동기이고, 상기 비제어 구동기는 작은 전류 제한 구동기인. 집적 회로.
  5. 제1항에 있어서,
    상기 집적 회로는 하부측 구동기이고, 그리고 상기 제1 부하 스위치는 하부측 부하 스위치이고,
    상기 집적 회로는,
    상부측 제어 신호들을 발생시키기 위한 제2 디지털 슬루 레이트 제어 유닛; 및
    상기 상부측 제어 신호들에 의해 동작되는 제2 부하 구동기 회로를 더 포함하고,
    상기 제2 디지털 슬루 레이트 제어 유닛은 상기 부하의 전압 변화 레이트를 나타내는 상기 피드백 신호에 근거하여 상기 제어 신호들을 발생시키고,
    상기 제2 부하 구동기 회로는 제2 부하 스위치를 동작시키는 슬루 레이트 제어 출력 전압을 발생시키고,
    상기 제2 부하 구동기 회로와 상기 제2 디지털 슬루 레이트 제어 유닛은 상부측 구동기를 포함하는, 집적 회로.
  6. 제1항에 있어서,
    상기 제1 디지털 슬루 레이트 제어 유닛은,
    상기 피드백 신호를 수신하는 커패시터; 및
    상기 슬루 레이트를 정의하는 상기 커패시터와 결합한 저항기를 더 포함하는, 집적 회로.
  7. 제6항에 있어서,
    상기 제1 디지털 슬루 레이트 제어 유닛은,
    상기 피드백 신호를 수신하는 제1 입력부와 입력 전압 신호를 수신하는 제2 입력부를 구비하는 NAND 게이트; 및
    상기 피드백 신호를 수신하는 제1 입력부와 상기 입력 전압 신호를 수신하는 제2 입력부를 구비하는 NOR 게이트를 더 포함하고,
    상기 NAND 게이트의 출력은 상기 제1 부하 구동기 회로의 p 채널 전계 효과 트랜지스터를 제어하고,
    상기 NOR 게이트의 출력은 상기 제1 부하 구동기 회로의 n 채널 전계 효과 트랜지스터를 제어하는, 집적 회로.
  8. 슬루 레이트 제어된 부하 구동 시스템으로서,
    전류 부하에 전력을 공급하기 위한 제1 부하 스위치;
    제어 신호들을 발생시키는 제1 디지털 슬루 레이트 제어 유닛; 및
    상기 제어 신호들에 의해 동작되는 제1 부하 구동기 회로를 포함하고,
    상기 제어 신호들은 상기 부하의 전압 변화 레이트를 나타내는 피드백 신호에 근거하여 발생되고,
    상기 제1 부하 구동기 회로는 상기 제1 부하 스위치를 동작시키는 슬루 레이트 제어 출력 전압을 발생시키는, 슬루 레이트 제어된 부하 구동 시스템.
  9. 제8항에 있어서,
    상기 제1 부하 스위치는 MOSFET인, 슬루 레이트 제어된 부하 구동 시스템
  10. 제9항에 있어서,
    상기 제1 디지털 슬루 레이트 제어 유닛과 상기 제1 부하 구동기 회로는 슬루 레이트 제어 구동기를 포함하고,
    상기 시스템은 일정한 출력을 발생시키는 비제어 구동기를 더 포함하고,
    상기 부하 스위치는 상기 비제어 구동기와 상기 슬루 레이트 제어 구동기에 의해 동작되고, 상기 슬루 레이트 제어 구동기는 상기 부하 스위치가 정상 상태인 동안에는 일정한 출력을 발생시키고, 그리고 상기 슬루 레이트 제어 구동기는 상기 부하 스위치가 상태 천이 중인 동안에는 슬루 레이트 제어 출력을 발생시키도록 변조되는, 슬루 레이트 제어된 부하 구동 시스템.
  11. 제10항에 있어서,
    상기 슬루 레이트 제어된 구동기는 큰 저 임피던스 구동기이고, 상기 비제어 구동기는 작은 전류 제한 구동기인. 슬루 레이트 제어된 부하 구동 시스템.
  12. 제8항에 있어서,
    상기 제1 디지털 슬루 레이트 제어 유닛과 상기 제1 부하 구동기 회로는 하부측 구동기를 포함하고, 그리고 상기 제1 부하 스위치는 하부측 부하 스위치이고,
    상기 시스템은,
    상부측 제어 신호들을 발생시키기 위한 제2 디지털 슬루 레이트 제어 유닛; 및
    상기 상부측 제어 신호들에 의해 동작되는 제2 부하 구동기 회로를 더 포함하고,
    상기 제2 디지털 슬루 레이트 제어 유닛은 상기 부하의 전압 변화 레이트를 나타내는 상기 피드백 신호에 근거하여 상기 상부측 제어 신호들을 발생시키고,
    상기 제2 부하 구동기 회로는 제2 부하 스위치를 동작시키는 슬루 레이트 제어 출력 전압을 발생시키고,
    상기 제2 부하 구동기 회로 및 상기 제2 디지털 슬루 레이트 제어 유닛은 상부측 구동기를 포함하는, 슬루 레이트 제어된 부하 구동 시스템.
  13. 제8항에 있어서,
    상기 제1 디지털 슬루 레이트 제어 유닛은,
    상기 피드백 신호를 수신하는 커패시터; 및
    상기 슬루 레이트를 정의하는 상기 커패시터와 결합한 저항기를 더 포함하는, 슬루 레이트 제어된 부하 구동 시스템.
  14. 제13항에 있어서,
    상기 제1 디지털 슬루 레이트 제어 유닛은,
    상기 피드백 신호를 수신하는 제1 입력부와 입력 전압 신호를 수신하는 제2 입력부를 구비하는 NAND 게이트; 및
    상기 피드백 신호를 수신하는 제1 입력부와 상기 입력 전압 신호를 수신하는 제2 입력부를 구비하는 NOR 게이트를 더 포함하고,
    상기 NAND 게이트의 출력은 상기 제1 부하 구동기 회로의 p 채널 전계 효과 트랜지스터를 제어하고,
    상기 NOR 게이트의 출력은 상기 제1 부하 구동기 회로의 n 채널 전계 효과 트랜지스터를 제어하는, 슬루 레이트 제어된 부하 구동 시스템.
  15. 전류 부하에 전력을 공급하는 제1 부하 스위치의 슬루 레이트를 제어하기 위한 방법으로서,
    제1 디지털 슬루 레이트 제어 유닛을 통해 제어 신호들을 발생시키는 것;
    상기 제어 신호들에 의해 동작되는 제1 부하 구동기 회로를 통해 슬루 레이트 제어 출력 전압을 발생시키는 것; 및
    상기 슬루 레이트 제어 출력 전압을 이용하여 상기 제1 부하 스위치를 동작시키는 것을 포함하고,
    상기 제1 디지털 슬루 레이트 제어 유닛은 상기 부하의 전압 변화 레이트를 나타내는 피드백 신호에 근거하여 상기 제어 신호들을 발생시키는, 슬루 레이트 제어 방법.
  16. 제15항에 있어서,
    상기 제1 부하 스위치는 MOSFET이고,
    상기 방법은 상기 MOSFET의 게이트 단자에 상기 슬루 레이트 제어 출력 전압을 인가하는 것을 더 포함하는, 슬루 레이트 제어 방법.
  17. 제16항에 있어서,
    상기 제1 디지털 슬루 레이트 제어 유닛과 상기 제1 부하 구동기 회로는 슬루 레이트 제어 구동기를 포함하고, 상기 슬루 레이트 제어 출력 전압은 상기 부하 스위치가 상태 천이 중인 동안에는 상기 슬루 레이트 제어 구동기에 의해 발생되고,
    상기 방법은,
    비제어 구동기를 이용하여 일정한 출력을 발생시키는 것, - 상기 출력은 상기 슬루 레이트 제어 구동기와 연동하는 상기 제1 부하 스위치를 동작시킴 - ; 및
    상기 부하 스위치가 정상 상태인 동안에는 상기 슬루 레이트 제어 구동기를 통해 일정한 출력을 발생시키는 것을 더 포함하는, 슬루 레이트 제어 방법.
  18. 제15항에 있어서,
    상기 제1 부하 구동기 회로와 상기 제1 디지털 슬루 레이트 제어 유닛은 하부측 구동기를 포함하고, 그리고 상기 제1 부하 스위치는 하부측 부하 스위치이고,
    상기 방법은,
    제2 디지털 슬루 레이트 제어 유닛을 통해 상부측 제어 신호들을 발생시키는 것;
    상기 상부측 제어 신호들에 의해 동작되는 제2 부하 구동기 회로를 통해 제2 슬루 레이트 제어 출력 전압을 발생시키는 것; 및
    상기 제2 슬루 레이트 제어 출력 전압을 이용하여 제2 부하 스위치를 동작시키는 것을 더 포함하고,
    상기 제2 디지털 슬루 레이트 제어 유닛은 상기 부하의 전압 변화 레이트를 나타내는 상기 피드백 신호에 근거하여 상기 상부측 제어 신호들을 발생시키고,
    상기 제2 부하 구동기 회로와 상기 제2 디지털 슬루 레이트 제어 유닛은 상부측 구동기를 포함하고,
    상기 제2 부하 스위치는 상부측 스위치인, 슬루 레이트 제어 방법.
  19. 제15항에 있어서,
    상기 방법은,
    상기 제1 디지털 슬루 레이트 제어 유닛의 제1 커패시터에서 상기 피드백 신호를 수신하는 것; 및
    상기 제1 디지털 슬루 레이트 제어 유닛의 저항기를 통해 상기 슬루 레이트를 정의하는 것을 더 포함하고,
    상기 저항기는 상기 제1 커패시터와 결합되는, 슬루 레이트 제어 방법.
  20. 제19항에 있어서,
    상기 제1 디지털 슬루 레이트 제어 유닛의 NAND 게이트의 출력을 통해 p 채널 전계 효과 트랜지스터를 제어하는 것; 및
    상기 제1 디지털 슬루 레이트 제어 유닛의 NOR 게이트의 출력을 통해 n 채널 전계 효과 트랜지스터를 제어하는 것을 더 포함하고,
    상기 NAND 게이트는 입력 전압 신호를 제1 단자에서 수신하고 그리고 상기 피드백 신호를 제2 단자에서 수신하고,
    상기 NOR 게이트는 상기 입력 전압 신호를 제1 단자에서 수신하고, 그리고 상기 피드백 신호를 제2 단자에서 수신하는, 슬루 레이트 제어 방법.
KR1020157023564A 2013-03-09 2014-03-07 유도성 부하 구동기 슬루 레이트 컨트롤러 Ceased KR20150126836A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201361775523P 2013-03-09 2013-03-09
US61/775,523 2013-03-09
PCT/US2014/021851 WO2014164316A1 (en) 2013-03-09 2014-03-07 Inductive load driver slew rate controller

Publications (1)

Publication Number Publication Date
KR20150126836A true KR20150126836A (ko) 2015-11-13

Family

ID=50349978

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020157023564A Ceased KR20150126836A (ko) 2013-03-09 2014-03-07 유도성 부하 구동기 슬루 레이트 컨트롤러

Country Status (6)

Country Link
US (2) US9312852B2 (ko)
EP (1) EP2965426A1 (ko)
KR (1) KR20150126836A (ko)
CN (2) CN109600128A (ko)
TW (1) TWI631821B (ko)
WO (1) WO2014164316A1 (ko)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9312852B2 (en) 2013-03-09 2016-04-12 Microchip Technology Incorporated Inductive load driver slew rate controller
ITMI20131283A1 (it) * 2013-07-31 2015-02-01 St Microelectronics Srl Dispositivo elettronico di potenza con caratteristiche di efficienza e radiazione elettromagnetica migliorate.
US9379708B2 (en) * 2014-08-15 2016-06-28 Allegro Microsystems, Llc Switch driver circuit and associated methods
US9425785B1 (en) 2015-07-14 2016-08-23 Allegro Microsystems, Llc Switching regulator with controllable slew rate
TWI571055B (zh) * 2015-10-14 2017-02-11 茂達電子股份有限公司 可降低電磁干擾與電源擾動之切換式驅動器
US10491155B2 (en) * 2016-03-15 2019-11-26 Texas Instruments Incorporated Temperature compensated oscillator driver
KR101794997B1 (ko) * 2016-07-26 2017-11-08 현대오트론 주식회사 절연 게이트 드라이버 및 그를 포함하는 전력 소자 구동 시스템
US10360485B2 (en) * 2016-08-29 2019-07-23 Integrated Device Technology, Inc. Circuits and systems for low power magnetic secure transmission
GB2553794A (en) * 2016-09-14 2018-03-21 Nordic Semiconductor Asa DC-DC converters
GB2553796A (en) 2016-09-14 2018-03-21 Nordic Semiconductor Asa DC-DC converters
JP6819256B2 (ja) * 2016-12-07 2021-01-27 富士電機株式会社 駆動回路及び該回路を含んでなる半導体モジュール
DE102017218305A1 (de) 2017-10-13 2019-04-18 Conti Temic Microelectronic Gmbh Verfahren zum Steuern einer Halbleiterbrücke eines elektrisch betreibbaren Motors mittels eines Rampensignals, Steuerungseinrichtung sowie Anordnung
TWI657643B (zh) * 2017-11-23 2019-04-21 晶豪科技股份有限公司 具有充電電流縮減的功率級電路
JP7073706B2 (ja) * 2017-12-19 2022-05-24 富士電機株式会社 駆動装置および半導体装置
US10432175B2 (en) * 2018-01-10 2019-10-01 Texas Instruments Incorporated Low quiescent current load switch
CN110034592B (zh) * 2018-01-11 2022-02-11 晶豪科技股份有限公司 具有充电电流缩减的功率级电路
WO2021024134A1 (en) * 2019-08-02 2021-02-11 HELLA GmbH & Co. KGaA Method for reducing magnetic field emission for heated seats and other applications
US20240048128A1 (en) * 2022-08-03 2024-02-08 Cirrus Logic International Semiconductor Ltd. Control of inductor switching
EP4346102A1 (en) * 2022-09-29 2024-04-03 Infineon Technologies Austria AG Gate driver circuit and power switching assembly with gate driver circuit
CN116545422B (zh) * 2023-06-28 2023-09-05 杰夫微电子（四川）有限公司 一种基于计时器控制的超低功耗负载开关及其控制方法
US20250088182A1 (en) * 2023-09-08 2025-03-13 Renesas Electronics America Inc. Multi-region transmitter output waveform control

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4090126A (en) * 1976-09-13 1978-05-16 Charles Poticha Frequency marker generator
US5739715A (en) * 1995-10-31 1998-04-14 Hewlett-Packard Co. Digital signal driver circuit having a high slew rate
JP3132648B2 (ja) * 1996-09-20 2001-02-05 富士電機株式会社 電力変換器におけるゲート駆動回路
US6924669B2 (en) * 2000-03-30 2005-08-02 Fujitsu Limited Output buffer circuit and control method therefor
KR100480596B1 (ko) * 2002-04-03 2005-04-06 삼성전자주식회사 업-슬루율 및 다운-슬루율, 업-드라이빙 세기 및다운-드라이빙 세기가 상호 독립적으로 조절되는 출력드라이버 회로
US6781422B1 (en) * 2003-09-17 2004-08-24 System General Corp. Capacitive high-side switch driver for a power converter
US7479770B2 (en) * 2005-04-28 2009-01-20 Texas Instruments Incorporated System and method for driving a power field-effect transistor (FET)
US7498844B2 (en) * 2005-09-29 2009-03-03 Hynix Semiconductor Inc. Output driver for dynamic random access memory
KR100890386B1 (ko) * 2007-06-26 2009-03-25 주식회사 하이닉스반도체 데이터 출력장치 및 이를 포함하는 반도체 메모리장치
US7924056B2 (en) 2009-03-13 2011-04-12 Arm Limited Low voltage differential signalling driver
US7737728B1 (en) * 2009-03-30 2010-06-15 Nanya Technology Corp. OCD driver slew rate control
US8427123B2 (en) * 2009-07-08 2013-04-23 Microchip Technology Incorporated System, method and apparatus to transition between pulse width modulation and pulse-frequency modulation in a switch mode power supply
JP2012019585A (ja) * 2010-07-07 2012-01-26 Panasonic Corp 負荷駆動装置
US8331072B1 (en) * 2010-08-25 2012-12-11 Maxim Integrated Products, Inc. Timer controlled, short and open circuit fault detection with slew-rate boosted output driver
US8638133B2 (en) * 2011-06-15 2014-01-28 Infineon Technologies Ag Method and circuit for driving an electronic switch
US9312852B2 (en) 2013-03-09 2016-04-12 Microchip Technology Incorporated Inductive load driver slew rate controller

Also Published As

Publication number Publication date
US20160226472A1 (en) 2016-08-04
CN105027443B (zh) 2018-12-11
CN109600128A (zh) 2019-04-09
TW201448465A (zh) 2014-12-16
WO2014164316A1 (en) 2014-10-09
US9312852B2 (en) 2016-04-12
US20140253186A1 (en) 2014-09-11
US9825617B2 (en) 2017-11-21
CN105027443A (zh) 2015-11-04
EP2965426A1 (en) 2016-01-13
TWI631821B (zh) 2018-08-01

Similar Documents

Publication Publication Date Title
KR20150126836A (ko) 유도성 부하 구동기 슬루 레이트 컨트롤러
US8305053B2 (en) System and method for controlling a power switch in a power supply system
US9787301B2 (en) Semiconductor switching device
CN107565806B (zh) 用于限制降压变换器的启动期间的浪涌电流的方法和装置
JP6882976B2 (ja) スイッチング制御回路
US7932703B2 (en) System and method for switch mode power supply delay compensation
EP3537604B1 (en) Solid state power controller gate control
US8294443B2 (en) Overshoot/undershoot elimination for a PWM converter which requires voltage slewing
CN110958003A (zh) 自适应栅极驱动器
JP2010220196A (ja) スイッチング出力回路およびスイッチング電源
JP2008182381A (ja) 高速ゲート駆動回路
KR102324451B1 (ko) 전력 트랜지스터의 능동 추적 스위칭 속도 제어
WO2022050032A1 (ja) ゲート駆動装置および負荷給電回路
US10637356B2 (en) Multiple-level buck boost converter control
JP4830142B2 (ja) スイッチング回路
US20160352322A1 (en) Digital pulse width modulation control for load switch circuits
US11843368B2 (en) Method for reducing oscillation during turn on of a power transistor by regulating the gate switching speed control of its complementary power transistor
JP2018207276A (ja) ゲート駆動回路
CN103715888B (zh) 用于减小驱动感性负载的电路的功率损耗的方法
TW201916559A (zh) 用於對直流-直流轉換器的死區時間進行控制的控制電路
EP4037189B1 (en) Load drive control device
KR20210056003A (ko) 방전 회로가 포함된 게이트 드라이버
HK1183384B (en) Regulated bootstrap power supply
HK1183384A (en) Regulated bootstrap power supply

Legal Events

Date Code Title Description
PA0105 International application

Patent event date: 20150828

Patent event code: PA01051R01D

Comment text: International Patent Application

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20190219

Comment text: Request for Examination of Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20191031

Patent event code: PE09021S01D

E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20200103

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20191031

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I