[go: up one dir, main page]

KR20150095988A - 표시 장치 및 이의 제조 방법 - Google Patents

표시 장치 및 이의 제조 방법 Download PDF

Info

Publication number
KR20150095988A
KR20150095988A KR1020140016506A KR20140016506A KR20150095988A KR 20150095988 A KR20150095988 A KR 20150095988A KR 1020140016506 A KR1020140016506 A KR 1020140016506A KR 20140016506 A KR20140016506 A KR 20140016506A KR 20150095988 A KR20150095988 A KR 20150095988A
Authority
KR
South Korea
Prior art keywords
fpc
pcb
display panel
width
connection wirings
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
KR1020140016506A
Other languages
English (en)
Inventor
김동인
홍현석
전상민
원주연
이종국
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020140016506A priority Critical patent/KR20150095988A/ko
Priority to US14/527,229 priority patent/US20150230337A1/en
Publication of KR20150095988A publication Critical patent/KR20150095988A/ko
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/118—Printed elements for providing electric connections to or between printed circuits specially for flexible printed circuits, e.g. using folded portions
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/147—Structural association of two or more printed circuits at least one of the printed circuits being bent or folded, e.g. by using a flexible printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10128—Display
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/361—Assembling flexible printed circuits with other printed circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)
  • Manufacturing & Machinery (AREA)

Abstract

표시 장치는 표시 영역 및 비표시 영역을 포함하는 표시 패널, 표시 패널의 비표시 영역 상에 칩-온-글래스(Chip-On-Glass; COG) 방식으로 실장되는 복수의 구동 칩들, 복수의 구동 칩들에 신호를 제공하는 인쇄 회로 기판(Printed Circuit Board; PCB) 및 제1 단부가 표시 패널의 비표시 영역에 필름-온-글래스(Film-On-Glass; FOG) 방식으로 부착되고, 제1 단부의 폭과 다른 폭을 갖는 제2 단부가 PCB에 부착되며, PCB의 신호를 복수의 구동 칩들로 전달하는 연성 인쇄 회로(Flexible Printed Circuit; FPC)를 포함한다.

Description

표시 장치 및 이의 제조 방법{DISPLAY DEVICE AND METHOD OF MANUFACTURING THE SAME}
본 발명은 전자 장치에 관한 것으로서, 더욱 상세하게는 연성 인쇄 회로를 포함하는 표시 장치 및 이의 제조 방법에 관한 것이다.
표시 장치에서, 구동 칩은 칩-온-글래스(Chip-On-Glass; COG) 방식 등으로 표시 패널에 실장되고, 연성 인쇄 회로(Flexible Printed Circuit; FPC)는 필름-온-글래스(Flim-On-Glass; FOG) 방식으로 표시 패널에 실장될 수 있다. 상기 COG 방식 및 FOG 방식은 종래 실장 방식에 비해 구조가 간단하고, 표시 패널에서 표시 영역이 차지하는 비율을 증가시킬 수 있어 최근에 널리 사용되고 있는 추세이다.
한편, 표시 패널에 형성되는 연결 배선은 구동 칩과 FPC를 전기적으로 연결한다. 하나의 구동 칩에 하나의 FPC가 대응되어 상기 연결 배선을 통해 연결되는 경우, FPC는 구동 칩의 개수만큼 필요하다. 이와 달리, 복수의 구동 칩들에 하나의 FPC가 연결되도록 형성되는 경우, 표시 패널에 형성되는 연결 배선의 길이가 증가하게 되고, 연결 배선들 사이의 폭이 감소하게 되어 상기 연결 배선들의 저항이 증가할 수 있다.
연결 배선의 큰 저항에 의해 화소부로 전달되는 데이터 신호, 전원 전압 등의 레벨이 흔들리게 되고, 표시 장치의 표시 영역에는 그에 따른 잡음(noise)이 발생된다. 예를 들어, 크로스 토크 또는 표시 영역에 가로줄 형태 무늬가 나타나는 표시 불량이 발생된다.
본 발명의 일 목적은 표시 패널 상에 배치된 연결 배선들의 배선 저항을 저감한 표시 장치를 제공하는 것이다.
본 발명의 다른 목적은 상기 표시 장치의 제조 방법을 제공하는 것이다.
다만, 본 발명의 목적은 상술한 목적들로 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
본 발명의 일 목적을 달성하기 위하여 본 발명의 실시예들에 따른 표시 장치는 표시 영역 및 비표시 영역을 포함하는 표시 패널, 상기 표시 패널의 상기 비표시 영역 상에 칩-온-글래스(Chip-On-Glass; COG) 방식으로 실장되는 복수의 구동 칩들, 상기 복수의 구동 칩들에 신호를 제공하는 인쇄 회로 기판(Printed Circuit Board; PCB) 및 제1 단부가 상기 표시 패널의 상기 비표시 영역에 필름-온-글래스(Film-On-Glass; FOG) 방식으로 부착되고, 상기 제1 단부의 폭과 다른 폭을 갖는 제2 단부가 상기 PCB에 부착되며, 상기 PCB의 상기 신호를 상기 복수의 구동 칩들로 전달하는 연성 인쇄 회로(Flexible Printed Circuit; FPC)를 포함할 수 있다.
일 실시예에 의하면, 상기 제1 단부의 폭은 상기 제2 단부의 폭보다 클 수 있다.
일 실시예에 의하면, 상기 FPC는 상기 제1 단부의 폭이 상기 제2 단부의 폭보다 큰 사다리꼴 형태일 수 있다.
일 실시예에 의하면, 상기 표시 장치는 상기 표시 패널의 상기 비표시 영역 상에 배치되고, 상기 복수의 구동 칩들과 상기 FPC를 전기적으로 연결하는 복수의 연결 배선들을 더 포함할 수 있다.
일 실시예에 의하면, 상기 복수의 구동 칩들은 제1 구동 칩, 및 상기 제1 구동 칩과 인접하여 배치된 제2 구동 칩을 포함하고, 상기 복수의 연결 배선들은 제1 구동 칩과 상기 FPC를 연결하는 제1 연결 배선들, 및 상기 제2 구동 칩과 상기 FPC를 연결하는 제2 연결 배선들을 포함하며, 상기 제1 연결 배선들의 길이는 상기 제2 연결 배선들의 길이와 동일할 수 있다.
일 실시예에 의하면, 상기 제1 연결 배선들 사이의 간격들 및 상기 제2 연결 배선들 사이의 간격들은 상기 FPC의 제2 단부에 위치하는 FPC 내부 배선들 사이의 간격들보다 클 수 있다.
일 실시예에 의하면, 상기 연결 배선들은 투명 도전 물질로 형성될 수 있다.
일 실시예에 의하면, 상기 연결 배선들은 저저항 금속으로 형성될 수 있다.
일 실시예에 의하면, 상기 저저항 금속은 구리 또는 알루미늄을 포함할 수 있다.
일 실시예에 의하면, 상기 PCB는 연성 인쇄 회로 기판(Flexible Printed Circuit Board; FPCB)일 수 있다.
일 실시예에 의하면, 상기 PCB에 의해 상기 구동 칩들에 제공되는 상기 신호는 데이터 신호 및 전원 전압을 포함할 수 있다.
일 실시예에 의하면, 상기 FPC와 상기 표시 패널은 이방성 도전 필름(Anisotropic conductive film; ACF)을 통해 전기적으로 접속될 수 있다.
일 실시예에 의하면, 상기 FPC와 상기 PCB는 ACF를 통해 전기적으로 접속될 수 있다.
본 발명의 다른 목적을 달성하기 위하여 본 발명의 실시예들에 따른 표시 장치의 제조 방법은 표시 패널의 비표시 영역 상에 복수의 구동 칩들을 칩-온-글래스(Chip-On-Glass; COG) 방식으로 실장하고, 제1 폭을 갖는 연성 인쇄 회로(Flexible Printed Circuit; FPC)의 제1 단부를 상기 표시 패널에 필름-온-글래스(Film-On-Glass; FOG) 방식으로 부착하며, 상기 제1 폭과 다른 제2 폭을 갖는 상기 FPC의 제2 단부를 상기 복수의 구동 칩들에 신호를 제공하는 인쇄 회로 기판(Printed Circuit Board; PCB)에 부착할 수 있다.
일 실시예에 의하면, 상기 제1 폭은 상기 제2 폭보다 클 수 있다.
일 실시예에 의하면, 상기 표시 장치의 제조 방법은 상기 표시 패널의 상기 비표시 영역 상에 상기 복수의 구동 칩들과 상기 FPC를 전기적으로 연결하는 복수의 연결 배선들을 더 형성할 수 있다.
일 실시예에 의하면, 상기 복수의 구동 칩들은 제1 구동 칩, 및 상기 제1 구동 칩과 인접하여 배치된 제2 구동 칩을 포함하고, 상기 복수의 연결 배선들은 제1 구동 칩과 상기 FPC를 연결하는 제1 연결 배선들, 및 상기 제2 구동 칩과 상기 FPC를 연결하는 제2 연결 배선들을 포함하며, 상기 제1 연결 배선들의 길이는 상기 제2 연결 배선들의 길이와 동일할 수 있다.
일 실시예에 의하면, 상기 제1 연결 배선들 사이의 간격들 및 상기 제2 연결 배선들 사이의 간격들은 상기 FPC의 제2 단에 배치되어 상기 PCB와 접촉되는 FPC 내부 배선들 사이의 간격들보다 클 수 있다.
일 실시예에 의하면, 상기 FPC와 상기 표시 패널은 이방성 도전 필름(Anisotropic conductive film; ACF)을 통해 전기적으로 접속될 수 있다.
일 실시예에 의하면, 상기 FPC와 상기 PCB는 ACF를 통해 전기적으로 접속될 수 있다.
본 발명의 실시예들에 따른 표시 장치는 제1 단부의 폭이 제2 단부의 폭보다 큰 FPC를 포함할 수 있다. 따라서, 하나의 FPC가 복수 개의 구동 칩들과 전기적으로 연결될 수 있고, FPC와 구동 칩들을 연결하는 연결 배선들의 길이가 큰 폭으로 감소될 수 있다. 또한, 연결 배선들 사이의 폭이 종래보다 넓어질 수 있다. 따라서, 연결 배선들의 저항이 획기적으로 감소되므로 의도치 않게 유입된 임펄스 등을 포함하는 외부 잡음(noise)으로 인한 화질 불량(예를 들면, 가로줄 발생 불량)도 개선할 수 있다. 또한, FPC의 개수도 증가하지 않은 상태에서 연결 배선들의 저항이 감소되므로, 제조 비용이 절감될 수 있다. 게다가, 단순한 형태의 연결 배선들을 형성함으로써 표시 장치의 신뢰성이 향상될 수 있다.
본 발명의 실시예들에 따른 표시 장치의 제조 방법은 제1 단의 폭이 제2 단의 폭보다 큰 FPC를 표시 패널 및 PCB에 부착할 수 있다. 따라서, 연결 배선들의 저항이 획기적으로 감소되므로 의도치 않게 유입된 임펄스 등을 포함하는 외부 잡음(noise)으로 인한 화질 불량(예를 들면, 가로줄 발생 불량)이 개선될 수 있다. 또한, 단순한 형태의 연결 배선들을 형성함으로써 표시 장치의 신뢰성이 향상될 수 있다.
다만, 본 발명의 효과는 상술한 효과에 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
도 1은 본 발명의 실시예들에 따른 표시 장치를 나타내는 평면도이다.
도 2는 도 1의'A'부분의 일 예를 나타내는 확대도이다.
도 3은 도 1의 I-I’선을 따라 절단한 일 예를 나타내는 단면도이다.
도 4는 도 3의 'B'부분의 일 예를 나타내는 확대도이다.
도 5는 도 3의 'C'부분의 일 예를 나타내는 확대도이다.
도 6은 본 발명의 실시예들에 따른 표시 장치의 일 예를 나타내는 평면도이다.
도 7은 본 발명의 실시예들에 따른 표시 장치의 다른 예를 나타내는 평면도이다.
도 8은 본 발명의 실시예들에 따른 표시 장치의 또 다른 예를 나타내는 평면도이다.
도 9는 본 발명의 실시예들에 따른 표시 장치의 제조 방법을 나타내는 순서도이다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.
도 1은 본 발명의 실시예들에 따른 표시 장치를 나타내는 평면도이고, 도 2는 도 1의'A'부분의 일 예를 나타내는 확대도이다.
도 1 및 도 2를 참조하면, 표시 장치(100)는 표시 패널(110), 복수의 구동 칩들(140), 연성 회로 기판(Flexible Printed Circuit; FPC)(160), 인쇄 회로 기판(Printed Circuit Board; PCB)(180) 및 복수의 연결 배선들(152, 154)을 포함할 수 있다.
실시예에 따라, 표시 장치(100)는 액정 표시(Liquid Crystal Display; LCD) 장치, 유기 발광 표시 장치(Organic Light Emitting Device; OLED), 플라즈마 표시 패널(Plasma Display Panel; PDP) 등과 같은 임의의 표시 장치일 수 있다.
도 1에 도시된 바와 같이, 표시 패널(110)은 화소부(120)를 포함하는 표시 영역(DA) 및 구동 칩들(140)과 FPC(160)의 일부가 실장되는 비표시 영역(NA)을 포함할 수 있다. 화소부(120)에는 복수의 로우들 및 복수의 컬럼들을 가지는 매트릭스 형태로 배치된 복수의 화소들(P)이 형성될 수 있다.
구동 칩들(140)은 표시 패널(110)의 비표시 영역(NA)에 칩-온-글래스(Chip-On-Glass; COG) 방식으로 실장될 수 있다. 예를 들어, 구동 칩들(140)은, 구동 칩들(140)과 표시 패널(110)의 유리 기판 사이에 이방성 도전 필름(Anisotropic Conductive Film; ACF)을 개재한 후 고온으로 압착함으로써, 표시 패널(110)의 상기 유리 기판 상에 실장될 수 있다. 실시예에 따라, 구동 칩들(140)은 표시 패널(110)의 표시 영역(DA)에 데이터 전압을 인가하는 소스 드라이버 집적 회로를 포함하거나, 표시 패널(110)의 표시 영역(DA)에 게이트 전압을 인가하는 스캔 드라이버 집적 회로를 포함하거나, 소스 드라이버 및 스캔 드라이버가 모두 집적된 통합 드라이버 집적 회로를 포함할 수 있다. 표시 장치(100)의 고해상도를 구현하기 위해 표시 패널(110)에 복수의 구동 칩들(140)이 실장될 수 있다. 한편, 도 1에는 표시 패널(110)에 여섯 개 구동 칩들(140)이 실장된 예가 도시되어 있으나, 표시 패널(110)에 실장되는 구동 칩들의 개수가 이에 한정되는 것은 아니다.
복수의 구동 칩들(140)은 외부 장치(예를 들어, PCB(180))로부터 FPC(160)를 통하여 신호를 수신하기 위한 입력 범프부, 표시 패널(110)의 화소부(120)에 신호를 전송하기 위한 출력 범프부 등을 포함할 수 있다. 일 실시예에서, 도 2에 도시된 바와 같이, 제1 구동 칩(144) 및 제2 구동 칩(146)은 각각 PCB(180)로부터 FPC(160)를 통하여 신호를 수신하기 위한 입력 범프부(155, 157) 및 표시 패널(110)의 화소부(120)에 신호를 전송하기 위한 출력 범프부(미도시)를 포함할 수 있다. 제2 구동칩(146)은 제1 구동칩(144)에 인접하여 배치될 수 있다.
입력 범프부(155, 157)는 소정의 형태로(예를 들어, 일렬로) 배치된 복수의 입력 범프들을 포함할 수 있다. 일 실시예에서, 상기 복수의 입력 범프들 각각은, 이에 한정되지는 않으나, 금(Au), 구리(Cu), 니켈(Ni) 등의 도전성 물질로 형성될 수 있다. 상기 복수의 입력 범프들은 상기 COG 방식으로 표시 패널(110)의 유리 기판 상에 형성된 입력 패드부(미도시)에 접촉될 수 있다. 입력 패드부는 복수의 입력 패드들을 포함할 수 있다. 상기 입력 패드들은 연결 배선들(152, 154)과 전기적으로 연결될 수 있다. 따라서, 제1 및 제2 구동 칩들(144, 146)은 상기 복수의 입력 패드들 및 상기 복수의 입력 범프들을 통하여 전원 전압, 접지 전압, 데이터 신호 등을 수신할 수 있다. 또는, 상기 복수의 입력 범프들은 제1 연결 배선들(152) 및 제2 연결 배선들(154)에 직접 접촉될 수도 있다.
제1 및 제2 구동 칩들(144, 146)은 출력 범프부를 통해 표시 패널(110)의 화소부(120)에 데이터 전압, 게이트 전압 등을 전달할 수 있다.
한편, 제1 및 제2 구동 칩들(144, 146)은 내부 접지 배선을 더 포함할 수 있다. 내부 접지 배선은, 표시 장치가 구동될 때, 상기 복수의 입력 범프들 중 적어도 하나의 접지용 입력 범프를 통하여 접지 전압(예를 들어, 시스템 접지 전압)을 수신하고, 제1 및 제2 구동 칩들(144, 146) 각각에 상기 접지 전압을 제공할 수 있다.
PCB(180)는 복수의 구동 칩들(140)에 신호를 제공할 수 있다. 일 실시예에서, 상기 신호는 제1 및 제2 구동 칩들(144, 146)에 제공되어 표시 장치(100)의 동작을 제어하는 데이터 신호 및 전원 전압 등을 포함할 수 있다. 예를 들면, 상기 데이터 신호는 표시 장치(100)의 동작을 제어하는 이미지 데이터 및 제어 데이터 등을 포함할 수 있다. 일 실시예에서, PCB(180)는 상기 신호들을 생성하는 타이밍 컨트롤러(Timing Controller)(185) 및 상기 전원 전압들을 생성하는 파워 서플라이(power supply) 등을 포함할 수 있다.
일 실시예에서, FPC(160)와 PCB(180)는 상기 AFC를 통해 전기적으로 접속될 수 있다. 도 2에 도시된 바와 같이, PCB(180)는 FPC(160)와 부착되는 PCB 본딩 패드부(182)를 포함할 수 있다. 즉, FPC(160)는 ACF를 통해 PCB 본딩 패드부(182)에 부착될 수 있다. PCB 본딩 패드부(182)는 도전성 물질로 형성될 수 있다. 또한, PCB 본딩 패드부(182)는 FPC(160) 내부 회로와 전기적으로 연결될 수 있다. 따라서, PCB 본딩 패드부(182)는 PCB(180)와 FPC(160)를 결합하고, PCB(180)에서 생성된 상기 신호를 FPC(160)에 전달하는 역할을 할 수 있다. PCB 본딩 패드부(182)는 FPC(160)의 제2 단부(164)의 폭(SS)에 상응하는 영역에 형성될 수 있다. 또한, 표시 장치(100)에 복수의 FPC들이 실장되는 경우, PCB(180)에는 상기 복수의 FPC들과 동일한 개수의 PCB 본딩 패드부들이 형성될 수 있다.
FPC(160)의 제1 단부(162)는 표시 패널(110)의 비표시 영역(NA)의 가장자리에 필름-온-글래스(Film-On-Glass; FOG) 방식으로 부착되고, 제1 단부(162)의 폭과 다른 폭을 갖는 FPC(160)의 제2 단부(164)는 PCB(180)에 부착될 수 있다. 일 실시예에서, FPC(160)와 표시 패널(110)은 상기 ACF를 통해 전기적으로 접속될 수 있다. 또한, 일 실시예에서, FPC(160)와 PCB(180)는 상기 ACF를 통해 전기적으로 접속될 수 있다. 따라서, PCB(180)는 FPC(160)와 전기적으로 연결될 수 있고, FPC(160)는 PCB(180)로부터 수신된 신호를 표시 패널(110) 및 제1 및 제2 구동 칩들(144, 146)로 전달할 수 있다. 상기 ACF는 전기적 연결을 위한 도전 입자와 기계적 연결을 위한 수지를 포함할 수 있다. 표시 패널(110) 및 PCB(180) 상에 ACF를 붙이고 FPC(140)를 표시 패널(110) 및PCB(180)의 패드부(즉, FPC 본딩 패드부(115) 및 PCB 본딩 패드부(182))와 맞추어 부착한 후 열 압착함으로써 FPC(140)와 표시 패널(110) 및 PCB(180)는 전기적으로 연결될 수 있다. 다시 말하면, FPC 내부 배선들(168)은 FPC 본딩 패드부(115)를 통해 연결 배선들(즉, 제1 및 제2 연결 배선들(152, 154))과 전기적으로 연결되고, PCB 본딩 패드부(182)를 통해 PCB(180) 내부의 회로들과 전기적으로 연결될 수 있다.
일 실시예에서, 제1 단부(162)의 폭(LS)은 제2 단부(164)의 폭(SS)보다 클 수 있다. 이에 의해, 하나의 FPC(160)는 복수의 구동 칩들(예를 들면, 제1 및 제2 구동 칩들(144, 146))에 신호를 전달하는 제1 및 제2 연결 배선들(152, 154)과 연결될 수 있다. 이 때, PCB(180)에 접촉되는 제2 단부(164)의 폭(SS)은 증가하지 않으므로, PCB 본딩 패드부(182)의 폭 및 PCB 본딩 패드들의 개수는 증가되지 않는다. 다른 실시예에서, FPC(160)는 제1 단부의 폭(LS)이 제2 단부의 폭(SS)보다 큰 사다리꼴 형태를 가질 수 있다.
복수의 연결 배선들(152, 154)은 표시 패널(110)의 비표시 영역(NA) 상에 배치될 수 있다. 복수의 연결 배선들은(152, 154) 복수의 구동 칩들(140)과 FPC(160)를 전기적으로 연결할 수 있다. 일 실시예에서, 도 2에 도시된 바와 같이, 제1 연결 배선들(152) 및 제2 연결 배선들(154)은 각각 제1 구동 칩(144) 및 제2 구동 칩(146)과 FPC(160)을 전기적으로 연결하도록 표시 패널(110)에 배치될 수 있다. 예를 들면, 제1 연결 배선들(152)은 제1 구동 칩(144)의 입력 범프부(또는, 표시 패널(110)의 제1 입력 패드부) 및 표시 패널(110)의 FPC 본딩 패드부(115)와 연결될 수 있다. 따라서, PCB(180)에서 생성된 신호들이 제1 구동 칩(144)으로 전달될 수 있다. 마찬가지로, 제2 연결 배선들(154)을 통해 PCB(180)에서 생성된 신호들이 제2 구동 칩(146)으로 전달될 수 있다.
일 실시예에서, 연결 배선들(152, 154)은 투명 도전 물질을 포함할 수 있다. 상기 투명 도전 물질은 인듐-주석 산화물(Indium Tin Oxide: ITO), 인듐-아연 산화물(Indium Zinc Oxide: IZO), 알루미늄 도핑된 아연 산화물(Aluminum doped Zinc Oxide: AZO), 아연 산화물, 주석 산화물 등을 포함할 수 있다. 다른 실시예에서, 연결 배선들(150)은 저저항 금속을 포함할 수 있다. 상기 저저항 금속은 구리, 알루미늄, 크롬, 탄탈륨, 몰리브덴, 티타늄, 텅스텐, 은, 네오디뮴 등의 금속 및/또는 이들의 합금을 포함할 수 있다. 또한, 일 실시예에서, 연결 배선들(152, 154)은 복수의 도전층(또는, 금속층)이 적층된 다층 구조를 가질 수도 있다. 다만, 이는 예시적인 것으로서, 연결 배선들(152, 154)에 포함되는 물질은 이에 한정되지 않고, 연결 배선들(152, 154)은 저항을 최대한 줄일 수 있는 도전성 물질을 포함할 수 있다.
일 실시예에서, 제1 구동 칩(141)과 FPC(160)을 연결하는 제1 연결 배선들(152)의 길이는 제1 구동 칩(141)과 인접하여 배치된 제2 구동 칩(142)과 FPC(160)를 연결하는 제2 연결 배선들(154)의 길이와 실질적으로 동일할 수 있다. 다른 실시예에서, 제1 및 제2 연결 배선들(152, 154)의 길이는 각각 제1 및 제2 구동 칩들(144, 146)과 FPC(160)를 연결하는 최단 경로에 상응할 수 있다. 즉, 도시되지는 않았지만, 제1 및 제2 연결 배선들(152, 154)은 꺾임이 없는 직선 형태로 형성될 수 있다. 따라서, 연결 배선들(제1 및 제2 연결 배선들(152, 154)을 포함함)은 구동 칩과 FPC를 연결하는 종래의 연결 배선들과 비교하여 현저하게 감소된 길이를 가질 수 있다. 따라서, 연결 배선들(150)에 의한 저항이 감소될 수 있다.
다만, 이는 예시적인 것으로서, 하나의 FPC에 연결되는 구동 칩들의 개수가 이에 한정되는 것은 아니다. 예를 들어, 3개 또는 4개의 구동 칩들이 연결 배선들에 의해 하나의 FPC에 연결될 수 있다.
일 실시예에서, 제1 연결 배선들 사이의 간격들(W1) 및 제2 연결 배선들 사이의 간격들(W2)은 FPC(160)의 제2 단부(164)에 위치하는 FPC 내부 배선들(168) 사이의 간격들(W3)보다 클 수 있다. 따라서, 제1 및 제2 연결 배선들(152, 154)의 저항이 감소될 수 있다.
일 실시예에서, PCB(180)는 연성 인쇄 회로 기판(Flexible Printed Circuit Board; FPCB)를 포함할 수 있다. FPCB가 적용되는 경우, PCB(180) 및 FPC(160)는 일체로 구성될 수 있다. 따라서, FPCB가 표시 패널의 가장자리에 FOG 방식으로 부착될 수 있다.
상술한 바와 같이, 본 발명의 실시예들에 따른 표시 장치(100)는 제1 단부(162)의 폭(LS)이 제2 단부(164)의 폭(SS)보다 큰 FPC(160)를 포함할 수 있다. 따라서, 하나의 FPC(160)가 복수 개의 구동 칩들(140)과 전기적으로 연결될 수 있고, FPC(160)와 구동 칩들(140)을 연결하는 연결 배선들의 길이가 큰 폭으로 감소할 수 있다. 또한, 연결 배선들 사이의 간격이 종래의 연결 배선들 사이의 간격보다 넓어질 수 있다. 따라서, 연결 배선들(150)의 저항이 획기적으로 감소되므로 의도치 않게 유입된 임펄스 등을 포함하는 외부 잡음(noise)으로 인한 화질 불량(예를 들면, 가로줄 발생 불량 또는 크로스 토크)이 개선될 수 있다. 또한, FPC(160)의 개수도 증가하지 않은 상태에서 연결 배선들의 저항이 감소되므로, 제조 비용이 절감될 수 있다.
도 3은 도 1의 I-I’선을 따라 절단한 일 예를 나타내는 단면도이고, 도 4는 도 3의 'B'부분의 일 예를 나타내는 확대도이며, 도 5는 도 3의 'C'부분의 일 예를 나타내는 확대도이다.
도 3 내지 도 5를 참조하면, 표시 장치(100)는 표시 패널(110), 화소부(120), 구동 칩(141), FPC(160) 및 PCB(180)을 포함할 수 있다.
도 3에 도시된 바와 같이, 표시 패널(110)은 표시 영역(DA)과 비표시 영역(NA)으로 구분되며, 화소부(120)는 표시 패널(110)의 표시 영역(DA)에 배치되고, 구동 칩(141), FPC(160) 및 PCB(180)는 표시 패널(110)의 비표시 영역(NA)에 배치될 수 있다.
도 3 및 도 4에 도시된 바와 같이, 'B'부분은 화소부(120)의 일부를 나타낼 수 있다. 화소부(120)에 포함된 복수의 화소들은 신호 배선을 통해 비표시 영역(NA) 상에 형성된 구동 칩(141)과 연결되고, 구동 칩(141)으로부터 구동 신호를 수신하여 영상을 표시할 수 있다. 일 실시예에서, 화소부(120)는 유기 발광 소자(organic light emitting diode)를 포함할 수 있다.
예를 들어, 화소부(120)는 베이스 기판(10), 액티브 패턴(20), 금속 패턴, 발광 소자, 및 봉지층(90)을 포함할 수 있다. 금속 패턴은 게이트 전극(30), 소스 전극(40) 및 드레인 전극(45)을 포함할 수 있다. 액티브 패턴(20) 상에는 게이트 절연층(25) 및 무기 절연층(35)이 형성될 수 있다. 금속 패턴 상에는 유기 절연층(50)이 형성될 수 있다. 발광 소자는 유기 절연층(50) 상에 형성되며, 제1 전극(60), 발광 구조물(80) 및 제2 전극(85)을 포함할 수 있다. 각 화소는 화소 정의막(70)에 의해 정의될 수 있다.
액티브 패턴(20)은 비정질 실리콘, 폴리 실리콘 또는 산화물 반도체를 포함할 수도 있다. 액티브 패턴(20)은 양 단부에 소스 영역 및 드레인 영역을 각각 포함할 수 있다.
게이트 절연층(25)은 액티브 패턴(20) 상에 형성되어, 액티브 패턴(20)을 전체적으로 커버할 수 있다. 게이트 절연층(25)은 예컨대, 실리콘 산화물 또는 실리콘 질화물을 포함할 수 있다.
게이트 전극(30)은 게이트 절연층(25) 상에 형성되며, 액티브 패턴(20)에 중첩할 수 있다. 일 실시예에서, 게이트 전극(30)은 액티브 패턴(20)의 중앙 부분에 중첩할 수 있다. 예를 들어, 게이트 전극(30)은 알루미늄(Al), 크롬(Cr), 니켈(Ni), 몰리브덴(Mo), 텅스텐(W), 마그네슘(Mg) 또는 이들의 합금을 포함할 수 있다. 또한, 게이트 전극(30)은 단일층 또는 다층 구조를 가질 수 있다.
무기 절연층(35)은 게이트 전극(30) 상에 형성되며, 게이트 전극(30)을 전체적으로 커버할 수 있다. 예를 들어, 무기 절연층(35)은 실리콘 산화물 또는 실리콘 질화물 등을 포함할 수 있다.
소스 전극(40)은 게이트 절연층(25) 및 무기 절연층(35)에 형성된 제1 콘택홀을 통해 액티브 패턴(20)의 상기 소스 영역에 접촉할 수 있다. 드레인 전극(45)은 게이트 절연층(25) 및 무기 절연층(35)에 형성된 제2 콘택홀을 통해 액티브 패턴(20)의 상기 드레인 영역에 접촉할 수 있다.
유기 절연층(50)은 소스 전극(40) 및 드레인 전극(45)이 형성된 무기 절연층(35) 상에 형성될 수 있다. 예를 들어, 유기 절연층(50)은 실질적으로 평탄한 상면을 가질 수 있다.
제1 전극(60)은 유기 절연층(50) 상에 형성되고, 드레인 전극(45)에 전기적으로 연결될 수 있다. 제1 전극(60)은 투명 전극으로 형성될 수 있다. 예를 들어, 제1 전극(60)은 IZO, ITO, 아연 산화물(ZnOx) 또는 주석 산화물(SnOx)을 포함할 수 있다. 일 실시예에서, 제1 전극(60)은 양극(anode)으로 사용될 수 있다.
화소 정의막(70)은 제1 전극(60)이 형성된 유기 절연층(50) 상에 형성될 수 있다. 화소 정의막(70)은 제1 전극(60)의 양 단부에 부분적으로 중첩할 수 있다.
발광 구조물(80)은 제1 전극(60) 상에 형성될 수 있다. 발광 구조물(80)은 순차적으로, 정공 주입층(hole injection layer; HIL), 정공 수송층(hole transfer layer; HTL), 유기 발광층(emission layer; EML), 전자 수송층(electron transfer layer; ETL) 및 전자 주입층(electron injection layer; EIL)을 포함할 수 있다. 일 실시예에서, 발광 구조물(80)은 적색광, 녹색광, 또는 청색광을 발생시키는 발광 물질들을 포함할 수 있다. 또는, 발광 구조물(80)은 서로 다른 색의 광을 발생시키는 복수의 발광 물질들 또는 그들의 혼합 물질을 포함할 수 있다.
제2 전극(85)은 발광 구조물(80) 상에 형성될 수 있다. 제2 전극(85)은 화소 정의막(70)과 중첩할 수 있다. 제2 전극(85)은 리튬(Li), 칼슘(Ca), 불화리튬/칼슘(LiF/Ca), 불화리튬/알루미늄(LiF/Al), Al, Mg, Ag, Cr, W, Mo, Ti 등과 같은 금속, 이들의 합금 등을 포함할 수 있다. 이와는 달리, 제2 전극(85)은 ITO, IZO, ZTO, 아연 산화물, 주석 산화물 등의 투명 도전 물질을 포함할 수도 있다. 제2 전극(85)은 표시 장치(100)의 음극(cathode)으로 기능할 수 있다.
봉지층(90)은 베이스 기판(10)에 대향하며, 발광 소자를 봉지(encapsulate)할 수 있다. 봉지층(90)은 절연 물질을 포함할 수 있다. 베이스 기판(10) 및 봉지층(90)은 동일한 재질을 포함할 수 있다. 예를 들어, 봉지층(90)은 폴리이미드를 포함할 수 있다.
도 4에서, 표시 장치(100)에 포함되는 박막 트랜지스터는 탑-게이트(top gate) 구조를 갖는 것으로 도시하였다. 그러나, 이는 예시적인 것으로서, 상기 박막 트랜지스터의 구조는 그에 한정되지 않는다. 예를 들어, 상기 박막 트랜지스터는 바텀-게이트(bottom gate) 구조를 가질 수 있다.
도 3 및 도 5에 도시된 바와 같이, 표시 장치(100)의 'C'부분은 표시 패널(110)의 비표시 영역(NA) 상에 배치된 구동 칩(141), FPC(160), 연결 배선(230) 및 PCB(180)을 포함한다.
PCB(180)는 PCB 본딩 패드(182), PCB 배선 패턴(184), 절연층(186), 커버층(188) 및 타이밍 컨트롤러, 파워 서플라이 등을 포함할 수 있다.
PCB 본딩 패드(182)는 ACF(246)를 통해 FPC(160)의 제2 단부와 전기적, 기계적으로 연결될 수 있다. ACF(246)는 전기적 연결을 위한 도전 입자와 기계적 연결을 위한 수지를 포함할 수 있다. 일 실시예에서, PCB 배선 패턴(184)은 상기 타이밍 컨트롤러 및 파워 서플라이에서 생성된 데이터 신호 및 전원 전압 등을 FPC(160)로 전달할 수 있다. PCB 배선 패턴(184)은 구리, 알루미늄 등의 저저항 금속 또는 그 합금을 포함할 수 있다. 절연층(186) 및 커버층(188)은 유기 절연 물질 또는 무기 절연 물질로 형성될 수 있다. 절연층(186) 및 커버층(188)은 배선 패턴(184) 및 타이밍 컨트롤러, 파워 서플라이 등의 내부 회로를 보호하는 역할을 할 수 있다.
일 실시예에서, FPC(160)의 제1 단부는 ACF(246)를 통해 표시 패널(120)의 FPC 본딩 패드(250)와 전기적, 기계적으로 연결될 수 있다. 따라서, PCB(180)에서 생성된 신호들은 FPC(160)를 통해 표시 패널(120)로 전달될 수 있다. FPC(160)의 제1 단부는 제2 단부보다 큰 폭을 가지며, 복수 개의 연결 배선들을 통해 하나의 FPC에 복수 개의 구동 칩들이 연결될 수 있다.
일 실시예에서, 구동 칩(141)은 입력 범프(242) 및 출력 범프(244)를 포함하고, ACF(246)을 통해 베이스 기판(210) 상에 형성된 본딩 패드들(232, 234)과 각각 전기적으로 연결될 수 있다. ACF(246)는 전기적 연결을 위한 도전 입자와 기계적 연결을 위한 수지를 포함할 수 있다.
일 실시예에서, 표시 패널(120)의 비표시 영역(NA)은 베이스 기판(210), 베이스 기판 상부에 배치되는 제1 절연층(220), 제1 절연층(220) 상에 배치되는 제1 구동 칩 본딩 패드(232), 제2 구동 칩 본딩 패드(234), 연결 배선(230), 제1 절연층(220) 상에 형성되고 콘택홀을 포함하는 제2 절연층(240) 및 상기 컨택홀의 내벽을 따라 형성되고, 연결 배선(230)과 접촉되는 FPC 본딩 패드(250)가 포함될 수 있다.
제1 절연층(225)은 표시 영역(DA)의 게이트 절연층(25) 또는 무기 절연층(35) 생성 시 동시에 형성되고, 게이트 절연층(25) 또는 무기 절연층(35)과 동일한 물질을 포함할 수 있다. 제2 절연층(240)은 표시 영역(DA)의 유기 절연층(50) 생성 시 동시에 형성되고, 유기 절연층(50)과 동일한 물질을 포함할 수 있다.
일 실시예에서, FPC 본딩 패드(250)는 FPC(160)와 전기적, 기계적으로 접촉될 수 있다. 또한, FPC 본딩 패드(250)는 연결 배선(230)에 접촉되고, 연결 배선(230)은 제1 구동 칩 본딩 패드(232)에 접촉될 수 있다. 따라서, PCB(180)에서 생성된 신호가 입력 범프(242)를 통해 구동 칩(141)으로 전달될 수 있다.
구동 칩(141)에서 생성된 구동 신호는 출력 범프(244)를 통해 출력될 수 있다. 상기 구동 신호는 출력 범프(244)와 전기적으로 연결된 제2 구동 칩 본딩 패드(234)를 통해 화소부(120)로 전달될 수 있다.
도 6은 본 발명의 실시예들에 따른 표시 장치의 일 예를 나타내는 평면도이다.
도 6을 참조하면, 표시 장치는 표시 패널(110), 복수의 구동 칩들(140), FPC(660), PCB(180) 및 복수의 연결 배선들(650)을 포함할 수 있다.
실시예에 따라, 표시 장치(100)는 LCD 장치, OLED 장치, PDP 등과 같은 임의의 표시 장치일 수 있다.
표시 패널(110)은 화소부(120)를 포함하는 표시 영역(DA) 및 구동 칩들(140)이 실장되는 비표시 영역(NA)을 포함할 수 있다. 화소부(120)에는 복수의 로우들 및 복수의 컬럼들을 가지는 매트릭스 형태로 배치된 복수의 화소들(125)이 형성될 수 있다.
복수의 구동 칩들(140)은 표시 패널(110)의 비표시 영역(NA)에 COG 방식으로 실장될 수 있다. 구동 칩들(140)은 구동 신호를 생성할 수 있다. 표시 장치(100)의 고해상도를 구현하기 위해 표시 패널(110)에 복수의 구동 칩들(140)이 실장될 수 있다. 한편, 도 1에는 표시 패널(110)에 여섯 개 구동 칩들(140)이 실장된 예가 도시되어 있으나, 표시 패널(110)에 실장되는 구동 칩들의 개수가 이에 한정되는 것은 아니다.
PCB(180)는 구동 칩들(140)에 신호를 제공할 수 있다. 일 실시일 실시예에서, 상기 신호는 구동 칩들(140)에 제공되어 표시 장치(100)의 동작을 제어하는 데이터 신호 및 전원 전압 등을 포함할 수 있다. 일 실시예에서, PCB(180)는 상기 신호들을 생성하는 타이밍 컨트롤러(185) 및 상기 전원 전압들을 생성하는 파워 서플라이 등을 포함할 수 있다.
FPC(660)의 제1 단부(662)는 표시 패널(110)의 비표시 영역(NA)의 가장자리에 FOG 방식으로 부착되고, FPC(160)의 제2 단부(164)는 PCB(180)에 부착될 수 있다. 일 실시예에서, FPC(160)와 표시 패널(110)은 상기 ACF를 통해 전기적으로 접속될 수 있다. 또한, 일 실시예에서, FPC(160)와 PCB(180)는 상기 ACF를 통해 전기적으로 접속될 수 있다. 따라서, PCB(180)는 FPC(160)와 전기적으로 연결될 수 있고, FPC(160)는 PCB(180)로부터 수신된 신호를 표시 패널(110) 및 구동 칩들(140)로 전달할 수 있다. 상기 ACF는 전기적 연결을 위한 도전 입자와 기계적 연결을 위한 수지를 포함할 수 있다.
일 실시예에서, 제1 단부(162)는 제1 폭(LS)을 가지고, 제2 단부(164)는 제2 폭(SS)을 가지며, 제1 폭(LS)은 제2 폭(SS)보다 클 수 있다. 예를 들면, 도 6에 도시된 바와 같이, 제1 폭(LS)은 서로 인접하여 배치된 세 개의 구동 칩들(140)을 포함하는 거리에 상응하는 길이를 가질 수 있다. 따라서, 하나의 FPC(160)는 세 개의 구동 칩들과 연결되는 연결 배선들과 연결될 수 있다. 이 때, PCB(180)에 접속되는 제2 단부(164)의 제2 폭(SS)은 증가하지 않으므로, PCB 본딩 패드부의 폭이 증가되지는 않는다.
일 실시예에서, FPC(660)와 구동 칩들(140)을 전기적으로 연결하는 연결 배선들(650)의 길이는 각각 구동 칩들(140)과 FPC(660)를 연결하는 최단 경로에 상응할 수 있다. 다른 실시예에서, 연결 배선들(650)은 모두 실질적으로 동일한 길이를 가질 수 있다. 또 다른 실시예에서, 연결 배선들(650) 사이의 간격들은 FPC 내부 배선들(668) 사이의 간격들보다 클 수 있다. 따라서, 연결 배선들(650)의 저항이 감소될 수 있다.
도 7은 본 발명의 실시예들에 따른 표시 장치의 다른 예를 나타내는 평면도이고, 도 8은 본 발명의 실시예들에 따른 표시 장치의 또 다른 예를 나타내는 평면도이다. 도 1을 참조로 설명한 박막 트랜지스터와 실질적으로 중복되는 구성 및/또는 구조에 대해서는 상세한 설명을 생략한다.
도 7 및 도 8을 참조하면, 표시 장치는 표시 패널(110), 복수의 구동 칩들(740, 840), FPC(760, 860), PCB(180) 및 복수의 연결 배선들을 포함할 수 있다.
도 7에 도시된 바와 같이, FPC(760)는 제1 단부의 폭이 제2 단부의 폭보다 큰 사다리꼴 형태를 가질 수 있다. FPC(760)는 연결 배선들을 통해 두 개의 구동 칩들(740)과 전기적으로 연결될 수 있다. 표시 패널(110)에 6개의 구동 칩들이 실장되는 경우, 3개의 FPC들이 표시 패널(110)에 FOG 방식으로 부착될 수 있다.
일 실시예에서, FPC(760)와 구동 칩들(740)을 전기적으로 연결하는 연결 배선들의 길이는 각각 구동 칩들(740)과 FPC(760)를 연결하는 최단 경로에 상응할 수 있다. 다른 실시예에서, 연결 배선들은 모두 실질적으로 동일한 길이를 가질 수 있다. 또 다른 실시예에서, 연결 배선들 사이의 폭은 FPC(760) 내부 배선들 사이의 폭보다 클 수 있다.
FPC(760)의 상기 제2 단부는 PCB(180)에 부착되고, FPC(760)는 PCB(180)에서 생성된 신호들을 표시 패널로 전달할 수 있다.
도 8에 도시된 바와 같이, FPC(860)는 상기 제1 단부의 폭이 상기 제2 단부의 폭보다 큰 사다리꼴 형태를 가질 수 있다. FPC(860)는 연결 배선들을 통해 세 개의 구동 칩들(840)과 전기적으로 연결될 수 있다. 표시 패널(110)에 6개의 구동 칩들이 실장되는 경우, 2개의 FPC들이 표시 패널(110)에 FOG 방식으로 부착될 수 있다. 다만, 이는 예시적인 것으로서, 하나의 FPC와 연결되는 구동 칩들의 개수가 이에 한정되는 것은 아니다.
도 9는 본 발명의 실시예들에 따른 표시 장치의 제조 방법을 나타내는 순서도이다.
도 9를 참조하면, 본 발명의 실시예들에 따른 표시 장치의 제조 방법은 표시 패널의 비표시 영역 상에 복수의 구동 칩들을 COG 방식으로 실장(S110)하고, 제1 폭을 갖는 FPC의 제1 단부를 표시 패널에 FOG 방식으로 부착(S130)하며, 제1 폭과 다른 제2 폭을 갖는 FPC의 제2 단부를 PCB에 부착(S150)할 수 있다.
표시 패널의 비표시 영역 상에 복수의 구동 칩들이 COG 방식으로 실장(S110)될 수 있다. 구동 칩은, 구동 칩과 표시 패널의 유리 기판 사이에 ACF을 개재한 후 고온으로 압착함으로써, 표시 패널의 상기 유리 기판 상에 실장될 수 있다. 실시예에 따라, 구동 칩들은 표시 패널의 표시 영역에 데이터 전압을 인가하는 소스 드라이버 집적 회로롤 포함하거나, 표시 패널의 표시 영역에 게이트 전압을 인가하는 스캔 드라이버 집적 회로를 포함하거나, 소스 드라이버 및 스캔 드라이버가 모두 집적된 통합 드라이버 집적 회로를 포함할 수 있다. 표시 장치의 고해상도를 구현하기 위해 표시 패널에 복수의 구동 칩들이 실장될 수 있다. 구동 칩은 도전 물질로 구성된 입력 범프부 및 출력 범프부를 포함할 수 있다. 상기 입력 범프부 및 상기 출력 범프부는 표시 패널의 구동 칩 본딩 패드부에 접속될 수 있다. 따라서, 구동 칩은 상기 입력 범프부를 통해 신호를 전달받고, 출력 범프부를 통해 표시 영역(즉, 화소부)로 구동 신호(예를 들면, 데이터 전압, 게이트 전압 등)를 전달할 수 있다.
제1 폭을 갖는 FPC의 제1 단부가 표시 패널에 FOG 방식으로 부착(S130)될 수 있다. FPC는 FPC 내부 배선들을 포함하고, PCB에서 생성된 신호들을 표시 패널 및/또는 구동 칩으로 전달할 수 있다. 일 실시예에서, FPC는 제1 폭(즉, 제1 단부의 폭)이 제2 폭(즉, 제2 단부의 폭)보다 크게 형성될 수 있다. 다른 실시예에서, FPC는 상기 제1 폭이 상기 제2 폭보다 큰 사다리꼴 형태로 형성될 수 있다. 따라서, FPC는 복수의 구동 칩들과 전기적으로 연결될 수 있다. 일 실시예에서, FPC와 표시 패널은 ACF를 통해 전기적으로 접속될 수 있다. ACF는 전기적 연결을 위한 도전 입자와 기계적 연결을 위한 수지를 포함할 수 있다. 예를 들어, 표시 패널에는 FPC 본딩 패드부가 형성될 수 있고, 상기 FPC 본딩 패드부 상에 ACF를 붙이고, FPC를 상기 FPC 본딩 패드부와 맞추어 부착한 후 열 압착함으로써 FPC와 표시 패널은 전기적으로 접속될 수 있다.
일 실시예에서, 표시 패널의 비표시 영역 상에는 복수의 구동 칩들과 FPC를 전기적으로 연결하는 복수의 연결 배선들이 형성될 수 있다. 상기 연결 배선들은 구동 칩 및 FPC 본딩 패드부와 접속될 수 있다. 상기 연결 배선들은 투명 도전 물질 또는 저저항 금속으로 형성될 수 있다. 상기 연결 배선들은 마스크 패터닝 등의 공정으로 형성될 수 있다.
일 실시예에서, FPC는 제1 연결 배선들을 통해 제1 구동 칩과 전기적으로 연결되고, 제2 연결 배선들을 통해 제2 구동 칩과 전기적으로 연결될 수 있다. 제1 연결 배선들의 길이는 제2 연결 배선들의 길이와 실질적으로 동일하게 형성될 수 있다. 다시 말하면, 제1 및 제2 연결 배선들을 구성하는 각각의 연결 배선들의 길이가 실질적으로 동일하게 형성될 수 있다. 다른 실시예에서, 제1 및 제2 연결 배선들의 길이는 각각 제1 및 제2 구동 칩들과 FPC를 연결하는 최단 경로에 상응하게 형성될 수 있다.
일 실시예에서, 제1 연결 배선들 사이의 간격들 및 제2 연결 배선들 사이의 간격들은 FPC의 제2 단에 배치되며 PCB와 접촉되는 FPC 내부 배선들 사이의 간격들보다 클 수 있다. 따라서, 연결 배선들의 저항이 감소될 수 있다.
제1 폭과 다른 제2 폭을 갖는 FPC의 제2 단부가 PCB에 부착(S150)될 수 있다. PCB는 상기 구동 칩들에 신호를 제공할 수 있다. 일 실시일 실시예에서, 상기 신호는 구동 칩들에 제공되어 표시 장치(100)의 동작을 제어하는 데이터 신호 및 전원 전압 등을 포함할 수 있다. PCB는 FPC와 부착되는 PCB 본딩 패드부를 포함할 수 있다. 상기 PCB 본딩 패드부는 도전성 물질로 형성될 수 있다. 일 실시예에서, FPC와 PCB는 ACF를 통해 전기적으로 접속될 수 있다. 즉, FPC는 PCB에 FOG 방식으로 부착될 수 있다. 예를 들어, PCB 본딩 패드부 상에 ACF를 붙이고, FPC를 상기 PCB 본딩 패드부와 맞추어 부착한 후 열 압착함으로써 FPC와 PCB는 전기적으로 접속될 수 있다. PCB 본딩 패드부는 FPC의 제2 단부의 제2 폭에 상응하는 영역에 형성될 수 있다. 또한, 표시 장치에 복수의 FPC들이 실장되는 경우, PCB에는 FPC들과 동일한 개수의 PCB 본딩 패드부들이 형성될 수 있다.
상술한 바와 같이, 본 발명의 실시예들에 따른 표시 장치의 제조 방법은 제1 단의 폭이 제2 단의 폭보다 큰 FPC를 표시 패널 및 PCB에 부착할 수 있다. 따라서, 하나의 FPC가 복수 개의 구동 칩들과 전기적으로 연결될 수 있고, FPC와 구동 칩들을 연결하는 연결 배선들의 길이가 큰 폭으로 감소할 수 있으며, 연결 배선들 사이의 간격은 종래에 비해 넓어질 수 있다. 따라서, 연결 배선들의 저항이 획기적으로 감소되므로 의도치 않게 유입된 임펄스 등을 포함하는 외부 잡음(noise)으로 인한 화질 불량(예를 들면, 가로줄 발생 불량)이 개선될 수 있다. 또한, 단순한 형태의 연결 배선들을 형성함으로써 표시 장치의 신뢰성이 향상될 수 있다.
본 발명은 임의의 표시 장치 및 이를 포함하는 시스템에 적용될 수 있다. 따라서, 본 발명은 액정 표시(Liquid Crystal Display; LCD) 장치, 유기 발광 표시 장치(Organic Light Emitting Device; OLED), 플라즈마 표시 패널(Plasma Display Panel; PDP) 등과 같은 임의의 표시 장치 및 이를 포함하는 임의의 컴퓨팅 시스템에 적용될 수 있을 것이다.
이상에서는 본 발명의 실시예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
100: 표시 장치 110: 표시 패널
115: FPC 본딩 패드부 120: 화소부
125: 화소 140: 복수의 구동 칩들
144: 제1 구동 칩 146: 제2 구동 칩
152: 제1 연결 배선들 154: 제2 연결 배선들
155, 157: 입력 범프부 160: FPC1
80: PCB 182: PCB 본딩 패드부
185: 타이밍 컨트롤러

Claims (20)

  1. 표시 영역 및 비표시 영역을 포함하는 표시 패널;
    상기 표시 패널의 상기 비표시 영역 상에 칩-온-글래스(Chip-On-Glass; COG) 방식으로 실장되는 복수의 구동 칩들;
    상기 복수의 구동 칩들에 신호를 제공하는 인쇄 회로 기판(Printed Circuit Board; PCB); 및
    제1 단부가 상기 표시 패널의 상기 비표시 영역에 필름-온-글래스(Film-On-Glass; FOG) 방식으로 부착되고, 상기 제1 단부의 폭과 다른 폭을 갖는 제2 단부가 상기 PCB에 부착되며, 상기 PCB의 상기 신호를 상기 복수의 구동 칩들로 전달하는 연성 인쇄 회로(Flexible Printed Circuit; FPC)를 포함하는 표시 장치.
  2. 제 1 항에 있어서, 상기 제1 단부의 폭은 상기 제2 단부의 폭보다 큰 것을 특징으로 하는 표시 장치.
  3. 제 1 항에 있어서, 상기 FPC는 상기 제1 단부의 폭이 상기 제2 단부의 폭보다 큰 사다리꼴 형태인 것을 특징으로 하는 표시 장치.
  4. 제 1 항에 있어서,
    상기 표시 패널의 상기 비표시 영역 상에 배치되고, 상기 복수의 구동 칩들과 상기 FPC를 전기적으로 연결하는 복수의 연결 배선들을 더 포함하는 것을 특징으로 하는 표시 장치.
  5. 제 4 항에 있어서, 상기 복수의 구동 칩들은 제1 구동 칩, 및 상기 제1 구동 칩과 인접하여 배치된 제2 구동 칩을 포함하고, 상기 복수의 연결 배선들은 제1 구동 칩과 상기 FPC를 연결하는 제1 연결 배선들, 및 상기 제2 구동 칩과 상기 FPC를 연결하는 제2 연결 배선들을 포함하며,
    상기 제1 연결 배선들의 길이는 상기 제2 연결 배선들의 길이와 동일한 것을 특징으로 하는 표시 장치.
  6. 제 5 항에 있어서, 상기 제1 연결 배선들 사이의 간격들 및 상기 제2 연결 배선들 사이의 간격들은 상기 FPC의 제2 단부에 위치하는 FPC 내부 배선들 사이의 간격들보다 큰 것을 특징으로 하는 표시 장치.
  7. 제 4 항에 있어서, 상기 연결 배선들은 투명 도전 물질로 형성되는 것을 특징으로 하는 표시 장치.
  8. 제 4 항에 있어서, 상기 연결 배선들은 저저항 금속으로 형성되는 것을 특징으로 하는 표시 장치.
  9. 제 8 항에 있어서, 상기 저저항 금속은 구리 또는 알루미늄을 포함하는 것을 특징으로 하는 표시 장치.
  10. 제 1 항에 있어서, 상기 PCB는 연성 인쇄 회로 기판(Flexible Printed Circuit Board; FPCB)인 것을 특징으로 하는 표시 장치.
  11. 제 1 항에 있어서, 상기 PCB에 의해 상기 구동 칩들에 제공되는 상기 신호는 데이터 신호 및 전원 전압을 포함하는 것을 특징으로 하는 표시 장치.
  12. 제 1 항에 있어서, 상기 FPC와 상기 표시 패널은 이방성 도전 필름(Anisotropic conductive film; ACF)을 통해 전기적으로 접속되는 것을 특징으로 하는 표시 장치.
  13. 제 1 항에 있어서, 상기 FPC와 상기 PCB는 ACF를 통해 전기적으로 접속되는 것을 특징으로 하는 표시 장치.
  14. 표시 패널의 비표시 영역 상에 복수의 구동 칩들을 칩-온-글래스(Chip-On-Glass; COG) 방식으로 실장하는 단계;
    제1 폭을 갖는 연성 인쇄 회로(Flexible Printed Circuit; FPC)의 제1 단부를 상기 표시 패널에 필름-온-글래스(Film-On-Glass; FOG) 방식으로 부착하는 단계; 및
    상기 제1 폭과 다른 제2 폭을 갖는 상기 FPC의 제2 단부를 상기 복수의 구동 칩들에 신호를 제공하는 인쇄 회로 기판(Printed Circuit Board; PCB)에 부착하는 단계를 포함하는 표시 장치의 제조 방법.
  15. 제 14 항에 있어서, 상기 제1 폭은 상기 제2 폭보다 큰 것을 특징으로 하는 표시 장치의 제조 방법.
  16. 제 14 항에 있어서,
    상기 표시 패널의 상기 비표시 영역 상에 상기 복수의 구동 칩들과 상기 FPC를 전기적으로 연결하는 복수의 연결 배선들을 형성하는 단계를 더 포함하는 것을 특징으로 하는 표시 장치의 제조 방법.
  17. 제 16 항에 있어서,
    상기 복수의 구동 칩들은 제1 구동 칩, 및 상기 제1 구동 칩과 인접하여 배치된 제2 구동 칩을 포함하고, 상기 복수의 연결 배선들은 제1 구동 칩과 상기 FPC를 연결하는 제1 연결 배선들, 및 상기 제2 구동 칩과 상기 FPC를 연결하는 제2 연결 배선들을 포함하며,
    상기 제1 연결 배선들의 길이는 상기 제2 연결 배선들의 길이와 동일한 것을 특징으로 하는 표시 장치의 제조 방법.
  18. 제 17 항에 있어서, 상기 제1 연결 배선들 사이의 간격들 및 상기 제2 연결 배선들 사이의 간격들은 상기 FPC의 제2 단에 배치되어 상기 PCB와 접촉되는 FPC 내부 배선들 사이의 간격들보다 큰 것을 특징으로 하는 표시 장치의 제조 방법.
  19. 제 14 항에 있어서, 상기 FPC와 상기 표시 패널은 이방성 도전 필름(Anisotropic conductive film; ACF)을 통해 전기적으로 접속되는 것을 특징으로 하는 표시 장치의 제조 방법.
  20. 제 14 항에 있어서, 상기 FPC와 상기 PCB는 ACF를 통해 전기적으로 접속되는 것을 특징으로 하는 표시 장치의 제조 방법.
KR1020140016506A 2014-02-13 2014-02-13 표시 장치 및 이의 제조 방법 Withdrawn KR20150095988A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020140016506A KR20150095988A (ko) 2014-02-13 2014-02-13 표시 장치 및 이의 제조 방법
US14/527,229 US20150230337A1 (en) 2014-02-13 2014-10-29 Display device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140016506A KR20150095988A (ko) 2014-02-13 2014-02-13 표시 장치 및 이의 제조 방법

Publications (1)

Publication Number Publication Date
KR20150095988A true KR20150095988A (ko) 2015-08-24

Family

ID=53776204

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140016506A Withdrawn KR20150095988A (ko) 2014-02-13 2014-02-13 표시 장치 및 이의 제조 방법

Country Status (2)

Country Link
US (1) US20150230337A1 (ko)
KR (1) KR20150095988A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170025963A (ko) * 2015-08-31 2017-03-08 엘지디스플레이 주식회사 연성 인쇄 회로 필름 및 그를 이용한 디스플레이 장치
CN109560063A (zh) * 2017-09-26 2019-04-02 三星显示有限公司 电子面板、显示设备和用于制造显示设备的方法
KR20200057141A (ko) * 2018-11-15 2020-05-26 삼성디스플레이 주식회사 표시 장치

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101989824B1 (ko) * 2012-12-07 2019-06-17 삼성전자주식회사 디스플레이 모듈
JP6759879B2 (ja) * 2016-09-02 2020-09-23 富士ゼロックス株式会社 信号伝送装置及び画像形成装置
KR102631839B1 (ko) * 2016-09-07 2024-01-31 삼성디스플레이 주식회사 표시 장치
KR20180032726A (ko) * 2016-09-22 2018-04-02 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
TWI748063B (zh) * 2017-03-06 2021-12-01 南韓商東友精細化工有限公司 電極連接結構、觸控感測器和影像顯示裝置
CN106873222B (zh) * 2017-04-20 2020-08-04 武汉华星光电技术有限公司 一种窄边框的显示面板及显示器
EP3751614A4 (en) * 2018-03-31 2021-03-17 Huawei Technologies Co., Ltd. DISPLAY APPARATUS, METHOD OF MANUFACTURING DISPLAY APPARATUS, AND ELECTRONIC DEVICE
CN108511503B (zh) * 2018-05-28 2020-11-24 京东方科技集团股份有限公司 一种电致发光显示面板、其制作方法及显示装置
KR102833789B1 (ko) * 2019-03-21 2025-07-15 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
CN110119053A (zh) * 2019-04-23 2019-08-13 武汉华星光电技术有限公司 显示装置及其制备方法
KR20210065580A (ko) * 2019-11-27 2021-06-04 엘지디스플레이 주식회사 플렉서블 표시장치
KR20210112432A (ko) * 2020-03-04 2021-09-15 삼성디스플레이 주식회사 표시 장치
CN113870691B (zh) 2020-06-30 2025-03-28 京东方科技集团股份有限公司 显示装置和电子设备
CN114269063B (zh) * 2021-12-13 2024-04-30 中国电子科技集团公司第三十八研究所 一种pcb板板互联结构及方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3756418B2 (ja) * 2001-02-28 2006-03-15 株式会社日立製作所 液晶表示装置及びその製造方法
JP4931908B2 (ja) * 2006-03-14 2012-05-16 シャープ株式会社 回路基板、電子回路装置及び表示装置
CN103680384B (zh) * 2012-09-26 2016-05-11 乐金显示有限公司 具有柔性膜线缆的显示装置
KR101987382B1 (ko) * 2012-12-21 2019-06-10 엘지디스플레이 주식회사 유연한 표시장치와 이의 제조방법

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170025963A (ko) * 2015-08-31 2017-03-08 엘지디스플레이 주식회사 연성 인쇄 회로 필름 및 그를 이용한 디스플레이 장치
CN109560063A (zh) * 2017-09-26 2019-04-02 三星显示有限公司 电子面板、显示设备和用于制造显示设备的方法
KR20190036008A (ko) * 2017-09-26 2019-04-04 삼성디스플레이 주식회사 전자패널, 표시장치, 및 그 제조 방법
KR20210156815A (ko) * 2017-09-26 2021-12-27 삼성디스플레이 주식회사 전자패널, 표시장치, 및 그 제조 방법
US11239306B2 (en) 2017-09-26 2022-02-01 Samsung Display Co., Ltd. Electronic panel, display device, and method for manufacturing the display device
CN109560063B (zh) * 2017-09-26 2023-05-12 三星显示有限公司 电子面板、显示设备和用于制造显示设备的方法
KR20200057141A (ko) * 2018-11-15 2020-05-26 삼성디스플레이 주식회사 표시 장치

Also Published As

Publication number Publication date
US20150230337A1 (en) 2015-08-13

Similar Documents

Publication Publication Date Title
KR20150095988A (ko) 표시 장치 및 이의 제조 방법
KR102655956B1 (ko) 표시 장치, 타일형 표시 장치 및 이의 제조 방법
CN110211987B (zh) 发光二极管面板
CN107978622B (zh) 一种阵列基板、显示面板和显示装置
JP6754410B2 (ja) Ｌｅｄディスプレイ装置
US10181507B2 (en) Display tile structure and tiled display
JP2020532762A5 (ko)
EP3557629B1 (en) Display apparatus with electrical connection structure with via hole
EP2287914A1 (en) Organic light emitting display device
US12080836B2 (en) Electronic device
US11201199B2 (en) Chip on film package including a protection layer and display device including the chip on film package
US11171194B2 (en) Display apparatus
KR102518426B1 (ko) 표시 장치
US20110157114A1 (en) Electroluminescence device
CN111668264B (zh) 显示单元、显示装置和制造显示单元的方法
KR102411327B1 (ko) 표시 장치
KR102427516B1 (ko) 전계 발광 표시 장치
CN114885494A (zh) 印刷电路板封装
US12089460B2 (en) Display device
JP2020004973A (ja) 電子装置及びその製造方法
US12159882B2 (en) Display device
KR102811555B1 (ko) 표시 장치
CN111128932B (zh) 半导体装置和具有所述半导体装置的显示装置
KR20190100996A (ko) 평판표시장치
CN115668499B (zh) 阵列基板及显示装置

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20140213

PG1501 Laying open of application
PC1203 Withdrawal of no request for examination
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid