[go: up one dir, main page]

KR20150059478A - 유기전계 발광소자 - Google Patents

유기전계 발광소자 Download PDF

Info

Publication number
KR20150059478A
KR20150059478A KR1020130143114A KR20130143114A KR20150059478A KR 20150059478 A KR20150059478 A KR 20150059478A KR 1020130143114 A KR1020130143114 A KR 1020130143114A KR 20130143114 A KR20130143114 A KR 20130143114A KR 20150059478 A KR20150059478 A KR 20150059478A
Authority
KR
South Korea
Prior art keywords
electrode
thin film
gate
film transistor
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1020130143114A
Other languages
English (en)
Other versions
KR102248641B1 (ko
Inventor
김정환
조기술
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020130143114A priority Critical patent/KR102248641B1/ko
Priority to US14/475,182 priority patent/US9252268B2/en
Priority to CN201410569494.5A priority patent/CN104659057B/zh
Publication of KR20150059478A publication Critical patent/KR20150059478A/ko
Application granted granted Critical
Publication of KR102248641B1 publication Critical patent/KR102248641B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/611—Insulated-gate field-effect transistors [IGFET] having multiple independently-addressable gate electrodes influencing the same channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6733—Multi-gate TFTs
    • H10D30/6734—Multi-gate TFTs having gate electrodes arranged on both top and bottom sides of the channel, e.g. dual-gate TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H10D86/443—Interconnections, e.g. scanning lines adapted for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)

Abstract

본 발명은, 발광영역과 소자영역이 구비된 화소영역 정의된 기판과; 상기 기판 상의 상기 소자영역에 구비된 스위칭 및 구동 박막트랜지스터와; 상기 구동 박막트랜지스터의 드레인 전극과 전기적으로 연결되며 상기 발광영역의 평탄화층 상부에 구비된 제 1 전극을 포함하며, 상기 구동 박막트랜지스터는 산화물 반도체층을 포함하며 상기 산화물 반도체층 하부 및 상부에 각각 제 1 및 제 2 게이트 전극이 구비된 듀얼 게이트 구조를 이루며, 상기 제 2 게이트 전극은 상기 제 1 전극을 이루는 동일한 물질로 상기 제 1 전극이 구비된 상기 평탄화층 상부에 형성된 것이 특징인 유기전계 발광소자를 제공한다.

Description

유기전계 발광소자{Organic electro luminescent device}
본 발명은 유기전계 발광소자(organic electro luminescent device)에 관한 것이며, 특히 쇼트 불량을 억제하면서 듀얼 게이트 구조를 이루어 박막트랜지스터의 특성을 향상시킬 수 있는 유기전계 발광소자에 관한 것이다.
평판 디스플레이(FPD ; Flat Panel Display)중 하나인 유기전계 발광소자는 높은 휘도와 낮은 동작 전압 특성을 갖는다. 또한 스스로 빛을 내는 자체발광형이기 때문에 명암대비(contrast ratio)가 크고, 초박형 디스플레이의 구현이 가능하며, 응답시간이 수 마이크로초(㎲) 정도로 동화상 구현이 쉽고, 시야각의 제한이 없으며 저온에서도 안정적이고, 직류 5V 내지 15V의 낮은 전압으로 구동하므로 구동회로의 제작 및 설계가 용이하다.
따라서, 전술한 바와 같은 장점을 갖는 유기전계 발광소자는 최근에는 TV, 모니터, 핸드폰 등 다양한 IT기기에 이용되고 있다.
이하, 유기전계 발광 소자의 기본적인 구조에 대해서 조금 더 상세히 설명한다.
유기전계 발광소자는 크게 어레이 소자와 유기전계 발광 다이오드로 이루지고 있다. 상기 어레이 소자는 게이트 및 데이터 배선과 연결된 스위칭 박막트랜지스터와, 상기 유기전계 발광 다이오드와 연결된 구동 박막트랜지스터로 이루어지며, 상기 유기전계 발광 다이오드는 상기 구동 박막트랜지스터와 연결된 제 1 전극과 유기 발광층 및 제 2 전극으로 이루어지고 있다.
한편, 이러한 유기전계 발광소자에 있어서 각 화소영역에 구비되는 스위칭 및 구동 박막트랜지스터는 이동도 특성이 우수한 폴리실리콘 또는 산화물 반도체 물질로 이루어진 반도체층을 구비하고 있다.
특히 근래 들어서는 상대적으로 복잡한 공정을 요구하는 폴리실리콘보다는 덜 복잡한 공정이 요구되는 산화물 반도체층을 구비한 박막트랜지스터를 스위칭 및 구동 소자로서 이용하고 있다.
그리고 이러한 산화물 반도체층을 구비한 박막트랜지스터의 특성 일례로 온 상태에서의 전류치 특성 향상과 박막트랜지스터의 구동 시의 위치별 신뢰성 확보를 위해 단일 게이트 구조가 아닌 듀얼 게이트 구조를 이루도록 구성하고 있다.
도 1은 종래의 산화물 반도체층을 구비하며 듀얼 게이트 구조를 갖는 박막트랜지스터를 구비한 유기전계 발광소자의 구동 박막트랜지스터가 형성된 부분을 포함하는 하나의 화소영역에 대한 단면도로서 어레이 소자와 유기전계 발광다이오드가 구비된 소자 기판만을 도시한 도면이다. 설명의 편의를 위해 각 화소영역(P) 내에 구동 박막트랜지스터(DTr)가 형성되는 부분을 소자영역(DA), 유기전계 발광다이오드(E)가 형성되는 영역을 발광영역(EA)이라 정의한다.
도시한 바와같이, 종래의 듀얼 게이트 구조를 갖는 구동 박막트랜지스터(DTr)를 구비한 유기전계 발광소자용 소자기판(10)의 소자영역(DA)에는 제 1 게이트 전극(15)이 형성되고 있다.
그리고 상기 제 1 게이트 전극(15) 위로 게이트 절연막(18)이 구비되고 있다.
다음, 상기 게이트 절연막(18) 위로 상기 제 1 게이트 전극(15)에 대응하여 산화물 반도체층(20)이 형성되고 있으며, 상기 산화물 반도체층(20) 위로 무기절연물질로 이루어진 에치스토퍼(23)가 형성되고 있다. 상기 에치스토퍼(23)에는 상기 산화물 반도체층(20)을 노출시키는 반도체층 콘택홀(25)이 구비되고 있다.
그리고 상기 에치스토퍼(23) 위로 서로 이격하며 상기 반도체층 콘택홀(25)을 통해 상기 산화물 반도체층(20)과 각각 접촉하며 소스 전극(33) 및 드레인 전극(36)이 형성되고 있다.
또한, 상기 소스 및 드레인 전극(33, 36) 위로 무기절연물질로 이루어진 보호층(40)이 형성되고 있다. 이때, 상기 보호층(40)에는 상기 드레인 전극(36)을 노출시키는 제 1 드레인 콘택홀(43)이 구비되고 있으며, 나아가 상기 보호층(40)과 더불어 이의 하부에 순차 위치하는 상기 에치스토퍼(23) 및 게이트 절연막(18)에는 상기 제 1 게이트 전극(15)을 노출시키는 게이트 콘택홀(gch)이 구비되고 있다.
다음, 상기 보호층(40) 위로 상기 제 1 드레인 콘택홀(43)을 통해 상기 드레인 전극(36)과 접촉하는 보조 드레인 전극(56)이 구비되고 있으며, 상기 보조 드레인 전극(56)과 이격하며 상기 게이트 콘택홀(gch)을 통해 상기 제 1 게이트 전극(15)과 접촉하고 동시에 상기 소스 및 드레인 전극(33, 36)과 중첩하는 형태를 갖는 제 2 게이트 전극(54)이 형성되고 있다.
이때, 상기 소자영역(DA)에 순차 적층된 상기 제 1 게이트 전극(15)과 게이트 절연막(18)과 산화물 반도체층(20)과 에치스토퍼(23)와 서로 이격하는 소스 및 드레인 전극(33, 36)과 보호층(40)과 보조 드레인 전극(56) 및 제 2 게이트 전극(54)은 구동 박막트랜지스터(DTr)를 이룬다.
한편, 상기 보조 드레인 전극(56)과 제 2 게이트 전극(54) 위로 평탄한 표면을 갖는 평탄화층(60)이 구비되고 있다. 이때, 상기 평탄화층(60)에는 상기 보조 드레인 전극(56)을 노출시키는 제 2 드레인 콘택홀(63)이 구비되고 있다.
그리고, 상기 평탄화층(60) 위로 각 발광영역(EA)에는 상기 제 2 드레인 콘택홀(63)을 통해 상기 보조 드레인 전극(56)과 접촉하는 제 1 전극(70)이 구비되고 있다.
또한, 소자영역(DA) 및 각 화소영역(P)의 경계에 대해 뱅크(71)가 구비되고 있으며, 상기 뱅크(71)는 상기 제 1 전극(70)의 가장자리와 소정폭 중첩하고 있다.
그리고, 상기 발광영역(EA)에는 상기 제 1 전극(70) 위로 유기 발광층(73)이 구비되고 있으며, 상기 유기발광층(73) 위로 제 2 전극(76)이 구비되고 있다.
이때, 상기 발광영역(EA)에 순차 적층된 상기 제 1 전극(70)과 유기 발광층(73) 및 제 2 전극(76)은 유기전계 발광 다이오드(E)를 이룬다.
한편, 전술한 바와같은 구성을 갖는 종래의 유기전계 발광소자용 소자기판(10)에 있어 상기 소자영역(DA)에 구비되는 구동 박막트랜지스터(DTr)는 상기 산화물 반도체층(20)의 하부와 상부에 각각 제 1 및 제 2 게이트 전극(15, 54)이 위치하고, 상기 제 1 게이트 전극(15)과 제 2 게이트 전극(54)은 서로 전기적으로 연결된 상태가 되고 있다.
따라서 이러한 구성을 갖는 구동 박막트랜지스터(DTr)를 구비한 소자기판(10)은 상기 산화물 반도체층(20) 내에 안정적으로 채널이 형성됨으로서 하나의 게이트 전극만이 형성된 구동 박막트랜지스터가 구비된 소자기판(미도시) 대비 온 전류(Ion) 특성이 향상되며, 나아가 산화물 반도체층(20) 내에 안정적인 채널 형성에 의해 구동 박막트랜지스터(DTr)는 위치별 특성 차이에 기인하는 얼룩 불량 또한 저감시킴으로서 표시품질을 향상시킬 수 있는 장점을 갖는다.
하지만, 전술한 종래의 듀얼 게이트 구조를 이루는 구동 박막트랜지스터(DTr)를 구비한 소자기판(110)은 상기 제 2 게이트 전극(54)과 이와 중첩하는 소스 전극(33) 및 드레인 전극(36) 간에 쇼트가 발생되는 문제가 발생되고 있다.
상기 소스 및 드레인 전극(33, 36)과 상기 제 2 게이트 전극(54) 사이에는 비록 무기절연물질로 이루어진 보호층(40)이 형성되고 있지만, 이러한 보호층(40)은 통상 2000 내지 4000Å 정도의 두께를 가지며, 상기 소스 및 드레인 전극(33, 36)과 제 2 게이트 전극(54)이 저저항 특성을 갖는 금속물질 예를들면 구리(Cu), 구리합금, 알루미늄(Al), 알루미늄 합금(AlNd)으로 이루어지고 있다.
특히, 상기 소스 및 드레인 전극(33, 36)과 제 2 게이트 전극(54)이 구리(Cu)나 알루미늄(Al)으로 이루어지는 경우, 상기 소자기판(110)의 제조 과정에서 스퍼터링(sputtring) 또는 화학기상증착(chemical vapor deposition) 등의 진행시 요구되는 200 내지 300℃의 온도에 노출됨에 의해 도 2(종래의 듀얼 게이트 구조를 갖는 소자 기판에 있어 구동 박막트랜지스터의 보호층을 두고 서로 중첩하는 소스 전극과 제 2 게이트 전극이 형성된 부분에서 상기 보호층 내부로 마이그레이션(migration)이 발생된 것을 찍은 사진)에 도시한 바와같이 상기 소스 및 드레인 전극(도 1의 33, 36)과 제 2 게이트 전극(도 1의 54)을 이루는 구리(Cu) 또는 알루미늄(Al)이 상기 보호층(도 1의 40)으로 마이그레이션(migration)이 발생됨으로서 상기 2 게이트 전극(도 1의 54)과 소스 전극(도 1의 33) 또는 상기 제 2 게이트 전극(도 1의 54)과 드레인 전극(도 1의 36) 간에 쇼트가 발생되고 있는 실정이다.
본 발명은 전술한 문제점을 해결하기 위하여 안출된 것으로, 구동 박막트랜지스터가 듀얼 게이트 구조를 이루어 온 상태에서의 전류치 특성 향상과 더불어 구동 박막트랜지스터의 구동 시의 위치별 신뢰성을 확보하면서도 소스 및 드레인 전극과 제 2 게이트 전극의 쇼트를 억제할 수 있는 소자기판을 구비한 유기전계 발광소자를 제공하는 것을 그 목적으로 한다.
상기 목적을 달성하기 위한 본 발명의 실시예에 따른 유기전계 발광소자는, 발광영역과 소자영역이 구비된 화소영역 정의된 기판과; 상기 기판 상의 상기 소자영역에 구비된 스위칭 및 구동 박막트랜지스터와; 상기 구동 박막트랜지스터의 드레인 전극과 전기적으로 연결되며 상기 발광영역의 평탄화층 상부에 구비된 제 1 전극을 포함하며, 상기 구동 박막트랜지스터는 산화물 반도체층을 포함하며 상기 산화물 반도체층 하부 및 상부에 각각 제 1 및 제 2 게이트 전극이 구비된 듀얼 게이트 구조를 이루며, 상기 제 2 게이트 전극은 상기 제 1 전극을 이루는 동일한 물질로 상기 제 1 전극이 구비된 상기 평탄화층 상부에 형성된 것이 특징이다.
그리고 상기 구동 박막트랜지스터는, 상기 기판의 표면으로부터 순차적으로 제 1 게이트 전극과, 게이트 절연막과, 상기 산화물 반도체층과, 에치스토퍼와, 서로 이격하는 소스 및 드레인 전극과, 보호층과, 보조 드레인 전극과, 상기 평탄화층과, 상기 제 2 게이트 전극의 적층된 구성을 이루는 것이 특징이며, 이때, 상기 에치스토퍼 상부에는 상기 제 1 게이트 전극과 접촉하는 제 1 보조패턴이 구비되며, 상기 보호층 상부에는 상기 제 1 보조패턴과 접촉하는 제 2 보조패턴이 구비되며, 상기 제 2 게이트 전극은 상기 제 2 보조패턴과 접촉하는 구성을 이룸으로서 상기 제 1 게이트 전극과 전기적으로 연결된 것이 특징이다.
또한, 상기 에치스토퍼에는 상기 산화물 반도체층을 노출시키는 반도체층 콘택홀이 구비되며, 상기 에치스토퍼 및 게이트 절연막에는 상기 제 1 게이트 전극을 노출시키는 게이트 콘택홀이 구비되며, 상기 보호층에는 상기 드레인 전극을 노출시키는 제 1 드레인 콘택홀과 상기 제 1 보조패턴을 노출시키는 제 1 보조 콘택홀이 구비되며, 상기 평탄화층에는 상기 보조 드레인 전극과 상기 제 2 보조패턴을 각각 노출시키는 제 2 드레인 콘택홀과 제 2 보조 콘택홀이 구비됨으로서, 상기 드레인 전극과 보조 드레인 전극은 상기 제 1 드레인 콘택홀을 통해 접촉하는 구성을 이루며, 상기 제 1 보조패턴과 상기 제 1 게이트 전극은 상기 게이트 콘택홀을 통해 서로 접촉하는 구성을 이루고, 상기 제 2 보조패턴과 상기 제 2 게이트 전극은 상기 제 2 보조 콘택홀을 통해 서로 접촉하는 구성을 이루며, 상기 제 1 전극과 상기 보조 드레인 전극은 상기 제 2 드레인 콘택홀을 서로 접촉하는 구성을 이루는 것이 특징이다.
또한, 상기 스위칭 박막트랜지스터는, 상기 구동 박막트랜지스터와 동일한 적층 구성을 가져 듀얼 게이트 구조를 이루거나, 또는 상기 기판의 표면으로부터 순차적으로 게이트 전극과, 상기 게이트 절연막과, 산화물 반도체층과, 상기 에치스토퍼와, 서로 이격하는 소스 및 드레인 전극과, 상기 보호층과, 상기 평탄화층의 적층된 구성을 이룸으로서 단일 게이트 구조를 이루는 것이 특징이다.
이때, 상기 스위칭 박막트랜지스터가 단일 게이트 구조를 이루는 경우, 상기 보호층 상부에는 상기 드레인 전극과 접촉하는 보조 드레인 전극이 더 구비된 것이 특징이다.
한편, 상기 구동 박막트랜지스터의 제 1 게이트 전극이 형성된 동일한 층에는 상기 스위칭 박막트랜지스터와 연결되며 일 방향으로 연장하는 게이트 배선이 형성되며, 상기 구동 박막트랜지스터의 상기 소스 및 드레인 전극이 형성된 동일한 층에는 상기 스위칭 박막트랜지스터와 연결되며 상기 게이트 배선과 교차하여 상기 화소영역을 정의하는 데이터 배선이 형성되며, 상기 게이트 배선 또는 데이터 배선이 형성된 동일한 층에는 상기 게이트 배선 또는 데이터 배선과 나란하게 상기 구동 박막트랜지스터와 연결된 전원배선이 형성된 것이 특징이다.
그리고 상기 제 1 전극의 가장자리 및 상기 제 2 게이트 전극과 중첩하며 상기 화소영역의 경계를 포함하여 상기 소자영역에 형성된 뱅크와; 상기 뱅크 둘러싸인 상기 발광영역에 대응하여 상기 제 1 전극 위로 형성된 유기 발광층과; 상기 유기 발광층 위로 형성된 제 2 전극을 포함한다.
또한, 상기 발광영역에는 상기 보호층과 상기 평탄화층 사이에 컬러필터 패턴이 구비된 것이 특징이다.
본 발명의 실시예에 따른 유기전계 발광소자는, 구동 박막트랜지스터 단독 또는 상기 구동 박막트랜지스터와 더불어 상기 스위칭 박막트랜지스터가 모두 상기 산화물 반도체층을 기준으로 이의 하부 및 상부에 제 1 및 제 2 게이트 전극이 중첩하며 배치되는 듀얼 게이트 구성을 이룸으로서 온(on) 상태에서의 전류(Ion)치 특성을 향상시키고, 더불어 특히, 구동 박막트랜지스터의 구동 시의 위치별 신뢰성을 확보하는 효과를 갖는다.
나아가 구동 및 스위칭 박막트랜지스터 각각에 있어 소스 및 드레인 전극과 제 2 게이트 전극간의 쇼트를 억제함으로서 불량률을 저감시키는 효과가 있다.
도 1은 종래의 산화물 반도체층을 구비하며 듀얼 게이트 구조를 갖는 박막트랜지스터를 구비한 유기전계 발광소자의 구동 박막트랜지스터가 형성된 부분을 포함하는 하나의 화소영역에 대한 단면도로서 어레이 소자와 유기전계 발광다이오드가 구비된 소자 기판만을 도시한 도면.
도 2는 종래의 듀얼 게이트 구조를 갖는 소자 기판에 있어 구동 박막트랜지스터의 보호층을 두고 서로 중첩하는 소스 전극과 제 2 게이트 전극이 형성된 부분에서 상기 보호층 내부로 마이그레이션(migration)이 발생된 것을 찍은 사진
도 3은 일반적인 유기전계 발광소자의 한 화소에 대한 회로도.
도 4는 본 발명의 실시예에 따른 유기전계 발광소자의 표시영역 일부에 대한 단면도로서, 인캡슐레이션을 위한 대향기판을 제외한 스위칭 박막트랜지스터와 하나 이상의 구동 박막트랜지스터를 포함하는 어레이 소자와 유기전계 발광 다이오드가 구비된 소자 기판에 대한 도면.
도 5는 본 발명의 실시예의 일 변형예에 따른 유기전계 발광소자의 표시영역 일부에 대한 단면도로서, 인캡슐레이션을 위한 대향기판을 제외한 스위칭 박막트랜지스터와 하나 이상의 구동 박막트랜지스터를 포함하는 어레이 소자와 유기전계 발광 다이오드가 구비된 소자 기판에 대한 도면.
도 6은 본 발명의 실시예의 또 다른 변형예에 따른 유기전계 발광소자의 표시영역 일부에 대한 단면도로서, 인캡슐레이션을 위한 대향기판을 제외한 스위칭 박막트랜지스터와 하나 이상의 구동 박막트랜지스터를 포함하는 어레이 소자와 유기전계 발광 다이오드가 구비된 소자 기판에 대한 도면.
이하, 본 발명에 따른 바람직한 실시예를 도면을 참조하여 상세히 설명한다.
우선, 유기전계 발광소자의 기본적인 구조 및 동작특성에 대해서 도면을 참조하여 상세히 설명한다.
도 3은 일반적인 유기전계 발광소자의 한 화소에 대한 회로도이다.
도시한 바와 같이 유기전계 발광소자의 하나의 화소는 스위칭(switching) 박막트랜지스터(STr)와 구동(driving) 박막트랜지스터(DTr), 스토리지 커패시터(StgC), 그리고 유기전계 발광 다이오드(E)로 이루어진다.
즉, 제 1 방향으로 게이트 배선(GL)이 형성되어 있고, 상기 제 1 방향과 교차되는 제 2 방향으로 형성되어 화소영역(P)을 정의하며 데이터 배선(DL)이 형성되어 있으며, 상기 데이터 배선(DL)과 이격하며 전원전압을 인가하기 위한 전원배선(PL)이 형성되어 있다.
또한, 상기 데이터 배선(DL)과 게이트 배선(GL)이 교차하는 부분에는 스위칭 박막트랜지스터(STr)가 형성되어 있으며, 상기 스위칭 박막트랜지스터(STr)와 전기적으로 연결된 구동 박막트랜지스터(DTr)가 형성되어 있다.
상기 유기전계 발광 다이오드(E)의 일측 단자인 제 1 전극은 상기 구동 박막트랜지스터(DTr)의 드레인 전극과 연결되고, 타측 단자인 제 2 전극은 접지되고 있으며, 상기 구동 박막트랜지스터(DTr)의 소스 전극은 상기 전원배선(PL)과 연결되고 있으며, 따라서 상기 전원배선(PL)은 전원전압을 상기 유기전계발광 다이오드(E)로 전달하게 된다.
그리고 상기 구동 박막트랜지스터(DTr)의 게이트 전극과 소스 전극 사이에는 스토리지 커패시터(StgC)가 형성되고 있다.
따라서 상기 게이트 배선(GL)을 통해 신호가 인가되면 스위칭 박막트랜지스터(STr)가 온(on) 되고, 상기 데이터 배선(DL)의 신호가 구동 박막트랜지스터(DTr)의 게이트 전극에 전달되어 상기 구동 박막트랜지스터(DTr)가 온(on) 되므로 유기전계발광 다이오드(E)를 통해 빛이 출력된다.
이때, 상기 구동 박막트랜지스터(DTr)가 온(on) 상태가 되면, 전원배선(PL)으로부터 유기전계발광 다이오드(E)에 흐르는 전류의 레벨이 정해지며 이로 인해 상기 유기전계발광 다이오드(E)는 그레이 스케일(gray scale)을 구현할 수 있게 되며, 상기 스토리지 커패시터(StgC)는 스위칭 박막트랜지스터(STr)가 오프(off) 되었을 때, 상기 구동 박막트랜지스터(DTr)의 게이트 전압을 일정하게 유지시키는 역할을 함으로써 상기 스위칭 박막트랜지스터(STr)가 오프(off) 상태가 되더라도 다음 프레임(frame)까지 상기 유기전계발광 다이오드(E)에 흐르는 전류의 레벨을 일정하게 유지할 수 있게 된다.
한편, 전술한 유기전계 발광소자는 가장 일반적인 구동을 나타낸 것이며, 유기 발광층의 보다 안정적인 발광을 위해 상기 구동 박막트랜지스터(DTr)는 하나 이상 다수 개 형성될 수도 있다.
이후에는 전술한 바와 같은 구동에 의해 화상을 표시하는 본 발명의 실시예에 따른 유기전계 발광소자의 구성에 대해 설명한다.
도 4는 본 발명의 실시예에 따른 유기전계 발광소자의 표시영역 일부에 대한 단면도로서, 인캡슐레이션을 위한 대향기판을 제외한 스위칭 박막트랜지스터와 하나 이상의 구동 박막트랜지스터를 포함하는 어레이 소자와 유기전계 발광 다이오드가 구비된 소자 기판에 대한 도면이다. 이때, 설명의 편의를 위해 각 화소영역(P) 내에 스위칭 박막트랜지스터(미도시) 및 구동 박막트랜지스터(DTr)가 형성될 영역을 소자영역(DA), 유기전계 발광 다이오드(E)가 형성되는 영역을 발광영역(EA)이라 정의한다.
도시한 바와 같이, 본 발명의 실시예에 따른 유기전계 발광소자(101)는 스위칭 및 구동 박막트랜지스터(미도시, DTr)를 포함하는 어레이 소자와 유기전계 발광 다이오드(E)가 형성된 소자기판(110)과, 비록 도면에 나타내지 않았지만, 상기 유기전계 발광 다이오드(E)의 인캡슐레이션을 위한 대향기판(미도시)으로 구성되고 있다. 이때, 상기 대향기판(미도시)은 필름이나, 단일층 또는 다중층 구조의 무기절연막 또는(및) 유기절연막 등으로 대체됨으로써 생략될 수 있다.
상기 소자기판(110)의 화상을 표시하는 표시영역에는 서로 교차하며 화소영역(P)을 정의하며 게이트 배선(미도시) 및 데이터 배선(미도시)이 형성되고 있으며, 상기 게이트 배선(미도시) 또는 상기 데이터 배선(미도시)과 나란하게 전원배선(미도시)이 형성되고 있다.
또한, 다수의 각 화소영역(P)의 내의 소자영역(DA)에는 상기 게이트 배선(미도시) 및 데이터 배선(미도시)과 연결되며 스위칭 박막트랜지스터(미도시)와 상기 스위칭 박막트랜지스터(미도시)의 일 전극과 연결되며 하나 또는 다수개의 구동 박막트랜지스터(DTr)가 형성되고 있다.
이때, 상기 구동 박막트랜지스터(DTr) 중 적어도 하나의 구동 박막트랜지스터(DTr)는 상기 전원배선(미도시) 및 유기전계 발광 다이오드(E)와 연결되고 있다.
한편, 상기 구동 박막트랜지스터(DTr) 중 도면에 나타난 상기 유기전계 발광다이오드(E)와 연결된 구동 박막트랜지스터(DTr)의 구성을 살펴보면, 상기 소자기판(110)의 상부 표면을 기준으로 제 1 게이트 전극(115)과, 게이트 절연막(118)과, 산화물 반도체층(120)과, 반도체층 콘택홀(125)이 구비된 에치스토퍼(123)와, 상기 에치스토퍼(123) 상에서 서로 이격하며 각각 상기 반도체층 콘택홀(125)을 통해 상기 산화물 반도체층(120)과 접촉하는 소스 전극(133) 및 드레인 전극(136)과, 보호층(140)과, 상기 드레인 전극(136)과 접촉하는 보조 드레인 전극(156)과, 평탄화층(160)과, 제 2 게이트 전극(168)으로 구성되고 있다.
이때, 상기 게이트 배선(미도시)은 상기 구동 박막트랜지스터(DTr)의 제 1 게이트 전극(115)이 형성된 동일한 층에 동일한 물질로 형성되며, 상기 데이터 배선은(미도시) 상기 구동 박막트랜지스터(DTr)의 소스 및 드레인 전극(133, 136)이 형성된 동일한 층에 동일한 물질로 형성된다.
조금 더 상세히 상기 구동 박막트랜지스터(DTr)의 구성에 대해 설명하는 동시에 발광영역(EA)의 구성에 대해 설명한다.
상기 소자기판(110)의 베이스를 이루는 절연기판(110) 위로 저저항 금속물질 예를들면 알루미늄(Al), 알루미늄 합금(AlNd), 구리(Cu), 구리합금, 몰리브덴(Mo) 및 몰리브덴 합금(MoTi) 중 어느 하나 또는 둘 이상의 물질로 이루어진 단일층 또는 다중층 구조의 제 1 게이트 전극(115)이 형성되고 있다. 이때, 도면에 나타내지 않았지만, 상기 절연기판(110) 상에는 상기 게이트 배선(미도시)이 형성되고 있다.
그리고 상기 제 1 게이트 전극(115)과 게이트 배선(미도시) 위로 상기 기판(110) 전면에 무기절연물질 예를들면 산화실리콘(SiO2) 또는 질화실리콘(SiNx)으로 이루어진 게이트 절연막(118)이 형성되어 있다.
다음, 상기 게이트 절연막(118) 위로 상기 각 제 1 게이트 전극(115)에 대응하여 산화물 반도체 물질 예를들면 IGZO(Indium Gallium Zinc Oxide), ZTO(Zinc Tin Oxide), ZIO(Zinc Indium Oxide), ZnO(Zinc Oxide) 중 어느 하나로 이루어진 아일랜드 형태의 산화물 반도체층(120)이 형성되어 있다.
그리고 상기 산화물 반도체층(120) 위로 상기 기판(110) 전면에 무기절연물질 예를들면 산화실리콘(SiO2) 또는 질화실리콘(SiNx)으로 이루어진 에치스토퍼(123)가 형성되어 있다.
이때, 상기 에치스토퍼(123)에는 상기 산화물 반도체층(120)의 양 끝단의 소정폭을 노출시키는 반도체층 콘택홀(125)이 구비되고 있으며, 나아가 상기 에치스토퍼(123)와 이의 하부에 위치하는 상기 게이트 절연막(118)에는 상기 제 1 게이트 전극(115)을 노출시키는 게이트 콘택홀(126)이 구비되고 있다.
한편, 상기 반도체층 콘택홀(125)은 도 4에 도시한 바와같이, 상기 에치스토퍼(123)에 제거되어 상가 산화물 반도체층(120)의 표면을 노출시키는 형태가 될 수도 있고, 또는 도 5(본 발명의 실시예의 변형예에 따른 유기전계 발광소자의 표시영역 일부에 대한 단면도로서, 인캡슐레이션을 위한 대향기판을 제외한 스위칭 박막트랜지스터와 하나 이상의 구동 박막트랜지스터를 포함하는 어레이 소자와 유기전계 발광 다이오드가 구비된 소자기판에 대한 도면)에 도시한 바와같이, 상기 에치스토퍼(123)와 더불어 상기 산화물 반도체층(120)까지 제거됨으로서 상기 게이트 절연막(118)의 표면을 노출시키는 형태가 될 수도 있다.
이때, 상기 반도체층 콘택홀(125)이 상기 에치스토퍼(123)와 더불어 상기 산화물 반도체층(120)까지 제거되어 상기 게이트 절연막(118)의 표면을 노출시키는 형태를 이루도록 하는 것은 상기 반도체층 콘택홀(125)을 통해 상기 산화물 반도체층(120)과 접촉하는 소스 전극(133) 및 드레인 전극(136)과의 접촉면적을 일정하게 하기 위함이다.
즉, 상기 에치스토퍼(123)를 건식식각을 통해 제거하는 과정에서 상기 산화물 반도체층(120)의 노출되는 시점에서 상기 건식식각의 반응가스에 영향으로 소정량 식각이 진행될 수도 있으며, 이 경우 식각량의 차이로 상기 소스 전극(133)과 접촉하는 산화물 반도체층(120)의 접촉면적과 상기 드레인 전극(136)과 접촉하는 산화물 반도체층(120)의 접촉면적의 차이가 발생되며, 이에 의해 박막트랜지스터의 위치별 특성 차이가 발생됨으로서 표시품질의 저하가 발생될 수도 있다.
따라서 이러한 산화물 반도체층(120)과 소스 및 드레인 전극(133, 136)의 접촉면적 차이에 기인한 표시품질 저하의 문제를 원천적으로 억제하고자 상기 반도체층 콘택홀(125)을 상기 에치스토퍼(123)와 산화물 반도체층(120)까지 제거되도록 형성한 것이다.
이렇게 산화물 반도체층(120)이 상기 게이트 절연막(118)을 노출시키는 형태로 형성되는 경우, 상기 소스 전극(133)과 드레인 전극(136)은 모두 상기 산화물 반도체층(120)과 상기 반도체층 콘택홀(125) 내부에서 측면 접촉이 이루어지게 되므로 접촉면적은 일정하게 됨으로서 상기 소스 및 드레인 전극(133, 136)과 산화물 반도체층(120)간의 접촉면적 차이에 기인하는 표시품질 저하는 원천적으로 억제할 수 있다.
다음, 도 3을 참조하면, 상기 에치스토퍼(123) 위로 저저항 금속물질 예를들면 알루미늄(Al), 알루미늄 합금(AlNd), 구리(Cu), 구리합금, 몰리브덴(Mo) 및 몰리브덴 합금(MoTi) 중 어느 하나 또는 둘 이상의 물질로 이루어진 단일층 또는 다중층 구조를 가지며 상기 반도체층 콘택홀(125)을 통해 각각 상기 산화물 반도체층(120)과 접촉하며 서로 이격하는 소스 전극(133) 및 드레인 전극(136)이 형성되어 있다.
이때, 상기 소스 및 드레인 전극(133, 136)은 도 3에 도시한 바와같이 상기 산화물 반도체층(120)의 표면과 접촉하는 구성을 이룰 수도 있으며, 또는 도 4에 도시한 바와같이 상기 산화물 반도체층(120)과 측면 접촉하는 구성을 이룰 수도 있다.
한편, 도 3을 참조하면, 상기 에치스토퍼(123) 위로 상기 게이트 콘택홀(126)을 통해 상기 제 1 게이트 전극(115)과 접촉하며 상기 소스 및 드레인 전극(133, 136)과 이격하는 제 1 보조패턴(138)이 형성되어 있다.
이러한 제 1 보조패턴(138)은 본 발명의 실시예에 따른 유기전계 발광소자의 소자기판(110) 특성 상 평탄화층(160) 상부에 형성되는 제 2 게이트 전극(168)이 상기 제 1 게이트 전극(115)과 전기적으로 연결되는 구성을 안정적으로 이루도록 하기 위해 형성한 것이다.
다음, 상기 소스 및 드레인 전극(133, 136)과 상기 제 1 보조패턴(138) 위로 무기절연물질 예를들면 산화실리콘(SiO2) 또는 질화실리콘(SiNx)으로 이루어진 보호층(140)이 형성되어 있다. 이때, 상기 보호층(140)에는 상기 드레인 전극(136)을 노출시키는 제 1 드레인 콘택홀(143)과, 상기 제 1 보조패턴(138)을 노출시키는 제 1 보조 콘택홀(144)이 구비되고 있다.
그리고 상기 보호층(140) 위로 저저항 특성을 갖는 금속물질로서 상기 제 1 드레인 콘택홀(143)을 통해 상기 드레인 전극(136)과 접촉하는 보조 드레인 전극(156)이 형성되고 있으며, 더불어 상기 제 1 보조 콘택홀(144)을 통해 상기 제 1 보조패턴(138)과 접촉하는 제 2 보조패턴(153)이 형성되고 있다.
이때, 상기 제 2 보조패턴(153)은 상기 소스 및 드레인 전극(133, 136)과 중첩하지 않는 것이 특징이며, 이러한 제 2 보조패턴(153)은 이의 하부에 위치하는 상기 제 1 보조패턴(138)과 더불어 상기 평탄화층(160) 상부에 형성되는 제 2 게이트 전극(168)이 상기 제 1 게이트 전극(115)과 전기적으로 연결되는 구성을 안정적으로 이루도록 하기 위해 형성한 것이다.
따라서 상기 제 2 보조패턴(153)은 상기 소스 및 드레인 전극(133, 136)과 중첩 형성되지 않으므로 상기 소스 및 드레인 전극(133, 136)과 쇼트 발생은 원천적으로 억제되는 것이 특징이다.
다음, 상기 보조 드레인 전극(156) 및 제 2 보조패턴(153) 위로 유기절연물질로 이루어지며 평탄한 표면을 갖는 평탄화층(160)이 형성되고 있다. 이때, 상기 평탄화층(160)에는 상기 보조 드레인 전극(156)을 노출시키는 제 2 드레인 콘택홀(163)과 상기 제 2 보조패턴(153)을 노출시키는 제 2 보조 콘택홀(164)이 구비되고 있다.
다음, 상기 평탄화층(160) 위로 상기 제 2 드레인 콘택홀(163)을 통해 상기 보조 드레인 전극(156)과 접촉하며 일함수 값이 큰 투명 도전성 물질 예를들면 인듐-틴-옥사이드(ITO)로 이루어져 애노드 전극의 역할을 하는 제 1 전극(170)이 상기 발광영역에 형성되고 있다.
또한, 상기 평탄화층(160) 위로 상기 소자영역(DA)에는 상기 제 1 전극(170)을 이루는 동일한 물질로 이루어지며 상기 제 2 보조 콘택홀(164)을 통해 상기 제 2 보조패턴(153)과 접촉하며 상기 소스 및 드레인 전극(133, 136)과 중첩하는 제 2 게이트 전극(168)이 형성되고 있다.
이때, 소자영역(DA)에 순차 적층된 상기 제 1 게이트 전극(115)과, 게이트 절연막(118)과, 산화물 반도체층(120)과, 반도체층 콘택홀(125) 및 게이트 콘택홀이 구비된 에치스토퍼(123)와, 상기 에치스토퍼(123) 상에서 서로 이격하며 각각 상기 반도체층 콘택홀(125)을 통해 상기 산화물 반도체층(120)과 접촉하는 소스 전극(133) 및 드레인 전극(136)과 상기 게이트 콘택홀(126)을 통해 상기 제 1 게이트 전극(115)과 접촉하는 제 1 보조패턴(138)과, 제 1 드레인 콘택홀(143)과 제 1 보조 콘택홀(144)이 구비된 보호층(140)과, 상기 보호층(140) 상에서 상기 제 1 드레인 콘택홀(143)을 통해 상기 드레인 전극(136)과 접촉하는 보조 드레인 전극(156)과 상기 제 1 보조 콘택홀(144)을 통해 상기 제 1 보조패턴(138)과 접촉하는 제 2 보조패턴(153)과, 제 2 보조 콘택홀(164)이 구비된 평탄화층(160)과, 상기 평탄화층(160) 상에서 상기 제 2 보조 콘택홀(164)을 통해 상기 제 2 보조패턴(153)과 접촉하는 제 2 게이트 전극(168)은 구동 박막트랜지스터(DTr)를 이룬다.
이러한 구성을 갖는 상기 구동 박막트랜지스터(DTr)는 상기 소스 전극(133) 및 드레인 전극(136)과 제 2 게이트 전극(168) 사이에는 보호층(140)과 더불어 평탄화층(160)이 구비됨으로서 상기 소스 전극(133) 및 드레인 전극(136)을 이루는 저저항 특성을 갖는 금속물질이 상기 보호층(140) 내부로 마이그레이션(migration)이 발생된다 하더라도 상기 보호층(140)보다 훨씬 두꺼운 1㎛ 이상의 두께를 갖는 평탄화층(160)까지 진행되지 못한다.
따라서 전술한 구성을 갖는 구동 박막트랜지스터(DTr)는 제 1 및 제 2 게이트 전극(115, 169)이 구비되어 듀얼 게이트 구조를 이루면서도 소스 및 드레인 전극(133, 136)과 제 2 게이트 전극(168)간의 쇼트는 원천적으로 억제하게 됨으로서 불량률을 저감시키는 효과가 있다.
한편, 소자영역(DA)에는 전술한 구성을 갖는 구동 박막트랜지스터(DTr)와 더불어 스위칭 박막트랜지스터(미도시)가 더욱 구비되며, 이러한 스위칭 박막트랜지스터(미도시)는 전술한 듀얼 게이트 구도의 구동 박막트랜지스터(DTr)와 동일한 적층 구성을 가질 수도 있으며, 또는 제 2 게이트 전극(168)없이 단일 게이트 구조의 구성을 가질 수도 있다.
상기 스위칭 박막트랜지스터(미도시)가 단일 게이트 구조를 이루는 경우, 상기 구동 박막트랜지스터(DTr)에 구비되는 제 1 및 제 2 보조패턴(138, 153)과 제 2 게이트 전극(168)이 생략되며, 부가하여 선택적으로 상기 보조 드레인 전극(156) 또한 생략된 구성을 가질 수도 있다.
그리고 단일 게이트 구조를 갖는 상기 스위칭 박막트랜지스터(미도시)는 상기 구동 박막트랜지스터(DTr)의 상기 에치스토퍼(123) 및 게이트 절연막(118)에 구비되는 게이트 콘택홀(126)과 상기 보호층(140)에 구비되는 제 1 보조 콘택홀(144) 및 상기 평탄화층(160)에 구비되는 제 2 보조 콘택홀(164)이 생략된 구성을 가지며, 선택적으로 상기 제 1 드레인 콘택홀(143)이 생략된 구성을 가질 수도 있다.
따라서 상기 스위칭 박막트랜지스터(미도시)는 상기 소자기판(110)의 표면으로부터 순차 적층된 형태로 게이트 전극(미도시)과, 게이트 절연막(118)과, 산화물 반도체층(120)과, 반도체층 콘택홀(125)이 구비된 에치스토퍼(123)과, 상기 반도체층 콘택홀(125)을 통해 상기 산화물 반도체층(120)과 접촉하며 서로 이격하는 소스 및 드레인 전극(미도시)의 구성을 갖는다.
상기 스위칭 박막트랜지스터(미도시)에 보조 드레인 전극(미도시)이 구비되는 구성을 이룰 경우 전술한 구성에 상기 보호층(140)에는 상기 드레인 전극(미도시)을 노출시키는 제 1 드레인 콘택홀(미도시)이 형성되며, 상기 보호층(140) 위로 상기 제 1 드레인 콘택홀(미도시)을 통해 상기 드레인 전극(미도시)과 접촉하는 보조 드레인 전극(미도시)이 형성될 수 있다.
한편, 상기 스위칭 박막트랜지스터(미도시)의 경우, 상기 제 1 드레인 콘택홀(미도시) 및 이를 통해 연결된 보조 드레인 전극(미도시)이 형성될 수도 있지만, 상기 스위칭 박막트랜지스터(미도시)의 소스 전극에 대응하여 상기 소스 전극(미도시)을 노출시키는 소스 콘택홀(미도시)과 이를 통해 상기 소스 전극(미도시)과 접촉하는 보조 소스 전극(미도시)이 형성될 수도 있다.
상기 스위칭 박막트랜지스터(미도시)의 이러한 보조 드레인 전극(미도시)과 보조 소스 전극(미도시)은 둘 다 형성될 수도 있으며, 또는 생략될 수도 있고, 나아가 둘 중 어느 하나의 구성요소만이 형성될 수도 있다.
이때, 이러한 보조 드레인 전극(미도시)과 보조 소스 전극(미도시)은 상기 스위칭 박막트랜지스터(미도시)와 상기 일 구동 박막트랜지스터(DTr) 또는 스토리지 커패시터(미도시) 등과 전기적으로 연결시키는 수단이 되거나, 또는 상기 스토리지 커패시터(미도시)를 이루는 일 구성요소가 된다.
이러한 구성을 갖는 스위칭 박막트랜지스터(미도시) 위로는 상기 보호층(140)과 평탄화층(160)이 구비되고 있다.
한편, 전술한 바와 같은 구성을 갖는 구동 박막트랜지스터(DTr) 및 스위칭 박막트랜지스터(미도시)를 구비한 유기전계 발광소자용 소자기판(110)은 상기 구동 박막트랜지스터(DTr) 단독 또는 상기 구동 박막트랜지스터(DTr)와 더불어 상기 스위칭 박막트랜지스터(미도시)가 모두 상기 산화물 반도체층(120)을 기준으로 이의 하부 및 상부에 제 1 및 제 2 게이트 전극(115, 169)이 중첩하며 배치되는 듀얼 게이트 구성을 이룸으로서 온(on) 상태에서의 전류(Ion)치 특성을 향상시키고, 더불어 특히 구동 박막트랜지스터(DTr)의 구동 시의 위치별 신뢰성을 확보하는 효과를 가지며, 나아가 구동 및 스위칭 박막트랜지스터(DTr, 미도시) 각각에 있어 소스 및 드레인 전극((133, 136), 미도시)과 제 2 게이트 전극((169), 미도시)간의 쇼트를 억제함으로서 불량률을 저감시키는 효과가 있다.
한편, 상기 제 1 전극(170)과 상기 제 2 게이트 전극(168) 위로 각 화소영역(P) 더욱 정확히는 각 발광영역(EA)의 경계에는 뱅크(171)가 형성되어 있다. 이때, 상기 뱅크(171)는 각 발광영역(EA)을 둘러싸는 형태로 상기 제 1 전극(170)의 테두리와 중첩하며 상기 제 1 전극(170)의 중앙부를 노출시키며 형성되며, 나아가 상기 소자영역(DA)에 대해서는 그 전면에 형성되고 있는 것이 특징이다.
이러한 구성을 갖는 상기 뱅크(171)는 투명한 유기절연물질 예를들면 폴리이미드(poly imide)로 이루어지거나, 또는 블랙을 나타내는 물질 예를들면 블랙수지로 이루어지고 있다.
한편, 상기 각 화소영역(P)의 상기 뱅크(171)로 둘러싸인 발광영역(EA)의 상기 제 1 전극(170) 상부에는 유기 발광층(173)이 형성되어 있다.
그리고 상기 유기 발광층(173)과 상기 뱅크(171) 상부에는 표시영역 전체에 하나의 판 형태를 가지며, 캐소드 전극을 역할을 하도록, 일함수 값이 비교적 작은 금속물질 예를들면 알루미늄(Al), 알루미늄 합금(AlNd), 은(Ag), 마그네슘(Mg), 금(Au), 알루미늄마그네슘 합금(AlMg) 중 어느 하나 또는 둘 이상의 섞인 물질로 이루어진 제 2 전극(176)이 형성되고 있다.
이때, 상기 제 1, 2 전극(170, 176)과 그 사이에 형성된 상기 유기 발광층(173)은 유기전계 발광 다이오드(E)를 이루게 된다.
도면에 나타나지 않았지만, 상기 제 1 전극(170)과 유기 발광층(173) 사이 및 상기 유기 발광층(173)과 제 2 전극(176) 사이에는 각각 상기 유기 발광층(173)의 발광 효율 향상을 위해 다층 구조의 제 1 발광보상층(미도시)과 제 2 발광보상층(미도시)이 더욱 형성될 수도 있다.
이때, 다층의 상기 제 1 발광보상층(미도시)은 상기 제 1 전극(170) 상부로 순차 적층되며 정공주입층(hole injection layer)과 정공수송층(hole transporting layer)으로 이루어질 수 있으며, 상기 제 2 발광보상층(미도시)은 상기 유기 발광층(173)으로부터 순차 적층되며 전자수송층(electron transporting layer)과 전자주입층(electron injection layer)으로 이루어질 수 있다.
한편, 상기 제 1 발광보상층(미도시)과 제 2 발광보상층(미도시)은 이중층 구조를 이루는 것을 일례로 나타내었지만, 반드시 이중층 구조를 이룰 필요는 없다. 즉 상기 제 1 발광보상층(미도시)은 정공주입층 또는 정공수송층이 되어 단일층 구조를 이룰 수도 있고, 상기 제 2 발광보상층(미도시) 또한 전자주입층 또는 전자수송층이 되어 단일층 구조를 이룰 수도 있다.
더불어 상기 제 1 발광보상층(미도시)은 전자블록킹층이 더욱 포함될 수도 있으며, 상기 제 2 발광보상층(미도시)은 정공블록킹층이 더욱 포함될 수도 있다.
한편, 본 발명의 실시예에 따른 유기전계 발광소자는 또 다른 변형예로서 도 6(본 발명의 실시예의 또 다른 변형예에 따른 유기전계 발광소자의 표시영역 일부에 대한 단면도로서, 인캡슐레이션을 위한 대향기판을 제외한 스위칭 박막트랜지스터와 하나 이상의 구동 박막트랜지스터를 포함하는 어레이 소자와 유기전계 발광 다이오드가 구비된 소자기판에 대한 도면)에 도시한 바와같이, 상기 각 발광영역에는 상기 보호층(140)과 상기 평탄화층(160) 사이에 선택적으로 화소영역(P)별로 순차 반복하며 적, 녹, 청색 중 어느 하나의 색을 갖는 컬러필터 패턴(CF)이 더욱 구비될 수도 있다.
이렇게 보호층(140)과 평탄화층(160) 사이에 적, 녹, 청색 중 어느 하나의 색을 갖는 컬러필터 패턴(CF)이 구비된 경우, 상기 유기 발광층(173)은 화소영역(P)별로 구분없이 표시영역 전면에서 화이트를 발광하는 화이트 유기 발광층(173)을 이루는 것이 특징이며, 유기 발광층(173)으로 나온 화이트 광이 상기 적, 녹, 청색 컬러필터 패턴(CF)을 투과함으로서 풀 컬러를 구현하게 된다.
이때, 상기 적, 녹, 청색 컬러필터 패턴(CF)이 구비되지 않는 화소영역(P)은 화이트를 구현하게 됨으로서 적, 녹, 청 및 화이트의 4색 구현에 의해 화이트와 블랙의 명암비를 더욱 향상시키는 효과를 갖는다.
한편, 상기 적, 녹, 청색 컬러필터 패턴(CF)은 생략될 수도 있으며, 이 경우 상기 유기 발광층(173)이 화소영역(P)별로 순차 반복하는 형태로 적, 녹, 청색을 발광하는 구성 또는 적, 녹, 청 및 화이트를 발광하는 구성을 이루게 됨으로서 풀 컬러를 구현할 수 있다.
한편, 도면에 나타내지 않았지만, 본 발명의 실시예에 따른 유기전계 발광소자는 전술한 구성을 갖는 상기 소자기판(110)에 대응하여 상기 유기전계 발광 다이오드(E)의 인캡슐레이션을 위한 대향기판(미도시)이 구비될 수 있다.
이 경우, 상기 소자기판(110)과 대향기판(미도시)은 그 가장자리를 따라 실란트 또는 프릿으로 이루어진 접착제(미도시)가 구비되고 있으며, 이러한 접착제(미도시)에 의해 상기 소자기판(110)과 대향기판(미도시)이 합착되어 패널상태를 유지하고 있다.
이때, 서로 이격하는 상기 소자기판(110)과 대향기판(미도시) 사이에는 진공의 상태를 갖거나 또는 불활성 기체로 채워짐으로써 불활성 가스 분위기를 가질 수 있다.
상기 인캡슐레이션을 위한 상기 대향기판(미도시)은 유연한 특성을 갖는 플라스틱으로 이루어질 수도 있으며, 또는 유리기판으로 이루어질 수도 있다.
한편, 본 발명의 실시예에 따른 유기전계 발광소자는 인캡슐레이션을 위한 상기 대향기판(미도시)이 생략된 구성을 이룰 수도 있다.
즉, 상기 대향기판(미도시)은 점착층을 포함하는 필름 형태로 상기 소자기판(110)의 최상층에 구비된 상기 제 2 전극(176)과 접촉하도록 구성될 수도 있으며, 또는 상기 제 2 전극(176) 상부로 유기절연막(미도시) 또는 무기절연막(미도시)이 더욱 구비되어 캡핑막이 형성될 수 있으며, 상기 유기절연막(미도시) 또는 무기절연막(미도시)은 그 자체로 인캡슐레이션 막(미도시)으로 이용될 수도 있으며, 이 경우 상기 대향기판(미도시)은 생략된다.
본 발명은 전술한 실시예로 한정되지 않고, 본 발명의 취지를 벗어나지 않는 한도내에서 다양하게 변경하여 실시할 수 있다.
101 : 유기전계 발광소자
110 : 소자기판
115, 168 : 제 1 및 제 2 게이트 전극
118 : 게이트 절연막
120 : 산화물 반도체층
123 : 에치스토퍼
125 : 반도체층 콘택홀
126 : 게이트 콘택홀
133 : 소스 전극
136 : 드레인 전극
138, 153 : 제 1 및 제 2 보조패턴
140 : 보호층
143, 163 : 제 1 및 제 2 드레인 콘택홀
144, 164 : 제 1 및 제 2 보조 콘택홀
156 : 보조 드레인 전극
160 : 평탄화층
170 : 제 1 전극
171 : 뱅크
173 : 유기 발광층
176 : 제 2 전극
DA : 구동영역
DTr : 구동 박막트랜지스터
E : 유기전계 발광 다이오드
EA : 발광영역
P : 화소영역

Claims (9)

  1. 발광영역과 소자영역이 구비된 화소영역 정의된 기판과;
    상기 기판 상의 상기 소자영역에 구비된 스위칭 및 구동 박막트랜지스터와;
    상기 구동 박막트랜지스터의 드레인 전극과 전기적으로 연결되며 상기 발광영역의 평탄화층 상부에 구비된 제 1 전극
    을 포함하며, 상기 구동 박막트랜지스터는 산화물 반도체층을 포함하며 상기 산화물 반도체층 하부 및 상부에 각각 제 1 및 제 2 게이트 전극이 구비된 듀얼 게이트 구조를 이루며, 상기 제 2 게이트 전극은 상기 제 1 전극을 이루는 동일한 물질로 상기 제 1 전극이 구비된 상기 평탄화층 상부에 형성된 것이 특징인 유기전계 발광소자.
  2. 제 1 항에 있어서,
    상기 구동 박막트랜지스터는, 상기 기판의 표면으로부터 순차적으로 제 1 게이트 전극과, 게이트 절연막과, 상기 산화물 반도체층과, 에치스토퍼와, 서로 이격하는 소스 및 드레인 전극과, 보호층과, 보조 드레인 전극과, 상기 평탄화층과, 상기 제 2 게이트 전극의 적층된 구성을 이루는 것이 특징인 유기전계 발광소자.
  3. 제 2 항에 있어서,
    상기 에치스토퍼 상부에는 상기 제 1 게이트 전극과 접촉하는 제 1 보조패턴이 구비되며, 상기 보호층 상부에는 상기 제 1 보조패턴과 접촉하는 제 2 보조패턴이 구비되며, 상기 제 2 게이트 전극은 상기 제 2 보조패턴과 접촉하는 구성을 이룸으로서 상기 제 1 게이트 전극과 전기적으로 연결된 것이 특징인 유기전계 발광소자.
  4. 제 3 항에 있어서,
    상기 에치스토퍼에는 상기 산화물 반도체층을 노출시키는 반도체층 콘택홀이 구비되며, 상기 에치스토퍼 및 게이트 절연막에는 상기 제 1 게이트 전극을 노출시키는 게이트 콘택홀이 구비되며, 상기 보호층에는 상기 드레인 전극을 노출시키는 제 1 드레인 콘택홀과 상기 제 1 보조패턴을 노출시키는 제 1 보조 콘택홀이 구비되며, 상기 평탄화층에는 상기 보조 드레인 전극과 상기 제 2 보조패턴을 각각 노출시키는 제 2 드레인 콘택홀과 제 2 보조 콘택홀이 구비됨으로서,
    상기 드레인 전극과 보조 드레인 전극은 상기 제 1 드레인 콘택홀을 통해 접촉하는 구성을 이루며,
    상기 제 1 보조패턴과 상기 제 1 게이트 전극은 상기 게이트 콘택홀을 통해 서로 접촉하는 구성을 이루고, 상기 제 2 보조패턴과 상기 제 2 게이트 전극은 상기 제 2 보조 콘택홀을 통해 서로 접촉하는 구성을 이루며,
    상기 제 1 전극과 상기 보조 드레인 전극은 상기 제 2 드레인 콘택홀을 서로 접촉하는 구성을 이루는 것이 특징인 유기전계 발광소자.
  5. 제 1 항에 있어서,
    상기 스위칭 박막트랜지스터는,
    상기 구동 박막트랜지스터와 동일한 적층 구성을 가져 듀얼 게이트 구조를 이루거나, 또는
    상기 기판의 표면으로부터 순차적으로 게이트 전극과, 상기 게이트 절연막과, 산화물 반도체층과, 상기 에치스토퍼와, 서로 이격하는 소스 및 드레인 전극과, 상기 보호층과, 상기 평탄화층의 적층된 구성을 이룸으로서 단일 게이트 구조를 이루는 것이 특징인 유기전계 발광소자.
  6. 제 5 항에 있어서,
    상기 스위칭 박막트랜지스터가 단일 게이트 구조를 이루는 경우, 상기 보호층 상부에는 상기 드레인 전극과 접촉하는 보조 드레인 전극이 더 구비된 것이 특징인 유기전계 발광소자.
  7. 제 1 항에 있어서,
    상기 구동 박막트랜지스터의 제 1 게이트 전극이 형성된 동일한 층에는 상기 스위칭 박막트랜지스터와 연결되며 일 방향으로 연장하는 게이트 배선이 형성되며,
    상기 구동 박막트랜지스터의 상기 소스 및 드레인 전극이 형성된 동일한 층에는 상기 스위칭 박막트랜지스터와 연결되며 상기 게이트 배선과 교차하여 상기 화소영역을 정의하는 데이터 배선이 형성되며,
    상기 게이트 배선 또는 데이터 배선이 형성된 동일한 층에는 상기 게이트 배선 또는 데이터 배선과 나란하게 상기 구동 박막트랜지스터와 연결된 전원배선이 형성된 것이 특징인 유기전계 발광소자.
  8. 제 1 항에 있어서,
    상기 제 1 전극의 가장자리 및 상기 제 2 게이트 전극과 중첩하며 상기 화소영역의 경계를 포함하여 상기 소자영역에 형성된 뱅크와;
    상기 뱅크 둘러싸인 상기 발광영역에 대응하여 상기 제 1 전극 위로 형성된 유기 발광층과;
    상기 유기 발광층 위로 형성된 제 2 전극
    을 포함하는 유기전계 발광소자.
  9. 제 2 항에 있어서,
    상기 발광영역에는 상기 보호층과 상기 평탄화층 사이에 컬러필터 패턴이 구비된 것이 특징인 유기전계 발광소자.
KR1020130143114A 2013-11-22 2013-11-22 유기전계 발광소자 Active KR102248641B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020130143114A KR102248641B1 (ko) 2013-11-22 2013-11-22 유기전계 발광소자
US14/475,182 US9252268B2 (en) 2013-11-22 2014-09-02 Array substrate for display device
CN201410569494.5A CN104659057B (zh) 2013-11-22 2014-10-22 用于显示装置的阵列基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130143114A KR102248641B1 (ko) 2013-11-22 2013-11-22 유기전계 발광소자

Publications (2)

Publication Number Publication Date
KR20150059478A true KR20150059478A (ko) 2015-06-01
KR102248641B1 KR102248641B1 (ko) 2021-05-04

Family

ID=53181847

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130143114A Active KR102248641B1 (ko) 2013-11-22 2013-11-22 유기전계 발광소자

Country Status (3)

Country Link
US (1) US9252268B2 (ko)
KR (1) KR102248641B1 (ko)
CN (1) CN104659057B (ko)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170080223A (ko) * 2015-12-31 2017-07-10 엘지디스플레이 주식회사 유기전계 발광표시장치 및 그 제조방법
KR20170136152A (ko) * 2016-05-31 2017-12-11 엘지디스플레이 주식회사 표시장치
KR20180012442A (ko) * 2016-07-27 2018-02-06 엘지디스플레이 주식회사 하이브리드 타입의 박막 트랜지스터 및 이를 이용한 유기발광 표시장치
KR20180136013A (ko) * 2017-06-13 2018-12-24 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
US10483340B2 (en) 2016-04-07 2019-11-19 Samsung Display Co., Ltd. Transistor array panel, including a source connecting member and a drain connecting member manufacturing method thereof, and display device including the same
US10923506B2 (en) 2017-06-30 2021-02-16 Lg Display Co., Ltd. Electroluminescence display device
US11282832B2 (en) 2018-10-11 2022-03-22 Samsung Display Co., Ltd. Display device

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103700669A (zh) * 2013-12-19 2014-04-02 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置
KR20160086016A (ko) * 2015-01-08 2016-07-19 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 이의 제조 방법
CN104867877A (zh) * 2015-04-09 2015-08-26 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示面板和显示装置
CN104977764A (zh) * 2015-06-18 2015-10-14 深圳市华星光电技术有限公司 一种阵列基板及其制作方法、液晶显示器
KR102375192B1 (ko) * 2015-07-03 2022-03-17 삼성디스플레이 주식회사 유기 발광 표시 장치
CN105140291B (zh) * 2015-07-13 2019-01-15 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板以及显示装置
KR101831346B1 (ko) * 2015-08-07 2018-02-23 삼성디스플레이 주식회사 유기발광 디스플레이 장치 및 그 제조방법
KR102716398B1 (ko) * 2016-06-17 2024-10-11 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
CN108400139B (zh) * 2017-02-08 2020-12-01 京东方科技集团股份有限公司 阵列基板及其制作方法以及显示装置
CN107564941B (zh) * 2017-07-25 2019-05-03 武汉华星光电半导体显示技术有限公司 柔性oled阵列基板及其制作方法
CN207165572U (zh) * 2017-09-12 2018-03-30 京东方科技集团股份有限公司 一种阵列基板及显示装置
US10826026B2 (en) * 2018-04-23 2020-11-03 Samsung Display Co., Ltd. Display device and manufacturing method thereof
CN110190073B (zh) * 2019-07-25 2019-11-19 武汉华星光电半导体显示技术有限公司 阵列基板
CN110808274B (zh) * 2019-11-14 2022-05-27 京东方科技集团股份有限公司 一种显示面板的制备方法、显示面板及显示装置
KR20210084835A (ko) * 2019-12-30 2021-07-08 엘지디스플레이 주식회사 박막트랜지스터 및 이를 포함하는 표시장치
CN112885846A (zh) * 2021-01-18 2021-06-01 深圳市华星光电半导体显示技术有限公司 一种tft背板及其制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11233784A (ja) * 1998-02-17 1999-08-27 Matsushita Electron Corp 薄膜トランジスタの製造方法
KR20110010275A (ko) * 2009-07-24 2011-02-01 엘지디스플레이 주식회사 어레이 기판 및 이의 제조방법
JP2011029626A (ja) * 2009-06-30 2011-02-10 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
KR20120062646A (ko) * 2006-08-31 2012-06-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 표시 모듈, 및 전자 기기

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6746905B1 (en) * 1996-06-20 2004-06-08 Kabushiki Kaisha Toshiba Thin film transistor and manufacturing process therefor
KR100628679B1 (ko) * 1999-11-15 2006-09-28 엘지.필립스 엘시디 주식회사 어레이 패널, 액정 표시장치 제조방법 및 그 제조방법에따른액정표시장치
JP2001177103A (ja) * 1999-12-20 2001-06-29 Sony Corp 薄膜半導体装置及び表示装置とその製造方法
WO2003034503A1 (en) * 2001-10-15 2003-04-24 Samsung Electronics Co., Ltd. A thin film transistor using polysilicon and a method for manufacturing the same
CN100444405C (zh) * 2004-07-02 2008-12-17 中华映管股份有限公司 双栅级薄膜电晶体与像素结构及其制造方法
KR101397571B1 (ko) * 2005-11-15 2014-05-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 및 그의 제조방법
KR100766318B1 (ko) * 2005-11-29 2007-10-11 엘지.필립스 엘시디 주식회사 유기 반도체 물질을 이용한 박막트랜지스터와 이를 구비한액정표시장치용 어레이 기판 및 그 제조방법
EP2086013B1 (en) * 2008-02-01 2018-05-23 Samsung Electronics Co., Ltd. Oxide semiconductor transistor
KR101541630B1 (ko) * 2009-07-31 2015-08-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11233784A (ja) * 1998-02-17 1999-08-27 Matsushita Electron Corp 薄膜トランジスタの製造方法
KR20120062646A (ko) * 2006-08-31 2012-06-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 표시 모듈, 및 전자 기기
JP2011029626A (ja) * 2009-06-30 2011-02-10 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
KR20110010275A (ko) * 2009-07-24 2011-02-01 엘지디스플레이 주식회사 어레이 기판 및 이의 제조방법

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170080223A (ko) * 2015-12-31 2017-07-10 엘지디스플레이 주식회사 유기전계 발광표시장치 및 그 제조방법
US10483340B2 (en) 2016-04-07 2019-11-19 Samsung Display Co., Ltd. Transistor array panel, including a source connecting member and a drain connecting member manufacturing method thereof, and display device including the same
US10991784B2 (en) 2016-04-07 2021-04-27 Samsung Display Co., Ltd. Transistor display panel including lower electrode disposed under semiconductor and display device including the same
US11751433B2 (en) 2016-04-07 2023-09-05 Samsung Display Co., Ltd. Transistor display panel including lower electrode disposed under a semiconductor and display device including the same
US12310181B2 (en) 2016-04-07 2025-05-20 Samsung Display Co., Ltd. Transistor array panel, manufacturing method thereof, and display device including the same
KR20170136152A (ko) * 2016-05-31 2017-12-11 엘지디스플레이 주식회사 표시장치
KR20180012442A (ko) * 2016-07-27 2018-02-06 엘지디스플레이 주식회사 하이브리드 타입의 박막 트랜지스터 및 이를 이용한 유기발광 표시장치
KR20180136013A (ko) * 2017-06-13 2018-12-24 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
US10923506B2 (en) 2017-06-30 2021-02-16 Lg Display Co., Ltd. Electroluminescence display device
US11282832B2 (en) 2018-10-11 2022-03-22 Samsung Display Co., Ltd. Display device

Also Published As

Publication number Publication date
KR102248641B1 (ko) 2021-05-04
CN104659057A (zh) 2015-05-27
US9252268B2 (en) 2016-02-02
CN104659057B (zh) 2017-09-01
US20150144905A1 (en) 2015-05-28

Similar Documents

Publication Publication Date Title
KR102248641B1 (ko) 유기전계 발광소자
US11189677B2 (en) Organic light emitting diode display device and method of manufacturing an organic light emitting diode display device
CN108172597B (zh) 有机发光二极管显示器及其制造方法
US10411080B2 (en) Flexible organic electroluminescent device and method for fabricating the same
US10937838B2 (en) Organic light emitting display device
US9190630B2 (en) Flexible organic electroluminescent device and method for fabricating the same
US9054059B2 (en) Flexible organic electroluminescent device
US8963137B2 (en) Organic light-emitting display device and method of fabricating the same
US10170040B2 (en) Display device
US20160322441A1 (en) Organic Light Emitting Diode Display Having High Aperture Ratio and Method for Manufacturing the Same
US9941338B2 (en) Organic light-emitting diode display and method of manufacturing the same
TW201424079A (zh) 有機發光二極體裝置及其製造方法
US8841832B2 (en) Organic light emitting diode display having improved strength by preventing the exfoliation of a sealant
US12336385B2 (en) Display device and method of manufacturing display device
EP2945201B1 (en) Organic light emitting display device
JP2001100655A (ja) Ｅｌ表示装置
KR20110015757A (ko) 유기전계발광 표시장치 및 그 제조방법
JP6111487B2 (ja) Ｅｌ表示装置
KR102247825B1 (ko) 칼라 필터를 구비한 하부 발광형 유기발광 다이오드 표시장치 및 그 제조 방법
KR20160084546A (ko) 유기 발광 표시 장치 및 그 제조 방법
KR102355605B1 (ko) 유기발광다이오드 표시장치 및 그 제조방법
KR20220030492A (ko) 표시 장치 및 표시 장치의 제조 방법
US7656086B2 (en) Organic light emitting diode display and method of manufacture thereof
KR101717075B1 (ko) 유기전기발광소자
CN1638567A (zh) 有机电致发光显示器件及其制造方法

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20131122

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20181002

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20131122

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20200320

Patent event code: PE09021S01D

E90F Notification of reason for final refusal
PE0902 Notice of grounds for rejection

Comment text: Final Notice of Reason for Refusal

Patent event date: 20201023

Patent event code: PE09021S02D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20210426

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20210429

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20210429

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20240315

Start annual number: 4

End annual number: 4