[go: up one dir, main page]

CN207165572U - 一种阵列基板及显示装置 - Google Patents

一种阵列基板及显示装置 Download PDF

Info

Publication number
CN207165572U
CN207165572U CN201721170305.2U CN201721170305U CN207165572U CN 207165572 U CN207165572 U CN 207165572U CN 201721170305 U CN201721170305 U CN 201721170305U CN 207165572 U CN207165572 U CN 207165572U
Authority
CN
China
Prior art keywords
via hole
layer
base substrate
insulating layer
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201721170305.2U
Other languages
English (en)
Inventor
程鸿飞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201721170305.2U priority Critical patent/CN207165572U/zh
Application granted granted Critical
Publication of CN207165572U publication Critical patent/CN207165572U/zh
Priority to BR112019011946-9A priority patent/BR112019011946B1/pt
Priority to US16/325,908 priority patent/US10950676B2/en
Priority to MX2019006652A priority patent/MX2019006652A/es
Priority to JP2019534930A priority patent/JP7199357B2/ja
Priority to AU2018331064A priority patent/AU2018331064B2/en
Priority to RU2019118617A priority patent/RU2745921C1/ru
Priority to PCT/CN2018/098286 priority patent/WO2019052284A1/zh
Priority to KR1020197014155A priority patent/KR102192976B1/ko
Priority to EP18855818.3A priority patent/EP3683834A4/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/451—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs characterised by the compositions or shapes of the interlayer dielectrics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks

Landscapes

  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Liquid Crystal (AREA)

Abstract

本实用新型实施例提供了一种阵列基板及显示装置，涉及显示技术领域，使得像素电极下方或上方的有机材料中的排气难以渗透到下方的有源层中，保证了TFT器件的稳定性。该阵列基板包括有源层；栅极绝缘层；栅极；层间绝缘层；源极、漏极；钝化层；像素电极；源极通过贯穿层间绝缘层、栅极绝缘层的第一过孔与有源层连接，漏极通过贯穿层间绝缘层、栅极绝缘层的第二过孔与有源层连接；或者，源极通过贯穿层间绝缘层的第一过孔与有源层连接，漏极通过贯穿层间绝缘层的第二过孔与有源层连接；钝化层的部分区域覆盖在漏极位于第二过孔内的部分上；像素电极通过贯穿钝化层的第三过孔与漏极连接。

Description

一种阵列基板及显示装置
技术领域
本实用新型涉及显示技术领域，尤其涉及一种阵列基板及显示装置。
背景技术
阵列基板通常包括设置在基板上的呈阵列排布的多个像素单元，每个像素单元具体包括：TFT(Thin Film Transistor，薄膜晶体管)和由该TFT控制的像素电极。
在TFT的结构中，相对于作为衬底的基板，漏极通常设置在有源层上方，并通过位于二者之间的绝缘层上的过孔与下方的有源层连接；像素电极通常设置在TFT的上方，并通过位于二者之间的绝缘层上的过孔与下方的TFT漏极连接。像素电极通常设置在平坦层或钝化层表面，当像素电极具体为OLED器件(Organic Light-Emitting Diode，有机电致发光二极管)的阳极时，其上还设置有像素界定层，由于平坦层、像素界定层通常均为有机材料，有机材料中排出的气体容易通过像素电极与有源层之间的各过孔结构渗透到下方的有源层中，影响有源层的材料稳定性，进而影响TFT的电学特性。
实用新型内容
鉴于此，为解决现有技术的问题，本实用新型的实施例提供一种阵列基板及显示装置，该阵列基板中TFT的漏极与有源层相连的过孔处还覆盖有钝化层作为保护，使得像素电极下方或上方的有机材料中的排气难以渗透到下方的有源层中，避免对有源层产生不利影响，保证了TFT器件的稳定性。
为达到上述目的，本实用新型的实施例采用如下技术方案：
本实用新型实施例提供一种阵列基板，包括衬底基板；所述衬底基板划分有多个像素区域；所述阵列基板还包括：位于所述衬底基板上方、且设置在每个所述像素区域内的有源层；位于所述有源层上方的栅极绝缘层；位于所述栅极绝缘层上方、且对应于所述有源层的栅极；位于所述栅极上方的层间绝缘层；位于所述层间绝缘层上方的源极、漏极；位于所述源极、所述漏极上方的钝化层；位于所述钝化层上方的像素电极；其中，所述源极通过贯穿所述层间绝缘层、所述栅极绝缘层的第一过孔与所述有源层连接，所述漏极通过贯穿所述层间绝缘层、所述栅极绝缘层的第二过孔与所述有源层连接；或者，所述栅极绝缘层仅位于所述有源层上对应于所述栅极的区域内，所述源极通过贯穿所述层间绝缘层的第一过孔与所述有源层连接，所述漏极通过贯穿所述层间绝缘层的第二过孔与所述有源层连接；所述钝化层的部分区域覆盖在所述漏极位于所述第二过孔内的部分上；所述像素电极通过贯穿所述钝化层的第三过孔与下方的所述漏极连接。
可选的，所述漏极包括：位于所述第二过孔内的漏极第一部分和位于所述层间绝缘层上的漏极第二部分；所述第三过孔对应于所述漏极第二部分。
优选的，所述阵列基板还包括：设置在所述钝化层上的平坦层；所述平坦层上设置有对应于所述第三过孔的第四过孔；所述像素电极包括：位于所述第三过孔内的像素电极第一部分、位于所述第四过孔内的像素电极第二部分和位于所述平坦层上的像素电极第三部分；其中，所述第四过孔在所述衬底基板上的正投影完全覆盖所述第三过孔在所述衬底基板上的正投影；所述像素电极第一部分与所述漏极第二部分直接相连。
可选的，所述第三过孔在所述衬底基板上的正投影环绕所述第二过孔在所述衬底基板上的正投影。
优选的，所述第三过孔在所述衬底基板上的正投影呈圆环状。
优选的，所述第三过孔在所述衬底基板上的正投影的几何中心与所述第二过孔在所述衬底基板上的正投影的几何中心重叠。
优选的，所述第三过孔在所述衬底基板上的正投影与所述第二过孔在所述衬底基板上的正投影部分重叠。
优选的，所述第四过孔在所述衬底基板上的正投影还完全覆盖所述第二过孔在所述衬底基板上的正投影。
优选的，所述第四过孔在所述衬底基板上的正投影呈圆形或方形。
优选的，所述第四过孔在所述衬底基板上的正投影的几何中心与所述第三过孔在所述衬底基板上的正投影的几何中心重叠。
优选的，所述平坦层的厚度为1～4μm。
可选的，所述阵列基板还包括：位于所述钝化层上方的像素界定层；所述像素界定层上设置有多个开口部分；且每个所述开口部分对应于一个所述像素电极的部分区域；位于所述开口部分内的有机发光层；覆盖所述有机发光层与所述像素界定层的第二电极。
优选的，所述像素界定层的厚度为1～3μm。
优选的，所述第二过孔的最小孔径大于所述第二过孔深度的3倍。
本实用新型实施例还提供了一种显示装置，所述显示装置包括上述的阵列基板。
基于此，在本实用新型实施例提供的上述阵列基板中，TFT的漏极与有源层相连的第二过孔处还覆盖有钝化层作为保护，使得像素电极下方或上方的绝缘材料层中的排气难以渗透到下方的有源层中，避免对有源层产生不利影响，保证了TFT器件的稳定性。
附图说明
为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本实用新型实施例提供的一种阵列基板的俯视结构示意图；
图2为沿图1中A-A'方向的剖面结构示意图一；
图3为沿图1中A-A'方向的剖面结构示意图二；
图4为OLED器件的像素电路原理图；
图5为沿图1中A-A'方向的剖面结构示意图三；
图6为沿图1中A-A'方向的剖面结构示意图四。
附图标记：
1-衬底基板；2-像素电极；21-像素电极第一部分；22-像素电极第二部分；23-像素电极第三部分；3-栅极绝缘层；4-层间绝缘层；5-钝化层；51-钝化层的部分区域；6-像素界定层；61-像素界定层开口部分；7-有机发光层；8-第二电极；9-平坦层；10-栅线、11-数据线；12-电源线；120-存储电容第一电极；130-存储电容第二电极。
具体实施方式
下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。
需要指出的是，除非另有定义，本实用新型实施例中所使用的所有术语(包括技术和科学术语)具有与本实用新型所属领域的普通技术人员共同理解的相同含义。还应当理解，诸如在通常字典里定义的那些术语应当被解释为具有与它们在相关技术的上下文中的含义相一致的含义，而不应用理想化或极度形式化的意义来解释，除非这里明确地这样定义。
例如，本实用新型专利申请说明书以及权利要求书中所使用的术语“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，仅是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“上/上方”、“下/下方”等指示的方位或位置关系的术语为基于附图所示的方位或位置关系，仅是为了便于说明本实用新型的技术方案的简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本实用新型的限制。
实施例1
本实用新型实施例提供一种阵列基板，包括：衬底基板；该衬底基板划分有多个像素区域；上述阵列基板还包括：位于衬底基板上方、且设置在每个像素区域内的有源层；位于有源层上方的栅极绝缘层；位于栅极绝缘层上方、且对应于有源层的栅极；位于栅极上方的层间绝缘层；位于层间绝缘层上方的源极、漏极；位于源极、漏极上方的钝化层；位于钝化层上方的像素电极；其中，源极通过贯穿层间绝缘层、栅极绝缘层的第一过孔与有源层连接，漏极通过贯穿层间绝缘层、栅极绝缘层的第二过孔与有源层连接；或者，栅极绝缘层仅位于有源层上对应于栅极的区域内，源极通过贯穿层间绝缘层的第一过孔与有源层连接，漏极通过贯穿层间绝缘层的第二过孔与有源层连接；钝化层的部分区域覆盖在漏极位于第二过孔内的部分上；像素电极通过贯穿钝化层的第三过孔与下方的漏极连接。
需要说明的是，第一、当栅极绝缘层为整层铺设在衬底基板上时，源极通过贯穿层间绝缘层、栅极绝缘层的第一过孔与有源层连接，漏极通过贯穿层间绝缘层、栅极绝缘层的第二过孔与有源层连接；当栅极绝缘层仅位于有源层上对应于栅极的区域内时，源极通过贯穿层间绝缘层的第一过孔与有源层连接，漏极通过贯穿层间绝缘层的第二过孔与有源层连接。
第二、当上述阵列基板具体应用于LCD(Liquid Crystal Display，液晶显示)面板中时，上述像素电极具体用于驱动液晶偏转；当上述阵列基板具体应用于OLED(OrganicLight-Emitting Diode，有机电致发光二极管)面板中时，上述像素电极则可以具体为OLED器件中的阳极。
基于此，在本实用新型实施例提供的上述阵列基板中，TFT的漏极与有源层相连的第二过孔处还覆盖有钝化层作为保护，使得像素电极下方或上方的有机材料层中的排气难以渗透到下方的有源层中，避免对有源层产生不利影响，保证了TFT器件的稳定性。
在上述基础上，考虑到AMOLED显示器(Active Matrix Organic Light-EmittingDiode，有源有机电致发光二极管)相对于传统的液晶显示器具有自发光、反应快、视角广、亮度高、色彩艳、轻薄等优点，具有广阔的市场应用。AMOLED显示器的核心结构之一为OLED器件。应用于大尺寸的OLED器件通常采用氧化物半导体TFT(Thin Film Transistor，薄膜晶体管)进行驱动，TFT中的氧化物半导体有源层受到上方有机材料层的排气渗透后对TFT性能影响更为严重，故本实用新型实施例进一步优选为，上述阵列基板具体应用于OLED显示装置，上述的像素电极具体为构成OLED器件的阳极。
下面进一步提供3个实施例，用于详细描述上述的阵列基板。
实施例2
如图1和图2所示，本实用新型实施例提供一种阵列基板，包括：衬底基板1(图1中未示意出)，该衬底基板1划分有多个像素区域；位于衬底基板1上方、且设置在每个像素区域内的有源层(图中标记为L2)；位于有源层L2上方的栅极绝缘层3；位于栅极绝缘层3上方、且对应于有源层L2的栅极G2；位于栅极G2上方的层间绝缘层4；位于层间绝缘层4上方的源极(图中标记为S2)、漏极(图中标记为D2)；位于源极S2、漏极D2上方的钝化层5；位于钝化层5上方的像素电极2；其中，源极S2通过贯穿层间绝缘层4、栅极绝缘层3的第一过孔(图中标记为V1)与有源层L2连接，漏极D2通过贯穿层间绝缘层4、栅极绝缘层3的第二过孔(图中标记为V2)与有源层L2连接；钝化层5的部分区域51覆盖在漏极D2位于第二过孔V2内的部分上；像素电极2通过贯穿钝化层5的第三过孔(图中标记为V3)与下方的漏极D2连接。
上述漏极D2具体包括：位于第二过孔V2内的漏极第一部分(图中标记为D2-1)和位于层间绝缘层4上的漏极第二部分(图中标记为D2-2)；第三过孔V3(即钝化层过孔)贯穿钝化层5，并对应于漏极第二部分D2-2。
第二过孔V2的最小孔径大于第二过孔深度的3倍，以使得在后形成的漏极沉积在第二过孔处时能顺着过孔的形状形成一个凹陷部分。相对于衬底基板，第二过孔V2的孔径可以为上大下小的结构。第二过孔V2靠近于衬底基板一侧的小孔径大于其深度的3倍即可。这时，钝化层的部分区域51可形成在漏极在第二过孔内的凹陷部分上，对防止排气进入到有源层的效果更好。
上述阵列基板还包括：设置在像素电极2上方的像素界定层6；像素界定层6上设置有多个像素界定层开口部分61；且每个开口部分61对应于一个像素电极2的部分区域；上述像素单元还包括：设置在开口部分61内的有机发光层7；覆盖有机发光层7与像素界定层6的第二电极8。即第二电极8、有机发光层7和像素电极2构成了OLED器件，像素电极2为OLED器件的阳极，第二电极8为OLED器件的阴极。
需要说明的是，第一、上述栅极、有源层、源极和漏极构成顶栅结构的薄膜晶体管(图1中标记为T2)。
第二、上述第三过孔V3贯穿钝化层5，并对应于漏极第二部分D2-2，是指当依次制备完漏极D2和钝化层5后，钝化层5上还未形成其他结构时，贯穿钝化层5的第三过孔V3能够露出下方的漏极第二部分D2-2。
同样的，像素界定层6的每个开口部分61对应于一个像素电极2的部分区域，是指当依次制备完像素界定层6和像素电极2后，开口部分61内还未沉积有机发光层7时，像素界定层6上镂空的开口部分61可以露出下方的像素电极2的部分区域。
第三、像素界定层6的厚度例如可以为1～3μm，从而为有机发光层7提供一定深度的沉积空间。
由于像素界定层一般采用有机树脂材料制备，在OLED器件的发光过程中，受发光产生的热量影响，树脂材料中残留的气体会渗出。在上述阵列基板中，由于在像素界定层6与下方的薄膜晶体管T2的有源层L2之间，总存在绝缘层(例如为钝化层5、钝化层的部分区域51、栅极绝缘层3或层间绝缘层4)，这些绝缘层也可起到阻隔气体渗透到有源层L2的作用。
第三过孔V3在衬底基板1上的正投影可以与第二过孔V2在衬底基板1上的正投影不重叠，或与第二过孔V2在衬底基板1上的正投影的部分重叠。
示例的，考虑到像素电极2通过第三过孔V3与下方的漏极第二部分D2-2连接，即像素电极2有一部分是沉积在第三过孔V3内并与第三过孔V3对应的漏极第二部分D2-2直接相连。为了提高像素电极2与漏极第二部分D2-2的连接程度，参考图1和图2所示，第三过孔V3在衬底基板1上的正投影环绕第二过孔V2在基板1上的正投影，从而保证像素电极2与漏极第二部分D2-2有较多的接触面积。优选的，参考图1所示，第三过孔V3在衬底基板1上的正投影呈圆环状。
其中，第三过孔V3在衬底基板1上的正投影的几何中心与第二过孔V2在衬底基板1上的正投影的几何中心重叠。当上述第三过孔V3在衬底基板1上的正投影呈圆环状时，其几何中心(或形状中心)即为构成圆环状的两个圆的圆心，两个圆的圆心重合。示例的，如图3所示，第三过孔V3在衬底基板1上的正投影与第二过孔V2在衬底基板1上的正投影部分重叠，从而可以使第三过孔V3占有的面积减少。
参考图1所示，上述阵列基板还包括：多条交叉设置的栅线(Gate线)10、数据线(Data线)11；平行于数据线的多条电源线(Vdd)12；每个像素单元还包括：开关薄膜晶体管(图中标记为T1)；其中，每条电源线12上设置有延伸出的存储电容第一电极120；薄膜晶体管T1的栅极(图中标记为G1)连接栅线10；薄膜晶体管T1的源极(图中标记为S1)连接数据线11；薄膜晶体管T1的漏极(图中标记为D1)通过设置在层间绝缘层4和栅极绝缘层3上的第五过孔(图中标记为V5)连接位于不同层的前述的薄膜晶体管T2的栅极G2；薄膜晶体管T2的栅极G2延伸出的一部分图案在衬底基板1上的正投影与前述的存储电容第一电极120在衬底基板1上的正投影有重叠区域，薄膜晶体管T2的栅极G2延伸出的一部分图案对应于该重叠区域的部分为存储电容第二电极130；薄膜晶体管T2的源极S2连接电源线12。
每个像素单元的等效电路原理如图4所示，其中C1表示存储电容第一电极120，C2表示存储电容第二电极130。
实施例3
本实用新型实施例进一步提供一种阵列基板，在前述实施例2不同之处在于，如图5所示，栅极绝缘层3仅位于有源层L2上对应于栅极G2的区域内，即栅极绝缘层3仅位于栅极G2下方。源极S2通过贯穿层间绝缘层4的第一过孔V1与有源层L2连接，漏极D2通过贯穿层间绝缘层4的第二过孔V2与有源层L2连接。
各过孔的具体形状可参见前述的实施例2，此处不再赘述。
实施例4
本实用新型实施例进一步提供一种阵列基板，在前述实施例2或实施例3的结构中增加了设置在钝化层上的平坦层及贯穿平坦层的平坦层过孔，具体结构为：
如图6所示，上述阵列基板还包括：设置在钝化层5上的平坦层9，其厚度例如可以为1～4μm；该平坦层9上设置有对应于第三过孔V3的第四过孔(图中标记为V4)；上述的像素电极2具体包括：位于第三过孔V2内的像素电极第一部分21、位于第四过孔V4内的像素电极第二部分22和位于平坦层9上的像素电极第三部分23；其中，第四过孔V4在衬底基板1上的正投影完全覆盖第三过孔V3在衬底基板1上的正投影；前述的像素电极第一部分21与漏极第二部分D2-2直接相连。
由于钝化层5上还设置有平坦层9，像素电极2设置在平坦层9上，像素界定层6相应地则设置在像素电极2上方。其中，像素界定层6上设置有多个像素界定层开口部分61；且每个开口部分61对应于一个像素电极2的部分区域；上述像素单元还包括：设置在开口部分61内的有机发光层7；覆盖有机发光层7与像素界定层6的第二电极8。即第二电极8、有机发光层7和像素电极2构成了OLED器件。
这里，该平坦层9上设置有对应于第三过孔V3的第四过孔V4，是指在平坦层9上形成有第四过孔V4后，且还未沉积像素电极2时，第四过孔V4可露出下方的第三过孔V3。
由于像素电极2的一部分沉积在第三过孔V3和第四过孔V4内，可保证像素电极2中的像素电极第一部分21与下方的漏极第二部分D2-2充分连接。
进一步的，上述第四过孔V4在衬底基板1上的正投影还完全覆盖第二过孔V2在衬底基板1上的正投影。
第四过孔V4的面积较大，相当于减小了像素电极2连接漏极D2的整体过孔深度，保证了像素电极2与漏极D2的良好电性连接。
这里，第四过孔V4在衬底基板1上的正投影呈圆形或方形。并且，第四过孔V4在衬底基板1上的正投影的几何中心与第三过孔V3在衬底基板1上的正投影的几何中心重叠。
在上述各实施例中，上述阵列基板上还包括有与TFT的栅极同层设置的栅线、栅线走线；与TFT的源极和漏极同层设置的数据线、数据线走线、电源线。
其中，包括有栅线、TFT的栅极以及栅线走线的图案层、包括有电源线、TFT的源极和漏极以及数据线走线的图案层可以采用Cu(铜)、Al(铝)、Mo(钼)、Ti(钛)、Cr(铬)以及W(钨)等金属单质材料制备，也可以采用这些材料的合金制备。上述各图案层的具体结构可以是单层结构，也可以采用多层结构，如层叠设计的Mo\Al\Mo、Ti\Cu\Ti以及Mo\Ti\Cu等结构。
TFT具体可以为非晶硅TFT、多晶硅TFT、或氧化物半导体TFT。
其中，在像素单元的开关TFT结构中，栅极也可以为栅线的一部分(即没有从栅线上延伸出的独立的栅极图案)；源极也可以为数据线的一部分(即没有从数据线上延伸出的独立的源极图案)，本实用新型实施例对涉及像素单元的开关TFT具体结构不作限定，可沿用现有技术中的各种TFT结构，或根据上述阵列基板的具体结构要求灵活选择TFT的种类和/或结构。
栅极绝缘层可以采用氮化硅或氧化硅材料制备，其具体结构可以是单层结构，也可以是多层结构，例如层叠设计的氧化硅和氮化硅。
覆盖TFT的钝化层可以采用氮化硅或氧化硅材料制备，其结构可以是单层结构，也可以是多层结构，例如层叠设计的氧化硅和氮化硅。
层间绝缘层可以采用氮化硅或氧化硅材料制备，其结构可以是单层结构，也可以是多层结构，例如层叠设计的氧化硅和氮化硅。
平坦层可以采用有机树脂材料制备。
上述像素电极可采用ITO(Indium Tin Oxide、氧化铟锡)、IZO(Indium ZincOxide、氧化铟锌)以及FTO(Fluorine-Doped Tin Oxide、氟掺杂二氧化锡)等透明金属氧化物导电材料制备。
当上述像素电极具体为OLED器件中的阳极时，可以采用透明金属氧化物导电材料制备，还可以采用上述透明金属氧化物导电材料与金属材料(例如银Ag)的层叠结构，例如由ITO\Ag\ITO三层制备而成。
第二电极可以采用铝(Al)和/或银(Ag)等金属材料制备，其结构可以为单层或层叠结构。
实施例5
在上述基础上，本实用新型实施例还提供了一种显示装置，包括上述各实施例提供的阵列基板。该显示装置为LCD显示装置或OLED显示装置、具体可以为显示器、电视、数码相框、手机、平板电脑、导航仪、智能手环、可穿戴显示产品等具有任何显示功能的产品或者部件。
以上所述，仅为本实用新型的具体实施方式，但本实用新型的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本实用新型揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本实用新型的保护范围之内。因此，本实用新型的保护范围应以所述权利要求的保护范围为准。

Claims (15)

1.一种阵列基板，包括衬底基板；所述衬底基板划分有多个像素区域；其特征在于，所述阵列基板还包括：
位于所述衬底基板上方、且设置在每个所述像素区域内的有源层；
位于所述有源层上方的栅极绝缘层；
位于所述栅极绝缘层上方、且对应于所述有源层的栅极；
位于所述栅极上方的层间绝缘层；
位于所述层间绝缘层上方的源极、漏极；
位于所述源极、所述漏极上方的钝化层；
位于所述钝化层上方的像素电极；
其中，所述源极通过贯穿所述层间绝缘层、所述栅极绝缘层的第一过孔与所述有源层连接，所述漏极通过贯穿所述层间绝缘层、所述栅极绝缘层的第二过孔与所述有源层连接；或者，所述栅极绝缘层仅位于所述有源层上对应于所述栅极的区域内，所述源极通过贯穿所述层间绝缘层的第一过孔与所述有源层连接，所述漏极通过贯穿所述层间绝缘层的第二过孔与所述有源层连接；
所述钝化层的部分区域覆盖在所述漏极位于所述第二过孔内的部分上；
所述像素电极通过贯穿所述钝化层的第三过孔与下方的所述漏极连接。
2.根据权利要求1所述的阵列基板，其特征在于，所述漏极包括：位于所述第二过孔内的漏极第一部分和位于所述层间绝缘层上的漏极第二部分；所述第三过孔对应于所述漏极第二部分。
3.根据权利要求2所述的阵列基板，其特征在于，所述阵列基板还包括：设置在所述钝化层上的平坦层；所述平坦层上设置有对应于所述第三过孔的第四过孔；
所述像素电极包括：位于所述第三过孔内的像素电极第一部分、位于所述第四过孔内的像素电极第二部分和位于所述平坦层上的像素电极第三部分；
其中，所述第四过孔在所述衬底基板上的正投影完全覆盖所述第三过孔在所述衬底基板上的正投影；所述像素电极第一部分与所述漏极第二部分直接相连。
4.根据权利要求1所述的阵列基板，其特征在于，所述第三过孔在所述衬底基板上的正投影环绕所述第二过孔在所述衬底基板上的正投影。
5.根据权利要求4所述的阵列基板，其特征在于，所述第三过孔在所述衬底基板上的正投影呈圆环状。
6.根据权利要求4所述的阵列基板，其特征在于，所述第三过孔在所述衬底基板上的正投影的几何中心与所述第二过孔在所述衬底基板上的正投影的几何中心重叠。
7.根据权利要求4所述的阵列基板，其特征在于，所述第三过孔在所述衬底基板上的正投影与所述第二过孔在所述衬底基板上的正投影部分重叠。
8.根据权利要求3所述的阵列基板，其特征在于，所述第四过孔在所述衬底基板上的正投影还完全覆盖所述第二过孔在所述衬底基板上的正投影。
9.根据权利要求8所述的阵列基板，其特征在于，所述第四过孔在所述衬底基板上的正投影呈圆形或方形。
10.根据权利要求3所述的阵列基板，其特征在于，所述第四过孔在所述衬底基板上的正投影的几何中心与所述第三过孔在所述衬底基板上的正投影的几何中心重叠。
11.根据权利要求3所述的阵列基板，其特征在于，所述平坦层的厚度为1～4μm。
12.根据权利要求1所述的阵列基板，其特征在于，所述阵列基板还包括：位于所述像素电极上方的像素界定层；所述像素界定层上设置有多个开口部分；
且每个所述开口部分对应于一个所述像素电极的部分区域；
位于所述开口部分内的有机发光层；
覆盖所述有机发光层与所述像素界定层的第二电极。
13.根据权利要求12所述的阵列基板，其特征在于，所述像素界定层的厚度为1～3μm。
14.根据权利要求1所述的阵列基板，其特征在于，所述第二过孔的最小孔径大于所述第二过孔深度的3倍。
15.一种显示装置，其特征在于，所述显示装置包括如权利要求1至14任一项所述的阵列基板。
CN201721170305.2U 2017-09-12 2017-09-12 一种阵列基板及显示装置 Active CN207165572U (zh)

Priority Applications (10)

Application Number Priority Date Filing Date Title
CN201721170305.2U CN207165572U (zh) 2017-09-12 2017-09-12 一种阵列基板及显示装置
EP18855818.3A EP3683834A4 (en) 2017-09-12 2018-08-02 DISPLAY SUBSTRATE, DISPLAY BOARD AND DISPLAY DEVICE
MX2019006652A MX2019006652A (es) 2017-09-12 2018-08-02 Sustrato de matriz, panel de visualizacion y dispositivo de visualizacion.
US16/325,908 US10950676B2 (en) 2017-09-12 2018-08-02 Array substrate, display panel and display device
BR112019011946-9A BR112019011946B1 (pt) 2017-09-12 2018-08-02 Substrato em matriz, painel de display, e dispositivo de display
JP2019534930A JP7199357B2 (ja) 2017-09-12 2018-08-02 アレイ基板、表示パネルおよび表示装置
AU2018331064A AU2018331064B2 (en) 2017-09-12 2018-08-02 Array substrate, display panel, and display device
RU2019118617A RU2745921C1 (ru) 2017-09-12 2018-08-02 Матричная подложка, панель отображения и устройство отображения
PCT/CN2018/098286 WO2019052284A1 (zh) 2017-09-12 2018-08-02 阵列基板、显示面板及显示装置
KR1020197014155A KR102192976B1 (ko) 2017-09-12 2018-08-02 어레이 기판, 디스플레이 패널 및 디스플레이 디바이스

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201721170305.2U CN207165572U (zh) 2017-09-12 2017-09-12 一种阵列基板及显示装置

Publications (1)

Publication Number Publication Date
CN207165572U true CN207165572U (zh) 2018-03-30

Family

ID=61721448

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201721170305.2U Active CN207165572U (zh) 2017-09-12 2017-09-12 一种阵列基板及显示装置

Country Status (9)

Country Link
US (1) US10950676B2 (zh)
EP (1) EP3683834A4 (zh)
JP (1) JP7199357B2 (zh)
KR (1) KR102192976B1 (zh)
CN (1) CN207165572U (zh)
AU (1) AU2018331064B2 (zh)
MX (1) MX2019006652A (zh)
RU (1) RU2745921C1 (zh)
WO (1) WO2019052284A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109119451A (zh) * 2018-09-04 2019-01-01 京东方科技集团股份有限公司 显示基板及其制造方法、显示装置
WO2019052284A1 (zh) * 2017-09-12 2019-03-21 京东方科技集团股份有限公司 阵列基板、显示面板及显示装置
CN113658995A (zh) * 2021-10-20 2021-11-16 北京京东方技术开发有限公司 显示基板、触控显示面板及显示装置
WO2022217639A1 (zh) * 2021-04-14 2022-10-20 深圳市华星光电半导体显示技术有限公司 阵列基板、显示面板及阵列基板的制作方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11462282B2 (en) * 2020-04-01 2022-10-04 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor memory structure

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000349301A (ja) * 1999-04-01 2000-12-15 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
KR100834344B1 (ko) * 2001-12-29 2008-06-02 엘지디스플레이 주식회사 능동행렬 유기전기발광소자 및 그의 제조 방법
KR100653264B1 (ko) * 2002-10-16 2006-12-01 엘지.필립스 엘시디 주식회사 다결정 실리콘 박막트랜지스터를 포함하는 액정표시장치용어레이기판과 그 제조방법
US7224118B2 (en) * 2003-06-17 2007-05-29 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic apparatus having a wiring connected to a counter electrode via an opening portion in an insulating layer that surrounds a pixel electrode
KR100560782B1 (ko) 2003-08-25 2006-03-13 삼성에스디아이 주식회사 유기 전계 발광 표시 장치
KR100552975B1 (ko) * 2003-11-22 2006-02-15 삼성에스디아이 주식회사 능동 매트릭스 유기전계발광표시장치 및 그의 제조방법
KR100611152B1 (ko) * 2003-11-27 2006-08-09 삼성에스디아이 주식회사 평판표시장치
JP4211674B2 (ja) * 2004-05-12 2009-01-21 セイコーエプソン株式会社 半導体装置及びその製造方法、電気光学装置及びその製造方法、並びに電子機器
KR100590238B1 (ko) * 2004-05-27 2006-06-19 삼성에스디아이 주식회사 유기 전계 발광 표시 장치 및 그 제조방법
KR100611755B1 (ko) 2004-06-04 2006-08-10 삼성에스디아이 주식회사 유기전계발광소자 및 그의 제조방법
US8278818B2 (en) * 2004-06-04 2012-10-02 Samsung Mobile Display Co., Ltd. Electroluminescent display device and method of fabricating the same
KR100683676B1 (ko) * 2004-06-30 2007-02-20 삼성에스디아이 주식회사 개선된 비어홀구조를 갖는 유기전계 발광표시장치
KR100699996B1 (ko) * 2004-09-02 2007-03-26 삼성에스디아이 주식회사 회로 측정용 패드를 포함하는 유기전계발광표시장치와 그제조방법
KR100659759B1 (ko) * 2004-10-06 2006-12-19 삼성에스디아이 주식회사 바텀 게이트형 박막트랜지스터, 그를 구비하는평판표시장치 및 박막트랜지스터의 제조방법
KR101107682B1 (ko) * 2004-12-31 2012-01-25 엘지디스플레이 주식회사 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법
JP4757550B2 (ja) * 2005-06-30 2011-08-24 株式会社 日立ディスプレイズ 表示装置およびその製造方法
JP2007033786A (ja) * 2005-07-26 2007-02-08 Toshiba Matsushita Display Technology Co Ltd 表示装置
JP4802896B2 (ja) * 2005-09-09 2011-10-26 セイコーエプソン株式会社 電気光学装置の製造方法
KR100805154B1 (ko) * 2006-09-15 2008-02-21 삼성에스디아이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR101534006B1 (ko) * 2008-07-29 2015-07-06 삼성디스플레이 주식회사 유기 발광 표시 장치
WO2010067648A1 (ja) * 2008-12-09 2010-06-17 シャープ株式会社 アクティブマトリクス基板、液晶パネル、液晶表示ユニット、液晶表示装置、テレビジョン受像機
KR101113394B1 (ko) * 2009-12-17 2012-02-29 삼성모바일디스플레이주식회사 액정표시장치의 어레이 기판
KR101781532B1 (ko) 2011-03-14 2017-10-24 삼성디스플레이 주식회사 유기 발광 표시 장치와 그 제조방법
JP6019376B2 (ja) * 2011-12-22 2016-11-02 株式会社Ｊｏｌｅｄ 有機ｅｌ表示パネル
CN202796957U (zh) * 2012-09-28 2013-03-13 京东方科技集团股份有限公司 一种阵列基板及oled显示装置
KR20140056565A (ko) * 2012-10-29 2014-05-12 삼성디스플레이 주식회사 유기 발광 표시 장치, 박막 트랜지스터 표시판 및 그 제조 방법
CN103926760B (zh) * 2013-01-14 2017-08-25 瀚宇彩晶股份有限公司 像素结构及像素阵列基板
KR20150046963A (ko) * 2013-10-23 2015-05-04 삼성디스플레이 주식회사 플렉서블 표시 장치 및 플렉서블 표시 장치의 제조 방법
KR102248641B1 (ko) * 2013-11-22 2021-05-04 엘지디스플레이 주식회사 유기전계 발광소자
KR102315094B1 (ko) * 2014-11-13 2021-10-20 엘지디스플레이 주식회사 고 개구율 유기발광 다이오드 표시장치 및 그 제조방법
CN104538421B (zh) * 2014-12-16 2018-07-13 深圳市华星光电技术有限公司 Oled显示基板及其制造方法
CN104900676B (zh) * 2015-04-29 2018-06-12 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
US10411223B2 (en) * 2015-09-08 2019-09-10 Sharp Kabushiki Kaisha Organic electroluminescence device and illumination device
KR102528294B1 (ko) * 2015-11-12 2023-05-04 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
CN207165572U (zh) 2017-09-12 2018-03-30 京东方科技集团股份有限公司 一种阵列基板及显示装置

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019052284A1 (zh) * 2017-09-12 2019-03-21 京东方科技集团股份有限公司 阵列基板、显示面板及显示装置
US10950676B2 (en) 2017-09-12 2021-03-16 Boe Technology Group Co., Ltd. Array substrate, display panel and display device
CN109119451A (zh) * 2018-09-04 2019-01-01 京东方科技集团股份有限公司 显示基板及其制造方法、显示装置
CN109119451B (zh) * 2018-09-04 2020-08-25 京东方科技集团股份有限公司 显示基板及其制造方法、显示装置
WO2022217639A1 (zh) * 2021-04-14 2022-10-20 深圳市华星光电半导体显示技术有限公司 阵列基板、显示面板及阵列基板的制作方法
CN113658995A (zh) * 2021-10-20 2021-11-16 北京京东方技术开发有限公司 显示基板、触控显示面板及显示装置
WO2023066279A1 (zh) * 2021-10-20 2023-04-27 京东方科技集团股份有限公司 显示基板及显示装置
EP4340569A4 (en) * 2021-10-20 2024-10-23 BOE Technology Group Co., Ltd. DISPLAY SUBSTRATE AND DISPLAY DEVICE

Also Published As

Publication number Publication date
KR20190067874A (ko) 2019-06-17
WO2019052284A1 (zh) 2019-03-21
BR112019011946A2 (pt) 2020-03-31
KR102192976B1 (ko) 2020-12-18
US20200357870A1 (en) 2020-11-12
EP3683834A4 (en) 2021-06-09
AU2018331064B2 (en) 2020-06-04
AU2018331064A1 (en) 2019-06-13
JP7199357B2 (ja) 2023-01-05
RU2745921C1 (ru) 2021-04-02
EP3683834A1 (en) 2020-07-22
MX2019006652A (es) 2019-08-26
JP2020533616A (ja) 2020-11-19
US10950676B2 (en) 2021-03-16

Similar Documents

Publication Publication Date Title
CN110010649B (zh) 显示装置
US11158700B2 (en) Display device having multiple buffer layers
US9111888B2 (en) Organic light emitting diode display device
CN207165572U (zh) 一种阵列基板及显示装置
JP2022191221A (ja) 表示装置
US9786721B1 (en) OLED display panel
US10930722B2 (en) Display device
US11164918B2 (en) Organic light emitting diode display panel having connection portion connecting organic light emitting diode to peripheral circuit and manufacturing method thereof
US11818913B2 (en) Organic light emitting diode (OLED) display having sealant formed over sealing structure formed by a first metal layer, an insulating layer and a second metal layer
US10734608B2 (en) Display panel and manufacturing method thereof and display device including display panel
KR20180071538A (ko) 표시 장치용 기판과 그를 포함하는 표시 장치
US10403696B2 (en) Organic light emitting display device and method of fabricating the same
CN103715231A (zh) 有机发光显示面板、显示装置
WO2018171268A1 (zh) 基板及其制备方法、显示面板和显示装置
US20190157355A1 (en) Touch screen panel and manufacturing method thereof
US10573205B2 (en) Flexible display device and method for manufacturing flexible display device
WO2015027532A1 (zh) 有机发光二极管阳极连接结构及其制作方法
CN106098725A (zh) 有机发光显示装置
CN107293563A (zh) Oled显示面板及其制作方法、柔性显示装置
CN105428365A (zh) 薄膜晶体管基板

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant