[go: up one dir, main page]

KR20150046235A - 전기 소자 어셈블리 - Google Patents

전기 소자 어셈블리 Download PDF

Info

Publication number
KR20150046235A
KR20150046235A KR20157007170A KR20157007170A KR20150046235A KR 20150046235 A KR20150046235 A KR 20150046235A KR 20157007170 A KR20157007170 A KR 20157007170A KR 20157007170 A KR20157007170 A KR 20157007170A KR 20150046235 A KR20150046235 A KR 20150046235A
Authority
KR
South Korea
Prior art keywords
carrier
metal structure
elements
cavity
electrical
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
KR20157007170A
Other languages
English (en)
Inventor
세바스챤 브루너
토마스 페쉬틴거
Original Assignee
에프코스 아게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에프코스 아게 filed Critical 에프코스 아게
Publication of KR20150046235A publication Critical patent/KR20150046235A/ko
Abandoned legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C1/00—Details
    • H01C1/01—Mounting; Supporting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C1/00—Details
    • H01C1/08—Cooling, heating or ventilating arrangements
    • H01C1/084—Cooling, heating or ventilating arrangements using self-cooling, e.g. fins, heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/008—Thermistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/02—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having positive temperature coefficient
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/04—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having negative temperature coefficient
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/10—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material voltage responsive, i.e. varistors
    • H01C7/102—Varistor boundary, e.g. surface layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H05K1/0206—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate by printed thermal vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10106—Light emitting diode [LED]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Led Device Packages (AREA)
  • Details Of Resistors (AREA)
  • Thermistors And Varistors (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Structure Of Printed Boards (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

캐리어(2)를 포함한 소자 어셈블리(1)가 제공되고, 캐리어(2)는 적어도 하나의 캐비티(5, 5a, 5b, 5c, 5d)를 구비한 금속 구조물(3, 17)을 포함한다. 소자 어셈블리(1)는 적어도 부분적으로 캐비티(5, 5a, 5b, 5c, 5d) 내에 배치된 적어도 하나의 전기 소자(6, 6a, 6b, 6c)를 포함한다.

Description

전기 소자 어셈블리{ELECTRIC COMPONENT ASSEMBLY}
캐리어 및 적어도 하나의 전기 소자를 구비하는 소자 어셈블리가 제공된다. 예컨대 소자 어셈블리는 발광 다이오드칩을 포함한다.
LED 칩 및 보호 소자가 평편한 캐리어 상에 배치되는 발광 다이오드는 공지되어 있다.
본 발명의 과제는 개선된 특성을 갖는 소자 어셈블리를 제공하는 것이다.
이러한 과제는 독립 청구항에 따른 대상물에 의하여 해결된다. 이 대상물의 유리한 실시 형태들 및 발전 형태들은 종속 청구항들, 이하의 설명 및 도면으로부터 더 도출된다.
캐리어를 구비한 소자 어셈블리가 제공된다. 캐리어는 바람직하게는 기본 몸체를 포함하고, 특히 절연성 기본 몸체를 포함한다. 캐리어의 외측은 바람직하게는 캐비티들을 포함하고 있지 않다.
예컨대, 기본 몸체는 세라믹 물질 또는 유기 물질을 포함할 수 있다. 예컨대 기본 몸체는 알루미늄산화물, 알루미늄질화물, 규소 또는 LTCC형 세라믹("저온 동시 소성 세라믹") 중에 적어도 하나의 물질을 포함하거나 이러한 물질들 중 하나로 구성된다. 캐리어는 회로기판, 영문으로 "printed circuit board(인쇄회로기판)"으로 형성될 수 있다. 특히, 캐리어는 전기 소자의 접촉을 위한 적어도 하나의 접촉면을 포함할 수 있다. 접촉면은 캐리어 외측의 금속배선으로 형성될 수 있다.
예컨대, 접촉면은 납땜 가능하다. 대안적 또는 부가적으로, 접촉면은 본딩 가능할 수 있다.
캐리어는 금속 구조물을 포함한다. 금속 구조물은 바람직하게는 캐리어의 외측에 배치된다. 금속 구조물은 적어도 하나의 캐비티를 포함한다. 금속 구조물은 꺾인 부분 또는 굴곡진 부분을 포함하지 않는다.
금속 구조물은 예컨대 갈바닉으로 캐리어 상에 제공될 수 있다. 특히, 금속 물질은 갈바닉으로 캐리어 상에 증착될 수 있다. 예컨대, 금속 물질은 구리를 포함하거나, 구리로 구성된다. 바람직하게는 금속 구조물은 층의 형태로 형성된다.
캐비티는 예컨대 금속 구조물 내의 함몰부로 형성된다. 함몰부는 캐리어까지, 예컨대 기본 몸체까지 또는 캐리어의 접촉면까지 달할 수 있다. 특히, 캐비티는 금속 구조물을 완전히 관통하는 홈으로 형성될 수 있다.
바람직하게는 적어도 하나의 전기 소자는 적어도 부분적으로 캐비티 내에 배치된다.
바람직하게는, 적어도 하나의 전기 소자는 이산 전기 소자이다. 예컨대 전기 소자는 배리스터로 형성된다. 특히 배리스터는 Multi-Layer-Varistor(MLV)라고도 하는 다층 배리스터의 형태로 구현될 수 있다. 예컨대 배리스터는 ESD-보호 소자로 형성된다. 대안적으로, 전기 소자는 TVS-다이오드, NTC-서미스터 소자, PTC-서미스터 소자 또는 발광다이오드로 구현될 수 있다. 전기 소자는 칩으로, 특히 발광다이오드칩으로 구현될 수 있다.
바람직하게는, 전기 소자는 캐비티 내에 완전히 묻혀있다.
소자가 캐비티 내에서 "완전히 묻혀 배치됨"이란, 특히, 캐비티가 어떤 깊이를 가지고, 이 깊이가 캐비티 내에 배치되는 부품의 높이와 같거나 그 이상이어서, 부품의 어떠한 영역도 캐비티 위로 돌출하지 않는다는 것을 의미한다.
소자가 완전히 묻혀있는 경우에, 소자 어셈블리의 매우 콤팩트한 형성이 가능하다. 예컨대 금속 구조물 상에 다른 소자, 특히 다른 전기 소자 또는 다른 캐리어가 제공될 수 있다. 캐비티 내에 전기 소자가 완전히 묻혀 있음으로써, 이 다른 소자가 금속 구조물 상에서 전기 소자 위에 배치될 수 있다.
금속 구조물은 특히 이격 부재로서 기능할 수 있고, 이는 "Standoff"라고도 한다. 특히, 캐리어 상에 제공된 다른 소자는 금속 구조물에 의하여 캐리어의 외측으로부터 소정의 간격을 두어 배치될 수 있다. 바람직하게는, 이 간격은, 전기 소자가 상기 다른 소자와 캐리어 사이에 배치될 수 있을 만큼의 간격이다.
바람직하게는 금속 구조물은 서로 분리된 적어도 2개의 부분 영역들을 포함한다.
부분 영역들은 예컨대 서로 간격을 두어 배치된다. 특히, 캐비티는 부분 영역들 사이에 형성될 수 있다. 예컨대, 부분 영역들은 틈새를 통해 서로 분리되어 있다. 일 실시 형태에서, 각각의 부분 영역은 직사각형의 외형, 예컨대 모서리가 둥근 직사각형 외형을 가질 수 있다.
바람직하게는, 부분 영역들은 평편한 표면을 가진다.
특히, 표면은 캐리어의 외측에 대해 평행하게 이어질 수 있다. 또한, 부분 영역들의 표면은 함몰부들을 포함하지 않을 수 있다. 부분 영역들의 표면들이 평편할 때, 다른 소자, 특히 다른 전기 소자나 캐리어가 매우 양호하게 부분 영역들 상에 배치될 수 있다.
일 실시 형태에서, 금속 구조물은 적어도 2개의 부분 영역들을 포함하고, 이 부분 영역들은 동일한 높이를 가진다. 이 경우, 2개의 부분 영역들 상에 다른 소자가 수평으로 배치될 수 있어서, 이 다른 소자는 특히 이 소자를 향해 있는 캐리어의 외측과 마주하여 경사지지 않는다.
예컨대, 캐리어는 다른 캐리어 상에 또는 다른 소자 상에 제공될 수 있다. 금속 구조물은 캐리어와 다른 캐리어의 결합 또는 캐리어와 다른 소자와의 결합을 위해 기능할 수 있다.
금속 구조물은 동일한 높이를 가지는 부분 영역들을 2개보다 많은 수로 포함할 수 있다. 예컨대, 금속 구조물은 동일한 높이를 가진 3개의 부분 영역들을 포함한다. 또한, 금속 구조물은 동일한 높이를 가진 부분 영역들 외에 상이한 높이를 가진 하나 이상의 부분 영역을 포함할 수 있다. 따라서, 금속 구조물은 계단형 표면을 포함할 수 있다. 예컨대 금속 구조물은 동일한 높이를 가진 2개의 부분 영역들 및 더 낮은 높이를 가진 제3 부분 영역을 포함한다. 예컨대 제3 부분 영역 상에 다른 소자가 제공될 수 있다. 이때 제3 부분 영역은 상기 다른 소자를 포함하여, 제1 및 제2 부분 영역 각각보다 더 낮은 높이를 가질 수 있다.
일 실시 형태에서, 금속 구조물은 적어도 하나의 전기 접촉부와 연결된다.
예컨대, 금속 구조물은 캐리어의 하나 이상의 접촉면들과 연결된다. 특히, 접촉면은 도전 경로로서 형성될 수 있다. 대안적 또는 부가적으로, 금속 구조물은 하나 이상의 비아(via)와 연결될 수 있다. 비아는 "vertical interconnect access(수직층간연결접속부)"를 나타내고, 관통 접촉부라고 한다. 예컨대, 캐리어는 비아를 포함하고, 이때 금속 구조물은 비아 상에 배치된다. 비아는 예컨대 금속 구조물과 직접 연결되거나, 접촉면을 통하여 금속 구조물과 연결될 수 있다.
금속 구조물과 전기 접촉부의 연결 시, 금속 구조물은 다른 소자와의 전기적 접촉, 특히 다른 전기 소자나 캐리어, 예컨대 회로기판과의 전기적 접촉을 위해 사용될 수 있다. 예컨대, 금속 구조물은 캐리어에 다른 소자가 기계적으로 연결될 뿐만 아니라 전기적으로 연결되는 것을 위해 기능한다. 또한 금속 구조물은 이격 부재로서, 그리고/또는 열 소산을 위해 기능할 수 있다.
예컨대, 금속 구조물은 적어도 2개의 전기 접촉부와 연결된다. 특히, 금속 구조물은 제1 전기 접촉부와 연결된 제1 부분 영역 및 제2 전기 접촉부와 연결된 제2 부분 영역을 포함할 수 있다. 따라서 금속 구조물은 캐소드로서 형성된 적어도 하나의 부분 영역 및 애노드로서 형성된 적어도 하나의 부분 영역을 포함할 수 있다. 부분 영역들은 다른 소자의 전기 접촉을 위해서 기능할 수 있다.
대안적인 실시 형태에서, 금속 구조물은 전기 접촉부와 연결되지 않는다.
이 경우, 금속 구조물은 예컨대 다른 소자를 위한 이격 부재로서 그리고/또는 열 소산을 위해 기능할 수 있다.
일 실시 형태에서 캐리어는 적어도 하나의 비아를 포함한다.
비아는 열 비아로서 구현될 수 있다. 열 비아는 열의 소산을 개선할 수 있다. 예컨대 열 비아를 통하여 전기 소자, 예컨대 발광다이오드칩으로부터의 열이 소산될 수 있다. 바람직하게는, 열 비아는 열 전도도가 양호한 물질을 포함한다. 예컨대 적어도 하나의 비아는 구리, 은 또는 은-팔라듐을 포함하거나 이것으로 구성된다. 비아는 완전히 또는 부분적으로 어떤 물질로 충진될 수 있다. 예컨대 비아는 슬리브(sleeve)로 구현될 수 있다. 예컨대 비아는 캐리어를 통하여 상측으로부터 하측까지 이어질 수 있다.
비아를 통하여 열은 금속 구조물로 옮겨질 수 있다. 발광다이오드칩은 예컨대 캐리어의 상측에 배치되고 비아와 열적으로 연결된다. 금속 구조물은 예컨대 캐리어의 하측에 배치되고 마찬가지로 비아와 열적으로 연결된다. 따라서 열은 비아를 통하여 금속 구조물쪽으로 소산될 수 있다. 대안적 또는 부가적으로, 비아는 금속 구조물의 전기 접촉을 위해 형성될 수 있다.
소자 어셈블리는 복수의 비아들을 포함할 수 있고, 이때 비아들은 열 및/또는 전기적으로 금속 구조물의 부분 영역들과 접촉되어 있을 수 있다. 예컨대 하나 이상의 비아는 오로지 열적으로 제1 부분 영역과 접촉되어 있을 수 있다. 다른 비아들은 전기적으로 제2 부분 영역과 접촉되어 있을 수 있다.
일 실시 형태에서, 금속 구조물은 복수의 캐비티들을 포함한다. 캐비티들 중 하나 이상의 캐비티들 내에 전기적 소자가 배치될 수 있다. 예컨대 캐비티들 각각에 하나의 전기 소자가 배치된다. 바람직하게는, 소자들은 완전히 금속 구조물 내에 묻혀 있다.
일 실시 형태에서, 하나의 캐비티 내에 복수의 전기 소자들이 배치될 수 있다. 바람직하게는, 전기 소자들은 완전히 캐비티 내에 묻혀 있다.
일 실시 형태에서, 캐비티는 다른 소자에 의해 적어도 부분적으로 덮여 있다.
이러한 다른 소자는 예컨대 캐리어 및/또는 전기 소자로서 형성될 수 있다. 이러한 다른 소자는 앞에 설명된 바와 같이 금속 구조물 상에, 특히 금속 구조물의 부분 영역들 상에 배치될 수 있다. 이러한 다른 소자는 캐비티를 완전히 덮을 수 있다. 따라서 전기 소자는 소자 어셈블리 내에서 캐리어와 상기 다른 소자 사이에 매립될 수 있다.
금속 구조물은 상기 다른 소자의 전기 접촉을 위해 형성될 수 있다. 부가적 또는 대안적으로, 금속 구조물은 이 다른 소자가 캐리어에 고정되도록 형성될 수 있다. 특히, 상기 다른 소자는 금속 구조물에 납땜될 수 있다.
이하, 본원에 설명된 대상물들은 개략적이면서 축척에 맞지 않는 실시예들에 의거하여 더 상세히 설명된다.
도 1은 소자 어셈블리의 개략적 단면도이다.
도 2는 도 1의 소자 어셈블리의 사시도이다.
도 3a 내지 3g는 소자 어셈블리의 제조 시 방법 단계들의 개략적 단면도들이다.
도 4 내지 도 7은 다른 소자 어셈블리의 개략적 단면도들이다.
도 8 내지 도 10은 소자 어셈블리의 다양한 형성 방법의 개략적 단면도들이다.
바람직하게는, 이하의 도면에서 동일한 참조번호는 다양한 실시 형태들에서기능적 또는 구조적으로 서로 상응하는 부분들을 가리킨다.
도 1은 소자 어셈블리(1)를 개략적 단면도로 도시한다. 소자 어셈블리(1)는 캐리어(2)를 포함한다. 바람직하게는, 캐리어(2), 특히 캐리어(2)의 기본 몸체(20)는 전기 절연 물질을 포함한다. 예컨대, 캐리어(2)는 세라믹 물질 또는 유기 물질을 포함한다.
캐리어(2)는 제1 외측(4)에서 금속 구조물(3), 특히 층 형태의 금속 구조물(3)을 포함한다. 금속 구조물(3)은 예컨대 갈바닉 증착으로 형성된다.
캐리어(2)로부터 멀어지는 방향의 금속 구조물(3) 외측(19)은 캐리어의 제1 외측(4)에 대해 평행하다. 예컨대 제1 외측(4)은 캐리어(2)의 하측이다. 금속 구조물(3)은 특히 평편한 표면(19)을 포함하고, 이러한 표면은 캐리어가 평활하게 위치하거나 또는 표면(19) 위에 다른 소자가 평활하게 배치될 수 있도록 해준다.
예컨대 구조물(3)은 구리를 포함한다. 또한, 금속 구조물(3)은 표면 위에 얇은 층, 예컨대 금 층을 구비할 수 있는데, 납땜성의 개선을 위해 구비할 수 있다. 구조물은 예컨대 80 ㎛ - 90 ㎛의 범위에서 높이를 가질 수 있다. 이때 높이는 바람직하게는, 전기 소자가 완전히 금속 구조물 내에 매립될 수 있을만큼으로 선택된다. 예컨대 높이는 120 ㎛의 범위를 가질 수 있다. 구조물(3)은 완전히 금속성으로 형성될 수 있다.
구조물(3)은 서로 분리된 복수의 부분 영역들(3a, 3b)을 포함한다. 부분 영역들(3a, 3b)은 각각 층의 형태로 형성되며, 동일한 높이(h1)를 가지고, 이 높이는 구조물의 높이에 상응한다. 예컨대 부분 영역들(3a, 3b)은 접촉 패드로서 형성된다.
부분 영역들(3a, 3b) 사이에 캐비티(5)가 배치되고, 캐비티 내에 전기 소자(6)가 배치된다. 전기 소자(6)는 캐비티(5) 내에 완전히 묻혀 있어서, 캐리어(2)로부터 멀어지는 방향을 가리키는 소자(6)의 표면은 금속 구조물(3) 위로 돌출하지 않는다. 소자(6)의 높이(h2)는 특히 캐비티(5)의 깊이(t)보다 더 낮다.
전기 소자(6)는 이산 소자이다. 예컨대, 전기 소자(6)는 배리스터로서 형성된다. 특히, 배리스터는 Multi-Layer-Varistor(MLV)라고도 하는 다층 배리스터의 형태로 구현될 수 있다. 예컨대 배리스터는 ESD-보호 소자로 형성된다. 대안적으로, 전기 소자(6)는 TVS-다이오드, NTC-서미스터 소자, PTC-서미스터 소자 또는 발광다이오드로서 구현될 수 있다. 전기 소자(6)는 칩, 특히 발광다이오드칩으로 구현될 수도 있다.
전기 소자(6)는 바람직하게는 초박형으로 형성된다. 특히, 전기 소자(6)는 100 ㎛ 미만의 높이, 예컨대 80 ㎛의 높이를 가질 수 있다. 이에 상응하여, 캐비티는 150 ㎛ 미만의 깊이(t), 예컨대 120 ㎛의 깊이를 가질 수 있다. 캐비티(5)의 깊이(t)는 금속 구조물(3)의 높이에 상응할 수 있다.
도 2는 도 1의 소자 어셈블리의 사시도를 도시한다. 캐리어(2)는 접촉면들(8)(도 1에 미도시)을 구비하고, 이러한 접촉면들 위에는 캐리어(2)의 금속 구조물(3)의 부분 영역들(3a, 3b)이 제공될 수 있다. 접촉면들(8)은 바람직하게는 얇은 금속 층들이고, 특히 납땜성의 개선을 위해 얇은 금층을 구비한 구리를 포함할 수 있따. 예컨대 접촉면들(8)은 20 ㎛의 범위 내에서 두께를 가진다. 전기 소자(6)는 마찬가지로 접촉면들(8) 위에 제공된다. 바람직하게는, 소자(6)는 접촉면들(8) 위에 납땜된다.
캐리어(2) 내에는 비아들(7), 즉 관통 접촉부들이 배치된다. 비아들(7)은 접촉면들(8)의 전기 접촉을 위해 기능한다. 부가적으로, 비아들(7)은 열 비아로도 형성될 수 있고, 열 소산을 위해 기능할 수 있다. 부분 영역들(3a, 3b)은 하나의 비아(7)와 각각 전기 접촉되어 있다. 따라서, 부분 영역들(3a, 3b)은 다른 소자의 접촉을 위해 사용될 수 있다.
비아들(7)은 예컨대 구리를 포함한다. 대안적으로, 비아들(8)은 예컨대 은 또는 은-팔라듐과 같은 높은 열 전도도를 가진 다른 물질을 포함할 수도 있다.
금속 구조물(3)은 제3 부분 영역(3c)(도 1에 미도시)을 포함한다. 이러한 부분 영역(3c)은 예컨대 마찬가지로 전기 접촉 및/또는 열 소산을 위해 기능할 수 있고, 전기적 및/또는 열 비아와 연결될 수 있다. 바람직하게는, 이러한 부분 영역(3a)은 전기적으로 접촉되어 있지 않고, 특히 그에 인접한 열 비아에 대해 절연성을 가진다. 예컨대, 부분 영역(3a)은 방열 패드로서 형성된다.
예컨대, 제1 외측(4)에 대향되는 캐리어(2)의 제2 외측(9)에는 열 생성 소자가 배치된다. 이는 특히 발광다이오드칩(4)일 수 있다. 캐리어(2)를 관통하는 비아들은 열을 캐리어(2)를 통과하여 제3 부분 영역들(3c)로 끌어낼 수 있다. 예컨대 제2 외측(9)은 소자 어셈블리(1)의 상측이다.
제3 부분 영역(3c)은 제1 및 제2 부분 영역(3a, 3b)과 동일 높이를 가진다. 따라서, 다른 소자는 3개의 부분 영역들(3a, 3b, 3c) 상에 수평으로 배치될 수 있다.
도 3a 내지 3g는 소자 어셈블리의 제조 시 방법 단계들을 개략적 단면도들로 도시한다.
도 3g에 도시된 결과물로서의 소자 어셈블리는 소자 어셈블리를 위한 다른 예시로서 도 1 및 도 2에 도시된 소자 어셈블리의 다양한 구성 요소들의 특정한 배치와 상이하나, 방법은 도 1 및 도 2에 도시된 소자 어셈블리 및 이하의 도면들에 도시된 소자 어셈블리의 제조를 위해 유사하게 적용될 수 있다.
도 3a에 따르면 캐리어(2)가 준비된다. 캐리어(2)는 바람직하게는 절연 물질로 형성될 수 있고, 특히 도 1 및 도 2에 설명된 바와 같은 캐리어(2)가 형성될 수 있다.
도 3b에 따르면, 이후의 방법 단계에서 캐리어(2) 내에 비아들의 형성을 위해 관통부들(10)이 인입되고, 예컨대 펀칭된다. 이는 예컨대 기계적으로, 특히 핀을 이용하거나 또는 레이저로 수행될 수 있다.
도 3c에 따르면, 관통부들(10)은 금소 물질로 충전되어, 비아들(7)이 형성된다. 또한 접촉면들(8)은 캐리어(1)의 제1 및 제2 외측들(4, 9)에 제공되어, 접촉면들(8)은 비아들(7)과 접촉된다. 특히, 접촉면들(8)은 스크린 인쇄 방법으로 제공될 수 있다. 접촉면들(8)은 예컨대 구리 또는 은을 포함한다. 예컨대, 접촉면들은 약 20 ㎛의 높이를 가진다.
도 3d에 따르면, 접촉면들(8)의 부분들 및 캐리어(2)의 외측들(4, 9)에 전기 절연부(11)가 제공된다. 절연부(11)는 층의 형태로 형성된다. 절연부(11)는 제1 단계에서, 접촉면들(8) 및 캐리어(2)의 외측들(4, 9)이 절연부(11)에 의해 완전히 덮이는 방식으로 제공될 수 있다. 이어서, 절연부(11)는 구조화되되, 접촉면들(8)의 일부 영역들 및/또는 캐리어(2)의 외측들(4, 9)의 일부 영역들이 노출되도록 구조화될 수 있다. 접촉면들(8)의 노출된 영역들은 예컨대 전기 소자의 접촉을 위해 기능한다.
예컨대, 제2 외측(9)에 배치된 접촉면(8) 위에 제1 절연부(11a)가 제공된다. 제1 절연부(11a)는 예컨대 유리 성분을 포함하고, 유리 페이스트로 압인될 수 있다. 대안적으로, 제1 절연부(11a)는 실리콘질화물(Si3N4) 또는 알루미늄질화물(AlN)을 포함할 수 있고, 예컨대 플라즈마 보조 화학 기상 증착에 의해 또는 반응 스퍼터링에 의해 제공될 수 있다. 제1 절연부(11a)의 구조화는 식각 마스크를 이용하여 수행될 수 있다.
제1 외측(4)에 배치된 접촉면 위에 제2 절연부(11b)가 제공된다. 제2 절연부(11b)는 열 전도도가 높은 물질을 포함한다. 예컨대 제2 절연부(11b)는 알루미늄질화물을 포함한다. 제2 절연부(11b)는 증착될 수 있다.
도 3e에 따르면, 이제, 제1 외측(4)에 금속 구조물(3)이 제공되며, 특히 갈바닉 증착된다. 예컨대 이를 위해 세미애디티브(semi additive) 코팅의 방법이 적용될 수 있으며, 이 방법에서 구조화된 레지스트, 예컨대 포토 레지스트는 씨앗층(영문 "seed layer") 상에 제공된다. 대안적으로, 구리층이 제공되고, 구조화된 식각 레지스트가 구비되고, 이후 서브트랙티브(subtractive)로 식각될 수 있다.
금속 구조물(3)은 제1 및 제2 부분 영역(3a, 3b)을 포함한다. 제1 부분 영역(3a)은 제2 절연부(11b) 상에 배치되어, 비아들(8)과 전기 접촉되지 않는다. 제2 절연부(11b)의 높은 열 전도도로 인하여, 제1 부분 영역(3a)의 상부에 배치되는 비아들(7)로부터 제1 부분 영역(3a)으로의 열 소산이 수행될 수 있다.
또한, 제1 외측(4)에서 노출된 접촉면(8) 위에 금속 구조물(3)의 제2 부분 영역(3b)이 제공된다. 제2 부분 영역(3b)은 그 위에 배치된 비아(7)와 전기적으로 접촉하고 있다. 제2 부분 영역(3b)은 제2 부분 영역(3b) 상에 배치될 수 있는 다른 소자의 전기 접촉을 위해 기능할 수 있다.
제2 부분 영역(3b)은 그와 전기적으로 접촉하는 접촉면(8)을 오로지 부분적으로만 덮음으로써, 접촉면(8)의 영역이 노출된다. 접촉면(8)의 이 영역은 소자의 접촉을 위해 활용될 수 있다.
대안적 실시 형태에서, 예컨대 복수의 또는 모든 부분 영역들(3a, 3b)은 전기적으로 접촉되어 있을 수 있다. 대안적으로, 부분 영역들(3a, 3b) 중 어느 영역도 전기 접촉되어 있지 않을 수 있다.
부분 영역들(3a, 3b)은 서로 이격되어 있어서, 부분 영역들(3a, 3b) 사이에 캐비티(5)가 형성된다.
도 3f에 따르면, 접촉면들(8)의 노출된 영역들 및 금속 구조물(3)의 부분 영역들(3a, 3b)은 얇은 금속 층(12)을 구비한다. 층(12)은 예컨대 얇은 금층이고, 납땜성의 개선을 위해 기능할 수 있다. 대안적으로, 층(12)은 니켈-팔라듐-금 또는 Ni-금을 포함할 수 있다. 얇은 층(12)은 금속 구조물의 부분 영역들(3a, 3b)의 구성 요소로서 간주될 수 있다.
도 3g에 따르면, 이어서, 전기 소자(6), 특히 이산 전기 소자(6)가 캐비티(5) 내에 배치된다. 전기 소자(6)는 제2 부분 영역(3b) 바로 옆에 배치된다. 전기 소자(6)는 제2 부분 영역(3b)과 접촉된 접촉면(8)의 일부분 위에 배치되고, 이 부분은 제2 부분 영역(3b)에 의해 덮이지 않는 부분이다. 전기 소자(6)는 접촉면(8) 및 그 위에 배치된 비아(7)와 전기 접촉한다.
예컨대, 소자(6)는 접촉면(8) 위에, 특히 접촉면(8)의 얇은 층(12) 위에 납땜된다. 대안적으로, 소자(6)는 접착될 수 있고, 특히 도전 접착제를 이용하여 접착될 수 있다. 예컨대, 이를 위해 은을 함유한 도전 접착제가 사용된다. 대안적으로, 소자(6)는 접촉면(8)에 본딩될 수 있다. 예컨대, 소자(6)는 서머소닉 본딩(영문 "thermosonic bonding"), 열 압착 본딩(영문 "thermocompression bonding") 또는 초음파-플립칩-금-대-금 접합(영문 "ultrasonic flip chip gold-to-gold interconnect")을 이용하여 접촉면(8)과 연결될 수 있다.
전기 소자(6)는 본원에서 캐비티(5) 내에 완전히 묻혀 있어서, 얇은 층(12)을 구비한 금속 구조물(3) 위로 돌출하지 않는다.
캐리어의 제2 외측(9)에 하나 이상의 또 다른 소자가 제공될 수 있다. 예컨대, 이 다른 소자는 얇은 층(12)을 구비한 접촉면(8) 위에 배치되고, 전기 접촉될 수 있으며, 이 다른 소자는 예컨대 발광 다이오드칩이다. 제1 부분 영역(3a)은 다른 소자 내에 생성된 열의 소산을 위해 기능할 수 있다.
이후의 도 4 내지 도 10은 도 1, 도 2 및 3g에 도시된 실시예들의 수정 및 변형예인 소자 어셈블리의 실시예들 및 형성 방법이며, 따라서 특히 이들과의 차이점에 대해서만 설명한다.
도 4에 도시된 소자 어셈블리(1)에서 캐리어(2) 상에는 3개의 부분 영역들(3a, 3b, 3c)을 구비한 금속 구조물(3)이 배치된다. 금속 구조물(3)은 전기 접촉되거나 전기 접촉되어 있지 않을 수 있다.
제1 부분 영역(3a)과 제2 부분 영역(3b) 사이에 캐비티(5a)가 형성된다. 캐비티(5a) 내에 금속 구조물(3)의 제3 부분 영역(3c)이 배치된다. 제3 부분 영역(3c)은 제1 및 제2 부분 영역(3a, 3b)보다 더 낮은 높이를 가진다. 제1 부분 영역(3a)과 제3 부분 영역(3c) 사이에 그리고 제2 부분 영역(3b)과 제3 부분 영역(3c) 사이에는 캐비티들(5b, 5c)이 형성된다. 캐비티들(5b, 5c)은 캐비티(5a)의 부분 영역들로서 간주될 수도 있다.
캐비티들(5b, 5c) 내에 각각 전기 소자(6a, 6b)가 배치된다. 캐비티들(5a, 5b, 5c)은 보호 물질(13), 특히 절연 물질로 충진된다. 보호 물질(13)은 보호 코팅물로 형성될 수 있다. 대안적 또는 부가적으로, 캐비티들(5a, 5b, 5c)은 광 변환을 위한 물질로 충진될 수 있다. 예컨대 보호 물질(13)은 또한 광 변환을 위해 기능할 수 있다. 특히, LED로부터 생성된 청색 광으로부터 백색 광으로 변환이 이루어질 수 있다. 예컨대 이를 위해 인광체 물질이 사용된다.
3개의 부분 영역들(3a, 3b, 3c) 각각은 예컨대 전기 소자의 접촉을 위해 또는 열 소산을 위해 기능할 수 있다.
도 5에 도시된 소자 어셈블리(1)에서, 금속 구조물(3)은 서로 분리된 4개의 부분 영역들(3a, 3b, 3c, 3d)을 포함한다. 제1 부분 영역(3a)과 제2 부분 영역(3b) 사이에 제1 캐비티(5a)가 위치하며, 제1 캐비티 내에 제1 전기 소자(6a)가 배치된다. 마찬가지로, 제3 부분 영역(3c)과 제4 부분 영역(3d) 사이에 제2 캐비티(5b)가 위치하고, 제2 캐비티 내에 제2 전기 소자(6b)가 배치된다. 제1 및 제2 전기 소자들(6a, 6b)은 접촉면들(8) 위에 배치되고, 접촉면들(8)을 통해 전기 접촉된다. 금속 구조물(3)의 부분 영역들(3a, 3b, 3c, 3d)은 마찬가지로 접촉면들(8) 위에 배치되며, 접촉면들(8)과 전기적으로 접촉된다.
또한, 캐리어(2) 상에 제3 소자(6c), 특히 칩(14)이 배치된다. 칩(14)은 예컨대 발광다이오드칩이다. 칩(14)은 제3 캐비티(5c) 내에 배치되고, 제3 캐비티는 금속 구조물(3)의 제2 및 제3 부분 영역(3b, 3c)으로 형성된다. 칩(14)은 예컨대 접촉면들, 비아들 또는 와이어배선들을 이용하여 전기 접촉될 수 있다.
본원에 도시된 실시예에서, 전기 소자들(6a, 6b) 및 칩(14)은 캐리어(2)의 동일한 외측(9)에 배치된다. 외측(9)은 바람직하게는 캐리어(2)의 상측이다. 따라서, 예컨대 발광다이오드칩으로서 형성된 제3 소자(6c)에서, 광은 상향 방출될 수 있다. 전기 소자들(6a, 6b)이 캐비티들(5a, 5b) 내에 묻혀있음으로써, 발광다이오드칩으로부터 방출된 광이 다른 전기 소자들(6a, 6b)에 의해 차폐되는 경우가 방지된다.
내부에 칩(14)이 배치되어 있는 캐비티(5c)를 한정하는 부분 영역들(3c, 3b)의 측면들은 바람직하게는 반사성이다. 이로써 광 수율이 개선될 수 있다.
바람직하게는, 금속 구조물(3)은 높은 열 전도도를 가진다. 이는, 구동 시 생성된 열이 양호하게 소산될 수 있다는 이점을 제공한다. 이를 통해, 소자 어셈블리(1)는 양호한 열 관리를 포함한다. 열 부하가 감소됨으로써, 소자 어셈블리(1)의 유효 수명이 현저히 길어질 수 있다.
캐비티들(5a, 5b, 5c)은 보호 물질(13)로 충진된다. 보호 물질(13)은 금속 구조물(3) 및 소자들(6a, 6b, 6c)을 완전히 덮는다. 특히, 보호 물질(13)은 소자 어셈블리(1)의 보호 코팅을 형성한다.
도 6에 도시된 소자 어셈블리(1)는 캐리어(2)를 포함하고, 캐리어 상에는 제1, 제2 및 제3 부분 영역(3a, 3b, 3c)을 포함하는 금속 구조물(3)이 배치된다. 제2 부분 영역(3b)은 제1 부분 영역(3a)과 제3 부분 영역(3c) 사이에 배치된다. 모든 부분 영역들(3a, 3b, 3c)은 동일한 높이를 가진다.
금속 구조물(3)의 제1 캐비티(5a) 내에 제1 소자(6a)가 배치된다. 제1 소자(6a)는 칩, 예컨대 발광다이오드칩으로 형성될 수 있다. 제1 소자(6a)는 비아들(7)을 통해 접촉된다. 비아들(7)은 열 및/또는 전기적 비아로서 형성될 수 있다. 제2 캐비티(5b) 내에 제2 소자(6b)가 배치되고, 제2 소자는 접촉면들(8)을 통해 전기 접촉되어 있다.
금속 구조물(3) 상에 다른 소자(15)가 배치된다. 다른 소자(15)는 캐비티들(5a, 5b) 내에 배치된 소자들(6a, 6b)을 덮는다. 따라서, 소자들(6a, 6b)은 캐리어(2)와 다른 소자(15) 사이에서 캐비티들(5a, 5b) 내에 매립된다.
다른 소자(15)는 금속 구조물(3)에 고정되고, 예컨대 납땜된다. 따라서, 금속 구조물(3)은 특히 상기 다른 소자(15)의 고정을 위해 기능한다. 부가적으로, 금속 구조물(13)은 다른 소자(15)의 전기 접촉을 위해서도 기능한다. 부가적 또는 대안적으로, 다른 소자(15)와 캐리어(2) 사이에서 금속 구조물(3)에 의한 열 전달이 가능해질 수 있다.
다른 소자(15)는 소자 어셈블리의 제2 평면을 형성한다. 그 위에 소자들(6a, 6b)이 배치되어 있는 캐리어(2)는 소자 어셈블리(1)의 제1 평면으로 간주될 수 있다.
도시된 배치를 이용하여, 소자들(6a, 6b)은 소자 어셈블리(1) 내에 공간 절약적으로 부속될 수 있는데, 이러한 소자들은 평면들 사이에 배치된 캐비티들(5a, 5b) 내에 묻혀 있기 때문이다.
다른 소자(15)는 예컨대 캐리어로 형성된다. 특히, 다른 소자(15) 상에 또 다른 소자들이 제공될 수 있다. 상기 다른 소자(15)는 칩, 특히 발광다이오드칩으로 형성될 수 있다.
도 7에는 3개의 평면을 가진 소자 어셈블리(1)가 도시되어 있다. 제1 소자 평면을 형성하는 캐리어(2) 상에 제1 다른 소자(15)가, 그 위에는 제2 다른 소자(16)가 배치된다. 제1 다른 소자(15)는 제2 소자 평면을 형성하고, 제2 다른 소자(16)는 제3 소자 평면을 형성한다.
제1 다른 소자(15)는 2개의 부분 영역들(3a, 3b)을 구비하는 금속 구조물(3)에 의하여 캐리어(2)와 함께 전기적 및 기계적으로 연결된다. 제2 다른 소자(16)는 2개의 부분 영역들(17a, 17b)을 구비하는 다른 금속 구조물(17)에 의하여 제1 다른 소자(15)와 전기적 및 기계적으로 연결된다. 금속 구조물들(3, 17)은 도 6에 설명된 바와 같은 구조적 및 기능적 특성을 가질 수 있다. 다른 소자들(15, 26)은 예컨대 전기 소자로 형성될 수 있다. 다른 소자는 칩으로, 특히 발광다이오드칩으로 또는 캐리어로 형성될 수 있다. 특히, 제2 다른 소자(16)는 발광다이오드칩으로 형성될 수 있다.
금속 구조물들(3, 17) 내에 각각 캐비티들(5a, 5b)이 형성된다. 제1 금속 구조물(3)의 캐비티(5a) 내에 제1 전기 소자(6a)가 매립되고, 제2 금속 구조물(17)의 캐비티(5b) 내에 제2 전기 소자(6b)가 매립된다. 본원의 예시에서 두 전기 소자들(6a, 6b)은 제1 다른 소자(15)에 고정되어 있다. 대안적으로, 제1 소자(6a)는 캐리어(2)에 고정될 수 있다. 제2 소자(6b)는 대안적으로 제2 다른 소자(16)에 배치될 수 있다.
도 8 내지 도 10은 소자 어셈블리(1) 내에서 이산 소자들(6a, 6b)의 가능한 배치 및 금속 구조물(3)의 다양한 형성 방법을 도시한다. 앞에 설명된 소자 어셈블리(1)의 실시예들은 그에 상응하여 변경될 수 있다.
도 8은 소자 어셈블리(1)의 일 실시 형태를 도시하고, 이때 이산 소자(6)는 금속 구조물(3)의 캐비티(5) 내에 배치된다. 소자(6)는 캐비티(5) 내에 완전히 묻혀 있다.
도 9는 캐비티(5) 내에 2개의 이산 소자들(6a, 6b)이 배치되는 소자 어셈블리(1)의 일 실시 형태를 도시한다. 소자들(6a, 6b)은 완전히 캐비티(5) 내에 묻혀 있다.
도 10은 금속 구조물(3)이 경사진 측면들(18)을 가지는 소자 어셈블리(1)의 실시 형태를 도시한다. 이는 예컨대 열 특성의 개선을 야기할 수 있다. 소자들(6a, 6b) 중 적어도 하나의 소자가 발광다이오드칩으로 형성되는 경우에, 개선된 방출 특성이 달성될 수 있다.
1 소자 어셈블리
2 캐리어
3 구조물
3a 제1 부분 영역
3b 제2 부분 영역
3c 제3 부분 영역
3d 제4 부분 영역
4 캐리어의 제1 외측
5 캐비티
5a 제1 캐비티
5b 제2 캐비티
5c 제3 캐비티
6 전기 소자
6a 제1 전기 소자
6b 제2 전기 소자
6c 제3 전기 소자
7 비아
8 접촉면
9 캐리어의 제2 외측
10 관통 접촉부
11 절연부
11a 제1 절연부
11b 제2 절연부
12 얇은 층
13 보호 물질
14 칩
15 다른 소자
16 제2 다른 소자
17 다른 금속 구조물
17a, 17b 다른 구조물의 부분 영역들
18 측면
19 표면
20 기본 몸체
t 캐비티의 깊이
h1 부분 영역의 높이
h2 전기 소자의 높이

Claims (16)

  1. 적어도 하나의 캐비티(5, 5a, 5b, 5c, 5d)를 갖는 금속 구조물(3, 17)을 구비하는 캐리어(2)를 포함하고, 적어도 부분적으로 상기 캐비티(5, 5a, 5b, 5c, 5d) 내에 배치되는 적어도 하나의 전기 소자(6, 6a, 6b, 6c)를 포함하는 소자 어셈블리.
  2. 청구항 1에 있어서,
    상기 전기 소자(6, 6a, 6b, 6c)는 상기 캐비티(5, 5a, 5b, 5c, 5d) 내에 완전히 묻혀 배치되는 것을 특징으로 하는 소자 어셈블리.
  3. 청구항 1 또는 청구항 2에 있어서,
    상기 금속 구조물(3, 17)은 서로 분리된 적어도 2개의 부분 영역들(3a, 3b, 3c, 3d)을 포함하는 것을 특징으로 하는 소자 어셈블리.
  4. 청구항 3에 있어서,
    상기 부분 영역들(3a, 3b, 3c, 3d)은 평편한 표면들(19)을 가지는 것을 특징으로 하는 소자 어셈블리.
  5. 청구항 1 내지 청구항 4 중 어느 한 항에 있어서,
    상기 적어도 하나의 전기 소자(6, 6a, 6b, 6c)는 서미스터 소자, 배리스터 소자, TVS-다이오드 또는 발광다이오드로서 형성되는 것을 특징으로 하는 소자 어셈블리.
  6. 청구항 1 내지 청구항 5 중 어느 한 항에 있어서,
    상기 적어도 하나의 전기 소자(6, 6a, 6b, 6c)는 칩(14)으로 형성되는 것을 특징으로 하는 소자 어셈블리.
  7. 청구항 1 내지 청구항 6 중 어느 한 항에 있어서,
    상기 금속 구조물(3, 17)은 적어도 하나의 전기 접촉부와 연결되는 것을 특징으로 하는 소자 어셈블리.
  8. 청구항 1 내지 청구항 6 중 어느 한 항에 있어서,
    상기 금속 구조물(3, 17)은 전기 접촉부와 연결되지 않는 것을 특징으로 하는 소자 어셈블리.
  9. 청구항 1 내지 청구항 8 중 어느 한 항에 있어서,
    상기 금속 구조물(3, 17)은 상기 캐리어를 관통하는 적어도 하나의 비아(7)와 접촉되는 것을 특징으로 하는 소자 어셈블리.
  10. 청구항 1 내지 청구항 9 중 어느 한 항에 있어서,
    상기 금속 구조물(3, 17)은 복수의 캐비티들(5, 5a, 5b, 5c, 5d)을 포함하고, 각각의 캐비티(5, 5a, 5b, 5c, 5d) 내에 적어도 하나의 전기 소자(6, 6a, 6b, 6c, 6d)가 배치되는 것을 특징으로 하는 소자 어셈블리.
  11. 청구항 1 내지 청구항 10 중 어느 한 항에 있어서,
    캐비티(5, 5a, 5b, 5c, 5d) 내에 복수의 전기 소자들(6, 6a, 6b, 6c)이 배치되는 것을 특징으로 하는 소자 어셈블리.
  12. 청구항 1 내지 청구항 11 중 어느 한 항에 있어서,
    상기 캐비티(5, 5a, 5b, 5c, 5d)는 다른 소자(15, 16)에 의해 적어도 부분적으로 덮이는 것을 특징으로 하는 소자 어셈블리.
  13. 청구항 12에 있어서,
    상기 다른 소자(15, 16)는 또 다른 전기 소자 및/또는 또 다른 캐리어로서 형성되는 것을 특징으로 하는 소자 어셈블리.
  14. 청구항 12 또는 청구항 13에 있어서,
    상기 금속 구조물(3, 17)은 상기 다른 소자(15, 16)의 전기 접촉을 위해 형성되는 것을 특징으로 하는 소자 어셈블리.
  15. 청구항 12 내지 청구항 14 중 어느 한 항에 있어서,
    상기 금속 구조물(3, 17)은 캐리어(2)에서의 상기 다른 소자(15, 16)의 고정을 위해 형성되는 것을 특징으로 하는 소자 어셈블리.
  16. 청구항 1 내지 청구항 15 중 어느 한 항에 있어서,
    상기 캐리어(2)는 절연 기본 몸체를 포함하고, 상기 절연 기본 몸체는 세라믹 물질 또는 유기 물질을 포함하는 것을 특징으로 하는 소자 어셈블리.
KR20157007170A 2012-08-21 2013-08-02 전기 소자 어셈블리 Abandoned KR20150046235A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102012107668.5 2012-08-21
DE102012107668.5A DE102012107668A1 (de) 2012-08-21 2012-08-21 Bauelementanordnung
PCT/EP2013/066326 WO2014029602A1 (de) 2012-08-21 2013-08-02 Elektrische bauelementanordnung

Publications (1)

Publication Number Publication Date
KR20150046235A true KR20150046235A (ko) 2015-04-29

Family

ID=48916062

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20157007170A Abandoned KR20150046235A (ko) 2012-08-21 2013-08-02 전기 소자 어셈블리

Country Status (7)

Country Link
US (1) US10278285B2 (ko)
EP (1) EP2888745B1 (ko)
JP (1) JP6216789B2 (ko)
KR (1) KR20150046235A (ko)
CN (1) CN104541335B (ko)
DE (1) DE102012107668A1 (ko)
WO (1) WO2014029602A1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102012102021A1 (de) * 2012-03-09 2013-09-12 Epcos Ag Mikromechanisches Messelement und Verfahren zur Herstellung eines mikromechanischen Messelements
DE102013114006A1 (de) * 2013-12-13 2015-06-18 Endress + Hauser Conducta Gesellschaft für Mess- und Regeltechnik mbH + Co. KG Leiterplatte
DE102015111307A1 (de) * 2015-07-13 2017-01-19 Epcos Ag Bauelement mit verbesserter Wärmeableitung
US10061363B2 (en) * 2015-09-04 2018-08-28 Apple Inc. Combination parallel path heatsink and EMI shield
DE102016100585A1 (de) 2016-01-14 2017-07-20 Epcos Ag Bauelementsubstrat mit Schutzfunktion und Verfahren zur Herstellung
DE112019002877T5 (de) * 2018-06-06 2021-03-11 Avx Corporation Hochfrequenz- und Hochleistungsdünnschichtkomponente
US10561011B1 (en) 2018-08-24 2020-02-11 Loon Llc Combined heat sink and photon harvestor

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57138392U (ko) * 1981-02-23 1982-08-30
JPS60200596A (ja) * 1984-03-23 1985-10-11 富士通株式会社 印刷配線板の接続方法
JP2828753B2 (ja) * 1990-08-31 1998-11-25 三洋電機株式会社 混成集積回路装置
JPH06260736A (ja) * 1993-03-08 1994-09-16 Nippon Cement Co Ltd Ｉｃモジュ−ルの組立体及びｉｃモジュ−ルの取付け方法
JPH07142627A (ja) * 1993-11-18 1995-06-02 Fujitsu Ltd 半導体装置及びその製造方法
JPH09162320A (ja) * 1995-12-08 1997-06-20 Shinko Electric Ind Co Ltd 半導体パッケージおよび半導体装置
US6214525B1 (en) * 1996-09-06 2001-04-10 International Business Machines Corp. Printed circuit board with circuitized cavity and methods of producing same
JPH10163400A (ja) * 1996-11-28 1998-06-19 Nitto Denko Corp 半導体装置及びそれに用いる２層リードフレーム
US6064116A (en) * 1997-06-06 2000-05-16 Micron Technology, Inc. Device for electrically or thermally coupling to the backsides of integrated circuit dice in chip-on-board applications
DE19746893B4 (de) 1997-10-23 2005-09-01 Siemens Ag Optoelektronisches Bauelement mit Wärmesenke im Sockelteil und Verfahren zur Herstellung
US6111324A (en) * 1998-02-05 2000-08-29 Asat, Limited Integrated carrier ring/stiffener and method for manufacturing a flexible integrated circuit package
US6081037A (en) 1998-06-22 2000-06-27 Motorola, Inc. Semiconductor component having a semiconductor chip mounted to a chip mount
US6734535B1 (en) * 1999-05-14 2004-05-11 Seiko Epson Corporation Semiconductor device, method of manufacture thereof, circuit board, and electronic instrument
EP1168445A1 (en) 1999-12-27 2002-01-02 Mitsubishi Denki Kabushiki Kaisha Integrated circuit
JP3502014B2 (ja) * 2000-05-26 2004-03-02 シャープ株式会社 半導体装置および液晶モジュール
US6614103B1 (en) * 2000-09-01 2003-09-02 General Electric Company Plastic packaging of LED arrays
JP2003124595A (ja) 2001-10-11 2003-04-25 Alps Electric Co Ltd 電子回路ユニット
JP3492348B2 (ja) * 2001-12-26 2004-02-03 新光電気工業株式会社 半導体装置用パッケージの製造方法
DE10353139B4 (de) * 2003-11-14 2008-12-04 Fachhochschule Stralsund Stapelbares modulares Gehäusesystem und ein Verfahren zu dessen Herstellung
DE102004031685A1 (de) * 2004-06-30 2006-01-19 Osram Opto Semiconductors Gmbh Gehäuse für ein optoelektronisches Bauelement und optoelektronisches Bauelement
WO2006035528A1 (ja) * 2004-09-29 2006-04-06 Murata Manufacturing Co., Ltd. スタックモジュール及びその製造方法
US8434220B2 (en) * 2007-06-27 2013-05-07 Rf Micro Devices, Inc. Heat sink formed with conformal shield
DE202006020926U1 (de) * 2005-10-27 2011-02-10 Kromberg & Schubert Gmbh & Co. Kg Leuchte
JP5082321B2 (ja) * 2006-07-28 2012-11-28 大日本印刷株式会社 多層プリント配線板及びその製造方法
JP5064768B2 (ja) * 2006-11-22 2012-10-31 新光電気工業株式会社 電子部品および電子部品の製造方法
US8058098B2 (en) * 2007-03-12 2011-11-15 Infineon Technologies Ag Method and apparatus for fabricating a plurality of semiconductor devices
CN201104378Y (zh) * 2007-04-04 2008-08-20 华为技术有限公司 屏蔽和散热装置
CN101296566B (zh) * 2007-04-29 2011-06-22 鸿富锦精密工业（深圳）有限公司 电气元件载板及其制造方法
US8324723B2 (en) * 2008-03-25 2012-12-04 Bridge Semiconductor Corporation Semiconductor chip assembly with bump/base heat spreader and dual-angle cavity in bump
KR101486420B1 (ko) * 2008-07-25 2015-01-26 삼성전자주식회사 칩 패키지, 이를 이용한 적층형 패키지 및 그 제조 방법
US8018032B2 (en) * 2008-12-31 2011-09-13 Unimicron Technology Corp. Silicon substrate and chip package structure with silicon base having stepped recess for accommodating chip
JP5312223B2 (ja) 2009-06-25 2013-10-09 京セラ株式会社 配線基板
US8390083B2 (en) * 2009-09-04 2013-03-05 Analog Devices, Inc. System with recessed sensing or processing elements
DE102010012042B4 (de) 2010-03-19 2025-02-06 Tdk Corporation Bauelement mit einem Chip in einem Hohlraum und einer spannungsreduzierten Befestigung
DE102012101560B4 (de) 2011-10-27 2016-02-04 Epcos Ag Leuchtdiodenvorrichtung
US8803185B2 (en) * 2012-02-21 2014-08-12 Peiching Ling Light emitting diode package and method of fabricating the same
US9564387B2 (en) * 2014-08-28 2017-02-07 UTAC Headquarters Pte. Ltd. Semiconductor package having routing traces therein

Also Published As

Publication number Publication date
EP2888745A1 (de) 2015-07-01
DE102012107668A1 (de) 2014-03-20
CN104541335B (zh) 2018-09-11
JP2015534715A (ja) 2015-12-03
CN104541335A (zh) 2015-04-22
WO2014029602A1 (de) 2014-02-27
US10278285B2 (en) 2019-04-30
US20150245481A1 (en) 2015-08-27
JP6216789B2 (ja) 2017-10-18
EP2888745B1 (de) 2020-01-15

Similar Documents

Publication Publication Date Title
US9812621B2 (en) Semiconductor device and fabrication method for same
KR101360732B1 (ko) 발광 다이오드 패키지
US8772817B2 (en) Electronic device submounts including substrates with thermally conductive vias
CN102769076B (zh) 封装载板的制作方法
JP4122784B2 (ja) 発光装置
US8415780B2 (en) Package carrier and manufacturing method thereof
KR20150046235A (ko) 전기 소자 어셈블리
US7732829B2 (en) Optoelectronic device submount
TW201212297A (en) Power surface mount light emitting die package
CN111180434A (zh) 封装结构及封装方法
US20130062656A1 (en) Thermally enhanced optical package
US8907551B2 (en) Light emitting device package
KR102037866B1 (ko) 전자장치
US8461614B2 (en) Packaging substrate device, method for making the packaging substrate device, and packaged light emitting device
JP2018117149A (ja) 表面実装可能な半導体デバイス
US11588088B2 (en) Optoelectronic component that dissipates heat
KR100618759B1 (ko) 하이브리드 모듈
KR20090087436A (ko) 광전 소자
KR100726967B1 (ko) 와이어 본딩 방식을 적용하지 않는 발광 다이오드 패키징
JP2022182250A (ja) 配線基板、電子装置および配線基板の製造方法
KR20140140672A (ko) 전기적으로 절연 고립된 방열 통로를 가진 방열기판의 제조 방법
KR20130141175A (ko) 칩 패키지 및 그 제조 방법

Legal Events

Date Code Title Description
PA0105 International application

Patent event date: 20150320

Patent event code: PA01051R01D

Comment text: International Patent Application

PG1501 Laying open of application
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20180727

Comment text: Request for Examination of Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20190923

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20200327

PC1904 Unpaid initial registration fee