[go: up one dir, main page]

KR100618759B1 - 하이브리드 모듈 - Google Patents

하이브리드 모듈 Download PDF

Info

Publication number
KR100618759B1
KR100618759B1 KR1019990042549A KR19990042549A KR100618759B1 KR 100618759 B1 KR100618759 B1 KR 100618759B1 KR 1019990042549 A KR1019990042549 A KR 1019990042549A KR 19990042549 A KR19990042549 A KR 19990042549A KR 100618759 B1 KR100618759 B1 KR 100618759B1
Authority
KR
South Korea
Prior art keywords
circuit board
electrode
circuit
heat dissipation
heat
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1019990042549A
Other languages
English (en)
Other versions
KR20000028805A (ko
Inventor
무라이다미치오
이구치고이치
스즈키가즈타카
나리타나오토
시게타니히사시
후지이도모노리
이나바가즈오
Original Assignee
다이요 유덴 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 다이요 유덴 가부시키가이샤 filed Critical 다이요 유덴 가부시키가이샤
Publication of KR20000028805A publication Critical patent/KR20000028805A/ko
Application granted granted Critical
Publication of KR100618759B1 publication Critical patent/KR100618759B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/16—Assemblies consisting of a plurality of semiconductor or other solid state devices the devices being of types provided for in two or more different subclasses of H10B, H10D, H10F, H10H, H10K or H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48237—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

본 발명은 방열성 및 신뢰성이 높고 고밀도 실장이 가능한 하이브리드 모듈을 제공한다.
회로 기판(11)을 복수의 절연체층(14) 및 전극층(15)으로 이루어지는 다층 프린트 기판에 의해 형성되고, 회로 기판(11)의 주면(16)에 전극층(15)의 방열 전극(15a)이 노출되는 오목부(17)를 형성하며, 오목부(17)의 저면에 노출되는 방열 전극(15a)에 회로 부품(13)을 접착함과 동시에, 회로 기판(11)의 측면에 방열 전극(15a)과 접합하는 외부 전극(23)을 형성하여 하이브리드 모듈(10)을 구성하였다. 이에 의해, 회로 부품(13)에 발생하는 열은, 회로 기판(11)의 절연체층(14)을 거치는 일 없이 방열 전극(15a) 및 외부 전극(23)으로부터 방열되기 때문에 방열성이 우수한 것으로 된다. 또한, 회로 부품(13)에 메인 회로 기판으로부터의 응력이 부가되지 않기 때문에 신뢰성이 향상한 것으로 된다. 또한, 회로 부품(13)을 회로 기판(11)에 형성한 오목부(17)에 실장하였기 때문에, 실장 밀도가 향상한 것으로 된다.

Description

하이브리드 모듈{HYBRID MODULE}
도 1은 실시예 1에 따른 하이브리드 모듈을 주면측에서 본 외관 사시도,
도 2는 밀봉 수지를 제거한 실시예 1에 따른 하이브리드 모듈의 주면측의 평면도,
도 3은 도 2의 A-A'선에 대한 단면도,
도 4는 도 2의 B-B'선에 대한 단면도,
도 5는 실시예 2에 따른 하이브리드 모듈의 단면도,
도 6은 실시예 3에 따른 하이브리드 모듈을 주면측에서 본 외관 사시도,
도 7은 실시예 3에 따른 하이브리드 모듈의 단면도,
도 8은 실시예 4에 따른 하이브리드 모듈을 주면측에서 본 외관 사시도,
도 9는 밀봉 수지를 제거한 실시예 4에 따른 하이브리드 모듈의 주면측의 평면도,
도 10은 도 9의 C-C'선에 대한 단면도,
도 11은 도 9의 D-D'선에 대한 단면도,
도 12는 밀봉 수지를 제거한 실시예 5에 따른 하이브리드 모듈의 주면측의 평면도,
도 13은 도 12의 E-E'선에 대한 단면도,
도 14는 실시예 5에 따른 하이브리드 모듈의 오목부의 사시도,
도 15는 실시예 6에 따른 하이브리드 모듈의 단면도,
도 16은 종래의 하이브리드 모듈을 나타내는 측면 단면도,
도 17은 종래의 다른 하이브리드 모듈을 나타내는 측면 단면도.
도면의 주요 부분에 대한 부호의 설명
10, 30, 40, 50, 60, 70 : 하이브리드 모듈
11, 31, 51, 61, 71 : 회로 기판
12 : 칩 형상 전자 부품 13 : 회로 부품
14, 34, 55, 65, 74 : 절연체층 15, 35, 54, 64, 74 : 전극층
15a, 35a, 54a, 64a, 74a, 74b : 방열 전극
15b, 35b, 54b, 64b, 74c : 회로 전극
16, 36, 52, 62, 72 : 주면 17, 37, 56, 66, 76 : 오목부
37a, 66a, 76a : 제 1 오목부 37b, 66b, 76b : 제 2 오목부
19 : 비아홀 22 : 절연성 수지
23 : 단자 전극 24, 41 : 케이스
25 : 접속 전극 53 : 방열용 도체
63, 73 : 제 1 방열용 도체 67, 77 : 제 2 방열용 도체
58, 69 : 방열용 비아홀
본 발명은 회로 패턴이 형성된 회로 기판에, 적층 콘덴서나 적층 인덕터 등의 칩 부품이나, 반도체 부품 등의 회로 부품을 실장하여 전자 회로를 형성하는 하이브리드 모듈에 관한 것이다.
종래, 이러한 종류의 하이브리드 모듈로서는, 도 16에 도시하는 바와 같은 것이 알려져 있다. 도 16은 종래의 하이브리드 모듈을 도시하는 측면 단면도이다.
이 하이브리드 모듈(100)은 회로 기판(101)상에 칩 형상 전자 부품(102) 및 발열성을 갖는 반도체 소자 등의 회로 부품(103)을 실장하고 있다.
회로 기판(101)은, 열 전도성이 양호한 질화 알루미늄계의 세라믹으로 이루어진다. 칩 형상 전자 부품(102)은 회로 기판(101)상에 형성된 회로 패턴(106)에 납땜되어 있다. 회로 부품(103)은 땜납 범프(103a)를 거쳐서 회로 패턴(106)상에 접합되어 있다. 여기서, 칩 형상 전자 부품(102)은, 예를 들어 적층 콘덴서 등의 수동 부품이다. 또, 회로 부품(103)은, 예를 들어 FET 등의 능동 부품이다.
회로 기판(101)의 측면에는 메인 회로 기판(200)과 접속하기 위한 단자 전극(101a)이 형성되어 있다. 이 단자 전극(101a)은 메인 회로 기판(200)에 형성된 회로 패턴(201)에 납땜되어 있다. 또, 회로 기판(101)의 메인 회로 기판(200)과 대향하는 주면(101b)은 메인 회로 기판(200)에 형성된 도체막(202)을 거쳐서 접합되어 있다. 이 도체막(202)은 하이브리드 모듈(100)의 열을 메인 회로 기판(200)에 효율적으로 전도하기 위한 것으로, 열 전도성이 양호한 부재로 이루어진다.
이러한 구성에 의해, 이 하이브리드 모듈(100)에서는, 회로 기판(101)에 실장된 회로 부품(103)으로부터 발생하는 열이, 회로 기판(101) 및 도체막(202)을 거쳐서, 메인 회로 기판(200) 혹은 그라운드 등이 넓은 에리어를 갖는 도체막에 방열된다.
그러나, 이 하이브리드 모듈(100)에서는, 회로 부품(103)에서 발생하는 열은, 회로 부품(103)의 땜납 범프(103a)를 거쳐서 회로 기판(101)에 전도된다. 그리고, 해당 열은 회로 기판(101) 및 도체막(202)을 거쳐서 메인 회로 기판에 전도(傳導)된다. 이 때문에, 열 전도가 효율적이지 않다고 하는 문제가 있었다. 또, 열 전도율을 높이기 위해서 이용되는 질화 알루미늄계 세라믹은, 일반적인 알루미나계의 기판 재료에 비해서 고가이고, 경제성이 결여되어 있다고 하는 문제가 있었다. 또한, 모든 부품을 회로 기판(101)의 한쪽 면상에 실장하기 때문에, 고밀도화가 곤란하다고 하는 문제도 있었다.
이러한 문제를 해결하기 위해서, 도 17에 도시하는 바와 같은 하이브리드 모듈이 제안되어 있다. 도 17은 종래의 다른 하이브리드 모듈을 도시하는 측면 단면도이다.
이 하이브리드 모듈(110)에서는, 회로 기판(101)의 저면측에 오목부(111)를 형성함과 동시에, 이 오목부(111)에 회로 부품(103)을 실장하고 있다. 구체적으로는, 이 오목부(111)는 저면에 회로 패턴(106)이 노출되도록 회로 기판(101)의 저면 에 형성된다. 회로 부품(103)은 땜납 범프(103a)를 거쳐서 오목부(111)의 회로 패턴(106)에 실장되어 있다. 회로 부품(103)의 표면측에는 방열판(112)이 접착되어 있다. 오목부(111)에는 회로 부품(103)을 밀봉하는 밀봉용 수지(113)가 충전되어 있다.
이러한 구성에 의해, 회로 부품(103)으로부터 발생하는 열은, 방열판(112)에 전도되고, 이 방열판(112)을 거쳐서 메인 회로 기판에 방열된다. 이에 의해, 높은 방열 효율을 얻을 수 있다. 또, 회로 기판(101)의 양면에 부품을 배치할 수 있기 때문에, 고밀도화를 실현할 수 있다.
그러나, 이 하이브리드 모듈(110)에서는, 회로 부품(103)의 일면측은 회로 기판(101)에 실장됨과 동시에, 다른 면측은 방열판(112)에 접착되어 있다. 이 때문에, 하이브리드 모듈(110)의 실장시에 발생하는 응력이 회로 부품(103)에 집중된다. 이에 의해 하이브리드 모듈(110)의 신뢰성을 유지하는 것이 곤란하다고 하는 문제가 있었다. 또, 회로 기판(101)으로의 회로 부품(103)의 실장은 페이스 다운에 의해 탑재하는 플립 칩 방식 등을 이용하기 때문에, 실장 비용이 높은 것으로 된다. 또한, 동일한 이유에 의해, 회로 부품(103)의 접속부를 직시할 수 없기 때문에 제조 제품 양품률이 저하된다고 하는 문제도 있다.
본 발명은 상기 사정에 감안하여 이루어진 것으로, 방열성 및 신뢰성이 높고 고밀도 실장이 가능한 하이브리드 모듈을 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위해서, 청구항 1에서는, 오목부가 형성된 회로 기판과, 상기 회로 기판의 오목부내에 실장된 발열성을 갖는 회로 부품을 포함하고, 회로 기판의 상기 오목부가 형성된 측을 메인 회로 기판에 대향시켜 실장되는 하이브리드 모듈에 있어서, 상기 회로 기판은, 도체층을 갖는 다층 기판으로 이루어짐과 동시에, 상기 도체층이 상기 오목부의 저면에 노출되고, 상기 회로 부품은, 오목부의 저면에 노출되는 상기 도체층에 접착되어 있는 것을 특징으로 하는 것을 제안한다.
본 발명에 따르면, 회로 기판은 다층 구조의 기판에 의해 형성되고, 또한 회로 부품은 회로 기판에 형성된 오목부에 실장되기 때문에, 실장 밀도가 향상된다. 또, 회로 부품은 회로 기판의 오목부에 노출되는 도체층에 접착되어 있기 때문에, 회로 부품으로부터 발생한 열은 도체층에 전도된다. 따라서, 회로 부품으로부터 발생하는 열을 효율적으로 방열할 수 있다. 또한, 회로 부품은 편면측만이 도체층에 접착되어 있기 때문에, 회로 부품에 메인 회로 기판으로부터의 응력이 부가되지 않는다.
또한, 청구항 2에서는, 청구항 1에 기재된 하이브리드 모듈에 있어서, 회로 기판의 측면에 형성된 외부 전극을 포함함과 동시에, 상기 회로 부품이 접착하는 도체층은, 회로 기판의 측면에 있어서 상기 외부 전극과 접속되어 있는 것을 특징으로 하는 것을 제안한다.
본 발명에 따르면, 회로 부품으로부터 도체층에 전도된 열이 외부 전극을 거쳐서 메인 회로 기판측 또는 공기중에 방출된다. 따라서, 회로 부품으로부터 발생 하는 열을 효율적으로 방열할 수 있다.
또한, 청구항 3에서는, 청구항 1에 기재된 하이브리드 모듈에 있어서, 회로 기판을 피복하여 장착하는 케이스를 포함함과 동시에, 상기 회로 부품이 접착되는 도체층은, 회로 기판의 측면에 있어서 상기 케이스와 접속되어 있는 것을 특징으로 하는 것을 제안한다.
본 발명에 따르면, 회로 부품으로부터 도체층에 전도된 열이 케이스를 거쳐서 공기중에 방출된다. 따라서, 회로 부품으로부터 발생하는 열을, 효율적으로 방열할 수 있다.
또한, 청구항 4에서는, 청구항 1에 기재된 하이브리드 모듈에 있어서, 회로 기판의 상기 오목부가 형성된 면에는 방열용 도체가 형성되어 있음과 동시에, 상기 방열용 도체는 상기 회로 부품이 접착되는 도체층과 접속되어 있는 것을 특징으로 하는 것을 제안한다.
본 발명에 따르면, 회로 부품으로부터 도체층에 전도된 열이, 회로 기판의 오목부 형성면에 형성된 방열용 도체에 전도된다. 이 방열용 도체는, 실장시에 메인 회로 기판에 접하기 때문에, 회로 부품으로부터 발생하는 열을 효율적으로 방열할 수 있다.
또한, 청구항 5에서는, 청구항 4에 기재된 하이브리드 모듈에 있어서, 상기 도체층과 방열용 도체는, 오목부가 형성된 면으로부터 오목부의 내벽면에 걸쳐 형성되어 있는 것을 특징으로 하는 것을 제안한다.
본 발명에 따르면, 방열용 도체가 오목부의 내벽면에도 형성되어 있기 때문 에, 회로 부품으로부터 발생하는 열이 오목부내를 통과하여 직접 방열용 도체에 전도된다. 따라서, 방열성이 더욱 향상된다.
또한, 청구항 6에서는, 청구항 4에 기재된 하이브리드 모듈에 있어서, 상기 도체층과 방열용 도체는, 회로 기판내에 형성된 비아홀에 의해 접속되어 있는 것을 특징으로 하는 것을 제안한다.
본 발명에 따르면, 상기 도체층으로부터 방열용 도체로의 방열 경로가 회로 기판내에 매립되어 마련되기 때문에, 고밀도화가 용이해진다.
또한, 청구항 7에서는, 청구항 4에 기재된 하이브리드 모듈에 있어서, 회로 기판의 측면에 형성된 외부 전극을 포함함과 동시에, 상기 회로 부품이 접착되는 도체층은, 회로 기판의 측면에 있어서 상기 외부 전극과 접속되고, 상기 방열용 도체는 외부 전극과 접속되어 있는 것을 특징으로 하는 것을 제안한다.
본 발명에 따르면, 회로 부품으로부터 도체층에 전도된 열이 외부 전극을 거쳐서 메인 회로 기판측 또는 공기중에 방출됨과 동시에, 방열용 도체를 거쳐서 메인 회로 기판에 전도된다. 따라서, 회로 부품으로부터 발생하는 열을 효율적으로 방열할 수 있다.
또한, 청구항 8에서는, 청구항 1 내지 청구항 7 중 어느 한 항에 기재된 하이브리드 모듈에 있어서, 상기 회로 부품이 접착되는 도체층은, 다층 기판에 있어서의 다른 도체층보다 두껍게 형성되어 있는 것을 특징으로 하는 것을 제안한다.
본 발명에 따르면, 상기 회로 부품이 접착하는 도체층은, 다층 기판의 다른 도체층보다 두껍게 형성되어 있기 때문에, 회로 부품에서 발생하는 열을 높은 열 전도율로 전도시킬 수 있다.
본 발명의 상기 및 그 밖의 목적, 특징, 국면 및 이익 등은 첨부 도면을 참조로 하여 설명하는 이하의 상세한 실시예로부터 더욱 명백해질 것이다.
(실시예 1)
본 발명의 실시예 1에 따른 하이브리드 모듈에 대하여 도 1 내지 도 4를 참조하여 설명한다. 도 1은 실시예 1에 따른 하이브리드 모듈을 주면측에서 본 외관 사시도, 도 2는 밀봉 수지를 제거한 실시예 1에 따른 하이브리드 모듈의 주면측의 평면도, 도 3은 도 2의 A-A'선에 대한 단면도, 도 4는 도 2의 B-B'선에 대한 단면도이다.
이 하이브리드 모듈(10)은, 메인 회로 기판(도시하지 않음)에 실장되어 사용되는 것이다. 이 하이브리드 모듈(10)은, 회로 패턴이 형성된 회로 기판(11)과, 회로 기판(11)에 실장된 복수의 칩 형상 전자 부품(12)과, 회로 기판(11)에 실장된 발열성을 갖는 반도체 소자 등의 회로 부품(13)을 주된 구성 요소로 한다.
회로 기판(11)은, 복수의 절연체층(14)과 도체층인 전극층(15)에 의해 형성된 직사각형의 다층 프린트 기판이다. 다층 프린트 기판으로서는, 예를 들어 절연체층(14)이 유리 에폭시 등의 에폭시계의 재료로 이루어지고, 전극층(15)이 Cu 등으로 이루어지는 것이다.
회로 기판(11)의 저면, 즉 메인 회로 기판으로의 실장시에 메인 회로 기판과 대향하는 주면(16)에는, 회로 부품(13)을 탑재하기 위한 오목부(17)가 형성되어 있다. 이 오목부(17)의 깊이는, 적어도 회로 부품(13)이 수용될 수 있는 크기로 되어 있다.
상기 회로 기판(11)의 전극층(15)은, 주로 회로 부품(13)의 방열용인 방열 전극(15a)과, 주로 회로 부품(13)이나 칩 형상 전자 부품(12)과 접속하여 전기 회로를 형성하기 위한 회로 전극(15b)으로 이루어진다. 여기서, 방열 전극(15a)은 열 전도성을 고려하여 회로 전극(15b)보다도 층 두께를 두껍게 설정하고 있다. 구체적으로는, 방열 전극(15a)의 층 두께는 30㎛ 내지 100㎛ 이상이 바람직하다. 본 실시예에서는 50㎛로 하였다. 또, 회로 전극(15b)의 층 두께는 10㎛ 정도로 하였다.
방열 전극(15a)은 회로 기판(11)의 내부에 매립되어 마련되어 있고, 회로 기판(11)의 일측면으로부터 해당 측면에 대향하는 측면에 걸쳐서 가로로 긴 직사각형으로 형성되어 있다. 또한, 방열 전극(15a)은 상기 오목부(17)의 저면에 노출되어 있다. 또, 방열 전극(15a)에는, 오목부(17)의 저면에 있어서 개구되는 접속구(18)가 형성되어 있다. 이 접속구(18)의 내측에는, 상기 회로 부품(13)과 접속하기 위한 접속 단자(25)가 형성되어 있다.
회로 전극(15b)은 회로 기판(11)의 상면 및 내부에 있어서 소정 패턴으로 형성되어 있다. 이 회로 전극(15b)은 필요에 따라서 비아홀(19)에 의해 서로 접속되어 있다. 또한, 회로 전극(15b)은 비아홀(19)을 거쳐서 상기 접속 단자(25)와 접 속되어 있다.
회로 부품(13)은 오목부(17)에 노출되는 방열 전극(15a)에 접착되어 있다. 회로 부품(13)은, 상면측에 복수의 단자 전극(20)을 구비하고 있고, 배면측이 방열 전극(15a)에 접착되어 있다. 회로 부품(13)과 방열 전극(15a)의 접착은, 예를 들어 도전성 수지 접착법이나 고온 땜납 접착법 등이 이용된다. 이 회로 부품(13)은, 예를 들어 GaAsMES형 FET 등의 발열성을 갖는 칩이다. 회로 부품(13)의 단자 전극(20)은, 방열 전극(15a)의 접속구(18)의 내측에 형성되어 있는 접속 전극(25) 및 방열 전극(15a)과, Au선이나 Al선 등의 도전 부재(21)를 이용하여 전기적으로 접속되어 있다. 이 접속은 와이어 본딩법이 이용된다. 여기서, 회로 부품(13)의 단자 전극(20)과 방열 전극(15a)의 접속은 방열 전극(15a)을 방열용으로서 이용함과 동시에 전기 회로의 접지로서도 이용하기 위함이다.
회로 기판(11)의 오목부(17)에는 회로 부품(13)을 밀봉하기 위한 절연성 수지(22)가 충전되어 있다. 절연성 수지(22)는 높은 열 전도성을 갖는 것이 바람직하다. 이 절연성 수지(22)로서는, 예를 들어 에폭시계나 아크릴계의 것이 이용된다.
회로 기판(11)의 측면에는, 상기 방열 전극(15a) 또는 회로 전극(15b)과 접속하는 외부 전극(23)이 형성되어 있다. 이 외부 전극(23) 중 상기 방열 전극(15a)과 접속하는 것은, 방열 효율을 고려하여 회로 기판(11)의 측면에 폭이 넓게 형성되어 있다. 또, 회로 기판(11)의 상면측의 회로 전극(15b)에는, 칩 형상 전자 부품(12)이 납땜되어 있다. 또한, 회로 기판(11)의 상면측에는, 금속제의 케 이스(24)가 피복되어 장착되어 있다.
이러한 하이브리드 모듈(10)에 의하면, 회로 기판(11)은 다층 구조의 프린트 기판에 의해 형성되고, 또한 회로 부품(13)은 회로 기판(11)의 주면(16)에 형성한 오목부(17)에 실장되기 때문에, 실장 밀도가 향상된다.
또, 회로 부품(13)은 회로 기판(11)의 오목부(17)에 노출되는 방열 전극(15a)에 접착되어 있기 때문에, 회로 부품(13)으로부터 발생한 열은 방열 전극(15a)에 효율적으로 전도된다. 또한, 방열 전극(15a)은 회로 기판(11) 측면에 형성된 외부 전극(23)에 접속되어 있기 때문에, 회로 부품(13)으로부터의 열은 방열 전극(15a) 및 외부 전극(23)을 거쳐서 메인 회로 기판에 방열된다.
이와 같이, 이 하이브리드 모듈(10)에 의하면, 회로 부품(13)으로부터 발생하는 열을, 층 두께가 두텁고 높은 열 전도 특성을 갖는 방열 전극(15a)을 거쳐서 방열할 수 있기 때문에, 방열성이 우수한 것으로 된다.
또, 회로 부품(13)은 한쪽 면측만이 방열 전극(15a)에 접착되어 있기 때문에, 해당 회로 부품(13)에 메인 회로 기판으로부터의 응력이 부가되지 않는다. 따라서, 해당 응력에 의한 회로 부품(13)의 파손을 방지할 수 있기 때문에, 신뢰성이 향상된다. 또한, 회로 기판(11)으로서 프린트 기판을 사용하고 있기 때문에, 임의의 층을 두껍게 형성할 수 있어, 열 전도율이 높은 방열 전극(15a)을 용이하게 형성할 수 있다.
또한, 하이브리드 모듈(10)을 구성하는 전기 회로에 있어서, 방열 전극(15a)을 접지로서 이용하고 있기 때문에, 실장시에 방열 전극(15a)과 접속하는 외부 전 극(23)을 메인 회로 기판의 접지에 접속함으로써, 쉴드 효과가 높고, 전기적 특성이 우수한 것으로 된다. 또, 케이스(24)의 단부를 방열용의 외부 전극(23)에 접속하면, 방열성 및 전기적 특성이 더욱 향상된다.
(실시예 2)
다음에, 본 발명의 실시예 2에 따른 하이브리드 모듈에 대하여 도 5를 참조하여 설명한다. 도 5는 실시예 2에 따른 하이브리드 모듈의 단면도이다. 또한, 도면에 있어서, 실시예 1과 동일한 부재·요소에 대해서는 동일한 부호를 부여하였다.
이 하이브리드 모듈(30)이 실시예 1에 따른 하이브리드 모듈(10)과 상위하는 주된 점은, 회로 기판(31)에 형성한 오목부를 2단 구조로 한 점에 있다. 이하, 그 내용을 상세히 기술한다.
이 회로 기판(31)은, 실시예 1과 마찬가지로, 복수의 절연체층(34)과 도체층인 전극층(35)에 의해 형성된 직사각형의 다층의 프린트 기판이다. 회로 기판(31)의 저면, 즉 메인 회로 기판으로의 실장시에 메인 회로 기판과 대향하는 주면(36)에는, 회로 부품(13)을 탑재하기 위한 오목부(37)가 형성되어 있다. 이 오목부(37)는 제 1 오목부(37a)의 저면에 제 2 오목부(37b)가 형성된 2단 구조로 되어 있다. 제 2 오목부(37b)는 적어도 회로 부품(13)이 수용될 수 있는 크기로 되어 있다.
회로 기판(31)의 전극층(35)은, 주로 회로 부품(13)의 방열용인 방열 전극(35a)과, 주로 회로 부품(13)이나 칩 형상 전자 부품(12)과 접속하여 전기 회로를 형성하기 위한 회로 전극(35b)으로 이루어진다. 여기서, 방열 전극(35a)은 열 전도성을 고려하여 회로 전극(35b)보다도 층 두께를 두껍게 설정하고 이다. 구체적으로는, 방열 전극(35a)의 층 두께는 30㎛ 내지 100㎛ 이상이 바람직하다. 본 실시예에서는 50㎛로 하였다. 또, 회로 전극(35b)의 층 두께는 10㎛ 정도로 하였다.
방열 전극(35a)은 회로 기판(31)의 내부에 매립되어 마련되어 있고, 회로 기판(31)의 일측면으로부터 해당 측면에 대향하는 측면에 걸쳐서 가로로 긴 직사각형으로 형성되어 있다. 또, 방열 전극(35a)은 상기 제 2 오목부(37b)의 저면에 노출되어 있다. 또한, 이 방열 전극(35a)에는 실시예 1에 따른 방열 전극(15a)과 상이하고, 접속구(18)는 형성되어 있지 않다.
회로 전극(35b)은 회로 기판(31)의 상면 및 내부에 있어서 소정 패턴으로 형성되어 있다. 이 회로 전극(35b)은 필요에 따라서 비아홀(19)에 의해 서로 접속되어 있다. 또한, 회로 전극(35b)은 제 1 오목부(37a)의 저면에 노출되어 있다.
회로 부품(13)은 제 2 오목부(37b)에 노출되는 방열 전극(35a)에 접착되어 있다. 회로 부품(13)은 상면측에 복수의 단자 전극(20)을 구비하고 있고, 배면측이 방열 전극(35a)에 접착되어 있다. 회로 부품(13)과 방열 전극(35a)의 접착은, 예를 들어 도전성 수지 접착법이나 고온 땜납 접착법 등이 이용된다. 이 회로 부품(13)은, 예를 들어 GaAsMES형 FET 등의 발열성을 갖는 칩이다. 회로 부품(13)의 단자 전극(20)은 제 1 오목부(37a)의 저면에 노출되어 있는 회로 전극(35b) 및 제 2 오목부(37b)의 저면에 노출되어 있는 방열 전극(35a)과, Au선이나 Al선 등의 도전 부재(21)를 이용하여 전기적으로 접속되어 있다. 이 접속은 와이어 본딩법이 이용된다. 여기서, 회로 부품(13)의 단자 전극(20)과 방열 전극(35a)의 접속은 방열 전극(35a)을 방열용으로서 이용함과 동시에 전기 회로의 접지로서 이용하기 위함이다.
회로 기판(31)의 오목부(36)에는 회로 부품(13)을 밀봉하기 위한 절연성 수지(22)가 충전되어 있다. 절연성 수지(22)는 높은 열 전도성을 갖는 것이 바람직하다. 이 절연성 수지(22)로서는, 예를 들어 에폭시계나 아크릴계의 것이 이용된다.
회로 기판(31)의 측면에는 상기 방열 전극(35a) 또는 회로 전극(35b)과 접속되는 외부 전극(23)이 형성되어 있다. 이 외부 전극(23) 중 상기 방열 전극(35a)과 접속하는 것은, 방열 효율을 고려하여 회로 기판(31)의 측면에 폭이 넓게 형성되어 있다. 또, 회로 기판(31)의 상면측의 회로 전극(35b)에는 칩 형상 전자 부품(12)이 납땜되어 있다. 또한, 회로 기판(31)의 상면측에는 금속제의 케이스(24)가 피복되어 장착되어 있다.
이러한 하이브리드 모듈(30)에 의하면, 실시예 1의 것과 마찬가지로, 회로 기판(31)은 다층 구조의 프린트 기판에 의해 형성되고, 또한 회로 부품(13)은 회로 기판(31)의 주면(36)에 형성한 오목부(37)에 실장되기 때문에, 실장 밀도가 향상된다.
또, 회로 부품(13)은 회로 기판(31)의 제 2 오목부(37b)에 노출되는 방열 전 극(35a)에 접착되어 있기 때문에, 회로 부품(13)으로부터 발생한 열은 방열 전극(35a)에 전도된다. 또한, 방열 전극(35a)은 회로 기판(31)의 측면에 형성된 외부 전극(23)에 접속되어 있기 때문에, 회로 부품(13)으로부터의 열은 방열 전극(35a) 및 외부 전극(23)을 거쳐서 메인 회로 기판에 방열된다.
이와 같이, 이 하이브리드 모듈(30)에 의하면, 회로 부품(13)으로부터 발생하는 열을, 층 두께가 두텁고 높은 열 전도성을 갖는 방열 전극(35a)을 거쳐서 방열할 수 있기 때문에, 방열성이 우수한 것으로 된다.
또한, 회로 부품(13)은 한쪽 면측만이 방열 전극(35a)에 접착되어 있기 때문에, 회로 부품(13)에 메인 회로 기판으로부터의 응력이 부가되지 않는다. 따라서, 해당 응력에 의한 회로 부품(13)의 파손을 방지할 수 있기 때문에, 신뢰성이 향상된다. 또한, 회로 기판(31)으로서 프린트 기판을 사용하고 있기 때문에, 임의의 층을 두껍게 형성할 수 있어, 열 전도율이 높은 방열 전극(35a)을 용이하게 형성할 수 있다.
또한, 하이브리드 모듈(30)을 구성하는 전기 회로에 있어서, 방열 전극(35a)을 접지로서 이용하고 있기 때문에, 실장시에 방열 전극(35a)과 접속하는 외부 전극(23)을 메인 회로 기판의 접지에 접속함으로써, 쉴드 효과가 높고, 전기적 특성이 우수한 것으로 된다.
(실시예 3)
다음에, 본 발명의 실시예 3에 따른 하이브리드 모듈에 대하여 도 6 및 도 7 을 참조하여 설명한다. 도 6은 실시예 3에 따른 하이브리드 모듈을 주면측에서 본 외관 사시도, 도 7은 실시예 3에 따른 하이브리드 모듈의 단면도이다. 또, 도면에 있어서, 제 1 내지 실시예 2와 동일한 부재·요소에 대해서는 동일한 부호를 부여하였다.
이 하이브리드 모듈(40)이 실시예 1에 따른 하이브리드 모듈(10)과 상위한 점은, 회로 부품(13)에서 발생한 열을 외부 전극(23)을 거쳐서 메인 회로 기판에 방열하는 것이 아니라, 케이스를 거쳐서 공기중에 방열하는 점에 있다.
즉, 이 하이브리드 모듈(40)은, 회로 기판(11)의 측면에 있어서 전극층(15)의 방열 전극(15b)과 케이스(41)가 접합되어 있다. 케이스(41)는, 일측면 및 이것에 대향하는 측면의 하측 가장자리부가 아래쪽으로 돌출된 접합부(41a)를 구비하고 있다. 이 접합부(41a)는 회로 기판(11)의 측면에 있어서 방열 전극(15b)과 납땜에 의해 접합되어 있다. 이 케이스(41)의 재료로서는 열 전도율이 높은 것이 바람직하다. 예를 들면, Cu나 Al 등의 금속 부재에 의해 형성된다. 본 실시예에서는 Cu제의 케이스를 이용하였다.
이러한 하이브리드 모듈(40)에 의하면, 실시예 1의 것과 마찬가지로, 회로 기판(11)은 다층 구조의 프린트 기판에 의해 형성되고, 또한 회로 부품(13)은 회로 기판(11)의 주면(16)에 형성한 오목부(17)에 실장되기 때문에, 실장 밀도가 향상된다.
또, 회로 부품(13)은 회로 기판(11)의 오목부(17)에 노출되는 전극층(15)의 방열 전극(15a)에 접착되어 있기 때문에, 회로 부품(13)으로부터 발생한 열은 방열 전극(15a)에 전도된다. 또한, 방열 전극(15a)은 회로 기판(11)의 측면에 있어서 케이스(41)와 접합되어 있기 때문에, 회로 부품(13)으로부터의 열은 방열 전극(15a) 및 케이스(41)를 거쳐서 공기중에 방열된다.
이와 같이, 이 하이브리드 모듈(40)에 의하면, 회로 부품(13)으로부터 발생하는 열을, 층 두께가 두텁고 높은 열 전도율을 갖는 방열 전극(15a)에 의해 방열할 수 있기 때문에, 방열성이 향상된 것으로 된다.
또한, 회로 부품(13)은 한쪽 면측만이 방열 전극(15a)에 접착되어 있기 때문에, 회로 부품(13)에 메인 회로 기판으로부터의 응력이 부가되지 않는다. 따라서, 해당 응력에 의한 회로 부품(13)의 파손을 방지할 수 있기 때문에, 신뢰성이 높은 것으로 된다. 또한, 회로 기판(11)으로서 프린트 기판을 사용하고 있기 때문에, 임의의 층을 두껍게 형성할 수 있어, 열 전도율이 높은 방열 전극(15a)을 용이하게 형성할 수 있다.
(실시예 4)
다음에, 본 발명의 실시예 4에 따른 하이브리드 모듈에 대하여 도 8 내지 도 11을 참조하여 설명한다. 도 8은 실시예 4에 따른 하이브리드 모듈을 주면측에서 본 외관 사시도, 도 9는 밀봉 수지를 제거한 실시예 4에 따른 하이브리드 모듈의 주면측의 평면도, 도 10은 도 9의 C-C'선에 대한 단면도, 도 11은 도 9의 D-D'선에 대한 단면도이다. 또한, 도면에 있어서, 제 1 내지 실시예 3과 동일한 부재·요소에 대해서는 동일한 부호를 부여하였다.
이 하이브리드 모듈(50)이 실시예 1에 따른 하이브리드 모듈(10)과 상위하는 주된 점은, 회로 기판(51)의 주면(52)에 방열용 도체(53)를 형성함과 동시에, 이 방열용 도체(53)와 회로 기판(51)의 방열 전극(54a)을 접속한 것에 있다. 이하, 그 내용을 상세히 기술한다.
이 회로 기판(51)은, 실시예 1과 마찬가지로, 복수의 절연체층(55)과 도체층인 전극층(54)에 의해 형성된 직사각형의 다층 프린트 기판이다. 회로 기판(51)의 저면, 즉 메인 회로 기판으로의 실장시에 메인 회로 기판과 대향하는 주면(52)에는, 회로 부품(13)을 탑재하기 위한 오목부(56)가 형성되어 있다. 오목부(56)의 저면에는, 배선용의 접속 구멍(57)이 형성되어 있다.
회로 기판(51)의 전극층(54)은, 주로 회로 부품(13)의 방열용인 방열 전극(54a)과, 주로 회로 부품(13)이나 칩 형상 전자 부품(12)과 접속하여 전기 회로를 형성하기 위한 회로 전극(54b)으로 이루어진다. 여기서, 방열 전극(54a)은, 열 전도성을 고려하여 회로 전극(54b)보다도 층 두께를 두껍게 설정하고 있다. 구체적으로는, 방열 전극(54a)의 층 두께는 30㎛ 내지 100㎛ 이상이 바람직하다. 본 실시예에서는 50㎛로 하였다. 또한, 회로 전극(54b)의 층 두께는 10㎛ 정도로 하였다.
방열 전극(54a)은 회로 기판(51)의 내부에 매립되어 마련되어 있고, 회로 기판(51)의 일측면으로부터 해당측에 대향하는 측면에 걸쳐서 가로로 긴 직사각형으로 형성되어 있다. 또한, 방열 전극(54a)은 상기 오목부(56)의 저면에 노출되어 있다.
회로 전극(54b)은 회로 기판(51)의 상면 및 내부에 있어서 소정 패턴으로 형성되어 있다. 회로 전극(54b)은 필요에 따라서 비아홀(19)을 거쳐서 서로 접속되어 있다. 또한, 회로 전극(54b)은 상기 오목부(56)내에 형성된 접속 구멍(57)의 저면에 노출되어 있다.
회로 부품(13)은 상기 오목부(56)의 저면에 노출되는 방열 전극(54a)에 접착되어 있다. 회로 부품(13)은, 상면측에 복수의 단자 전극(20)을 구비하고 있고, 배면측이 방열 전극(54a)에 접착되어 있다. 회로 부품(13)과 방열 전극(35a)의 접착은, 예를 들어 도전성 수지 접착법이나 고온 땜납 접착법 등이 이용된다. 단자 전극(20)은, 상기 접속 구멍(57)의 저면에 노출되어 있는 회로 전극(54b) 및 오목부(56)의 저면에 노출되어 있는 방열 전극(54a)과, Au선이나 Al선 등의 도전 부재(21)를 이용하여 전기적으로 접속되어 있다. 이 접속은 와이어 본딩법이 이용된다. 여기서, 단자 전극(20)과 방열 전극(54a)의 접속은 방열 전극(54a)을 방열용으로서 이용함과 동시에 전기 회로의 접지로서 이용하기 위함이다.
회로 기판(51)의 오목부(56)에는, 회로 부품(13)을 밀봉하기 위한 절연성 수지(22)가 충전되어 있다. 절연성 수지(22)는 높은 열 전도성을 갖는 것이 바람직하다. 이 절연성 수지(22)로서는, 예를 들어 에폭시계나 아크릴계의 것이 이용된다.
회로 기판(51)의 측면에는, 상기 방열 전극(54a) 또는 회로 전극(54b)과 접속하는 외부 전극(23)이 형성되어 있다. 이 외부 전극(23) 중 상기 방열 전극(54a)과 접속하는 것은, 방열 효율을 고려하여 회로 기판(51)의 측면에 폭이 넓게 형성되어 있다.
회로 기판(51)의 주면(52)에는, 상기 오목부(56)를 둘러싸도록 외형이 직사각형인 방열용 도체(53)가 형성되어 있다. 이 방열용 도체(53)는 회로 기판(51)의 가장자리부 방향으로 연장되는 돌출부(53a)를 구비하고 있다. 이 돌출부(53a)는 회로 기판(51)의 측면에 형성되어 있는 외부 전극(23)과 접속되어 있다. 또한, 방열용 도체(53)는 회로 기판(51)에 형성된 방열용 비아홀(58)을 거쳐서 방열 전극(54a)과 접속되어 있다. 이 방열용 비아홀(58)은 방열 효율을 향상시키기 위해서 통상의 비아홀(19)보다도 직경이 크게 형성되어 있다.
회로 기판(51)의 상면에는, 상기 회로 전극(54b)에 칩 형상 전자 부품(12)이 납땜되어 있다. 또한, 회로 기판(51)의 상면측에는, 금속제의 케이스(24)가 피복되어 장착되어 있다.
이러한 하이브리드 모듈(50)에 의하면, 실시예 1의 것과 마찬가지로, 회로 기판(51)은 다층 구조의 프린트 기판에 의해 형성되고, 또한 회로 부품(13)은 회로 기판(51)의 주면(52)에 형성한 오목부(56)에 실장되기 때문에, 실장 밀도가 향상된다.
또, 회로 부품(13)은 회로 기판(51)의 오목부(56)에 노출되는 방열 전극(54a)에 접착되어 있기 때문에, 회로 부품(13)으로부터 발생한 열은 방열 전극(54a)에 전도된다. 또한, 방열 전극(54a)은 회로 기판(51)의 측면에 형성된 외부 전극(23)에 접속되어 있기 때문에, 회로 부품(13)으로부터의 열은 외부 전극(23)에 전도된다. 외부 전극(23)에 전도된 열은, 실장 대상지인 메인 회로 기 판에 직접 방열됨과 동시에, 회로 기판(51)의 주면(52)에 형성된 방열용 도체(53)를 거쳐서 메인 회로 기판에 방열된다. 한편, 방열 전극(54a)에 전도된 열은, 방열용 비아홀(58)을 거쳐서 방열용 도체(53)에도 전도되며, 해당 방열용 도체(53)로부터 메인 회로 기판에 방열된다.
이와 같이, 본 실시예에 따른 하이브리드 모듈(50)에서는, 회로 부품(13)으로부터 발생하는 열을, 층 두께가 두텁고 높은 열 전도성을 갖는 방열 전극(54a)을 거쳐서 방열할 수 있기 때문에, 방열성이 우수한 것으로 된다. 또한, 회로 기판(51)의 주면(52)에는 방열용 도체(53)가 형성되어 있고, 이 방열용 도체(53)는 상기 방열 전극(54a)과 외부 전극(23) 및 방열용 비아홀(58)을 거쳐서 접속되어 있기 때문에, 메인 회로 기판으로의 방열을 효율적으로 실행할 수 있다. 그 밖의 작용 및 효과에 대해서는 실시예 1과 마찬가지이다.
(실시예 5)
다음에, 본 발명의 실시예 5에 따른 하이브리드 모듈에 대하여 도 12 내지 도 14를 참조하여 설명한다. 도 12는 밀봉 수지를 제거한 실시예 5에 따른 하이브리드 모듈의 주면측의 평면도, 도 13은 도 12의 E-E'선에 대한 단면도, 도 14는 실시예 5에 따른 하이브리드 모듈의 오목부의 사시도이다. 또, 도면에 있어서, 실시예 1 내지 4와 동일한 부재·요소에 대해서는 동일한 부호를 부여하였다.
이 하이브리드 모듈(60)이 실시예 4에 따른 하이브리드 모듈(40)과 상위하는 주된 점은, 회로 기판(61)의 주면(62)에 형성된 제 1 방열용 도체(63)와 방열 전극(54a)의 접속 수단, 및 회로 기판(61)의 주면(62)에 형성된 오목부(66)의 구조에 있다. 이하, 그 내용을 상세히 기술한다.
이 회로 기판(61)은, 실시예 4와 마찬가지로, 복수의 절연체층(65)과 도체층인 전극층(64)에 의해 형성된 직사각형의 다층 프린트 기판이다. 회로 기판(61)의 저면, 즉 메인 회로 기판으로의 실장시에 메인 회로 기판과 대향하는 주면(62)에는 회로 부품(13)을 탑재하기 위한 오목부(66)가 형성되어 있다.
회로 기판(61)의 오목부(66)는 2단 구조를 갖고 있다. 즉, 제 1 오목부(66a)의 저면에 해당 제 1 오목부(66a)보다도 개구 면적이 작은 제 2 오목부(66b)를 형성한 구조로 되어 있다. 또한, 제 1 오목부(66a)의 내벽면에는, 제 2 방열용 도체(67)가 형성되어 있다. 이 제 2 방열용 도체(67)는, 도 14에 도시하는 바와 같이 제 1 오목부(66a)의 벽면에 형성된 홈(68)에 금속 부재를 충전하여 형성되어 있다. 따라서, 제 2 방열용 도체(67)의 두께는 홈(68)의 깊이와 동등하다. 또한, 제 1 오목부(66a)의 저면의 가장자리부(벽 옆)에는 방열용 비아홀(69)이 형성되어 있다. 이 방열용 비아홀(69)은 상기 홈(68)이 형성되어 있는 부위에 마련된다. 따라서, 이 비아홀(69)은 제 1 오목부(66a)의 저면 가장자리에 있어서 상기 제 2 방열용 도체(67)와 접속되어 있다.
회로 기판(61)의 전극층(64)은, 주로 회로 부품(13)의 방열용인 방열 전극(64a)과, 주로 회로 부품(13)이나 칩 형상 전자 부품(12)과 접속하여 전기 회로를 형성하기 위한 회로 전극(64b)으로 이루어진다. 여기서, 방열 전극(64a)은, 열 전도성을 고려하여 회로 전극(64b)보다도 층 두께를 두껍게 설정하고 이다. 구 체적으로는, 방열 전극(64a)의 층 두께는 30㎛ 내지 100㎛ 이상이 바람직하다. 본 실시예에서는 50㎛로 하였다. 또, 회로 전극(64b)의 층 두께는 10㎛ 정도로 하였다.
방열 전극(64a)은 회로 기판(61)의 내부에 매립되어 마련되어 있고, 회로 기판(61)의 일측면으로부터 해당 측면에 대향하는 측면에 걸쳐서 가로로 긴 직사각형으로 형성되어 있다. 또, 방열 전극(64a)은 제 2 오목부(66b)의 저면에 노출되어 있다. 또한, 이 방열 전극(64a)은 상기 비아홀(69)을 거쳐서 제 1 오목부(66a) 벽면에 형성된 상기 제 2 방열용 도체(67)와 접속되어 있다.
회로 전극(64b)은, 회로 기판(61)의 상면 및 내부에 있어서 소정 패턴으로 형성되어 있고, 필요에 따라서 전극 사이를 비아홀(19)에 의해 접속하고 있다. 또한, 회로 전극(64b)은 제 1 오목부(66a)의 저면에 노출되어 있다.
회로 부품(13)은, 제 2 오목부(66b)의 저면에 형성되어 있는 방열 전극(64a)에 접착되어 있다. 회로 부품(13)은, 상면측에 복수의 단자 전극(20)을 구비하고 있고, 배면측이 방열 전극(64a)에 접착되어 있다. 회로 부품(13)과 방열 전극(64a)의 접착은, 예를 들어 도전성 수지 접착법이나 고온 땜납 접착법 등이 이용된다. 단자 전극(20)은 제 1 오목부(66a)의 저면에 노출되어 있는 회로 전극(64b) 및 제 2 오목부(66b)의 저면에 노출되어 있는 방열 전극(64a)과, Au선이나 Al선 등의 도전 부재(21)를 이용하여 전기저(電氣邸)에 접속되어 있다. 이 접속은 와이어 본딩법이 이용된다. 여기서, 단자 전극(20)과 방열 전극(64a)의 접속은 방열 전극(64a)를 방열용으로서 이용함과 동시에 전기 회로의 접지로서 이용하 기 위함이다.
회로 기판(61)의 오목부(66)에는, 회로 부품(13)을 밀봉하기 위한 절연성 수지(22)가 충전되어 있다. 절연성 수지(22)는 높은 열 전도성을 갖는 것이 바람직하다. 이 절연성 수지(22)로서는, 예를 들어 에폭시계나 아크릴계의 것이 이용된다.
회로 기판(61)의 측면에는, 상기 방열 전극(64a) 또는 회로 전극(64b)과 접속하는 외부 전극(23)이 형성되어 있다. 이 외부 전극(23) 중 상기 방열 전극(64a)과 접속하는 것은, 방열 효율을 고려하여 회로 기판(61)의 측면에 약간 폭이 넓게 형성되어 있다.
회로 기판(61)의 주면(62)에는, 상기 오목부(66)를 둘러싸도록 외형이 직사각형인 제 1 방열용 도체(63)가 형성되어 있다. 이 제 1 방열용 도체(63)는 회로 기판(61)의 가장자리 방향으로 연장하는 돌출부(63a)를 구비하고 있다. 이 돌출부(63a)는 회로 기판(51)의 측면에 형성되어 있는 외부 전극(23)과 접속되어 있다. 또한, 제 1 방열용 도체(63)는 오목부(66)와의 경계부에 있어서 상기 제 1 오목부(66a)의 벽면에 형성된 제 2 방열용 도체(67)와 접속되어 있다.
회로 기판(61)의 상면에는, 상기 회로 전극(64b)에 칩 형상 전자 부품(12)이 납땜되어 있다. 또한, 회로 기판(61)의 상면측에는, 금속제의 케이스(24)가 피복되어 장착되어 있다.
이러한 하이브리드 모듈(60)에 의하면, 실시예 1의 것과 마찬가지로, 회로 기판(61)은 다층 구조의 프린트 기판에 의해 형성되고, 또한 회로 부품(13)은 회로 기판(61)의 주면(62)에 형성한 오목부(66)에 실장되기 때문에, 실장 밀도가 향상된다.
또한, 회로 부품(13)은 회로 기판(61)의 제 2 오목부(66b)에 노출되는 방열 전극(64a)에 접착되어 있기 때문에, 회로 부품(13)으로부터 발생한 열은 방열 전극(64a)에 전도된다. 또한, 방열 전극(64a)은 회로 기판(61)의 측면에 형성된 외부 전극(23)에 접속되어 있기 때문에, 회로 부품(13)으로부터의 열은 외부 전극(23)에 전도된다. 외부 전극(23)에 전도된 열은, 실장 대상지인 메인 회로 기판에 직접 방열됨과 동시에, 회로 기판(61)의 주면(62)에 형성된 제 1 방열용 도체(63)를 거쳐서 메인 회로 기판에 방열된다. 한편, 방열 전극(64a)에 전도된 열은, 방열용 비아홀(69)을 거쳐서 제 1 오목부(66a)의 벽면에 형성된 제 2 방열용 도체(67)에 전도된다. 이 제 2 방열용 도체(67)는 상기 제 1 방열용 도체(63)에 접속되어 있기 때문에, 회로 부품(13)에서 발생하는 열은 해당 경로로부터도 메인 회로 기판에 방열된다.
이와 같이, 본 실시예에 따른 하이브리드 모듈(60)에서는, 회로 부품(13)으로부터 발생하는 열을, 층 두께가 두텁고 높은 열 전도성을 갖는 방열 전극(64a)를 거쳐서 방열할 수 있기 때문에, 방열성이 우수한 것으로 된다. 또한, 회로 기판(61)의 주면(62)에는 제 1 방열용 도체(63)가 형성되어 있고, 이 제 1 방열용 도체(63)는 상기 방열 전극(64a)에 대하여, 외부 전극(23) 및 제 2 방열용 도체(67) 및 방열용 비아홀(69)을 거쳐서 접속되어 있기 때문에, 메인 회로 기판으로의 방열을 효율적으로 실행할 수 있다. 그 밖의 작용 및 효과에 대해서는 실시 예 1과 마찬가지이다.
(실시예 6)
다음에, 본 발명의 실시예 6에 따른 하이브리드 모듈에 대하여 도 15를 참조하여 설명한다. 도 15는 실시예 6에 따른 하이브리드 모듈의 단면도이다. 또, 도면에 있어서, 실시예 1 내지 5와 동일한 부재·요소에 대해서는 동일한 부호를 부여하였다.
이 하이브리드 모듈(70)이 실시예 5에 따른 하이브리드 모듈과 상위하는 주된 점은, 오목부내의 방열용 도체의 형성 구조, 및 회로 기판의 방열 전극의 구조에 있다. 이하, 그 내용을 상세히 기술한다.
이 회로 기판(71)은, 실시예 5와 마찬가지로, 복수의 절연체층(75)과 도체층인 전극층(74)에 의해 형성된 직사각형의 다층 프린트 기판이다. 회로 기판(71)의 저면, 즉 메인 회로 기판으로의 실장시에 메인 회로 기판과 대향하는 주면(72)에는, 회로 부품(13)을 탑재하기 위한 오목부(76)가 형성되어 있다.
회로 기판(71)의 오목부(76)는 2단 구조를 갖고 있다. 즉, 제 1 오목부(76a)의 저면에 해당 제 1 오목부(76a)보다도 개구 면적이 작은 제 2 오목부(76b)를 형성한 구조로 되어 있다. 이 오목부(76)의 내면에는 제 2 방열용 도체(77)가 형성되어 있다. 제 2 방열용 도체(77)는, 제 1 오목부(76a)의 내벽면 및 저면으로부터 제 2 오목부(76b)의 벽면에 걸쳐서 형성되어 있다. 이 제 2 방열용 도체(77)는, 실시예 4와 마찬가지로, 제 1 오목부(76a) 및 제 2 오목부(76b)의 벽면에 있어서는, 해당 벽면에 형성된 홈에 금속 부재를 충전하여 형성되어 있다. 따라서, 제 2 방열용 도체(77)의 두께는 이 홈의 깊이와 동등하다.
회로 기판(71)의 전극층(74)은, 주로 회로 부품(13)의 방열용인 방열 전극(74a) 및 방열 전극(74b)과, 주로 회로 부품(13)이나 칩 형상 전자 부품(12)과 접속하여 전기 회로를 형성하기 위한 회로 전극(74c)으로 이루어진다. 여기서, 방열 전극(74a) 및 방열 전극(74b)은, 열 전도성을 고려하여 회로 전극(74c)보다도 층 두께를 두껍게 설정하고 있다. 구체적으로는, 방열 전극(74a) 및 방열 전극(74b)의 층 두께는 30㎛ 내지 100㎛ 이상이 바람직하다. 본 실시예에서는 50㎛로 하였다. 또한, 회로 전극(74c)의 층 두께는 10㎛ 정도로 하였다.
방열 전극(74a)은 회로 기판(71)의 내부에 매립되어 마련되어 있고, 회로 기판(71)의 일측면으로부터 해당 측면에 대향하는 측면에 걸쳐서 가로로 긴 직사각형으로 형성되어 있다. 또, 방열 전극(74a)은 제 2 오목부(76b)의 저면에 노출되어 있다. 또한, 방열 전극(74a)은 제 2 오목부(76b)의 벽면에 형성된 제 2 방열용 도체(77)와 접속되어 있다. 한편, 방열 전극(74b)은 상기 방열 전극(74a)보다도 주면(72)측의 층에 형성되어 있다. 이 방열 전극(74b)은 회로 기판(71)의 일측면으로부터 해당 측면에 대향하는 측면에 걸쳐서 가로로 긴 직사각형으로 형성되어 있다. 또한, 방열 전극(74b)은 중앙부에 있어서 제 2 오목부(76b)가 관통되어 있다. 이에 의해, 방열 전극(74b)은 제 2 오목부(76b)의 벽면에 형성된 제 2 방열용 도체(77)와 접속되어 있다.
회로 전극(74c)은, 회로 기판(71)의 상면 및 내부에 있어서 소정 패턴으로 형성되어 있고, 필요에 따라서 전극 사이를 비아홀(19)에 의해 접속하고 있다. 또한, 회로 전극(74b)은 제 1 오목부(76a)의 저면에 노출되어 있다.
회로 부품(13)은, 제 2 오목부(76b)의 저면에 형성되어 있는 방열 전극(74a)에 접착되어 있다. 회로 부품(13)은, 상면측에 복수의 단자 전극(20)을 구비하고 있고, 배면측이 방열 전극(74a)에 접착되어 있다. 회로 부품(13)과 방열 전극(74a)의 접착은, 예를 들어 도전성 수지 접착법이나 고온 땜납 접착법 등이 이용된다. 단자 전극(20)은, 제 1 오목부(76a)의 저면에 노출되어 있는 회로 전극(74c) 및 제 2 오목부(76b)의 저면에 노출되어 있는 방열 전극(74a)과, Au선이나 Al선 등의 도전 부재(21)를 이용하여 전기저에 접속되어 있다. 이 접속은 와이어 본딩법이 이용된다. 여기서, 단자 전극(20)과 방열 전극(74a)의 접속은, 방열 전극(74a)를 방열용으로서 이용함과 동시에 전기 회로의 접지로서 이용하기 위함이다.
회로 기판(71)의 오목부(76)에는, 회로 부품(13)을 밀봉하기 위한 절연성 수지(22)가 충전되어 있다. 이 절연성 수지(22)로서는, 예를 들어 에폭시계나 아크릴계의 것이 이용된다. 또한, 이 절연성 수지(22)는 높은 열 전도성을 갖는 것이 바람직하다.
회로 기판(71)의 측면에는, 상기 방열 전극(74a) 및 방열 전극(74b) 또는 회로 전극(74c)과 접속하는 외부 전극(23)이 형성되어 있다. 이 외부 전극(23) 중 상기 방열 전극(74a) 및 방열 전극(74b)과 접속하는 것은, 방열 효율을 고려하여 회로 기판(71)의 측면에 약간 폭이 넓게 형성되어 있다.
회로 기판(71)의 주면(72)에는, 상기 오목부(76)를 둘러싸도록 외형이 직사각형인 제 1 방열용 도체(73)가 형성되어 있다. 이 제 1 방열용 도체(73)는 회로 기판(71)의 가장자리 방향으로 연장하는 돌출부를 구비하고 있다. 이 돌출부는 회로 기판(71)의 측면에 형성되어 있는 외부 전극(23)과 접속되어 있다. 또한, 제 1 방열용 도체(73)는 오목부(76)와의 경계부에 있어서 상기 제 2 방열용 도체(77)와 접속되어 있다.
회로 기판(71)의 상면에는 상기 회로 전극(74c)에 칩 형상 전자 부품(12)이 납땜되어 있다. 또한, 회로 기판(71)의 상면측에는 금속제의 케이스(24)가 피복되어 장착되어 있다.
이러한 하이브리드 모듈(70)에 의하면, 실시예 1의 것과 마찬가지로, 회로 기판(71)은 다층 구조의 프린트 기판에 의해 형성되고, 또한 회로 부품(13)은 회로 기판(71)의 주면(72)에 형성한 오목부(76)에 실장되기 때문에, 실장 밀도가 향상된다.
또한, 회로 부품(13)은 회로 기판(71)의 제 2 오목부(76b)에 노출되는 방열 전극(74a)에 접착되어 있기 때문에, 회로 부품(13)으로부터 발생한 열은 방열 전극(74a)에 전도된다. 방열 전극(64a)은 회로 기판(61)의 측면에 형성된 외부 전극(23)에 접속되어 있기 때문에, 회로 부품(13)으로부터의 열은 외부 전극(23)에 전도된다. 한편, 회로 부품(13)으로부터 발생한 열은, 절연성 수지(22)를 거쳐서 제 2 방열용 도체(77)에도 전도된다. 또한, 제 2 방열용 도체(77)에는 상기 방열 전극(74a)으로부터도 열이 전도된다. 제 2 방열용 도체(77)에 전도된 열은, 방열 전극(74b)를 거쳐서 외부 전극(23)에 전도됨과 동시에, 제 1 방열용 도체(73)에도 전도된다. 또한, 외부 전극(23)에 전도된 열도, 회로 기판(71)의 주면(72)의 가장자리측으로부터 제 1 방열용 도체(73)에 전도된다. 외부 전극(23) 및 제 1 방열용 도체(73)에 전도된 열은 실장 대상지인 메인 회로 기판에 방열된다.
이와 같이, 본 실시예에 따른 하이브리드 모듈(70)에서는, 회로 부품(13)으로부터 발생하는 열을, 층 두께가 두텁고 높은 열 전도성을 갖는 방열 전극(74a) 및 방열 전극(74b)을 거쳐서 방열할 수 있기 때문에, 방열성이 향상한 것으로 된다. 또한, 회로 기판(71)의 주면(72)에는, 제 1 방열용 도체(73)가 형성되어 있고, 이 제 1 방열용 도체(73)는 상기 방열 전극(74a) 및 방열 전극(74b)에 대하여, 외부 전극(23) 및 제 2 방열용 도체(77)를 거쳐서 접속되어 있기 때문에, 메인 회로 기판으로의 방열을 효율적으로 실행할 수 있다. 그 밖의 작용 및 효과에 대해서는 실시예 1과 마찬가지이다.
이상, 본 발명의 실시예에 대하여 설명하였지만, 본 발명은 이것에 한정되는 것은 아니다. 예를 들면, 상기 실시예에서는, 회로 부품으로서 GaAsFET를 예시하였지만, 이것에 한정되는 것이 아니다. 단, 본 발명은 회로 부품으로서 높은 발열성을 갖는 반도체 소자인 경우에 특히 유효하다. 또한, 상기 실시예에서는, 하나의 회로 부품을 오목부에 실장한 것을 예시하였지만, 본 발명은 이것에 한정되는 것이 아니다. 즉, 복수의 회로 부품을 오목부에 실장하더라도 무방하다.
또한, 상기 실시예에서는, 회로 기판으로서 에폭시계의 프린트 기판을 예시하였지만, 본 발명은 이것에 한정되는 것이 아니다. 예를 들면, 페놀계, 폴리에스 테르계, 불소 수지계 등의 유기 재료계의 기판, 유리나 세라믹 등의 무기 재료계의 기판이더라도 무방하다. 또, 무기 재료계의 기판인 경우에는, 전극층의 두께를 크게하는 것이 비교적 곤란하기 때문에, 예를 들어 질화 알루미늄계의 세라믹 등과 같이 열 전도성이 양호한 기판 재료를 선택하는 것이 바람직하다. 또한, 상기 실시예에서는, 회로 기판의 전극층(도체층)으로서 Cu를 이용하였지만, 다른 재료를 이용하더라도 무방하다. 예를 들면, Al이나 다른 귀금속을 주 성분으로 하는 것이다. 또, 이 전극층으로서는 열 전도성이 양호한 것이 바람직하다.
또한, 상기 실시예에서는, 회로 부품의 실장 방법으로서 와이어 본딩에 대하여 설명하였지만, 본 발명은 이것에 한정되는 것은 아니다. 즉, CSP(Chip Size Package)나 BGA(Ball Grid Array) 등의 회로 부품을 페이스 다운 실장하더라도 좋다.
이상 상술한 바와 같이, 청구항 1의 발명에 따르면, 회로 기판은 다층 구조의 기판에 의해 형성되고, 또한 회로 부품은 회로 기판에 형성된 오목부에 실장되기 때문에, 실장 밀도가 향상된다. 또, 회로 부품은 회로 기판의 오목부에 노출되는 도체층에 접착되어 있기 때문에, 회로 부품으로부터 발생한 열은 도체층에 전도된다. 따라서, 회로 부품으로부터 발생하는 열을 효율적으로 방열할 수 있다. 또한, 회로 부품은 한쪽 면측만이 도체층에 접착되어 있기 때문에, 회로 부품에 메인 회로 기판으로부터의 응력이 부가되지 않는다. 이에 따라, 해당 응력에 의한 회로 부품의 파손을 방지할 수 있기 때문에, 신뢰성이 향상된다.
또한, 청구항 2의 발명에 따르면, 회로 부품으로부터 도체층에 전도된 열이 외부 전극을 거쳐서 메인 회로 기판측 또는 공기중에 방출된다. 따라서, 회로 부품으로부터 발생하는 열을 효율적으로 방열할 수 있다.
또한, 청구항 3의 발명에 따르면, 회로 부품으로부터 도체층에 전도된 열이 케이스를 거쳐서 공기중에 방출된다. 따라서, 회로 부품으로부터 발생하는 열을 효율적으로 방열할 수 있다.
또한, 청구항 4의 발명에 따르면, 회로 부품으로부터 도체층에 전도된 열이, 회로 기판의 오목부 형성면에 형성된 방열용 도체에 전도된다. 이 방열용 도체는, 실장시에 메인 회로 기판에 접하기 때문에, 회로 부품으로부터 발생하는 열을 효율적으로 방열할 수 있다.
또한, 청구항 5의 발명에 따르면, 방열용 도체가 오목부의 내벽면에도 형성되어 있기 때문에, 회로 부품으로부터 발생하는 열이 오목부내를 통과하여 직접 방열용 도체에 전도된다. 따라서, 방열성이 더욱 향상된다.
또한, 청구항 6의 발명에 따르면, 상기 도체층으로부터 방열용 도체로의 방열 경로가 회로 기판내에 매립되어 마련되기 때문에, 고밀도 실장이 가능해진다.
또한, 청구항 7의 발명에 따르면, 회로 부품으로부터 도체층에 전도된 열이 외부 전극을 거쳐서 메인 회로 기판측 또는 공기중에 방출됨과 동시에, 방열용 도체를 거쳐서 메인 회로 기판에 효율적으로 전도된다. 따라서, 회로 부품으로부터 발생하는 열을 효율적으로 방열할 수 있다.
또한, 청구항 8의 발명에 따르면, 상기 회로 부품이 접착하는 도체층은, 다층 프린트 기판의 다른 도체층보다 두껍게 형성되어 있기 때문에, 회로 부품에 발생하는 열을 높은 열 전도율로 방열할 수 있다.
이상 본 발명자에 의해서 이루어진 발명을 상기 실시예에 따라 구체적으로 설명하였지만, 본 발명은 상기 실시예에 한정되는 것이 아니고, 그 요지를 이탈하지 않는 범위에서 여러 가지로 변경 가능한 것은 물론이다.

Claims (8)

  1. 오목부가 형성된 회로 기판과, 상기 회로 기판의 오목부 내에 실장된 발열성을 갖는 회로 부품을 포함하고, 회로 기판의 상기 오목부가 형성된 측을 메인 회로 기판에 대향시켜 실장되는 하이브리드 모듈에 있어서,
    상기 회로 기판은, 도체층을 갖는 다층 기판으로 이루어짐과 동시에, 상기 도체층이 상기 오목부의 저면에 노출되고,
    상기 회로 부품은 오목부의 저면에 노출되는 상기 도체층에 접착되고,
    상기 도체층은 전기 회로를 형성하기 위한 회로 전극과, 상기 회로 기판의 내부에 매설되고 상기 회로 부품이 탑재되는 오목부에서 노출되는 방열 전극을 갖는 것을 특징으로 하는
    하이브리드 모듈.
  2. 제 1 항에 있어서,
    회로 기판의 측면에 형성된 외부 전극을 포함함과 동시에,
    상기 회로 부품이 접착하는 도체층은, 회로 기판의 측면에 있어서 상기 외부 전극과 접속되어 있는 것을 특징으로 하는
    하이브리드 모듈.
  3. 제 1 항에 있어서,
    회로 기판을 피복하여 장착하는 케이스를 포함함과 동시에,
    상기 회로 부품이 접착되는 도체층은, 회로 기판의 측면에 있어서 상기 케이스와 접속되어 있는 것을 특징으로 하는
    하이브리드 모듈.
  4. 제 1 항에 있어서,
    회로 기판의 상기 오목부가 형성된 면에는 방열용 도체가 형성되어 있음과 동시에,
    상기 방열용 도체는 상기 회로 부품이 접착되는 도체층과 접속되어 있는 것을 특징으로 하는
    하이브리드 모듈.
  5. 제 4 항에 있어서,
    상기 방열용 도체는, 오목부가 형성된 면으로부터 오목부의 내벽면에 걸쳐 형성되어 있는 것을 특징으로 하는
    하이브리드 모듈.
  6. 제 4 항에 있어서,
    상기 도체층과 방열용 도체는, 회로 기판내에 형성된 비아홀에 의해 접속되어 있는 것을 특징으로 하는
    하이브리드 모듈.
  7. 제 4 항에 있어서,
    회로 기판의 측면에 형성된 외부 전극을 포함함과 동시에,
    상기 회로 부품이 접착되는 도체층은, 회로 기판의 측면에 있어서 상기 외부 전극과 접속되고,
    상기 방열용 도체는 외부 전극과 접속되어 있는 것을 특징으로 하는
    하이브리드 모듈.
  8. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
    상기 회로 부품이 접착되는 도체층은, 다층 기판에 있어서의 다른 도체층보다 두껍게 형성되어 있는 것을 특징으로 하는
    하이브리드 모듈.
KR1019990042549A 1998-10-26 1999-10-04 하이브리드 모듈 Expired - Fee Related KR100618759B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP30402298 1998-10-26
JP98-304022 1998-10-26
JP11262727A JP2000200977A (ja) 1998-10-26 1999-09-16 ハイブリッドモジュ―ル
JP99-262727 1999-09-16

Publications (2)

Publication Number Publication Date
KR20000028805A KR20000028805A (ko) 2000-05-25
KR100618759B1 true KR100618759B1 (ko) 2006-08-31

Family

ID=26545677

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990042549A Expired - Fee Related KR100618759B1 (ko) 1998-10-26 1999-10-04 하이브리드 모듈

Country Status (2)

Country Link
JP (1) JP2000200977A (ko)
KR (1) KR100618759B1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002299775A (ja) * 2001-03-30 2002-10-11 Kyocera Corp 電子部品装置
JP2006351952A (ja) * 2005-06-17 2006-12-28 Nec Electronics Corp 半導体装置
JP4818198B2 (ja) * 2007-03-15 2011-11-16 京セラ株式会社 コイル内蔵基板
KR101015709B1 (ko) * 2009-07-02 2011-02-22 삼성전기주식회사 세라믹 적층체 모듈 및 그 제조방법
WO2014125973A1 (ja) * 2013-02-12 2014-08-21 株式会社村田製作所 部品内蔵樹脂多層基板および樹脂多層基板
KR101927088B1 (ko) 2016-08-08 2019-03-12 김구용 다면 방열구조를 갖는 pcb 모듈 및 이 모듈에 사용되는 다층 pcb 어셈블리
JP7559972B2 (ja) * 2021-10-22 2024-10-02 株式会社村田製作所 伸縮性実装基板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1050926A (ja) * 1996-07-31 1998-02-20 Taiyo Yuden Co Ltd ハイブリッドモジュール
JPH10150125A (ja) * 1996-09-20 1998-06-02 Toshiba Corp 半導体モジュール
JPH10242377A (ja) * 1997-02-25 1998-09-11 Hitachi Ltd 高周波電力増幅器モジュール
KR19990068180A (ko) * 1998-01-30 1999-08-25 가와다 미쓰구 하이브리드 모듈 및 그 제조방법 및 그 설치방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1050926A (ja) * 1996-07-31 1998-02-20 Taiyo Yuden Co Ltd ハイブリッドモジュール
JPH10150125A (ja) * 1996-09-20 1998-06-02 Toshiba Corp 半導体モジュール
JPH10242377A (ja) * 1997-02-25 1998-09-11 Hitachi Ltd 高周波電力増幅器モジュール
KR19990068180A (ko) * 1998-01-30 1999-08-25 가와다 미쓰구 하이브리드 모듈 및 그 제조방법 및 그 설치방법

Also Published As

Publication number Publication date
KR20000028805A (ko) 2000-05-25
JP2000200977A (ja) 2000-07-18

Similar Documents

Publication Publication Date Title
US5578869A (en) Components for housing an integrated circuit device
US6020637A (en) Ball grid array semiconductor package
US6664617B2 (en) Semiconductor package
US6545351B1 (en) Underside heat slug for ball grid array packages
US6330158B1 (en) Semiconductor package having heat sinks and method of fabrication
US7241645B2 (en) Method for assembling a ball grid array package with multiple interposers
US7098533B2 (en) Printed circuit board with a heat dissipation element and package comprising the printed circuit board
JPH09321073A (ja) 半導体装置用パッケージ及び半導体装置
US20170243803A1 (en) Thermally enhanced semiconductor assembly with three dimensional integration and method of making the same
KR100618759B1 (ko) 하이브리드 모듈
JP3312611B2 (ja) フィルムキャリア型半導体装置
CN1331228C (zh) 混合型模块
WO1996030942A1 (en) Components for housing an integrated circuit device
JPH09326450A (ja) 半導体装置およびその製造方法
JP3715120B2 (ja) ハイブリッドモジュール
KR20020010489A (ko) 집적 회로 패키지
US20080032454A1 (en) Thermally Enhanced BGA Package Substrate Structure and Methods
JP3660817B2 (ja) 電子回路モジュール
JPH09330994A (ja) 半導体装置
JP3648252B2 (ja) 熱伝導特性を有する表面実装型パッケージ
JP3410041B2 (ja) ハイブリッドモジュール
JP2000124578A (ja) ハイブリッドモジュール及びその製造方法
US20240063105A1 (en) Semiconductor assembly having dual conduction channels for electricity and heat passage
EP1054447A1 (en) Surface mount millimeter wave IC package
JP3510813B2 (ja) ハイブリッドモジュール

Legal Events

Date Code Title Description
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

A201 Request for examination
PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

D13-X000 Search requested

St.27 status event code: A-1-2-D10-D13-srh-X000

D14-X000 Search report completed

St.27 status event code: A-1-2-D10-D14-srh-X000

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20090825

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20090825

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000