[go: up one dir, main page]

KR20140145429A - 표시장치 - Google Patents

표시장치 Download PDF

Info

Publication number
KR20140145429A
KR20140145429A KR20130067873A KR20130067873A KR20140145429A KR 20140145429 A KR20140145429 A KR 20140145429A KR 20130067873 A KR20130067873 A KR 20130067873A KR 20130067873 A KR20130067873 A KR 20130067873A KR 20140145429 A KR20140145429 A KR 20140145429A
Authority
KR
South Korea
Prior art keywords
voltage
gradation
voltages
data
input terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
KR20130067873A
Other languages
English (en)
Inventor
김연성
국승원
박윤재
김상혁
이규수
정직한
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR20130067873A priority Critical patent/KR20140145429A/ko
Priority to US14/090,609 priority patent/US20140368562A1/en
Publication of KR20140145429A publication Critical patent/KR20140145429A/ko
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0271—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping
    • G09G2320/0276—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping for the purpose of adaptation to the characteristics of a display device, i.e. gamma correction

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

표시장치는 표시패널, 계조 전압 생성부, 및 데이터 드라이버를 포함한다. 상기 데이터 드라이버는 제1 증폭기를 포함한다. 상기 제1 증폭기는 제1 전압이 입력되는 제1 전원 입력단자, 상기 제1 전압 및 표시패널에 구비된 화소에 인가되는 공통 전압보다 낮은 제2 전압이 입력되는 제2 전원 입력단자, 영상 데이터의 계조값을 갖는 계조 전압이 인가되는 입력단자, 및 상기 계조 전압으로부터 버퍼링된 데이터 전압을 출력하는 출력단자를 포함한다.

Description

표시장치{DISPLAY DEVICE}
본 발명은 표시장치에 관한 것으로, 상세하게는 명암비가 향상된 표시장치에 관한 것이다.
표시장치는 복수 개의 신호라인들 및 상기 복수 개의 신호라인들에 연결된 복수 개의 화소들이 구비된 표시패널을 포함한다. 또한, 상기 표시장치는 상기 표시패널을 구동하는 구동회로를 포함한다.
상기 복수 개의 화소들 각각은 서로 다른 전압이 인가되는 화소 전극과 공통 전극을 포함한다. 상기 화소 전극과 상기 공통 전극 사이에 형성된 전계에 따라 상기 화소의 광 투과율이 결정된다.
일반적으로 상기 공통 전극은 일정한 전위를 유지하기 때문에, 상기 화소 전극에 인가되는 화소 전압의 세기에 따라 상기 화소의 광 투과율이 결정된다. 상기 광 투과율에 따라 상기 화소의 계조가 결정된다. 상기 광 투과율이 낮을 때 상기 화소는 저계조을 표시하고, 상기 광 투과율이 높을 때 상기 화소는 고계조를 표시한다.
따라서, 본 발명은 저계조의 휘도가 감소된 표시장치를 제공하는 것을 목적으로 한다.
본 발명의 일 실시예에 따른 표시장치는 표시패널, 계조 전압 생성부, 데이터 드라이버를 포함한다. 상기 표시패널은 복수 개의 화소들을 포함한다. 상기 복수 개의 화소들 각각은 공통 전압과 영상 데이터에 대응하는 데이터 전압을 수신한다. 상기 계조 전압 생성부는 복수 개의 기준 계조 전압들을 생성한다. 상기 데이터 드라이버는 상기 영상 데이터 및 상기 복수 개의 기준 계조 전압들을 수신하고, 상기 데이터 전압을 생성한다.
상기 데이터 드라이버는 제1 증폭기를 포함한다. 상기 제1 증폭기는 제1 전압이 입력되는 제1 전원 입력단자, 상기 제1 전압 및 상기 공통 전압보다 낮은 제2 전압이 입력되는 제2 전원 입력단자, 상기 영상 데이터의 계조값을 갖는 계조 전압이 인가되는 입력단자, 및 상기 계조 전압으로부터 버퍼링된 상기 데이터 전압을 출력하는 출력단자를 포함한다.
상기 계조 전압 생성부는, 상기 제1 전압과 상기 제1 전압보다 레벨이 낮은 제3 전압을 수신하고, 상기 제1 전압과 상기 제2 구동 사이의 레벨을 갖는 상기 복수 개의 기준 계조 전압들을 생성한다.
상기 복수 개의 기준 계조 전압들은, 상기 제1 전압과 상기 공통 전압 사이의 레벨을 갖는 정극성의 기준 계조 전압들 및 상기 공통 전압과 상기 제3 전압 사이의 레벨을 갖는 부극성의 기준 계조 전압들을 포함한다.
상기 제2 전압은 상기 정극성의 기준 계조 전압들 중 최저 계조의 기준 계조 전압보다 0.5 V 내지 1 V 낮은 레벨을 가질 수 있다
상기 정극성의 기준 계조 전압들 중 상기 최저 계조의 기준 계조 전압과 상기 공통전압의 전압차이는 0.5 V 이하이다.
상기 정극성의 기준 계조 전압들 중 상기 최저 계조의 기준 계조 전압은 상기 공통 전압과 동일한 레벨을 가질 수 있다
상기 영상 데이터의 계조값이 최저 계조를 가질 때, 상기 제1 증폭기의 상기 입력단자에 인가되는 상기 계조 전압은 상기 정극성의 기준 계조 전압들 중 상기 최저 계조의 기준 계조 전압과 동일한 레벨을 가질 수 있다.
상기 표시패널은, 상기 복수 개의 화소들에 연결된 복수 개의 게이트 라인들, 및 상기 복수 개의 화소들에 연결된 복수 개의 데이터 라인들을 포함한다.
상기 복수 개의 화소들 각각은, 대응하는 게이트 라인 및 대응하는 데이터 라인에 연결된 박막 트랜지스터 및 상기 박막 트랜지스터에 연결된 액정 커패시터를 포함한다.
상기 액정 커패시터는 상기 박막 트랜지스터로부터 상기 데이터 전압에 대응하는 화소 전압을 수신하는 제1 전극 및 상기 공통 전압을 수신하는 제2 전극을 포함한다.
상기 데이터 드라이버는, 상기 공통 전압보다 높고 상기 제1 전압보다 낮은 제4 전압이 입력되는 제1 전원 입력단자, 상기 제3 전압이 입력되는 제2 전원 입력단자, 상기 계조 전압이 인가되는 입력단자, 및 상기 데이터 전압을 출력하는 출력단자를 포함하는 제2 증폭기를 포함한다.
상기 제1 증폭기로부터 출력된 상기 데이터 전압은 정극성을 갖고, 상기 제2 증폭기로부터 출력된 상기 데이터 전압은 부극성을 갖는다. 상기 정극성의 데이터 전압과 상기 부극성의 상기 데이터 전압은 상기 데이터 드라이버로부터 교번하게 출력된다.
상기 제4 전압은 상기 부극성의 기준 계조 전압들 중 최저 계조의 기준 계조 전압보다 0.5 V 내지 1V 높은 레벨을 가질 수 있다.
상기 부극성의 기준 계조 전압들 중 상기 최저 계조의 기준 계조 전압과 상기 공통전압의 전압차이는 0.5V 이하이다.
본 발명의 일 실시예에 따른 데이터 드라이버는 쉬프트 레지스터, 래치, 디지털-아날로그 컨버터, 및 출력 버퍼를 포함한다. 상기 쉬프트 레지스터는 종속적으로 연결되고 순차적으로 제어신호를 출력하는 복수 개의 스테이지들을 포함한다. 상기 래치는 영상 데이터들을 수신하고, 상기 제어신호들에 응답하여 상기 영상 데이터들을 화소행 단위로 저장한다.
상기 디지털-아날로그 컨버터는 정극성의 기준 계조 전압들 및 부극성의 기준 계조 전압들을 포함하는 기준 계조 전압들을 수신한다. 상기 디지털-아날로그 컨버터는 상기 래치로부터 출력된 화소행 분량의 영상 데이터들을 계조 전압들로 변환한다.
상기 출력 버퍼는 상기 계조 전압들로부터 버퍼링된 데이터 전압들을 표시패널의 화소들에 출력한다. 상기 출력 버퍼는 복수 개의 버퍼회로들을 포함한다.
상기 복수 개의 버퍼회로들 각각은 상술한 제1 증폭기 및 제2 증폭기를 포함한다. 상기 복수 개의 버퍼회로들 각각은 제1 스위치 및 제2 스위치를 포함한다. 상기 제1 스위치는 상기 극성제어신호에 응답하여 상기 대응하는 계조 전압을 상기 제1 증폭기의 입력단자와 상기 제2 증폭기의 입력단자에 선택적으로 제공한다.
상기 제2 스위치는 상기 극성제어신호에 응답하여 상기 제1 증폭기의 출력단자와 상기 제2 증폭기의 출력단자를 상기 대응하는 화소에 연결된 데이터 라인에 선택적으로 연결한다.
상술한 바에 따르면, 상기 데이터 드라이버는 상기 공통전압과 전압차가 작은 전압을 정극성 또는 부극성의 최저 기준 계조 전압으로 사용할 수 있다. 상기 정극성 또는 상기 부극성의 최저 기준 계조 전압의 레벨에 따라 상기 최저 계조의 휘도는 낮고, 상기 화소는 블랙에 더 가까운 최저 계조를 표시한다. 따라서, 상기 표시장치의 명암비가 향상된다.
상기 버퍼회로에 구비된 상기 제1 증폭기 및 상기 제2 증폭기는 상기 공통전압과 전압차가 작은 전압을 정극성 및 부극성의 최저 계조 전압으로 입력받더라도, 정상작동된다. 상기 제1 증폭기로부터 출력된 최저 계조의 상기 정극성의 데이터 전압이 상기 공통 전압보다 낮은 레벨을 갖더라도, 상기 제1 증폭기의 부극성의 전력 입력단자에 인가된 상기 제2 전압보다 높은 레벨을 갖기 때문에 상기 제1 증폭기는 정상적으로 작동된다.
도 1은 본 발명의 일 실시예에 따른 표시장치의 블럭도이다.
도 2는 도 1에 도시된 화소의 등가회로도이다.
도 3a 및 도 3b는 본 발명의 일 실시예에 따른 표시장치에서 발생한 신호들의 타이밍도이다.
도 4는 도 1에 도시된 계조 전압 생성부의 블럭도이다.
도 5는 도 4에 도시된 정극성 계조 전압 생성부의 회로도이다.
도 6은 본 발명의 일 실시예에 따른 표시장치의 감마곡선이다.
도 7은 도 1에 도시된 데이터 드라이버의 블럭도이다.
도 8은 도 7에 도시된 출력버퍼에 구비된 버퍼회로이다.
도 9는 본 발명의 다른 실시예에 따른 표시장치의 감마곡선이다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다.
도 1은 본 발명의 일 실시예에 따른 표시장치의 블럭도이다. 도 2는 도 1에 도시된 화소의 등가회로도이다. 도 3a 및 도 3b는 본 발명의 일 실시예에 따른 표시장치에서 발생한 신호들의 타이밍도이다.
도 1에 도시된 것과 같이, 상기 표시장치는 표시패널(DP), 신호제어부(100), 게이트 드라이버(200), 계조 전압 생성부(300), 및 데이터 드라이버(400)를 포함한다.
상기 표시패널(DP)은 특별히 한정되는 것은 아니며, 예를 들어, 액정 표시패널(liquid crystal display panel), 전기영동 표시패널(electrophoretic display panel), 및 일렉트로웨팅 표시패널(electrowetting display panel) 등과 같은 투과형 표시패널 또는 반투과형 표시패널일 수 있다. 다만, 본 실시예에서는 상기 액정 표시패널을 예시적으로 설명한다.
도시되지 않았으나, 상기 액정 표시패널을 포함하는 액정 표시장치는 상기 액정 표시패널에 광을 제공하는 백라이트 유닛(미도시) 및 한 쌍의 편광판들(미도시)을 더 포함한다. 또한, 상기 액정 표시패널은 VA(Vertical Alignment)모드, PVA(Patterned Vertical Alignment) 모드, IPS(in-plane switching) 모드 또는 FFS(fringe-field switching) 모드, 및 PLS(Plane to Line Switching) 모드 등 중 어느 하나의 패널일 수 있고, 특정한 모드의 패널로 제한되지 않는다.
상기 표시패널(DP)은 복수 개의 게이트 라인들(GL1~GLn) 및 복수 개의 데이터 라인들(DL1~DLm), 및 복수 개의 화소들(PX11~PXnm)을 포함한다. 상기 복수 개의 게이트 라인들(GL1~GLn)은 제1 방향(DR1)으로 연장되며 제2 방향(DR2)으로 배열된다. 상기 복수 개의 데이터 라인들(DL1~DLm)은 상기 복수 개의 게이트 라인들(GL1~GLn)과 절연되게 교차한다. 상기 복수 개의 게이트 라인들(GL1~GLn)은 상기 게이트 드라이버(200)에 연결되고, 상기 복수 개의 데이터 라인들(DL1~DLm)은 상기 데이터 드라이버(400)에 연결된다.
상기 복수 개의 화소들(PX11~PXnm)은 매트릭스 형태로 배열될 수 있다. 상기 복수 개의 화소들(PX11~PXnm) 각각은 상기 복수 개의 게이트 라인들(GL1~GLn) 및 상기 복수 개의 데이터 라인들(DL1~DLm) 중 대응하는 게이트 라인 및 대응하는 데이터 라인에 연결된다. 그밖에 상기 복수 개의 화소들(PX11~PXnm)은 펜타일 형태로 배열될 수도 있다.
도 2는 본 발명의 일 실시예에 따른 화소(PXij)의 등가회로도이다. 도 1에 도시된 복수 개의 화소들(PX11~PXnm) 각각은 도 2에 도시된 등가회로를 가질 수 있다.
상기 화소(PXij)는 박막 트랜지스터(TR), 액정 커패시터(Clc), 및 스토리지 커패시터(Cst)를 포함한다. 상기 박막 트랜지스터(TR)는 i번째 게이트 라인(GLi)과 j번째 데이터 라인(DLj)에 전기적으로 연결된다. 상기 박막 트랜지스터(TR)는 상기 i번째 게이트 라인(GLi)으로부터 수신한 게이트 신호에 응답하여 상기 j번째 데이터 라인(DLj)으로부터 수신한 데이터 전압에 대응하는 화소 전압을 출력한다.
상기 액정 커패시터(Clc)는 상기 대응하는 화소 전압과 공통 전압의 차이에 대응하는 전하량을 충전한다. 상기 액정 커패시터(Clc)의 제1 전극은 화소 전극이고, 제2 전극은 공통 전극이다. 상기 액정 커패시터(Clc)에 충전된 전하량에 따라 액정 방향자(미도시)의 배열이 변화된다. 상기 액정 방향자의 배열에 따라 상기 액정층으로 입사된 광은 투과되거나 차단된다. 상기 화소(PXij)는 상기 화소 전압의 레벨에 대응하는 계조를 표시한다.
상기 스토리지 커패시터(Cst) 상기 액정 커패시터(Clc)에 병렬로 연결된다. 상기 스토리지 커패시터(Cst)는 상기 액정 방향자의 배열을 일정한 구간 동안 유지시킨다.
상기 신호제어부(100), 상기 게이트 드라이버(200), 상기 계조 전압 생성부(300), 및 상기 데이터 드라이버(400)는 영상이 생성되도록 상기 표시패널(DP)을 제어한다.
상기 신호제어부(100)는 입력 영상신호들(RGB)을 수신하고, 상기 입력 영상신호들(RGB)을 상기 표시패널(DP)의 동작에 부합하는 영상 데이터들(R'G'B')로 변환한다. 또한, 상기 신호제어부(100)는 각종 제어신호들(CS), 예를 들면 수직동기신호(Vsync), 수평동기신호(Hsync), 메인 클럭신호, 및 데이터 인에이블신호 등을 입력받고, 제1 및 제2 제어신호들(CONT1, CONT2)를 출력한다.
도 3a 및 도 3b에 도시된 것과 같이, 상기 수직동기신호(Vsync)는 프레임 구간들(FRn-1, FRn, FRn+1)을 정의한다. 상기 프레임 구간들(FRn-1, FRn, FRn+1)은 표시구간(DSP)과 비표시구간(BP)을 포함할 수 있다. 상기 비표시구간(BP)은 데이터 전압들(VRGB)이 출력되지 않는 구간으로, 생략될 수도 있다. 상기 수평동기신호(Hsync)는 상기 표시구간들(DSP)에 포함된 수평구간들을 정의한다. 상기 수평구간들마다 상기 데이터 드라이버(400)로부터 상기 데이터 전압들(VRGB)이 출력된다.
상기 게이트 드라이버(200)는 상기 제1 제어신호(CONT1)에 응답하여 상기 복수 개의 게이트 라인들(GL1~GLn)에 게이트 신호들(GSS1~GSSn)을 출력한다. 상기 게이트 신호들(GSS1~GSSn)은 활성화 구간이 서로 다른 펄스신호들이다. 상기 복수 개의 화소들(PX11~PXnm)은 화소행 단위로 턴-온된다. 상기 데이터 전압들(VRGB)은, 화소행 단위로, 해당 게이트 라인에 연결된 화소들에게 동시에 제공된다. line-by-line 스캐닝 방식으로 표시패널(DP)은 각각의 프레임 구간들(FRn-1, FRn, FRn+1) 동안에 이미지를 생성한다.
상기 제1 제어신호(CONT1)는 상기 게이트 드라이버(200)의 동작을 개시하는 수직개시신호, 게이트 전압의 출력 시기를 결정하는 게이트 클럭신호 및 상기 게이트 전압의 온 펄스폭을 결정하는 출력 인에이블 신호 등을 포함한다.
상기 계조 전압 생성부(300)는 제1 구동 전압(AVDD) 및 상기 제1 구동 전압(AVDD)보다 낮은 레벨의 제2 구동 전압(VSS)을 이용하여 복수 개의 화소들(PX11~PXnm)의 광 투과율과 관련된 기준 계조 전압들(VGMA1~VGMA18)을 생성한다. 상기 제1 구동 전압(AVDD)의 레벨은 표시패널마다 변경될 수 있고, 상기 제2 구동 전압(VSS)은 그라운드 전압일 수 있다.
상기 데이터 드라이버(400)는 상기 제2 제어신호(CONT2) 및 상기 영상 데이터들(R'G'B')을 수신한다. 상기 데이터 드라이버(400)는 상기 영상 데이터들(R'G'B')을 데이터 전압들(VRGB)로 변환하여 상기 복수 개의 데이터 라인들(DL1~DLm)에 제공한다.
상기 제2 제어신호(CONT2)는 상기 데이터 드라이버(400)의 동작을 개시하는 수평개시신호(STH), 상기 데이터 전압들(VRGB)의 극성을 제어하는 극성제어신호(POL), 및 상기 데이터 드라이버(400)로부터 상기 데이터 전압들(VRGB)이 출력되는 시기를 결정하는 출력개시신호(TP) 등을 포함한다.
도 4는 도 1에 도시된 계조 전압 생성부의 블럭도이다. 도 5는 도 4에 도시된 정극성의 기준 계조 전압을 생성하는 계조 전압 생성부의 회로도이다. 도 6은 본 발명의 일 실시예에 따른 표시장치의 감마곡선이다.
도 4에 도시된 것과 같이, 상기 계조 전압 생성부(300)는 제1 기준 계조 전압 생성부(310) 및 제2 기준 계조 전압 생성부(320)를 포함한다. 상기 제1 기준 계조 전압 생성부(310)는 상기 제1 구동 전압(AVDD)과 공통 전압(Vcom) 사이의 복수 개의 정극성(+)의 기준 계조 전압들(VGMA1~VGMA9)을 생성한다. 상기 제2 기준 계조 전압 생성부(320)는 상기 공통 전압(Vcom)과 상기 제2 구동 전압(VSS) 사이의 복수 개의 부극성(-)의 기준 계조 전압들(VGMA10~VGMA18)을 생성한다.
도 5에 도시된 것과 같이, 상기 제1 기준 계조 전압 생성부(310)는 상기 제1 구동 전압(AVDD)과 상기 공통 전압(Vcom) 사이에 직렬로 연결되어 있는 복수 개의 저항들(RS1-RS10)을 포함할 수 있다. 상기 정극성(+)의 기준 계조 전압들(VGMA1~VGMA9)은 전압 분배 원리에 따라 상기 제1 구동 전압(AVDD)과 공통 전압(Vcom) 사이에서 서로 다른 레벨을 갖는다. 별도로 도시하지 않았으나, 상기 제2 기준 계조 전압 생성부(320)는 상기 공통 전압(Vcom)과 상기 제2 구동 전압(VSS) 사이에 직렬로 연결되어 있는 복수 개의 저항들을 포함할 수 있다.
도 6에 도시된 것과 같이, 상기 정극성(+)의 기준 계조 전압들(VGMA1~VGMA9)은 특정한 감마 곡선(GG1: 이하, 제1 감마 곡선)에 따른다. 상기 부극성(-)의 기준 계조 전압들(VGMA10~VGMA18)은 상기 공통 전압(Vcom)을 기준으로 상기 제1 감마 곡선(GG1)에 상하 대칭인 감마 곡선(GG2: 이하, 제2 감마 곡선)에 따른다.
상기 정극성(+)의 기준 계조 전압들(VGMA1~VGMA9) 중 가장 낮은 계조의 기준 계조 전압(VGMA9: 이하, 정극성의 최저 기준 계조 전압)은 상기 공통 전압(Vcom)과 일정한 전압차이(VG1: 이하, 제1 전압차이)를 가질 수 있다. 상기 부극성(-)의 기준 계조 전압들(VGMA10~VGMA18) 중 가장 낮은 계조의 기준전압(VGMA10: 이하, 부극성의 최저 기준 계조 전압)도 상기 공통 전압(Vcom)과 일정한 전압차이(VG2, 이하 제2 전압차이)을 가질 수 있다.
상기 데이터 드라이버(400: 도 1 참조)는 상기 정극성(+) 기준 계조 전압들(VGMA1~VGMA9) 및/또는 상기 부극성(-) 기준 계조 전압들(VGMA10~VGMA18)을 사용하여 상기 영상 데이터들(R'G'B')에 대응하는 상기 데이터 전압들(VRGB: 도 3a 및 도 3b 참조)을 생성한다. 이때, 상기 데이터 전압들(VRGB) 중 최저 계조를 갖는 데이터 전압은 상기 정극성의 최저 기준 계조 전압(VGMA9) 또는 상기 부극성의 최저 기준 계조 전압(VGMA10)으로부터 생성된다.
따라서, 최저 계조의 휘도는 상기 정극성의 최저 기준 계조 전압(VGMA9) 또는 상기 부극성의 최저 기준 계조 전압(VGMA10)의 레벨에 따라 결정된다. 상기 제1 전압차이(VG1)와 상기 제2 전압차이(VG2)가 작을수록 상기 최저 계조의 휘도는 낮고, 상기 복수 개의 화소들(PX11~PXnm: 도 1 참조) 각각은 블랙에 더 가까운 최저 계조를 표시한다.
데이터 드라이버(400)의 동작특성에 의해 일반적인 표시장치의 상기 제1 전압차이(VG1)와 상기 제2 전압차이(VG2)는 0.5 V 이상이다. 본 발명의 일 실시예에 따른 표시장치는 0.5V 이하의 상기 제1 전압차이(VG1)와 상기 제2 전압차이(VG2)를 가질 수 있다. 이하, 도 7 및 도 8을 참조하여 본 발명의 상기 제1 전압차이(VG1)와 상기 제2 전압차이(VG2)에 대해 좀 더 상세히 설명한다.
한편, 상기 복수 개의 정극성(+) 기준 계조 전압들(VGMA1~VGMA9) 중 가장 높은 계조의 기준 계조 전압(VGMA1)은 상기 제1 구동 전압(AVDD)와 동일한 레벨을 갖거나, 다소 낮은 레벨을 가질 수 있다. 또한, 상기 복수 개의 부극성(-) 기준 계조 전압들(VGMA10~VGMA18) 중 가장 높은 계조의 기준 계조 전압(VGMA18)은 상기 제2 구동 전압(VSS)와 동일한 레벨을 갖거나, 다소 높은 레벨을 가질 수 있다.
도 7은 도 1에 도시된 데이터 드라이버의 블럭도이다. 도 8은 도 7에 도시된 출력버퍼에 구비된 버퍼회로이다. 이하, 데이터 드라이버(400)에서 발생한 신호들의 타이밍은 도 3b를 참조한다.
도 7에 도시된 것과 같이, 상기 데이터 드라이버(400)는 쉬프트 레지스터(410), 래치(420), 디지털-아날로그 컨버터(430: 이하, D/A 컨버터), 및 출력 버퍼(440)를 포함한다.
상기 쉬프트 레지스터(410)는 종속적으로 연결된 복수 개의 스테이지들(미도시)을 포함한다. 상기 복수 개의 스테이지들은 데이터 클럭신호(CLK)를 수신한다. 상기 복수 개의 스테이지들 중 첫 번째 스테이지에는 수평개시신호(STH)가 인가된다. 상기 수평개시신호(STH)에 의해서 첫 번째 스테이지의 동작이 개시되면, 상기 복수 개의 스테이지들은 상기 데이터 클럭신호(CLK)에 응답하여 순차적으로 제어신호를 출력한다.
상기 래치(420)는 복수 개의 래치회로들을 포함한다. 상기 복수 개의 래치회로들은 상기 복수 개의 스테이지들로부터 순차적으로 제어신호들을 수신한다. 상기 래치(420)는 상기 영상 데이터들(R'G'B')을 화소행 단위로 저장한다. 상기 복수 개의 래치회로들은 상기 제어신호들 각각에 응답하여 상기 영상 데이터들(R'G'B') 중 대응하는 영상 데이터를 각각 저장한다. 상기 래치(420)는 상기 저장된 상기 화소행 분량의 영상 데이터들(R'G'B')을 상기 D/A 컨버터(430)에 제공한다.
상기 D/A 컨버터(430)는 상기 정극성(+)의 기준 계조 전압들(VGMA1~VGMA9)과 상기 부극성(-)의 기준 계조 전압들(VGMA10~VGMA18)을 수신한다. 미 도시되었으나, 상기 D/A 컨버터(430)는 상기 복수 개의 래치회로에 대응하는 복수 개의 D/A 컨버터회로를 포함할 수 있다. 상기 D/A 컨버터(430)는 상기 래치(420)로부터 공급된 상기 화소행 분량의 영상 데이터들을 계조 전압들로 변환한다.
상기 D/A 컨버터(430)는 극성제어신호(POL)에 응답하여 상기 정극성(+)의 기준 계조 전압들(VGMA1~VGMA9)로부터 정극성의 계조 전압들을 생성하거나, 부극성(-)의 기준 계조 전압들(VGMA10~VGMA18)로부터 정극성의 계조 전압들을 생성한다. 예컨대, 상기 극성제어신호(POL)가 하이레벨일 때, 상기 D/A 컨버터(430)는 상기 정극성(+)의 기준 계조 전압들(VGMA1~VGMA9)로부터 상기 정극성의 계조 전압들을 생성할 수 있다. 도 3b에 도시된 것과 같이, 상기 극성제어신호(POL)는 수평구간들마다 반전되고, 프레임 구간들(Fn-1, Fn, Fn+1)마다 반전될 수 있다.
상기 D/A 컨버터(430)는 상기 정극성의 계조 전압들을 생성하는 정극성의 계조 전압 생성부(미도시) 및 상기 부극성의 계조 전압들을 생성하는 부극성의 계조 전압 생성부를 포함할 수 있다. 상기 극성제어신호(POL)에 응답하여 상기 정극성의 계조 전압 생성부는 어느 하나의 화소행의 영상 데이터들에 대응하는 정극성의 계조 전압들을 출력한다.
이후, 상기 극성제어신호(POL)에 응답하여 상기 부극성의 계조 전압 생성부는 상기 어느 하나의 화소행의 다음 화소행의 영상 데이터들에 대응하는 부극성의 계조 전압들을 출력할 수 있다. 이와 같이, 상기 D/A 컨버터(430)는 상기 극성제어신호(POL)에 응답하여 상기 정극성의 계조 전압들과 상기 부극성의 계조 전압들을 화소행 단위로 교번하게 출력할 수 있다.
상기 출력 버퍼(440)는 상기 D/A 컨버터(430)로부터 상기 계조 전압들을 수신한다. 상기 출력 버퍼(440)는 상기 계조 전압들을 버퍼링하여 상기 데이터 라인들(DL1~DLm)에 제공한다. 상기 버퍼링된 상기 계조 전압들은 도 1 내지 3b를 참조하여 설명한 상기 데이터 전압들(VRGB)이다. 상기 데이터 전압들(VRGB)은 상기 계조 전압들로부터 증폭될 수 있다. 상기 출력 버퍼(440)는 출력개시신호(TP)에 응답하여 화소행 분량의 데이터 전압들을 상기 복수 개의 상기 데이터 라인들(DL1~DLm)에 동시에 출력할 수 있다.
상기 출력 버퍼(440)는 예컨대, 상기 데이터 라인들(DL1~DLm)의 개수와 동일한 복수 개의 버퍼회로들을 포함할 수 있다. 도 8에는 하나의 버퍼회로(440-C)가 예시적으로 도시되었다.
상기 버퍼회로(440-C)는 제1 증폭기(AP1), 제2 증폭기(AP2), 제1 스위치(SW1), 제2 스위치(SW2)를 포함한다. 상기 제1 증폭기(AP1) 및 상기 제2 증폭기(AP2) 각각은 입력단자(IT), 출력단자(OT), 정극성의 전력 입력단자(PIT), 및 부극성의 전력 입력단자(NIT)를 포함한다.
상기 제1 스위치(SW1)는 상기 D/A 컨버터(430)로부터 출력된 계조 전압들 중 대응하는 계조 전압을 상기 제1 증폭기(AP1)의 상기 입력단자(IT) 및 상기 제2 증폭기(AP2)의 상기 입력단자(IT)에 선택적으로 제공한다. 상기 제1 스위치(SW1)는 상기 극성제어신호(POL)에 응답하여 정극성의 계조 전압(PVG)을 상기 제1 증폭기(AP1)의 상기 입력단자(IT)에 제공하고, 부극성의 계조 전압(NVG)을 상기 제2 증폭기(AP2)의 상기 입력단자(IT)에 제공한다.
상기 제2 스위치(SW2)는 상기 극성제어신호(POL)에 응답하여 상기 제1 증폭기(AP1)의 상기 출력단자(OT) 및 상기 제2 증폭기(AP2)의 상기 출력단자(OT)를 대응하는 데이터 라인(DLj)에 선택적으로 연결시킨다. 상기 버퍼회로(440-C)는 상기 제1 증폭기(AP1)로부터 출력된 정극성의 데이터 전압(PVD)을 상기 대응하는 데이터 라인(DLj)에 제공한 후, 상기 제2 증폭기(AP2)로부터 출력된 부극성의 데이터 전압(NVD)을 상기 대응하는 데이터 라인(DLj)에 제공할 수 있다. 패드(DLP)를 통해 상기 정극성의 데이터 전압(PVD) 또는 상기 부극성의 데이터 전압(NVD)이 상기 대응하는 데이터 라인(DLj)에 인가된다.
상기 제1 증폭기(AP1)의 상기 정극성의 전력 입력단자(PIT)는 상기 제1 구동 전압(AVDD)을 수신한다. 상기 제1 증폭기(AP1)의 상기 부극성의 전력 입력단자(NIT)는 상기 정극성의 최저 기준 계조 전압(VGMA9) 및 상기 공통 전압(Vcom)보다 낮은 제1 전압(HAVDD1)을 수신한다.
상기 제1 전압(HAVDD1)과 상기 정극성의 최저 기준 계조 전압(VGMA9)의 관계는 도 6에 도시되었다. 상기 제1 전압(HAVDD1)과 상기 정극성의 최저 기준 계조 전압(VGMA9)은 제3 전압차이(VG3)를 갖는다. 상기 제3 전압차이(VG3)는 0.5 V 내지 1 V 일 수 있다.
상기 제1 증폭기(AP1)는 상기 제1 구동 전압(AVDD)과 상기 제1 전압(HAVDD1) 사이의 전압을 출력한다. 상기 데이터 드라이버(400)는 상기 제1 전압차이(VG1)가 작은 전압을 상기 정극성의 최저 기준 계조 전압(VGMA9)으로 사용할 수 있다.
일반적인 표시장치의 제1 증폭기로부터 출력되는 정극성의 최저 계조의 데이터전압은 상기 공통 전압(Vcom)보다 낮을 수 없다. 상기 제1 증폭기로부터 상기 공통 전압(Vcom)보다 낮은 최저 계조의 데이터전압이 출력되어야 하는 상황에서, 상기 제1 증폭기는 작동되지 않는다. 이러한 작동불량을 방지하기 위해, 상기 제1 전압차이(VG1)가 0.5 V 이상인 전압을 상기 정극성의 최저 기준 계조 전압(VGMA9)으로 사용한다.
그에 반해 본 발명의 일 실시예에 따른 상기 제1 증폭기(AP1)는 상기 일반적인 표시장치보다 상기 제1 전압차이(VG1)가 작은 전압을 최저 계조 전압으로 입력받더라도, 그에 대응하는 최저 계조의 데이터 전압을 출력한다. 상기 최저 계조를 나타내는 상기 정극성의 데이터 전압이 상기 공통 전압(Vcom)보다 낮은 레벨을 갖더라도, 상기 제1 전압(HAVDD1)보다 높은 레벨을 갖기 때문에 상기 제1 증폭기(AP1)는 정상적으로 작동된다.
또한, 상기 공통 전압(Vcom)과 전압차가 작은 전압을 상기 최저 계조 전압으로써 입력받은 상기 제1 증폭기(AP1)는 일반적인 표시장치보다 낮은 레벨의 최저 계조의 정극성 데이터 전압(PVD)을 출력한다. 예컨대, 상기 제1 증폭기(AP1)는 0.5 V 이하의 상기 제1 전압차이(VG1)를 갖는 전압을 상기 최저 계조 전압으로써 입력받을 수 있다. 상기 최저 계조의 정극성 데이터 전압(PVD)을 수신한 화소는 낮은 휘도의 최저 계조를 표시한다. 따라서, 상기 화소의 명암비는 높아진다.
도 9은 본 발명의 다른 실시예에 따른 표시장치의 감마곡선이다. 도 9에 도시된 것과 같이, 상기 정극성의 최저 기준 계조 전압(VGMA9)은 상기 공통 전압(Vcom)과 동일한 레벨을 가질 수도 있다. 그에 따라 상기 최저 계조의 정극성 데이터 전압(PVD)을 수신한 화소는 블랙에 더 가까운 최저 계조를 표시한다.
다시, 도 8을 참조하면, 상기 제2 증폭기(AP2)의 상기 정극성의 전력 입력단자(PIT)는 상기 공통 전압(Vcom)보다 높은 제2 전압(HAVDD2)을 수신한다. 상기 제2 증폭기(AP2)의 상기 부극성의 전력 입력단자(NIT)는 상기 제2 구동 전압(VSS)을 수신한다.
상기 제2 전압(HAVDD2)과 상기 부극성의 최저 기준 계조 전압(VGMA10)의 관계는 도 6에 도시되었다. 상기 제2 전압(HAVDD2)과 상기 부극성의 최저 기준 계조 전압(VGMA10)은 제4 전압차이(VG4)를 갖는다. 상기 제4 전압차이(VG4)는 0.5 V 내지 1 V 일 수 있다.
상기 제2 증폭기(AP2)는 상기 제2 전압(HAVDD2)과 상기 제2 구동 전압(VSS) 사이의 전압을 출력한다. 상기 데이터 드라이버(400)는 상기 제2 전압차이(VG2)가 작은 전압을 상기 부극성의 최저 기준 계조 전압(VGMA10)으로 사용할 수 있다.
상기 제2 증폭기(AP2)는 상기 일반적인 표시장치보다 상기 제2 전압차이(VG2)가 작은 전압을 최저 계조 전압으로 입력받더라도, 그에 대응하는 최저 계조의 데이터 전압을 출력한다. 상기 최저 계조를 나타내는 상기 부극성의 데이터 전압이 상기 공통 전압(Vcom)보다 높은 레벨을 갖더라도, 상기 제2 전압(HAVDD2)보다 낮은 레벨을 갖기 때문에 상기 제2 증폭기(AP2)는 정상적으로 작동된다.
또한, 상기 공통 전압(Vcom)과 전압차가 작은 전압을 상기 최저 계조 전압으로써 입력받은 상기 제2 증폭기(AP2)는 일반적인 표시장치보다 낮은 레벨의 최저 계조의 부극성 데이터 전압(NVD)을 출력한다. 예컨대, 상기 제2 증폭기(AP2)는 0.5 V 이하의 상기 제2 전압차이(VG2)를 갖는 전압을 상기 최저 계조 전압으로써 입력받을 수 있다. 도 9에 도시된 것과 같이, 최저 계조를 갖는 상기 부극성의 기준 계조 전압(VGMA10)은 상기 공통 전압(Vcom)과 동일한 레벨을 가질 수도 있다.
이상에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자 또는 해당 기술 분야에 통상의 지식을 갖는 자라면, 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허청구범위에 의해 정하여져야만 할 것이다.
DP: 표시패널 100: 신호제어부
200: 게이트 드라이버 300: 계조 전압 생성부
400: 데이터 드라이버

Claims (19)

  1. 각각이 공통 전압과 영상 데이터에 대응하는 데이터 전압을 수신하는 복수 개의 화소들이 구비된 표시패널;
    복수 개의 기준 계조 전압들을 생성하는 계조 전압 생성부; 및
    상기 영상 데이터 및 상기 복수 개의 기준 계조 전압들을 수신하고, 상기 데이터 전압을 생성하는 데이터 드라이버를 포함하고,
    상기 데이터 드라이버는,
    제1 전압이 입력되는 제1 전원 입력단자, 상기 제1 전압 및 상기 공통 전압보다 낮은 제2 전압이 입력되는 제2 전원 입력단자, 상기 영상 데이터의 계조값을 갖는 계조 전압이 인가되는 입력단자, 및 상기 계조 전압으로부터 버퍼링된 상기 데이터 전압을 출력하는 출력단자를 포함하는 제1 증폭기를 포함하는 것을 특징으로 하는 표시장치.
  2. 제1 항에 있어서,
    상기 계조 전압 생성부는,
    상기 제1 전압과 상기 제1 전압보다 레벨이 낮은 제3 전압을 수신하고,
    상기 제1 전압과 상기 제2 구동 사이의 레벨을 갖는 상기 복수 개의 기준 계조 전압들을 생성하는 것을 특징으로 하는 표시장치.
  3. 제2 항에 있어서,
    상기 복수 개의 기준 계조 전압들은,
    상기 제1 전압과 상기 공통 전압 사이의 레벨을 갖는 정극성의 기준 계조 전압들 및 상기 공통 전압과 상기 제3 전압 사이의 레벨을 갖는 부극성의 기준 계조 전압들을 포함하는 것을 특징으로 하는 표시장치.
  4. 제3 항에 있어서,
    상기 제2 전압은 상기 정극성의 기준 계조 전압들 중 최저 계조의 기준 계조 전압보다 0.5 V 내지 1 V 낮은 레벨을 갖는 것을 특징으로 하는 표시장치.
  5. 제4 항에 있어서,
    상기 정극성의 기준 계조 전압들 중 상기 최저 계조의 기준 계조 전압과 상기 공통전압의 전압차이는 0.5 V 이하인 것을 특징으로 하는 표시장치.
  6. 제5 항에 있어서,
    상기 정극성의 기준 계조 전압들 중 상기 최저 계조의 기준 계조 전압은 상기 공통 전압과 동일한 레벨을 갖는 것을 특징으로 하는 표시장치.
  7. 제5 항에 있어서,
    상기 영상 데이터의 계조값이 최저 계조를 가질 때, 상기 제1 증폭기의 상기 입력단자에 인가되는 상기 계조 전압은 상기 정극성의 기준 계조 전압들 중 상기 최저 계조의 기준 계조 전압과 동일한 레벨을 갖는 것을 특징으로 하는 표시장치.
  8. 제5 항에 있어서,
    상기 표시패널은, 상기 복수 개의 화소들에 연결된 복수 개의 게이트 라인들, 및 상기 복수 개의 화소들에 연결된 복수 개의 데이터 라인들을 포함하고,
    상기 복수 개의 화소들 각각은, 대응하는 게이트 라인 및 대응하는 데이터 라인에 연결된 박막 트랜지스터 및 상기 박막 트랜지스터에 연결된 액정 커패시터를 포함하고,
    상기 액정 커패시터는 상기 박막 트랜지스터로부터 상기 데이터 전압에 대응하는 화소 전압을 수신하는 제1 전극 및 상기 공통 전압을 수신하는 제2 전극을 포함하는 표시장치.
  9. 제3 항에 있어서,
    상기 데이터 드라이버는,
    상기 공통 전압보다 높고 상기 제1 전압보다 낮은 제4 전압이 입력되는 제1 전원 입력단자, 상기 제3 전압이 입력되는 제2 전원 입력단자, 상기 계조 전압이 인가되는 입력단자, 및 상기 데이터 전압을 출력하는 출력단자를 포함하는 제2 증폭기를 포함하는 것을 특징으로 하는 표시장치.
  10. 제9 항에 있어서,
    상기 제1 증폭기로부터 출력된 상기 데이터 전압은 정극성을 갖고, 상기 제2 증폭기로부터 출력된 상기 데이터 전압은 부극성을 갖으며,
    상기 정극성의 데이터 전압과 상기 부극성의 상기 데이터 전압은 상기 데이터 드라이버로부터 교번하게 출력되는 것을 특징으로 하는 표시장치.
  11. 제9 항에 있어서,
    상기 제4 전압은 상기 부극성의 기준 계조 전압들 중 최저 계조의 기준 계조 전압보다 0.5 V 내지 1 V 높은 레벨을 갖는 것을 특징으로 하는 표시장치.
  12. 제11 항에 있어서,
    상기 부극성의 기준 계조 전압들 중 상기 최저 계조의 기준 계조 전압과 상기 공통전압의 전압차이는 0.5 V 이하인 것을 특징으로 하는 표시장치.
  13. 종속적으로 연결된 복수 개의 스테이지들을 포함하고, 순차적으로 제어신호들을 출력하는 쉬프트 레지스터;
    영상 데이터들을 수신하고, 상기 제어신호들에 응답하여 상기 영상 데이터들을 화소행 단위로 저장하는 래치;
    정극성의 기준 계조 전압들 및 부극성의 기준 계조 전압들을 포함하는 기준 계조 전압들을 수신하고, 상기 래치로부터 출력된 화소행 분량의 영상 데이터들을 계조 전압들로 변환하는 디지털-아날로그 컨버터; 및
    상기 계조 전압들로부터 버퍼링된 데이터 전압들을 표시패널의 화소들에 출력하는 출력 버퍼를 포함하고,
    상기 출력 버퍼는 복수 개의 버퍼회로들을 포함하고, 상기 복수 개의 버퍼회로들 각각은,
    제1 전압이 입력되는 제1 전원 입력단자, 상기 제1 전압 및 상기 화소들에 인가되는 공통 전압보다 낮은 제2 전압이 입력되는 제2 전원 입력단자, 상기 계조 전압들 중 대응하는 계조 전압이 인가되는 입력단자, 및 상기 데이터 전압들 중 대응하는 데이터 전압을 상기 화소들 중 대응하는 화소에 출력하는 출력단자를 포함하는 제1 증폭기를 포함하는 데이터 드라이버.
  14. 제13 항에 있어서,
    상기 디지털-아날로그 컨버터는 극성제어신호에 응답하여 상기 화소행 분량의 영상 데이터들에 대응하는 정극성의 계조 전압들 및 부극성의 계조 전압들을 선택적으로 출력하는 것을 특징으로 하는 데이터 드라이버.
  15. 제14 항에 있어서,
    상기 디지털-아날로그 컨버터는 상기 정극성의 계조 전압들 및 상기 부극성의 계조 전압들을 교번하게 출력하는 것을 특징으로 하는 데이터 드라이버.
  16. 제13 항에 있어서,
    상기 복수 개의 버퍼회로들 각각은,
    상기 공통 전압보다 높은 제3 전압이 입력되는 제1 전원 입력단자, 그라운드 전압이 입력되는 제2 전원 입력단자, 상기 대응하는 계조 전압이 인가되는 입력단자, 및 상기 대응하는 데이터 전압을 상기 대응하는 화소에 출력하는 출력단자를 포함하는 제2 증폭기를 더 포함하는 데이터 드라이버.
  17. 제16 항에 있어서,
    상기 복수 개의 버퍼회로들 각각은,
    상기 극성제어신호에 응답하여 상기 대응하는 계조 전압을 상기 제1 증폭기의 입력단자와 상기 제2 증폭기의 입력단자에 선택적으로 제공하는 제1 스위치; 및
    상기 극성제어신호에 응답하여 상기 제1 증폭기의 출력단자와 상기 제2 증폭기의 출력단자를 상기 대응하는 화소에 연결된 데이터 라인에 선택적으로 연결하는 제2 스위치를 더 포함하는 데이터 드라이버.
  18. 제16 항에 있어서,
    상기 제2 전압은 상기 정극성의 기준 계조 전압들 중 최저 계조의 기준 계조 전압보다 0.5 V 내지 1 V 낮은 레벨을 갖고,
    상기 제3 전압은 상기 부극성의 기준 계조 전압들 중 최저 계조의 기준 계조 전압보다 0.5 V 내지 1 V 높은 레벨을 갖는 것을 특징으로 하는 데이터 드라이버.
  19. 제16 항에 있어서,
    상기 정극성의 기준 계조 전압들 중 상기 최저 계조의 기준 계조 전압과 상기 공통전압의 전압차이는 0.5 V 이하이고,
    상기 부극성의 기준 계조 전압들 중 상기 최고 계조의 기준 계조 전압과 상기 공통전압의 전압차이는 0.5 V 이하인 것을 특징으로 하는 데이터 드라이버.
KR20130067873A 2013-06-13 2013-06-13 표시장치 Withdrawn KR20140145429A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR20130067873A KR20140145429A (ko) 2013-06-13 2013-06-13 표시장치
US14/090,609 US20140368562A1 (en) 2013-06-13 2013-11-26 Display device having improved contrast ratio

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20130067873A KR20140145429A (ko) 2013-06-13 2013-06-13 표시장치

Publications (1)

Publication Number Publication Date
KR20140145429A true KR20140145429A (ko) 2014-12-23

Family

ID=52018860

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20130067873A Withdrawn KR20140145429A (ko) 2013-06-13 2013-06-13 표시장치

Country Status (2)

Country Link
US (1) US20140368562A1 (ko)
KR (1) KR20140145429A (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9536497B2 (en) * 2013-12-02 2017-01-03 Shenzhen China Star Optoelectronics Technology, Co., Ltd Gamma voltage driving circuit, source driving module, and liquid crystal panel
CN104575423B (zh) * 2014-12-31 2017-07-28 深圳市华星光电技术有限公司 液晶面板的驱动方法
KR20160081655A (ko) * 2014-12-31 2016-07-08 삼성디스플레이 주식회사 표시 장치, 표시 장치의 구동 방법 및 표시 장치의 잔상을 최소화하는 방법
TWI560689B (en) * 2015-05-05 2016-12-01 Au Optronics Corp Common voltage generating circuit and displaying apparatus using the same
US10624190B1 (en) * 2019-01-21 2020-04-14 Mikro Mesa Technology Co., Ltd. Micro light-emitting diode driving circuit and method for driving the same
KR102721234B1 (ko) * 2019-05-24 2024-10-25 삼성디스플레이 주식회사 표시 장치
CN111739452B (zh) * 2020-06-16 2022-06-07 深圳市华星光电半导体显示技术有限公司 液晶显示面板的暗态电压调试方法、装置以及存储介质

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3395760B2 (ja) * 1999-06-01 2003-04-14 セイコーエプソン株式会社 電圧生成方法、電気光学装置及び電子機器
JP4806481B2 (ja) * 1999-08-19 2011-11-02 富士通セミコンダクター株式会社 Ｌｃｄパネル駆動回路
JP4449189B2 (ja) * 2000-07-21 2010-04-14 株式会社日立製作所 画像表示装置およびその駆動方法
JP4108360B2 (ja) * 2002-04-25 2008-06-25 シャープ株式会社 表示駆動装置およびそれを用いた表示装置
JP2009014971A (ja) * 2007-07-04 2009-01-22 Nec Electronics Corp 表示ドライバ回路
KR100892250B1 (ko) * 2007-08-22 2009-04-09 한국과학기술원 디스플레이 구동 장치
JP2010041368A (ja) * 2008-08-05 2010-02-18 Nec Electronics Corp 演算増幅回路及び表示パネル駆動装置
KR101324552B1 (ko) * 2010-10-26 2013-11-01 엘지디스플레이 주식회사 액정표시장치 및 그 구동방법

Also Published As

Publication number Publication date
US20140368562A1 (en) 2014-12-18

Similar Documents

Publication Publication Date Title
KR101252854B1 (ko) 액정 패널, 데이터 드라이버, 이를 구비한 액정표시장치 및그 구동 방법
JP4974878B2 (ja) 液晶表示装置及びその駆動方法
KR101132051B1 (ko) 액정표시장치
US8279150B2 (en) Method and apparatus for processing data of liquid crystal display
KR101698570B1 (ko) 표시 장치 및 그 구동 방법
CN102339591B (zh) 液晶显示器及其驱动方法
KR20140145429A (ko) 표시장치
US20080136764A1 (en) Liquid crystal display and driving method thereof
US8487851B2 (en) Liquid crystal display
KR101263507B1 (ko) 액정표시장치 및 그의 구동 방법
KR20140120108A (ko) 표시 패널의 구동 방법 및 이를 수행하는 표시 장치
US20080224978A1 (en) Liquid crystal display and driving method thereof
KR20090127771A (ko) 액정표시장치
KR101846544B1 (ko) 액정표시장치와 그 구동방법
KR101245912B1 (ko) 액정표시장치의 게이트 구동회로
KR100947770B1 (ko) 액정 표시 장치 및 그 구동 방법
KR20110119309A (ko) 액정 표시장치의 구동장치와 그 구동방법
KR101786882B1 (ko) 액정 표시장치
KR101777130B1 (ko) 액정 표시장치의 구동장치
KR101376655B1 (ko) 액정표시장치의 공통전압 공급 회로
KR20080113616A (ko) 액정표시장치와 그 구동방법
KR102029435B1 (ko) 액정표시장치
KR100831284B1 (ko) 액정표시장치의 구동방법
KR101992880B1 (ko) 액정 표시장치
KR101830609B1 (ko) 액정 표시장치의 구동장치와 그 구동방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20130613

PG1501 Laying open of application
PC1203 Withdrawal of no request for examination
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid