KR100892250B1

KR100892250B1 - 디스플레이 구동 장치

Info

Publication number: KR100892250B1
Application number: KR1020070084417A
Authority: KR
Inventors: 이형민; 조규형; 손영석; 전용준; 전진용; 정승철
Original assignee: 한국과학기술원
Priority date: 2007-08-22
Filing date: 2007-08-22
Publication date: 2009-04-09
Anticipated expiration: 2027-08-22
Also published as: US7764212B2; US20090051575A1; KR20090020030A

Abstract

본 발명은 디스플레이 구동 장치에 관한 것이다. 더욱 상세하게는 면적이 감소된 디스플레이 구동 장치에 관한 것이다.

본 발명에 따른 디스플레이 구동 장치는 다수의 기준전압들을 생성하고, 기준전압들 중 인접한 두 개의 기준전압들 간의 차이 값을 입력받아 보조 기준전압들을 생성하는 기준전압 생성부, M(M은 양의 정수)비트의 데이터 신호 중 상위 N비트(N은 M미만의 양의 정수) 데이터 신호에 따라 기준전압들 중 하나를 선택하여 제1 아날로그 신호를 출력하고, M비트의 데이터 신호 중 하위 (M-N)비트 데이터 신호에 따라 보조 기준전압들 중 하나를 선택하여 제2 아날로그 신호를 출력하는 디지털/아날로그 변환부 및 제1 아날로그 신호에서 제2 아날로그 신호를 가산 또는 감산하여 출력하는 출력부를 포함한다.

본 발명에 따른 디스플레이 구동 장치는 데이터 신호를 처리하는 기준전압 간에 선형특성을 이용함으로서, 전체적인 구조가 단순화되고, 면적이 절감되는 효과가 있다.

평판 디스플레이(Flat Panel Display: FPD), 기준전압, 선형(Linear), 디지털/아날로그 변환기(Digital to Analog Convertor: DAC)

Description

디스플레이 구동 장치 {APPARATUS FOR DRIVING DISPLAY}

본 발명은 디스플레이 구동 장치에 관한 것이다. 더욱 상세하게는 평판 디스플레이용 드라이버 집적회로에서 면적이 감소된 디스플레이 구동 장치에 관한 것이다.

일반적으로 평판 디스플레이(Flat Panel Display: FPD) 용 드라이버 집적회로(Display Driver Integrated Circuit: DDI)에서 10비트 이상의 계조를 표현하기 위해서는 10 비트 디지털/아날로그 변환기(Digital-to-Analog Converter: DAC)가 필요하다. 이러한 10 비트 디지털/아날로그 변환기를 이용하는 평판 디스플레이 시스템의 예로는 액티브 매트릭스형 액정 표시 장치 (Active-Matrix Liquid Crystal Display: AMLCD) 및 액티브 매트릭스형 유기 발광 소자 디스플레이(Active-Matrix Organic Light Emitting Diode: AMOLED) 등이 있다.

도1은 일반적인 평판 디스플레이 시스템의 구성을 나타낸 블록도이다. 디스플레이 패널(Panel)에 있는 픽셀(Pixel)회로(104)는 디스플레이 드라이버 집적회로에 의해 구동된다. 디스플레이 드라이버 집적회로는 컬럼 드라이버 집적회로(Column Driver IC)(102) 및 로우 드라이버 집적회로(Row Driver IC)(103)로 구 성된다. 디스플레이 드라이버 집적회로는 로우 드라이버 집적회로(Row Driver IC)(103)에 의해 패널(Panel) 안에 있는 픽셀(Pixel)회로(104)의 행들이 순차적으로 선택되고, 컬럼 드라이버 집적회로(Column Driver IC)(102)에 의해 각 픽셀(Pixel)에 표현될 계조(Gray Scale)에 해당하는 전압 또는 전류가 공급되어 구동된다. 또한, 컬럼 드라이버 집적회로(Column Driver IC)(102) 및 로우 드라이버 집적회로(Row Driver IC)(103)의 신호들은 타이밍 컨트롤러(Timing Controller)(101)에 의해 제어된다. 디스플레이 시스템 구동을 위한 전원은 직류-직류 변환기(DC-DC Converter)(100)로부터 공급받는다.

도2는 도1에서 도시된 컬럼 드라이버 집적회로(Column Driver IC)(102)의 구성을 나타내는 블록도이다. 도2에서 도시된 바와 같이, 컬럼 드라이버 집적회로(Column Driver IC)(102)는 쉬프트 레지스터(Shift Register)(200), 제1 래치부(201) 및 제2 래치부(202), 디지털/아날로그 변환기(203) 및 출력부(205)를 포함한다. 또한, 기준전압을 생성하여 컬럼 드라이버 집적회로(Column Driver IC)(102)로 공급하는 기준 전압원(207)을 포함한다.

제1 래치부(201)에서 입력 RGB(Red, Green, Blue)신호의 디지털 비트의 개수 N에 의해서 각 채널로 출력되는 기준 전압의 출력 개수는 2^N 개로 정해진다. 도트 인버젼(Dot inversion) 방식을 적용하는 경우, 픽셀 회로 중 홀수 라인의 디지털/아날로그 변환기는 기준전압원(207)에서 생성된 2^N 개의 정극성 감마 기준전압들 중에서 하나의 전압을 선택하게 되고, 홀수 라인과 인접한 짝수 라인의 디지털/아날 로그 변환기는 2^N개의 부극성 감마 기준전압들 중에서 하나의 전압을 선택하게 된다. 여기서, 기준 전압원(207)은 저항열을 이용하여 정극성 감마 기준전압 및 부극성 감마 기준전압을 생성하게 된다. 저항열은 컬럼 드라이버 집적회로(Column Driver IC)(102)당 한 개씩 존재하게 된다. 또한, 기준 전압원(207)에서 생성된 기준 전압을 선택하고, 데이터 신호를 아날로그 신호로 변환하는 디지털/아날로그 변환기(203)는 채널당 한 개씩 존재한다. 따라서 저항열 부분을 제외한 디지털/아날로그 변환기(203) 부분은 컬럼 드라이버 집적회로(Column Driver IC)(102) 당 수백 개씩 존재하게 되므로 디스플레이 구동 장치의 면적을 결정하는 중요한 요소가 된다.

도3 내지 도5는 종래의 10 비트 디지털/아날로그 변환기의 개략적 구성을 나타낸 회로도이다.

도3은 두 개의 단을 갖는 종래의 10 비트 디지털/아날로그 변환기의 구성을 나타낸다.

10 비트 디지털/아날로그 변환기의 첫 번째 단은 저항열(300), 8 비트 디코더(301) 및 제1 스위치부(302)를 포함한다. 제1 스위치부(302)는 8 비트 디코더(Decoder)에서 출력된 상위 8 비트 신호에 대응하는 전압을 선택하여 출력한다. 두 번째 단은 첫 번째 단의 제1 스위치부(302)에서 선택된 전압을 출력하는 중간 버퍼(303), 하위 2 비트 데이터 신호를 출력하는 2 비트 디코더(305), 하위 2 비트 신호에 대응하는 전압을 선택하는 제2 스위치부(306), 제2 스위치부(306)에서 선택 된 전압을 출력하는 출력버퍼(307) 및 저항열(304)을 포함한다. 여기서, 중간 버퍼(303)는 각각의 단 사이를 분리시키는 역할을 한다.

도3에서 도시된 10 비트 디지털/아날로그 변환기는 기존의 10 비트 디코더와 스위치를 이용한 전형적인 구동 방식에 비하여 회로의 면적을 감소시킬 수 있으나, 중간 버퍼의 오프셋 에러(Offset Error)에 의해 균일성 및 정확한 출력을 보장할 수 없게 되는 문제점이 있다.

도4는, SID(Society for Information Display) 2005에서 발표된 논문에서 제안된 10비트 디지털/아날로그 변환기를 나타낸 회로도이다.

도4에서 도시된 디지털/아날로그 변환기에는 도3에서 도시된 디지털/아날로그 변환기의 중간 버퍼(303)가 제거된다. 도4의 디지털/아날로그 변환기는 중간 버퍼(303)가 제거됨으로서 두 번째 단의 저항이 첫 번째 단의 출력에 영향을 미치는 로딩 효과(Loading Effect)가 나타난다. 이러한 로딩 효과를 감소시키기 위해서는 두 번째 단의 저항 값이 매우 커져야 한다. 이럴 경우, 다시 컬럼 드라이버 집적회로(Column Driver Integrated Circuit)의 면적을 증가시키게 된다.

도5는, [한국 특허 10-2004-0093227]에서 공개된 10 비트 디지털/아날로그 변환기를 나타낸 회로도이다.

도5에서 도시된 10 비트 디지털/아날로그 변환기의 첫 번째 단은 8 비트 디코더(501)와 제1 스위치부(502)를 포함한다. 두 번째 단은 출력 버퍼(505), 2 비트 디코더(503) 및 제2 스위치부(504)를 포함한다. 출력 버퍼(505)를 나타내는 회로에서 4개의 정극 입력 트랜지스터들의 크기는 모두 같고, 한 개의 부극 입력 트랜지 스터의 크기는 정극 입력 트랜지스터 크기의 4배가 된다. 여기서, 4개의 정극 입력 트랜지스터들은 하위 2 비트 신호에 따라 각각 첫 번째 단에서 출력된 인접한 두 개의 기준 전압 중 하나를 인가받게 된다. 따라서 출력 버퍼(505)는 4개의 정극 입력 트랜지스터에 인가되는 기준 전압에 따라 2 비트 디지털 신호를 아날로그 신호로 변환하는 역할을 한다.

도5에서 도시된 10 비트 디지털/아날로그 변환기는 출력 버퍼(505)의 오프셋 에러(Offset Error)가 2 비트 디지털 신호를 아날로그 신호로 변환하는 동작에 직접적으로 영향을 주기 때문에 균일성 및 정확한 출력을 보장할 수 없게 된다. 또한, 두 번째 단에서 3비트 이상을 구현하기 위해서는 출력 버퍼(505)에서 병렬로 연결된 정극 입력 트랜지스터 개수가 증가하기 때문에 전류 소모 역시 증가되는 문제가 있다.

이러한 문제점을 해결하기 위해 본 발명은 디지털/아날로그 변환기의 면적이 최소화되고, 출력의 정확성이 향상된 디스플레이 구동 장치를 제공한다.

본 발명의 일 실시 예에 따른 디스플레이 구동 장치는 다수의 기준전압들을 생성하고, 기준전압들 중 인접한 두 개의 기준전압들 간의 차이 값을 입력받아 보조 기준전압들을 생성하는 기준전압 생성부, M(M은 양의 정수)비트의 데이터 신호 중 상위 N비트(N은 M미만의 양의 정수) 데이터 신호에 따라 기준전압들 중 하나를 선택하여 제1 아날로그 신호를 출력하고, M비트의 데이터 신호 중 하위 (M-N)비트 데이터 신호에 따라 보조 기준전압들 중 하나를 선택하여 제2 아날로그 신호를 출력하는 디지털/아날로그 변환부 및 제1 아날로그 신호에서 제2 아날로그 신호를 가산 또는 감산하여 출력하는 출력부를 포함한다.

기준전압 생성부에서 생성된 기준전압들은 정극성 감마 기준전압 및 부극성 감마 기준전압을 포함하는 것이 바람직하다.

디지털/아날로그 변환부는 상위 N비트의 데이터 신호에 따라 기준전압들 중 하나를 선택하여 제1 아날로그 신호를 출력하는 제1 선택 스위치부 및 하위 (M-N)비트의 데이터 신호에 따라 보조 기준전압들 중 하나를 선택하여 제2 아날로그 신호를 출력하는 제2 선택 스위치부를 포함하는 것이 바람직하다.

출력부는 일단에 제1 아날로그 신호가 인가되는 제1 스위치, 일단이 제1 스위치의 타단에 접속된 입력 커패시터, 일단이 입력 커패시터의 타단에 접속되고 타단에 제2 아날로그 신호가 인가되는 제2 스위치 및 일단이 제2 스위치 일단에 접속된 제3 스위치를 포함하는 것이 바람직하다.

제1 스위치 및 입력 커패시터의 일단 사이에 설치된 더미(Dummy) 스위치를 더 포함하는 것이 바람직하다.

제1 및 제3 스위치에 제1 제어신호를 인가하고, 제2 스위치에 제1 제어신호의 역상인 제2 제어신호를 인가하는 것이 바람직하다.

제1 및 제2 스위치에 제1 제어신호를 인가하고, 제3 스위치에 제2 제어신호를 인가하는 것이 바람직하다.

출력부는 비반전 단자에 입력 커패시터의 일단이 접속되고, 반전 단자에 출력단이 서로 접속된 출력버퍼를 더 포함하는 것이 바람직하다.

제1, 제2 및 제3 스위치는 모스 트랜지스터인 것이 바람직하다.

본 발명에 따른 디스플레이 구동 장치는 데이터 신호를 처리하는 기준전압 간에 선형특성을 이용함으로서 출력의 정확성이 향상되고, 출력부의회로구조를 단순화시킴으로서 장치 구현에 사용되는 소자의 수가 감소되어, 전체적인 면적이 감소되는 효과가 있다.

이하에는 첨부된 도면을 참조하여 일 실시 예에 따른 디스플레이 구동 장치를 설명한다.

도6 내지 도8은 본 발명의 일 실시 예에 따른 디스플레이 구동 장치를 나타낸 도면이다.

도6을 참조하면, 본 발명의 일 실시 예에 따른 디스플레이 구동장치는 구동에 필요한 전원전압을 입력받아 다수의 기준전압들을 생성하고, 생성된 기준전압들 중 인접한 두 개의 기준전압들 간의 차이 값을 입력받아 보조 기준전압들을 생성하는 기준전압 생성부(600), M(M은 양의 정수)비트의 데이터 신호 중 상위 N비트(N은 M미만의 양의 정수) 데이터 신호에 따라 기준전압들 중 하나를 선택하여 제1 아날로그 신호(V_AL1)를 출력하고, M비트의 데이터 신호 중 하위 (M-N)비트 데이터 신호 에 따라 보조 기준전압들 중 하나를 선택하여 제2 아날로그 신호(V_AL2)를 출력하는 디지털/아날로그 변환부(610) 및 제1 아날로그 신호(V_AL1)에서 제2 아날로그 신호(V_AL2)를 가산 또는 감산하여 출력하는 출력부(620)를 포함한다.

기준전압 생성부(600)는 입력받은 전원전압을 저항열을 이용하여 분압함으로서 다수의 기준전압들을 생성하게 된다. 또한, 다수의 기준전압들 중 서로 인접한 두 개의 기준전압들 간의 차이 값을 입력받고, 그 값을 2^M-N등분한 보조 기준전압들을 생성한다.

먼저, 기준전압 생성부(600)에서 생성된 기준전압들은 정극성 감마 기준전압(Positive Gamma Reference) 및 부극성 감마 기준전압(Negative Gamma Reference)을 포함한다. 이러한 두 극성을 갖는 감마 기준전압들은 도9에서 도시된 바와 같이, 기준전압원(600)에 설치된 정극성 감마 기준전압원(601) 및 부극성 감마 기준 전압원(603)을 통해 정극성 감마 기준전압(Positive Gamma Reference) 및 부극성 감마 기준전압(Negative Gamma Reference)으로 각각 생성될 수 있다.

다음, 보조기준전압은 서로 인접한 기준전압들 간의 일정한 차이 값을 입력받아 생성되므로 기준전압 및 보조기준전압 간에 선형 특성을 갖게 된다. 선형적 특성을 이용한 보조기준전압을 사용하여 출력간의 정확성이 향상될 수 있다. 이러한 선형 특성을 갖는 보조기준전압들은 기준전압원(600)에 설치된 저항열을 이용한 보조기준전압원(605)을 통해 생성될 수 있다. 기준전압 생성부(600)에서 생성된 정극성 감마 기준전압들, 부극성 감마 기준전압들 및 선형 특성을 갖는 보조기준전압 들은 각각 디지털/아날로그 변환부(610)로 공급된다.

디지털/아날로그 변환부(610)는 상위 N비트의 데이터 신호에 따라 기준전압들 중 하나를 선택하여 제1 아날로그 신호(V_AL1)를 출력하는 제1 선택 스위치부(611) 및 하위 (M-N)비트의 데이터 신호에 따라 보조 기준전압들 중 하나를 선택하여 제2 아날로그 신호(V_AL2)를 출력하는 제2 선택 스위치부(613)를 포함한다.

기준전압 생성부(600)에서 생성된 정극성 감마 기준전압 및 부극성 감마 기준전압을 포함한 다수의 기준전압들은 디지털/아날로그 변환부(610)에 설치된 제1 선택 스위치부(611)의 스위치들로 각각 입력되고, 다수의 보조기준전압들은 제2 선택 스위치부(613)의 스위치들로 각각 입력된다. 이와 함께, 디지털/아날로그 변환부(610)는 래치단에서 출력된 M비트의 데이터 신호를 입력받는다. M비트의 데이터 신호 중 상위 N비트 데이터 신호는 제1 선택 스위치부(611)에 인가되고, 하위 (M-N)비트의 데이터 신호는 제2 선택 스위치부(613)에 인가된다. 제1 선택 스위치부(611)에는 N비트의 데이터 신호를 입력받기 위해서 다수의 스위치들이 설치된다. 제1 선택 스위치부(611)는 상위 N비트 데이터 신호에 따라, 다수의 기준전압들 중 하나를 선택하여 제1 아날로그 신호(V_AL1)를 출력하게 된다. 제2 선택 스위치부(613)에는 (M-N)비트의 데이터 신호를 입력받기 위해서 다수의 스위치들이 설치된다. 제2 선택 스위치부(613)는 하위 (M-N)비트 데이터 신호에 따라, 입력된 보조기준전압들 중 하나를 선택하여 제2 아날로그 신호(V_AL2)를 출력하게 된다. 디지털/ 아날로그 변환부(610)에서 출력된 제1 및 제2 아날로그 신호(V_AL1, V_AL2)는 출력부(620)로 각각 입력된다. 보조기준전압은 인접한 기준전압들 간에 일정한 차이 값을 입력받아 생성되므로, 수십 mV 수준이다. 따라서 제2 선택 스위치부(613)와 (M-N)비트 디코더는 낮은 전압레벨로 구동 가능하므로, 이들에 설치된 다수의 스위치들의 크기를 감소시킬 수 있다. 또한, 제2 선택 스위치부(613)와 (M-N)비트 디코더(추가)의 크기를 감소시킴으로서, 디스플레이 구동 장치에서 디지털/아날로그 변환부(610)가 차지하는 면적이 감소될 수 있다.

도7 및 도8을 참조하면, 출력부(620)는 제1 스위치(M1), 제2 스위치(M2), 제3 스위치(M3) 및 입력 커패시터(C)를 포함한다. 제1 스위치(M1)의 일단에는 제1 아날로그 신호(V_AL1)가 인가되고, 타단은 입력 커패시터(C)의 일단과 접속된다. 입력 커패시터(C)의 타단은 제2 스위치(M2)의 일단과 접속된다. 제2 스위치(M2)의 타단에는 제2 아날로그 신호(V_AL2)가 인가된다. 제3 스위치(M3)의 일단은 제2 스위치(M2)의 타단과 입력 커패시터(C)의 타단 사이에 접속된다. 또한, 출력부(620)는 반전 단자, 비반전 단자 및 출력단을 포함하는 출력버퍼(623)를 포함한다. 출력버퍼(623)의 비반전 단자는 입력 커패시터(C)의 일단과 접속되고, 반전 단자는 출력단과 서로 접속된다.

이하에는 도7 및 도8을 참조하여, 출력부(620)에 인가되는 제어신호에 따른 구동 방식을 설명한다.

첫 번째로, 도7에서 도시된 바와 같이, 출력부(620)의 제1 및 제3 스위치(M1, M3)에 제1 제어신호(Φ1)가 인가되고, 제2 스위치(M2)에 제1 제어신호(Φ1)의 역상인 제2 제어신호(Φ2)가 인가된다.

먼저, 제1 제어신호(Φ1)가 하이(High)상태이고, 제2 제어신호(Φ2)가 로우(Low)상태인 경우, 제1 스위치(M1) 및 제3 스위치(M3)는 턴 온(Turn On)되고, 제2 스위치(M2)는 턴 오프(Turn Off)된다. 이에 따라, 입력 커패시터(C)에는 제1 아날로그 신호(V_AL1)에 상응하는 전압이 충전된다. 이후, 제1 제어신호(Φ1)는 로우(Low)상태, 제2 제어신호(Φ2)는 하이(High)상태가 될 경우, 제1 및 제3 스위치(M1, M3)는 턴 오프(Turn Off)되고, 제2 스위치(M2)는 턴 온(Turn On)된다. 출력부(620)는 제1 스위치(M1)의 온/오프(On/Off) 동작 시, 입력 커패시터(C)의 일단으로 원치 않는 전하의 이동을 막기 위한 더미 스위치(Dummy Switch)(M4)를 더 포함한다. 더미 스위치(M4)는 제1 스위치(M1)의 타단과 입력 커패시터(C)의 일단 사이에 접속된다. 입력 커패시터(C)에는 제2 스위치(M2)의 턴 온(Turn On)에 의해 제2 아날로그 신호(V_AL2)에 상응하는 전압이 충전된다. 이에 따라, 입력 커패시터(C)는 제1 아날로그 신호(V_AL1)에 상응하는 전압에서 제2 아날로그 신호(V_AL2)에 상응하는 전압만큼이 더 충전된다. 따라서 제1 및 제3 스위치(M1, M3)에 인가되는 제1 제어신호(Φ1) 및 제2 스위치(M2)에 인가되는 제2 제어신호(Φ2)에 따라 입력 커패시터(C)의 일단에는 제1 및 제2 아날로그 신호(V_AL1, V_AL2)가 충전된다. 입력 커패시터(C)의 일단은 출력버퍼(623)의 비반전 단자에 접속되므로, 출력부(620)는 제1 아날로그 신호(V_AL1)에 상응하는 전압과 제2 아날로그 신호(V_AL2)에 상응하는 전압이 더해진 전압을 출력하게 된다.

두 번째로, 도8에서 도시된 바와 같이, 출력부(620)의 제1 및 제2 스위치(M1, M2)에 제1 제어신호(Φ1)를 인가되고, 제3 스위치(M3)에 제2 제어신호(Φ2)를 인가된다.

먼저, 제1 제어신호(Φ1)가 하이(High)상태이고, 제2 제어신호(Φ2)가 로우(Low)상태인 경우, 제1 스위치(M1) 및 제2 스위치(M2)는 턴 온(Turn On)되고, 제3 스위치(M3)는 턴 오프(Turn Off)된다. 이에 따라, 입력 커패시터(C)의 일단에는 제1 아날로그 신호(V_AL1)가 충전되고, 타단에는 제2 아날로그 신호(V_AL2)가 충전된다. 이후, 제1 제어신호(Φ1)는 로우(Low)상태, 제2 제어신호(Φ2)는 하이(High)상태가 될 경우, 제1 및 제2 스위치(M1, M2)는 턴 오프(Turn Off)되고, 제3 스위치(M3)는 턴 온(Turn On)된다. 여기서 제3 스위치(M3)의 타단이 접지될 경우, 입력 커패시터(C)의 타단에 충전된 제2 아날로그 신호(V_AL2)가 0V(접지)으로 방전된다. 이에 따라, 입력 커패시터(C)의 일단에는 제1 아날로그 신호(V_AL1)에서 제2 아날로그 신호(V_AL2)의 크기만큼 방전된다. 따라서 입력 커패시터(C)의 일단은 출력버퍼(623)의 비반전 단자에 접속되므로 출력부(620)는 제1 아날로그 신호(V_AL1)에서 제2 아날로그 신호(V_AL2)가 감산된 값을 출력하게 된다. 따라서 도7 및 도8에서 도시된 제1, 제2, 제3 스위치(M1, M2, M3) 및 입력 커패시터(C)를 포함하는 출력부(620)는 기능적으로 가감산기(Adder-Subtracter)(621)로 명칭 할 수 있다.

출력부(620)는 입력 커패시터(C)의 양단에 충/방전되는 전압이 동일하게 변화되는 특성을 이용하므로 디지털/아날로그 변환기의 출력은 정전용량의 비율 및 크기에 의존하지 않는다. 따라서 출력부(620)에서 사용되는 커패시터의 수를 줄일 수 있으므로, 출력부(620)의 회로구조가 단순화되며, 전체적으로는 디스플레이 구 동 장치의 면적이 감소될 수 있다.

도9는 본 발명의 일 실시 예에 따른 디스플레이 구동 장치의 전체적인 구조를 나타낸 도면이다.

도9와 같이, 본 발명에 따른 디스플레이 구동 장치는 M비트 데이터 신호 중 상위 N비트 데이터 신호에 따라 정극성 감마 기준전압원(601)에서 생성된 정극성 감마 기준전압(Positive Gamma Reference)들 중 하나를 선택하고, 하위 (M-N)비트 데이터 신호에 따라 보조 기준전압원(605)에서 생성된 보조기준전압들 중 하나를 선택하는 디지털/아날로그 변환부(610) 및 제1 아날로그 신호(V_AL1)에서 제2 아날로그 신호(V_AL2)를 가산하여 출력하는 출력부(620)를 단위로 하고, M비트 데이터 신호 중 상위 N비트 데이터 신호에 따라 부극성 감마 기준전압원(603)에서 생성된 부극성 감마 기준전압(Negative Gamma Reference)들 중 하나를 선택하고, 하위 (M-N)비트 데이터 신호에 따라 보조 기준전압원(605)에서 생성된 보조기준전압들 중 하나를 선택하는 디지털/아날로그 변환부(610) 및 제1 아날로그 신호(V_AL1)에서 제2 아날로그 신호(V_AL2)를 감산하여 출력하는 출력부(620)를 단위로 하여 설치될 수 있다. 따라서 도9에서 도시된 디스플레이 구동 장치는 입력되는 정극성 감마 기준 전압들 및 부극성 감마 기준 전압들에 따라, 앞에서 설명한 제1 및 제2 제어신호(Φ1, Φ2)에 따른 구동방식을 이용하여 원하는 출력전압을 출력할 수 있다.

이상에서 보는 바와 같이, 본 발명이 속하는 기술 분야의 당업자는 본 발명 이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로 이해해야만 하고, 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.

도1 및 도2는 본 발명에 적용되는 일반적인 디스플레이 시스템의 구성을 나타낸 블록도

도3 내지 도5는 종래의 10비트 디스플레이 구동 장치를 나타낸 도면

도6 내지 9는 본 발명의 일 실시 예에 따른 디스플레이 구동 장치를 나타낸 도면

***** 도면의 주요부분에 대한 부호의 설명*****

600: 기준전압 생성부

610: 디지털/아날로그 변환부

611: 제1 선택 스위치부

613: 제2 선택 스위치부

620: 출력부

621: 가감산기(Adder-Subtracter)

623: 출력버퍼

Claims

다수의 기준전압들을 생성하고, 상기 기준전압들 중 인접한 두 개의 기준전압들 간의 차이 값을 입력받아 보조 기준전압들을 생성하는 기준전압 생성부;

M(M은 양의 정수)비트의 데이터 신호 중 상위 N비트(N은 M미만의 양의 정수) 데이터 신호에 따라 상기 기준전압들 중 하나를 선택하여 제1 아날로그 신호를 출력하고, 상기 M비트의 데이터 신호 중 하위 (M-N)비트 데이터 신호에 따라 상기 보조 기준전압들 중 하나를 선택하여 제2 아날로그 신호를 출력하는 디지털/아날로그 변환부; 및

상기 제1 아날로그 신호에서 상기 제2 아날로그 신호를 가산 또는 감산하여 출력하는 출력부;

를 포함하는 디스플레이 구동 장치.
제1항에 있어서,

상기 기준전압 생성부에서 생성된 상기 기준전압들은 정극성 감마 기준전압 및 부극성 감마 기준전압을 포함하는, 디스플레이 구동 장치.
제1항에 있어서,

상기 디지털/아날로그 변환부는,

상기 상위 N비트의 데이터 신호에 따라 상기 기준전압들 중 하나를 선택하여 상기 제1 아날로그 신호를 출력하는 제1 선택 스위치부; 및

상기 하위 (M-N)비트의 데이터 신호에 따라 상기 보조 기준전압들 중 하나를 선택하여 상기 제2 아날로그 신호를 출력하는 제2 선택 스위치부;

를 포함하는, 디스플레이 구동 장치.
제1항에 있어서,

상기 출력부는,

일단에 상기 제1 아날로그 신호가 인가되는 제1 스위치;

일단이 상기 제1 스위치의 타단에 접속된 입력 커패시터;

일단이 상기 입력 커패시터의 타단에 접속되고 타단에 상기 제2 아날로그 신호가 인가되는 제2 스위치; 및

일단이 상기 제2 스위치 일단에 접속된 제3 스위치;

를 포함하는, 디스플레이 구동 장치.
제4항에 있어서,

상기 제1 스위치의 타단 및 상기 입력 커패시터의 일단 사이에 접속된 더미(Dummy) 스위치를 더 포함하는, 디스플레이 구동 장치.
제4항에 있어서,

상기 제1 및 제3 스위치에 제1 제어신호를 인가하고, 상기 제2 스위치에 상 기 제1 제어신호의 역상인 제2 제어신호를 인가하는, 디스플레이 구동 장치.
제6항에 있어서,

상기 제1 및 제2 스위치에 상기 제1 제어신호를 인가하고, 상기 제3 스위치에 상기 제2 제어신호를 인가하는, 디스플레이 구동 장치.
제4항에 있어서,

상기 출력부는 반전 단자, 비반전 단자 및 출력단을 포함하는 출력버퍼를 더 포함하고,

상기 비반전 단자는 상기 입력 커패시터의 일단과 접속되고, 상기 반전 단자와 상기 출력단은 서로 접속된, 디스플레이 구동 장치.
제4항에 있어서,

상기 제1, 제2 및 제3 스위치는 모스 트랜지스터인, 디스플레이 구동 장치.