KR20140142178A

KR20140142178A - 다중 고조파 근사에 기초하는 전력 증폭기 효율과 관련된 회로 및 방법

Info

Publication number: KR20140142178A
Application number: KR20140067926A
Authority: KR
Inventors: 라몬 안토니오 벨트랑 리자라가
Original assignee: 스카이워크스 솔루션즈, 인코포레이티드
Priority date: 2013-06-03
Filing date: 2014-06-03
Publication date: 2014-12-11
Anticipated expiration: 2034-06-03
Also published as: US20170040961A1; CN104242829A; CN104242829B; US20140354356A1; KR102355260B1; US9705453B2; HK1200607A1; US9419568B2

Abstract

다중 고조파 근사치에 기초한 전력 증폭기 효율에 관한 회로들 및 방법들이 개시된다. 일부 실시예들에서, 무선 주파수(RF) 전력 증폭기의 다중 고조파 제어를 위해 출력 회로망 회로가 제공될 수 있다. 출력 회로망 회로는 전력 증폭기의 기본 주파수에 대해 구성된 임피던스 정합 회로망을 포함할 수 있다. 출력 회로망 회로는 임피던스 정합 회로망과 통신하는 광대역 고조파 트랩을 더 포함할 수 있다. 광대역 고조파 트랩은 기본 주파수와 연관된 복수의 고조파를 실질적으로 트래핑하도록 구성될 수 있다. 출력 회로망 회로는 광대역 고조파 트랩과 통신하는 쌍극 회로망을 더 포함할 수 있다. 쌍극 회로망은 광대역 고조파 트랩의 동작으로부터 기인하는 리액턴스들을 튜닝하도록 구성될 수 있다.

Description

다중 고조파 근사에 기초하는 전력 증폭기 효율과 관련된 회로 및 방법{CIRCUITS AND METHODS RELATED TO POWER AMPLIFIER EFFICIENCY BASED ON MULTI-HARMONIC APPROXIMATION}

<관련 출원의 상호 참조>

본원은 CIRCUITS AND METHODS RELATED TO POWER AMPLIFIER EFFICIENCY BASED ON MULTI-HARMONIC APPROXIMATION이라는 명칭으로 2013년 6월 3일자로 출원된 미국 가출원 제61/830,596호에 대해 우선권을 주장하며, 이에 따라 그 개시 내용 전체가 본 명세서에 참고로 반영된다.

<기술 분야>

본 발명은 일반적으로 무선 주파수(RF) 기술에 관한 것으로서, 구체적으로는 다중 고조파 근사(multi-harmonic approximation)에 기초하는 전력 증폭기 효율과 관련된 회로 및 방법에 관한 것이다.

전력 증폭기(PA)의 효율은 셀룰러 전화 및 기지국과 같은 무선 통신 시스템에서 중요한 관심사인데, 그 이유는 그러한 효율이 배터리 효율, 발열 및 비용과 같은 동작 팩터들에 영향을 미칠 수 있기 때문이다. 상이한 PA 동작 클래스들은 고효율 및 출력 전력 능력을 유도할 수 있다. 예를 들어, 이상적인 클래스-E PA는 100%에 가까운 효율을 달성할 수 있다. 그러나, 고주파수들에서, 클래스-E PA 동작은 통상적으로 디바이스 드레인 기생(parasitic)에 의해 제한된다. 따라서, 일반적으로는 진정한 과도 동작이 불가능하다.

일부 구현들에서, 본 발명은 무선 주파수(RF) 전력 증폭기의 다중 고조파 제어를 위한 출력 회로망 회로와 관련된다. 출력 회로망 회로는 전력 증폭기의 기본 주파수(f₀)를 위해 구성된 임피던스 정합 회로망을 포함한다. 출력 회로망 회로는 임피던스 정합 회로망과 통신하는 광대역 고조파 트랩(trap)을 더 포함한다. 광대역 고조파 트랩은 기본 주파수와 관련된 복수의 고조파를 실질적으로 트래핑하도록 구성된다. 출력 회로망 회로는 광대역 고조파 트랩과 통신하는 쌍극(dipole) 회로망을 더 포함한다. 쌍극 회로망은 광대역 고조파 트랩의 동작으로부터 발생하는 리액턴스들을 튜닝하도록 구성된다.

일부 실시예들에서, 전력 증폭기는 클래스-E 전력 증폭기일 수 있다. 클래스-E 전력 증폭기는 증폭 트랜지스터의 드레인 노드를 포함할 수 있으며, 따라서 쌍극 회로망의 입력이 드레인 노드에 결합된다. 광대역 고조파 트랩의 입력이 쌍극 회로망의 출력에 결합될 수 있다. 임피던스 정합 회로망의 입력이 광대역 고조파 트랩의 출력에 결합될 수 있다.

일부 실시예들에서, 쌍극 회로망은 제1 경로와 제2 경로의 병렬 결합을 포함할 수 있으며, 제1 경로는 커패시턴스를 포함하고, 제2 경로는 인덕턴스를 포함한다. 쌍극 회로망의 제1 경로는 커패시턴스와 직렬인 인덕턴스를 더 포함할 수 있다. 쌍극 회로망의 제2 경로는 인덕턴스와 직렬인 커패시턴스를 더 포함할 수 있다.

일부 실시예들에서, 쌍극 회로망의 제2 경로는 인덕턴스와 직렬인 커패시턴스를 더 포함할 수 있다. 일부 실시예들에서, 쌍극 회로망은 제1 경로와 제2 경로의 병렬 결합과 직렬인 커패시턴스 또는 인덕턴스를 더 포함할 수 있다.

일부 실시예들에서, 광대역 고조파 트랩은 대역 통과 회로망과 저역 통과 회로망의 병렬 결합을 포함할 수 있다. 대역 통과 회로망은 직렬로 접속된 제1 인덕턴스, 제2 인덕턴스, 제1 커패시턴스 및 제2 커패시턴스를 포함할 수 있으며, 제1 및 제2 인덕턴스들 사이의 노드로부터 제3 커패시턴스를 통해 그라운드로의 용량성 결합, 및 제1 및 제2 커패시턴스들 사이의 노드로부터 제3 인덕턴스를 통해 그라운드로의 유도 결합을 갖는다. 저역 통과 회로망은 직렬로 접속된 제3 인덕턴스, 제4 인덕턴스 및 제5 인덕턴스를 포함할 수 있으며, 제3 및 제4 인덕턴스들 사이의 노드로부터 제5 커패시턴스를 통해 그라운드로의 용량성 결합, 및 제4 및 제5 인덕턴스들 사이의 노드로부터 제6 커패시턴스를 통해 그라운드로의 용량성 결합을 갖는다.

일부 실시예들에서, 임피던스 정합 회로망은 직렬로 접속된 제1 및 제2 인덕턴스들 및 제1 및 제2 인덕턴스들 사이의 노드와 그라운드를 결합하는 커패시턴스를 갖는 T 회로망을 포함할 수 있다.

일부 실시예들에서, 광대역 고조파 트랩 및 쌍극 회로망은 다수의 다중 고조파에 대한 원하는 임피던스 및 리액턴스를 제공하도록 구성될 수 있다. 다중 고조파들은 2f₀ 이상인 주파수들을 포함한다. 다중 고조파들은 2f₀ 내지 10f₀을 포함한다. 광대역 고조파 트랩은 2f₀, 3f₀ 및 4f₀을 억압하도록 구성될 수 있다.

일부 실시예들에서, 쌍극 회로망은 광대역 고조파 트랩에 의해 쇼트된 고조파 리액턴스들을 조정하도록 구성될 수 있다.

다양한 구현들에 따르면, 본 발명은 입력 및 출력을 갖는 증폭 스테이지를 포함하는 클래스-E 전력 증폭기와 관련된다. 증폭 스테이지는 무선 주파수(RF) 신호를 수신 및 증폭하도록 구성된다. 클래스-E 전력 증폭기는 증폭 스테이지의 출력에 결합되는 출력 회로망 회로를 더 포함한다. 출력 회로망 회로는 증폭 스테이지의 기본 주파수를 위해 구성된 임피던스 정합 회로망을 포함한다. 출력 회로망 회로는 임피던스 정합 회로망과 통신하는 광대역 고조파 트랩을 더 포함한다. 광대역 고조파 트랩은 기본 주파수와 관련된 복수의 고조파를 실질적으로 트랩핑하도록 구성된다. 출력 회로망 회로는 광대역 고조파 트랩과 통신하는 쌍극 회로망을 더 포함한다. 쌍극 회로망은 광대역 고조파 트랩의 동작으로부터 발생하는 리액턴스들을 튜닝하도록 구성된다.

다양한 가르침들에서, 본 발명은 증폭된 무선 주파수(RF) 신호를 처리하기 위한 방법과 관련된다. 이 방법은 증폭된 RF 신호의 기본 주파수에 대한 임피던스 정합을 포함한다. 이 방법은 기본 주파수와 관련된 복수의 고조파를 트랩핑하는 단계를 더 포함한다. 이 방법은 복수의 고조파의 트랩핑으로부터 발생하는 리액턴스들을 튜닝하는 단계를 더 포함한다.

일부 구현들에 따르면, 본 발명은 복수의 컴포넌트를 수용하도록 구성된 패키징 기판을 포함하는 전력 증폭기 모듈과 관련된다. 전력 증폭기 모듈은 패키징 기판 상에 구현된 전력 증폭기 회로를 더 포함한다. 전력 증폭기 회로는 입력 및 출력을 갖는 증폭 스테이지를 포함하고, 증폭 스테이지는 무선 주파수(RF) 신호를 수신 및 증폭하도록 구성된다. 전력 증폭기 회로는 증폭 스테이지의 출력에 결합된 출력 회로망 회로를 더 포함한다. 출력 회로망 회로는 전력 증폭기의 기본 주파수에 대해 구성된 임피던스 정합 회로망을 포함한다. 출력 회로망 회로는 임피던스 정합 회로망과 통신하는 광대역 고조파 트랩을 더 포함한다. 광대역 고조파 트랩은 기본 주파수와 관련된 복수의 고조파를 실질적으로 트랩핑하도록 구성된다. 출력 회로망 회로는 광대역 고조파 트랩과 통신하는 쌍극 회로망을 더 포함한다. 쌍극 회로망은 광대역 고조파 트랩의 동작으로부터 발생하는 리액턴스들을 튜닝하도록 구성된다.

일부 실시예들에서, 증폭 스테이지는 반도체 다이 상에 구현될 수 있다. 일부 실시예들에서, 출력 회로망 회로의 적어도 일부는 반도체 다이 상에 구현될 수 있다. 일부 실시예들에서, 출력 회로망 회로의 적어도 일부는 패키징 기판 상에 또는 그 안에 구현될 수 있다.

다양한 구현들에 따르면, 본 발명은 무선 주파수(RF) 시스템과 관련된다. RF 시스템은 송신기 및 송신기와 통신하는 전력 증폭기를 포함한다. 전력 증폭기는 송신기에 의해 생성되는 RF 신호를 증폭하도록 구성된다. RF 시스템은 전력 증폭기와 통신하는 출력 회로망을 더 포함한다. 출력 회로망은 증폭 스테이지의 기본 주파수에 대해 구성된 임피던스 정합 회로망을 포함한다. 출력 회로망은 임피던스 정합 회로망과 통신하는 광대역 고조파 트랩을 더 포함한다. 광대역 고조파 트랩은 기본 주파수와 관련된 복수의 고조파를 실질적으로 트랩핑하도록 구성된다. 출력 회로망은 광대역 고조파 트랩과 통신하는 쌍극 회로망을 더 포함한다. 쌍극 회로망은 광대역 고조파 트랩의 동작으로부터 발생하는 리액턴스들을 튜닝하도록 구성된다. RF 시스템은 출력 회로망과 통신하는 안테나를 더 포함한다. 안테나는 증폭된 RF 신호의 송신을 촉진하도록 구성된다.

일부 실시예들에서, RF 시스템은 기지국의 일부일 수 있다. 일부 실시예들에서, RF 시스템은 무선 디바이스 내에 구현될 수 있다.

여기서는 본 발명의 요약의 목적을 위해 본 발명의 소정 양태들, 장점들 및 새로운 특징들이 설명되었다. 그러한 장점들 모두가 본 발명의 임의의 특정 실시예에 따라 달성되지는 않을 수도 있다는 것을 이해해야 한다. 따라서, 본 발명은 여기서 교시되거나 제안될 수 있는 바와 같은 다른 장점들을 반드시 달성하지는 않고서 여기서 교시되는 바와 같은 하나의 장점 또는 장점들의 그룹을 달성하거나 최적화하는 방식으로 구현되거나 실시될 수 있다.

도 1a는 무선 주파수(RF) 응용들을 위한 이상적인 클래스-E 전력 증폭기(PA)의 일례를 나타낸다.
도 1b는 튜닝된 클래스-E PA의 일례를 나타낸다.
도 2a는 예시적인 UHF 광대역 고조파 트랩과 관련된 감쇠 프로필들을 나타낸다.
도 2b는 도 2a의 고조파 트랩으로서 기능할 수 있는 예시적인 회로를 나타낸다.
도 3은 광대역 트랩 감쇠 특성들의 일례를 나타낸다.
도 4는 본 명세서에서 설명되는 바와 같은 하나 이상의 특징을 갖는 클래스-E₁₀ PA의 예시적인 구성을 나타낸다.
도 5는 이상적인 클래스-E PA에 대한 드레인 전압 및 드레인 전류 파형들의 예들을 나타낸다.
도 6은 클래스-E₁₀ PA에 대한 드레인 전압 및 드레인 전류 파형들의 예들을 나타낸다.
도 7은 클래스-E₁₀ PA에 대한 측정된 드레인 효율 그래프의 일례를 나타낸다.
도 8은 클래스-E₁₀ PA에 대한 측정된 출력 전력 그래프의 일례를 나타낸다.
도 9는 본 명세서에서 설명되는 바와 같은 하나 이상의 특징을 갖는 무선 디바이스의 일례를 나타낸다.
도 10은 본 명세서에서 설명되는 바와 같은 하나 이상의 특징을 갖는 RF 시스템의 일례를 나타낸다.

존재하는 경우에 본 명세서에서 제공되는 제목들은 편의를 위한 것일 뿐이며, 청구 발명의 범위 또는 의미에 반드시 영향을 주지는 않는다.

고주파수들에서, 클래스-E 전력 증폭기들과 같은 일부 무선 주파수(RF) 전력 증폭기들의 동작은 디바이스 드레인 기생에 의해 제한될 수 있으며, 따라서 진정한 과도 동작은 통상적으로 불가능하다. 따라서, 송신 라인 또는 집중형 엘리먼트(lumped-element) 공진기들을 이용하는 제2 및/또는 제3 고조파 제어에 기초하여 고조파 근사화가 이용될 수 있다. 본 명세서에서 설명되는 바와 같은 하나 이상의 특징을 갖는 클래스-E 증폭기는 다중 고조파 회로망을 이용하여 고유 드레인에서의 디바이스 리액턴스들을 예를 들어 최대 10개의 고조파까지 제어하도록 구성될 수 있다. 클래스-E 증폭기들과 관련하여 설명되지만, 본 발명의 하나 이상의 특징은 다른 타입의 전력 증폭기들 내에 구현될 수도 있다는 것을 이해할 것이다.

전력 증폭기의 효율 향상은 예를 들어 배터리 수명, 발열 및/또는 운영비로 인해 셀룰러 전화 및 기지국과 같은 무선 통신 시스템들에서 중요한 관심사일 수 있다. 상이한 PA 동작 클래스들은 고효율 및 출력 전력 능력을 유도할 수 있다. 예를 들어, 클래스-E PA는 일부 상황들에서 대략 또는 거의 100%의 효율을 달성할 수 있다.

도 1a는 무선 주파수(RF) 응용들을 위한 이상적인 클래스-E 전력 증폭기(PA)의 일례를 나타낸다. 이 예에서는, 입력 RF 신호가 증폭 트랜지스터(Q1)의 게이트에 제공되는 것으로 도시되며, 증폭된 신호는 Q1의 드레인을 통해 출력되는 것으로 도시된다. Q1의 소스는 그라운드에 결합되는 것으로 도시된다. 증폭된 출력 신호는 임피던스에 대한 리액턴스(X)를 제공하는 인덕턴스, 및 출력 정합 회로망을 통해 전달되는 것으로 도시된다. Q1의 드레인은 커패시턴스를 통해 그라운드에 결합되는 것으로 도시된다. Q1의 드레인은 또한 초크(choke) RFC를 통해 전원 전압(V_DD)을 공급받는 것으로 도시된다. 따라서, Q1의 입력은 Z_in의 임피던스를 제공하며, Q1의 드레인의 하류의 PA 회로의 부분은 Z_VD의 임피던스를 제공한다.

그러한 이상적인 클래스-E PA에서의 최적의 진정한 과도 동작은 통상적으로 기본 주파수(f₀)에서 고유 드레인 커패시턴스 및 직렬 인덕턴스를 필요로 하며, 따라서 트랜지스터는 스위치로서 작용한다. 고주파수들에서, 드레인 기생은 진정한 과도 동작을 방해할 수 있으며, 튜닝된 클래스-E PA를 생성하기 위해 고조파 근사화가 구현될 수 있다.

도 1b는 그러한 튜닝된 클래스-E PA의 일례를 나타낸다. 도 1b에서, 드레인 커패시턴스(도 1a의 C) 및 직렬 인덕턴스(도 1a의 jX)는 그러한 튜닝된 클래스-E 구성을 제공하기 위해 각각 C_DS 및 L_DS의 값들을 갖는 것으로 도시된다. 전통적으로, 한 번에 하나 또는 2개의 고조파만이 제어된다. 예를 들어, 제2 고조파의 제어는 클래스-E₂ 구성을 생성한다. 제2 및 제3 고조파들 양자의 제어는 클래스-F_2,3 구성을 생성한다.

일부 구현들에서, 클래스-E₂ PA에 대해 달성될 수 있는 최대의 이론적 효율은 F. H. Raab, "Class-E -C and F power amplifiers based upon a finite number of harmonics", IEEE Trans. Microwave Theory Tech., vol. 49, no. 8, pp. 1462 - 1468, Aug. 2001에 설명된 바와 같은 이상적인 디바이스를 사용할 때 70.7%이고, 클래스-F_2,3 PA에 대해서는 81.65%이다. 그러한 PA들은 도 1에 도시된 바와 같은 "가상 드레인"(Z_VD)에서의 각각의 고조파 및 f₀에서의 필요한 임피던스들을 갖는 것으로 가정된다. 제2 고조파만을 이용하는 PA 효율 향상이 유리할 수 있지만, 고주파 클래스-E 증폭기와 같은 일부 전력 증폭기들에 대해 제어되는 고조파들의 수를 증가시킴으로써 더 높은 효율들이 달성될 수 있다. 주어진 고조파에서의 Z_VD에서의 필요한 또는 원하는 리액턴스를 제공하기 위해 고조파 공진기들 및 임피던스 조정 회로망들이 사용될 수 있는 반면, 추가적인 회로망이 f₀에서의 필요한 또는 원하는 임피던스를 제공할 수 있다.

통상적으로, 그러한 회로망들은 고유한 협대역 특징을 갖는 송신 라인 스터브들 또는 LC 공진기들에 기초할 수 있으며, 그러한 협대역 특징은 그들로 하여금 전기적 길이 또는 컴포넌트 값들의 변화에 민감하게 하여, 정밀한 튜닝이 필요하게 된다.

(예를 들어, F. H. Raab, "Idealized operation of the class E tuned power amplifier," IEEE Trans. Circuits Syst., vol. CAS-24, pp. 725-735, Dec. 1977에 설명된 바와 같이) 고전 방정식들로부터 계산된 드레인 임피던스들에 기초하는 클래스-E PA 동작에 대한 다중 고조파 근사화의 설계 기술과 관련된 예들이 본 명세서에서 설명된다. 일부 구현들에서는, 광대역 고조파 트랩이 제4 고조파까지 효과적으로 억압할 수 있다. 그러나, 예를 들어, 컴퓨터 시뮬레이션들은 제5 내지 제10 고조파들의 경우에 억압이 Z_VD에서의 차선의 네거티브 리액턴스 크기조차도 유도하지 못한다는 것을 보여준다. 일반적으로, 드레인 파형 형상들은 통상적으로 이상적인 클래스-E PA의 형상들과 유사하며, 시뮬레이션된 피크 드레인 효율은 예를 들어 f₀=400MHz에서 이상적인 디바이스에 대해 11.58-W 출력 전력에서 약 90%이다.

진정한 과도 및 제2 고조파 클래스-E PA

다중 고조파 회로망의 이익들을 대조하기 위하여, 고전(예로서, F. H. Raab, "Idealized operation of the class E tuned power amplifier," IEEE Trans. Circuits Syst., vol. CAS-24, pp. 725-735, Dec. 1977) 및 제2 고조파 클래스-E PA(예로서, R. Beltran and F.H. Raab, "Lumped-element Output Networks for High-efficiency Power Amplifiers," MTT Int. Microwave Symposium Anaheim, CA, May 23-28, 2010)의 설계가 비교될 수 있다. 설명의 목적을 위해, 모든 설계들에 대해 선택된 디바이스는 RF3931 GaN FET이며, 통상적으로 안전한 디바이스 동작을 보증하는 약 15V의 전원 전압(V_DD)에 타겟 출력 전력은 약 11.5W이다.

진정한 과도 클래스-E PA (고전 설계): 예시적인 11.5W 출력 전력 및 유효 전원 전압 V_eff=14.13V(R_ON~0.45Ω)를 갖는 (예를 들어, 도 1에서와 같은) 진정한 클래스-E PA는 최적 동작에 대해 400 MHz에서 7.3 pF의 커패시턴스를 나타내는 B_S = 0.1836/R₀의 션트 드레인 서셉턴스를 필요로 한다. 예시적인 GaN FET의 경우, 15V V_DD에서 약 17 pF의 기생 션트 커패시턴스가 존재하며, 따라서 진정한 과도 동작은 불가능하다.

제2 고조파 튜닝된 클래스-E PA (클래스- E ₂ ): 클래스-E₂ PA의 디바이스 고유 드레인(Z_VD)에서의 최적의 임피던스들이 예를 들어 R. Beltran and F.H. Raab, "Lumped-element Output Networks for High-efficiency Power Amplifiers," MTT Int. Microwave Symposium Anaheim, CA, May 23-28, 2010, 및 F. H. Raab, "Class-E -C and F power amplifiers based upon a finite number of harmonics", IEEE Trans. Microwave Theory Tech., vol. 49, no. 8, pp. 1462 - 1468, Aug. 2001에 설명된 기술들에 의해 얻어질 수 있다. 설계 프로세스는 최대 효율 및 출력 전력 능력을 위해 다음과 같은 예시적인 파형 계수들, 즉

및

을 이용할 수 있다. 유효 전원 전압 V_eff=14.13V는

의 드레인 전압 및

의 출력 전압의 f₀ 성분을 유도할 수 있으며 여기서

이다. i_Dmax = 3.352 A의 피크 드레인 전류를 선택하면, DC 입력 전류는

이며, 드레인 전류의 f₀ 성분은

이다. 결과적으로, 출력 전력은 P₀ = (V_OmI_Om)/2 = 11.5 W이고, DC 입력 전력은 P_in = V_DD·I_DC = 17.265 W이다. 따라서, 그러한 구성에서의 클래스-E₂ PA에 대한 효율은 약 66.6%이다.

f₀ 임피던스의 크기는

에 의해 주어질 수 있는데, 그 이유는

이기 때문이며, 따라서 디바이스 드레인에서의 f₀ 임피던스는 Z_VD = Z₁ = R₁ + jR₁ = 8.68 + j8.68 Ω이고, 2f₀에 대해 리액턴스는 X₂ = -j1.414R₁ = -j12.28 Ω이다. 따라서, 도 1의 예시적인 출력 회로망 설계는 전기적 길이 조정 회로망, 2f₀ 공진기 및 f₀ 임피던스 정합 회로망을 포함할 수 있다.

클래스-E 동작에 대한 다중- 고조파 근사

클래스-E 동작에 대한 다중-고조파 근사는 본 명세서에서 설명된 고전적인 수학식들에 기초할 수 있다. 진정한-과도 이상적인 클래스-E PA의 최적의 드레인 임피던스 Z_VD는 통상 (1+j1.15)R₀의 직렬 부하 리액턴스 및 B_S=0.1836/R₀의 드레인 션트 서셉턴스를 필요로 한다. 이들을 결합하면, f₀ 드레인 임피던스는 Z_VD=(1.526+j1.106)·R₀이고, n차 고조파에 대해서는, 예시적인 부하 저항 R₀=10Ω에 대하여 표 1에서 도시된 바와 같이, 최적의 리액턴스는 Xn=-j5.4466·R₀/n이다. 이들 임피던스와 전술한 클래스-E₂ 근사에 대한 임피던스들 간의 차이에 대해 주목할 수 있다.

예시적인 설계는 실제 구현들을 위해 요구되는 것보다 통상 더 많은 Z_VD에서의 최대 10개의 고조파들을 가정하여 유한한 수의 고조파들에 기초한다. 그러나, 출력 전력, DC 입력 전류, 피크 드레인 전압 및 전류 등의 PA 파라미터들은 본 명세서에서 설명된 수학식들을 이용하여 계산될 수 있는데, 다음에 도시되는 바와 같이, 드레인 파형들에서 10개의 고조파 컴포넌트들은 진정한-과도 설계에 대한 근사를 위해 충분한 것으로 보이기 때문이다.

V_DD=15V, V_eff=14.13V의 예시적인 값들을 이용하면, 예시적인 부하 저항은 예상되는 출력 전력 P₀=0.577·(V_eff)²/R₀=11.52W에 대하여 R₀=10Ω으로 설정된다. DC 입력 전류는 I_DC=V_DD/(1.73·R₀)=0.867A이고, DC 입력 전력 P_DC=13W가 산출된다. 따라서, 효율은 88.4%이다. Z_VD로 표시되는 f₀ 임피던스 및 최적의 리액턴스 크기들은 표 1에 요약되어 있다.

출력 회로망 설계 및 다중- 고조파 제어: 설계 파라미터들을 유효하게 유지하기 위하여, 출력 회로망은 Z_VD에서의 요구되는 또는 선택되는 임피던스 및 리액턴스들을, 각각의 고조파 주파수에서 불편한 단일 공진기 및 조정 회로망 없이, 가능한 많은 고조파들로서 나타내도록 구성될 수 있다. 예를 들어, PA 출력으로부터 디바이스 드레인으로의, 부하 회로망은 (a) f₀ 정합 회로망; (b) 광대역 고조파 트랩; (c) 병렬 LC 직렬 공진기 쌍극을 포함할 수 있다. 그러한 컴포넌트들뿐만 아니라 그러한 컴포넌트들의 조합에 관련된 예들은, 본 명세서에서 매우 상세하게 설명된다.

일부 구현들에서, 고조파 트랩으로서 사용되는 광대역 대역 저지 회로망의 이점은, 예를 들어, 단일 송신 라인 또는 LC 공진기보다 더 넓은 고조파 억제를 포함할 수 있다.

일부 구현들에서, 예시적인 회로망은, 예시적인 PA f₀가 400MHz이기 때문에, 더 낮은 UHF 대역에서 동작하기 위해 집중형 엘리먼트들에 기초할 수 있다. 그러한 회로망 응답의 예가 도 2a에 도시되어 있다. 단일 1/4 파장 송신 라인 또는 LC 공진기는 감쇠 대역의 가장자리들 사이의 단일 주파수에서 최대 또는 증가된 감쇠를 나타낼 수 있다.

일부 구현들에서, 감쇠 대역 또는 노치(notch) 깊이는 공진기들의 수 및 Q(퀄리티 팩터)에 의존할 수 있다. 도 2b는, 일부 실시예들에서, 광대역 노치 응답이 대역통과 및 저역통과 회로망을 병렬로 접속함으로써 달성될 수 있다는 것을 도시한다. 도 2b의 예에서, 예시적인 대역통과 회로망은 입력과 출력 사이에 직렬로 배열된 인덕턴스들(L1, L2)과 커패시턴스들(C2, C3)을 포함하는 것으로서 도시된다. L1과 L2 사이의 노드는 커패시턴스 C1에 의해 그라운드에 결합되는 것으로 도시된다. C2와 C3 사이의 노드는 인덕턴스 L3에 의해 그라운드에 결합되는 것으로 도시된다. 또한 도 2b에는, 예시적인 저역통과 회로망이, 앞서 얘기한 L1, L2, C2, C3의 배열과 병렬이 되도록 입력과 출력 사이에 직렬로 배열된 인덕턴스들(L4, L5, L6)을 포함하는 것으로서 도시된다. L4와 L5 사이의 노드는 커패시턴스 C4에 의해 그라운드에 결합되는 것으로 도시된다. L5와 L6 사이의 노드는 커패시턴스 C5에 의해 그라운드에 결합되는 것으로 도시된다. 일부 실시예들에서, 이러한 유형들의 예시적인 구조들이 공진기 Q가 고려 대상이 아닌 경우에 구현될 수 있다.

예시적인 400MHz f₀ PA에 대한 광대역 고조파 트랩으로서 기능하기 위해, 저역통과 필터의 예시적인 3-dB 차단 주파수가 PA f₀와 2f₀ 사이에서 설정되어, 2f₀ 감쇠를 허용할 수 있다(예를 들어 도 2a). 한편, 대역통과 필터의 하위 3-dB 차단 주파수는 필터가 가능한 가장 높은 고조파를 감쇠하도록 설정될 수 있다(예를 들어, 도 2a).

감쇠 기울기는 필터 차수(섹션의 수)의 함수일 수 있다. 그러나, 입력 신호가 대역통과 및 저역통과 필터를 통해 출력에 결합될 때, 이들 두 필터의 조합은 더 적은 독립 필터 섹션들을 이용하여 도 3에 도시된 바와 같이 광대역 감쇠 깊이 응답을 생성할 수 있다. 5개 섹션의 저역통과 필터 및 광대역 대역통과 필터를 가진 예시적인 회로망이 도 2b에 도시되어 있다.

도 2b의 예시적인 회로망은 제2, 제3 및 제4 고조파(2f ₀ , 3f ₀ 및 4f ₀ )를 효과적으로 억제할 수 있다. 일부의 실시예들에서, 쌍극 회로망은 고조파 트랩에 의해 고조파 리액턴스들을 조정하도록 구성될 수 있다. 이러한 기능은, 예를 들어, Z_VD에서 바람직한 임피던스를 생성하도록 필요한 또는 바람직한 리액턴스/위상-시프트를 제공하는 병렬 LC 직렬 회로망에 의해 구현될 수 있다. 이러한 쌍극 회로망과 관련된 예시들은 도 4를 참조하여 본 명세서에 기술된다. 쌍극 회로망과 연관된 설계 방정식들은, 예를 들어, Zverev, A.I. "Handbook of filters synthesis". John Wiley, New York, 1967에서 찾을 수 있다. 일부의 실시예들에서, 임의의 고조파 주파수에서의 쌍극 회로망의 등가 리액턴스는 Z_VD 리액턴스가 표 1에 도시된 바와 같이 조정되도록 특정될 수 있다.

도 4는 본 명세서에 기술된 하나 이상의 피처들을 갖는 클래스-E10 PA(100)의 예시적인 구성을 도시한다. PA(100)는 입력 노드(102) 및 출력 노드(112)를 갖는 것으로 도시된다. 도 4의 예시에서, 입력 노드(102)와 노드(106) 사이의 PA(100)의 일부분은 도 1b를 참조하여 본 명세서에 기술된 예시와 유사할 수 있다. 그러나, 도 4의 예시에서 인덕턴스 L_DS 및 커패시턴스 C_DS의 값들은, 임의의 동작 주파수에 대하여, 도 1b의 인덕턴스 L_DS 및 커패시턴스 C_DS의 값들과 동일할 수 있거나 또는 동일하지 않을 수 있다는 것이 이해될 것이다.

일부의 실시예들에서, PA(100)의 일부분(120)은 반도체 다이와 같은 패키지 디바이스에 구현될 수 있다. 그외의 실시예들에서, 반도체 다이는 예시적인 부분(120)보다 많거나 또는 적은 컴포넌트들을 포함할 수 있다. 일부의 실시예들에서, PA(100)의 컴포넌트들 중 일부 또는 모두는 PA 모듈(PAM)과 같은 패키지 모듈로서 구현될 수 있다.

도 4의 예시에서, 노드(106)에서 (도 1b의) 튜닝된 클래스-E PA와 유사한 부분의 출력은 RF 초크를 통해 전원 전압 V_DD에 결합되는 것으로 도시된다. 또한, 노드(106)와 출력 노드(112) 사이의 경로는 노드들(106 및 108) 사이에 쌍극 섹션을 포함하고, 노드들(108 및 110) 사이에 광대역 대역 저지 섹션(broadband bandstop section)을 포함하고, 노드들(110 및 112) 사이에 기본 주파수 정합 섹션(fundamental-frequency match section)을 포함하는 것으로 도시된다.

쌍극 섹션은 노드들(106 및 108) 사이에 병렬로 접속되는 2개의 LC 회로들을 포함하는 것으로 도시된다. 제1 LC 회로는 인덕턴스 L_S1 및 커패시턴스 C_S1을 포함하는 것으로 도시된다. 제2 LC 회로는 인덕턴스 L_S2 및 커패시턴스 C_S2를 포함하는 것으로 도시된다.

광대역 대역 저지 섹션은 노드들(108 및 110) 사이에서 대역 통과 회로망 및 저역 통과 회로망의 병렬 조합을 포함할 수 있다. 더 구체적으로, 대역 통과 회로망은 노드들(108 및 110) 사이에 직렬로 배열되는 인덕턴스들 및 커패시턴스들(L₁, L₂, C₂, C₃)을 포함할 수 있다. L₁과 L₂ 사이의 노드는 커패시턴스 C₁에 의해 그라운드에 결합되는 것으로 도시된다. C₂와 C₃ 사이의 노드는 커패시턴스 C₄에 의해 그라운드에 결합되는 것으로 도시된다. 저역 통과 회로망은, 대역 통과 회로망의 L₁, L₂, C₂, C₃의 전술한 배열과 병렬이 되도록 노드들(108 및 110) 사이에 직렬로 배열되는 인덕턴스들(L₃, L₄, L₅)을 포함할 수 있다. L₃와 L₄ 사이의 노드는 커패시턴스 C₅에 의해 그라운드에 결합되는 것으로 도시된다. L₄와 L₅ 사이의 노드는 커패시턴스 C₆에 의해 그라운드에 결합되는 것으로 도시된다.

기본 주파수 정합 섹션은, 노드들(110 및 112) 사이에 직렬로 배열되는 송신 라인 엘리먼트 T_L1, 인덕턴스 L₆ 및 인덕턴스 L₇을 포함할 수 있다. L₆와 L₇ 사이의 노드는 커패시턴스 C₇에 의해 그라운드에 결합되는 것으로 도시된다.

일부의 실시예들에서, 노드들(106 및 108) 사이의 쌍극 섹션은, 드레인 노드(104)에 제공되는 리액턴스들을 제어 및/또는 튜닝하여 가능한 다수의 고조파 또는 원하는 다수의 고조파의 트래핑을 야기할 수 있다. 도 4에 도시된 쌍극 섹션의 구성은 예시이고, 그외의 쌍극 구성들이 또한 구현될 수 있다는 것이 이해될 것이다. 예를 들어, 노드들(106 및 108) 사이에서, 커패시턴스 및 인덕턴스의 병렬 조합에 커패시턴스가 직렬로 접속될 수 있다. 다른 예시에서, 노드들(106 및 108) 사이에서, 커패시턴스 및 인덕턴스의 병렬 조합에 인덕턴스가 직렬로 접속될 수 있다. 또 다른 예시에서, 인덕턴스 및 커패시턴스를 (직렬로) 갖는 제1 경로와 커패시턴스를 갖는 제2 경로의 병렬 조합이 노드들(106 및 108) 사이에 구현될 수 있다. 또 다른 예시에서, 인덕턴스 및 커패시턴스를 (직렬로) 갖는 제1 경로와 인덕턴스를 갖는 제2 경로의 병렬 조합이 노드들(106 및 108) 사이에 구현될 수 있다. 또 다른 예시에서, 인덕턴스 및 커패시턴스를 (직렬로) 갖는 제1 경로와 커패시턴스를 갖는 제2 경로의 병렬 조합이 노드들(106 및 108) 사이에서 커패시턴스에 직렬로 구현될 수 있다.

일부 실시예들에서, 도 4에 도시된 바와 같이, 기본 주파수 정합 섹션은 송신 라인 엘리먼트 T_L1 및 T-회로망(L₆, L₇ 및 C₇)에 의해 구현될 수 있다. 결과로서, 표 1에 보여지는 바와 같이, 클래스-E₁₀ PA 부하 회로망은 진정한 클래스-E PA에 대한 리액턴스들과 비교하여 제2 고조파 2f₀에서 최적의 또는 바람직한 리액턴스를 제공할 수 있고, 제3 및 제4 고조파 3f₀ 및 4f₀에서 최적의 리액턴스의 1/2을 제공할 수 있고, 제5 고조파 5f₀ 내지 제10 고조파 10f₀에서 최적의 리액턴스의 약 1/3을 제공할 수 있다.

도 5는 도 1a의 이상적인 클래스-E PA에 대한 드레인 전압 및 드레인 전류 파형들의 예들을 도시한다. 도 6은 도 4의 클래스-E₁₀ PA에 대한 드레인 전압 및 드레인 전류 파형들의 예들을 도시한다. 도 6의 시뮬레이션된 고유 드레인 파형들은 도 5에 도시된 이상적인 클래스-E PA의 드레인 파형들과 유사하다. 이상적인 디바이스에 대해, 예시적인 출력 전력 및 효율은 각각 11.58W 및 90.3%이며, 이는 이전 섹션에서 설명한 예측된 성능에 부합한다.

클래스- E ₁₀ PA 프로토타입 성능: 도 4의 예와 유사한 클래스-E₁₀ PA의 프로토타입이 제조되었고, 그것의 성능이 평가되었다. 프로토타입 클래스-E₁₀ PA에서, 입력 정합 회로망은 LCLC 회로망 및 안정화 저항들을 갖고, 그러한 입력 정합 회로망은 f₀ = 400MHz의 예시적인 주파수에 대해 튜닝되었다. 예시적인 입력 정합 회로망에서, 에어 코어(air core) 인덕터들 및 트리머(trimmer) 커패시터들이 이용되었다. 그러나, 다른 종류의 인덕턴스들 및/또는 커패시턴스들도 구현될 수 있음을 이해할 것이다. 유사하게, 프로토타입의 출력 회로망에서 이용된 에어 코어 인덕터들 및 하이-Q 트리머들은 예측된 출력 전력 및 목표 드레인 효율에 대해 튜닝되었다. 다른 종류의 인덕턴스들 및/또는 커패시턴스들도 구현될 수 있음을 또한 이해할 것이다.

일부 구현들에서, 도 4의 광대역 대역 저지 회로망은, 먼저 저역 통과 및 대역 통과 섹션들을 개별적으로 튜닝함으로써 도 3에 도시된 것과 유사한 응답을 제공하도록 튜닝될 수 있고, 그 후, 광대역 대역 저지 회로망 전체는, f₀에서 삽입 손실을 최소화시키거나 감소시키기 위해 주의하고, 고조파들이 반드시 감쇠 대역 내에 놓여지도록 하면서, 예를 들어 50Ω 시스템에서 재튜닝될 수 있다. 그 후, 예측된 성능을 얻기 위해 f₀ 정합 섹션을 사용하여 프로세스를 튜닝하는 것일 수 있는, 최상의 또는 개선된 효율을 위해 최적화하는 경우, 쌍극 회로망 조정(예를 들어, L_s1C_s1 및 L_s2C_s2)이 중요할 수 있다.

도 7은 전술한 프로토타입 클래스-E₁₀ PA에 대한 측정된 드레인 효율 그래프의 예를 도시한다. 도 8은 동일한 프로토타입 클래스-E₁₀ PA에 대한 측정된 출력 전력 그래프의 예를 도시한다. 약 10W의 최고 출력 전력에서, 약 85%의 측정된 최고 드레인 효율을 얻는다는 것을 알 수 있다. 단순화된 디바이스 모델 정확도, 임피던스 편차 및/또는 출력 회로망 손실들(예를 들어, 약 0.64dB)이 그러한 성능 결과들에 기여할 수 있으며, 이들은 이전 섹션에서 예측된 것들에 비해 약간 더 낮다는 것에 유의한다.

예로서 본원에 설명된 바와 같이, 고전적 설계 방정식들에 기초한 클래스-E 동작에 대한 다중-고조파 근사가 구현될 수 있다. 시뮬레이션들은 Z_VD에서 음의 리액턴스를 갖는 10개의 고조파들이 제공될 수 있다고 나타내지만, 실제로는, 10개의 고조파들은 많은 응용에서 필요로 하는 것보다 많다. 측정된 효율은 클래스-E₂ PA의 효율보다 더 높을 수 있으며, 고전적 방정식들을 사용하여 예측된 값과 비슷할 수 있다. 고전 설계 방정식들을 계속 유효하게 하기 위해, 가능한 많은 고조파들을 제어하는 출력 회로망이 제공될 수 있다. 본원에 설명된 예시적인 광대역 고조파 트랩은 4개의 고조파를 억제하도록 구성될 수 있고, 완전한 출력 회로망은 Z_VD에서 요구되는 또는 바람직한 임피던스를 제공하여, 진정한 일시적 클래스-E PA의 파형들과 유사하게 파형을 쉐이핑(shaping)할 수 있다.

일부 구현들에서, 본원에 설명된 하나 이상의 특징들을 갖는 디바이스는 무선 디바이스와 같은 RF 디바이스 내에 포함될 수 있다. 그러한 디바이스 및/또는 회로는 무선 디바이스 내에 직접 구현되거나, 모듈러 형태로 구현되거나, 또는 이들의 일부 조합으로 구현될 수 있다. 일부 실시예들에서, 그러한 무선 디바이스는 예를 들어, 셀룰러 전화, 스마트폰, 전화 기능을 갖거나 갖지 않는 핸드헬드 무선 디바이스, 무선 태블릿 등을 포함할 수 있다.

도 9는 본원에 설명된 하나 이상의 유리한 특징들을 갖는 예시적인 무선 디바이스(300)를 개략적으로 도시한다. 일부 실시예들에서, 본 발명의 하나 이상의 특징들은 하나 이상의 PA(316)들을 갖는 전력 증폭기(PA) 모듈과 연관되는 출력 부분들(일반적으로 (100)으로 도시됨) 내에 구현될 수 있다. 일부 실시예들에서, 본 발명의 하나 이상의 특징들은, 또한 (100)으로 도시된 전력 증폭기(PA) 내에 구현될 수 있다. 그러한 PA와 연관되는 회로들 및 컴포넌트들 중 일부 또는 전부는 예를 들어 모듈로서 구현될 수 있다.

예시적인 무선 디바이스(300)에서, PA 모듈(100)은 증폭된 RF 신호를 (듀플렉서(320)를 통해) 스위치(322)에 제공할 수 있고, 스위치(322)는 증폭된 RF 신호를 안테나(324)로 라우팅할 수 있다. PA 모듈(100)은 공지의 방식으로 구성되고 동작할 수 있는 트랜시버(314)로부터 증폭되지 않은 RF 신호를 수신할 수 있다.

트랜시버(314)는 또한 수신된 신호를 처리하도록 구성될 수 있다. 그러한 수신된 신호는 안테나(324)로부터 듀플렉서(320)를 통해 하나 이상의 LNA(도시되지 않음)로 라우팅될 수 있다.

트랜시버(314)는 사용자에 적합한 데이터 및/또는 음성 신호와 트랜시버(314)에 적합한 RF 신호 사이의 전환을 제공하도록 구성된 기본대역 서브-시스템(310)과 상호작용하는 것으로 도시된다. 트랜시버(314)는 또한 무선 디바이스(300)의 동작을 위한 전력을 관리하도록 구성된 전력 관리 컴포넌트(306)에 접속되는 것으로 도시된다.

기본대역 서브-시스템(310)은 사용자에게 제공되고 그로부터 수신되는 데이터 및/또는 음성의 다양한 입력 및 출력을 용이하게 하는 유저 인터페이스(302)에 접속되는 것으로 도시된다. 기본대역 서브-시스템(310)은 또한 무선 디바이스의 동작을 용이하게 하거나/하고 사용자에게 정보의 저장소를 제공하는 데이터 및/또는 명령어를 저장하도록 구성된 메모리(304)에 접속될 수 있다.

다수의 다른 무선 디바이스 구성들이 본원에 개시된 하나 이상의 특징들을 이용할 수 있다. 예를 들면, 무선 디바이스는 다중-대역 디바이스일 필요는 없다. 다른 예시에서, 무선 디바이스는 다이버시티 안테나와 같은 추가 안테나, 및 Wi-Fi, 블루투스, 및 GPS와 같은 추가 접속성 피처를 포함할 수 있다.

일부 실시예들에서, 본원 발명의 하나 이상의 특징들은 기지국과 같은 RF 시스템에서 구현될 수 있다. 도 10은 RF 시스템(400)의 예시를 도시한다. 그러한 RF 시스템은 RF 신호의 수신 및/또는 송신을 용이하게 하도록 구성되는 안테나(402)를 포함할 수 있다. 수신의 맥락에서, 안테나(402)에 의해 수신되는 RF 신호는 저-노이즈 증폭기(LNA)(412)에 의해 증폭되기 전에 (예를 들면 대역-통과 필터(410)에 의해) 필터링될 수 있다. 그러한 LNA-증폭된 RF 신호는 (예를 들면 대역-통과 필터(414)에 의해) 필터링되고, 감쇠기(415)를 통과하고, 믹서(440)로 라우팅될 수 있다. 믹서(440)는 중간-주파수(IF) 신호를 산출하도록 공진기(도시되지 않음)와 동작할 수 있다. 그러한 IF 신호는 중간-주파수(IF) 증폭기(418)로 라우팅되기 전에 (예를 들면 대역-통과 필터(442)에 의해) 필터링되고 감쇠기(417)를 통과할 수 있다.

송신의 맥락에서, IF 신호는 IF 증폭기(420)에 제공될 수 있다. IF 증폭기(420)의 출력은 믹서(446)로 라우팅되기 전에 (예를 들면 대역-통과 필터(444)에 의해) 필터링되고 감쇠기(421)를 통과할 수 있다. 믹서(446)는 RF 신호를 산출하도록 공진기(도시되지 않음)와 동작할 수 있다. 그러한 RF 신호는 전력 증폭기(PA)(424)에 라우팅되기 전에 (예를 들면 대역-통과 필터(422)에 의해) 필터링되고 감쇠기(423)를 통과할 수 있다. PA-증폭된 RF 신호는 송신을 위해 필터(예를 들면, 대역-통과 필터(426))를 통해 안테나(402)로 라우팅될 수 있다.

일부 실시예들에서, RF 시스템(400)과 연관된 다양한 동작들은 시스템 제어기(430)에 의해 제어 및/또는 촉진될 수 있다. 그러한 시스템 제어기는 예를 들면, 프로세서 및 비-일시적 컴퓨터-판독가능 매체(CRM)와 같은 저장 매체를 포함할 수 있다.

문맥상 명확히 요구되는 것이 아니라면, 명세서 및 청구범위를 통해, 용어 "포함하다(comprise)", "포함하는(comprising)" 등의 용어는 명확하거나 완전한 의미와는 반대로 내제적인 의미로 구성되고, 즉 "포함하지만, 제한하지 않는" 것을 말하는 것이다. 본원에 일반적으로 사용되는 용어 "결합된(coupled)"은, 직접 연결 또는 하나 이상의 중간 요소에 의해 연결될 수 있는 둘 이상의 구성요소를 지칭한다. 또한, 용어 "본원에서(herein)", "상기한(above)", "후술하는(below)" 등과 같은 유사 용어는, 본원발명에서 사용될 때, 본원발명 전체를 지칭하는 것이지 본원 발명의 특정 부분만을 지칭하는 것은 아닐 것이다. 문맥상 허용되면, 단수 또는 복수를 사용하는 상세한 설명 상의 용어들은 또한 각각이 복수 또는 단수를 포함할 수 있다. 둘 이상의 항목의 리스트를 지칭하는 "또는"이라는 용어는 리스트에서의 항목들 중 임의의 것, 리스트에서의 항목들 중 모든 것, 및 리스트에서의 항목들 중 임의의 조합을 모두 커버한다.

본원발명의 실시예들의 상기한 상세한 설명은 완전하거나 전술된 상세한 형식으로 본원 발명을 제한하기 위한 것으로 의도된 것은 아니다. 본원발명의 구체적인 실시예 및 예시들이 예시적인 목적으로 개시되었지만, 다양한 균등 수정들이 당업자라면 알 수 있듯이, 본원발명의 범위 내에서 행해질 수 있다. 예를 들면, 프로세스들 또는 블록들이 정해진 순서로 제시되었지만, 대안적인 실시예들은, 상이한 순서로, 스텝들을 갖는 루틴들을 실행하거나 블록들을 갖는 시스템들을 채용할 수 있고, 일부 프로세스 또는 블록은 삭제, 이동, 추가, 분배, 조합 및/또는 수정될 수 있다. 이러한 프로세스 또는 블록들의 각각은 다양한 상이한 방식으로 구현될 수 있다. 또한, 프로세스 또는 블록들이 종종 연속적으로 수행되는 것으로 도시되는 반면, 이러한 프로세스 또는 블록들은 동시에 수행되거나, 상이한 시간에서 실행될 수 있다.

본원에서 제공되는 본원발명의 개시들은 반드시 전술된 시스템이 아니라, 다른 시스템들에 적용될 수 있다. 전술된 다양한 실시예들의 구성요소 및 작용들은 추가적인 실시예들을 제공하도록 조합될 수 있다.

본원발명의 일부 실시예들이 개시되었지만, 이러한 실시예들은 예시로서 개시된 것이고 개시의 범위를 제한하도록 의도된 것은 아니다. 실제로, 본원에 개시된 새로운 방법 및 시스템은 다양한 형식으로 구현될 수 있고; 또한, 본원에서 기재된 방법 및 시스템의 형식에서의 다양한 생략, 대체 및 변화가 본 개시의 사상을 벗어나지 않고 행해질 수 있다. 첨부된 청구범위 및 그들의 균등물들은 본 개시의 범위 및 사상 내에서 그러한 형식 또는 수정을 커버하도록 의도되었다.

Claims

무선 주파수(RF) 전력 증폭기의 다중 고조파 제어(multi-harmonic control)를 위한 출력 회로망 회로로서,
상기 전력 증폭기의 기본 주파수(f₀)에 대해 구성되는 임피던스 정합 회로망,
상기 임피던스 정합 회로망과 통신하는 광대역 고조파 트랩(trap) - 상기 광대역 고조파 트랩은 상기 기본 주파수와 연관된 복수의 고조파를 실질적으로 트래핑하도록 구성됨 - , 및
상기 광대역 고조파 트랩과 통신하는 쌍극 회로망 - 상기 쌍극 회로망은 상기 광대역 고조파 트랩의 동작으로부터 기인하는 리액턴스들을 튜닝(tune)하도록 구성됨 -
을 포함하는 출력 회로망 회로.
제1항에 있어서,
상기 전력 증폭기는 클래스-E(class-E) 전력 증폭기인 출력 회로망 회로.
제2항에 있어서,
상기 클래스-E 전력 증폭기는, 증폭 트랜지스터의 드레인 노드를 포함하고, 상기 쌍극 회로망의 입력은 상기 드레인 노드에 결합되는 출력 회로망 회로.
제3항에 있어서,
상기 광대역 고조파 트랩의 입력은 상기 쌍극 회로망의 출력에 결합되는 출력 회로망 회로.
제4항에 있어서,
상기 임피던스 정합 회로망의 입력은 상기 광대역 고조파 트랩의 출력에 결합되는 출력 회로망 회로.
제2항에 있어서,
상기 쌍극 회로망은 제1 경로 및 제2 경로의 병렬 조합을 포함하고, 상기 제1 경로는 커패시턴스를 포함하고, 상기 제2 경로는 인덕턴스를 포함하는 출력 회로망 회로.
제6항에 있어서,
상기 쌍극 회로망의 제1 경로는 상기 커패시턴스와 직렬인 인덕턴스를 더 포함하는 출력 회로망 회로.
제7항에 있어서,
상기 쌍극 회로망의 제2 경로는 상기 인덕턴스와 직렬인 커패시턴스를 더 포함하는 출력 회로망 회로.
제6항에 있어서,
상기 쌍극 회로망은 상기 제1 경로 및 상기 제2 경로의 병렬 조합과 직렬인 커패시턴스 또는 인덕턴스를 더 포함하는 출력 회로망 회로.
제2항에 있어서,
상기 광대역 고조파 트랩은 대역통과(bandpass) 회로망 및 저역통과(lowpass) 회로망의 병렬 조합을 포함하는 출력 회로망 회로.
제10항에 있어서,
상기 대역통과 회로망은 직렬로 연결된 제1 인덕턴스, 제2 인덕턴스, 제1 커패시턴스, 및 제2 커패시턴스를 포함하고, 상기 제1 및 제2 인덕턴스들 사이의 노드로부터 제3 커패시턴스를 통한 그라운드에의 용량성 결합 및, 상기 제1 및 제2 커패시턴스들 사이의 노드로부터 제3 인덕턴스를 통한 그라운드에의 유도성 결합을 갖는 출력 회로망 회로.
제11항에 있어서,
상기 저역통과 회로망은 직렬로 연결된 제3 인덕턴스, 제4 인덕턴스, 및 제5 인덕턴스를 포함하고, 상기 제3 및 제4 인덕턴스들 사이의 노드로부터 제5 커패시턴스를 통한 그라운드에의 용량성 결합, 및 상기 제4 및 제5 인덕턴스들 사이의 노드로부터 제6 커패시턴스를 통한 그라운드에의 용량성 결합을 갖는 출력 회로망 회로.
제2항에 있어서,
상기 임피던스 정합 회로망은 직렬로 연결된 제1 및 제2 인덕턴스들 및 상기 제1 및 제2 인덕턴스들 사이의 노드를 그라운드와 결합하는 커패시턴스를 갖는 T-회로망을 포함하는 출력 회로망 회로.
제2항에 있어서,
상기 광대역 고조파 트랩 및 상기 쌍극 회로망은 다수의 다중 고조파에 대해 원하는 임피던스 및 리액턴스를 제공하도록 구성되는 출력 회로망 회로.
제14항에 있어서,
상기 다중 고조파들은 2f₀ 이상인 주파수들을 포함하는 출력 회로망 회로.
제15항에 있어서,
상기 다중 고조파들은 2f₀ 내지 10f₀를 포함하는 출력 회로망 회로.
제16항에 있어서,
상기 광대역 고조파 트랩은 2f₀, 3f₀, 및 4f₀를 억제하도록 구성되는 출력 회로망 회로.
제17항에 있어서,
상기 쌍극 회로망은 상기 광대역 고조파 트랩에 의해 쇼트(short)된 고조파 리액턴스들을 조절하도록 구성되는 출력 회로망 회로.
증폭된 무선 주파수(RF) 신호를 처리하는 방법으로서,
상기 증폭된 RF 신호의 기본 주파수에 대해 임피던스 정합하는 단계,
상기 기본 주파수와 연관된 복수의 고조파를 트래핑하는 단계, 및
상기 복수의 고조파의 트랩으로부터 기인하는 리액턴스들을 튜닝하는 단계
를 포함하는 방법.
전력 증폭기 모듈로서,
복수의 컴포넌트를 수신하도록 구성되는 패키징 기판, 및
상기 패키징 기판 상에 구현되는 전력 증폭기 회로
를 포함하고,
상기 전력 증폭기 회로는 입력 및 출력을 갖는 증폭 스테이지를 포함하고, 상기 증폭 스테이지는 무선 주파수(RF) 신호를 수신 및 증폭하도록 구성되고, 상기 전력 증폭기 회로는 상기 증폭 스테이지의 출력에 결합되는 출력 회로망 회로를 더 포함하고, 상기 출력 회로망 회로는 상기 증폭 스테이지의 기본 주파수에 대해 구성되는 임피던스 정합 회로망을 포함하고, 상기 출력 회로망 회로는 상기 임피던스 정합 회로망과 통신하는 광대역 고조파 트랩을 더 포함하고, 상기 광대역 고조파 트랩은 상기 기본 주파수와 연관된 복수의 고조파를 실질적으로 트래핑하도록 구성되고, 상기 출력 회로망 회로는 상기 광대역 고조파 트랩과 통신하는 쌍극 회로망을 더 포함하고, 상기 쌍극 회로망은 상기 광대역 고조파 트랩의 동작으로부터 기인하는 리액턴스들을 튜닝하도록 구성되는 전력 증폭기 모듈.