[go: up one dir, main page]

KR20140035590A - 전자장치와 그 제어방법 - Google Patents

전자장치와 그 제어방법 Download PDF

Info

Publication number
KR20140035590A
KR20140035590A KR1020120101952A KR20120101952A KR20140035590A KR 20140035590 A KR20140035590 A KR 20140035590A KR 1020120101952 A KR1020120101952 A KR 1020120101952A KR 20120101952 A KR20120101952 A KR 20120101952A KR 20140035590 A KR20140035590 A KR 20140035590A
Authority
KR
South Korea
Prior art keywords
test signal
pins
signal
electronic device
pin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
KR1020120101952A
Other languages
English (en)
Inventor
김성우
이정민
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020120101952A priority Critical patent/KR20140035590A/ko
Priority to EP13166064.9A priority patent/EP2708905A2/en
Priority to US13/936,808 priority patent/US20140082418A1/en
Priority to CN201310418227.3A priority patent/CN103675585A/zh
Publication of KR20140035590A publication Critical patent/KR20140035590A/ko
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26Functional testing
    • G06F11/273Tester hardware, i.e. output processing circuits
    • G06F11/2733Test interface between tester and unit under test
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/50Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
    • G01R31/66Testing of connections, e.g. of plugs or non-disconnectable joints
    • G01R31/68Testing of releasable connections, e.g. of terminals mounted on a printed circuit board

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

본 발명은 전자장치와 그 제어방법에 관한 것으로, 상기 전자장치는 외부장치가 연결되며, 상기 외부장치와의 신호 송수신을 위한 2개 이상의 핀을 포함하는 연결부와; 상기 연결부의 테스트를 위한 테스트신호를 생성하여 상기 2개 이상의 핀 중에서 제1핀으로 출력하는 신호처리부와; 상기 2개 이상의 핀 중에서 단락보조부에 의해 상기 제1핀과 단락된 제2핀을 통해 수신되는 상기 테스트신호의 특성에 따라 상기 연결부의 불량 여부를 판단하는 제어부를 포함한다. 이로써, 전자장치의 연결부를 테스트하는 데 걸리는 시간을 단축시켜 생산성을 향상시킬 수 있는 전자장치와 그 제어방법에 관한 것이다.

Description

전자장치와 그 제어방법{ELECTRONIC APPARATUS AND METHOD OF CONTROLLING THE SAME}
본 발명은 전자장치와 그 제어방법에 관한 것으로, 더욱 상세하게는 전자장치의 연결부를 테스트하는 데 걸리는 시간을 단축시켜 생산성을 향상시킬 수 있는 전자장치와 그 제어방법에 관한 것이다.
생산된 전자장치의 단자를 테스트하기 위하여, 외부장비를 이용하고 있다.
외부장비는 전자장치의 단자에 직접 연결되고, 신호를 발생시킨다. 발생된 신호는 단자를 통해 전자장치로 입력된 후 단자 테스트에 사용된다.
이와 같이, 외부장비는 단자와의 연결 및 해제, 신호 발생 및 입력 등의 작업을 필요로 하므로, 전자장치의 단자를 테스트하는데 상당한 시간이 소요된다. 이러한 소요 시간은 Not defect found (NDF)의 경우에도 동일하게 적용되므로, 생산성을 저하시킨다.
본 발명에 따라, 전자장치의 연결부를 테스트하는 데 걸리는 시간을 단축시켜 생산성을 향상시킬 수 있는 전자장치와 그 제어방법을 제공하고자 한다.
본 발명의 실시예에 따른 전자장치는, 외부장치가 연결되며, 상기 외부장치와의 신호 송수신을 위한 2개 이상의 핀을 포함하는 연결부와; 상기 연결부의 테스트를 위한 테스트신호를 생성하여 상기 2개 이상의 핀 중에서 제1핀으로 출력하는 신호처리부와; 상기 2개 이상의 핀 중에서 단락보조부에 의해 상기 제1핀과 단락된 제2핀을 통해 수신되는 상기 테스트신호의 특성에 따라 상기 연결부의 불량 여부를 판단하는 제어부를 포함한다.
전자장치는 상기 단락보조부를 더 포함할 수 있다.
전자장치는 디스플레이부를 더 포함할 수 있다.
상기 연결부의 불량 여부는 상기 디스플레이부로 출력되어 표시될 수 있다.
전자장치는 상기 테스트신호에 관한 정보를 저장하는 저장부를 더 포함할 수 있다.
상기 테스트신호는 디지털 신호를 포함하고, 상기 테스트신호의 특성은 디지털 값일 수 있다.
상기 테스트신호는 아날로그 신호를 포함하고, 상기 테스트신호의 특성은 주파수일 수 있다.
상기 테스트신호는 적어도 하나의 테스트신호를 포함하고 상기 2개 이상의 핀으로 동시에 출력될 수 있다.
상기 단락보조부는 출력되는 테스트 신호의 특성 별로 상기 2개 이상의 핀들을 분류하여 단락시키는 구조를 가질 수 있다.
상기 단락보조부는 상기 전자장치와 별도로 마련되어 상기 연결부에 연결되는 덮개 모양의 구조를 가질 수 있다.
본 발명의 실시예에 따른 전자장치의 제어방법은, 외부장치가 연결되는 연결부에 마련된 상기 외부장치와의 신호 송수신을 위한 2개 이상의 핀을 단락 시키는 단계와; 상기 연결부의 테스트를 위한 테스트신호를 생성하여 상기 2개 이상의 핀 중에서 제1핀으로 출력하는 단계와; 상기 제1핀과 단락된 제2핀을 통해 수신되는 상기 테스트신호의 특성에 따라 상기 연결부의 불량 여부를 판단하는 단계를 포함한다.
상기 2개 이상의 핀을 단락시키는 단계는 상기 단락보조부를 상기 연결부에 연결하는 단계를 더 포함하는 것을 특징으로 하는 전자장치의 제어방법.
상기 전자장치는 디스플레이부를 더 포함할 수 있다.
상기 연결부의 불량 여부는 상기 디스플레이부로 출력되어 표시되는 것을 더 포함할 수 있다.
상기 테스트신호에 관한 정보를 저장하는 단계를 더 포함하고, 상기 테스트신호를 출력하는 단계는 상기 저장된 정보를 기초로 상기 테스트 신호를 생성하는 단계를 더 포함할 수 있다.
상기 테스트신호는 디지털 신호를 포함하고, 상기 테스트신호의 특성은 디지털 값일 수 있다.
상기 테스트신호는 아날로그 신호를 포함하고, 상기 테스트신호의 특성은 주파수일 수 있다.
상기 테스트신호는 적어도 하나의 테스트신호를 포함하고 상기 2개 이상의 핀으로 동시에 출력될 수 있다.
상기 단락보조부는 출력되는 테스트 신호의 특성 별로 상기 2개 이상의 핀들을 분류하여 단락 시킬 수 있다.
상기 단락보조부는 상기 전자장치와 별도로 마련되어 상기 연결부에 연결될 수 있다.
본 발명에 따르면, 테스트 전자장치의 연결부를 테스트하기 위해 소요되는 시간을 단축시켜 생산성을 향상시킬 수 있는 전자장치와 그 제어방법에 제공된다.
도 1은 본 발명의 일 실시예에 따른 전자장치의 블록도이다.
도 2은 본 발명의 다른 실시예에 따른 전자장치의 블록도이다.
도 3은 본 발명의 또 다른 실시예에 따른 전자장치의 블록도이다.
도 4는 본 발명의 일 실시예에 따른 단락보조부에 의해 단락 된 연결부와 신호처리부 사이의 테스트 신호 인가를 나타낸 예시도이다.
도 5는 도 4의 테스트 신호 인가에 따른 테스트 결과를 나타낸 예시도이다.
도 6은 본 발명의 다른 실시예에 따른 단락보조부에 의해 단락 된 연결부와 신호처리부 사이의 테스트 신호 인가를 나타낸 예시도이다.
도 7은 도 6의 테스트 신호 인가에 따른 테스트 결과를 나타낸 예시도이다.
도 8은 본 발명의 일실시예에 따른 전자장치의 제어 흐름도이다.
도 9는 본 발명의 다른 실시예에 따른 전자장치의 제어 흐름도이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 관하여 상세히 설명한다.
도 1은 본 발명의 일 실시예에 따른 전자장치의 블록도이다.
도 1에 도시한 바와 같이, 본 실시예에 따른 전자장치(1)는 외부장치(미도시)가 연결되며, 상기 외부장치와의 신호 송수신을 위한 2개 이상의 핀(3)을 포함하는 연결부(2)와; 상기 연결부(2)의 테스트를 위한 테스트신호를 생성하여 상기 2개 이상의 핀(3) 중에서 제1핀(3)으로 출력하는 신호처리부(4)와; 상기 2개 이상의 핀(3) 중에서 단락보조부(6)에 의해 상기 제1핀(3)과 단락된 제2핀(3)을 통해 수신되는 상기 테스트신호의 특성에 따라 상기 연결부(2)의 불량 여부를 판단하는 제어부(5)를 포함한다.
여기서, 전자장치는 텔레비전, 모니터와 같은 디스플레이장치일 수 있으나, 이에 한정하지 않으며 단자 또는 포트와 같은 연결부를 갖는 모든 전자장치에 적용 가능하다.
연결부(2)는 복수의 핀들을 포함하는 단자로서, 이를 통해 전자장치(1)는 외부장치와 연결되어 신호를 송수신한다. 여기서 송수신되는 신호는 영상신호, 음성신호, 데이터 신호, 전원 신호 등을 포함할 수 있고, 연결부(2)에 포함된 복수의 핀(3)들은 이러한 신호들과 접지 등에 각각 대응하도록 구성될 수 있다. 이에 따라, 후술할 단락보조부(6)는 연결부(2)에 포함된 이러한 핀(3)들을 각각의 신호별로 분류하여 단락시키도록 마련될 수 있다.
단락보조부(6)는 전자장치(1)와 별도로 마련되어, 연결부(2)의 불량 여부를 판단하기 위해 전자장치(1)의 생산단계에서 이용될 수 있다. 단락보조부(5)는 이와 같이 전자장치(1)의 연결부(2)의 불량 여부를 판단하기 위해서 생산단계에서 이용되므로, 전자장치(1)의 구성에 포함되지 않을 수 있다. 이러한 단락보조부(5)는 연결부(2)를 덮을 수 있는 덮개 구조를 가지고, 연결부(2)의 형상에 대응하는 모양을 가질 수 있다. 또한, 연결부(2)를 덮음과 동시에 연결부(2)의 핀(3)들과 전기적으로 연결될 수 있는 배선 패턴(미도시)을 포함한다. 배선 패턴은 단락보조부(6)가 연결부(2)에 결합되었을 때 핀(3)들을 전기적으로 단락시킬 수 있도록 마련된다.
신호처리부(4)는 후술할 제어부(5)의 제어에 따라 연결부(2)로 보낼 테스트 신호를 발생시킨다. 테스트 신호는 디지털 값을 갖는 디지털 신호 이거나, 소정의 주파수를 갖는 아날로그 신호일 수 있다. 그리고, 테스트 신호가 지나는 핀의 개수는 적어도 2개 일 수 있다. 디지털 신호인 경우 테스트 신호는 하이 또는 로우의 값을 갖는 신호를 포함한다. 아날로그 신호인 경우 테스트 신호는 소정의 주파수를 갖는다. 신호처리부(4)는 테스트 신호를 복수의 핀(3) 중에서 어느 하나의 핀(3)으로 출력하고, 이 핀(3)과 단락 되어 연결된 다른 핀을 통해 테스트 신호를 수신한다. 즉, 신호처리부(4)는 핀(3)의 단락으로 형성된 폐회로를 통과한 테스트 신호를 수신한다.
제어부(5)는 연결부(2)의 핀(3)들이 단락보조부(6)에 의해 단락 되었을 때 신호처리부(4)를 제어하여 테스트 신호를 출력하고 수신하게 한다. 수신한 테스트 신호와 출력한 테스트 신호가 동일한 경우, 제어부(5)는 연결부(2)에 이상이 없다고 판단한다. 반면, 수신한 테스트 신호와 출력한 테스트 신호가 다른 경우, 제어부(5)는 연결부(2)에 이상이 있다고 판단한다.
도 2은 본 발명의 다른 실시예에 따른 전자장치의 블록도이다.
본 실시예에 따른 전자장치는 도 1에 도시된 실시예와 비교하여, 저장부(7)를 더 포함한다.
저장부(7)는 테스트 신호에 대응하는 정보를 저장한다. 또한, 테스트 신호를 변경 여부를 통해 연결부(2)의 이상 유무를 판단하기 위하여, 복수의 테스트 신호를 기준으로 한 룩업테이블을 더 저장할 수 있다. 따라서, 신호처리부(4)는 후술할 저장부(7)에 저장된 정보에 기초하여 테스트 신호를 발생시킬 수 있다. 예를 들어, 저장부(7)에 저장된 테스트 신호에 관한 정보는 단락보조부(6)에 의해 단락된 연결부(2)가 형성하는 폐회로의 개수만큼 마련되어, 신호처리부(4)는 이러한 폐회로의 개수에 대응하는 개수의 테스트 신호를 출력할 수 있다.
도 3은 본 발명의 또 다른 실시예에 따른 전자장치의 블록도이다.
본 실시예에 따른 전자장치는 도 1에 도시된 실시예와 비교하여, 디스플레이부(8)와 패턴생성부(9)를 더 포함한다.
디스플레이부(8)는 제어부(5)의 제어 하에 연결부(2)의 불량 여부를 표시할 수 있다.
이를 위하여, 신호처리부(4)는 패턴생성부(9)를 더 포함하고, 수신된 테스트 신호의 판단에 대응하는 소정 패턴의 영상을 발생시키는 패턴생성부(9)를 더 포함한다.
따라서, 작업자는 연결부(2)의 불량 여부를 디스플레이부(8)에 표시된 소정 패턴의 영상을 통해 확인할 수 있다.
도 4는 본 발명의 일 실시예에 따른 단락보조부에 의해 단락 된 연결부와 신호처리부 사이의 테스트 신호 인가를 나타낸 예시도이고, 도 5는 도 4의 테스트 신호 인가에 따른 테스트 결과를 나타낸 예시도이다.
본 실시예에 따르면, 연결부(2)는 HDMI와 같은 단자일 수 있다. 여기서, 연결부(2)가 단락보조부(6)에 의해 단락 되는 경우, 신호처리부(4)는 4개의 테스트 신호를 연결부(2)로 전송한다. 도 4에 도시한 바와 같이, 제1테스트신호(Start 1)는 10번 핀으로 출력되어 6번 핀과 4번 핀을 차례로 지나 12번핀을 통해 제1테스트신호(End 1)가 수신된다. 제2테스트신호(Start 2)는 1번 핀으로 출력되어 9번 핀과 7번 핀을 차례로 지나 4번 핀을 통해 제2테스트신호(End 2)가 수신된다. 제3테스트신호(Start 3)는 18번 핀으로 출력되어 20번 핀을 통해 제3테스트신호(End 3)가 수신된다. 여기서, 18번 핀은 단락보조부(6)를 통해 20번 핀과 단락 되어 있을 뿐만 아니라. 13번과 14번 핀과도 단락 되어 있다. 제4테스트신호(Start 4)는 15번 핀으로 출력되어 17번 핀을 통해 제4테스트신호(End 4)가 수신된다. 여기서, 연결부의 2번, 5번, 8번, 11번, 16번 및 19번 핀은 접지를 위해 마련된 핀일 수 있다.
도 5를 참조하면, 제1 내지 제4테스트신호는 모두 동시에 출력되며, 하이(high) 신호로 1회 인가되고 로우(low) 신호로 1회 인가되어 테스트 신호들은 총 2회 출력된다. 도 5에 도시한 바와 같이, 하이 신호로 테스트 신호가 인가 되었을 때, 하이 신호가 수신되면 연결부(2)는 정상 동작하는 것으로 판단된다. 로우 신호로 테스트 신호가 인가 되었을 때는, 판단을 수행하지 않는다.
제3테스트 신호(Start 3)의 경우, 13번과 14번 핀에 사용된 레지스터(Resistor)에 따라 전압이 변동되므로, 수신되는 제3테스트 신호(END 3)는 ADC port를 사용하여 이상 유무를 판단한다. 제4테스트 신호의 경우는, 소정의 주파수를 갖는 구형파 또는 정현파 등을 출력하고, 수신되는 제4테스트 신호(END 4)는 주파수 또는 듀티비(Duty ratio)등을 인식하여 연결부(2)의 정상 유무를 판단한다.
물론, 이때 신호처리부(4)는 내부의 패턴생성부(9)를 이용하여 연결부(2)의 이상 유무를 디스플레이부(8)에 표시할 수 있다.
도 6은 본 발명의 다른 실시예에 따른 단락보조부에 의해 단락 된 연결부와 신호처리부 사이의 테스트 신호 인가를 나타낸 예시도이고, 도 7은 도 6의 테스트 신호 인가에 따른 테스트 결과를 나타낸 예시도이다..3.
본 실시예에 따르면, 연결부(2)는 D-sub와 같은 단자일 수 있다.
여기서, 연결부(2)가 단락보조부(6)에 의해 단락 되는 경우, 신호처리부(4)는 테스트 신호를 연결부(2)로 전송한다. 도 6에 도시한 바와 같이, 제1테스트신호(Test 1)는 11번 핀으로 출력되어 1번 핀, 2번 핀 과 3번 핀을 통해 동시에 제1테스트신호(R, G, B input)로 수신된다. 제2테스트신호(Test 2)는 10번핀으로 출력되어 13번 핀과 14번 핀을 통해 동시에 제2테스트신호(H & V input )로 수신된다. 여기서, 연결부의 MGND1, 6번, 7번, 8번, 5번 핀은 접지를 위해 마련된 핀일 수 있다. 또한, 1번, 2번, 3번 핀은 영상에 해당하는 R, G, B 신호를 위한 핀이며, 13번과 14번 핀은 수평/수직 주파수를 위한 핀일 수 있다. 이와 같이, 연결부(2)의 핀(3)들은 신호의 종류에 따라 분류되어 단락보조부(6)에 의해서 단락 될 수 있다.
도 7을 참조하면, 제1 내지 제2테스트신호는 모두 동시에 출력된다. 여기서, 제1테스트 신호는 아날로그 신호이며, 주파수를 기준으로 연결부(2)의 이상 유무가 판단된다. 이와 같이, 아날로그 신호인 경우, 신호처리부(4)와 연결부(2) 사이의 임피던스로 인하여 입력레벨이 낮아질 수 있다. 반면, 제2테스트 신호는 디지털 신호이며, 하이 신호와 로우 신호로 총 2회 출력된다. 그러나, 이에 한정하지 않고, 제2테스트 신호는 제1테스트 신호처럼 아날로그 신호일 수 있다.
예를 들어, 전자장치가 디스플레이장치인 경우, 종래에는 외부장비로서 그래픽카드나 신호발생기를 연결하여, 외부장비로부터 발생된 신호를 화면에 표시하고, 작업자가 육안을 이용하여 연결부의 이상 유무를 테스트 하였다. 그러나, 본 발명에 따르면, 연결부의 이상 유무를 판단함에 있어, 종래와 같은 외부장비를 필요로 하지 않고, 단락보조부를 이용하여 핀들이 단락 됨에 따라 형성되는 폐회로를 통해 전자장치 내부에서 발생되는 신호를 출력하였다가 다시 수신하는 방식으로 테스트가 이루어지므로, 생산장비 구축 시 소요되는 비용을 줄일 수 있고, 육안을 이용한 판단이 아니라 자동화 검사를 통해 검증이 가능하므로 불량 검출 및 검사 시간을 단축할 수 있다. 또한, 외부장비를 연결 및 해제하고, 입력신호를 발생 및 입력하는 등에 따른 시간이 필요 없으므로, 생산성을 향상시킬 수 있다.
한편, 본 발명에 따르면 신호처리부(4)가 패턴생성부(9)를 더 포함하여, 작업자가 연결부(2)의 이상 유무를 확인 할 수 있도록, 디스플레이부(8)에 소정 패턴의 영상을 표시할 수 있다.
이러한 전자장치를 제어하기 위한 방법을 도 8과 9를 참조하여 설명한다.
도 8은 본 발명의 일실시예에 따른 전자장치의 제어 흐름도이다.
우선, 연결부(2)에 마련된 상기 외부장치와의 신호 송수신을 위한 2개 이상의 핀(3)들을 단락시킨다 (10). 이 때, 핀(3)들의 단락은, 전자장치(1)와 별도로 연결부(2)에 대응하는 덮개모양으로 마련된 단락보조부(6)를 연결부(2)에 덮는 방식으로 결합함으로써 이루어질 수 있다. 이러한 단락보조부(6)는 핀(3)을 지나는 신호의 특성 별로 상기 2개 이상의 핀들을 분류하여 단락시키는 구조를 가질 수 있다.
제어부(5)의 제어하에, 신호처리부(4)는 테스트 신호를 발생시켜 상기 2개 이상의 핀 중에서 제1핀으로 출력한다 (20). 이 때, 테스트 신호는 저장부(7)에 저장된 정보에 기초하여 발생될 수 있다. 또한, 상기 테스트신호는 디지털 신호일 수 있고, 이러한 경우 상기 테스트신호의 특성은 디지털 값일 수 있다. 이와 달리, 상기 테스트신호는 아날로그 신호일 수도 있고, 이러한 경우 상기 테스트신호의 특성은 주파수일 수 있다. 그리고, 테스트 신호는 핀(3)들이 단락되어 형성되는 폐회로의 개수에 대응하는 복수의 테스트 신호를 포함하고, 이들은 모두 동시에 출력될 수 있다.
이후, 신호처리부(4)는 상기 제1핀과 단락된 제2핀을 통해 상기 테스트신호를 수신한다 (30).
그러면, 제어부(5)는 상기 테스트 신호의 특성(주파수, 디지털값, 등)이 변경되었는 지를 판단한다 (40).
상기 테스트 신호의 특성이 변경되었다면, 제어부(5)는 연결부(2)에 이상이 있다고 판단한다 (50).
반면, 상기 테스트 신호의 특성이 변경되지 않았다면, 제어부(5)는 연결부(2)에 이상이 없는 정상이라고 판단한다 (60).
도 9는 본 발명의 일실시예에 따른 전자장치의 제어 흐름도이다.
본 실시예에 따른 전자장치의 제어방법은 도 8의 실시예와 비교하여, 연결부(2)의 불량 여부에 대한 소정의 패턴을 표시하는 동작을 더 포함한다 (70). 이를 위하여, 전자장치(1)는 디스플레이부(8)를 더 포함하고, 신호처리부(4)는 패턴생성부(9)를 더 포함한다.
이상과 같이, 본 발명에 따르면, 연결부의 이상 유무를 판단함에 있어, 종래와 같은 외부장비를 필요로 하지 않고, 단락보조부를 이용하여 핀들이 단락 됨에 따라 형성되는 폐회로를 통해 전자장치 내부에서 발생되는 신호를 출력하였다가 다시 수신하는 방식으로 테스트가 이루어지므로, 생산장비 구축 시 소요되는 비용을 줄일 수 있고, 육안을 이용한 판단이 아니라 자동화 검사를 통해 검증이 가능하므로 불량 검출 및 검사 시간을 단축할 수 있다. 또한, 외부장비를 연결 및 해제하고, 입력신호를 발생 및 입력하는 등에 따른 시간이 필요 없으므로, 생산성을 향상시킬 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시 예들을 설명하였지만, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 본 발명의 그 기술적 사상이나 필수적인 특징들이 변경되지 않고서 다른 구체적인 형태로 실시될 수 있다는 것으로 이해할 수 있을 것이다. 그러므로, 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 균등개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
1: 전자장치 2: 연결부
3: 핀 4: 신호처리부
5: 제어부 6: 단락보조부
7: 저장부 8: 디스플레이부

Claims (20)

  1. 전자장치에 있어서,
    외부장치가 연결되며, 상기 외부장치와의 신호 송수신을 위한 2개 이상의 핀을 포함하는 연결부와;
    상기 연결부의 테스트를 위한 테스트신호를 생성하여 상기 2개 이상의 핀 중에서 제1핀으로 출력하는 신호처리부와;
    상기 2개 이상의 핀 중에서 단락보조부에 의해 상기 제1핀과 단락된 제2핀을 통해 수신되는 상기 테스트신호의 특성에 따라 상기 연결부의 불량 여부를 판단하는 제어부를 포함하는 것을 특징으로 하는 전자장치.
  2. 제1항에 있어서,
    상기 단락보조부를 더 포함하는 것을 특징으로 하는 전자장치.
  3. 제1항에 있어서,
    디스플레이부를 더 포함하는 것을 특징으로 하는 전자장치.
  4. 제3항에 있어서,
    상기 연결부의 불량 여부는 상기 디스플레이부로 출력되어 표시되는 것을 더 포함하는 것을 특징으로 하는 전자장치.
  5. 제1항에 있어서,
    상기 테스트신호에 관한 정보를 저장하는 저장부를 더 포함하는 것을 특징으로 하는 전자장치.
  6. 제1항에 있어서,
    상기 테스트신호는 디지털 신호를 포함하고, 상기 테스트신호의 특성은 디지털 값인 것을 특징으로 하는 전자장치.
  7. 제1항에 있어서,
    상기 테스트신호는 아날로그 신호를 포함하고, 상기 테스트신호의 특성은 주파수인 것을 특징으로 하는 전자장치.
  8. 제1항에 있어서,
    상기 테스트신호는 적어도 하나의 테스트신호를 포함하고 상기 2개 이상의 핀으로 동시에 출력되는 것을 특징으로 하는 전자장치.
  9. 제2항에 있어서,
    상기 단락보조부는 출력되는 테스트 신호의 특성 별로 상기 2개 이상의 핀들을 분류하여 단락시키는 구조를 갖는 것을 특징으로 하는 전자장치.
  10. 제2항에 있어서,
    상기 단락보조부는 상기 전자장치와 별도로 마련되어 상기 연결부에 연결되는 덮개 모양의 구조를 갖는 것을 특징으로 하는 전자장치.
  11. 전자장치의 제어방법에 있어서,
    외부장치가 연결되는 연결부에 마련된 상기 외부장치와의 신호 송수신을 위한 2개 이상의 핀을 단락시키는 단계와;
    상기 연결부의 테스트를 위한 테스트신호를 생성하여 상기 2개 이상의 핀 중에서 제1핀으로 출력하는 단계와;
    상기 제1핀과 단락된 제2핀을 통해 수신되는 상기 테스트신호의 특성에 따라 상기 연결부의 불량 여부를 판단하는 단계를 포함하는 것을 특징으로 하는 전자장치의 제어방법.
  12. 제11항에 있어서,
    상기 2개 이상의 핀을 단락시키는 단계는 상기 단락보조부를 상기 연결부에 연결하는 단계를 더 포함하는 것을 특징으로 하는 전자장치의 제어방법.
  13. 제11항에 있어서,
    상기 전자장치는 디스플레이부를 더 포함하는 것을 특징으로 하는 전자장치의 제어방법.
  14. 제13항에 있어서,
    상기 연결부의 불량 여부는 상기 디스플레이부로 출력되어 표시되는 것을 더 포함하는 것을 특징으로 하는 전자장치의 제어방법.
  15. 제11항에 있어서,
    상기 테스트신호에 관한 정보를 저장하는 단계를 더 포함하고,
    상기 테스트신호를 출력하는 단계는 상기 저장된 정보를 기초로 상기 테스트 신호를 생성하는 단계를 더 포함하는 것을 특징으로 하는 전자장치의 제어방법.
  16. 제11항에 있어서,
    상기 테스트신호는 디지털 신호를 포함하고, 상기 테스트신호의 특성은 디지털 값인 것을 특징으로 하는 전자장치의 제어방법.
  17. 제11항에 있어서,
    상기 테스트신호는 아날로그 신호를 포함하고, 상기 테스트신호의 특성은 주파수인 것을 특징으로 하는 전자장치의 제어방법.
  18. 제11항에 있어서,
    상기 테스트신호는 적어도 하나의 테스트신호를 포함하고 상기 2개 이상의 핀으로 동시에 출력되는 것을 특징으로 하는 전자장치의 제어방법.
  19. 제12항에 있어서,
    상기 단락보조부는 출력되는 테스트 신호의 특성 별로 상기 2개 이상의 핀들을 분류하여 단락시키는 것을 특징으로 하는 전자장치의 제어방법.
  20. 제12항에 있어서,
    상기 단락보조부는 상기 전자장치와 별도로 마련되어 상기 연결부에 연결되는 것을 특징으로 하는 전자장치의 제어방법.
KR1020120101952A 2012-09-14 2012-09-14 전자장치와 그 제어방법 Withdrawn KR20140035590A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020120101952A KR20140035590A (ko) 2012-09-14 2012-09-14 전자장치와 그 제어방법
EP13166064.9A EP2708905A2 (en) 2012-09-14 2013-04-30 Electronic apparatus and method of testing a connector
US13/936,808 US20140082418A1 (en) 2012-09-14 2013-07-08 Electronic apparatus and method of controlling the same
CN201310418227.3A CN103675585A (zh) 2012-09-14 2013-09-13 电子设备及控制该电子设备的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120101952A KR20140035590A (ko) 2012-09-14 2012-09-14 전자장치와 그 제어방법

Publications (1)

Publication Number Publication Date
KR20140035590A true KR20140035590A (ko) 2014-03-24

Family

ID=48325409

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120101952A Withdrawn KR20140035590A (ko) 2012-09-14 2012-09-14 전자장치와 그 제어방법

Country Status (4)

Country Link
US (1) US20140082418A1 (ko)
EP (1) EP2708905A2 (ko)
KR (1) KR20140035590A (ko)
CN (1) CN103675585A (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106950442B (zh) * 2017-02-17 2019-09-17 深圳市广和通无线通信软件有限公司 引脚测试方法和装置
KR20200123680A (ko) * 2019-04-22 2020-10-30 에스케이하이닉스 주식회사 테스트 기판
DE102021205331A1 (de) * 2021-05-26 2022-12-01 Robert Bosch Gesellschaft mit beschränkter Haftung Verfahren und Vorrichtung zum Betreiben eines Steuergeräts
CN113655410A (zh) * 2021-08-25 2021-11-16 珠海格力电器股份有限公司 硬件接线检测装置、系统、方法及设备
CN114323626A (zh) * 2022-01-17 2022-04-12 广东博力威科技股份有限公司 连接器的可靠性测试装置及方法
EP4290259A1 (en) * 2022-06-07 2023-12-13 MAHLE International GmbH Electrical monitoring device, in particular for a high-voltage application in a motor vehicle

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1506042A (en) * 1974-06-21 1978-04-05 Arteche Instr Sistemas Electrical switching and control systems
US4471293A (en) * 1982-05-03 1984-09-11 Otto Schnack Multi-conductor cable test unit
US4975079A (en) * 1990-02-23 1990-12-04 International Business Machines Corp. Connector assembly for chip testing
US4991195A (en) * 1990-03-16 1991-02-05 Communications Manufacturing Company Apparatus and method for testing a telephone circuit protector
US5289631A (en) * 1992-03-04 1994-03-01 Mcnc Method for testing, burn-in, and/or programming of integrated circuit chips
JP2974121B2 (ja) * 1994-11-18 1999-11-08 矢崎総業株式会社 コネクタにおける短絡用接触子の係止構造
US6230109B1 (en) * 1995-05-16 2001-05-08 The United States Of America As Represented By The Secretary Of The Navy Multiconductor continuity and intermittent fault analyzer with distributed processing and dynamic stimulation
US5771178A (en) * 1995-06-12 1998-06-23 Scully Signal Company Fail-safe fluid transfer controller
US5588114A (en) * 1995-07-06 1996-12-24 Sun Microsystems, Inc. Method and apparatus for passive loopback testing of software-controllable parallel ports
US5787114A (en) * 1996-01-17 1998-07-28 Lsi Logic Corporation Loop-back test system and method
TW360790B (en) * 1996-10-28 1999-06-11 Atg Test Systems Gmbh Printed circuit board test apparatus and method
CN1274117A (zh) * 1999-05-17 2000-11-22 英业达股份有限公司 通讯端口的插针功能的测试方法及其装置
CN1136534C (zh) * 2000-04-10 2004-01-28 明碁电脑股份有限公司 以h-blank信号模拟影像信号产生影像画面的方法
US6807504B2 (en) * 2002-11-21 2004-10-19 Via Technologies, Inc. Apparatus for testing I/O ports of a computer motherboard
US6792378B2 (en) * 2002-11-21 2004-09-14 Via Technologies, Inc. Method for testing I/O ports of a computer motherboard
JP2006001005A (ja) * 2004-05-17 2006-01-05 Mitsubishi Materials Corp 高硬度鋼の高速切削加工で硬質被覆層がすぐれた耐摩耗性を発揮する表面被覆超硬合金製切削工具
JP4294053B2 (ja) * 2004-12-14 2009-07-08 敦章 渋谷 試験装置
CN100529779C (zh) * 2005-03-12 2009-08-19 鸿富锦精密工业(深圳)有限公司 排线开短路测试仪
US7616036B1 (en) * 2005-09-12 2009-11-10 Virage Logic Corporation Programmable strobe and clock generator
US7505237B2 (en) * 2005-10-05 2009-03-17 Energy Safe Technologies, Inc. Electrical safety outlet
CN1952906A (zh) * 2005-10-21 2007-04-25 鸿富锦精密工业(深圳)有限公司 主机串口的测试系统及方法
CN101231322B (zh) * 2007-02-09 2011-01-26 段超毅 集成电路开路/短路的测试连接方法
CN101349726B (zh) * 2007-07-17 2010-10-13 联芯科技有限公司 一种通用输入输出接口的故障检测方法及装置
TWI339733B (en) * 2007-09-28 2011-04-01 Test Research Inc Electronic device testing system and method
US8478912B2 (en) * 2011-02-07 2013-07-02 Hewlett-Packard Development Company, L.P. Magnetic connector for data and power transfer
KR20140017394A (ko) * 2012-08-01 2014-02-11 삼성전자주식회사 영상처리장치 및 그 검사방법

Also Published As

Publication number Publication date
EP2708905A2 (en) 2014-03-19
CN103675585A (zh) 2014-03-26
US20140082418A1 (en) 2014-03-20

Similar Documents

Publication Publication Date Title
KR20140035590A (ko) 전자장치와 그 제어방법
KR101953117B1 (ko) 자가 진단 기능을 갖는 전자 장치 및 전자 장치의 자가 진단 방법
WO2018201763A1 (zh) 连接器的测试方法、装置及存储介质
KR100945369B1 (ko) 표시기기의 검사장치 및 그 검사방법
CN102968946B (zh) 显示面板的检测电路
KR101735508B1 (ko) 산업용 및 차량용 와이어 하네스 결선 시험장치 및 방법
CN107024628B (zh) 测试装置及其交流电源侦测方法
WO2016127558A1 (zh) 连接检测方法、装置及射频连接器
US20100171510A1 (en) Testing apparatus and testing method
CN109813992B (zh) 连通性测试方法
CN109406922B (zh) 电子产品及其测试方法和装置
JP2020030073A (ja) 電子製品の評価方法および評価装置
JP5452965B2 (ja) ポゴタワー電気チャネル自己検査式半導体試験システム
KR101552826B1 (ko) 디스플레이 패널의 불량 테스트 시스템
KR20130068354A (ko) 채널 전환 장치, 임피던스 측정 시스템, 및 그 제어 방법
JP2974060B2 (ja) ケーブル接続ミス検出システム及びその使用方法並びにこのシステムに使用する接続ケーブル
CN209356630U (zh) 汽车电子门把手pcba功能测试系统装置
KR100863985B1 (ko) 이미지센서 테스트장치
TW201729581A (zh) 時序控制晶片無畫面檢測系統及其方法
CN104539940A (zh) 显示信号测试治具及测试方法
CN115395312B (zh) 连接器组件、显示面板、检测设备以及对位测试方法
CN203773185U (zh) 阵列基板、液晶面板及显示装置
JP2014074714A (ja) 回路基板検査装置
JP6138640B2 (ja) 回路基板検査装置
JPS6345544A (ja) プリント基板検査装置

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20120914

PG1501 Laying open of application
PC1203 Withdrawal of no request for examination
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid