KR20140023587A - Coil structure and substrate having the same - Google Patents
Coil structure and substrate having the same Download PDFInfo
- Publication number
- KR20140023587A KR20140023587A KR1020120089623A KR20120089623A KR20140023587A KR 20140023587 A KR20140023587 A KR 20140023587A KR 1020120089623 A KR1020120089623 A KR 1020120089623A KR 20120089623 A KR20120089623 A KR 20120089623A KR 20140023587 A KR20140023587 A KR 20140023587A
- Authority
- KR
- South Korea
- Prior art keywords
- coil
- shielding
- substrate
- pattern
- pieces
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
- H05K1/165—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed inductors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
- H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Health & Medical Sciences (AREA)
- Electromagnetism (AREA)
- Toxicology (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Coils Or Transformers For Communication (AREA)
Abstract
본 발명은 반도체 패키지에 포함된 수동소자 또는 반도체 칩 등을 외력으로부터 보호하면서 동시에 접지층의 팽창을 최소화할 수 있는 반도체 패키지에 관한 것이다.
이를 위한 본 발명에 따른 반도체 패키지는, 적어도 하나의 접지층을 구비하는 기판; 및 상기 기판의 일면에 실장되는 적어도 하나의 전자 부품;을 포함하며, 상기 접지층은 열팽창 시, 팽창되는 부분을 수용하는 팽창 수용부를 포함할 수 있다. The present invention relates to a semiconductor package capable of minimizing expansion of the ground layer while protecting passive elements or semiconductor chips included in the semiconductor package from external forces.
A semiconductor package according to the present invention for this purpose, the substrate having at least one ground layer; And at least one electronic component mounted on one surface of the substrate, wherein the ground layer may include an expansion receiving portion accommodating an expanded portion when thermally expanding.
Description
본 발명은 코일 구조 및 이를 구비하는 기판에 관한 것으로, 더욱 상세하게는 코일에서 방사되는 전자파를 차폐할 수 있는 코일 구조 및 이를 구비하는 기판에 관한 것이다.The present invention relates to a coil structure and a substrate having the same, and more particularly, to a coil structure and a substrate having the same to shield electromagnetic waves emitted from the coil.
최근, 전자 기기가 소형화되면서도 오히려 기능은 복잡해지고, 다양한 전자 소자들이 함께 실장되면서 서로가 서로에게 영향을 주어 간섭을 일으키는 문제가 대두되고 있다. In recent years, as electronic devices become smaller, functions become more complicated, and various electronic devices are mounted together, causing problems such that each other affects each other and cause interference.
특히, 기판이나 IC 패키지 등에 내장되는 코일의 경우, 주변에 전자기장이 형성되므로, 이러한 문제가 심화되고 있다. In particular, in the case of a coil embedded in a substrate, an IC package, or the like, an electromagnetic field is formed in the periphery, and this problem is exacerbated.
이러한 문제를 해소하기 위해, 코일의 양면에 차폐층을 배치하는 방법이 주로 이용되고 있으나, 이러한 경우, 차폐층이 배치된 부분에는 회로 패턴을 형성할 수 없기 때문에 기판이나 IC 패키지의 크기가 커진다는 단점이 있다. In order to solve such a problem, a method of disposing a shielding layer on both sides of the coil is mainly used, but in this case, since the circuit pattern cannot be formed in the portion where the shielding layer is disposed, the size of the substrate or the IC package is increased. There are disadvantages.
따라서, 코일의 전자기파를 효과적으로 차폐하면서도 차폐층에 회로 패턴을 형성하여 기판의 크기나 두께를 최소화할 수 있는 코일 구조가 요구되고 있는 실정이다.
Therefore, there is a need for a coil structure capable of minimizing the size and thickness of a substrate by effectively forming a circuit pattern on the shielding layer while effectively shielding electromagnetic waves of the coil.
본 발명은 기판 등에 내장되는 코일의 전자기파를 효과적으로 차폐할 수 있는 코일 구조 및 이를 구비하는 기판을 제공하는 것을 목적으로 한다.An object of the present invention is to provide a coil structure capable of effectively shielding electromagnetic waves of a coil embedded in a substrate and the like and a substrate having the same.
또한 본 발명은 코일의 차폐층 내에 회로 패턴을 배치할 수 있는 코일 구조 및 이를 구비하는 기판을 제공하는 것을 목적으로 한다.In addition, an object of the present invention is to provide a coil structure capable of arranging a circuit pattern in the shielding layer of the coil and a substrate having the same.
또한 본 발명은 기판 내에 코일과 차폐층이 내장되더라도, 기판의 두께를 최소화할 수 있는 코일 구조 및 이를 구비하는 기판을 제공하는 것을 목적으로 한다.
Another object of the present invention is to provide a coil structure capable of minimizing the thickness of a substrate and a substrate having the same, even when a coil and a shielding layer are embedded in the substrate.
본 발명의 실시예에 따른 코일 구조는, 나선 형상으로 형성되는 적어도 하나의 코일 패턴; 및 상기 코일 패턴으로부터 방사되는 전자기파를 차폐하는 차폐판;을 포함하며, 상기 차폐판은 동일 평면 상에서 적어도 두 개 이상의 조각으로 분리되고, 상기 차폐판의 조각들은 다수의 브릿지에 의해 전기적으로 연결될 수 있다. Coil structure according to an embodiment of the present invention, at least one coil pattern formed in a spiral shape; And a shielding plate shielding electromagnetic waves radiated from the coil pattern, wherein the shielding plate is separated into at least two pieces on the same plane, and the pieces of the shielding plate may be electrically connected by a plurality of bridges. .
본 실시예에 있어서 상기 브릿지는, 상기 차폐판과 다른 평면 상에 배치되는 연결 패턴; 및 상기 연결 패턴과 상기 차폐판의 조각들을 전기적으로 연결하는 도전성의 연결 비아;를 포함할 수 있다.In the present embodiment, the bridge may include a connection pattern disposed on a plane different from the shield plate; And conductive connection vias for electrically connecting the connection pattern and the pieces of the shielding plate.
본 실시예에 있어서 상기 차폐판의 조각들 사이에는, 적어도 하나의 회로 패턴이 배치될 수 있다.In the present embodiment, at least one circuit pattern may be disposed between the pieces of the shielding plate.
본 실시예에 있어서 상기 차폐판은, 상기 코일 패턴보다 넓은 면적으로 형성될 수 있다.In the present embodiment, the shielding plate may be formed to have a larger area than the coil pattern.
본 실시예에 있어서, 상기 차폐판의 둘레를 따라 배치되어 상기 코일 패턴의 측면으로 방사되는 전자기파를 차폐하는 차폐용 비아를 더 포함할 수 있다. In the present embodiment, a shielding via disposed along the circumference of the shielding plate may shield the electromagnetic wave radiated toward the side of the coil pattern.
또한 본 발명의 실시예에 따른 코일 구조는, 나선 형상으로 형성되는 적어도 하나의 코일 패턴; 및 상기 코일 패턴의 상부 또는 하부에 배치되며, 적어도 2개 이상의 조각으로 분리되는 차폐판;을 포함하며, 상기 분리된 차폐판 조각들 사이에는 적어도 하나의 회로 패턴이 배치될 수 있다.In addition, the coil structure according to an embodiment of the present invention, at least one coil pattern formed in a spiral shape; And a shielding plate disposed above or below the coil pattern and separated into at least two pieces. At least one circuit pattern may be disposed between the separated pieces of the shielding plate.
또한 본 발명의 실시예에 따른 기판은, 나선 형상으로 형성되는 적어도 하나의 코일 패턴과, 상기 코일 패턴으로부터 방사되는 전자기파를 차폐하는 차폐판을 내장하며, 상기 차폐판은 동일 평면 상에서 적어도 두 개 이상의 조각으로 분리되고, 상기 차폐판의 조각들은 다수의 브릿지에 의해 전기적으로 연결될 수 있다. In addition, the substrate according to an embodiment of the present invention, at least one coil pattern formed in a spiral shape, and a shielding plate for shielding the electromagnetic waves emitted from the coil pattern, the shielding plate is at least two on the same plane Separated into pieces, the pieces of the shielding plate can be electrically connected by multiple bridges.
본 실시예에 있어서, 상기 기판은 다층 기판이며, 상기 브릿지는 상기 차폐판과 다른 층에 배치되는 연결 패턴 및 상기 연결 패턴과 상기 차폐판의 조각들을 전기적으로 연결하는 도전성의 연결 비아를 포함할 수 있다.In the present embodiment, the substrate is a multilayer substrate, and the bridge may include a connection pattern disposed on a layer different from the shield plate, and conductive connection vias electrically connecting the connection pattern and pieces of the shield plate. have.
본 실시예에 있어서 상기 차폐판은, 상기 코일 패턴의 상부 또는 하부에 배치되며, 상기 분리된 차폐판 조각들 사이에는 적어도 하나의 회로 패턴이 배치될 수 있다.
In the present exemplary embodiment, the shielding plate may be disposed above or below the coil pattern, and at least one circuit pattern may be disposed between the separated shielding plate pieces.
본 발명에 따른 코일 구조 및 이를 구비하는 기판은, 차폐부를 구비하므로, 코일부의 주변으로 전자기파가 방사되는 것을 최소화할 수 있으며, 차폐부의 차폐막 사이로 회로 패턴을 배치할 수 있다. 따라서 차폐부를 구비하면서도 기판의 설계가 자유롭다는 이점이 있다.Since the coil structure and the substrate including the coil structure according to the present invention have a shielding portion, radiation of electromagnetic waves to the surroundings of the coil portion can be minimized, and a circuit pattern can be disposed between the shielding layers of the shielding portion. Therefore, there is an advantage that the design of the substrate is free while having a shield.
또한, 본 발명에 따른 코일부는 차폐막의 절개부를 통해 방사되는 전자기파를 차단하기 위해, 다수의 브릿지를 구비한다. 그리고 이러한 브릿지에 의해 현저한 전자기파 차단 효과를 얻을 수 있다. In addition, the coil unit according to the present invention includes a plurality of bridges to block electromagnetic waves emitted through the cutout of the shielding film. In addition, a significant electromagnetic wave blocking effect can be obtained by such a bridge.
따라서, 코일의 차폐막 내에 회로 패턴을 배치하더라도 코일의 전자기파를 효과적으로 차폐할 수 있다.
Therefore, even if a circuit pattern is arrange | positioned in the shielding film of a coil, the electromagnetic wave of a coil can be shielded effectively.
도 1은 본 발명의 실시예에 따른 기판의 단면도.
도 2는 도 1에 도시된 기판에 내장되는 코일부를 개략적으로 도시한 사시도.
도 3은 도 2의 평면도.
도 4는 도 1의 분해 사시도.
도 5는 도 2의 A 부분을 확대하여 도시한 사시도.
도 6은 도 5의 C-C 부분을 확대하여 도시한 단면도.
도 7은 본 발명의 다른 실시예에 따른 코일부를 개략적으로 도시한 사시도.
도 8 내지 도 11는 본 발명의 실시예에 따른 코일부의 방사 효과를 설명하기 위한 도면.1 is a cross-sectional view of a substrate according to an embodiment of the present invention.
FIG. 2 is a perspective view schematically illustrating a coil unit embedded in the substrate illustrated in FIG. 1.
Figure 3 is a plan view of Figure 2;
4 is an exploded perspective view of FIG. 1;
5 is an enlarged perspective view of portion A of FIG. 2;
6 is an enlarged cross-sectional view of a portion CC of FIG. 5.
7 is a perspective view schematically showing a coil unit according to another embodiment of the present invention.
8 to 11 are diagrams for explaining the radiation effect of the coil unit according to an embodiment of the present invention.
본 발명의 상세한 설명에 앞서, 이하에서 설명되는 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니 되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념으로 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다. 따라서 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 가장 바람직한 실시예에 불과할 뿐, 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형 예들이 있을 수 있음을 이해하여야 한다. Prior to the detailed description of the present invention, the terms or words used in the present specification and claims should not be construed as limited to ordinary or preliminary meaning, and the inventor may designate his own invention in the best way It should be construed in accordance with the technical idea of the present invention based on the principle that it can be appropriately defined as a concept of a term to describe it. Therefore, the embodiments described in the present specification and the configurations shown in the drawings are merely the most preferred embodiments of the present invention, and are not intended to represent all of the technical ideas of the present invention. Therefore, various equivalents It should be understood that water and variations may be present.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명한다. 이때, 첨부된 도면에서 동일한 구성 요소는 가능한 동일한 부호로 나타내고 있음을 유의해야 한다. 또한, 본 발명의 요지를 흐리게 할 수 있는 공지 기능 및 구성에 대한 상세한 설명은 생략할 것이다. 마찬가지의 이유로 첨부 도면에 있어서 일부 구성요소는 과장되거나 생략되거나 또는 개략적으로 도시되었으며, 각 구성요소의 크기는 실제 크기를 전적으로 반영하는 것이 아니다.
Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings. Note that, in the drawings, the same components are denoted by the same reference symbols as possible. Further, the detailed description of known functions and configurations that may obscure the gist of the present invention will be omitted. For the same reason, some of the elements in the accompanying drawings are exaggerated, omitted, or schematically shown, and the size of each element does not entirely reflect the actual size.
이하, 본 발명의 실시예를 첨부된 도면에 의거하여 상세히 설명한다. Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 1은 본 발명의 실시예에 따른 기판의 단면도이다. 1 is a cross-sectional view of a substrate according to an embodiment of the present invention.
도 1을 참조하면, 본 실시예에 따른 기판(10)은 코일을 내장한 기판일 수 있다. Referring to FIG. 1, the
본 실시예에서 기판(10)은 인쇄회로기판(PCB)을 예로 들고 있으나, 본 발명에 따른 기판(10)은 당 기술분야에서 잘 알려진 다양한 종류의 기판(예를 들어, 세라믹 기판, 실리콘 기판, 유연성 기판 등)이 이용될 수 있다.In the present embodiment, the
기판(10) 상에는 적어도 하나의 전자 부품(1)이 실장될 수 있다. 여기서 전자 부품(1)은 수동 소자와 능동 소자와 같은 다양한 전자 소자들을 포함할 수 있으며, 기판(10) 상에 실장되거나 기판(10) 내부에 내장될 수 있는 전자 소자들이라면 모두 전자 부품(1)으로 이용될 수 있다.At least one
한편, 본 실시예에서는 도 1에 도시된 바와 같이 전자 부품(1)이 플립 칩 본딩(Flip chip bonding) 방식으로 기판(10)에 실장된다. 그러나 본 발명은 이에 한정되지 않으며, 필요에 따라 본딩 와이어를 이용하여 기판(10)과 전기적으로 연결하는 등 다양한 응용이 가능하다. Meanwhile, in the present embodiment, as shown in FIG. 1, the
기판(10)에는 전자 부품(1)을 실장하기 위한 실장용 전극(14)이나 실장용 전극(14)들 상호 간을 전기적으로 연결하는 회로 패턴(12)이 형성될 수 있다. In the
본 실시예에 따른 기판(10)은 절연층(11)과 회로 패턴(12)이 복수로 적층된 다층 기판(10)일 수 있다. 또한 본 실시예에 따른 기판(10)은 상면에 형성되는 실장용 전극(14), 기판(10) 내부에 형성되는 회로 패턴(12) 상호 간을 전기적으로 연결하는 도전성 비아(13)를 포함할 수 있다.The
특히, 본 실시예에 따른 기판(10)은 코일부(30)가 내장될 수 있다. In particular, the
도 2는 도 1에 도시된 기판에 내장되는 코일부를 개략적으로 도시한 사시도이고, 도 3은 도 2의 평면도이며, 도 4는 도 2의 분해 사시도이다. 여기서 도 2 내지 도 4는 설명의 편의를 위해 절연층이 생략된 상태로, 기판을 투시하여 코일부만을 도시하였다.2 is a perspective view schematically illustrating a coil unit embedded in the substrate illustrated in FIG. 1, FIG. 3 is a plan view of FIG. 2, and FIG. 4 is an exploded perspective view of FIG. 2. 2 to 4 illustrate only the coil part through the substrate while the insulating layer is omitted for convenience of description.
이를 함께 참조하면, 본 실시예에 따른 코일부(30)는 나선 형상으로 형성되는 적어도 하나의 코일 패턴(22)과, 차폐부(32, 33, 35)를 포함할 수 있다.Referring to this together, the
본 실시예의 경우, 코일부(30)는 4개의 코일 패턴(22a, 22b, 22c, 22d)을 포함하여 구성되며, 각각의 코일 패턴(22a, 22b, 22c, 22d)은 기판(10) 상의 다른 층에 배치되어 서로 전기적으로 연결된다. In the present embodiment, the
여기서, 각각의 코일 패턴(22a, 22b, 22c, 22d)들은 동심을 갖는 나선으로 형성될 수 있다. 또한 각 코일 패턴(22a, 22b, 22c, 22d)들은 도전성 비아(23)에 의해 서로 전기적으로 연결될 수 있다. Here, each of the
이에 따라, 4개의 코일 패턴(22)은 모두 동심을 축으로 하여 동일한 방향(예컨대, 시계 방향)으로 회전하는 형태로 형성될 수 있으며, 도전성 비아(13)에 의해 서로 연결되어 연속적인 하나의 코일로 형성될 수 있다.Accordingly, the four
차폐부는 차폐막(32)과 브릿지(35)를 포함할 수 있다. The shielding part may include a shielding
차폐막(32)은 코일의 상부와 하부 중 적어도 어느 한 곳에 배치될 수 있다. 본 실시예에서는 코일의 상부에 배치되는 차폐막(32a, 이하 상부 차폐막)과 하부에 배치되는 차폐막(32b, 이하 하부 차폐막)을 포함한다. 그러나 이에 한정되는 것은 아니다. The shielding
또한 도면에 도시된 바와 같이 차폐막(32)은 코일 패턴(22)의 상부면이나 하부면 전체를 덮는 면적으로 형성될 수 있다.In addition, as illustrated in the drawing, the
차폐막(32)은 전자기파(EMI)의 효과적인 차폐를 위해 접지될 수 있다. 이를 위해 본 실시예에 따른 기판(10)은 차폐막(32)이 기판(10)의 접지층(도시되지 않음)과 전기적으로 연결되도록 구성될 수 있으며, 차폐막(32) 자체를 접지층으로 이용하는 것도 가능하다. The shielding
특히, 본 실시예에 따른 차폐막(32) 중 적어도 어느 하나에는 절개부(40)가 형성될 수 있다.In particular, the
절개부(40)는 차폐막(32)이 절개됨에 따라 형성되는 부분으로, 절개부(40)에 의해 차폐막(32)은 동일 평면 상에서 적어도 두 개 이상의 조각으로 분리될 수 있다. The
또한 절개부(40) 내에는 적어도 하나의 회로 패턴(12)이 배치될 수 있다. 본 실시예의 경우 하나의 회로 패턴(12)만이 절개부(40)에 배치되는 경우를 예로 들고 있다. 그러나 본 발명이 이에 한정되는 것은 아니며, 절개부(40)의 폭이나, 회로 패턴(12)의 폭, 그리고 기판(10)의 회로 설계 등에 따라 다양한 형태로 회로 패턴(12)이 배치될 수 있다. In addition, at least one
한편, 절개부(40)에 의해 분리된 차폐막(32)의 조각들은 상호 간에 전기적으로 연결되기 어렵다. 이를 위해, 본 발명에 따른 차폐부는 브릿지(35)를 구비한다. On the other hand, the pieces of the shielding
도 5는 도 2의 A 부분을 확대하여 도시한 사시도이고, 도 6은 도 5의 C-C 부분을 확대하여 도시한 단면도이다. 5 is an enlarged perspective view of portion A of FIG. 2, and FIG. 6 is an enlarged cross-sectional view of portion C-C of FIG. 5.
이를 함께 참조하면, 브릿지(35)는 분리된 각 차폐막(32)의 조각들에 연결되는 연결 비아(36)들과, 연결 비아(36)들 사이를 연결하는 연결 패턴(37)을 포함할 수 있다.Referring to this together, the
연결 비아(36)들을 이용하지 않고 절개부(40)가 형성된 층(즉, 차폐막이 형성된 평면)에 연결 패턴(37)을 직접 형성하는 경우, 연결 패턴(37)은 절개부(40) 내에 배치되는 회로 패턴(12)과 교차하며 전기적으로 접촉하게 된다. In the case where the
이를 방지하기 위해, 본 실시예에서는 절개부(40)가 형성된 층이 아닌, 다른 층에 연결 패턴(37)을 형성한다. 그리고 연결 패턴(37)과 차폐막(32)을 전기적으로 연결하기 위해 연결 비아(36)를 이용한다. In order to prevent this, in the present embodiment, the
이러한 구성으로 인해 브릿지(35)는 절개부(40) 내의 회로 패턴(12)과 간섭 없이 배치될 수 있다.
Due to this configuration, the
한편, 본 실시예에 따른 코일부(30)는 코일 패턴(22)의 측면으로 전자기파가 방사되는 것을 차폐하기 위해 다수의 차폐용 비아(33)를 포함할 수 있다. On the other hand, the
차폐용 비아(33)는 차폐막(32)의 둘레를 따라 다수개가 형성될 수 있다. 즉 차폐막(32)의 형상을 따라 일정한 간격으로 나란하게 배치되어 상부 차폐막(32a)과 하부 차폐막(32b)을 전기적으로 연결한다. 이러한 차폐용 비아(33)는 일반적인 도전성 비아(13)와 동일한 형태로 형성될 수 있으며, 도전성 비아(13)를 형성하는 공정을 따라 형성될 수 있다.A plurality of shielding
이와 같이 구성되는 본 실시예에 따른 코일부(30)는 도전성을 갖는 다양한 재료로 형성될 수 있다. 또한 코일 패턴(22)이나 차폐막(32)은 기판(10) 제조 시에 기판(10)의 회로 패턴(12)을 형성하는 과정에서 함께 형성될 수 있다. The
또한, 연결 비아(36)나 차폐용 비아(33)는 도전성 비아(13, 23)를 형성하는 과정에서 함께 형성될 수 있다.
In addition, the connecting via 36 or the shielding via 33 may be formed together in the process of forming the
한편 본 발명은 전술한 실시예에 한정되지 않으며 다양한 응용이 가능하다. Meanwhile, the present invention is not limited to the above-described embodiment, and various applications are possible.
도 7은 본 발명의 다른 실시예에 따른 코일부를 개략적으로 도시한 사시도로, 도 2와 같이 절연층이 생략된 상태로, 기판을 투시하여 코일부만을 도시하였다.FIG. 7 is a perspective view schematically illustrating a coil unit according to another exemplary embodiment of the present invention. As illustrated in FIG. 2, only the coil unit is illustrated through the substrate while the insulation layer is omitted.
도 7을 참조하면,본 실시예에 따른 코일 구조는 차폐부의 브릿지(35)가 연결 비아(36)와 연결판(37)을 포함하여 구성된다. Referring to FIG. 7, in the coil structure according to the present exemplary embodiment, the
여기서 연결판(37)은 전술한 실시예의 연결 패턴(도 5의 37)에 대응하는 구성으로, 다수의 패턴이 아닌, 하나의 판 형상으로 형성될 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며, 하나의 판이 아닌 분리된 다수의 연결판들로 구성하는 것도 가능하다. Here, the connecting
이와 같이 본 발명에 따른 코일 구조는 필요에 따라 다양한 형태로 응용될 수 있다.
As such, the coil structure according to the present invention may be applied in various forms as necessary.
도 8 내지 도 11는 본 발명의 실시예에 따른 코일부의 방사 효과를 설명하기 위한 도면으로, 도 8, 도 10은 브릿지가 없는 상태에서 전자기파가 방사되는 정도를 도시하고 있으며, 도 9 및 도 11은 브릿지가 형성된 상태에서 전자기파가 방사되는 정도를 도시하고 있다. 8 to 11 are views for explaining the radiation effect of the coil unit according to an embodiment of the present invention, Figures 8 and 10 shows the degree of electromagnetic radiation is radiated in the absence of a bridge, Figures 9 and 11 shows the degree to which electromagnetic waves are radiated with a bridge formed.
도 8 및 도 9에서 붉은 색의 점이 분포된 영역은 전자기파가 방사되는 영역을 나타낸다. 또한 도 10 및 도 11은 코일부의 상부면으로부터 5mm 이격된 지점에서 전자기파의 방사를 측정하여 도시한 도면으로, 색이 붉을수록 전자기파의 방사가 높은 것을 의미한다. In FIG. 8 and FIG. 9, a red dot is distributed to indicate an area where electromagnetic waves are emitted. 10 and 11 are diagrams illustrating the radiation of electromagnetic waves at a distance of 5 mm from the upper surface of the coil unit, and the red color indicates higher radiation of electromagnetic waves.
도 8 및 도 10을 참조하면, 브릿지가 없이 절개부(도 5의 40)만이 형성된 경우, 전자기파가 절개부를 따라 기판(10)의 상측으로 폭넓게 방사되는 것을 볼 수 있다. 그러나 본 발명과 같이 브릿지(도 5의 35)를 구비하는 경우, 도 8 및 도 11과 같이 기판(10)의 상측으로 방사되는 전자기파가 현저하게 줄어든 것을 알 수 있다.
Referring to FIGS. 8 and 10, when only the cutout portion (40 in FIG. 5) is formed without the bridge, it can be seen that electromagnetic waves are widely radiated toward the upper side of the
이와 같이 구성되는 본 발명에 따른 코일 구조 및 이를 구비하는 기판은, 차폐부를 구비하므로, 코일부의 주변으로 전자기파가 방사되는 것을 최소화할 수 있으며, 차폐부의 차폐막 사이로 회로 패턴을 배치할 수 있다. 따라서 차폐부를 구비하면서도 기판의 설계가 자유롭다는 이점이 있다.Since the coil structure and the substrate having the same according to the present invention configured as described above have a shielding portion, it is possible to minimize the radiation of electromagnetic waves around the coil portion and to arrange a circuit pattern between the shielding layers of the shielding portion. Therefore, there is an advantage that the design of the substrate is free while having a shield.
또한, 본 실시예에 따른 코일부는 차폐막의 절개부를 통해 방사되는 전자기파를 차단하기 위해, 다수의 브릿지를 구비한다. 그리고 이러한 브릿지에 의해 도 8에 도시된 바와 같이 현저한 전자기파 차단 효과를 얻을 수 있다. In addition, the coil unit according to the present embodiment includes a plurality of bridges to block electromagnetic waves emitted through the cutout of the shielding film. And, as shown in FIG. 8, a remarkable electromagnetic wave blocking effect can be obtained by such a bridge.
따라서, 코일의 차폐막 내에 회로 패턴을 배치하더라도 코일의 전자기파를 효과적으로 차폐할 수 있다.
Therefore, even if a circuit pattern is arrange | positioned in the shielding film of a coil, the electromagnetic wave of a coil can be shielded effectively.
한편, 이상에서 설명한 본 발명에 따른 코일 구조 및 이를 구비하는 기판은 전술한 실시예에 한정되지 않으며, 다양한 응용이 가능하다. On the other hand, the coil structure and the substrate having the same according to the present invention described above is not limited to the above-described embodiment, various applications are possible.
한편 본 실시예의 경우, 절개부가 상부 차폐막에만 형성되는 경우를 예로 들고 있다. 그러나 본 발명이 이에 한정되는 것은 아니며, 하부 차폐막에도 대응하는 형태로 형성될 수 있다. Meanwhile, in the present embodiment, the case where the cutout is formed only in the upper shielding film is taken as an example. However, the present invention is not limited thereto and may be formed in a shape corresponding to the lower shielding film.
또한, 본 실시예에서는 하나의 절개부가 상부 차폐막을 가로지르는 형태로 형성되는 경우를 예로 들고 있으나, 이에 한정되지 않으며 절개부는 필요에 따라 다수 개가 다양한 형태로 형성될 수 있다. In addition, in the present exemplary embodiment, one cut portion is formed to cross the upper shielding film as an example, but the present invention is not limited thereto, and a plurality of cut portions may be formed in various shapes as necessary.
또한, 전술된 실시예에서는 인쇄회로기판을 예로 들어 설명하였으나, 이에 한정되지 않으며 코일을 내부에 내장할 수 있는 기판이나, 전자 부품이라면 다양하게 적용될 수 있다.
In addition, in the above-described embodiment, the printed circuit board has been described as an example. However, the present invention is not limited thereto and may be variously applied to any substrate or electronic component capable of embedding a coil therein.
10: 기판
11: 절연층
12: 회로 패턴
13, 23: 도전성 비아
14: 실장용 전극
30: 코일부
22: 코일 패턴
32: 차폐막
33: 차폐용 비아
35: 브릿지
36: 연결 비아
37: 연결 패턴, 연결판
40: 절개부10: substrate
11: Insulating layer
12: circuit pattern
13, 23: conductive via
14: mounting electrode
30: coil part
22: coil pattern
32: shielding film
33: Shielding Via
35: bridge
36: connect via
37: connection pattern, connection plate
40: incision
Claims (9)
상기 코일 패턴으로부터 방사되는 전자기파를 차폐하는 차폐판;
을 포함하며,
상기 차폐판은 동일 평면 상에서 적어도 두 개 이상의 조각으로 분리되고, 상기 차폐판의 조각들은 다수의 브릿지에 의해 전기적으로 연결되는 코일 구조.
At least one coil pattern formed in a spiral shape; And
A shielding plate shielding electromagnetic waves radiated from the coil pattern;
/ RTI >
And the shield plate is separated into at least two pieces on the same plane, and the pieces of the shield plate are electrically connected by a plurality of bridges.
상기 차폐판과 다른 평면 상에 배치되는 연결 패턴; 및
상기 연결 패턴과 상기 차폐판의 조각들을 전기적으로 연결하는 도전성의 연결 비아;
를 포함하는 코일 구조.
The method of claim 1, wherein the bridge,
A connection pattern disposed on a plane different from the shield plate; And
Conductive connection vias electrically connecting the connection pattern and the pieces of shielding plate;
Coil structure comprising a.
적어도 하나의 회로 패턴이 배치되는 코일 구조.
The method of claim 1, wherein between the pieces of the shield plate,
Coil structure in which at least one circuit pattern is disposed.
상기 코일 패턴보다 넓은 면적으로 형성되는 코일 구조
The method of claim 1, wherein the shielding plate,
Coil structure formed with a larger area than the coil pattern
상기 차폐판의 둘레를 따라 배치되어 상기 코일 패턴의 측면으로 방사되는 전자기파를 차폐하는 차폐용 비아를 더 포함하는 코일 구조.
The method of claim 1,
And a shielding via disposed along a circumference of the shielding plate and shielding electromagnetic waves radiated to the side of the coil pattern.
상기 코일 패턴의 상부 또는 하부에 배치되며, 적어도 2개 이상의 조각으로 분리되는 차폐판;
을 포함하며,
상기 분리된 차폐판 조각들 사이에는 적어도 하나의 회로 패턴이 배치되는 코일 구조.
At least one coil pattern formed in a spiral shape; And
A shielding plate disposed above or below the coil pattern and separated into at least two pieces;
/ RTI >
At least one circuit pattern is disposed between the separated shield plate pieces.
At least one coil pattern formed in a spiral shape and a shielding plate for shielding electromagnetic waves radiated from the coil pattern, wherein the shielding plate is separated into at least two pieces on the same plane, and the pieces of the shielding plate are A substrate electrically connected by a plurality of bridges.
상기 기판은 다층 기판이며,
상기 브릿지는 상기 차폐판과 다른 층에 배치되는 연결 패턴 및 상기 연결 패턴과 상기 차폐판의 조각들을 전기적으로 연결하는 도전성의 연결 비아를 포함하는 기판.
The method of claim 7, wherein
The substrate is a multilayer substrate,
Wherein the bridge comprises a connection pattern disposed on a layer different from the shield plate, and a conductive connection via electrically connecting the connection pattern and pieces of the shield plate.
상기 차폐판은 상기 코일 패턴의 상부 또는 하부에 배치되며,
상기 분리된 차폐판 조각들 사이에는 적어도 하나의 회로 패턴이 배치되는 기판.The method of claim 7, wherein
The shielding plate is disposed above or below the coil pattern,
At least one circuit pattern disposed between the separated pieces of the shield plate.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020120089623A KR20140023587A (en) | 2012-08-16 | 2012-08-16 | Coil structure and substrate having the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020120089623A KR20140023587A (en) | 2012-08-16 | 2012-08-16 | Coil structure and substrate having the same |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20140023587A true KR20140023587A (en) | 2014-02-27 |
Family
ID=50268942
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020120089623A Withdrawn KR20140023587A (en) | 2012-08-16 | 2012-08-16 | Coil structure and substrate having the same |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20140023587A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020202255A (en) * | 2019-06-07 | 2020-12-17 | 株式会社デンソー | Electronic apparatus |
-
2012
- 2012-08-16 KR KR1020120089623A patent/KR20140023587A/en not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020202255A (en) * | 2019-06-07 | 2020-12-17 | 株式会社デンソー | Electronic apparatus |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102266668B1 (en) | high frequency module | |
TWI483375B (en) | Semiconductor device | |
US8354975B2 (en) | Electromagnetic band gap element, and antenna and filter using the same | |
JP6669248B2 (en) | Circuit module | |
US10375816B2 (en) | Printed-circuit board, printed-wiring board, and electronic apparatus | |
US9484311B2 (en) | Chip package and packaging method | |
KR20180107877A (en) | Semiconductor package and method for manufacturing thereof | |
US9907180B2 (en) | Multilayer electronic device and manufacturing method therefor | |
JP5354394B2 (en) | Component built-in substrate and manufacturing method thereof | |
US9220164B2 (en) | High frequency module | |
CN107799489A (en) | Electronic installation | |
US9343391B2 (en) | Semiconductor package and method of manufacturing the same | |
US20160095249A1 (en) | Printed circuit board and electronic component package having the same | |
KR20180023488A (en) | Semiconductor Package and Manufacturing Method for Semiconductor Package | |
KR20140023587A (en) | Coil structure and substrate having the same | |
US20150181708A1 (en) | Semiconductor package module | |
KR101741648B1 (en) | Semiconductor package having electromagnetic waves shielding means, and method for manufacturing the same | |
US9691722B2 (en) | Surface mount high-frequency circuit | |
US8274773B2 (en) | Multilayered board semiconductor device with BGA package | |
JP6776280B2 (en) | Wireless communication module, printed circuit board, and manufacturing method | |
KR101942728B1 (en) | Array substrate and electronic component module using the same | |
JP2006114623A (en) | Substrate module, printed circuit board and electronic device employing it | |
KR101350610B1 (en) | Semiconductor package | |
KR101305581B1 (en) | Shield member and pcb comprising the shield member | |
JP6970262B2 (en) | Wireless communication module, printed circuit board, and manufacturing method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20120816 |
|
PG1501 | Laying open of application | ||
PC1203 | Withdrawal of no request for examination | ||
WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |