KR20130142102A

KR20130142102A - Frdy 풀-업 저항기 작동

Info

Publication number: KR20130142102A
Application number: KR1020137002093A
Authority: KR
Inventors: 스티븐 에스. 쳉; 피터 황; 애니 씨. 창
Original assignee: 샌디스크 테크놀로지스, 인코포레이티드
Priority date: 2010-06-28
Filing date: 2011-06-07
Publication date: 2013-12-27
Anticipated expiration: 2031-06-07
Also published as: WO2012009068A1; TWI520147B; US20110320686A1; KR101735150B1; EP2585934A1; EP2585934B1; US8406076B2; TW201212040A

Abstract

비휘발성 저장 장치에서 동작 동안 파워 소비를 감소시키기 위한 방법 및 장치가 개시된다. 비휘발성 저장 장치 내 비휘발성 메모리와 통신하는 비휘발성 저장 장치 제어기는 비휘발성 메모리가 동작을 완료하기 위해 요구되는 시구간에 대응하는 특징을 수신한다. 제어기는 비휘발성 메모리에 의한 동작이 완료되었을 때를 나타내는 회로를 비활성화한다. 이어서, 제어기는 비휘발성 메모리에서 동작을 개시하고, 시구간의 한 부분인 제 1 소정의 시간 동안 회로를 비활성화된 상태로 유지한다. 제어기는 제 1 소정의 시간의 만기시에 그리고 동작의 완료 전에 회로를 활성화한다. 제어기는 회로를 통해 동작의 완료의 표시를 수신한다.

Description

FRDY 풀-업 저항기 작동{FRDY PULL-UP RESISTOR ACTIVATION}

이 출원은 일반적으로 비휘발성 플래시 메모리 시스템들의 동작에 관한 것으로, 특히 풀-업 또는 풀-다운 저항기들을 작동시키기 위한 방법 및 시스템에 관한 것이다.

소형 폼 팩터 메모리 카드들의 날로 증가하는 용량은 디지털 콘텐트를 저장 및 분배함에 있어 새로운 가능성들을 가능하게 한다. 멀티미디어 카드들(MMC) 및 보안 디지털(SD) 카드들과 같은 시판되는 카드들 상에 저장된 콘텐트는 다양한 호스트 장치들에 의해 액세스될 수 있다. 소형 폼 팩터 메모리 카드들에 대한 표준들을 정의하는 기구는 메모리 카드가 소비할 수 있는 최대 순시 또는 평균 파워에 대한 한도를 설정할 수 있다. 이들 한도는 셀룰라 전화들과 같은 호스트 장치들의 제조자들이 메모리 카드 액세스 동작들을 위해 필요한 순시 또는 평균 파워 예산을 세울 수 있도록 필요하며, 장래의 및 기존의 호스트 장치들과의 상호운용성을 유지하기 위해 필요하다.

소형 폼 팩터 메모리 카드들의 저장 용량 및 복잡성이 증가함에 따라, 이들 장치들에 의해 잠재적으로 소비되는 순시 또는 평균 파워 또한 특히 리셋, 프로그래밍, 기입, 또는 소거와 같은 파워-집약적 동작들 동안에 증가할 수도 있을 것이다. 예를 들면, 소형 폼 팩터 메모리 카드들은 전형적으로 복수의 NAND 비휘발성 메모리 다이들을 내포한다. 플래시 메모리 판독/비지(ready/busy) 신호(FRDY)는 비휘발성 메모리 다이들에 의해 구동되는 개개의 오픈 드레인 출력들의 OR-결선 조합이다. FRDY 신호는 적어도 한 비휘발성 메모리 다이가 비지 상태이고 다른 명령을 처리할 준비가 안 되어 있음을 나타내기 위해 하나 이상의 다이들에 의해 논리 로우 상태로 구동된다. 비지 상태가 아닌 다이는 이의 FRDY 출력을 고-임피던스 상태로 구성하고, 그럼으로써 다른 회로 요소들이 FRDY OR-결선 회로 출력을 판정할 수 있게 한다. 모든 NAND 비휘발성 메모리 다이들이 더 이상 비지 상태가 아닐 때, FRDY는 다이들이 다른 명령을 처리할 준비가 되었음을 나타내기 위해서 풀-업 저항기에 의해 논리 하이 상태까지 올린다. 비지 상황(status)을 나타내기 위해 FRDY를 논리 로우 상태로 구동하는 것은 전류가 FRDY 풀-업 저항기를 거쳐 싱크(sink)되게 한다. 싱크되는 전류량은 저항기 값 및 저항기에 걸친 전압 강하에 따른다.

다이들이 비지 상태이고 다른 명령을 처리할 준비가 되어 있지 않음을 나타내기 위해서 전류가 FRDY 저항기를 통해 싱크되고 있음과 동시에 비휘발성 메모리 다이들이 리셋, 소거, 또는 프로그래밍과 같은 전류-집약적인 동작을 수행하고 있을 수 있기 때문에, 풀-업 저항기에 걸친 이 전류 소비는 부적당한 시간에 일어난다. FRDY 저항기를 통해 싱크되는 전류는 메모리 카드 아키텍처가 소형 폼 팩터 메모리 카드 표준에 의해 설정된 순시 또는 평균 전류 소비를 초과하게 할 수 있다. 현존의 비휘발성 메모리 시스템들은 전형적으로 NAND 비휘발성 메모리 다이 동작 동안 FRDY 풀-업 저항기를 통해 싱크되는 추가의 전류를 고려하지 않으며 시스템 동작에 악영향을 미치지 않고 이를 효과적으로 감소시키는 방법을 다루지 않았다.

FRDY 풀-업 저항기를 통한 전류 소비를 감소시키는 한 설계 수법은 이의 저항을 증가시키는 것이다. 그러나, 풀-업 저항기의 저항을 증가시키는 것은 논리 로우 상태에서 논리 하이 상태로의 FRDY 상승에지 천이를 느려지게 할 수 있고, 이것은 시스템 동작 및/또는 시스템 수행에 악영향을 미칠 수 있다. 비휘발성 저장 장치에 물리적으로 큰 별개의 저항기를 포함시키는 것은 장치의 비용을 증가시킬 수 있다. 저항기가 비휘발성 메모리 제어기에 집적된다면, 풀-업 저항기의 저항을 증가시키는 것은 제어기에 대해 요구되는 다이 면적도 증가시킬 수 있다.

전류 소비를 감소시키는 또 다른 설계 수법은 FRDY OR-결선 회로에의 입력들을 소거 또는 비활성화하고 각 비휘발성 메모리 다이로부터 비지/판독 상황을 폴링(polling)하는 것을 수반한다. 그러나, 각 비휘발성 메모리 다이를 폴링하는 것은 시스템 파워 소비를 증가시킬 수 있다. 또한, FRDY OR-결선 회로 내 오픈 드레인 트랜지스터들을 비활성화하는 것은 모든 다이 제조자로부터 입수할 수 없는 비휘발성 메모리 다이 내 맞춤형 로직을 필요로 할 수도 있다.

그러므로, 시스템 동작에 악영향을 미침이 없이 소형 폼 팩터 메모리 카드들에서 파워-집약적 동작들이 수행되고 있을 때 결선 로직 회로들의 파워 소비를 감소시키는 방법 또는 시스템을 갖추는 것이 이점이 있을 것이다. 이러한 방법 또는 시스템은 소형 폼 팩터 메모리 카드들와 같은 비휘발성 저장 장치들이 표준 기구들에 의해 설정된 파워 소비 한도에의 준수를 여전히 유지하면서도 증가된 저장 용량을 갖게 할 수 있다.

이들 문제들을 해결하기 위해서, 비휘발성 메모리 다이에서 동작이 진행중에 있을 때 결선 로직 회로 내 풀-업 또는 풀-다운 저항기를 비활성화하는 (만약 그렇게 하지 않으면 결선 로직 회로는 저항기를 통해 전류를 싱크할 것이다) 방법 및 시스템을 개시한다. 결선 로직 회로 출력은 동작을 실행하는 비휘발성 메모리 다이들이 다른 명령을 수신할 준비가 되었는지를 시그널링한다. 저항기를 통하는 전류 경로를 비활성화함으로써 결선 로직 회로가 비활성화되었을 때, 이의 출력은 무시될 수 있다. 결선 로직 회로 내 풀-업 또는 풀-다운 저항기를 통하는 전류 경로는 동작이 완료될 것으로 예상되기 바로 전에 활성화되며, 이에 따라 결선 로직 회로가 동작의 완료를 정확하게 표시할 수 있게 한다. 회로의 파워 소비, 및 이에 따라 소형 폼 팩터 메모리 카드는 결선 로직 회로 내 저항기를 통하는 전류 경로를 비활성화함으로써 동작 동안 감소된다. 메모리 카드의 파워 소비를 감소시키는 것은 메모리 카드가 표준 기구들에 의해 설정된 파워 소비 한도에의 준수를 유지할 수 있게 한다.

일면에서, 비휘발성 저장 장치에서 동작을 수행하기 위한 방법이 있다. 비휘발성 저장 장치 내 제어기는 비휘발성 저장 장치 내 비휘발성 메모리와 통신한다. 제어기는 비휘발성 메모리가 동작을 완료하는데 요구되는 시구간에 대응하는 특징을 수신한다. 제어기는 비휘발성 메모리에 의한 동작의 완료의 표시를 발생하는 회로를 비활성화한다. 회로를 비활성화하는 단계는 회로에 의해 소비되는 파워를 감소시킨다. 이어서 제어기는 비휘발성 메모리에서 동작을 개시한다. 제어기는 동작을 완료하는데 요구되는 시구간의 한 부분인 제 1 소정의 시간 동안 회로를 비활성화된 상태로 유지한다. 제 1 소정의 시간의 만기시에 그리고 비휘발성 메모리에 의한 동작의 완료에 앞서 회로는 활성화된다. 이어서 제어기는 회로를 통해 동작의 완료의 표시를 수신한다. 동작의 완료의 표시가 수신되지 않는다면, 제어기는 회로를 활성화한 후에 제 2 소정의 시간에 제 2 동작을 개시하며, 제 1 소정의 시간과 제 2 소정의 시간과의 합은 비휘발성 메모리에 의해 동작을 완료하기 위해 요구되는 시구간보다 크거나 같다.

일면에서, 상기 회로를 비활성화된 상태로 유지하는 단계는 제어기 내 프로세서를 작동시키게 동작하는 타이머를 설정하는 단계; 및 타이머가 설정된 후에 프로세서를 비작동시키는 단계를 포함한다. 또 다른 면에서, 회로를 활성화한 후에 제 2 소정의 시간에 제 2 동작을 개시하는 단계는 제어기 내 프로세서를 작동시킬 수 있는 타이머를 설정하는 단계; 및 타이머가 설정된 후에 프로세서를 비작동되게 하는 단계; 및 타이머가 프로세서를 비작동된 상태로부터 작동되게 한 후에 제 2 동작을 개시하는 단계를 포함한다.

또 다른 면에서, 비휘발성 메모리 및 비휘발성 메모리와 통신하는 제어기를 포함하는 비휘발성 저장 장치가 있다. 제어기는 비휘발성 메모리가 동작을 완료하는데 요구되는 시구간에 대응하는 특징을 수신하게 동작한다. 또한, 제어기는 비휘발성 메모리에 의한 동작의 완료의 표시를 발생하는 회로를 비활성화하게 동작한다. 회로를 비활성화하는 것은 회로에 의해 소비되는 파워를 감소시킨다. 회로를 비활성화 후에, 제어기는 비휘발성 메모리에서 동작을 개시하고; 시구간의 한 부분인 제 1 소정의 시간 동안 회로를 비활성화된 상태로 유지한다. 제 1 소정의 시간의 만기시에 그리고 비휘발성 메모리에 의한 동작의 완료에 앞서 제어기는 회로를 활성화한다. 제어기는 회로를 통해 동작의 완료의 표시를 수신한다. 동작의 완료의 표시가 수신되지 않는다면, 제어기는 회로를 활성화한 후에 제 2 소정의 시간에 제 2 동작을 개시하게 더욱 동작하며, 제 1 소정의 시간과 제 2 소정의 시간과의 합은 비휘발성 메모리에 의해 동작을 완료하기 위해 요구되는 시구간보다 크거나 같다.

일면에서, 제어기는 제어기 내 프로세서를 작동시킬 수 있는 타이머를 설정하고 타이머가 설정된 후에 프로세서를 비작동되게 함으로써 회로를 비활성화된 상태로 유지할 수 있다. 또 다른 면에서, 제어기는 제어기 내 프로세서를 작동시킬 수 있는 타이머를 설정하고, 타이머가 설정된 후에 프로세서를 비작동되게 하고, 타이머가 비작동된 상태로부터 프로세서를 작동시킨 후에 제 2 동작을 개시함으로써 회로를 활성화한 후에 제 2 소정의 시간에 제 2 동작을 개시할 수 있다.

발명의 다른 면들과 특징들 및 잇점들이 가능하여 다음의 상세한 설명 및 동반된 도면들의 검토시 당업자에게 맹백하거나 명백해질 것이다. 따라서, 이하 이용되는 청구된 발명의 범위는 본원에 제시되고 기술된 실시예들로 한정되지 않는다.

본 발명은 시스템 동작에 악영향을 미침이 없이 소형 폼 팩터 메모리 카드들에서 파워-집약적 동작들이 수행되고 있을 때 결선 로직 회로들의 파워 소비를 감소시키는 방법 또는 시스템을 제공할 수 있다. 이러한 방법 또는 시스템은 소형 폼 팩터 메모리 카드들와 같은 비휘발성 저장 장치들이 표준 기구들에 의해 설정된 파워 소비 한도에의 준수를 여전히 유지하면서도 증가된 저장 용량을 갖게 할 수 있는 이점이 있다.

도면들에서 성분들은 반드시 축척에 맞는 것은 아니며 대신에 성분들의 여러 면들을 예시할 때 강조될 수는 있다. 또한, 도면들에서, 도면들에서 동일 참조부호는 동일 구성요소들을 나타낸다.
도 1은 비휘발성 저장 장치.에서 동작을 수행하기 위한 예시적인 시스템을 도시한 도면이다.
도 2a는 비휘발성 저장 장치에서 동작의 완료를 표시하게 동작하는 예시적인 회로를 도시한 도면이다.
도 2b는 비휘발성 저장 장치에서 동작의 완료를 표시하게 동작하는 예시적인 회로를 도시한 도면이다.
도 3은 도 2a 또는 도 2b에 도시된 예시적인 회로와 같은 회로를 내포하는 도 1의 비휘발성 저장 장치에서 동작을 수행하기 위한 예시적인 단계들을 도시한 것이다.
도 4는 도 2a 또는 도 2b에 도시된 예시적인 회로와 같은 회로를 내포하는 도 1의 비휘발성 저장 장치 아키텍처에서 동작을 수행할 때 예시적인 전류 소비를 도시한 도면이다.

파워 소비 한도를 준수하기 위해서 판독, 기입, 프로그램, 또는 소거와 같은 동작을 수행하기 위한 방법 및 시스템은 전술한 도면들 및 동반된 설명에서 논의된 예시적인 실시예들에서 더욱 상세히 설명된다.

소형 폼 팩터 메모리 카드와 같은 비휘발성 저장 장치는 전형적으로 NAND 플래시 장치들 또는 다이들과 같은 다수의 비휘발성 메모리들을 포함한다. 비휘발성 저장 장치 내 제어기는 비휘발성 메모리를 판독, 기입/프로그램, 소거, 또는 리셋하는 등의 동작을 완료하게 비휘발성 메모리를 지휘할 수 있다. 비휘발성 메모리의 판독/비지 출력은 동작이 진행되고 있음을 나타낼 수 있다. 비휘발성 저장 장치는 많은 수의 비휘발성 메모리들을 포함할 수 있다. 각 비휘발성 판독/비지 출력을 제어기에 개별적으로 연결하는 것은 많은 수의 제어기 입력들과 같은 추가의 자원들, 혹은 각 판독/비지 신호를 제어기에 연결하기 위한 추가의 배선/라우팅 자원들을 요구할 수 있다.

일부 아키텍처들은 2 이상의 비휘발성 메모리 판독/비지 출력들을 OR-결선 또는 결선-AND 회로와 같은 결선 로직을 사용하여 단일 판독/비지 신호로 결합한다. 이러한 결선 로직 신호는 요구되는 제어기 입력들의 수를 감소시킬 수 있고 각 비휘발성 메모리에서 제어기로 판독/비지 표시를 제공하기 위한 배선/라우팅 자원들을 감소시킬 수 있다. 결선 로직 신호는 판독/비지 신호를 논리 로우 값(비지)으로 구동하기 위한 트랜지스터 또는 스위치, 및 판독/비지 신호를 논리 하이 값(판독)까지 올리기 위한 풀-업 저항기에 의존할 수 있다. 결선 로직 회로에 결합된 하나 이상의 메모리들이 트랜지스터를 활성화하거나 스위치를 닫음으로써 비지 조건을 나타낼 때, 전류가 풀-업 저항기를 통해 싱크된다. 이 전류 소비는 비휘발성 메모리 동작이 진행되고 있는 시간 전체에 걸쳐 일어날 수 있어, 비휘발성 저장 장치의 순시 전류 소비 및 한 시구간에 걸친 평균 전류 소비를 증가시킬 수 있다. 일부 소형 폼-팩터 메모리 카드 표준들은 최대 순시 또는 평균 전류 소비 한도를 명시한다. 비휘발성 메모리 동작 동안 결선 로직 회로에 의해 소비되는 전류는 비휘발성 장치가 전류 명세를 초과하게 할 수도 있다. 대안적으로, 결선 로직 회로에 의해 소비되는 순시 또는 평균 전류가 감소될 수 있다면, 추가의 파워-소비 동작들은 최대 순시 또는 평균 전류 한도를 초과함이 없이 동시에 수행될 수도 있다.

제어기는 잇점이 있게 비휘발성 메모리 동작이 계류중이거나 진행 중인 시간의 한 부분 동안 회로를 선택적으로 비활성화함으로써 결선 로직 회로에 의해 소비되는 전류를 감소시킬 수 있다. 예시적인 구현에서, 비휘발성 메모리 FRDY 신호가 특정 동작에 대한 비지 조건을 나타내는 시간을 특징화하고, 제어기에 의한 사용을 위해 특징을 저장하고, FRDY 풀-업 저항기를 동적으로 연루시키고 분리시킴으로써 파워 및 수행을 위한 FRDY 판독/비지 신호 발생이 최적화된다. 일실시예에서, 결선 로직 회로 FRDY 풀-업 저항기는 제어기에서 펌웨어 명령을 실행함으로써 활성화 또는 비활성화될 수 있다. 구체적으로 FRDY 풀-업 저항기는 비휘발성 메모리 동작이 진행 중에 있음을 나타내는 FRDY 신호 상에 논리 하이에서 로우로의 천이를 야기할 NAND 동작을 개시하기 전에 비활성화될 수 있다. FRDY 풀-업 저항기는 비휘발성 메모리 동작의 끝 완료를 나타내는 논리 로우에서 논리 하이로의 예상되는 FRDY 신호 천이에 앞서 연루될 수 있다.

이 FRDY 발생 방법은 FRDY 레벨이 논리 로우에서 논리 하이로 변하는 예상되는 시간 바로 전에 제어기가 FRDY 상황에 대해 체크할 필요가 있을 때만 풀-업 저항기를 연루시키거나 또는 활성화함으로써 전류가 FRDY 풀-업 저항기에 걸쳐 싱크하는 시간 대부분을 제거할 수 있다. 이러한 방법 및 시스템은 예시적인 구현에서 1mA 내지 3mA만큼 평균 시스템 전류 소비를 낮출 수 있다.

예를 들면, 블록 소거 동작이 전형적으로 비휘발성 메모리가 완료하기에 2.5ms만큼이나 걸린다면, 제어기는 2.2ms와 같은 소정의 시간 동안 FRDY 비지/판독 신호를 발생하는 결선 로직 회로를 비활성화하고, 이 간격동안 판독/비지 결선 로직 회로의 출력을 무시할 수 있다. 일 구현에서, 결선 로직 회로를 비활성화하는 것은 풀-업 저항기를 통하는 전류 경로를 비활성화하는 것을 포함한다. 제어기는 비휘발성 메모리 및 요청된 동작에 관한 특징 정보를 사용하여 소정의 시간 간격을 판정할 수 있다. 동작은 일단 이 소정의 시간 간격을 알게 되면 완료에 가까운 것이며, 따라서 제어기는 결선 로직 회로를 활성화하고 이를테면 논리 로우 값(비지)에서 논리 하이 값(판독)으로 신호의 천이와 같은 블록 소거 동작이 완료되었다는 표시를 수신하기 위해 판독/비지 출력을 모니터할 수 있다. 2.2ms 동안 결선 로직 회로를 비활성화함으로써, 결선 로직 회로에 의해 소비되는 순시 파워 및 평균 파워가 감소된다.

도 1은 비휘발성 저장 장치에서 동작을 수행하기 위한 예시적인 시스템을 도시한 도면이다. 예시적인 시스템(100)은 비휘발성 저장 장치(140)와 통신하는 호스트(110)를 포함한다. 호스트(110)의 예들은 개인용 컴퓨터들, 노트북 컴퓨터들, 개인용 디지털 보조장치들, 디지털 카메라들, 셀룰라 전화들, 휴대 오디오 플레이어들, 자동차 사운드 시스템들, 및 유사한 유형들의 장비를 포함한다. 비휘발성 저장 장치(140)는 보안 디지털(SD) 또는 멀티미디어 카드(MMC)와 같은 착탈가능 소형 폼 팩터 메모리 카드일 수도 있다. 시스템(100)이 착탈가능 비휘발성 저장 장치(140)를 보이고 있지만, 다른 실시예들은 호스트(110) 내에 영구적으로 설치되거나 호스트(110)에 고정되는 비휘발성 저장 장치(140)를 포함할 수 있다.

비휘발성 저장 장치(140)는 카드 인터페이스(142), 제어기(144), 및 다수의 비휘발성 메모리들(160, 162, 164, 166, 170, 172, 174, 176)을 포함한다. 카드 인터페이스(142)는 호스트(110)로부터 명령들을 수신하고 데이터 및 결과들을 호스트(110)와 교환한다. 예를 들면, 카드 인터페이스(142)는 비휘발성 저장 장치(140)에 저장된 데이터를 판독하거나, 비휘발성 저장 장치(140)에 데이터를 저장하거나, 카다를 소거하거나 포맷하는 것과 같은 다른 동작들을 수행하기 위해 호스트로부터 명령들을 수신할 수 있다. 호스트(110)와 비휘발성 저장 장치(140) 간에 교환된 명령들 및 데이터는 소형 폼 팩터 메모리 카드 인터페이스 표준에 따를 수 있다. 카드 인터페이스(142)는 명령들 및 데이터를 제어기(144)와 교환하며 이어 제어기(144)는 호스트(110)에 의한 요청을 완료하기 위해 명령들 및 데이터를 비휘발성 메모리들(160 ~ 176)과 교환한다.

카드 인터페이스(142) 및 제어기(144)는 하드웨어, 펌웨어, 소프트웨어, 또는 이들의 임의의 조합으로 구현될 수 있고 도 1 ~ 도 4 및 동반된 명세서의 실시예들에 기술된 기능과 같인, 카드 인터페이스(142) 및 제어기(144)의 기능을 각각 구현하기 위해 배열된다. 도 1에 도시된 일실시예에서, 제어기(144)는 프로세서(130)를 포함하며, 제어기(144)의 적어도 일부 기능은 프로세서가 실행할 수 있는 명령들로 구성된 프로세서(130)를 이용하여 구현되며, 제어기(144)는 프로세서(130)를 구현하기 위해 다른 주변 로직 또는 회로를 포함할 수도 있다. 프로세서 실행가능 명령들은 비휘발성 저장 장치(140) 내에 랜덤 액세스 메모리(RAM), 혹은 비휘발성 저장 장치(140) 내에 판독전용 메모리(ROM), EEPROM(Electrically Erasable and Programmable Read Only Memory), 또는 E-플래시(embedded flash)와 같은 비휘발성 메모리에 저장될 수 있다. 프로세서(130)는 임의의 유형의 전유의 또는 시판되는 마이크로제어기, 프로세서, 또는 프로세서 로직 코어일 수 있다.

비휘발성 메모리들(160 ~ 176)은 임의의 유형의 가용한 비휘발성 메모리 장치일 수 있다. 이러한 장치의 일예는 도시바 SLC NAND 플래시 부품번호 TC58NVG2S3ETA00이다. 유사한 비휘발성 메모리 장치들은 다른 제조자들로부터 입수될 수 있다. 제어기(144)는 데이터 및 비휘발성 메모리들(160 ~ 176)을 초기화 또는 유지관리하기 위한 동작들과 같은, 호스트(110)로부터의 지시없이 다른 동작들을 개시할 수도 있다.

비휘발성 메모리들(160 ~ 176)은 다수 그룹들 또는 세트들로 분할되고 각 그룹 또는 세트는 칩 활성화(CE) 신호(150, 152)를 공유한다. 도 1을 참조하면, 칩 활성화 제로(CEO)는 비휘발성 메모리들(160, 162, 164, 166)에 의해 공유된다. 제어기(144)는 칩 활성화 제로(CEO) 신호(150)를 발현하고 명령 명령/데이터 버스(158) 상에 전송함으로써 명령을 모든 비휘발성 메모리들(160, 162, 164, 166)에 동시에 보낼 수 있다. 예를 들면, 도시바 SLC NAND 플래시 부품번호 TC58N VG2S3ETA00 비휘발성 메모리에 있어서, 명령 OxFF(리셋)는 비휘발성 메모리 다이에 통신가능하게 결합된 칩 활성화 신호를 발현한 동안에 명령/데이터 버스(158)로 비휘발성 메모리에 전송된다. 이 예에서, 단일의 칩 활성화 신호(150)를 공유하는 모든 비휘발성 메모리들(160, 162, 164, 166)는 발현된 칩 활성화 신호로 리셋 명령이 명령/데이터 버스(158)를 통해 전송될 때 리셋될 것이이다. 0x30(판독), 0x10(자동 페이지 프로그램), 또는 0x11(복수 페이지 프로그램)와 같은 다른 명령들은 칩 활성화을 공유하는 하나 이상의 비휘발성 메모리들(160, 162, 164, 166)에 액세스할 수 있다.

각 비휘발성 메모리(160, 162, 164, 166)는 이의 각각의 FRDY 신호(180, 182, 184, 186)를 발생함으로써 동작이 진행중인지를 나타낸다. 신호들은 제어기(144)에의 입력인 단일 FRDY 판독/비지 표시 신호(156)를 생성하기 위해 결선 로직 블록(146)에서 결합된다. 예를 들면, FRDY는 모든 비휘발성 메모리들(160, 162, 164, 166)이 다른 명령을 받아들일 준비가 되었을 때 논리 하이 상태를 가질 수 있고, 하나 이상의 비휘발성 메모리들(160, 162, 164, 166)이 제어기(144)에 의해 이전에 요청된 동작 처리에 비지 상태일 때는 논리 로우 상태이다.

유사하게, 제 2 결선 로직 블록(148)은 제어기(144)에의 입력인 제 2 FRDY 판독/비지 표시 신호(154)를 발생하는 칩 활성화 1(CE1)(152)에 연관된 비휘발성 메모리들(170, 172, 174, 176)로부터의 FRDY 신호들(190, 192, 194, 196)을 결합한다. 비휘발성 저장 장치(140)가 각 칩 활성화(150, 152)에 대응하는 2개의 FRDY 판독/비지 신호들(154, 156)을 발생하는 2개의 결선 로직 회로들(146, 148)을 보이고 있지만, 다른 조합들이 가능하다. 예를 들면, FRDY 신호들(180, 182, 184, 186, 190, 192, 194, 196)은 단일의 결선 로직 회로를 사용하여, 제어기(144)에의 입력인 단일의 FRDY 신호로 결합될 수 있다.

도 2a는 비휘발성 저장 장치(140)에서 동작의 완료를 나타내게 동작하는 예시적인 회로(200)를 도시한 도면이다. 예시적인 회로(200)는 풀-업 저항기(208) 및 N-채널 MOSFET 트랜지스터들(202, 204, 206, 210)을 포함한다. 모든 트랜지스터들이 도 2a에 도시되지 않았지만, 회로(200)는 각 비휘발성 메모리(160, 162, 164, 166)마다 한 트랜지스터를 포함한다. 각 트랜지스터(202, 204, 206)의 소스 단자는 접지되고, 드레인 단자들은 함께 결합되고 풀-업 저항기(208)와 직렬의 활성화 트랜지스터(210)를 통해 전압 서플라이(Vcc)에 연결된다. 회로(156)의 FRDY0 판독/비지 출력(156)은 트랜지스터들(202, 204, 206)의 소스 단자들에 결합된다. 각 트랜지스터(202, 204, 206)의 게이트는 각 비휘발성 메모리(160, 162, 166)에 의해 발생된 판독/비지 신호들(FRDY_MO(180), FRDY_M1(182), FRDY_MX(186))에 결합된다.

이하 기술되는 바와 같이 회로의 기능을 구현하기 위해 다른 결선 로직 회로들이 가능하다. 예를 들면, 도시된 MOSFET 트랜지스터들(202, 204, 206, 210) 대신에 BJT 또는 다른 유형들의 트랜지스터들, 또는 다른 스위칭 로직이 사용될 수 있다. 또한, 풀-업 저항기(208)가 보여졌지만, 액티브 로우 또는 액티브 하이 입력들을 받아들이고 액티브 로우 또는 액티브 하이 출력들을 발생하는 동등한 회로들을 생성하기 위해 풀-업 또는 풀-다운 저항기들을 사용한 다른 결선 로직 회로 구성들이 가능하며, 스위칭 로직은 회로 출력에서 한 로직 상태를 발생하기 위해 사용되고 풀-업 또는 풀 다운 저항기 또는 저항기들은 회로 출력에서 다른 로직 상태를 발생하기 위해 사용된다.

예시적인 회로(200)에서, 모든 비휘발성 메모리들이 다른 동작을 시작할 준비가 되었을 때, 비휘발성 메모리들(160, 162, 166)은 판독/비지 신호들(FRDY_MO(180), FRDY_M1(182), FRDY_MX(186))을 논리 로우 상태로 구동한다. 결국, FRDYO 판독/비지 출력(156)과 회로(200) 접지 간에 트랜지스터들(202, 204, 206)을 통하는 전류 경로는 없다. 전류가 트랜지스터(210) 소스 단자와 드레인 단자 간을 통과할 수 있게 트랜지스터(210)의 활성화 입력이 바이어스된다면, 풀-업 저항기(208)는 FRDYO 판독/비지 출력(156)을 논리 하이 상태까지 올릴 수 있고, 이에 따라 모든 비휘발성 메모리들이 다른 동작을 시작할 준비가 되었음을 나타낼 수 있다.

비휘발성 메모리들(160, 162, 166) 중 어느 것이 동작을 수행하는 비지 상태이라면, 비지 상태의 비휘발성 메모리는 이의 판독/비지 신호(FRDY_MO(180), FRDY_M1(182), 또는 FRDY_MX(186))를 논리 하이 상태로 구동한다. 이것은 FRDYO 판독/비지 출력(156)과 회로(200) 접지 간에 트랜지스터들(202, 204, 206)을 통한 하나 이상의 전류 경로들을 생성한다. 이에 따라, FRDYO 판독/비지 출력(156)은 논리 로우 상태로 구동되고, 이에 따라 비휘발성 메모리들 중 적어도 하나는 현재 요청된 동작으로 비지 상태임을 나타낸다. FRDYO 판독/비지 출력(156)이 논리 로우 상태로 구동되었을 때, 트랜지스터(210) 소스 단자와 드레인 단자 간에 전류가 통과할 수 있게 하기 위해 트랜지스터(210)의 활성화 입력이 바이어스된 경우에만 전류가 풀-업 저항기(208)를 통해 싱크된다.

이에 따라, 활성화 트랜지스터(210)는 풀-업 트랜지스터를 통하는 전류 경로를 활성화 또는 비활성화함으로써 결선 로직 회로(200)를 선택적으로 활성화 또는 비활성화할 수 있다. 결선 로직 회로(200)에 의해 소비되는 파워는 풀-업 저항기(208)를 통하는 전류 경로가 비활성화된될 때 감소될 수 있다. 트랜지스터(210)의 활성화 입력은 비휘발성 저장 장치(140) 내 다른 로직, 이를테면 제어기(144) 내 프로세서(130) 또는 로직에 의해 제어될 수 있다.

도 2b에 도시된 바와 같이, 도 2b에서 예시적인 회로(200)는 결선 로직 블록(146), 제어기(144), 또는 비휘발성 메모리들(160 ~ 166) 간에 분할될 수 있다. 회로(200)의 다른 분할도 가능하다. 도 1을 잠시 참조하면, 도 2a의 결선 로직 회로(200)에 도시된 회로 요소들의 배열은 비휘발성 저장 장치(140)의 서로 다른 요소들 또는 기능 블록들로 분할될 수 있다. 예를 들면, 도 2b는 비휘발성 저장 장치에 동작의 완료를 나타내게 동작하는 예시적인 회로를 도시한 도면이다. 도 2a 및 도 2b에서 결선 로직 회로들은 기능적으로 동등하다. 도 2b에서, 결선 로직 회로(200)는 도 1에 도시된 결선 로직 블록들(146, 148)에 내포된다. 그러나, 도 2a에서, 결선 로직 회로(200)는 도 1에 도시된 비휘발성 저장 장치(140)의 몇몇 요소들 간에 분할된다. 예를 들면, 각 트랜지스터(202, 204, 206)는 이의 각각의 비휘발성 메모리(160, 162, 166) 내에 내포된다. 또한, 풀-업 저항기(208)는 메모리 제어기(144) 내에 내포된다. 결선 로직 회로(200)의 요소들의 다른 배열들 또는 분할도 가능하다.

도 2a 또는 도 2b에 도시된 회로(200)은 장치의 파워 소비를 감소시키기 위해서 도 1에 도시된 비휘발성 저장 장치에서 잇점이 있게 이용될 수 있다. 도 3은 도 2a 또는 도 2b에 도시된 회로를 내포하는 도 1의 비휘발성 저장 장치에서 동작을 수행하기 위한 예시적인 단계들을 도시한 것이다. 단계들(300)은 요청된 동작이 진행중인 동안의 시간 부분 동안 풀-업 저항기(208)를 통하는 전류 경로를 비활성화하고, 동작의 완료를 나타내는 FRDY의 논리 로우에서 논리 하이 상태로의 천이를 검출하기 위해서 동작이 완료되기 전에 풀-업 저항기를 활성화한다.

제어는 단계(302)에서 시작하여 여기에서 제어기는 동작을 완료하기 위해 비휘발성 메모리(160 ~ 176)에 대해 요구되는 시구간에 대응하는 특징을 수신한다. 특징은 비휘발성 메모리(160 ~ 176) 내에, 혹은 제어기(144) 내 또 다른 휘발성 또는 비휘발성 저장장치 내에, 혹은 비휘발성 저장 장치(140) 내 다른 어떤 곳에 저장될 수 있다. 제어기는 제어기(144) 내 내포된 제어기 또는 프로세서(130)에 의해 발행된 판독 명령에 응하여 특징을 수신할 수 있다. 특징을 사용하여, 제어기(144)는 파워 소비를 감소시키기 위해 결선 로직 회로(200)가 비활성화될 수 있는 시구간의 부분을 판정할 수 있다.

제어는 단계(304)로 가서, 여기에서 제어기(144) 내 타이머는 비휘발성 메모리 동작이 완료하기 위해 걸릴 것으로 예상되는 시간 시구간의 한 부분에 대응하는 제 1 소정의 시간(타임아웃 값)을 갖게 구성된다. 일실시예에서, 타이머는 카운터로서 구현될 수 있는데, 타이머는 타임아웃 값부터 제로 또는 또 다른 값까지 카운트할 수 있다. 타이머가 제로 또는 또 다른 값까지 카운트하는데 걸리는 시간은 시간의 요망되는 시구간에 대응한다. 타이머가 이 값에 도달할 때(만기할 때), 타이머는 동작을 작동 또는 재개하거나, 중단된 상태로부터 기동시키기 위해서 제어기(144)에 표시 또는 트리거를 보낼 수 있다. 단계(304)에서 타이머를 구성하는 것은 제어기가 동작을 완료하기 위해 요구되는 시간의 부분 동안 중단되고 이어서 동작이 완료되었을 때 FRDY 표시를 발생하는 결선 로직 회로(200)를 활성화하기 위해 작동될 수 있게 한다. 단계(306)에서, 제어기는 타이머가 만기되었을 때 자신의 동작을 작동 또는 재개하게 구성된다.

단계(308)에서, FRDY 발생 회로(200)가 비활성화된다. 위에 언급된 바와 같이, 회로(200)를 비활성화하는 것은 저항기(208)를 통한 전류 흐름을 방지하기 위해서 트랜지스터(210)를 풀-업 저항기(208)와 직렬로 구성하는 것을 포함할 수 있다. 이러한 구성은 레지스터 기입에 의해 완료될 수도 있고, 또는 트랜지스터의 소스와 드레인 간에 전류 흐름을 허용하는 포화 또는 능동 모드로 트랜지스터(210)를 바어어스할 수 있고, 또한 트랜지스터의 소스와 드레인 간에 전류 흐름을 방지하는 비능동 모드로 트랜지스터(210)를 바이어스할 수 있는 다른 로직을 구성함으로써 완료될 수도 있다. 단계(310)에서, 요청된 동작이 개시되고 제어기(144)는 중단된다. 동작들은 비휘발성 메모리에서 수행될 수 있는 판독, 기입, 소거, 프로그램, 덮어쓰기, 또는 이외 어떤 다른 동작을 포함할 수 있다. 제어기(144)를 중단 또는 비작동도게 하는 것은 프로세서(130)의 프로그램 실행을 비작동 또는 멈추게 하거나, 제어기(144) 또는 프로세서(130) 내 로직 내 클록 또는 클럭 트리를, 혹은 제어기(144) 내 로직 또는 회로의 동작을 느려지게 하거나, 부분적으로 비활성화, 또는 완전히 비활성화할 수 있는 그외 어떤 다른 동작들을 비활성화하는 것을 포함할 수 있다.

일단 제어기(144)가 중단 또는 비작동되면, 제어는 단계(312)로 가고, 동작을 완료하는데 요구되는 시간의 부분의 경과를 나타내는 것인 타이머가 만기될 때까지 단계(312)에 머물러 있는다. 타이머 만기는 단계(310)로부터 비작동 또는 중단된 상태로부터 제어기의 작동을 개시한다. 제어기(144)를 작동시키는 것은 프로세서(130)를 작동시키거나, 제어기(144) 내 클럭 또는 클럭 트리를 활성화하거나, 일반적으로 단계(310)에서 수행된 임의의 동작의 결과를 역전시키는 것을 포함할 수 있다.

제어는 단계(312)에서 단계(314)로 가고, 여기에서 제어기(144) 내 타이머는 비휘발성 메모리 동작이 완료하기 위해 걸릴 것을 예상되는 시간의 시구간보다 크거나 동일한 시간의 남은 시구간에 대응하는 제 2 소정의 시간(타임아웃 값)을 갖게 구성된다. 이에 따라, 단계(304) 및 단계(314)에서 구성된 타임아웃 값들의 합은 동작을 완료하기 위해 요구되는 예상되는 시간보다 크거나 동일한 시간의 시구간에 대응한다. 이 목적을 위해 타이머를 사용하는 것은 시스템 동작을 재개하기 위한 FRDY 표시가 발생하지 않는다면 시스템이 정지(hang)될 수 있는 상황을 회피한다.

제어는 단계(316)로 가고, 여기에서 제어기(144)는 타이머가 만기되었을 때, 혹은 동작이 완료되었다는 표시를 회로 FRDY 출력 신호들(154, 156)을 통해 수신할 때 동작을 작동, 재개하거나 중단된 상태로부터 기동하게 구성된다. 표시는 논리 로우 상태(비지)에서 논리 하이 상태(판독)로의 천이와 같은 FRDY 출력 신호들(154, 156)의 천이, 혹은 FRDY 출력 신호들(154, 156) 중 하나 이상의 논리 상태를 검출하는 것으로서, 이를테면 두 신호들이 논리 하이 상태(판독)에 있음을 검출하는 것을 포함할 수 있다. 이어서, 제어는 단계(318)로 가서, 여기에서 제어기(144)는 이를테면 명령을 하나 이상의 비휘발성 메모리들(160 ~ 176)에 전송함으로써, 요망되는 동작을 개시한다. 단계(320)에서, 제어기는 명령의 완료를 미루는 자신의 동작을 중단한다. 앞에서 설명된 바와 같이, 제어기(144)를 중단 또는 비작동되게 하는 것은 프로세서(130)의 프로그램 실행을 비작동 또는 멈추게 하거나, 제어기(144) 또는 프로세서(130) 내 로직 내 클럭 또는 클럭 트리, 혹은 제어기(144) 내 로직 또는 회로의 동작을 느려지게 하거나, 부분적으로 비활성화, 또는 완전히 비활성화할 수 있는 그외 어떤 다른 동작들을 비활성화하는 것을 포함할 수 있다.

일단 제어기(144)가 중단되면, 제어는 단계(322)로 가서, 동작을 작동 또는 재개하기 위한 조건을 기다리기 위해서 단계(322) 내지 단계(324) 간을 순환한다. 단계(322)는 비휘발성 메모리(160 ~ 176)가 요청된 동작을 완료하였음을 나타낸 것으로 논리 로우 상태(비지)에서 논리 하이 상태(판독)로의 천이와 같은, FRDY 표시가 수신되었는지를 판정한다. FRDY 표시가 결선 로직 회로를 통해 수신되었다면, 이를테면 프로세서(130)를 작동시키거나, 제어기(144) 내 클럭 또는 클럭 트리를 활성화하거나, 혹은 일반적으로 단계(320)에서 수행되는 임의의 동작의 결과를 역전시킴으로써, 제어기 동작이 재개된다. 이어서, 단계들(300)은 종료되고, 제어기는 단계들(300)이 다른 동작을 수행하는 것을 반복할 수 있다.

FRDY 표시가 수신되지 않았다면, 제어는 단계(324)로 가서 타이머가 만기되었는지를 판정한다. 위에서 설명된 바와 같이, 타이머는 동작을 완료하기 위한 시간의 예상된 시구간보다 큰 총 경과된 시간이 경과하였을 때 만기한다. 타이머가 만기되지 않았다면, 제어는 단계(322)로 되돌아가서 FRDY 표시에 대해 다시 체크한다. 타이머가 만기되었다면, 이를테면 프로세서(130)를 작동시키거나, 제어기(144) 내 클럭 또는 클럭 트리를 활성화하거나, 일반적으로 단계(320)에서 수행되는 임의의 동작을 역전시켜, 제어기 동작이 재개되고, 이에 따라 제어기는 추가의 동작들을 수행할 수 있게 한다. 이어서, 단계들(300)이 종료되고, 다른 동작을 수행하기 위해 반복될 수 있다.

예시적인 단계들(300)이 제어기(144)를 비활성화 또는 중단시키고 타이머의 만기시 혹은 FRDY 신호가 천이되었을 때 제어기를 재-활성화하는 것을 기술하였지만, 다른 구현들이 가능하다. 예를 들면, 제어기(144)는 단계(310) 및 단계(320)에서 중단 또는 비활성화되지 않을 수 있고, 단계(312) 또는 단계(324)에서 타이머의 만기, 또는 단계(322)에서 FRDY 신호의 천이는 제어기(144) 내에 프로세서(130) 인터럽트를 트리거할 수 있다. 제어기는 단계들(312, 322, 또는 324)에서 보인 이벤트들의 발생을 검출하기 위해 인터럽트를 이용할 수 있다. 인터럽트는 타이머 만기 또는 FRDY 천이에 의해 트리거될 수 있다. 이 구현에서, 제어기(144)는 계속하여 다른 기능들을 수행하고 프로세서(130)에서 수신된 인터럽트들은 회로(200)가 언제 활성화되어야 할지를, 혹은 비휘발성 메모리들이 다음 동작을 수행할 준비가 되었을 때를 나타낸다.

도 4는 도 2a 또는 도 2b에 도시된 회로를 내포하는 도 1의 비휘발성 저장 장치 아키텍처에서 동작을 수행할 때 예시적인 전류 소비를 도시한 도면이다. 도 4에서 한 그래프는 FRDY 신호들(154, 156) 중 하나의 전압값을 나타낸다. 동일한 x-축 시간 기준을 사용하는 도 4에 제 2 그래프는 비휘발성 저장 장치(140)의 전류 소비를 나타낸다. 비휘발성 저장 장치(140)의 전류 소비는 장치에의 파워 서플라이를 프로빙함으로써 외부에서 측정될 수 있다. 명령들은 호스트(110)에 의해 장치(140)에 보내질 수 있다. 제어기(144)는 장치(140) 내에 동작들을 수행함으로써 명령에 응답할 수 있고, 수행된 동작들에 응하여 전류 소비에 대한 변화들이 모니터될 수 있다. 시간 기준(410)에 의해 표시된 시간에서, 비휘발성 메모리들은 FRDY 신호의 논리 하이 상태에 의해 표시된 바와 같이, 새로운 동작들을 수행할 준비가 되어 있다. 시간 기준(420)에 의해 표시된 시간에서, 제어기(144)는 결선 로직 FRDY 회로(200)를 비활성화하고 명령을 발행하였다. 도 2a를 잠시 참조하면, 명령된 비휘발성 메모리는 비지 상황을 표시하기 위해 트랜지스터(202 ~ 206)를 작동시켜 FRDY 신호를 논리 로우 상태로 올림으로써 응답한다. 그러나, 활성화 트랜지스터(210)를 내포하지 않는 OR-결선 회로와는 반대로, 저항기(208)를 통하는 V_cc와 접지 간에 전류 경로는 저항기(208)와 직렬의 활성화 트랜지스터(210)가 비활성화되기 때문에 작동되지 않는다. 이에 따라, 시간 기준(420)에 의해 표시된 시간에서 전류 소비에 실질적 증가는 없다. 제어기는 시간 기준(420)에 의해 표시된 시간이 시간 기준(450)에 의해 표시된 시간 사이에 이 상태에서 회로(200)를 유지할 수 있다. 이 시구간은 메모리 동작을 완료하기 위해 요구되는 총 시구간의 부분일 수 있다.

시간 기준(450)에 의해 표시된 시간에서, 제어기(144)는 동작이 완료되었을 때 풀-업 저항기(208)가 FRDY 출력에서 논리 하이 상태로 올릴 수 있도록 풀-업 저항기(208)를 통하는 전류 경로를 활성화한다. 전류 경로는 트랜지스터(210)를 활성화함으로써 활성화된다. 시간 기준(450)에 의해 표시된 시간과 시간 기준(430)에 의해 표시된 시간 사이에 동작의 나머지 동안 저항기(208)를 통해 싱크되는 전류는 도 4의 제 2 그래프에 도시된 전류 소비에 증가에 의해 명백하다. 전류 소비에서 변화는 저항기(208)의 저항값 및 저항기(208)에 걸친 전압 강하에 대응할 수 있다. 증가된 전류 소비는 동작이 진행중에 있는 나머지 시간 동안 계속된다. 동작이 완료되었을 때, 결선 로직 회로(200) 내 작동된 트랜지스터 또는 트랜지스터들(202 ~ 206)는 비활성화되어, 풀-업 저항기(208)가 FRDY 신호를 논리 하이 상태까지 올릴 수 있게 하고, 풀-업 저항기(208)를 통하는 전류 경로를 인터럽트한다. 전류 소비는 동작이 진행중에 있었을 동안 풀-업 저항기(208)를 통해 싱크되는 전류에 대응하는 량만큼 감소한다. 시간 기준(440)에 의해 표시된 시간에서, 비휘발성 메모리들(160 ~ 172)은 새로운 동작들을 수행할 준비가 되어있다. 동작 동안 순시 전류 소비 및 평균 전류 소비는 동작의 부분 동안 회로(200) 내 풀-업 저항기(208)를 통하는 전류 경로를 선택적으로 비활성화함으로써 감소될 수 있고, 이것은 시간 기준(420)에 의해 표시된 시간과 시간 기준(450)에 의해 표시된 시간 사이에 도 4에 도시된 바와 같은 전류 소비를 감소시킨다.

개시된 예시적인 방법들 및 시스템들은 신호가 필요하지 않을 때 비휘발성 메모리 FRDY 판독/비지 신호를 발생하기 위해 사용되는 결선 로직 회로를 비활성화함으로써 시스템 전류 소비를 감소시킨다. 구체적으로, FRDY 풀-업 저항기를 통과하는 전류로부터 비롯된 파워 사용은 항기(208)를 통하는 전류 경로를 비활성화함으로써 감소된다. 회로는 동작의 완료가 예상되는 때의 근방에서 선택적으로 활성화되며, 따라서 논리 로우 상태(비지)에서 논리 하이 상태(판독)로의 FRDY 신호의 천이는 비휘발성 메모리 제어기에 의해 검출될 수 있다.

풀-업 저항기의 저항값 및 동작 온도의 함수로서 이 저항의 변화의 정확성은 전류가 일반적으로 짧은 시구간 동안 저항기를 통해 싱크될 것이기 때문에 덜 중대할 것이다. 환언하여, FRDY 풀-업 저항기 값의 부정확성은 덜 중요할 수 있고, 감소된 시간량 동안 저항기를 통해 전류가 흐르기 때문에 전체 파워 소비에 감소된 영향을 미칠 수 있다. 또한, 본원에 개시된 예시적인 시스템들 및 방법들은 FRDY 신호 논리-로우에서 논리-하이로의 천이를 개선하기 위해서 더 큰(stronger) 풀-업 저항기를 이용하는 것이 가능해지게 할 수 있다. 감소된 저항값을 가진 풀-업 저항기는 전형적으로 파워 소비를 증가시킬 수 있다. 그러나, 파워 소비에 이러한 증가는 본원에 개시된 방법들 및 시스템들을 이용하여 전류가 저항기를 통해 흐르는 시간량을 감소시킴으로써 부분적으로 또는 완전히 상쇄(offset)될 수 있다.

많은 전술한 예들 및 실시예들이 본원에서 사용되는 소형 폼 팩터 메모리 카드들, 동작들, 및 결선 로직에 적용되지만, 본원에 개시된 방법들 및 시스템들은 결선 로직이 이용되거나 동작이 진행중인 동안 풀-업 또는 풀-다운 저항기가 전류를 싱크하는 임의의 회로 또는 시스템에 적용될 수 있다. 이들 응용들에서, 동작의 시구간이 특징화될 수 있다면, 파워는 동작의 예상되는 완료 바로 전까지 풀-업 또는 풀-다운 저항기를 통하는 전류 경로를 비활성화함으로써 보존될 수 있다. 저항기를 통하는 전류 경로를 활성화함으로써 파워-소비 회로를 재-활성화하는 것은 동작의 완료를 나타내는 신호를 회로 출력이 발생할 수 있게 한다.

발명이 다양한 시스템 및 방법 실시예들에 관련하여 기술되었을지라도, 발명은 첨부된 청구항들의 전체 범위 내에서 보호되게 한 것임이 이해될 것이다.

110: 호스트
130: 프로셋/CPU
142: 카드 인터페이스
144: 제어기
146: 결선 로직

Claims

비휘발성 저장 장치에서 동작을 수행하기 위한 방법에 있어서, 비휘발성 저장 장치 내 제어기에서, 다음을 수행하는 단계를 포함하며, 상기 제어기는 상기 비휘발성 저장 장치 내 비휘발성 메모리와 통신하는 것인, 방법.
상기 제어기에서 상기 비휘발성 메모리가 동작을 완료하는데 요구되는 시구간에 대응하는 특징을 수신하는 단계;
상기 비휘발성 메모리에 의한 상기 동작의 완료의 표시를 발생하게 동작하는 회로를 비활성화하는 단계로서, 상기 회로를 비활성화하는 단계는 상기 회로에 의해 소비되는 파워를 감소시키는 것인, 단계;
상기 비휘발성 메모리에서 상기 동작을 개시하는 단계;
제 1 소정의 시간 동안 상기 회로를 비활성화된 상태로 유지하는 단계로서, 상기 제 1 소정의 시간은 상기 시구간의 한 부분을 포함하는 것인, 단계;
상기 제 1 소정의 시간의 만기시에 그리고 상기 비휘발성 메모리에 의한 상기 동작의 완료에 앞서 상기 회로를 활성화하는 단계; 및
상기 비휘발성 메모리에 의한 상기 동작의 완료시, 상기 회로를 통해 상기 동작의 완료의 표시를 상기 제어기에서 수신하는 단계.
제1항에 있어서,
상기 방법은 상기 동작의 완료의 상기 표시가 수신되지 않는다면, 상기 회로를 활성화한 후에 제 2 소정의 시간에제 2 동작을 개시하는 단계를 더 포함하고,
상기 제 1 소정의 시간과 상기 제 2 소정의 시간과의 합은 상기 비휘발성 메모리에 의해 상기 동작을 완료하기 위해 요구되는 상기 시구간보다 크거나 같은, 방법.
제1항에 있어서, 상기 회로를 비활성화된 상태로 유지하는 단계는
상기 제어기 내 프로세서를 작동시키게 동작하는 타이머를 설정하는 단계; 및
상기 타이머가 설정된 후에 상기 프로세서를 비작동되게 하는 단계를 포함하는, 방법.
제2항에 있어서,
상기 회로를 활성화한 후에 제 2 소정의 시간에 제 2 동작을 개시하는 단계는
상기 제어기 내 프로세서를 작동시키게 동작하는 타이머를 설정하는 단계; 및
상기 타이머가 설정된 후에 상기 프로세서를 비작동되게 하는 단계; 및
상기 타이머가 상기 프로세서를 상기 비작동된 상태로부터 작동한 후에, 상기 제 2 동작을 개시하는 단계를 포함하는, 방법.
제1항에 있어서,
상기 동작은 상기 비휘발성 메모리의 적어도 한 부분을 소거하는 단계를 포함하는, 방법.
제1항에 있어서,
상기 동작은 상기 비휘발성 메모리의 적어도 한 부분을 프로그램하는 단계를 포함하는, 방법.
제1항에 있어서,
상기 회로는 풀-업 또는 풀-다운 저항기 및 전류를 선택적으로 상기 저항기를 통할 수 있게 구성된 트랜지스터를 포함하고,
상기 회로를 비활성화하는 단계를 상기 트랜지스터를 비활성화하는 단계를 포함하는, 방법.
제1항에 있어서,
상기 회로는 풀-업 또는 풀-다운 저항기 및 전류를 선택적으로 상기 저항기를 통할 수 있게 구성된 트랜지스터를 포함하고,
상기 회로를 활성화하는 단계를 상기 트랜지스터를 활성화하는 단계를 포함하는, 방법.
제1항에 있어서,
상기 특징은 상기 비휘발성 메모리로부터 수신되는, 방법.
비휘발성 저장 장치에 있어서,
비휘발성 메모리; 및
상기 비휘발성 메모리와 통신하는 제어기를 포함하고,
상기 제어기는
상기 비휘발성 메모리가 동작을 완료하는데 요구되는 시구간에 대응하는 특징을 상기 제어기에서 수신하고;
상기 비휘발성 메모리에 의한 상기 동작의 완료의 표시를 발생하게 동작하는 회로를 비활성화하는 것으로서, 상기 회로를 비활성화하는 것은 상기 회로에 의해 소비되는 파워를 감소시키는 것이며;
상기 비휘발성 메모리에서 상기 동작을 개시하고;
제 1 소정의 시간 동안 상기 회로를 비활성화된 상태로 유지하는 것으로서, 상기 제 1 소정의 시간은 상기 시구간의 한 부분을 포함하는 것이며;
상기 제 1 소정의 시간의 만기시에 그리고 상기 비휘발성 메모리에 의한 상기 동작의 완료에 앞서 상기 회로를 활성화하며;
상기 비휘발성 메모리에 의한 상기 동작의 완료시, 상기 회로를 통해 상기 동작의 완료의 표시를 상기 제어기에서 수신하게 동작하는, 비휘발성 저장 장치.
제10항에 있어서,
상기 제어기는 상기 동작의 완료의 상기 표시가 수신되지 않는다면, 상기 회로를 활성화한 후에 제 2 소정의 시간에 제 2 동작을 개시하게 더욱 동작하며,
상기 제 1 소정의 시간과 상기 제 2 소정의 시간과의 합은 상기 비휘발성 메모리에 의해 상기 동작을 완료하기 위해 요구되는 상기 시구간보다 크거나 같은, 비휘발성 저장 장치.
제10항에 있어서,
상기 회로를 비활성화된 상태로 유지하는 것은
상기 제어기 내 프로세서를 작동시키게 동작하는 타이머를 설정하고;
상기 타이머가 설정된 후에 상기 프로세서를 비작동되게 하는 것인, 비휘발성 저장 장치.
제11항에 있어서,
상기 회로를 활성화한 후에 제 2 소정의 시간에 제 2 동작을 개시하는 것은
상기 제어기 내 프로세서를 활성화하게 동작하는 타이머를 설정하고;
상기 타이머가 설정된 후에 상기 프로세서를 비작동되게 하며;
상기 타이머가 상기 프로세서를 상기 비작동된 상태로부터 작동한 후에, 상기 제 2 동작을 개시하는 것인, 비휘발성 저장 장치.
제10항에 있어서,
상기 동작은 상기 비휘발성 메모리의 적어도 한 부분을 소거하는 것을 포함하는, 비휘발성 저장 장치.
제10항에 있어서,
상기 동작은 상기 비휘발성 메모리의 적어도 한 부분을 프로그래밍하는 것을 포함하는, 비휘발성 저장 장치.
제10항에 있어서,
상기 회로는 풀-업 또는 풀-다운 저항기 및 전류를 선택적으로 상기 저항기를 통할 수 있게 구성된 트랜지스터를 포함하고,
상기 회로를 비활성화하는 것은 상기 트랜지스터를 비활성화하는 것을 포함하는, 비휘발성 저장 장치.
제10항에 있어서,
상기 회로는 풀-업 또는 풀-다운 저항기 및 전류를 선택적으로 상기 저항기를 통할 수 있게 구성된 트랜지스터를 포함하고,
상기 회로를 활성화하는 것은 상기 트랜지스터를 활성화하는 것을 포함하는, 비휘발성 저장 장치.
제10항에 있어서,
상기 특징은 상기 비휘발성 메모리로부터 수신되는, 비휘발성 저장 장치.