[go: up one dir, main page]

KR20130108631A - 픽셀 회로 및 그 구동 방법 - Google Patents

픽셀 회로 및 그 구동 방법 Download PDF

Info

Publication number
KR20130108631A
KR20130108631A KR20137015437A KR20137015437A KR20130108631A KR 20130108631 A KR20130108631 A KR 20130108631A KR 20137015437 A KR20137015437 A KR 20137015437A KR 20137015437 A KR20137015437 A KR 20137015437A KR 20130108631 A KR20130108631 A KR 20130108631A
Authority
KR
South Korea
Prior art keywords
switching transistor
transistor
electrode
gate
switching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR20137015437A
Other languages
English (en)
Other versions
KR101485278B1 (ko
Inventor
시아오징 치
취엔구오 죠우
윈 치우
Original Assignee
보에 테크놀로지 그룹 컴퍼니 리미티드
청두 비오이 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 보에 테크놀로지 그룹 컴퍼니 리미티드, 청두 비오이 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 filed Critical 보에 테크놀로지 그룹 컴퍼니 리미티드
Publication of KR20130108631A publication Critical patent/KR20130108631A/ko
Application granted granted Critical
Publication of KR101485278B1 publication Critical patent/KR101485278B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B45/00—Circuit arrangements for operating light-emitting diodes [LED]
    • H05B45/60—Circuit arrangements for operating LEDs comprising organic material, e.g. for operating organic light-emitting diodes [OLED] or polymer light-emitting diodes [PLED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/088—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements using a non-linear two-terminal element

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Geometry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of El Displays (AREA)

Abstract

본 발명은 디스플레이 기술 분야에 관한 것으로, 픽셀 회로, 그 구동 방법 및 디스플레이 장치를 개시한다. 상기 픽셀 회로는 일 단자가 전원에 접속된 발광 소자; 제1 전극이 상기 발광 소자의 다른 단자에 접속되고, 제2 전극이 제5 스위칭 트랜지스터의 제1 전극에 접속되고, 게이트가 제1 스위칭 트랜지스터의 제1 전극에 접속된 구동 트랜지스터 - 상기 제1 스위칭 트랜지스터는 제2 전극이 데이터 라인에 접속되고, 게이트가 스캔 라인에 접속되고, 제1 전극이 상기 구동 트랜지스터의 게이트에 접속됨 -; 게이트가 제어 라인에 접속되고, 제1 전극이 전원에 접속되고, 제2 전극이 보상 트랜지스터의 제2 전극에 접속된 제2 스위칭 트랜지스터 - 상기 보상 트랜지스터는 제1 전극이 상기 구동 트랜지스터의 제1 전극에 접속되고, 제2 전극이 상기 제2 스위칭 트랜지스터의 제2 전극에 접속되고, 게이트가 상기 보상 트랜지스터의 제1 또는 제2 전극에 접속되고, 상기 제5 스위칭 트랜지스터는 게이트가 상기 제어 라인에 접속되고, 제1 전극이 상기 구동 트랜지스터의 제2 전극에 접속되고, 제2 전극이 접지에 접속됨 -; 제1 플레이트가 상기 구동 트랜지스터의 게이트에 접속되고, 제2 플레이트가 상기 보상 트랜지스터의 제2 전극에 접속된 스토리지 커패시터를 포함한다.

Description

픽셀 회로 및 그 구동 방법{PIXEL CIRCUIT AND DRIVING METHOD THEREOF}
본 발명은 디스플레이 기술 분야에 관한 것으로, 특히 픽셀 회로, 그 구동 방법, 및 디스플레이 장치에 관한 것이다.
유기 발광 다이오드(OLED)는 전류 구동형 능동 발광 소자(current-driven active light-emitting device)로, 자체 발광(self illumination), 고속 응답, 넓은 시야각(view angle)이라는 이점과, 플렉시블 기판 등에서 제조될 수 있다는 이점이 있다. OLED에 기반한 유기 발광 디스플레이는 디스플레이 분야에서 각광받을 것으로 예측할 수 있다. 유기 발광 디스플레이의 각 디스플레이 유닛은 OLED를 포함하고 있으며, 이러한 OLED는 OLED의 구동 방식에 따라 수동 매트릭스 구동 OLED(PMOLED)와 능동 매트릭스 구동 OLED(AMOLED)로 나눠질 수 있다. 능동 매트릭스 구동 OLED(AMOLED)는 그의 높은 디스플레이 품질로 인해 대량의 정보를 갖는 디스플레이에 광범위하게 사용되고 있다. AMOLED에서, 각 OLED의 경우, OLED에 흐르는 전류는 박막 트랜지스터(TFT) 회로에 의해 제어되고, OLED 및 그 OLED를 구동하는 TFT 회로는 픽셀 회로를 구성한다. 그러므로, 능동 유기 발광 디스플레이 패널의 휘도 균일성(evenness of luminance)을 확보하기 위해서는, OLED를 구동하는 백보드의 여러 영역에 배치된 TFT의 특성이 일관되어야 한다.
TFT의 문턱 전압은 TFT의 제1 전극의 도핑(doping), TFT 내의 유전 매체(dielectric medium)의 두께, TFT의 게이트의 재료 및 TFT의 유전 매체 내의 과잉 전하 등을 포함한 많은 요인에 좌우된다. 현재, 백보드 - 특히 대형 크기의 백보드 - 의 제조 공정 동안, 공정 조건 및 레벨의 제한으로 인해 상술한 요인들에 일관성을 달성하는 것이 어려워, 각 TFT의 문턱 전압에서 드리프트(drift)가 일관되지 않는다. 더욱이, 장시간 동작으로 야기되는 TFT 안정성 감소로 인해 각 TFT의 문턱 전압의 드리프트가 일관되지 않을 것이다. 그래서 각 TFT의 문턱 전압에서 드리프트의 변동은 각 TFT에 흐르는 전류의 변동을 야기하고, 따라서 이러한 전류에 의해 구동되는 OLED의 휘도 균일성이 저하된다.
본 발명의 실시예는 발광 소자의 휘도 균일성을 효과적으로 향상시킬 수 있는 픽셀 회로, 그 구동 방법, 및 디스플레이 장치를 제공한다.
본 발명의 일 양태에 따라, 픽셀 회로를 제공하며, 상기 픽셀 회로는 발광 소자, 구동 트랜지스터, 스토리지 커패시터, 제1 스위칭 트랜지스터, 제2 스위칭 트랜지스터, 보상 트랜지스터 및 제5 스위칭 트랜지스터를 포함하며,
상기 구동 트랜지스터, 상기 제1 스위칭 트랜지스터, 상기 제2 스위칭 트랜지스터, 상기 보상 트랜지스터 및 상기 제5 스위칭 트랜지스터는 각각 게이트, 제1 전극 및 제2 전극을 포함하고,
상기 발광 소자의 일 단자는 전원에 접속되고,
상기 구동 트랜지스터의 제1 전극은 상기 발광 소자의 다른 단자에 접속되고, 상기 구동 트랜지스터의 제2 전극은 상기 제5 스위칭 트랜지스터의 제1 전극에 접속되고, 상기 구동 트랜지스터의 게이트는 상기 제1 스위칭 트랜지스터의 제1 전극에 접속되고,
상기 제1 스위칭 트랜지스터의 제2 전극은 데이터 라인에 접속되고, 상기 제1 스위칭 트랜지스터의 게이트는 스캔 라인에 접속되고, 상기 제1 스위칭 트랜지스터의 제1 전극은 상기 구동 트랜지스터의 게이트에 접속되고,
상기 제2 스위칭 트랜지스터의 게이트는 제어 라인에 접속되고, 상기 제2 스위칭 트랜지스터의 제1 전극은 전원에 접속되고, 상기 제2 스위칭 트랜지스터의 제2 전극은 상기 보상 트랜지스터의 제2 전극에 접속되고,
상기 보상 트랜지스터의 제1 전극은 상기 구동 트랜지스터의 제1 전극에 접속되고, 상기 보상 트랜지스터의 제2 전극은 상기 제2 스위칭 트랜지스터의 제2 전극에 접속되고, 상기 보상 트랜지스터의 게이트는 상기 보상 트랜지스터의 제1 또는 제2 전극에 접속되고,
상기 제5 스위칭 트랜지스터의 게이트는 상기 제어 라인에 접속되고, 상기 제5 스위칭 트랜지스터의 제1 전극은 상기 구동 트랜지스터의 제2 전극에 접속되고, 상기 제5 스위칭 트랜지스터의 제2 전극은 접지에 접속되며,
상기 스토리지 커패시터의 제1 플레이트는 상기 구동 트랜지스터의 게이트에 접속되고, 상기 스토리지 커패시터의 제2 플레이트는 상기 보상 트랜지스터의 제2 전극에 접속된다.
본 발명의 다른 양태에 따라, 상기 픽셀 회로의 구동 방법을 제공하며, 상기 픽셀 회로의 구동 방법은,
상기 제1 스위칭 트랜지스터를 턴온(turn on)시키는 한편, 상기 제2 스위칭 트랜지스터 및 상기 제5 스위칭 트랜지스터를 턴오프(turn off)시켜, 상기 데이터 라인 상의 데이터 신호가 상기 제1 스위칭 트랜지스터를 경유하여 상기 스토리지 커패시터의 제1 플레이트를 충전하고, 상기 전원이 상기 발광 소자 및 상기 보상 트랜지스터를 경유하여 상기 스토리지 커패시터의 제2 플레이트를 충전하도록 하는 단계; 및
상기 제1 스위칭 트랜지스터를 턴오프시키는 한편 상기 제2 스위칭 트랜지스터 및 상기 제5 스위칭 트랜지스터를 턴온시켜, 상기 전원에서 공급되어, 상기 발광 소자, 상기 구동 트랜지스터 및 상기 제5 스위칭 트랜지스터에 차례로 흐르는 전류에 의해 상기 발광 소자를 구동하여 발광하도록 하는 단계를 포함한다.
본 발명의 또 다른 양태에 따르면, 본 발명의 실시예에서 제공된 상기 픽셀 회로를 포함하는 디스플레이 장치가 제공된다.
본 발명의 실시예에서 제공된 상기 픽셀 회로, 상기 픽셀 회로의 구동 방법, 및 상기 디스플레이 장치에서, 상기 픽셀 회로의 스위칭 및 충/방전 프로세스는 상기 보상 트랜지스터, 상기 스토리지 커패시터 및 복수의 스위칭 트랜지스터에 의해 제어되어, 상기 보상 트랜지스터의 두 단자 양단의 전압이 상기 구동 트랜지스터를 따라 작용하므로 상기 구동 트랜지스터의 구동 전류가 상기 구동 트랜지스터의 문턱 전압과 관계가 없도록 하여, 상기 구동 트랜지스터의 문턱 전압의 비일관성(inconsistence) 또는 드리프트(drift)에 의해 야기되는 상기 발광 소자에 흐르는 전류의 변동을 보상함으로써, 상기 발광 소자의 휘도 균일성을 효과적으로 높일 수 있다.
본 발명의 실시예의 기술적인 해결책 또는 종래 기술을 설명하기 위하여, 본 발명의 실시예 또는 종래 기술을 설명하는데 사용되는 첨부 도면은 아래에서 간략히 설명될 것이다. 아래에서 설명되는 첨부 도면은 본 발명의 실시예의 전부가 아니라 단지 본 발명의 실시예의 일부에 불과하다는 것은 자명하다. 또한, 당업자라면 어떤 창의적인 일을 하지 않고도 이들 도면의 가르침에 근거하여 다른 도면을 얻을 수 있다.
도 1은 본 발명의 일 실시예에서 제공된 픽셀 회로의 회로도이다.
도 2는 도 1에 도시된 픽셀 회로가 발광 소자를 구동할 때의 각 신호 라인의 타이밍 시퀀스도이다.
도 3은 보상 단계(compensating stage)에서 도 1에 도시된 픽셀 회로의 개략적인 등가 회로도이다.
도 4는 발광 전환 단계(stage for switching to light emission)에서 도 1에 도시된 픽셀 회로의 개략적인 등가 회로도이다.
도 5는 본 발명의 일 실시예에서 제공된 다른 픽셀 회로의 회로도이다.
도 6은 본 발명의 일 실시예에서 제공된 또 다른 픽셀 회로의 회로도이다.
도 7은 본 발명의 실시예에서 제공된 또 다른 픽셀 회로의 회로도이다.
도 8은 본 발명의 실시예에서 제공된 또 다른 픽셀 회로의 회로도이다.
도 9는 보상 단계에서 도 8에 도시된 픽셀 회로의 개략적인 등가 회로도이다.
도 10은 발광 전환 단계에서 도 8에 도시된 픽셀 회로의 개략적인 등가 회로도이다.
도 11은 본 발명의 일 실시예에서 제공된 픽셀 회로의 구동 방법의 흐름도이다.
이하, 본 발명의 실시예들의 기술적인 해결책이 본 발명의 실시예들의 첨부 도면과 함께 명확하게 충분히 설명될 것이다. 설명되는 실시예들은 단지 본 발명의 실시예들의 일부일 뿐, 본 발명의 실시예들의 전부가 아님은 자명하다. 어떤 창의적인 일을 하지 않고도 본 발명의 실시예들의 가르침에 따라 당업자에 의해 얻어지는 모든 다른 실시예들은 본 발명에서 청구되는 범주 내에 속할 것이다.
도 1에 도시된 바와 같이, 본 발명의 일 실시예에서는, 발광 소자(OLED), 구동 트랜지스터(DTFT), 스토리지 커패시터(Cst), 제1 스위칭 트랜지스터(T1), 제2 스위칭 트랜지스터(T2), 보상 트랜지스터(T3) 및 제5 스위칭 트랜지스터(T5)를 포함하는 픽셀 회로를 제공한다.
구동 트랜지스터(DTFT), 제1 스위칭 트랜지스터(T1), 제2 스위칭 트랜지스터(T2), 보상 트랜지스터(T3) 및 제5 스위칭 트랜지스터(T5)는 N형 박막 트랜지스터(TFTs)이고, 그 각각은 소스, 드레인 및 게이트를 포함한다.
발광 소자(OLED)의 일 단자는 전원(VDD)에 접속되고,
구동 트랜지스터(DTFT)의 드레인(제1 전극)은 발광 소자(OLED)의 다른 단자에 접속되고, 구동 트랜지스터(DTFT)의 소스(제2 전극)는 제5 스위칭 트랜지스터(T5)의 드레인(제1 전극)에 접속되고, 구동 트랜지스터(DTFT)의 게이트는 제1 스위칭 트랜지스터(T1)의 드레인(제1 전극)에 접속되고,
제1 스위칭 트랜지스터(T1)의 소스(제2 전극)는 데이터 라인에 접속되고, 제1 스위칭 트랜지스터(T1)의 게이트는 스캔 라인에 접속되고, 제1 스위칭 트랜지스터(T1)의 드레인(제1 전극)은 구동 트랜지스터(DTFT)의 게이트에 접속되고,
제2 스위칭 트랜지스터(T2)의 게이트는 제어 라인에 접속되고, 제2 스위칭 트랜지스터(T2)의 드레인(제1 전극)은 전원(VDD)에 접속되고, 제2 스위칭 트랜지스터(T2)의 소스(제2 전극)는 보상 트랜지스터(T3)의 소스(제2 전극)에 접속되고,
보상 트랜지스터(T3)의 게이트 및 드레인(제1 전극)은 서로 접속되고, 보상 트랜지스터(T3)의 드레인(제1 전극)은 구동 트랜지스터(DTFT)의 드레인(제1 전극)에 접속되고, 보상 트랜지스터(T3)의 소스(제2 전극)는 제2 스위칭 트랜지스터(T2)의 소스(제2 전극)에 접속되고,
제5 스위칭 트랜지스터(T5)의 게이트는 제어 라인에 접속되고, 제5 스위칭 트랜지스터(T5)의 드레인(제1 전극)은 구동 트랜지스터(DTFT)의 소스(제2 전극)에 접속되고, 제5 스위칭 트랜지스터(DTFT)의 소스(제2 전극)는 접지에 접속되며,
스토리지 커패시터(Cst)의 제1 플레이트는 구동 트랜지스터(DTFT)의 게이트에 접속되고, 스토리지 커패시터(Cst)의 제2 플레이트는 보상 트랜지스터(T3)의 소스(제2 전극)에 접속된다.
본 실시예에서, 보상 트랜지스터(T3)는 다이오드와 등가이고, 보상 트랜지스터(T3)의 드레인(제1 전극) 및 게이트는 다이오드의 양전극에 해당하도록 서로 접속되어 구동 트랜지스터(DTFT)의 드레인(제1 전극)에 접속되며, 보상 트랜지스터(T3)의 소스(제2 전극)는 다이오드의 음전극에 해당하고 제2 스위칭 트랜지스터(T2)의 소스(제2 전극)에 접속됨을 주목해야 한다.
본 실시예에서, 스캔 라인, 제어 라인 및 데이터 라인 상에 서로 다른 신호가 전송되며, 여기서 스캔 라인 상에 스캔 신호(Vscan)가 전송되고, 제어 라인 상에 제어 신호(EM) 전송되며, 데이터 라인 상에 데이터 신호(Vdata)가 전송됨을 주목해야 한다.
이하, 도 1에 도시된 픽셀 회로의 동작 과정이 도 2 내지 도 4를 참조하여 상세히 설명될 것이다. 구동시, 도 1에 도시된 픽셀 회로의 동작은 두 가지 구동 단계, 즉 보상 단계(compensating stage) 및 발광 전환 단계(stage for switching to light emission)로 나눠질 수 있다. 도 2는 도 1에 도시된 픽셀 회로가 발광 소자(OLED)를 구동할 때의 각 신호 라인의 타이밍 시퀀스도를 도시한다. 도 2에 도시된 바와 같이, 보상 단계 및 발광 전환 단계는 각각 ① 및 ②로 표시된다. 도 1에 도시된 픽셀 회로의 구동 방법은 다음과 같다.
제1 단계: 보상 단계
보상 단계에서, 스캔 신호(Vscan)는 하이 레벨(high level)이고 제어 신호(EM)는 로우 레벨(low level)이다. 입력된 스캔 신호(Vscan)가 하이 레벨이기 때문에 제1 스위칭 트랜지스터(T1)가 턴온되고, 제어 신호(EM)가 로우 레벨이기 때문에 제2 스위칭 트랜지스터(T2) 및 제5 스위칭 트랜지스터(T5)가 턴오프된다. 보상 트랜지스터(T3)는 보상 단계에서 순방향 전도성 상태(forward conductive state)에 있다. 이때, 도 1에 도시된 픽셀 회로는 도 3에 도시된 회로 구조와 등가일 수 있다.
도 1 및 도 3을 조합하면, 보상 단계에서, 제1 스위칭 트랜지스터(T1)가 턴온되기 때문에, 데이터 신호(Vdata)는 제1 스위칭 트랜지스터(T1)를 경유하여 구동 트랜지스터(DTFT)의 게이트에 입력되고, 따라서 구동 트랜지스터(DTFT)의 게이트에 입력된 데이터 신호(Vdata)가 유지되도록 스토리지 커패시터(Cst)를 충전할 수 있다. 충전을 완료한 후, 점 A의 전압(VA)은 데이터 신호(Vdata)와 같다. 즉,
Figure pct00001
점 B의 전압(VB)은 발광 소자(OLED)의 문턱 전압(Voth)과 보상 트랜지스터(T3)의 문턱 전압(Vth3)을 전원 전압(VDD)에서 빼서 얻은 값과 같다. 즉,
Figure pct00002
그러므로, 스토리지 커패시터(Cst)의 두 플레이트 양단의 전압은,
Figure pct00003
한편, 제2 스위칭 트랜지스터(T2)의 게이트에 입력된 제어 신호(EM)의 로우 레벨에 따라 제2 스위칭 트랜지스터(T2)가 턴오프되기 때문에 스토리지 커패시터(Cst)와 전원(VDD)은 접속이 단절되어, 발광 소자(OLED) 및 보상 트랜지스터(T3)가 확실하게 순방향 전도성(forward conductive)이 되도록 한다. 더욱이, 제5 스위칭 트랜지스터(T5)의 게이트에 입력된 제어 신호(EM)의 로우 레벨에 따라 제5 스위칭 트랜지스터(T5)가 턴오프되기 때문에 구동 트랜지스터(DTFT)와 접지(GND)의 접속이 단절되어, 제5 스위칭 트랜지스터(T5)와 접지(GND) 간의 접속을 통해 구동 트랜지스터(DTFT)의 게이트에 입력된 데이터 신호(Vdata)의 손실을 방지한다.
제2 단계: 발광 전환 단계
발광 전환 단계에서, 스캔 신호(Vscan)는 로우 레벨이고 제어 신호(EM)는 하이 레벨이다. 입력된 스캔 신호(Vscan)가 로우 레벨이기 때문에 제1 스위칭 트랜지스터(T1)는 턴오프되고, 제어 신호(EM)가 하이 레벨이기 때문에 제2 스위칭 트랜지스터(T2) 및 제5 스위칭 트랜지스터(T5)는 턴온된다. 보상 트랜지스터(T3)는 발광 전환 단계에서 역 저지 상태(reverse blocking state)에 있다. 이때, 도 1에 도시된 픽셀 회로는 도 4에 도시된 회로 구조와 등가일 수 있다.
도 1 및 도 4를 조합행하면, 제1 스위칭 트랜지스터(T1)의 게이트에 입력된 스캔 신호(Vscan)가 로우 레벨이기 때문에 제1 스위칭 트랜지스터(T1)는 턴오프되어, 구동 트랜지스터(DTFT)의 게이트와 데이터 라인이 서로 분리되므로, 구동 트랜지스터(DTFT)는 제1 스위칭 트랜지스터(T1)의 소스에 입력된 데이터 신호(Vdata)의 변동에 영향받지 않고 발광 소자(OLED)를 구동한다.
한편, 제2 스위칭 트랜지스터(T2)의 게이트에 입력된 제어 신호(EM)의 하이 레벨에 따라 제2 스위칭 트랜지스터(T2)가 턴 되기 때문에 스토리지 커패시터(Cst)의 상부 플레이트는 전원(VDD)에 직접 접속되어, 점 B의 전압(VB)이 즉시 VDD로 변동하게 된다. 물리학 원리로부터, 스토리지 커패시터(Cst)의 두 플레이트 양단의 전압이 즉시 변동하지 않을 수 있고, 따라서 발광 전환 단계에서, 전술한 수학식(3)은 점 B의 전압(VB)이 바로 VDD로 점프할 때에도 여전히 유효함을 알 수 있다. 그러므로, 점 A의 전압(VA)은 점 B의 전압(VB)과 점 A 및 점 B 양단의 전압(VAB)의 합과 같다. 즉,
Figure pct00004
한편, 제5 스위칭 트랜지스터(T5)의 게이트에 입력된 제어 신호(EM)의 하이 레벨에 따라 제5 스위칭 트랜지스터(T5)가 턴온되기 때문에 구동 트랜지스터(DTFT)의 소스는 접지(GND)에 직접 접속된다. 이때, 구동 트랜지스터(DTFT)는 포화 상태(saturation state)에서 동작하고, 따라서 구동 트랜지스터(DTFT)의 소스 및 드레인에 흐르는 전류 I(즉, 발광 소자(OLED)가 발광하도록 이를 구동하기 위한 구동 전류 I)는 구동 트랜지스터(DTFT)의 게이트 및 소스 간의 전압(Vgs) 변동에 따라 변동하며, 그 상세한 관계는 다음의 수학식(5)으로 표현된다. 구동 트랜지스터(DTFT)는 발광 소자(OLED)가 발광하도록 이를 구동하기 시작한다.
Figure pct00005
여기서, Vgs는 구동 트랜지스터(DTFT)의 게이트-소스 전압이고, 본 실시예에서,
Figure pct00006
K＝μeff*Cox*(W／L)／2 이고, 여기서 μeff는 DTFT의 유효 캐리어 이동도를 나타내고, Cox는 그 게이트 절연층의 유전 상수를 나타내고, W／L은 구동 트랜지스터(DTFT)의 채널 폭-길이비를 나타내고, W는 채널 폭을 나타내고, L은 채널 길이를 나타낸다. K는 동일 구조에서 W, L, Cox 및 μeff 값들의 상대적 안정성에 따른 상수로 간주할 수 있다.
수학식(6)을 수학식(5)에 대입한 후, 본 실시예에서, 구동 트랜지스터(DTFT)에 흐르는 전류는 다음과 같다.
Figure pct00007
수학식(7)으로부터, 구동 트랜지스터(DTFT)에 흐르는 전류 I는 데이터 신호(Vdata) 및 상수(K) 외에, 보상 트랜지스터(T3)의 문턱 전압(Vth3), 구동 트랜지스터(DTFT)의 문턱 전압(Vth) 및 발광 소자(OLED)의 문턱 전압(Voth)과 관계가 있음을 알 수 있다. 저온 다결정 실리콘(LTPS) 공정의 단거리 질서 원리(principles of short range order)에 따라, 단거리에 있는 TFT들을 균일한 것으로 간주할 수 있고, 즉, 가까운 거리에 있고 동일 구조를 갖는 TFT들의 특성은 거의 동일하다. 따라서, 예를 들면, 본 실시예에서, 보상 트랜지스터(T3) 및 구동 트랜지스터(DTFT)는 위치가 가깝고 단거리에 있는 것으로 간주할 수 있으므로, 보상 트랜지스터(T3)의 문턱 전압(Vth3) 및 구동 트랜지스터(DTFT)의 문턱 전압(Vth)은 거의 동일, 즉, Vth3－Vth＝0이다. 따라서, 수학식(7)에 따라, 구동 트랜지스터(DTFT)에 흐르는 전류 I는 다음과 같다.
Figure pct00008
즉, 구동 트랜지스터(DTFT)에 흐르는 전류 I는 단지 데이터 신호(Vdata)와 발광 소자(OLED)의 문턱 전압(Voth)에만 관계가 있다.
이와 같이, 본 발명의 실시예에서 제공된 픽셀 회로에서, 한편으로는, 구동 전류 I는 구동 트랜지스터(DTFT)의 구동 전압(Vth)과 관계가 없으므로, 백보드의 제조 공정 또는 그의 장시간 동작으로 인한 구동 트랜지스터(DTFT)의 문턱 전압의 드리프트(drift)로 야기되는 구동 전류 I(즉 발광 소자(OLED)에 흐르는 전류)의 전류 변동을 방지하여, 발광 소자(OLED)의 휘도 균일성을 효과적으로 높여준다.
다른 한편으로는, 수학식(8)에 따라, 본 발명의 실시예에서 제공된 픽셀 회로는, 구동 전류 I가 발광 소자(OLED)의 문턱 전압(Voth)과 관계가 있기 때문에 구동 트랜지스터(DTFT)의 문턱 전압(Vth)의 드리프트로 야기되는 구동 전류 I의 변동뿐만 아니라, 발광 소자(OLED)의 문턱 전압(Voth)이 더 높거나 더 낮음에 따라 야기되는 발광 소자(OLED)에 흐르는 전류의 변동을 보상함으로써, 발광 소자(OLED)의 휘도 균일성을 더욱 높일 수 있다. 그 이유는 다음과 같으며, 수학식(8)에 따라, 본 발명의 실시예에서 제공된 픽셀 회로에서, 구동 전류 I는 발광 소자(OLED)의 문턱 전압(Voth)이 증가함에 따라 증가하고 발광 소자(OLED)의 문턱 전압(Voth)이 감소함에 따라 감소할 것이므로, OLED의 노화로 인해 문턱 전압(Voth)이 증가하면, 그에 따라 구동 전류 I이 증가하여, 발광 소자(OLED)의 문턱 전압(Voth)의 증가로 야기되는 구동 전류 I의 감소를 보상할 것이다.
본 실시예에서, 보상 단계에서, 비록 발광 소자(OLED)가 구동 트랜지스터(DTFT)에 의해 발광하도록 구동되지 않더라도 발광 소자(OLED)는 스토리지 커패시터(Cst)의 충전 회로 루프에 있으므로, OLED는 데이터 신호(Vdata)가 구동 트랜지스터(DTFT)의 게이트에 입력되어 스토리지 커패시터(Cst)를 충전할 때 일정 범위로 발광할 것임을 주목해야 한다.
전술한 실시예에서, 구동 트랜지스터(DTFT), 보상 트랜지스터(T3) 및 각 스위칭 트랜지스터는 N형 TFT이지만, 본 발명은 이에 한정되는 것은 아니다. 전술한 각 N형 TFT의 일부 또는 전부는 단지 다음의 조건만 충족되면 P형 TFT로 대체될 수 있다.
보상 트랜지스터(T3) 및 구동 트랜지스터(DTFT)가 동일 형태, 즉, 둘 다가 N형 TFT이거나 P형 TFT이라는 첫 번째 조건이 충족되어야 한다. 보상 트랜지스터(T3)는 구동 트랜지스터(DTFT)의 구동 전류 I가 구동 트랜지스터(DTFT)의 문턱 전압(Vth)으로부터 독립적으로 되도록 보상 전압을 제공하는데 사용되기 때문에, 보상 트랜지스터(T3)에 의해 제공되는 보상 전압(Vth3)은 구동 트랜지스터(DTFT)의 문턱 전압(Vth)과 같아야 한다. 이러한 효과는 확실하게 보상 트랜지스터(T3) 및 구동 트랜지스터(DTFT)가 가까운 거리에 있고 동일한 구조를 가져 LTPS 공정의 단거리 질서 조건을 충족시킴으로써 성취될 수 있다.
제2 스위칭 트랜지스터(T2) 및 제5 스위칭 트랜지스터(T5)가 동일 형태, 즉, 이들 둘 모두가 N형 TFT이거나 P형 TFT이라는 두 번째 조건이 충족되어야 한다. 제2 스위칭 트랜지스터(T2) 및 제5 스위칭 트랜지스터(T5)는 제어 라인 상의 제어 신호(EM)에 의해 제어되어 동시에 턴온되거나 턴오프되어야 한다
P형 TFT와 N형 TFT가 턴온되거나 턴오프되는 조건이 다르고, 전술한 실시예에서 N형 TFT가 P형 TFT로 대체된 경우, 픽셀 회로의 기능이 확실하게 정상적으로 수행하도록 하기 위해, 각 TFT의 게이트에 입력된 신호, 이를 테면 제1 스위칭 트랜지스터(T1)의 게이트에 입력된 스캔 신호(Vscan), 제2 스위칭 트랜지스터(T2) 및 제5 스위칭 트랜지스터(T5)의 게이트에 입력된 제어 신호(EM), 및 구동 트랜지스터(DTFT)의 게이트에 입력된 데이터 신호(Vdata)에 대해 대응하는 조정이 필요하다. 특정 실시예를 통해 구체적으로 설명될 것이다.
도 5에 도시된 바와 같이, 본 발명의 다른 실시예에서, 픽셀 회로는 발광 소자(OLED), 구동 트랜지스터(DTFT), 스토리지 커패시터(Cst), 제1 스위칭 트랜지스터(T1), 제2 스위칭 트랜지스터(T2), 보상 트랜지스터(T3) 및 제5 스위칭 트랜지스터(T5)를 포함한다.
구동 트랜지스터(DTFT) 및 보상 트랜지스터(T3)는 P형 박막 트랜지스터(TFTs)이고, 제1 스위칭 트랜지스터(T1), 제2 스위칭 트랜지스터(T2) 및 제5 스위칭 트랜지스터(T5)는 N형 TFT이며, 각 TFT는 소스, 드레인 및 게이트를 포함한다.
발광 소자(OLED)의 일 단자는 전원(VDD)에 접속되고,
구동 트랜지스터(DTFT)의 소스(제1 전극)는 발광 소자(OLED)의 다른 단자에 접속되고, 구동 트랜지스터(DTFT)의 드레인(제2 전극)은 제5 스위칭 트랜지스터(T5)의 드레인(제1 단자)에 접속되고, 구동 트랜지스터(DTFT)의 게이트는 제1 스위칭 트랜지스터(T1)의 드레인(제1 전극)에 접속되고,
제1 스위칭 트랜지스터(T1)의 소스(제2 전극)는 데이터 라인에 접속되고, 제1 스위칭 트랜지스터(T1)의 게이트는 스캔 라인에 접속되고, 제1 스위칭 트랜지스터(T1)의 드레인(제1 전극)은 구동 트랜지스터(DTFT)의 게이트에 접속되고,
제2 스위칭 트랜지스터(T2)의 게이트는 제어 라인에 접속되고, 제2 스위칭 트랜지스터(T2)의 드레인(제1 전극)은 전원(VDD)에 접속되고, 제2 스위칭 트랜지스터(T2)의 소스(제2 전극)는 보상 트랜지스터(T3)의 드레인(제2 전극)에 접속되고,
보상 트랜지스터(T3)의 게이트 및 드레인(제2 전극)은 서로 접속되고, 보상 트랜지스터(T3)의 소스(제1 전극)는 구동 트랜지스터(DTFT)의 소스(제1 전극)에 접속되고, 보상 트랜지스터(T3)의 드레인(제2 전극)은 제2 스위칭 트랜지스터(T2)의 소스(제2 전극)에 접속되고,
제5 스위칭 트랜지스터(T5)의 게이트는 제어 라인에 접속되고, 제5 스위칭 트랜지스터(T5)의 드레인(제1 전극)은 구동 트랜지스터(DTFT)의 드레인(제2 전극)에 접속되고, 제5 스위칭 트랜지스터(T5)의 소스(제2 전극)는 접지에 접속되고,
스토리지 커패시터(Cst)의 제1 플레이트는 구동 트랜지스터(DTFT)의 게이트에 접속되고, 스토리지 커패시터(Cst)의 제2 플레이트는 보상 트랜지스터(T3)의 드레인(제2 전극)에 접속된다.
도 1에 도시된 실시예와 비교하여, 단지 구동 트랜지스터(DTFT) 및 보상 트랜지스터(T3)만 도 1에 도시된 실시예와 다르며, 따라서 구동 트랜지스터(DTFT)의 게이트에 입력된 데이터 신호(Vdata)가 도 1에 도시된 실시예와 다르다.
도 1에 도시된 실시예에서, 구동 트랜지스터(DTFT)는 N형 TFT이고 N형 구동 트랜지스터(DTFT)의 소스 및 드레인에 흐르는 전류 I는 데이터 신호(Vdata)가 상승함에 따라 증가하고 데이터 신호(Vdata)가 하강함에 따라 감소한다. 본 실시예에서, 구동 트랜지스터(DTFT)는 P형 TFT이고 P형 구동 트랜지스터(DTFT)의 소스 및 드레인에 흐르는 전류 I는 데이터 신호(Vdata)가 상승함에 따라 감소하고 데이터 신호(Vdata)가 하강함에 따라 증가한다. 따라서, 구동 트랜지스터(DTFT)에 동일한 전류 I가 흐르게 하려면, 도 1에 도시된 실시예의 데이터 신호(Vdata)와 본 실시예의 데이터 신호(Vdata)가 다를 수 있다.
전술한 차이점 외에, 본 실시예의 픽셀 회로의 다른 부분은 도 1에 도시된 픽셀 회로의 부분과 동일 구조를 가지므로, 중복 설명은 생략될 것이다.
본 실시예에 제공된 픽셀 회로는 도 1의 N형 구동 트랜지스터(DTFT) 및 N형 보상 트랜지스터(T3)를 대응하는 P형 구동 트랜지스터(DTFT) 및 대응하는 P형 보상 트랜지스터(T3)로 대체하여도 도 1에 도시된 실시예와 동일한 기술적 효과를 달성할 수 있다.
도 6은 본 발명의 또 다른 실시예에서 제공된 또 다른 픽셀 회로의 회로도이다. 도 6에 도시된 바와 같이, 본 실시예와 도 1에 도시된 실시예의 차이점은 제2 스위칭 트랜지스터(T2) 및 제5 스위칭 트랜지스터(T5)가 N형 TFT가 아니고 P형 TFT라는데 있다. 따라서, 제2 스위칭 트랜지스터(T2)의 게이트와 제5 스위칭 트랜지스터(T5)의 게이트에 입력된 제어 신호(EM)는 도 1에 도시된 실시예와 다르다.
특히, 도 6에 도시된 바와 같이, 본 실시예에서 제공된 픽셀 회로는 발광 소자(OLED), 구동 트랜지스터(DTFT), 스토리지 커패시터(Cst), 제1 스위칭 트랜지스터(T1), 제2 스위칭 트랜지스터(T2), 보상 트랜지스터(T3) 및 제5 트랜지스터(T5)를 포함한다. 구동 트랜지스터(DTFT), 제1 스위칭 트랜지스터(T1) 및 보상 트랜지스터(T3)는 N형 박막 트랜지스터(TFTs)이고, 제2 스위칭 트랜지스터(T2) 및 제5 스위칭 트랜지스터(T5)는 P형 TFT이며, 각 TFT는 소스, 드레인 및 게이트를 포함한다.
발광 소자(OLED)의 일 단자는 전원(VDD)에 접속되고,
구동 트랜지스터(DTFT)의 드레인(제1 전극)은 발광 소자(OLED)의 다른 단자에 접속되고, 구동 트랜지스터(DTFT)의 소스(제2 전극)는 제5 스위칭 트랜지스터(T5)의 소스(제1 전극)에 접속되고, 구동 트랜지스터(DTFT)의 게이트는 제1 스위칭 트랜지스터(T1)의 드레인(제1 전극)에 접속되고,
제1 스위칭 트랜지스터(T1)의 소스(제2 전극)는 데이터 라인에 접속되고, 제1 스위칭 트랜지스터(T1)의 게이트는 스캔 라인에 접속되고, 제1 스위칭 트랜지스터(T1)의 드레인(제1 전극)은 구동 트랜지스터(DTFT)의 게이트에 접속되고,
제2 스위칭 트랜지스터(T2)의 게이트는 제어 라인에 접속되고, 제2 스위칭 트랜지스터(T2)의 소스(제1 전극)는 전원(VDD)에 접속되고, 제2 스위칭 트랜지스터(T2)의 드레인(제2 전극)은 보상 트랜지스터(T3)의 소스(제2 전극)에 접속되고,
보상 트랜지스터(T3)의 게이트 및 드레인(제1 전극)은 서로 접속되고, 보상 트랜지스터(T3)의 드레인(제1 전극)은 구동 트랜지스터(DTFT)의 드레인(제1 전극)에 접속되고, 보상 트랜지스터(T3)의 소스(제2 전극)는 제2 스위칭 트랜지스터(T2)의 드레인(제2 전극)에 접속되고,
제5 스위칭 트랜지스터(T5)의 게이트는 제어 라인에 접속되고, 제5 스위칭 트랜지스터(T5)의 소스(제1 전극)는 구동 트랜지스터(DTFT)의 소스(제2 전극)에 접속되고, 제5 스위칭 트랜지스터(T5)의 드레인(제2 전극)은 접지에 접속되고,
스토리지 커패시터(Cst)의 제1 플레이트는 구동 트랜지스터(DTFT)의 게이트에 접속되고, 스토리지 커패시터(Cst)의 제2 플레이트는 보상 트랜지스터(T3)의 소스(제2 전극)에 접속된다.
본 실시예의 픽셀 회로의 동작 과정은 도 1에 도시된 픽셀 회로의 동작 과정과 유사하고, 다만, 제2 스위칭 트랜지스터(T2) 및 제5 스위칭 트랜지스터(T5)가 제어 신호(EM)의 제어하에 턴온되거나 턴오프되는 방식이 도 1에 도시된 실시예와 다르다.
특히, 본 실시예와 도 1에 도시된 실시예 사이의 한가지 차이점은, 본 실시예의 보상 단계에서 제어 신호(EM)가 하이 레벨일 때, 제2 스위칭 트랜지스터(T2) 및 제5 스위칭 트랜지스터(T5)가 턴오프된다는 것이다. 보상 단계에 있어서, 본 실시예에서 제공된 픽셀 회로의 동작 과정은 도 1 내지 도 4에 도시된 실시예의 동작 과정과 유사하므로, 중복 설명을 생략할 것이다.
따라서, 본 실시예와 도 1에 도시된 실시예의 기타 차이점은, 본 실시예의 발광 전환 단계에서 제어 신호(EM)가 로우 레벨일 때, 제2 스위칭 트랜지스터(T2) 및 제5 스위칭 트랜지스터(T5)가 턴온된다는 것이다. 발광 전환 단계에 있어서, 본 실시예에서 제공된 픽셀 회로의 동작 과정은 도 1 내지 도 4에 도시된 실시예와 유사하므로, 중복 설명을 생략할 것이다.
도 7에 도시된 바와 같이, 본 발명의 또 다른 실시예에서 제공된 픽셀 회로는 발광 소자(OLED), 구동 트랜지스터(DTFT), 스토리지 커패시터(Cst), 제1 스위칭 트랜지스터(T1), 제2 스위칭 트랜지스터(T2), 보상 트랜지스터(T3) 및 제5 트랜지스터(T5)를 포함한다. 구동 트랜지스터(DTFT), 제2 스위칭 트랜지스터(T2), 보상 트랜지스터(T3) 및 제5 스위칭 트랜지스터(T5)는 N형 박막 트랜지스터(TFTs)이고, 제1 스위칭 트랜지스터(T1)는 P형 TFT이며, 각 TFT는 소스, 드레인 및 게이트를 포함한다.
발광 소자(OLED)의 일 단자는 전원(VDD)에 접속되고,
구동 트랜지스터(DTFT)의 드레인(제1 전극)은 발광 소자(OLED)의 다른 단자에 접속되고, 구동 트랜지스터(DTFT)의 소스(제2 전극)는 제5 스위칭 트랜지스터(T5)의 드레인(제1 전극)에 접속되고, 구동 트랜지스터(DTFT)의 게이트는 제1 스위칭 트랜지스터(T1)의 소스(제1 전극)에 접속되고,
제1 스위칭 트랜지스터(T1)의 드레인(제2 전극)은 데이터 라인에 접속되고, 제1 스위칭 트랜지스터(T1)의 게이트는 스캔 라인에 접속되고, 제1 스위칭 트랜지스터(T1)의 소스(제1 전극)는 구동 트랜지스터(DTFT)의 게이트에 접속되고,
제2 스위칭 트랜지스터(T2)의 게이트는 제어 라인에 접속되고, 제2 스위칭 트랜지스터(T2)의 드레인(제1 전극)은 전원(VDD)에 접속되고, 제2 스위칭 트랜지스터(T2)의 소스(제2 전극)는 보상 트랜지스터(T3)의 소스(제2 전극)에 접속되고,
보상 트랜지스터(T3)의 게이트 및 드레인(제1 전극)은 서로 접속되고, 보상 트랜지스터(T3)의 드레인(제1 전극)은 구동 트랜지스터(DTFT)의 드레인(제1 전극)에 접속되고, 보상 트랜지스터(T3)의 소스(제2 전극)는 제2 스위칭 트랜지스터(T2)의 소스(제2 전극)에 접속되고,
제5 스위칭 트랜지스터(T5)의 게이트는 제어 라인에 접속되고, 제5 스위칭 트랜지스터(T5)의 드레인(제1 전극)은 구동 트랜지스터(DTFT)의 소스(제2 전극)에 접속되고, 제5 스위칭 트랜지스터(T5)의 소스(제2 전극)는 접지에 접속되고,
스토리지 커패시터(Cst)의 제1 플레이트는 구동 트랜지스터(DTFT)의 게이트에 접속되고, 스토리지 커패시터(Cst)의 제2 플레이트는 보상 트랜지스터(T3)의 소스(제2 전극)에 접속된다.
본 실시예의 픽셀 회로의 동작 과정은 도 1에 도시된 픽셀 회로의 동작 과정과 유사하고, 다만, 스캔 신호(Vscan)의 제어하에 제1 스위칭 트랜지스터(T1)가 턴온되거나 턴오프되는 방식이 도 1에 도시된 실시예와 다르다.
특히, 보상 단계에서, 스캔 신호(Vscan)는 제1 스위칭 트랜지스터(T1)가 턴온되도록 로우 레벨이다. 보상 단계에 있어서, 본 실시예에서 제공된 픽셀 회로의 동작 과정은 도 1 내지 도 4에 도시된 실시예와 유사하므로, 중복 설명을 생략할 것이다.
특히, 발광 전환 단계에서, 스캔 신호(Vscan)는 제1 스위칭 트랜지스터(T1)가 턴오프되도록 하이 레벨이다. 발광 전환 단계에 있어서, 본 실시예에서 제공된 픽셀 회로의 동작 과정은 도 1 내지 도 4에 도시된 실시예와 유사하므로, 중복 설명은 생략될 것이다.
전술한 본 발명의 실시예에서는, 각 TFT가 모두 N형 TFT인 경우, 구동 트랜지스터(DTFT) 및 보상 트랜지스터(T3)가 P형 TFT이고 다른 TFT가 N형 TFT인 경우, 제2 스위칭 트랜지스터(T2) 및 제5 스위칭 트랜지스터(T5)가 P형 TFT이고 다른 TFT가 N형 TFT인 경우, 및 제1 스위칭 트랜지스터(T1)가 P형 TFT이고 다른 TFT가 N형 TFT인 경우와 같은 픽셀 회로의 몇 가지 경우를 상세히 설명하고 있다. 그러나, 본 발명은 이에 한정되지 않고, 본 발명의 다른 실시예에서, 보상 트랜지스터(T3) 및 구동 트랜지스터(DTFT)가 동일 형태, 즉 둘 다가 N형 TFT이거나 P형 TFT인 한편, 제2 스위칭 트랜지스터(T2) 및 제5 스위칭 트랜지스터(T5)가 동일 형태인 한, 전술한 각 스위칭 트랜지스터, 구동 트랜지스터(DTFT) 및 보상 트랜지스터(T3)가 모두 P형 TFT이거나 또는 TFT의 일부가 P형 TFT이고 TFT의 다른 부분이 N형 TFT인 다른 형태의 조합일 수 있다.
도 1에 도시된 픽셀 회로의 하나 이상의 N형 TFT가 P형 TFT로 대체된 경우, 픽셀 회로에서 각 P형 TFT가 접속된 방식은 도 1에 도시된 픽셀 회로에서 원래의 각 N형 TFT가 접속된 방식과 유사하고, 반도체 물리학의 원리에 의거하여 P형 TFT 및 N형 TFT의 게이트, 드레인 및 소스의 전위(voltage potentials) 사이의 대응 관계에 따라 조정될 수 있다. 예를 들면, 도 1에 도시된 실시예에서, 각 TFT는 모두 N형 TFT이고, 각 TFT의 제1 전극은 모두 드레인이고 각 TFT의 제2 전극은 모두 소스이다. 본 발명의 다른 실시예에서, TFT 중 하나가 N형 TFT에서 P형 TFT로 대체된 경우, 그 접속 방식은 도 1에 도시된 실시예에서 대응하는 TFT의 제1 및 제2 전극의 접속 방식에 의해 설명될 수 있고, 다만 TFT의 특정 형태에 따라 소스 또는 드레인은 제1 전극 및 제2 전극 중 하나가 다를 수 있도록 표현된다.
도 1에 도시된 실시예에서, 보상 트랜지스터(T3)를 제외한 TFT가 N형 TFT에서 P형 TFT로 대체된 경우, P형 TFT의 제1 전극은 P형 TFT의 소스에 해당하고 P형 TFT의 제2 전극은 P형 TFT의 드레인에 해당한다. 보상 트랜지스터(T3)의 경우, 그의 게이트 및 드레인은 항상 서로 접속되고, 따라서 T3가 N형 TFT이면 T3의 게이트 및 드레인(제1 전극)이 서로 접속되고 T3가 P형 TFT이면 T3의 게이트 및 드레인(제2 전극)이 서로 접속된다. 이때, 보상 트랜지스터(T3)는 다이오드와 등가이고, 그의 드레인 및 게이트는 다이오드의 일 전극에 해당하도록 서로 접속되고, 그의 소스는 다이오드의 다른 전극에 해당한다. 특정 회로에서, 다이오드의 전극들은 다이오드의 순방향 바이어스 또는 역방향 바이어스 요건에 따라 그 특정 회로의 고전압 전위 또는 저전압 전위에 접속될 수 있다.
본 발명의 본 실시예에서 제공된 픽셀 회로의 구조는 도 1에 도시된 실시예와 유사하고, 이들의 차이점은 각 TFT가 N형 TFT 또는 P형 TFT으로 달라질 수 있다는 것에 있음을 주목해야 한다. 따라서, 보상 단계 및 발광 전환 단계에서 회로 기능이 정상적으로 달성될 수 있는 한 그 회로에서의 접속은 적응적으로 조정될 것이다.
또한, 도 8에 도시된 바와 같이, 본 발명의 또 다른 실시예에서 제공된 픽셀 회로는 제4 스위칭 트랜지스터(T4)를 더 포함할 수 있다. 본 실시예의 픽셀 회로는 제4 스위칭 트랜지스터(T4)를 제외하고 도 1에 도시된 실시예와 동일함을 주목해야 한다.
특히, 제4 스위칭 트랜지스터(T4)의 게이트는 스캔 라인에 접속되고, 제4 스위칭 트랜지스터(T4)의 드레인(제1 전극)은 제2 스위칭 트랜지스터(T2)의 드레인(제1 전극)에 접속되고 제4 스위칭 트랜지스터(T4)의 소스(제2 전극)는 구동 트랜지스터(DTFT)의 드레인(제1 전극)에 접속되며, 제4 스위칭 트랜지스터(T4) 및 제1 스위칭 트랜지스터(T1)는 동일 형태, 즉, 둘 다 N형 TFT이거나 P형 TFT이다. 발광 소자(OLED), 구동 트랜지스터(DTFT), 스토리지 커패시터(Cst), 제1 스위칭 트랜지스터(T1), 제2 스위칭 트랜지스터(T2), 보상 트랜지스터(T3) 및 제5 트랜지스터(T5)의 접속에 대해서는, 도 1에 도시된 실시예의 상세 설명을 참조하고, 중복 설명을 생략할 것이다.
이하에서는, 도 2, 및 도 8 내지 도 10과 함께 본 실시예의 픽셀 회로의 동작 과정에 대해 상세히 설명할 것이다.
도 2에 도시된 타이밍 시퀀스에 따라, 도 8에 도시된 픽셀 회로의 동작 과정 역시 두 단계로 나눠진다.
제1 단계: 보상 단계
보상 단계에서, 스캔 신호(Vscan)는 하이 레벨이고 제어 신호(EM)는 로우 레벨이며, 도 8에 도시된 픽셀 회로는 도 9에 도시된 회로 구조와 등가일 수 있다. 도 8 및 도 9를 조합하면, 제1 스위칭 트랜지스터(T1) 및 제4 스위칭 트랜지스터(T4)는 N형 TFT이고, 이들 트랜지스터는 제1 스위칭 트랜지스터(T1) 및 제4 스위칭 트랜지스터(T4)의 게이트에 입력된 스캔 신호(Vscan)가 하이 레벨임에 따라 턴온된다. 한편, 제2 스위칭 트랜지스터(T2) 및 제5 스위칭 트랜지스터(T5) 역시 N형 TFT이고 제2 스위칭 트랜지스터(T2) 및 제5 스위칭 트랜지스터(T5)의 게이트에 입력된 제어 신호(EM)가 로우 레벨임에 따라 턴오프된다.
특히, 제4 스위칭 트랜지스터(T4)가 턴온되면, 발광 소자(OLED)는 온 상태인 제4 스위칭 트랜지스터(T4)에 의해 단락된다(shorted). 따라서, 도 1에 도시된 실시예와 달리, 본 실시예에서는, 이 단계 동안 발광 소자(OLED)에 전류가 흐르지 않고 발광 소자(OLED)는 발광하지 않는다. 제1 스위칭 트랜지스터(T1)가 턴온되면, 데이터 신호(Vdata)는 제1 스위칭 트랜지스터(T1)를 경유하여 구동 트랜지스터(DTFT)의 게이트에 입력되고, 구동 트랜지스터(DTFT)의 게이트에 입력된 데이터 신호(Vdata)가 확실하게 유지되도록 스토리지 커패시터(Cst)를 충전한다.
충전을 완료한 후, 포인트 A의 전압(VA)은 데이터 신호(Vdata), 즉,
Figure pct00009
점 B의 전압(VB)은 보상 트랜지스터(T3)의 문턱 전압(Vth3)을 전원 전압(VDD)에서 빼서 얻은 값이다. 즉,
Figure pct00010
그러므로, 스토리지 커패시터(Cst)의 두 플레이트 양단의 전압은,
Figure pct00011
이때, 제2 스위칭 트랜지스터(T2)는 입력된 제어 신호(EM)의 로우 레벨에 따라 스토리지 커패시터(Cst)를 전원(VDD)에서 접속 해제하여, 보상 트랜지스터(T3)가 확실하게 순방향 전도성이 되도록 한다. 제5 스위칭 트랜지스터(T5)는 입력된 제어 신호(EM)의 로우 레벨에 따라 구동 트랜지스터(DTFT)를 접지(GND)에서 접속 해제하여, 제5 스위칭 트랜지스터(T5)와 접지(GND) 간의 접속을 통한 구동 트랜지스터(DTFT)의 게이트에 입력된 데이터 신호(Vdata)의 손실을 방지한다.
제2 단계: 발광 전환 단계
발광 전환 단계에서, 스캔 신호(Vscan)는 로우 레벨이고 제어 신호(EM)는 하이 레벨이다. 이때, 도 8에 도시된 픽셀 회로는 도 10에 도시된 픽셀 회로와 등가일 수 있다.
도 8 및 도 10을 조합하면, 제1 스위칭 트랜지스터(T1)는 입력된 스캔 신호(Vscan)의 로우 레벨에 따라 턴오프되어, 구동 트랜지스터(DTFT)의 게이트 및 제1 스위칭 트랜지스터(T1)의 소스(즉, 데이터 신호(Vdata)의 입력 단자)가 서로 분리되고, 따라서 구동 트랜지스터(DTFT)는 제1 스위칭 트랜지스터(T1)의 소스의 신호 변동에 영향받지 않고 발광 소자(OLED)를 구동한다. 한편, 제4 스위칭 트랜지스터(T4)는 입력된 스캔 신호(Vscan)의 로우 레벨에 따라 턴오프되어, 구동 트랜지스터(DTFT)는 더 이상 단락되지 않으므로, 발광 소자(OLED)가 발광하도록 구동된다.
한편, 제어 신호(EM)가 하이 레벨이므로 제2 스위칭 트랜지스터(T2)가 턴온되기 때문에, 스토리지 커패시터(Cst)의 상부 플레이트는 전원(VDD)에 직접 접속되어, 포인트 B의 전압(VB)이 즉시 VDD로 점프하도록 한다. 물리학 원리로부터, 스토리지 커패시터(Cst)의 두 플레이트 양단의 전압은 즉시 변동할 수 없고, 따라서 전술한 수학식(11)은 포인트 B의 전압(VB)이 바로 VDD로 점프할 때에도 여전히 유효하다는 것을 알 수 있다. 그러므로, 포인트 A의 전압(VA)은 포인트 B의 전압(VB)과 포인트 A 및 포인트 B 양단의 전압(VAB)의 합과 같다. 즉,
Figure pct00012
한편, 제어 신호(EM)의 하이 레벨에 따라 제5 스위칭 트랜지스터(T5)가 턴온되기 때문에 구동 트랜지스터(DTFT)의 소스는 접지(GND)에 직접 접속된다. 이때, 구동 트랜지스터(DTFT)는 발광 소자(OLED)가 발광하도록 이를 구동하기 시작한다. 구동 트랜지스터(DTFT)의 게이트-소스 전압은 다음과 같다.
Figure pct00013
수학식(5) 및 (13)에 따르면, 본 실시예에서, 구동 트랜지스터(DTFT)에 흐르는 전류는 다음과 같다.
Figure pct00014
전술한 실시예의 원리와 마찬가지로, 보상 트랜지스터(T3) 및 구동 트랜지스터(DTFT)의 위치가 가까우면, 보상 트랜지스터(T3)의 문턱 전압(Vth3) 및 구동 트랜지스터(DTFT)의 문턱 전압(Vth)은 거의 동일, 즉, Vth3－Vth＝0이다. 그래서 수학식(14)은 다음과 같이 표현될 수 있다.
Figure pct00015
여기서 K는 전술한 실시예에서와 동일한 의미가 있으며 본 명세서에서 상수로 간주될 수 있다. 이와 같이, 구동 트랜지스터(DTFT)에 흐르는 전류는 단지 데이터 신호(Vdata)에만 관계가 있고 구동 트랜지스터(DTFT)의 문턱 전압(Vth)에는 독립되도록 없도록 하여, 백보드의 제조 공정 또는 그의 장시간 동작으로 인한 구동 트랜지스터(DTFT)의 문턱 전압의 드리프트로 야기되는 발광 소자(OLED)에 흐르는 전류의 변동을 방지하므로, 발광 소자(OLED)의 휘도 균일성을 효과적으로 증가시킨다.
더욱이, 본 실시예에서, 발광 소자(OLED)는 보상 단계에서 제4 스위칭 트랜지스터(T4)에 의해 단락되어, 즉, 보상 단계에서 발광 소자(OLED)에 전류가 흐르지 않아 발광 소자(OLED)가 발광하지 않으므로, 보상 단계에서 발광 소자(OLED)의 플리커(flicker)를 방지한다.
비록 본 발명에서는 OLED를 일례로 하여 설명하였지만, 본 발명의 실시예에서 제공된 발광 소자는 본 발명의 실시예의 픽셀 회로에 의해 구동될 수 있는 기타 발광 소자가 될 수 있으며, 따라서 본 발명에서 이에 한정되지 않음을 주목해야 한다.
본 실시예에서, 제4 스위칭 트랜지스터(T4)가 도 1에 도시된 실시예에 부가된 경우, 즉, 각 TFT가 모두 N형 TFT인 실시예에 대해 설명하였지만, 본 발명은 이에 한정되지 않음을 주목해야 한다. 본 발명의 다른 실시예에서, 전술한 각 N형 TFT의 일부 또는 전부는 다음과 같은 조건이 충족된 경우, 즉, 보상 트랜지스터(T3) 및 구동 트랜지스터(DTFT)가 동일 형태의 TFT이고, 제4 스위칭 트랜지스터(T4) 및 제1 스위칭 트랜지스터(T1)가 동일 형태의 TFT이고, 제2 스위칭 트랜지스터(T2) 및 제5 스위칭 트랜지스터(T5)가 동일 형태의 TFT인 경우, P형 TFT로 대체될 수 있다. 여기서, 동일 형태의 TFT란 N형 TFT 또는 P형 TFT를 말한다.
전술한 픽셀 회로에 대응하게, 도 11에 도시된 바와 같은 본 발명의 실시예에서는, 다음과 같은 단계를 포함하는 픽셀 회로의 구동 방법을 제공하며, 상기 구동 방법은,
제1 스위칭 트랜지스터(T1)를 턴온시키는 한편 제2 스위칭 트랜지스터(T2) 및 제5 스위칭 트랜지스터(T5)를 턴오프시켜, 데이터 라인 상의 데이터 신호(Vdata)가 제1 스위칭 트랜지스터(T1)를 경유하여 스토리지 커패시터(Cst)의 제1 플레이트를 충전하고 전원(VDD)이 발광 소자(OLED) 및 보상 트랜지스터(T3)를 경유하여 스토리지 커패시터(Cst)의 제2 플레이트를 충전하는 단계(S11),
제1 스위칭 트랜지스터(T1)를 턴오프시키는 한편 제2 스위칭 트랜지스터(T2) 및 제5 스위칭 트랜지스터(T5)를 턴온시켜, 전원(VDD)에서 공급되어, 발광 소자(OLED), 구동 트랜지스터(DTFT) 및 제5 스위칭 트랜지스터(T5)에 차례로 흐르는 전류에 의해 발광 소자(OLED)를 구동하여 발광하도록 하는 단계(S12)를 포함한다.
본 발명의 실시예에서 제공된 픽셀 회로의 구동 방법에서는, 픽셀 회로의 구동을 보상 트랜지스터(T3), 스토리지 커패시터 및 복수의 스위칭 트랜지스터를 구비한 회로의 스위칭 및 충/방전 프로세스를 제어하여 두 단계로 나눔으로써, 구동 트랜지스터(DTFT)의 구동 전류가 구동 트랜지스터(DTFT)의 문턱 전압(Vth)으로부터 독립되도록 하여, 구동 트랜지스터(DTFT)의 문턱 전압(Vth)의 비일관성 또는 드리프트로 야기되는 발광 소자(OLED)에 흐르는 전류의 변동을 보상하고, 발광 소자(OLED)의 휘도 균일성을 효과적으로 높일 수 있다.
한편, OLED와 같은 발광 소자의 문턱 전압(Vth)은 발광 전환 단계에서 구동 트랜지스터(DTFT)의 게이트 및 제2 전극 양단의 전압에 부가될 수 있으며, 이에 따라 발광 소자(OLED)의 문턱 전압의 증가로 야기되는 발광 소자(OLED)에 흐르는 전류의 변동을 보상할 수 있다.
본 실시예에서, 발광 소자는 OLED이지만, 본 발명은 이에 한정되지 않음을 주목해야 한다. 발광 소자는 또한 본 발명의 실시예에서 제공된 픽셀 회로에 의해 구동될 수 있는 기타 발광 소자가 될 수도 있으므로, 본 발명에서 이에 한정되지 않는다.
선택적으로, 본 발명의 일 실시예에서, 제1 스위칭 트랜지스터(T1), 제2 스위칭 트랜지스터(T2) 및 제5 스위칭 트랜지스터(T5)는 N형 TFT이고, 이들의 제1 전극은 드레인이고 이들의 제2 전극은 소스이다. 단계(S11)에서, 본 발명의 실시예에서 제공된 픽셀 회로의 구동 방법은 스캔 라인을 통해 제1 스위칭 트랜지스터(T1)의 게이트에 하이 레벨을 입력하여 제1 스위칭 트랜지스터(T1)가 턴온되도록 제어하는 한편, 제어 라인을 통해 제2 스위칭 트랜지스터(T2) 및 제5 스위칭 트랜지스터(T5)의 게이트에 로우 레벨을 입력하여 제2 스위칭 트랜지스터(T2) 및 제5 스위칭 트랜지스터(T5)가 턴오프되도록 제어할 수 있다. 따라서, 단계(S12)에서, 본 발명의 실시예에서 제공된 픽셀 회로의 구동 방법은 스캔 라인을 통해 제1 스위칭 트랜지스터(T1)의 게이트에 로우 레벨을 입력하여 제1 스위칭 트랜지스터(T1)가 턴오프되도록 제어하는 한편, 제어 라인을 통해 제2 스위칭 트랜지스터(T2) 및 제5 스위칭 트랜지스터(T5)의 게이트에 하이 레벨을 입력하여 제2 스위칭 트랜지스터(T2) 및 제5 스위칭 트랜지스터(T5)가 턴온되도록 제어할 수 있다.
선택적으로, 본 발명의 또 다른 실시예에서, 제1 스위칭 트랜지스터(T1)는 N형 TFT이고, 그의 제1 전극은 드레인이고 그의 제2 전극은 소스이며, 제2 스위칭 트랜지스터(T2) 및 제5 스위칭 트랜지스터(T5)는 P형 TFT이고, 이들의 제1 전극은 소스이고 이들의 제2 전극은 드레인이다. 단계(S11)에서, 본 발명의 실시예에서 제공된 픽셀 회로의 구동 방법은 스캔 라인을 통해 제1 스위칭 트랜지스터(T1)의 게이트에 하이 레벨을 입력하여 제1 스위칭 트랜지스터(T1)가 턴온되도록 제어하는 한편, 제어 라인을 통해 제2 스위칭 트랜지스터(T2) 및 제5 스위칭 트랜지스터(T5)의 게이트에 하이 레벨을 입력하여 제2 스위칭 트랜지스터(T2) 및 제5 스위칭 트랜지스터(T5)가 턴오프되도록 제어할 수 있다. 따라서, 단계(S12)에서, 본 발명의 실시예에서 제공된 픽셀 회로의 구동 방법은 스캔 라인을 통해 제1 스위칭 트랜지스터(T1)의 게이트에 로우 레벨을 입력하여 제1 스위칭 트랜지스터(T1)가 턴오프되도록 제어하는 한편, 제어 라인을 통해 제2 스위칭 트랜지스터(T2) 및 제5 스위칭 트랜지스터(T5)의 게이트에 로우 레벨을 입력하여 제2 스위칭 트랜지스터(T2) 및 제5 스위칭 트랜지스터(T5)가 턴온되도록 제어할 수 있다.
선택적으로, 본 발명의 또 다른 실시예에서, 제1 스위칭 트랜지스터(T1)는 P형 TFT이고, 그의 제1 전극은 소스이고 그의 제2 전극은 드레인이며, 제2 스위칭 트랜지스터(T2) 및 제5 스위칭 트랜지스터(T5)는 둘 다 N형 TFT이고, 이들의 제1 전극은 드레인이고 이들의 제2 전극은 소스이다.
단계(S11)에서, 본 발명의 실시예에서 제공된 픽셀 회로의 구동 방법은 스캔 라인을 통해 제1 스위칭 트랜지스터(T1)의 게이트에 로우 레벨을 입력하여 제1 스위칭 트랜지스터(T1)가 턴온되도록 제어하는 한편, 제어 라인을 통해 제2 스위칭 트랜지스터(T2) 및 제5 스위칭 트랜지스터(T5)의 게이트에 로우 레벨을 입력하여 제2 스위칭 트랜지스터(T2) 및 제5 스위칭 트랜지스터(T5)가 턴오프되도록 제어할 수 있다. 따라서, 단계(S12)에서, 본 발명의 실시예에서 제공된 픽셀 회로의 구동 방법은 스캔 라인을 통해 제1 스위칭 트랜지스터(T1)의 게이트에 하이 레벨을 입력하여 제1 스위칭 트랜지스터(T1)가 턴오프되도록 제어하는 한편, 제어 라인을 통해 제2 스위칭 트랜지스터(T2) 및 제5 스위칭 트랜지스터(T5)의 게이트에 하이 레벨을 입력하여 제2 스위칭 트랜지스터(T2) 및 제5 스위칭 트랜지스터(T5)가 턴온되도록 제어할 수 있다.
선택적으로, 본 발명의 또 다른 실시예에서, 제1 스위칭 트랜지스터(T1), 제2 스위칭 트랜지스터(T2) 및 제5 스위칭 트랜지스터(T5)는 P형 TFT이다. 단계(S11)에서, 본 발명의 실시예에서 제공된 픽셀 회로의 구동 방법은 스캔 라인을 통해 제1 스위칭 트랜지스터(T1)의 게이트에 로우 레벨을 입력하여 제1 스위칭 트랜지스터(T1)가 턴온되도록 제어하는 한편, 제어 라인을 통해 제2 스위칭 트랜지스터(T2) 및 제5 스위칭 트랜지스터(T5)의 게이트에 하이 레벨을 입력하여 제2 스위칭 트랜지스터(T2) 및 제5 스위칭 트랜지스터(T5)가 턴오프되도록 제어할 수 있다. 따라서, 단계(S12)에서, 본 발명의 실시예에서 제공된 픽셀 회로의 구동 방법은 스캔 라인을 통해 제1 스위칭 트랜지스터(T1)의 게이트에 하이 레벨을 입력하여 제1 스위칭 트랜지스터(T1)가 턴오프되도록 제어하는 한편, 제어 라인을 통해 제2 스위칭 트랜지스터(T2) 및 제5 스위칭 트랜지스터(T5)의 게이트에 로우 레벨을 입력하여 제2 스위칭 트랜지스터(T2) 및 제5 스위칭 트랜지스터(T5)가 턴온되도록 제어할 수 있다.
또한, 본 발명의 또 다른 실시예에 있어 단계(S11)에서, 제1 스위칭 트랜지스터(T1)를 턴온시키는 단계는 제1 스위칭 트랜지스터(T1) 및 제4 스위칭 트랜지스터(T4)를 동시에 턴온시키는 단계를 더 포함할 수 있다.
특히, 단계(S11)에서, 제1 스위칭 트랜지스터(T1) 및 제4 스위칭 트랜지스터(T4)를 동시에 턴온시키는 한편, 제2 스위칭 트랜지스터(T2) 및 제5 스위칭 트랜지스터(T5)를 턴오프시키면, 데이터 라인(즉, 데이터 신호(Vdata)가 위치한 데이터 라인)이 제1 스위칭 트랜지스터(T1)를 경유하여 스토리지 커패시터(Cst)의 제1 플레이트를 충전하고 전원(VDD)이 제4 스위칭 트랜지스터(T4) 및 보상 트랜지스터(T3)를 경유하여 스토리지 커패시터(Cst)의 제2 플레이트를 충전한다.
따라서, 단계(S12)에서, 제1 스위칭 트랜지스터(T1)를 턴오프시키는 단계는 제1 스위칭 트랜지스터(T1) 및 제4 스위칭 트랜지스터(T4)를 동시에 턴오프시키는 단계를 더 포함할 수 있다. 특히, 단계(S12)에서, 제1 스위칭 트랜지스터(T1) 및 제4 스위칭 트랜지스터(T4)를 동시에 턴오프키는 한편 제2 스위칭 트랜지스터(T2) 및 제5 스위칭 트랜지스터(T5)를 턴온시키면, 전원(VDD)에서 공급되어, 발광 소자(OLED), 구동 트랜지스터(DTFT) 및 제5 스위칭 트랜지스터(T5)에 차례로 흐르는 전류에 의해 발광 소자(OLED)가 구동되어 발광한다.
제4 스위칭 트랜지스터(T4)의 게이트는 스캔 라인에 접속되고, 제4 스위칭 트랜지스터(T4)의 제1 전극은 제2 스위칭 트랜지스터(T2)의 제1 전극에 접속되며, 제4 스위칭 트랜지스터(T4)의 제2 전극은 구동 트랜지스터(DTFT)의 제1 전극에 접속되고, 제4 스위칭 트랜지스터(T4) 및 제1 스위칭 트랜지스터(T1)는 동일 형태를 갖는다.
제4 스위칭 트랜지스터(T4) 및 제1 스위칭 트랜지스터(T1)는 이들 트랜지스터가 스캔 신호(Vscan)에 의해 제어되기 때문에 동시에 턴온되거나 턴오프된다. 본 실시예에서, 제4 스위칭 트랜지스터(T4) 및 제1 스위칭 트랜지스터(T1)를 턴온시키거나 턴오프시키는 원리 및 상세한 프로세스에 대해서는, 전술한 본 발명의 실시예의 설명을 참조하기 바라며, 중복 설명을 생략할 것이다.
본 실시예에서, 발광 소자(OLED)는 보상 단계에서 턴온된 제4 스위칭 트랜지스터(T4)에 의해 단락되며, 즉, 보상 단계에서 발광 소자(OLED)에 전류가 흐르지 않고 발광 소자(OLED)는 발광하지 않으므로, 보상 단계에서 발광 소자(OLED)의 플리커를 방지한다.
따라서, 본 발명은 전술한 실시예에서 제공된 픽셀 회로들 중 임의의 픽셀 회로를 포함하고, 본 발명의 실시예에 의해 제공되는 픽셀 회로에 의해 달성되는 유리한 기술적 효과를 갖는 디스플레이 장치를 더 제공한다. 이러한 픽셀 회로 및 그의 유리한 기술적 효과는 앞에서 설명되었으므로, 중복 설명을 생략할 것이다.
당업자는 전술한 방법/공정 실시예의 모든 또는 일부 단계가, 연관된 컴퓨터 프로그램으로부터 지시를 받는 하드웨어를 통해 구현될 수 있음을 알 수 있다. 이러한 연관된 컴퓨터 프로그램은 컴퓨터 판독가능 기록 매체에 저장될 수 있으며, 실행될 때, 전술한 방법/공정 실시예의 단계를 수행한다. 기록 매체는 ROM, RAM, 자기 디스크, 광학 디스크 등과 같이 프로그램 코드를 저장할 수 있는 어떠한 종류의 매체라도 포함할 수 있다.
전술한 설명은 단지 본 발명의 실시예를 예시하기 위한 것이며, 본 발명의 범주를 결코 한정하지 않는다. 당업자라면 다음의 특허청구범위에서 규정한 바와 같은 본 발명의 정신 및 범위로부터 벗어남이 없이 전술한 실시예에 변형, 변경 및 등가물이 이루어질 수 있음이 자명할 것이다. 이러한 변경 및 변형은 본 발명의 정신 및 범주 내에 속하는 것으로 의도된다. 본 발명의 보호 범위는 첨부의 특허청구범위에 의해 규정되어야 한다.

Claims (13)

  1. 픽셀 회로로서,
    발광 소자, 구동(driving) 트랜지스터, 스토리지 커패시터(storage capacitor), 제1 스위칭 트랜지스터, 제2 스위칭 트랜지스터, 보상(compensating) 트랜지스터 및 제5 스위칭 트랜지스터를 포함하며,
    상기 구동 트랜지스터, 상기 제1 스위칭 트랜지스터, 상기 제2 스위칭 트랜지스터, 상기 보상 트랜지스터 및 상기 제5 스위칭 트랜지스터는 각각 게이트, 제1 전극 및 제2 전극을 포함하고,
    상기 발광 소자의 일 단자는 전원에 접속되고,
    상기 구동 트랜지스터의 제1 전극은 상기 발광 소자의 다른 단자에 접속되고, 상기 구동 트랜지스터의 제2 전극은 상기 제5 스위칭 트랜지스터의 제1 전극에 접속되고, 상기 구동 트랜지스터의 게이트는 상기 제1 스위칭 트랜지스터의 제1 전극에 접속되고,
    상기 제1 스위칭 트랜지스터의 제2 전극은 데이터 라인에 접속되고, 상기 제1 스위칭 트랜지스터의 게이트는 스캔 라인에 접속되고, 상기 제1 스위칭 트랜지스터의 제1 전극은 상기 구동 트랜지스터의 게이트에 접속되고,
    상기 제2 스위칭 트랜지스터의 게이트는 제어 라인에 접속되고, 상기 제2 스위칭 트랜지스터의 제1 전극은 전원에 접속되고, 상기 제2 스위칭 트랜지스터의 제2 전극은 상기 보상 트랜지스터의 제2 전극에 접속되고,
    상기 보상 트랜지스터의 제1 전극은 상기 구동 트랜지스터의 제1 전극에 접속되고, 상기 보상 트랜지스터의 제2 전극은 상기 제2 스위칭 트랜지스터의 제2 전극에 접속되고, 상기 보상 트랜지스터의 게이트는 상기 보상 트랜지스터의 제1 또는 제2 전극에 접속되고,
    상기 제5 스위칭 트랜지스터의 게이트는 상기 제어 라인에 접속되고, 상기 제5 스위칭 트랜지스터의 제1 전극은 상기 구동 트랜지스터의 제2 전극에 접속되고, 상기 제5 스위칭 트랜지스터의 제2 전극은 접지에 접속되며,
    상기 스토리지 커패시터의 제1 플레이트는 상기 구동 트랜지스터의 게이트에 접속되고, 상기 스토리지 커패시터의 제2 플레이트는 상기 보상 트랜지스터의 제2 전극에 접속되는 것을 특징으로 하는 픽셀 회로.
  2. 제1항에 있어서,
    상기 픽셀 회로는 제4 스위칭 트랜지스터를 더 포함하고,
    상기 제4 스위칭 트랜지스터의 게이트는 상기 스캔 라인에 접속되고, 상기 제4 스위칭 트랜지스터의 제1 전극은 상기 제2 스위칭 트랜지스터의 제1 전극에 접속되고, 상기 제4 스위칭 트랜지스터의 제2 전극은 상기 구동 트랜지스터의 제1 전극에 접속되며,
    상기 제4 스위칭 트랜지스터 및 상기 제1 스위칭 트랜지스터는 동일 형태를 갖는 것을 특징으로 하는 픽셀 회로.
  3. 제1항 또는 제2항에 있어서,
    상기 구동 트랜지스터 및 상기 보상 트랜지스터는 N형 박막 트랜지스터(TFTs)이고, 상기 구동 트랜지스터 및 상기 보상 트랜지스터의 제1 전극은 드레인이고, 상기 구동 트랜지스터 및 상기 보상 트랜지스터의 제2 전극은 소스이며, 상기 보상 트랜지스터의 게이트 및 제1 전극은 서로 접속되거나, 또는
    상기 구동 트랜지스터 및 상기 보상 트랜지스터는 P형 TFT이고, 상기 구동 트랜지스터 및 상기 보상 트랜지스터의 제1 전극은 소스이고, 상기 구동 트랜지스터 및 상기 보상 트랜지스터의 제2 전극은 드레인이며, 상기 보상 트랜지스터의 게이트 및 제2 전극은 서로 접속되는 것을 특징으로 하는 픽셀 회로.
  4. 제1항 내지 제3항 중 어느 항에 있어서,
    상기 제2 스위칭 트랜지스터 및 상기 제5 스위칭 트랜지스터는 N형 TFT이고, 상기 제2 스위칭 트랜지스터 및 상기 제5 스위칭 트랜지스터의 제1 전극은 드레인이고, 상기 제2 스위칭 트랜지스터 및 상기 제5 스위칭 트랜지스터의 제2 전극은 소스이거나, 또는
    상기 제2 스위칭 트랜지스터 및 상기 제5 스위칭 트랜지스터는 P형 TFT이고, 상기 제2 스위칭 트랜지스터 및 상기 제5 스위칭 트랜지스터의 제1 전극은 소스이고, 상기 제2 스위칭 트랜지스터 및 상기 제5 스위칭 트랜지스터의 제2 전극은 드레인인 것을 특징으로 하는 픽셀 회로.
  5. 제1항 내지 제4항 중 어느 항에 있어서,
    상기 제1 스위칭 트랜지스터는 N형 TFT이고, 상기 제1 스위칭 트랜지스터의 제1 전극은 드레인이고, 상기 제1 스위칭 트랜지스터의 제2 전극은 소스이거나, 또는
    상기 제1 스위칭 트랜지스터는 P형 TFT이고, 상기 제1 스위칭 트랜지스터의 제1 전극은 소스이고, 상기 제1 스위칭 트랜지스터의 제2 전극은 드레인인 것을 특징으로 하는 픽셀 회로.
  6. 제1항 또는 제2항에 있어서, 상기 발광 소자는 유기 발광 다이오드인 것을 특징으로 하는 픽셀 회로.
  7. 제1항에 따른 상기 픽셀 회로의 구동 방법으로서,
    상기 제1 스위칭 트랜지스터를 턴온시키는 한편 상기 제2 스위칭 트랜지스터 및 상기 제5 스위칭 트랜지스터를 턴오프시킴으로써, 상기 데이터 라인 상의 데이터 신호가 상기 제1 스위칭 트랜지스터를 경유하여 상기 스토리지 커패시터의 제1 플레이트를 충전하고, 상기 전원이 상기 발광 소자 및 상기 보상 트랜지스터를 경유하여 상기 스토리지 커패시터의 제2 플레이트를 충전하도록 하는 단계; 및
    상기 제1 스위칭 트랜지스터를 턴오프시키는 한편 상기 제2 스위칭 트랜지스터 및 상기 제5 스위칭 트랜지스터를 턴온시킴으로써, 상기 전원에서 공급되어, 상기 발광 소자, 상기 구동 트랜지스터 및 상기 제5 스위칭 트랜지스터에 차례로 흐르는 전류에 의해 상기 발광 소자를 구동시켜 발광하도록 하는 단계
    를 포함하는 것을 특징으로 하는 픽셀 회로의 구동 방법.
  8. 제7항에 있어서,
    상기 제1 스위칭 트랜지스터를 턴온시키는 한편 상기 제2 스위칭 트랜지스터 및 상기 제5 스위칭 트랜지스터를 턴오프시켜, 상기 데이터 라인 상의 데이터가 상기 제1 스위칭 트랜지스터를 경유하여 상기 스토리지 커패시터의 제1 플레이트를 충전하고, 상기 전원이 상기 발광 소자 및 상기 보상 트랜지스터를 경유하여 상기 스토리지 커패시터의 제2 플레이트를 충전하도록 하는 단계는,
    상기 제1 스위칭 트랜지스터 및 상기 제4 스위칭 트랜지스터를 동시에 턴온시키는 한편 상기 제2 스위칭 트랜지스터 및 상기 제5 스위칭 트랜지스터를 턴오프시켜, 상기 데이터 라인이 상기 제1 스위칭 트랜지스터를 경유하여 상기 스토리지 커패시터의 제1 플레이트를 충전하고, 상기 전원이 상기 제4 스위칭 트랜지스터 및 상기 보상 트랜지스터를 경유하여 상기 스토리지 커패시터의 제2 플레이트를 충전하도록 하는 단계를 포함하고,
    상기 제1 스위칭 트랜지스터를 턴오프시키는 한편 상기 제2 스위칭 트랜지스터 및 상기 제5 스위칭 트랜지스터를 턴온시켜, 상기 전원에서 공급되어, 상기 발광 소자, 상기 구동 트랜지스터 및 상기 제5 스위칭 트랜지스터에 차례로 흐르는 전류에 의해 상기 발광 소자를 구동시켜 발광하도록 하는 단계는,
    상기 제1 스위칭 트랜지스터 및 상기 제4 스위칭 트랜지스터를 동시에 턴오프시키는 한편 상기 제2 스위칭 트랜지스터 및 상기 제5 스위칭 트랜지스터를 턴온시켜, 상기 전원에서 공급되어, 상기 발광 소자, 상기 구동 트랜지스터 및 상기 제5 스위칭 트랜지스터에 차례로 흐르는 전류에 의해 상기 발광 소자를 구동시켜 발광하도록 하는 단계를 포함하고,
    상기 제4 스위칭 트랜지스터의 게이트는 상기 스캔 라인에 접속되고, 상기 제4 스위칭 트랜지스터의 제1 전극은 상기 제2 스위칭 트랜지스터의 제1 전극에 접속되고, 상기 제4 스위칭 트랜지스터의 제2 전극은 상기 구동 트랜지스터의 제1 전극에 접속되며,
    상기 제4 스위칭 트랜지스터 및 상기 제1 스위칭 트랜지스터는 동일 형태를 갖는 것을 특징으로 하는 픽셀 회로의 구동 방법.
  9. 제7항에 있어서,
    상기 제1 스위칭 트랜지스터는 N형 박막 트랜지스터(TFT)이고, 상기 제1 스위칭 트랜지스터의 제1 전극은 드레인이고, 상기 제1 스위칭 트랜지스터의 제2 전극은 소소이고,
    상기 제2 스위칭 트랜지스터 및 상기 제5 스위칭 트랜지스터는 N형 TFT이고, 상기 제2 스위칭 트랜지스터 및 상기 제5 스위칭 트랜지스터의 제1 전극은 드레인이고, 상기 제2 스위칭 트랜지스터 및 상기 제5 스위칭 트랜지스터의 제2 전극은 소소이며,
    상기 제1 스위칭 트랜지스터를 턴온시키는 한편 상기 제2 스위칭 트랜지스터 및 상기 제5 스위칭 트랜지스터를 턴오프시키는 단계는,
    상기 스캔 라인을 통해 상기 제1 스위칭 트랜지스터의 게이트에 하이 레벨(high level)을 입력하여 상기 제1 스위칭 트랜지스터를 턴온시키는 한편, 상기 제어 라인을 통해 상기 제2 스위칭 트랜지스터 및 상기 제5 스위칭 트랜지스터의 게이트에 로우 레벨(low level)을 입력하여 상기 제2 스위칭 트랜지스터 및 상기 제5 스위칭 트랜지스터를 턴오프시키는 단계를 포함하고,
    상기 제1 스위칭 트랜지스터를 턴오프시키는 한편 상기 제2 스위칭 트랜지스터 및 상기 제5 스위칭 트랜지스터를 턴온시키는 단계는,
    상기 스캔 라인을 통해 상기 제1 스위칭 트랜지스터의 게이트에 로우 레벨을 입력하여 상기 제1 스위칭 트랜지스터를 턴오프시키는 한편, 상기 제어 라인을 통해 상기 제2 스위칭 트랜지스터 및 상기 제5 스위칭 트랜지스터의 게이트에 하이 레벨을 입력하여 상기 제2 스위칭 트랜지스터 및 상기 제5 스위칭 트랜지스터를 턴온시키는 단계를 포함하는 것을 특징으로 하는 픽셀 회로의 구동 방법.
  10. 제7항에 있어서,
    상기 제1 스위칭 트랜지스터는 N형 박막 트랜지스터(TFT)이고, 상기 제1 스위칭 트랜지스터의 제1 전극은 드레인이고, 상기 제1 스위칭 트랜지스터의 제2 전극은 소소이고,
    상기 제2 스위칭 트랜지스터 및 상기 제5 스위칭 트랜지스터는 P형 TFT이고, 상기 제2 스위칭 트랜지스터 및 상기 제5 스위칭 트랜지스터의 제1 전극은 소스이고, 상기 제2 스위칭 트랜지스터 및 상기 제5 스위칭 트랜지스터의 제2 전극은 드레인이며,
    상기 제1 스위칭 트랜지스터를 턴온시키는 한편 상기 제2 스위칭 트랜지스터 및 상기 제5 스위칭 트랜지스터를 턴오프시키는 단계는,
    상기 스캔 라인을 통해 상기 제1 스위칭 트랜지스터의 게이트에 하이 레벨을 입력하여 상기 제1 스위칭 트랜지스터를 턴온하는 한편, 상기 제어 라인을 통해 상기 제2 스위칭 트랜지스터 및 상기 제5 스위칭 트랜지스터의 게이트에 하이 레벨을 입력하여 상기 제2 스위칭 트랜지스터 및 상기 제5 스위칭 트랜지스터를 턴오프하는 단계를 포함하고,
    상기 제1 스위칭 트랜지스터를 턴오프하는 한편, 상기 제2 스위칭 트랜지스터 및 상기 제5 스위칭 트랜지스터를 턴온하는 단계는,
    상기 스캔 라인을 통해 상기 제1 스위칭 트랜지스터의 게이트에 로우 레벨을 입력하여 상기 제1 스위칭 트랜지스터를 턴오프시키는 한편, 상기 제어 라인을 통해 상기 제2 스위칭 트랜지스터 및 상기 제5 스위칭 트랜지스터의 게이트에 로우 레벨을 입력하여 상기 제2 스위칭 트랜지스터 및 상기 제5 스위칭 트랜지스터를 턴온시키는 단계를 포함하는 것을 특징으로 하는 픽셀 회로의 구동 방법.
  11. 제7항에 있어서,
    상기 제1 스위칭 트랜지스터는 P형 박막 트랜지스터(TFT)이고, 상기 제1 스위칭 트랜지스터의 제1 전극은 소스이고, 상기 제1 스위칭 트랜지스터의 제2 전극은 드레인이고,
    상기 제2 스위칭 트랜지스터 및 상기 제5 스위칭 트랜지스터는 N형 TFT이고, 상기 제2 스위칭 트랜지스터 및 상기 제5 스위칭 트랜지스터의 제1 전극은 드레인이고, 상기 제2 스위칭 트랜지스터 및 상기 제5 스위칭 트랜지스터의 제2 전극은 소스이며,
    상기 제1 스위칭 트랜지스터를 턴온하는 한편, 상기 제2 스위칭 트랜지스터 및 상기 제5 스위칭 트랜지스터를 턴오프하는 단계는,
    상기 스캔 라인을 통해 상기 제1 스위칭 트랜지스터의 게이트에 로우 레벨을 입력하여 상기 제1 스위칭 트랜지스터를 턴온시키는 한편, 상기 제어 라인을 통해 상기 제2 스위칭 트랜지스터 및 상기 제5 스위칭 트랜지스터의 게이트에 로우 레벨을 입력하여 상기 제2 스위칭 트랜지스터 및 상기 제5 스위칭 트랜지스터를 턴오프시키는 단계를 포함하고,
    상기 제1 스위칭 트랜지스터를 턴오프시키는 한편 상기 제2 스위칭 트랜지스터 및 상기 제5 스위칭 트랜지스터를 턴온시키는 단계는,
    상기 스캔 라인을 통해 상기 제1 스위칭 트랜지스터의 게이트에 하이 레벨을 입력하여 상기 제1 스위칭 트랜지스터를 턴오프시키는 한편, 상기 제어 라인을 통해 상기 제2 스위칭 트랜지스터 및 상기 제5 스위칭 트랜지스터의 게이트에 하이 레벨을 입력하여 상기 제2 스위칭 트랜지스터 및 상기 제5 스위칭 트랜지스터를 턴온시키는 단계를 포함하는 것을 특징으로 하는 픽셀 회로의 구동 방법.
  12. 제7항에 있어서,
    상기 제1 스위칭 트랜지스터는 P형 박막 트랜지스터(TFT)이고, 상기 제1 스위칭 트랜지스터의 제1 전극은 소스이고, 상기 제1 스위칭 트랜지스터의 제2 전극은 드레인이고,
    상기 제2 스위칭 트랜지스터 및 상기 제5 스위칭 트랜지스터는 P형 TFT이고, 상기 제2 스위칭 트랜지스터 및 상기 제5 스위칭 트랜지스터의 제1 전극은 소스이고, 상기 제2 스위칭 트랜지스터 및 상기 제5 스위칭 트랜지스터의 제2 전극은 드레인이며,
    상기 제1 스위칭 트랜지스터를 턴온시키는 한편, 상기 제2 스위칭 트랜지스터 및 상기 제5 스위칭 트랜지스터를 턴오프시키는 단계는,
    상기 스캔 라인을 통해 상기 제1 스위칭 트랜지스터의 게이트에 로우 레벨을 입력하여 상기 제1 스위칭 트랜지스터를 턴온시키는 한편, 상기 제어 라인을 통해 상기 제2 스위칭 트랜지스터 및 상기 제5 스위칭 트랜지스터의 게이트에 하이 레벨을 입력하여 상기 제2 스위칭 트랜지스터 및 상기 제5 스위칭 트랜지스터를 턴오프시키는 단계를 포함하고,
    상기 제1 스위칭 트랜지스터를 턴오프시키는 한편 상기 제2 스위칭 트랜지스터 및 상기 제5 스위칭 트랜지스터를 턴온시키는 단계는,
    상기 스캔 라인을 통해 상기 제1 스위칭 트랜지스터의 게이트에 하이 레벨을 입력하여 상기 제1 스위칭 트랜지스터를 턴오프시키는 한편, 상기 제어 라인을 통해 상기 제2 스위칭 트랜지스터 및 상기 제5 스위칭 트랜지스터의 게이트에 로우 레벨을 입력하여 상기 제2 스위칭 트랜지스터 및 상기 제5 스위칭 트랜지스터를 턴온시키는 단계를 포함하는 것을 특징으로 하는 픽셀 회로의 구동 방법.
  13. 제1항 내지 제6항 중 어느 한 항에 따른 상기 픽셀 회로를 포함하는 것을 특징으로 하는 디스플레이 장치.
KR1020137015437A 2012-01-12 2012-12-17 픽셀 회로 및 그 구동 방법 Active KR101485278B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201210008738.3 2012-01-12
CN201210008738.3A CN102654976B (zh) 2012-01-12 2012-01-12 一种像素电路及其驱动方法、显示装置
PCT/CN2012/086799 WO2013104236A1 (zh) 2012-01-12 2012-12-17 一种像素电路及其驱动方法

Publications (2)

Publication Number Publication Date
KR20130108631A true KR20130108631A (ko) 2013-10-04
KR101485278B1 KR101485278B1 (ko) 2015-01-21

Family

ID=46730597

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020137015437A Active KR101485278B1 (ko) 2012-01-12 2012-12-17 픽셀 회로 및 그 구동 방법

Country Status (6)

Country Link
US (1) US9030388B2 (ko)
EP (1) EP2804170B1 (ko)
JP (1) JP6039690B2 (ko)
KR (1) KR101485278B1 (ko)
CN (1) CN102654976B (ko)
WO (1) WO2013104236A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10890761B2 (en) 2015-04-24 2021-01-12 University-Industry Cooperation Group Of Kyung Hee University Photoreactive sensor including optical amplification phototransistor, and display panel and vehicle control system including photoreactive sensor

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102654976B (zh) * 2012-01-12 2014-12-24 京东方科技集团股份有限公司 一种像素电路及其驱动方法、显示装置
CN102708824B (zh) * 2012-05-31 2014-04-02 京东方科技集团股份有限公司 薄膜晶体管阈值电压偏移补偿电路及goa电路、显示器
CN102956198B (zh) * 2012-10-26 2015-04-15 京东方科技集团股份有限公司 一种像素电路及显示装置
CN102915703B (zh) * 2012-10-30 2014-12-17 京东方科技集团股份有限公司 一种像素驱动电路及其驱动方法
TW201441997A (zh) * 2013-04-24 2014-11-01 Wintek Corp 發光元件驅動電路及其相關的畫素電路與應用
CN103366682B (zh) * 2013-07-25 2015-06-17 京东方科技集团股份有限公司 一种交流驱动oled电路、驱动方法及显示装置
KR102049793B1 (ko) 2013-11-15 2020-01-08 엘지디스플레이 주식회사 유기전계발광 표시장치
CN103700346B (zh) * 2013-12-27 2016-08-31 合肥京东方光电科技有限公司 像素驱动电路、阵列基板、显示装置和像素驱动方法
CN104036731B (zh) * 2014-06-13 2016-03-23 京东方科技集团股份有限公司 像素电路和显示装置
CN104658485B (zh) * 2015-03-24 2017-03-29 京东方科技集团股份有限公司 Oled驱动补偿电路及其驱动方法
CN104900676B (zh) * 2015-04-29 2018-06-12 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
CN105528996B (zh) * 2016-01-29 2018-04-10 深圳市华星光电技术有限公司 像素补偿电路、方法、扫描驱动电路及平面显示装置
CN105761676B (zh) * 2016-05-11 2017-12-05 京东方科技集团股份有限公司 像素电路、驱动方法、阵列基板、显示面板及显示装置
CN106128363A (zh) 2016-08-31 2016-11-16 深圳市华星光电技术有限公司 一种用于驱动amoled像素的电路和方法
CN108648696B (zh) * 2018-03-22 2020-02-18 京东方科技集团股份有限公司 像素电路、阵列基板、显示装置和像素驱动方法
CN110060638B (zh) * 2019-06-04 2021-09-07 南华大学 Amoled电压编程像素电路及其驱动方法
CN111048041B (zh) * 2020-01-02 2021-05-11 武汉天马微电子有限公司 像素电路及其驱动方法、显示面板和显示装置
TWI717996B (zh) 2020-02-11 2021-02-01 友達光電股份有限公司 畫素驅動電路
KR102765748B1 (ko) * 2020-04-21 2025-02-13 삼성디스플레이 주식회사 표시 장치
TWI761087B (zh) * 2021-02-23 2022-04-11 友達光電股份有限公司 驅動電路
US12062303B2 (en) * 2022-05-31 2024-08-13 Chip Design Systems Inc. LED driver circuitry for an infrared scene projector system

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4052865B2 (ja) * 2001-09-28 2008-02-27 三洋電機株式会社 半導体装置及び表示装置
JP2004361753A (ja) * 2003-06-05 2004-12-24 Chi Mei Electronics Corp 画像表示装置
KR100599726B1 (ko) * 2003-11-27 2006-07-12 삼성에스디아이 주식회사 발광 표시 장치 및 그 표시 패널과 구동 방법
KR100859970B1 (ko) * 2004-05-20 2008-09-25 쿄세라 코포레이션 화상표시장치 및 그 구동방법
JP4843203B2 (ja) * 2004-06-30 2011-12-21 グローバル・オーエルイーディー・テクノロジー・リミテッド・ライアビリティ・カンパニー アクティブマトリクス型表示装置
KR100719924B1 (ko) 2005-04-29 2007-05-18 비오이 하이디스 테크놀로지 주식회사 유기 전계발광 표시장치
US7898623B2 (en) * 2005-07-04 2011-03-01 Semiconductor Energy Laboratory Co., Ltd. Display device, electronic device and method of driving display device
CA2518276A1 (en) * 2005-09-13 2007-03-13 Ignis Innovation Inc. Compensation technique for luminance degradation in electro-luminance devices
CN100435199C (zh) * 2006-11-03 2008-11-19 友达光电股份有限公司 有机发光显示器及其相关的像素电路
KR100865396B1 (ko) * 2007-03-02 2008-10-24 삼성에스디아이 주식회사 유기 전계 발광 표시 장치
KR100867926B1 (ko) * 2007-06-21 2008-11-10 삼성에스디아이 주식회사 유기전계발광표시장치 및 그의 제조 방법
CN100541586C (zh) * 2008-05-23 2009-09-16 上海广电光电子有限公司 有机发光显示器的像素电路及其驱动方法
KR101452210B1 (ko) * 2008-11-17 2014-10-23 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
KR101008438B1 (ko) * 2008-11-26 2011-01-14 삼성모바일디스플레이주식회사 화소 및 이를 이용한 유기전계발광 표시장치
KR101040816B1 (ko) * 2009-02-27 2011-06-13 삼성모바일디스플레이주식회사 화소 및 이를 이용한 유기전계발광 표시장치
JP5214030B2 (ja) 2009-07-10 2013-06-19 シャープ株式会社 表示装置
CN102280085B (zh) * 2010-06-10 2013-09-11 元太科技工业股份有限公司 像素驱动电路、像素驱动的方法以及发光显示器
CN101996579A (zh) * 2010-10-26 2011-03-30 华南理工大学 有源有机电致发光显示器的像素驱动电路及其驱动方法
CN101986378A (zh) * 2010-11-09 2011-03-16 华南理工大学 有源有机发光二极管显示器像素驱动电路及其驱动方法
CN202067514U (zh) * 2011-06-02 2011-12-07 京东方科技集团股份有限公司 电压电流转换电路、数据驱动电路和电流驱动型像素电路及平板显示器
CN102654976B (zh) * 2012-01-12 2014-12-24 京东方科技集团股份有限公司 一种像素电路及其驱动方法、显示装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10890761B2 (en) 2015-04-24 2021-01-12 University-Industry Cooperation Group Of Kyung Hee University Photoreactive sensor including optical amplification phototransistor, and display panel and vehicle control system including photoreactive sensor

Also Published As

Publication number Publication date
EP2804170A1 (en) 2014-11-19
WO2013104236A1 (zh) 2013-07-18
JP6039690B2 (ja) 2016-12-07
KR101485278B1 (ko) 2015-01-21
JP2015510141A (ja) 2015-04-02
CN102654976B (zh) 2014-12-24
EP2804170A4 (en) 2015-06-24
US9030388B2 (en) 2015-05-12
EP2804170B1 (en) 2016-09-21
CN102654976A (zh) 2012-09-05
US20140070725A1 (en) 2014-03-13

Similar Documents

Publication Publication Date Title
KR101485278B1 (ko) 픽셀 회로 및 그 구동 방법
US11011112B2 (en) Organic light-emitting display panel and organic light-emitting display device
CN104465715B (zh) 像素电路、驱动方法、显示面板及显示装置
US9633603B2 (en) Pixel compensating circuit and method of organic light emitting display
US10056037B1 (en) AMOLED pixel driver circuit and pixel driving method
US9349319B2 (en) AMOLED driving circuit, AMOLED driving method, and AMOLED display device
JP7084314B2 (ja) 画素回路に用いる駆動方法
US9508287B2 (en) Pixel circuit and driving method thereof, display apparatus
WO2017031909A1 (zh) 像素电路及其驱动方法、阵列基板、显示面板及显示装置
CN100397462C (zh) 像素电路及显示装置
US20180218676A1 (en) Pixel driving circuit, pixel driving method, display panel and display device
CN104021754B (zh) 一种像素电路、有机电致发光显示面板及显示装置
WO2016023311A1 (zh) 像素驱动电路及其驱动方法和显示装置
CN105575327B (zh) 一种像素电路、其驱动方法及有机电致发光显示面板
US11244624B2 (en) Pixel circuit and driving method therefor, display substrate and display device
CN109256092B (zh) 基于otft的实现阈值电压补偿的像素驱动电路及驱动方法
US10714012B2 (en) Display device, array substrate, pixel circuit and drive method thereof
CN110060638B (zh) Amoled电压编程像素电路及其驱动方法
CN108389551B (zh) 一种像素电路及其驱动方法、显示装置
WO2013127188A1 (zh) 像素单元驱动电路、像素单元驱动方法及像素单元
US10475385B2 (en) AMOLED pixel driving circuit and driving method capable of ensuring uniform brightness of the organic light emitting diode and improving the display effect of the pictures
WO2013127189A1 (zh) 像素单元驱动电路、像素单元驱动方法以及像素单元
US11521547B2 (en) Display device
WO2019047701A1 (zh) 像素电路及其驱动方法、显示装置
WO2018049809A1 (zh) 像素驱动电路及其驱动方法和显示装置

Legal Events

Date Code Title Description
A201 Request for examination
PA0105 International application

Patent event date: 20130614

Patent event code: PA01051R01D

Comment text: International Patent Application

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20140521

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20141126

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20150115

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20150115

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20180104

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20180104

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20190107

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20190107

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20200106

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20200106

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20201216

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20211215

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20221130

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20241127

Start annual number: 11

End annual number: 11