[go: up one dir, main page]

KR20130093976A - Ⅲ-ⅴ족 질화물계 화합물 반도체 소자, 기판 및 그 제조 방법 - Google Patents

Ⅲ-ⅴ족 질화물계 화합물 반도체 소자, 기판 및 그 제조 방법 Download PDF

Info

Publication number
KR20130093976A
KR20130093976A KR1020120015260A KR20120015260A KR20130093976A KR 20130093976 A KR20130093976 A KR 20130093976A KR 1020120015260 A KR1020120015260 A KR 1020120015260A KR 20120015260 A KR20120015260 A KR 20120015260A KR 20130093976 A KR20130093976 A KR 20130093976A
Authority
KR
South Korea
Prior art keywords
plane
nitride
compound semiconductor
mesa
sapphire substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
KR1020120015260A
Other languages
English (en)
Inventor
윤재민
이현재
김시영
김시내
Original Assignee
주식회사 판크리스탈
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 판크리스탈 filed Critical 주식회사 판크리스탈
Priority to KR1020120015260A priority Critical patent/KR20130093976A/ko
Publication of KR20130093976A publication Critical patent/KR20130093976A/ko
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

본 발명에 따른 질화물계 화합물 반도체의 제조 방법은, (0001)면에서 (1-100)면 방향으로 0.3°내지 16°경사진 사파이어 기판을 준비하는 단계; 상기 준비된 기판의 상부에 사파이어 (1-100)면과 평행하게 경사진 측면을 갖는 메사를 형성하는 단계; 및 상기 메사의 한쪽 측면에 질화물계 화합물 반도체를 우선적으로 에피텍셜 성장시키는 단계를 포함한다. 따라서, 저가의 (0001)면 사파이어 기판을 활용하여, 고부가가치의 고품질 무극성 (11-20)면 질화물 반도체를 성장할 수 있는 기술이다.

Description

Ⅲ-Ⅴ족 질화물계 화합물 반도체 소자, 기판 및 그 제조 방법 {Ⅲ-Ⅴ NITRIDE SEMICONDUCTOR DEVICE, SUBSTRATE AND METHOD FOR MANUFACTURING THE SAME}
본 발명은 섬유아연석 구조 (Wurtzite structure)를 갖는 Ⅲ-Ⅴ족 질화물계 화합물 반도체 소자, 기판 및 그 제조 방법에 관한 것이다.
보다 상세하게는, 소정각도 경사진 저가의 (0001)사파이어 기판상에 메사(mesa)구조를 형성하고, 고부가가치의 고품질 무극성(Non-polar) (1-120)면 질화물계 화합물 반도체 소자 및 기판을 제조할 수 있는 방법에 관한 것이다.
본 명세서 상의 “Ⅲ-Ⅴ족 질화물계 화합물 반도체”를 화학식으로 표현하면, 질소(N)와 결합된 Al, Ga, In의 화합물로 GaN, AlN, InN를 포함하며, InGaN, AlGaN, InGaAlN 또한 포함한다.
Ⅲ족 질화물계 화합물 반도체(이하, 질화물 반도체)는 발광 소자 및 고출력 전기소자로도 널리 활용되고 있으며, 소자의 특성을 향상시키기 위한 다양한 연구가 활발히 이루어지고 있다.
특히, 소자의 특성을 향상시키는 부분에 있어 최근의 연구의 흐름은 크게 두 가지로, (0001)면 질화물 반도체의 에피 특성 개선을 위한 연구 및, 극성을 최소화 시키기 위한 반극성(Semi-polar) 와 무극성(Non-polar)의 고품질화에 대한 연구라 할 수 있다.
일반적으로, 질화물 반도체는 에피텍셜 성장방법으로 주로 물리적 화학적 성질이 다른 기판(Al2O 3 , SiC, Si, LiAlO2)위에 유기금속 화학 증착 방법(MOCVD: Metal-Organic Chemical Vapor Deposition), 수소 기상 증착 방법(HVPE: Hydride Vapor Phase Epitaxy), 또는 분자선 에피텍시(MBE: Molecular Beam Epitaxy) 등의 방법으로 성장되며, 현재까지 90%정도의 질화물 반도체가 사파이어(Al2O3) 기판을 활용하고 있다.
현재 질화물 반도체 관련 연구 중에서 가장 많은 주목을 받고 있는 분야는 무극성 (nonpolar) LED의 연구이다. 섬유아연석 (Wurzite) 결정구조를 형성하는 GaN계 화합물은 (0001)면 사파이어를 사용하여 대개 기판에 수직인 [0001]축에 우선 배향된 형태로 성장하는데 이 때문에 두 가지 분극 효과 (polarization effect)가 발생한다.
도 1에서 볼 수 있는 것과 같이, [0001]축 방향을 따라 위쪽은 Ga 원자, 아래쪽은 N 원자로 이루어진 형태 (Ga face의 경우)이므로 평형 상태에서도 0이 아닌 자발 분극 (spontaneous polarization)을 가지게 된다.
또한 이종접합 구조를 형성할 때 3족 질화물 간의 큰 격자상수의 차이와 같은 [0001]축 배향성을 가진다는 특성으로 인한 응력이 발생하여 압전 분극 (piezoelectric polarization)도 함께 생기게 된다. 질화물의 압전 계수는 거의 모든 반도체 재료에 비하여 큰 값을 가지므로 작은 변형 (strain)에도 매우 큰 분극을 초래할 수 있다.
두 개의 분극으로 유발된 정전기장 (electrostatic field)은 양자우물 구조의 에너지 밴드 구조를 변화시키고 이에 따른 전자와 정공의 분포를 왜곡시킨다. 전계에 의한 전자와 정공의 공간적 분리를 quantum confined stark effect (QCSE)라고 하는데 이는 전자와 정공의 재결합 (recombination)으로 photon을 발생시키는 발광 소자에 있어서 낮은 내부양자효율을 유발하고 발광 스펙트럼의 red shift 및 인가 전류 증가에 따른 파장의 blue shift 현상, 높은 문턱 전압 등의 영향을 미치는 것으로 알려져 있다.
따라서 QCSE 현상을 억제하여 내부양자효율을 향상시키기 위한 시도로 비극성 방향의 GaN를 성장시키는 연구에 대한 관심이 증가하고 있다.
먼저 종래의 무극성 (11-20)면의 질화물 반도체의 성장 방법을 살펴보면, (1-102)면 사파이어 기판 위에 직접 성장시키는 방법과 패터닝(patterning) 기술을 이용한 LEO(Lateral Epitaxial Overgrowth) 성장 기법이 주로 사용되고 있으며[1], 최근에는 측면 방향 성장 SLEO(Sidewall Lateral Epitaxial Overgrowth)를 통한 기술도 널리 활용되고 있다[2].
그러나 LEO 기술에 의해 (1-102)면 사파이어 기판에 성장된 무극성 (11-20)면 질화물 반도체는 아직까지 그 특성이 소자 제작에 필요한 고품질화에 접근하지 못하고 있다. 이를 개선시키기 위해 SLEO 기술이 도입되었으나 두 번의 질화물 반도체의 성장과정과 패터닝, 식각(etching) 등의 복잡한 공정이 필수적이기 때문에 고가의 제조비용이 발생되므로 소자의 제작뿐만 아니라 상용화에 어려움이 있다.
더 나아가, (1-102)면 사파이어 기판은 일반적으로 사용되는 (0001)면 사파이어 기판에 비해 대구경으로 제작하기 어렵고 고가이므로 상업적 이용 가치가 적다고 할 수 있다.
또 다른 무극성 면인 (1-100)면 질화물 반도체의 종래 제조 기술을 살펴보면 먼저 (1-100)면 사파이어 기판에 (1-100)면 질화물 반도체 제조 기술이 있다[3]. 이 기술은 단순한 공정과정으로 현재까지도 활발히 연구되고 있으나, 상업적 활용에 필요한 결정의 품질, 표면 상태 및 (1-100)면 사파이어기판의 대구경화 및 가격 등에 문제가 있어 아직 많이 활용되지 못하고 있는 실정이다. (1-100)면을 성장하기 위해 최근에 개발된 또 다른 기술로는, 측면성장 기술을 활용한 질화물 반도체의 성장 방법으로, 본 기술의 특징은, 기판의 상부 표면이 아닌 메사 후에 생성된 측면에 질화물 반도체를 성장하는데 그 특징이 있다. 이와 같은 성장기술은 초기 Si(Silicon) 기판을 활용한 질화물 반도체의 성장에 잘 나타나 있다[4].
최근에 측면 성장 기술의 활용도를 보다 높이기 위해, (0001)사파이어 기판에 홈을 파서 경사진 (11-20)면에 (1-100)면 질화물 반도체를 성장하는 기술이 있다[5]. 이 기술은 저가인 (0001)면 사파이어 기판을 활용한다는 점에서는 큰 장점이 있으나, 소자 제작에 필요한 고품질의 질화물 반도체를 얻기 어려운 것으로 알려져 왔다. 그 이유는 크게 두 가지로, 먼저 (0001)면 사파이어 기판에 질화물 반도체가 우선 성장하는 문제와, 사파이어 기판의 홈 내부의 양쪽 경사진 (11-20)면에서 성장된 질화물 반도체가 성장초기에 모두 Ga-face 방향, 또는 N-face방향으로 성장하면서 최종적으로 성장된 질화물 반도체의 특성을 훼손하기 때문이다. 이러한 문제는 무극성 질화물 반도체 성장에서 자주 발생하는 문제로 Ga-face와 GaN-face가 서로 만나는 부분 또는 N-face와 N-face가 만나는 부분에서 큰 결함이 발생하기 때문이다. 이러한 문제를 해결하기 위해 경사진 (11-20)면의 한쪽 방향을 마스크 물질로 덮어 성장시키기도 하지만, 이러한 복잡한 공정은 소자 제작의 생산성을 저하시키는 문제점이 있다.
또 다른 측면 성장 기술에는, (11-20)면 사파이어 기판에 메사 공정 후 생성된 경사진 (0001)면으로부터 질화물 반도체를 성장하는 기술이 있다[6]. 그러나, 이 기술은 (0001)면 사파이어 대비 고가의 (11-20)면 사파이어를 사용하고 있으며, 경사진 (0001)면에 질화물 반도체를 성장하는데, 이때 경사진 양쪽의 (0001)면으로부터 질화물 반도체가 Ga-face방향으로 동시에 성장되어 발생하는 양방향 성장의 문제로[7] 인해 추가적인 SiO2 패터닝 공정이 필요하다는 단점이 있다.
[참고문헌]
[1] M.D. Craven, S.H. Lim, F. Wu, J.S. Speck, and S.P. DenBaars, "Nonpolar (11-20) a-plane Gallium Nitride Thin Films Grown on (1-102) r-Plane Sapphire : Heteroepitaxy and Lateral Overgrowth", phys. Stat. sol. (a) 194, No.2, Page 541-544, (2002).
[2] 국제 출원번호 : PCT/US2006/020996
[3] 국제 출원번호 : PCT/JP2007/070449
[4] S.C. Lee, X.Y. Sun, S.D. Hersee, S.R.J. Brueck, "Orientation-dependent nucleation of GaN on a nanoscale faceted Si surface", Journal of Crystal Growth 279 (2005) 289-292.
[5] Narihito Okada, Yuji Kawashima, and Kazuyuki Tadatomo, "Growth of m-GaN layers by epitaxial lateral overgrowth from sapphire sidewalls", Phys. Status Solidi A 206, No. 6, 1164-1167 (2009)
[6] 국제 출원번호 : PCT/JP2009/051681
[7] Hyun-Jae Lee, K. Fujii, T. Goto, T. Yao, and Jiho Chang "Effects of controlled ambidirectional nucleation on the heteroepitaxial growth of m-GaN on m-sapphire" Applied Physics Letters 98, 071904 (2011).
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 상업적으로 가장 많이 사용되는 (0001)면 사파이어 기판을 활용하여 고부가가치의 무극성 (11-20)면 질화물 반도체를 제조할 수 있도록 하는데 그 목적이 있다.
또한, 사파이어 기판과 성장된 질화물 반도체의 접촉 면적을 감소시켜 줌으로써, 성장된 질화물 반도체의 결함 감소로 인한 결정 특성을 극대화 할 뿐만 아니라, 성장 후 잔류하는 내부 응력을 감소시켜, 제작된 소자의 특성을 보다 개선하는데 그 목적이 있다.
보다 상세하게는, 고가의 (1-102)면, (11-20)면 또는 (1-100)면의 사파이어 기판을 배제하고 저가의 (0001)면 사파이어 기판을 활용하며, 고품질의 무극성 (11-20)면 질화물 반도체를 제조 또는 성장시키는 것이다. 이를 위하여, (1-100)면 방향으로 경사진 (0001)면 사파이어 기판상에, 경사진 (1-100)면이 노출되도록 메사를 제작하고, 경사진 두 개의 (1-100)면 중 일측면에 질화물 반도체 성장 장치를 이용하여 우선 성장시키고, 최종적으로 사파이어 기판과 평행하게 무극성 (11-20)면 질화물 반도체를 성장시키는 것이다.
본 발명에 따른 질화물계 화합물 반도체의 제조 방법은, (0001)면에서 (1-100)면 방향으로 0.3°내지 16°경사진 사파이어 기판을 준비하는 단계; 상기 준비된 기판의 상부에 사파이어 (1-100)면과 평행한 방향으로 경사진 측면을 갖는 메사를 형성하는 단계; 및 상기 메사의 한쪽 측면에 질화물계 화합물 반도체를 우선적으로 에피텍셜 성장시키는 단계를 포함한다.
특히, 상기 경사진 메사 구조의 측면은, 상기 준비된 기판의 (1-100)면에 대해 35°이하의 경사각도를 갖는 것을 특징으로 한다.
또한, 상기 (0001)면에서 (1-100)면 방향으로 0.3°내지 16°경사진 사파이어 기판을 준비하는 단계는, 상기 기판을 (0001)면에서 (11-20)면 방향으로도 소정각도 경사지게 하는 단계를 포함하는 것을 특징으로 한다.
또한, 상기 기판의 (0001)면에서 (1-100)면 방향으로의 경사각도가 조정됨에 따라, 상기 메사의 측면에서 성장된 질화물계 화합물 반도체의 최상위 표면의 [0001]방향 경사각도가 사파이어 기판의 주면을 기준으로 조절되는 것을 특징으로 한다.
또한, 상기 메사의 한쪽 측면에 질화물계 화합물 반도체를 우선적으로 에피텍셜(epitaxial) 성장시키기 전에, 상기 메사가 형성된 사파이어 기판을 설정된 온도 범위 내에서 암모니아를 공급하여 질화처리 함으로써 표면 상에 AlNXO1 -X (0<X≤1)를 형성하는 단계를 더 포함하여 최상위 표면이 (11-20)면인 질화물계 화합물 반도체가 제조되는 것을 특징으로 한다.
본 발명은 다음과 같은 효과가 있다.
보다 상세하게는, (1-100)면 방향으로 0.3°내지 16°경사진 (0001)면 사파이어 기판에 패터닝 기술을 적용하여 메사 구조를 제작하고 경사진 (1-100)면이 나타날 수 있도록 긴 홈을 만든 후, 홈 내부의 경사진 (1-100)면으로부터 질화물 반도체를 성장시켜, 상기 (0001)면 사파이어 기판 상부에 (11-20)면 질화물 반도체를 제조하면 다음과 같은 효과를 기대할 수 있다
먼저, 무극성 (11-20)면 질화물 반도체를 제조하기 위하여 사용하는 고가의 (1-102)면, (11-20)면 또는 (1-100)면 사파이어 기판을 사용하지 않고, 저가이며 가장 대중적으로 활용되는 (0001)면 사파이어 기판을 활용함으로써 제조비용 측면에서 이점을 가진다.
더 나아가, 기존의 메사 처리된 사파이어 기판의 홈 내부의 측면으로부터 성장된 질화물 반도체의 경우, 홈 내부 양쪽 측면에서 동시에 Ga-face 방향(또는 N-face 방향)으로의 성장이 발생하여 성장된 질화물 반도체의 소자 제조를 위한 특성이 저하되는 문제가 발생한다. 일반적으로 이러한 문제를 방지하기 위해 홈 내부의 한쪽 측면을 마스크 물질로 막는 추가적이고 복잡한 공정을 수행하지만, 본 발명에 의하면, 메사 처리된 (0001)면 사파이어 기판의 (1-100)면과, 메사의 경사진 양쪽 측면과의 각도 차이가 발생하고, 이러한 각도 차이는 선택적으로 한쪽 측면의 성장을 우세하게 하므로 양쪽 측면에서 동시에 Ga-face 방향(또는 N-face)으로 성장하는 것을 억제할 수 있다.
따라서, 복잡하고 추가적인 공정 없이 고품질의 (11-20)면 질화물 반도체를 제조할 수 있다는 큰 장점이 있다.
더 나아가, 메사 에칭 공정에서 마스크로 사용되는 마스크 물질 (SiO2, SiNx, Cr, Ti, Ta, CrN, TiN, TaN, 또는 금속 박막층)은 사파이어 에칭 공정 후 제거하는 것이 일반적이지만, 본 발명에서는 마스크 물질을 제거하지 않음으로써 사파이어 기판의 (0001)면 표면에 질화물 반도체의 직접 성장을 억제하여, 메사 구조에 의한 홈 내부에 경사진 (1-100)면으로부터의 성장을 우세하게 하는 효과가 있다.
따라서, 무극성 질화물 반도체 (11-20)면의 제조에 있어 보다 단순한 공정을 통해 고품질 및 응용의 폭이 넓은 질화물 반도체 제조가 가능하다는 효과가 있다.
도 1은 섬유아연석 구조 질화물 반도체의 결정면 및 결정 방향을 설명하기 위한 도면이다.
도 2는 본 발명에서 사용되는 사파이어 기판을 설명하기 위한 도면이다.
도 3은 종래 질화물 반도체 성장기술을 설명하기 위한 도면으로서, (11-20)면 사파이어 기판에 (0001)면이 노출되도록 경사진 굴곡을 만들고, (1-100)면 질화물 반도체를 성장시키는 방법을 설명하기 위한 도면이다.
도 4는 종래 질화물 반도체 제조방법을 설명하기 위한 흐름도이다.
도 5는 도 4의 사파이어 기판에 형성된 스트라이프(stripe)형 메사를 설명하기 위한 도면이다.
도 6은 본 발명의 실시 예에 따른 사파이어 기판의 경사방향 및 경사각도와 메사 구조를 설명하기 위한 도면이다.
도 7은 도 6과 같이 (0001)면 사파이어 기판을 (1-100)면 방향으로 경사지게 절단하여 노출되는 면에 형성되어 있는, 메사 구조의 모습을 설명하기 위한 도면이다. 상기 메사 구조의 최상위 면인 경사진 사파이어 (0001)면의 표면에는 마스크 물질이 존재하거나 또는 제거 될 수 있다.
도 8은 본 발명의 실시 예에 따른 사파이어 기판에 형성된 메사의 측면에서 질화물 반도체인 GaN이 성장하는 모습을 설명하기 위한 도면이다.
도 9는 본 발명의 실시 예에 따른 사파이어 기판이 무극성 질화물 반도체의 성장에 적합한 구조임을 설명하기 위한 도면이다.
도 10은 본 발명의 실시 예에 따른 사파이어 기판에 형성된 경사진 측면을 갖는 메사의 형태를 설명하기 위한 도면이다.
도 11 및 도 12는 본 발명의 실시 예에 따른 질화물계 화합물 반도체의 제조 방법을 설명하기 위한 도면이다.
아래에서는 첨부한 도면을 참조하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본 발명의 실시 예를 상세히 설명한다.
그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시 예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.
명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함" 한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
이하, 본 발명의 바람직한 실시 예를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.
본 명세서상의 질화물계 화합물 반도체(이하, 질화물 반도체)를 화학식으로 표현하면, 질소(N)와 결합된 Al, Ga, In의 화합물로 GaN, AlN, InN를 포함하며, InGaN, AlGaN, InGaAlN 또한 포함한다. 또한, 질화물 반도체와 같은 섬유아연석 구조를 갖는 ZnO도 본 발명에서 제시한 방법으로 성장 가능하다.
도 1은 섬유아연석 구조를 갖는 질화물 반도체의 결정면(Crystal Plane) 및 결정 방향을 설명하기 위한 도면이다.
보다 상세하게는, 도 1 (a)는 일반적으로 많이 사용되는 질화물 반도체의 결정면인 (0001)면을 나타내는 도면으로서, [0001] 결정방향의 한쪽은 질소면(N-face)이며 다른 한쪽은 갈륨면(Ga-face)이다. 그리고, 도 1 (b)는 본 발명을 통해 성장하는 질화물 반도체의 무극성 면인 (11-20)면 및 (1-100)면을 도시하였다. 도 1을 참조하면, 일반적으로 질화물 반도체 소자는 (0001)면 성장을 한다. 이로 인해 필연적으로 분극 현상에 의한 효율감소 및 파장의 변화라는 문제를 발생시킨다. 이러한 분극 현상을 억제하기 위하여, 본 발명에서는 도 1 (b)에서 볼 수 있는 것과 같이, 소자 제작을 위해 최상위 표면이 (1-100)면 또는 (11-20)면인 질화물 반도체를 성장시킨다. 성장된 (1-100)면 또는 (11-20)면 질화물 반도체는 직접 소자 제작용으로 사용될 수 있으며, 기판 제작으로도 응용될 수 있다.
결론적으로, 질화물 반도체의 무극성 결정면인 (1-100)면 또는 (11-20)면은 극성 (0001)면과 비교하여 분극 현상이 없기 때문에 질화물 반도체 소자의 제작에 있어 보다 효율이 높고, 안정적인 파장을 갖는 LED(Light Emitting Diode) 또는 LD(Laser Diode)를 제작할 수 있다.
도 2는 본 발명에서 사용되는 사파이어 기판을 설명하기 위한 도면이다. 보다 상세하게는, 도 2 (a)는 (11-20)면과 (1-100)면, 그리고 일반적으로 사파이어 기판의 결정면으로 가장 많이 사용되는 (0001)면을 도시한 것이다. 그리고, 도 2의 (b)는 본 발명에서 사용된 사파이어 기판의 결정면을 설명하기 위한 도면으로서, (0001)면에서 (1-100)면 방향으로 경사진 사파이어 기판의 결정면을 도시한 것이다. 먼저, 도 2 (a)를 참조하면, 도면에 도시되어 있는 바와 같이, 사파이어 기판의 (0001)면, (1-100)면, (11-20)면은 c-면, m-면, a-면에 각각 대응되고, [0001]축, [1-100]축, [11-20]축은 c-축, m-축, a-축에 각각 대응된다. 가장 많이 상용화되고 있는 (0001)면을 기준으로 (1-100)면과 (11-20)면이 측면에 배열되어 있으며, [0001]축, [1-100]축, [11-20]축은 각각의 결정방향을 나타낸다.
본 발명은, 도 2 (b)를 통해 확인할 수 있듯이, (0001)면에서 (1-100)면 방향으로 경사진 사파이어 기판을 사용하는 것을 특징으로 한다. 즉, 본 발명에서 사용되는 사파이어 기판은 (0001)면에서 (1-100)면 방향으로 소정각도(θ) 경사진 면을 주면으로 하는 사파이어 기판이며, 이때 (0001)면에서 (1-100)면 방향으로 경사진 각도는 0.3°내지 16°이다. 상기한 주면은 사파이어 기판상에 메사가 형성되는 표면을 지칭한다.
일반적으로 사용되고 있는 (0001)면 사파이어 기판은 0.2°이내의 경사도를 갖고 있으나, 본 발명에서 사용되는 (0001)면 사파이어 기판은 그보다 경사 각도가 크고 (1-100)면 방향으로의 경사를 갖는 것을 특징으로 한다.
본 발명과 기존 성장기술의 차이점을 설명하기 위해, 기존의 성장기술을 도 3을 통해 설명한다. 최상위 표면이 (1-100)면인 질화물 반도체를 성장하기 위한 기존의 방법은, 도 3과 같이, (11-20)면 사파이어 기판을 사용하여, 메사 공정 후 노출된 (0001)면에 질화물 반도체를 성장시키는 것을 특징으로 한다.
따라서, 본 발명과는 다르게 일반적으로 경사각이 적은 사파이어 기판을 사용할 뿐만 아니라, 질화물 반도체의 성장이 계곡 부분의 양쪽 경사진 측면의 (0001)면으로부터 성장되며, 양쪽 방향 모두 성장이 가능하다. 이러한 양쪽 방향의 성장은 질화물 반도체의 품질 저하를 야기하는데, 특히 성장 후의 표면특성 및, 질화물 반도체의 결정 특성을 저하시키게 된다.
이러한 문제를 해결하기 위해, 기존의 성장기술에서는 양쪽 경사면 중 한쪽 부분을 마스크 물질로 덮은 후에 질화물 반도체를 성장하는 방법이 제시되었으나, 이는 추가적이고 복잡한 공정이 필수적이며 소자 제작에 있어 제조 가격을 상승시키게 된다.
도 4는 종래 질화물 반도체 제조 방법을 설명하기 위한 흐름도이다.
도 4를 참조하면, 먼저, (11-20)면 사파이어 기판을 준비한다(S105). 여기서, (11-20)면 사파이어 기판은 (11-20)면을 최상위 표면으로 갖는 사파이어 기판을 의미한다. 다음으로, 패터닝 기술을 이용하여 굴곡 형태를 갖는 메사를 제작한다(S110). S110 단계에 의하면, 위에서 관측했을 때 스트라이프 형태로 배열된 메사('스트라이프형 메사')를 갖는 기판이 제작된다(도 5의 (a), (b) 참고).
도 5의 (a)는 스트라이프형 메사가 형성된 사파이어기판의 사시도이고, 도 5의 (b)는 도 5의 (a)의 평면도이다. 이때, 메사의 측면으로 사파이어 기판의 (0001)면이 노출되도록 하며, 사파이어 기판의 [1-100] 결정방향과 평행하게 메사를 제작한다. 그리고, 메사 측면의 각도는 (0001)면에 대해 45°이하로 제작한다.
다음으로, 사파이어 기판의 표면을 열처리하고, 알루미늄(Al)을 40Å두께로 형성한다(S115). 다음으로, 암모니아(NH3)를 공급하여 질화처리를 함으로써 메사를 갖는 사파이어 기판 상에 질화알루미늄(AlN) 박막을 형성한다(S120). 다음으로, 메사의 측면인 (0001)면에 질화물 반도체를 에피텍셜 성장시킴으로써, 사파이어 기판의 (11-20)면에 평행한 (1-100)면을 결정면으로 갖는 질화물 반도체층을 형성한다(S125). 이미 연구된 결과에서 알 수 있듯이, 여러 기판의 메사 형태, 방법, 및 측면 성장은 질화물 반도체의 결정면 특성 및 방향을 제어하는 데 중요한 역할을 한다.
도 6은 본 발명의 실시 예에 따른 사파이어 기판의 구조를 설명하기 위한 도면이다. 보다 상세하게는, 무극성 질화물 반도체 (11-20)면을 성장시키기 위한 사파이어 기판의 구조를 설명하기 위한 도면이다.
도 6을 참조하면, 본 발명의 실시 예에 따른 사파이어 기판은, (0001)면에서 (1-100)면 방향으로 0.3°내지 16°경사진 사파이어 표면을 주면으로 갖는 사파이어 기판이다. 여기서, (0001)면 사파이어 기판은 (0001)면을 최상위 표면으로 갖는 사파이어 기판을 의미하며, 본 발명에 의한 경사진 (0001)면 사파이어 기판의 주면은 기판 상에 메사가 형성되는 면을 지칭한다. 즉, 도 6에 도시된 것처럼, 본 발명에 의하면 (0001)면에서 (1-100)면 방향으로 0.3°내지 16°경사진 사파이어 표면에 (1-100)면과 평행하게 메사가 형성되고, 메사의 경사진 측면들에서 질화물 반도체가 성장한다.
도 7은 도 6과 같이 (0001)면에서 (1-100)면 방향으로 경사진 사파이어 기판상에 형성된 메사의 모습을 설명하기 위한 도면이다. 도 7 (a)는 사파이어 기판의 [1-100]방향과 수직이며 [11-20]축 방향과 평행한 방향으로 단순 스트라이프 형태의 메사가 형성되어 있는 모습을 나타낸 것으로서, 참조 부호 10은 질화물 반도체가 성장하는 메사의 측면을 나타낸다. 그리고, 도 7 (b)는 도 7 (a)와 같은 형태의 메사 중간에 돌출부위를 형성시킨 모습을 나타낸 것으로서, 중간에 형성된 돌출부위는 메사의 측면(10)에서 성장하는 질화물 반도체를 중간에서 차단하여, 사파이어 기판과 질화물 반도체의 접촉면적을 더욱 최소화시키며, 이를 통해 내부응력 및 결함을 감소시키는 역할을 한다. 메사를 제조하기 위한 메사 공정은 건식 식각 (Dry -etching)과 습식 식각(Wet-etching) 방법 또는 사파이어 기판에 도면과 같은 홈을 가공할 수 있는 고출력 레이저(Laser) 등의 다양한 방법으로도 제조 가능하다. 또한, 도 7 (c)는 [11-20]축 방향뿐 만 아니라 [1-100]축 방향으로도 평행하게 십(+)자 형태로 메사를 제작한 모습이다. 메사의 측면(10)에서 성장하는 질화물이 (+)자의 경계에서 결합하여 성장 되므로 성장된 질화물 반도체의 [0001] 방향과 평면상에서 수직 방향으로의 결정성을 크게 개선 시키는 효과를 가지고 있다.
본 발명에 따른 사파이어 기판에는 도 7 (a) 또는 도 7 (b) 또는 도 7 (c)와 같은 메사가 형성될 수 있으며, 이때 메사의 측면(10)은 (0001)면에서 (1-100)면 방향으로 경사진(0.3°내지 16°) 사파이어 기판에 수직하는 수직면에 대해 35°이내로 경사지게 제작되는 것이 바람직하다. 이에 대한 설명은 후술하는 내용을 통해 보다 상세하게 설명하기로 한다.
더 나아가, 도 7의 (a), (b), (c)의 최상위 면인 부호 11에는 마스크 물질이 존재하거나 제거될 수 있다. 단, 마스크 물질이 부호 11의 사파이어 기판의 메사 최상위 표면에 존재할 경우, 상기 면상(부호11)에서 질화물 반도체의 직접 성장를 보다 억제하여, 메사의 측면(부호 10)에서의 성장을 보다 촉진시키는 효과가 있다. 따라서, 메사 공정 후 마스크 물질(SiO2, SiNx, Cr, Ti, Ta, CrN, TiN, TaN, 또는 금속 박막층)의 제거 공정은 포함 되거나 포함 되지 않을 수 있다.
도 8은 본 발명의 실시 예에 따른 사파이어 기판에 형성된 메사의 측면에서 질화물 반도체인 GaN이 성장하는 모습을 설명하기 위한 도면이다. 본 도면에서 [1-100]sap. 는 사파이어 기판의 [1-100]축 방향을 나타낸다.
도 8 (a)는 (0001)면 사파이어 기판에 형성된 메사의 돌출부 양 측면에서 GaN이 양쪽 방향으로 성장하는 모습을 나타낸 것으로서, 이러한 양쪽 방향 성장은 GaN의 결정성을 감소시킬 뿐만 아니라, 표면상태를 나쁘게 한다.
도 8 (b)는 (0001)면에서 (1-100)면 방향으로 0.3°내지 16°경사진 사파이어 기판의 표면에 형성된 메사의 돌출부 일측면에서 GaN이 한쪽 방향으로 우선 성장하는 모습을 나타낸 것으로서, 이러한 한쪽 방향으로의 우선 성장은 고품질의 (11-20)면 GaN을 얻을 수 있게 한다.
보다 상세하게는, 도 8 (a)에서는 무극성 질화물 반도체의 결정면 (11-20)면이 메사의 돌출부를 기준으로 양쪽 경사진 측면에서부터 성장된다. 그러나, 질화물 반도체의 결정면 (11-20)면의 성장에 있어 간과해서는 안 되는 부분이 양방향 성장에 의한 N-face와 N-face 또는 Ga-face와 Ga-face의 접촉에 기인된 표면 거칠기 또는 결정성(Crystal Quality)의 문제이다. 이러한 양방향 성장은 무극성 질화물 반도체 소자의 제작에 있어 치명적인 문제인 신뢰성 및 효율의 저하를 야기 시킨다. 전술한 양방향 성장 문제를 억제하기 위하여 두 개의 양쪽 경사진 측면 중의 한쪽 측면을 마스크로 도포하는 공정을 추가할 수 있는데, 이러한 방법은 전체 공정을 복잡하게 만든다는 단점이 있다.
따라서, 본 발명에 의한 (1-100)면 방향으로 경사진 (0001)면 사파이어 기판을 사용하게 되면, 메사의 돌출부를 기준으로 경사진 한쪽 측면에서의 우선성장을 자연스레 촉진시켜 전체 공정을 단순화시킬 수 있는 성장이 가능하다.
도 8 (b)는 본 발명의 실시 예로서, (1-100)면 방향으로 경사진 (0001)면 사파이어 기판에 메사를 형성하고, 형성된 메사의 일 측면에서 질화물 반도체가 우선 성장되도록 하는 기술의 실시 예를 설명하기 위한 도면이다.
본 발명에 의하면, 메사의 한쪽 경사진 측면으로부터 질화물 반도체가 우선적으로 성장되어, 최종 표면의 상태가 N-face와 Ga-face의 방향이 일정하게 유지된다.
즉, 본 발명에 따른 사파이어 기판을 사용하게 되면, 메사의 돌출부를 기준으로 존재하는 양쪽 경사진 측면 중 한쪽 측면이 다른 쪽 측면에 비해 질화물 반도체의 성장에 더 적합한 표면을 갖는다. 여기서 질화물 반도체의 성장에 더 적합한 표면이란, 메사의 측면이 사파이어 기판의 (1-100)면과 보다 가까운 면을 뜻한다.
결과적으로, 마스크 물질의 패터닝 등의 추가 공정 없이 양방향 성장 문제를 감소시킬 수가 있고, 궁극적으로 개선된 결정 특성을 갖는 무극성 (11-20)면 질화물 반도체를 제조할 수가 있다.
더 나아가, 메사 에칭 된 사파이어 기판에서 마스크로 사용된 마스크 물질층은 일반적으로 성장 전 제거하는 공정을 거치지만, 본 발명에서는 마스크 물질층을 제거하지 않은 사파이어 기판에 GaN을 성장한다. 이로 인해 측면방향 성장을 목표로 하는 본 발명에서 사파이어 기판의 (0001)면이 마스크 물질층(20)에 의해 막이 형성되므로 질화물 반도체가 최상위 표면인 사파이어 기판의 (0001)면에서 성장 되는 것을 억제하고, 메사의 두 측면 중 일 측면으로부터 보다 우세한 성장을 가능하게 한다.
도 9는 본 발명의 실시 예에 따른 사파이어 기판이 무극성 질화물 반도체의 성장에 보다 적합한 구조임을 설명하기 위한 도면이다. 도 9 (a)는 0.3°미만으로 경사진 일반적인 (0001)면 사파이어 기판에 메사를 형성한 형태로, 경사진 양쪽 측면에서부터 (0001)면 사파이어 기판의 측면 결정면인 (1-100)면의 경사각 θ1과 θ2의 차이가 0.6°미만으로 제작된다. 그리고, 도 9 (b)는 본 발명의 실시 예에 따른 (1-100)면 방향으로 경사진 (0001)면 사파이어 기판에 메사를 형성한 형태로, 경사진 양쪽 측면에서부터 사파이어 기판의 측면 결정면인 (1-100)면의 경사각 θ1과 θ2의 차이가 0.6°이상으로 제작된다.
보다 상세하게는, 도 9 (a)는 메사의 경사진 양쪽 측면에서부터 (0001)면 사파이어 기판의 측면 결정면인 (1-100)면의 경사각 θ1과 θ2의 차이가 0.6°미만으로 매우 작다. 따라서, 메사내부의 양쪽 경사면에서 질화물 반도체가 성장할 경우 비슷한 결정면으로부터 성장이 발생하여 양쪽의 경사면 모두에서 유사한 속도로 질화물 반도체의 성장이 가능하다. 즉, 양쪽 경사면에서 양방향으로 성장된 무극성 질화물 반도체의 경우, 표면 거칠기의 증가 및 결정 특성의 감소 문제가 발생할 가능성이 매우 높다.
그러나, 도 9 (b)에 도시한 바와 같이, (1-100)면 방향으로 경사진 (0001)면 사파이어 기판에 메사를 형성하면 다음과 같은 장점을 확보할 수 있다. 먼저, 사파이어 기판의 측면 결정면인 (1-100)면과 양쪽 경사면의 각도 차이(θ4-θ3≥±0.6°)를 상대적으로 크게 할 수 있다. 예를 들면, (0001)면 사파이어 기판을 (1-100)면 방향으로 1°경사지게 만들면(메사의 양쪽 경사면의 경사각은 동일하다는 조건에서), 사파이어 기판의 (1-100)면과 메사의 양쪽 경사면이 이루는 각도의 차이(θ4-θ3)를 2°로 만들 수 있다. 이러한 큰 각도의 차이는 질화물 반도체의 성장에 차이를 발생시키는데, 사파이어 기판의 (1-100)면과의 각도가 작은 제1측면(10a)은 제2측면(10b)에 비해 질화물 반도체가 성장하기 용이하기 때문에, 제1측면(10a)에서 우선 성장된 질화물 반도체는 최종적으로 양방향 성장을 억제하고, 고품질의 무극성 질화물 반도체를 성장시킬 수 있는 방법을 제공하게 된다.
도 10은 본 발명의 실시 예에 따른 사파이어 기판에 형성된 경사진 측면을 갖는 메사의 형태를 설명하기 위한 도면이다.
도 10을 참조하면, 본 발명에 따른 메사는 (1-100)면 방향으로 0.3°내지 16°(θn) 경사진 (0001)면 사파이어 기판의 상부에 형성되며, 메사의 돌출부위에 인접하는 측면이 상기 경사진 사파이어 기판에 수직하는 수직면(30)에 대해 35°(θm) 이하의 경사를 갖도록 형성되는 것이 바람직하다. 35°보다 큰 경사각을 갖는 경사면은 사파이어 기판의 (1-100)면과의 결정면(Crystal plane) 특성에서의 차이가 커지기 때문에 성장된 질화물 반도체의 결정 품질을 저하 시킬 수 있다. 사파이어 기판의 상부에 형성된 메사의 돌출부위 사이의 길이(LV)는 1 ~ 10μm이고, 메사의 함몰부위 사이의 길이(LH)는 0 ~ 1100μm가 유효하다. 이때 LH의 길이가 LV에 비해 긴 것은 질화물 반도체의 측면성장을 촉진시키기 위함이다.
도 11은 본 발명의 실시 예에 따른 질화물계 화합물 반도체의 제조 방법을 설명하기 위한 흐름도이다. 보다 상세하게는, (11-20)면을 최상위 표면으로 갖는 무극성 질화물 반도체를 제조하는 방법을 설명하기 위한 흐름도이다.
도 11을 참조하면, 먼저 사파이어 단결정을 활용하여 (0001)면에서 (1-100)면 방향으로 0.3°내지 16°경사각을 갖는 사파이어를 제작하여, (1-100)면 방향으로 경사진 (0001)면 사파이어 기판을 준비한다(S205).
즉, 본 발명에 사용되는 사파이어 기판은, (0001)면에서 (1-100)면 방향으로 0.3°내지 16°경사진 표면을 주면으로 하는 사파이어 기판이다.
다음으로, 준비된 사파이어 기판의 상부에 포토리소그래피(Photolithography), 마스크 물질 증착 및 식각 공정 등을 이용하여 경사진 측면을 갖는 메사를 형성한다. 이때, 도 10을 통해 설명한 바와 같이, 준비된 사파이어 기판의 상면에 수직하는 (1-100)면에 대해 35°이하의 경사도를 갖는 측면이 나타나도록 메사를 형성한다(S210). 메사공정 이후 마스크 물질의 제거 공정을 포함 되거나 또는 포함 되지 않을 수 있다. S210 단계에 의해 메사가 형성된 사파이어 기판의 질화처리를 위해 사파이어 기판의 온도를 800℃ 내지 1200℃로 상승시키는 과정 또는 일정한 온도에서, 암모니아(NH3)를 공급하여 질화처리 함으로써 사파이어 기판의 표면 상에 AlNXO1 -X(0<X≤1)를 형성한다(S215).
다음으로, 550℃ 내지 1100℃의 일정한 온도에서 메사의 경사진 측면에 질화물 반도체를 에피텍셜 성장시켜 최상위 표면이 (11-20)면인 무극성 질화물 반도체를 제조한다(S220).메사의 측면에 질화물 반도체가 성장되면, 도 12에 도시한 바와 같이 홈 내부의 경사진 (1-100)면으로부터 성장하는 GaN의 (0001)면은, 사파이어 기판의 [0001]축을 기준으로 [1-100]축과 32°(θb) 각도를 가지고 [11-20]축 방향으로 비틀어진 형상으로 성장하게 된다. 따라서 사파이어 기판의 상부에 (11-20)면을 최상위 표면으로 갖는 무극성 질화물 반도체가 성장하게 된다.
본 발명에 따르면, 저가의 (0001)면 사파이어 기판을 (1-100)면 방향으로 경사각(도 6의 θ)을 조절함으로써, 사파이어 기판의 메사측면 중 일측면으로부터 우선 성장된 고부가가치의 고품질 무극성 질화물 반도체 (11-20)면을 성장할 수 있는 큰 장점이 있다.
1. 성장방법 : 본 발명의 실시 예에 따른 성장 방법으로는 HVPE(Hydride Vapor Phase Epitaxy)를 활용하였으며, MOCVD 또는 MBE 등과 같은 질화물 반도체의 성장방법으로도 적용 가능하다. 반응관 내부의 분위기 가스를 만들기 위한 Carrier 가스로는 질소가스(N2) 또는 수소가스(H2)가 사용되거나 질소가스와 수소가스의 혼합가스가 사용될 수 있다. 그리고, 사파이어 기판의 표면에 AlNXO1 -X(0<X≤1)를 형성하기 위한 질화처리 가스로는 암모니아(NH3)가스를 사용하였다.
본 실시 예에서 사용한 HVPE방법을 기준으로, 성장용 재료인 금속 갈륨(Ga)을 GaCl 또는 GaCl3로 기체화 시키기 위해 HCl 가스를 사용하였다. 고온에서 기체화된 GaCl 또는 GaCl3 가스가 Ga이온으로 분해되고, 분해된 암모니아 가스의 질소 이온과 결합하여 GaN를 사파이어 기판상에 성장시킬 수 있다.
2. 질화처리 : 메사가 형성된 사파이어 기판의 온도가 800℃내지 1200℃로 일정하게 유지된 상태 또는 800℃내지 1200℃로 온도를 상승시키는 과정에서, 반응관 내부에 암모니아(NH3)가스를 흘려줌으로써 사파이어 기판 표면에 AlNXO1 -X(0<X≤1)를 형성시킨다. 이때의 분위기 가스로는 질소가스(N2) 또는 수소가스(H2)이거나, 두 가스의 혼합가스를 사용할 수 있고, 질화처리는 5분 내지 60분 처리하면 적당하다.
3. GaN 성장 : 사파이어 기판에 형성된 메사구조의 일 측면, 즉 경사진 (1-100)면으로부터 질화물 반도체를 우선성장 시켜, (11-20)면이 최상위 표면인 질화물 반도체를 에피텍셜 하게 성장시킨다. HVPE방법을 기준으로 설명하면, 550℃내지 1100℃의 일정온도로 상승된 온도에서 질소 또는 수소가스, 또는 두 가스의 혼합가스 분위기에서, HCl가스는 Ga과 반응하여 GaCl로 형성되고, GaCl은 NH3와 반응하여 GaN가 형성된다. 단, GaN는 (0001)면은 사파이어의 경사진 (1-100)면과 평행하지 않고, 32° 틀어진 구조로 성장하여 최상위 면을 (11-20)면으로 가지는 GaN로 성장한다.
4. 소자의 제조 : 본 발명에 의한 소자의 제조 방법은, 전술한 방법에 의해 성장된 (11-20)면 질화물 반도체를 활용하는 방법이다. 전술한 바와 같이 (1-100)면 방향으로 경사진 (0001)면 사파이어 기판에 경사진 (1-100)면이 나타나도록 메사를 형성하고, 최상위 표면이 (11-20)면인 질화물 반도체를 성장시킨다. 그리고, 성장된 질화물 반도체에 도핑 과정을 추가하여 n-type 질화물 반도체를 제조하고, 그 위에 MQW(Multiple Quantum Well)층을 성장시킨 다음, MQW상부에 p-type층을 성장시키면 LED 또는 LD를 구현할 수 있다. 더 나아가, n-type 질화물 반도체는 HVPE등을 활용하고, MQW 또는 p-type 질화물 반도체는 MOCVD로 성장 가능하다. 또한, 소자의 구조가 형성된 질화물 반도체 웨이퍼는, 각 소자의 크기에 따라 분리하여 단위 소자를 제작하게 된다.
5. (11-20)면 자립 질화물 반도체 기판의 제조 : 상기에 설명한 방법을 활용하여 질화물 반도체를 성장함에 있어, 성장 두께를 증가시켜 100μm 이상의 후막 성장 후, 성장용 기판으로 사용된 경사진 (0001)면 사파이어 기판을 제거함으로써, (11-20)면의 자립 질화물 반도체 기판 제조가 가능하다.
이때 사파이어 기판의 제거 방법으로는 고출력 레이저를 이용한 레이저 리프트 오프(Laser Lift-Off) 방법도 가능하지만, 열적 스트레스(Thermal Stress)를 이용한 자연분리 (Self- separation) 방법을 활용하는 것이 가장 적합하다. 그 이유는 메사 간격을 조절하여 성장된 질화물 반도체와 성장용 사파이어 기판과의 결합된 면적을 조절함으로써, 질화물 반도체와 사파이어 기판의 결합력을 감소시켜 성장 후 온도하강 과정에서 발생하는 열적 스트레스만으로도 사파이어 기판을 질화물 반도체로부터 쉽게 분리시킬 수 있기 때문이다.
전술한 본 개시의 설명은 예시를 위한 것이며, 본 개시가 속하는 기술분야의 통상의 지식을 가진 자는 본 개시의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 쉽게 변형이 가능하다는 것을 이해할 수 있을 것이다.
그러므로 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 예를 들어, 단일형으로 설명되어 있는 각 구성 요소는 분산되어 실시될 수도 있으며, 마찬가지로 분산된 것으로 설명되어 있는 구성 요소들도 결합된 형태로 실시될 수 있다.
본 개시의 보호 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 균등 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.

Claims (15)

  1. (0001)면에서 (1-100)면 방향으로 0.3°내지 16°경사진 사파이어 기판을 준비하는 단계;
    상기 준비된 기판의 상부에 사파이어 (1-100)면과 평행하게 경사진 측면을 갖는 메사를 형성하는 단계; 및
    상기 메사의 한쪽 측면에 질화물계 화합물 반도체를 우선적으로 에피텍셜 성장시키는 단계를 포함하는, 질화물계 화합물 반도체의 제조 방법.
  2. 청구항 1에 있어서,
    상기 경사진 측면은, 상기 준비된 기판에 수직하는 수직면에 대해 35°이하의 경사를 갖는 것을 특징으로 하는, 질화물계 반도체의 제조 방법.
  3. 청구항 1에 있어서,
    상기 (0001)면에서 (1-100)면 방향으로 0.3°내지 16°경사진 사파이어 기판을 준비하는 단계는,
    상기 기판을 (0001)면에서 (11-20)면 방향으로도 0.3°내지 16° 경사지게 하는 단계를 포함하는 것을 특징으로 하는, 질화물계 반도체의 제조 방법.
  4. 청구항 1에 있어서,
    상기 기판의 (0001)면에서 (1-100)면 방향으로의 경사각도가 조정됨에 따라, 상기 메사의 측면에서 성장된 질화물계 화합물 반도체의 [0001]축과 상기 사파이어 기판의 표면과의 각도가 조절되는 것을 특징으로 하는, 질화물계 화합물 반도체의 제조 방법.
  5. 청구항 1항에 있어서,
    상기 준비된 기판의 상부에 경사진 측면을 갖는 메사를 형성하는 단계에 의해, 제조된 메사 구조는 기판의 최상위 표면에 SiO2, SiNx, CrN, TiN, WC, TaN, 또는 금속층 등에 의해 커버 되어 있는 것을 특징으로 하는, 질화물계 화합물 반도체의 제조 방법.
  6. 청구항 1항 내지 4항에 있어서,
    상기 기판의 (0001)면에서 (11-20)면 방향으로 경사각도가 조정됨에 따라, 상기 메사의 측면에서 성장된 질화물계 화합물 반도체의 결정면의 경사각도가 (11-20)면과 평행한 평면을 기준으로 (1-100)면 방향으로 조절되는 것을 특징으로 하는, 질화물계 화합물 반도체의 제조 방법.
  7. 청구항 1항에 있어서,
    상기 메사의 한쪽 측면에 질화물계 화합물 반도체를 우선적으로 에피텍셜 성장시키기 전에, 상기 메사가 형성된 사파이어 기판을 설정된 온도 범위 내에서 암모니아를 공급하여 질화처리함으로써 표면 상에 AlNXO1 -X (0<X=1)를 형성하는 단계를 더 포함하는 것을 특징으로 하는, 질화물계 화합물 반도체의 제조 방법.
  8. 청구항 1항 내지 청구항 7항 중 어느 한 항에 따른 질화물계 화합물 반도체의 제조 방법에 의해 형성된 질화물계 화합물 반도체; 및
    상기 질화물계 화합물 반도체에 도핑 처리를 하여 생성된 n-type 질화물 반도체층을 포함하는, 질화물계 화합물 반도체 웨이퍼.
  9. 청구항 1항 내지 청구항 8항 중 어느 한 항에 따른 질화물계 화합물 반도체의 제조 방법에 의해 제조된 질화물계 화합물 반도체의 상부에 n-type, p-type, 및 MQW 층 중 하나 이상을 형성하는 단계를 포함하는, 질화물계 화합물 반도체의 제조 방법.
  10. (0001)면에서 (1-100)면 방향으로 0.3°내지 16°경사진 사파이어 기판을 준비하는 단계;
    상기 준비된 기판의 상부에 사파이어 (1-100)면과 평행하게 경사진 측면을 갖는 메사를 형성하는 단계; 및
    상기 메사의 한쪽 측면에 질화물계 화합물 반도체를 우선적으로 에피텍셜 성장시키는 단계; 및
    상기 에피텍셜에 성장에 의해 제조된 (11-20)면 질화물계 화합물 반도체를 상기 사파이어 기판으로부터 분리하는 단계를 포함하는, 질화물계 화합물 반도체 기판의 제조 방법.
  11. 청구항 10항에 있어서,
    상기 에피텍셜 성장에 의해 제조된 (11-20)면 질화물계 화합물 반도체를 상기 사파이어 기판으로부터 분리하는 단계는,
    레이저를 이용한 분리 방법 또는 열적 스트레스를 이용한 자연분리방법에 의해 수행되는 것을 특징으로 하는, 질화물계 화합물 반도체 기판의 제조 방법.
  12. 청구항 10항에 있어서,
    상기 메사의 한쪽 측면에 질화물계 화합물 반도체를 우선적으로 에피텍셜 성장시키기 전에, 상기 메사가 형성된 사파이어 기판에 설정된 온도 범위 내에서 암모니아를 공급하여 질화처리함으로써 표면 상에 AlNXO1 -X (0<X≤1)를 형성하는 단계를 더 포함하는 것을 특징으로 하는, 질화물계 화합물 반도체 기판의 제조 방법.
  13. (1-100)면 방향으로 0.3°내지 16°경사진 (0001)면 사파이어 기판 상에 측면을 갖는 하나 이상의 규칙적인 배열을 갖는 메사 구조가 상부에 형성된 사파이어 기판이며,
    상기 기판의 단위 메사 구조 내의 하나의 측면만이 질화물 반도체의 성장을 주도하여 사파이어 기판상에 주면을 형성하는 질화물계 화합물 반도체를 포함하는, 반도체 소자 제조용 웨이퍼.
  14. (1-100)면 방향으로 0.3°내지 16°경사진 (0001)면 사파이어 기판 상에 하나 이상의 규칙적인 배열을 갖는 메사 구조가 상부에 형성된 사파이어 기판이며,
    상기 메사의 측면으로부터 형성된 질화물계 화합물 반도체를 포함하는 웨이퍼 이며,
    사파이어 기판과 주면으로 형성된 질화물계 화합물 반도체 사이의 접촉영역과 접촉영역의 사이에는 연속적이거나 또는 불연속적인 빈 공간으로 형성된, 질화물계 화합물 반도체를 포함하는 웨이퍼.
  15. 제 13항 내지 제 14항 중 어느 한 항에 따른 웨이퍼 상에 반도체 소자의 구조를 형성하고, 이어서 상기 웨이퍼를 일정한 단위 소자의 크기로 분할함으로써 제조된, 질화물계 화합물 반도체 소자.


KR1020120015260A 2012-02-15 2012-02-15 Ⅲ-ⅴ족 질화물계 화합물 반도체 소자, 기판 및 그 제조 방법 Ceased KR20130093976A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120015260A KR20130093976A (ko) 2012-02-15 2012-02-15 Ⅲ-ⅴ족 질화물계 화합물 반도체 소자, 기판 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120015260A KR20130093976A (ko) 2012-02-15 2012-02-15 Ⅲ-ⅴ족 질화물계 화합물 반도체 소자, 기판 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20130093976A true KR20130093976A (ko) 2013-08-23

Family

ID=49217974

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120015260A Ceased KR20130093976A (ko) 2012-02-15 2012-02-15 Ⅲ-ⅴ족 질화물계 화합물 반도체 소자, 기판 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR20130093976A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160000686A (ko) * 2014-06-25 2016-01-05 주식회사 루미스탈 다수의 공극을 갖는 질화물 반도체 결정 성장 방법 및 이를 이용한 질화물 반도체 기판 제조 방법
CN111554752A (zh) * 2013-11-04 2020-08-18 新时代电力系统有限公司 使用斜切衬底的高功率氮化镓电子器件

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111554752A (zh) * 2013-11-04 2020-08-18 新时代电力系统有限公司 使用斜切衬底的高功率氮化镓电子器件
CN111554752B (zh) * 2013-11-04 2024-03-22 新时代电力系统有限公司 使用斜切衬底的高功率氮化镓电子器件
KR20160000686A (ko) * 2014-06-25 2016-01-05 주식회사 루미스탈 다수의 공극을 갖는 질화물 반도체 결정 성장 방법 및 이를 이용한 질화물 반도체 기판 제조 방법

Similar Documents

Publication Publication Date Title
CN105702562B (zh) 使用化学剥离方法的ⅲ族氮化物基板的制备方法
JP4743214B2 (ja) 半導体素子およびその製造方法
US6967122B2 (en) Group III nitride compound semiconductor and method for manufacturing the same
US7435608B2 (en) III-V group nitride system semiconductor self-standing substrate, method of making the same and III-V group nitride system semiconductor wafer
JP4903189B2 (ja) 半極性窒化物単結晶薄膜の成長方法及びこれを用いた窒化物半導体発光素子の製造方法
JP3139445B2 (ja) ＧａＮ系半導体の成長方法およびＧａＮ系半導体膜
GB2502818A (en) Epitaxial growth of semiconductor material such as Gallium Nitride on oblique angled nano or micro-structures
KR101246832B1 (ko) 무극성 또는 반극성 ｉｉｉ족 질화물 기반 발광 다이오드 및 이의 제조방법
JP2007070154A (ja) Ｉｉｉ−ｖ族窒化物系半導体基板及びその製造方法
US20120086017A1 (en) Heterogeneous substrate, nitride-based semiconductor device using same, and manufacturing method thereof
KR101068865B1 (ko) 질화물 반도체 성장 기판 및 이를 이용한 발광 소자
KR101233328B1 (ko) 무극성 또는 반극성 ⅲ족 질화물 기반 수직형 발광 다이오드 및 그 제조방법
KR101028585B1 (ko) 이종 기판, 그를 이용한 질화물계 반도체 소자 및 그의 제조 방법
JP3934320B2 (ja) ＧａＮ系半導体素子とその製造方法
JP4883931B2 (ja) 半導体積層基板の製造方法
JP5557180B2 (ja) 半導体発光素子の製造方法
KR100935974B1 (ko) 질화물 반도체 발광소자의 제조 방법
KR20130093976A (ko) Ⅲ-ⅴ족 질화물계 화합물 반도체 소자, 기판 및 그 제조 방법
KR101104239B1 (ko) 이종 기판, 그를 이용한 질화물계 반도체 소자 및 그의 제조 방법
KR101250475B1 (ko) 절연체 패턴을 갖는 이종 기판 및 그를 이용한 질화물계 반도체 소자
JP4158760B2 (ja) ＧａＮ系半導体膜およびその製造方法
KR20130030400A (ko) Ⅲ-ⅴ족 질화물계 화합물 반도체 소자, 기판 및 그 제조 방법
KR101135950B1 (ko) 반도체 소자 및 그 제조 방법
KR20130036483A (ko) Ⅲ-ⅴ족 질화물계 화합물 반도체 소자, 기판 및 그 제조 방법
KR20130014726A (ko) 질화물계 화합물 반도체 기판, 소자 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20120215

PA0201 Request for examination
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20130624

Patent event code: PE09021S01D

PG1501 Laying open of application
E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20131104

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20130624

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20140123

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20130624

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I