[go: up one dir, main page]

KR20130086847A - 음의 전력을 이용하여 리키지 전력 소모를 줄이는 저전력 회로 - Google Patents

음의 전력을 이용하여 리키지 전력 소모를 줄이는 저전력 회로 Download PDF

Info

Publication number
KR20130086847A
KR20130086847A KR1020120007883A KR20120007883A KR20130086847A KR 20130086847 A KR20130086847 A KR 20130086847A KR 1020120007883 A KR1020120007883 A KR 1020120007883A KR 20120007883 A KR20120007883 A KR 20120007883A KR 20130086847 A KR20130086847 A KR 20130086847A
Authority
KR
South Korea
Prior art keywords
switch transistor
current source
voltage
control circuit
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
KR1020120007883A
Other languages
English (en)
Inventor
이재섭
김성중
김범만
이한규
정대철
정태영
Original Assignee
삼성전자주식회사
포항공과대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사, 포항공과대학교 산학협력단 filed Critical 삼성전자주식회사
Priority to KR1020120007883A priority Critical patent/KR20130086847A/ko
Priority to US13/680,040 priority patent/US9436202B2/en
Publication of KR20130086847A publication Critical patent/KR20130086847A/ko
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/06—Modifications for ensuring a fully conducting state
    • H03K17/063—Modifications for ensuring a fully conducting state in field-effect transistor switches
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is DC
    • G05F3/10—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/06—Modifications for ensuring a fully conducting state
    • H03K2017/066—Maximizing the OFF-resistance instead of minimizing the ON-resistance

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Electronic Switches (AREA)

Abstract

음의 전압을 이용한 저전력 회로가 제공된다. 음의 전압을 이용한 저전력 회로는 비활성화 모드 또는 활성화 모드에 동작하는 대상 트랜지스터를 포함하는 전류 소스를 포함한다. 전류 소스 제어 회로는 상기 전류 소스가 활성화(active) 모드로 동작하는 경우, 상기 대상 트랜지스터의 게이트에 양의 전압을 인가하고, 상기 전류 소스가 비활성화(inactive) 모드로 동작하는 경우, 상기 대상 트랜지스터의 게이트에 음의 전압을 인가한다. 전류 소스는 비활성화 모드에서 작은 리키지 전류를 갖는다.

Description

음의 전력을 이용하여 리키지 전력 소모를 줄이는 저전력 회로{LOW POWER CIRCUIT FOR REDUCING LEAKAGE POWER USING NEGATIVE VOLTAGE}
아래의 실시예들은 리키지 전력 소모를 줄이는 저전력 회로에 관한 것으로, 특히 전류 소스에 포함된 NMOS 트랜지스터의 게이트에 음의 전압을 인가함으로써 리키지 전력 소모를 줄이는 기술에 관한 것이다.
모바일 기기에 포함된 배터리는 제한된 파워를 가지며, 사용자들은 제한된 파워를 가지고 모바일 기기를 충전 없이 오래 사용하기를 원한다. 특히, 센서 네트워크와 같은 근거리 네트워크 등에 포함된 모바일 기기들에서 배터리의 사용은 더 제한되어야 한다.
또한, 모바일 기기의 전류 소스는 일반적으로 NMOS 트랜지스터를 사용한다. NMOS 트랜지스터를 포함하는 전류 소스는 활성화 모드에서 전류를 다른 전기 회로들로 공급하는 반면에, 비활성화 모드에서 전류의 공급을 중단한다. 비활성화 모드에도 불구하고, NMOS 트랜지스터를 포함하는 전류 소스에서는 리키지 전류가 흐를 수 있고, 이러한 리키지 전류는 배터리의 파워를 낭비하는 원인이 된다.
본 발명의 일실시예에 따른 음의 전압을 이용한 저전력 회로는 대상 트랜지스터를 포함하는 전류 소스; 및 상기 대상 트랜지스터의 게이트와 전기적으로 연결되고, 상기 전류 소스가 활성화(active) 모드로 동작하는 경우, 상기 대상 트랜지스터의 게이트에 양의 전압을 인가하고, 상기 전류 소스가 비활성화(inactive) 모드로 동작하는 경우, 상기 대상 트랜지스터의 게이트에 음의 전압을 인가하는 전류 소스 제어 회로를 포함한다.
상기 전류 소스 제어 회로는 커패시터를 포함한다. 이 때, 상기 전류 소스는 상기 커패시터의 양단에 인가되는 전압에 의존하여 상기 활성화 모드 또는 상기 비활성화 모드 중 어느 하나로 진입한다.
상기 전류 소스 제어 회로는 제1 서브 제어 회로, 제2 서브 제어 회로 및 상기 제1 서브 제어 회로와 상기 제2 서브 제어 회로를 전기적으로 연결하는 커패시터를 포함한다. 이 때, 상기 제1 서브 제어 회로 및 상기 제2 서브 제어 회로는 상기 활성화 모드 또는 상기 비활성화 모드에 의존하여 상기 커패시터의 양단에 인가되는 전압을 결정한다.
상기 제1 서브 제어 회로는 제1 스위치 트랜지스터; 상기 제1 스위치 트랜지스터와 전기적으로 연결된 제2 스위치 트랜지스터; 및 상기 제1 스위치 트랜지스터의 게이트에 인가되는 전압을 상기 제2 스위치 트랜지스터의 게이트에 인가되는 전압으로 인버팅하는 인버터를 포함한다.
상기 활성화 모드에서 상기 제1 스위치 트랜지스터는 턴-온되며, 상기 제2 스위치 트랜지스터는 턴-오프되고, 상기 비활성화 모드에서 상기 제1 스위치 트랜지스터는 턴-오프되며, 상기 제2 스위치 트랜지스터는 턴-온된다.
상기 제2 서브 제어 회로는 직렬로 연결된 적어도 하나의 제3 스위치 트랜지스터; 상기 적어도 하나의 제3 스위치 트랜지스터와 전기적으로 연결된 제4 스위치 트랜지스터; 및 상기 적어도 하나의 제3 스위치 트랜지스터의 게이트에 인가되는 전압을 상기 제4 스위치 트랜지스터의 게이트에 인가되는 전압으로 인버팅하는 인버터를 포함한다.
상기 활성화 모드에서 상기 적어도 하나의 제3 스위치 트랜지스터는 턴-온되며, 상기 제4 스위치 트랜지스터는 턴-오프되고, 상기 비활성화 모드에서 상기 적어도 하나의 제3 스위치 트랜지스터는 턴-오프되며, 상기 제4 스위치 트랜지스터는 턴-온된다.
상기 제2 서브 제어 회로는 직렬로 연결된 둘 이상의 제3 스위치 트랜지스터들을 포함하고, 상기 둘 이상의 제3 스위치 트랜지스터들 각각의 게이트에는 동일한 전압이 인가된다.
본 발명의 일실시예에 따른 음의 전압을 이용한 저전력 회로는 대상 트랜지스터를 포함하는 전류 소스; 및 상기 대상 트랜지스터의 게이트와 전기적으로 연결되고, 상기 전류 소스가 활성화(active) 모드로 동작하는 경우, 상기 대상 트랜지스터의 게이트에 양의 전압을 인가하고, 상기 전류 소스가 비활성화(inactive) 모드로 동작하는 경우, 상기 대상 트랜지스터의 게이트에 음의 전압을 인가하는 전류 소스 제어 회로를 포함한다. 상기 전류 소스 제어 회로는 커패시터; 스위치 신호 및 인버팅된 스위칭 신호를 기초로 상기 커패시터의 한 노드의 전압을 결정하는 제1 서브 제어 회로; 및 상기 스위치 신호 및 상기 인버팅된 스위칭 신호를 기초로 상기 커패시터의 다른 노드의 전압을 결정하는 제2 서브 제어 회로를 포함하며, 상기 전류 소스는 상기 커패시터의 다른 노드의 전압에 의존하여 상기 활성화 모드 또는 상기 비활성화 모드 중 어느 하나로 진입한다.
상기 전류 소스가 상기 활성화 모드로부터 상기 비활성화 모드로 천이되는 경우, 상기 커패시터의 양단에 걸리는 전압이 인버팅됨으로써 상기 대상 트랜지스터의 게이트에 음의 전압이 인가된다.
상기 제1 서브 제어 회로는 상기 스위칭 신호를 수신하는 제1 스위치 트랜지스터; 상기 제1 스위치 트랜지스터의 드레인과 연결되고, 상기 인버팅된 스위칭 신호를 수신하는 제2 스위치 트랜지스터를 포함하고, 상기 커패시터의 어느 한 노드는 상기 제1 스위치 트랜지스터의 드레인 또는 상기 제2 스위치 트랜지스터의 소스와 연결된다.
상기 제2 서브 제어 회로는 상기 스위칭 신호를 수신하는 적어도 하나의 제3 스위치 트랜지스터; 상기 적어도 하나의 제1 스위치 트랜지스터 중 어느 하나의 드레인과 연결되고, 상기 인버팅된 스위칭 신호를 수신하는 제4 스위치 트랜지스터를 포함하고, 상기 커패시터의 다른 한 노드는 상기 적어도 하나의 제1 스위치 트랜지스터 중 어느 하나의 드레인 또는 상기 제4 스위치 트랜지스터의 소스와 연결된다.
상기 제2 서브 제어 회로는 직렬로 연결된 둘 이상의 제3 스위치 트랜지스터들을 포함하고, 상기 둘 이상의 제3 스위치 트랜지스터들 각각의 게이트에는 동일한 전압이 인가된다.
상기 커패시터의 커패시턴스는 동적으로 조절된다.
본 발명의 실시예들은 전류 소스의 게이트에 음의 전압을 인가하여 전류 소스의 리키지 전류를 줄이는 저전력 회로를 제공한다.
도 1은 관련 기술에 따른 NMOS 트랜지스터를 포함하는 전류 소스를 나타낸 도면이다.
도 2는 본 발명의 일실시예에 따른 전류 소스 및 전류 소스 제어 회로를 나타낸 블록도이다.
도 3은 제1 서브 제어 회로, 제2 서브 제어 회로, 커패시터 및 전류 소스를 나타낸 블록도이다.
도 4는 본 발명의 일실시예에 따른 음의 전압을 이용한 저전력 회로이다.
이하, 실시예들을 첨부된 도면을 참조하여 상세하게 설명한다. 그러나, 본 발명이 일실시예들에 의해 제한되거나 한정되는 것은 아니다. 또한, 각 도면에 제시된 동일한 참조 부호는 동일한 부재를 나타낸다.
도 1은 관련 기술에 따른 NMOS 트랜지스터를 포함하는 전류 소스를 나타낸 도면이다.
도 1을 참조하면, 전류 소스(100)에 포함된 NMOS 트랜지스터는 게이트, 드레인, 소스를 포함한다. 전류 소스(100)를 통하여 출력되는 전류는 NMOS 트랜지스터의 게이트-소스 전압(VGS)에 의존한다. 즉, 게이트-소스 전압(VGS)이 NMOS 트랜지스터의 임계(threshold) 전압보다 큰 경우, NMOS 트랜지스터는 턴-온되며, 전류 소스(100)는 활성화 모드로 진입하고, NMOS 트랜지스터로부터 출력 전류 ID가 출력된다. 반대로, 게이트-소스 전압(VGS)이 NMOS 트랜지스터의 임계(threshold) 전압보다 작은 경우, NMOS 트랜지스터는 턴-오프되며, 전류 소스(100)는 비활성화 모드로 진입하고, 이상적으로 전류 소스(100)를 통하여 아무런 전류도 흐르지 않는다.
다만, 전류 소스(100)가 비활성화 모드로 진입하더라도, NMOS 트랜지스터를 통해서는 현실적으로 리키지 전류 ID가 흐른다. 이러한 리키지 전류 ID가 모바일 기기와 같은 무선 통신 장치의 배터리 전력을 소모한다. 리키지 전류 ID는 다음 수학식과 같이 표현될 수 있다.
Figure pat00001
여기서, Vth는 임계 전압이며, VT는 NMOS 트랜지스터의 열 전압(thermal voltage)를 나타낸다, n은 NMOS 트랜지스터의 재료의 특성을 나타내는 상수이다. ID0는 양의 상수이다.
도 2는 본 발명의 일실시예에 따른 전류 소스 및 전류 소스 제어 회로를 나타낸 블록도이다.
도 2를 참조하면, 본 발명의 일실시예에 따른 음의 전력을 이용한 저전력 회로는 전류 소스(210) 및 전류 소스 제어 회로(220)를 포함한다.
전류 소스(210)는 NMOS 트랜지스터와 같은 트랜지스터를 포함하며, 전류 소스(210)에 포함된 트랜지스터의 게이트와 전류 소스 제어 회로(220)가 전기적으로 연결된다.
위에서 설명한 바와 같이, 전류 소스(210)는 활성화 모드 또는 비활성화 모드 중 어느 하나의 모드에서 동작한다. 활성화 모드에서 전류 소스(210)는 턴-온되며, NMOS 트랜지스터의 드레인으로부터 소스로 출력 전류가 흐른다. 또한, 비활성화 모드에서, 전류 소스(210)의 출력 전류는 리키지 전류이다. 즉, 활성화 모드에서 전류 소스(210)를 턴-온하기 위하여 게이트-소스 전압(VGS)이 임계 전압보다 커지도록 게이트에 전압이 인가된다. 반대로, 비활성화 모드에서는 전류 소스(210)를 턴-오프하기 위하여 게이트-소스 전압(VGS)이 임계 전압보다 작아지도록 게이트에 전압이 인가된다.
그러나, 아래에서 상세히 설명하겠지만, 본 발명의 실시예들에 따르면, 비활성화 모드에서 전류 소스(210)를 턴-오프하기 위하여 게이트-소스 전압(VGS)이 임계 전압보다 작아지도록 하면서, 그리고 게이트-소스 전압(VGS)이 음이 되도록 게이트에 전압이 인가된다. 여기서, 소스 전압이 0[V]임을 가정한다. 본 명세서에서 게이트에 음의 전압을 인가한다고 함은 게이트-소스 전압(VGS)이 음이 되도록 게이트에 전압을 인가하는 것을 의미한다. 따라서, 소스 전압이 0[V]보다 높은 경우, 게이트에 양의 전압이 인가되더라도 게이트-소스 전압(VGS)이 음이 되는 케이스가 있을 수 있으며, 이러한 케이스도 게이트에 음의 전압을 인가하는 개념에 포함된다.
결국, 전류 소스 제어 회로(220)는 상기 전류 소스(210)가 활성화(active) 모드로 동작하는 경우, 상기 전류 소스(210)의 트랜지스터의 게이트에 양의 전압을 인가하고, 상기 전류 소스(210)가 비활성화(inactive) 모드로 동작하는 경우, 상기 전류 소스(210)의 트랜지스터의 게이트에 음의 전압을 인가한다. 다시 한 번 정의하면, 트랜지스터의 게이트에 음의 전압을 인가하는 것은 게이트-소스 전압(VGS)이 음이 되도록 트랜지스터의 게이트에 전압을 인가하는 것을 의미한다.
상기 수학식 1을 통해 알 수 있는 바와 같이, 게이트-소스 전압(VGS)이 음인 경우, 리키지 전류는 드라마틱하게 줄어들 수 있다. 즉, 상기 수학식 1에서, n=1, VT는 26mV인 경우, 게이트-소스 전압(VGS)이 100mV 감소할 때마다 리키지 전류가 약 46.8배 감소함을 알 수 있다. 결국, 게이트-소스 전압(VGS)이 음인 경우, 리키지 전류는 거의 존재하지 않을 수 있고, 이것은 배터리의 라이프 타임을 증가시킬 수 있다.
도 3은 제1 서브 제어 회로, 제2 서브 제어 회로, 커패시터 및 전류 소스를 나타낸 블록도이다.
도 3을 참조하면, 본 발명의 일실시예에 따른 음의 전압을 이용한 저전력 회로는 전류 소스(310) 및 제1 서브 제어 회로(321), 제2 서브 제어 회로(322), 커패시터(323)를 포함하는 전류 소스 제어 회로(320)를 포함한다.
전류 소스(310)가 활성화 모드로 진입하는 경우, 커패시터(310)는 충전된다. 즉, 전류 소스(310)가 활성화 모드로 진입하는 경우, 제1 서브 제어 회로(321)에 의해 커패시터(310)의 상위(upper) 노드의 전압은 높은 전압(high voltage, 예를 들어, VDD)이 되고, 제2 서브 제어 회로(322)에 의해 커패시터(310)의 하위(lower) 노드의 전압은 낮은 전압(low voltage, 예를 들어, 0V)이 된다.
이 때, 전류 소스(310)가 활성화 모드로부터 비활성화 모드로 진입하는 경우, 제1 서브 제어 회로(321)에 의해 커패시터(310)의 상위(upper) 노드의 전압은 순간적으로 전압은 낮은 전압(low voltage, 예를 들어, 0V)이 되며, 제2 서브 제어 회로(322)에 의해 커패시터(310)의 하위(lower) 노드의 전압은 음의 높은 전압(negative high voltage, 예를 들어, -VDD)이 된다. 이러한 음의 높은 전압은 전류 소스(310)의 게이트에 인가되어, 전류 소스(310)의 리키지 전류를 줄인다.
또한, 전류 소스(310)가 비활성화 모드를 유지하는 경우, 제2 서브 제어 회로(322)에 의해 커패시터(310)의 하위(lower) 노드의 전압은 점점 0V에 가까워진다. 다만, 본 발명의 일실시예에 따르면, 제2 서브 제어 회로(322)를 이용하여 커패시터(310)의 하위(lower) 노드의 전압이 음의 높은 전압을 유지하는 시간을 상대적으로 길게 하거나 짧게 할 수 있다. 뿐만 아니라, 커패시터(323)의 커패시턴스를 최적화하거나 동적으로 조절함으로써 하위(lower) 노드의 전압이 음의 높은 전압을 유지하는 시간을 상대적으로 길게 하거나 짧게 할 수도 있다
도 4는 본 발명의 일실시예에 따른 음의 전압을 이용한 저전력 회로이다.
도 4를 참조하면, 본 발명의 일실시예에 따른 음의 전압을 이용한 저전력 회로는 전류 소스(410), 제1 스위치 트랜지스터(Tr1) 및 제2 스위치 트랜지스터(Tr2)를 포함하는 제1 서브 제어 회로(420), 적어도 하나의 제3 스위치 트랜지스터(Tr3-1, Tr3-2, Tr3-3, Tr3-4), 제4 스위치 트랜지스터(Tr4)를 포함하는 제2 서브 제어 회로(430) 및 커패시터(440)를 포함한다.
VSW는 스위치 신호를 의미하고, VSW _는 인버팅된 스위치 신호를 의미한다. 여기서, 도 4에 도시되지는 아니하였으나, VSW는 인버터를 통하여 VSW _로 인버팅되며, 그 인버터에 의해 출력된 VSW _는 제2 스위치 트랜지스터(Tr2)의 게이트 및 제4 스위치 트랜지스터(Tr4)의 게이트에 인가된다. 또한, VDD는 높은 전압으로 불려질 수 있고, OV(그라운드 전압)은 낮은 전압으로 불려질 수 있다.
VSW가 높은 스위치 전압일 때(즉, '1' 논리값을 가질 때), 제1 스위치 트랜지스터와 제3 스위치 트랜지스터는 턴-온된다. 반면에, 제2 스위치 트랜지스터와 제4 스위치 트랜지스터는 턴-오프된다. 이 때, V1 노드의 전압은 VDD가 되며, V2 노드의 전압은 0이 된다. 즉, 커패시터(440)에는 전하들이 충전되고, V1 노드와 V2 노드의 전압 차이는 VDD가 된다. 이러한 경우, 전류 소스(410)는 활성화 모드로 진입한다.
그러나, VSW가 낮은 스위치 전압일 때(즉, '0' 논리값을 가질 때), 제2 스위치 트랜지스터와 제4 스위치 트랜지스터가 턴-온되며, 제1 스위치 트랜지스터와 제3 스위치 트랜지스터는 턴-오프된다. 이 때, V1 노드의 전압은 순간적으로 0이 되고, V2 노드의 전압은 커패시터(444)에 의해 -VDD가 된다. 이러한 -VDD는 제4 스위치 트랜지스터를 통하여 전류 소스(410)의 게이트에 인가된다. 따라서, 전류 소스(410)가 비활성화 모드로 진입하는 경우, 전류 소스(410)의 게이트에는 음의 전압이 인가된다. 정확히 말하면, 전류 소스(410)의 게이트-소스 전압(VGS)은 음이된다.
이 때, V2 노드의 음의 전압은 제3 스위치 트랜지스터의 리키지 전류로 인하여 시간이 지날수록 0에 가까워진다. 따라서, V2 노드의 음의 전압을 오래 유지하고자 하기 위하여(즉, 전류 소스(410)의 게이트-소스 전압(VGS)이 오랫동안 음으로 유지하기 위하여), 제3 스위치 트랜지스터의 리키지 전류를 줄여야 한다. 이 때, 본 발명의 실시예는 복수의 제3 스위치 트랜지스터들을 직렬로 연결함으로써 복수의 제3 스위치 트랜지스터들을 통하여 흐르는 리키지 전류를 줄일 수 있다. 다만, 제3 스위치 트랜지스터들의 개수를 증가시키는 것은 회로의 면적 및 코스트를 증가시키므로, 통신 장치 또는 전자 장치의 주변 환경, 요구 사항 등에 따라 직렬로 연결되는 제3 스위치 트랜지스터들의 개수가 적절히 정해져야 한다.
또한, V2 노드의 음의 전압을 오래 유지하고자 하기 위하여 커패시터(440)의 커패시턴스의 값을 증가시킬 수 있다. 다만, 커패시터(440)의 커패시턴스의 값을 증가시키는 것 역시 회로의 면적 및 코스트를 증가시킬 수 있음을 주의해야 한다. 뿐만 아니라, 커패시터(440)의 커패시턴스의 값을 증가시키는 것은 음의 전압 -VDD를 만들기 위하여 전력을 요구하므로, 통신 장치 또는 전자 장치의 주변 환경, 요구 사항 등에 따라 최적으로 정해져야 한다. 커패시터(440)의 커패시턴스를 동적으로 조절할 수 있다면, 본 발명의 실시예는 사용자의 선택, 통신 장치 또는 전자 장치의 주변 환경, 요구 사항 등에 따라 커패시터(440)의 커패시턴스를 동적으로 조절할 수 있다.
다시 한 번 본 발명의 일실시예에 따른 저전력 회로를 설명한다. 전류 소스 제어 회로는 커패시터(440)의 양단에 인가되는 전압에 의존하여 전류 소스(410)를 활성화 모드 또는 비활성화 모드 중 어느 하나로 진입시킬 수 있다. 이 때, 전류 소스(410)가 비활성화 모드로 진입하는 경우, 커패시터(440)의 양단에 인가되는 전압에 의하여 전류 소스(410)의 게이트에는 음의 전압이 인가된다.
또한, 상기 전류 소스 제어 회로는 제1 서브 제어 회로(420), 제2 서브 제어 회로(430) 및 커패시터(440)를 포함한다. 제1 서브 제어 회로(420), 제2 서브 제어 회로(430)는 스위치 신호에 의존하여(즉, 전류 소스(410)의 동작 모드에 의존하여) 커패시터(440)의 양단에 인가되는 전압을 결정한다.
상기 제1 서브 제어 회로(420)는 제1 스위치 트랜지스터; 상기 제1 스위치 트랜지스터와 전기적으로 연결된 제2 스위치 트랜지스터; 및 상기 제1 스위치 트랜지스터의 게이트에 인가되는 전압을 상기 제2 스위치 트랜지스터의 게이트에 인가되는 전압으로 인버팅하는 인버터를 포함한다. 상기 활성화 모드에서 상기 제1 스위치 트랜지스터는 턴-온되며, 상기 제2 스위치 트랜지스터는 턴-오프되고, 상기 비활성화 모드에서 상기 제1 스위치 트랜지스터는 턴-오프되며, 상기 제2 스위치 트랜지스터는 턴-온된다.
상기 제2 서브 제어 회로(430)는 직렬로 연결된 적어도 하나의 제3 스위치 트랜지스터; 상기 적어도 하나의 제3 스위치 트랜지스터와 전기적으로 연결된 제4 스위치 트랜지스터; 및 상기 적어도 하나의 제3 스위치 트랜지스터의 게이트에 인가되는 전압을 상기 제4 스위치 트랜지스터의 게이트에 인가되는 전압으로 인버팅하는 인버터를 포함한다. 상기 활성화 모드에서 상기 적어도 하나의 제3 스위치 트랜지스터는 턴-온되며, 상기 제4 스위치 트랜지스터는 턴-오프된다. 그리고, 상기 비활성화 모드에서 상기 적어도 하나의 제3 스위치 트랜지스터는 턴-오프되며, 상기 제4 스위치 트랜지스터는 턴-온된다.
이 때, 제1 서브 제어 회로(420) 및 제2 서브 제어 회로(430)는 동일한 인버터를 사용할 수 있다.
또한, 상기 제2 서브 제어 회로는 직렬로 연결된 둘 이상의 제3 스위치 트랜지스터들을 포함하고, 상기 둘 이상의 제3 스위치 트랜지스터들 각각의 게이트에는 동일한 전압이 인가될 수 있다.
본 발명의 음의 전압을 이용한 저전력 회로는 무선 통신 장치들에서 잘 활용될 수 있다. 특히, 센서 네트워크, 애드혹 네트워크 등에 접속하는 모바일 기기들에서 상기 음의 전압을 이용한 저전력 회로가 잘 적용될 수 있다.
또한, 첨부된 도면들 및 상술한 실시예들에 기재된 회로들의 제작 방법 또한 본 발명의 범주에 속한다.
본 발명의 일 실시예에 따른 저전력 회로의 동작 방법 및 제작 방법은 다양한 컴퓨터 수단을 통하여 수행될 수 있는 프로그램 명령 형태로 구현되어 컴퓨터 판독 가능 매체에 기록될 수 있다. 상기 컴퓨터 판독 가능 매체는 프로그램 명령, 데이터 파일, 데이터 구조 등을 단독으로 또는 조합하여 포함할 수 있다. 상기 매체에 기록되는 프로그램 명령은 본 발명을 위하여 특별히 설계되고 구성된 것들이거나 컴퓨터 소프트웨어 당업자에게 공지되어 사용 가능한 것일 수도 있다. 컴퓨터 판독 가능 기록 매체의 예에는 하드 디스크, 플로피 디스크 및 자기 테이프와 같은 자기 매체(magnetic media), CD-ROM, DVD와 같은 광기록 매체(optical media), 플롭티컬 디스크(floptical disk)와 같은 자기-광 매체(magneto-optical media), 및 롬(ROM), 램(RAM), 플래시 메모리 등과 같은 프로그램 명령을 저장하고 수행하도록 특별히 구성된 하드웨어 장치가 포함된다. 프로그램 명령의 예에는 컴파일러에 의해 만들어지는 것과 같은 기계어 코드뿐만 아니라 인터프리터 등을 사용해서 컴퓨터에 의해서 실행될 수 있는 고급 언어 코드를 포함한다. 상기된 하드웨어 장치는 본 발명의 동작을 수행하기 위해 하나 이상의 소프트웨어 모듈로서 작동하도록 구성될 수 있으며, 그 역도 마찬가지이다.
이상과 같이 본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다.
그러므로, 본 발명의 범위는 설명된 실시예에 국한되어 정해져서는 아니되며, 후술하는 특허청구범위뿐만 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.

Claims (14)

  1. 대상 트랜지스터를 포함하는 전류 소스; 및
    상기 대상 트랜지스터의 게이트와 전기적으로 연결되고, 상기 전류 소스가 활성화(active) 모드로 동작하는 경우, 상기 대상 트랜지스터의 게이트에 양의 전압을 인가하고, 상기 전류 소스가 비활성화(inactive) 모드로 동작하는 경우, 상기 대상 트랜지스터의 게이트에 음의 전압을 인가하는 전류 소스 제어 회로
    를 포함하는 음의 전압을 이용한 저전력 회로.
  2. 제1항에 있어서,
    상기 전류 소스 제어 회로는
    커패시터를 포함하고,
    상기 전류 소스는
    상기 커패시터의 양단에 인가되는 전압에 의존하여 상기 활성화 모드 또는 상기 비활성화 모드 중 어느 하나로 진입하는 음의 전압을 이용한 저전력 회로.
  3. 제1항에 있어서,
    상기 전류 소스 제어 회로는
    제1 서브 제어 회로, 제2 서브 제어 회로 및 상기 제1 서브 제어 회로와 상기 제2 서브 제어 회로를 전기적으로 연결하는 커패시터를 포함하고,
    상기 제1 서브 제어 회로 및 상기 제2 서브 제어 회로는 상기 활성화 모드 또는 상기 비활성화 모드에 의존하여 상기 커패시터의 양단에 인가되는 전압을 결정하는 음의 전압을 이용한 저전력 회로.
  4. 제3항에 있어서,
    상기 제1 서브 제어 회로는
    제1 스위치 트랜지스터;
    상기 제1 스위치 트랜지스터와 전기적으로 연결된 제2 스위치 트랜지스터; 및
    상기 제1 스위치 트랜지스터의 게이트에 인가되는 전압을 상기 제2 스위치 트랜지스터의 게이트에 인가되는 전압으로 인버팅하는 인버터
    를 포함하는 음의 전압을 이용한 저전력 회로.
  5. 제4항에 있어서,
    상기 활성화 모드에서 상기 제1 스위치 트랜지스터는 턴-온되며, 상기 제2 스위치 트랜지스터는 턴-오프되고,
    상기 비활성화 모드에서 상기 제1 스위치 트랜지스터는 턴-오프되며, 상기 제2 스위치 트랜지스터는 턴-온되는 음의 전압을 이용한 저전력 회로.
  6. 제3항에 있어서,
    상기 제2 서브 제어 회로는
    직렬로 연결된 적어도 하나의 제3 스위치 트랜지스터;
    상기 적어도 하나의 제3 스위치 트랜지스터와 전기적으로 연결된 제4 스위치 트랜지스터; 및
    상기 적어도 하나의 제3 스위치 트랜지스터의 게이트에 인가되는 전압을 상기 제4 스위치 트랜지스터의 게이트에 인가되는 전압으로 인버팅하는 인버터
    를 포함하는 음의 전압을 이용한 저전력 회로.
  7. 제6항에 있어서,
    상기 활성화 모드에서 상기 적어도 하나의 제3 스위치 트랜지스터는 턴-온되며, 상기 제4 스위치 트랜지스터는 턴-오프되고,
    상기 비활성화 모드에서 상기 적어도 하나의 제3 스위치 트랜지스터는 턴-오프되며, 상기 제4 스위치 트랜지스터는 턴-온되는 음의 전압을 이용한 저전력 회로.
  8. 제6항에 있어서,
    상기 제2 서브 제어 회로는
    직렬로 연결된 둘 이상의 제3 스위치 트랜지스터들을 포함하고,
    상기 둘 이상의 제3 스위치 트랜지스터들 각각의 게이트에는 동일한 전압이 인가되는 음의 전압을 이용한 저전력 회로.
  9. 대상 트랜지스터를 포함하는 전류 소스; 및
    상기 대상 트랜지스터의 게이트와 전기적으로 연결되고, 상기 전류 소스가 활성화(active) 모드로 동작하는 경우, 상기 대상 트랜지스터의 게이트에 양의 전압을 인가하고, 상기 전류 소스가 비활성화(inactive) 모드로 동작하는 경우, 상기 대상 트랜지스터의 게이트에 음의 전압을 인가하는 전류 소스 제어 회로
    를 포함하고,
    상기 전류 소스 제어 회로는
    커패시터;
    스위치 신호 및 인버팅된 스위칭 신호를 기초로 상기 커패시터의 한 노드의 전압을 결정하는 제1 서브 제어 회로; 및
    상기 스위치 신호 및 상기 인버팅된 스위칭 신호를 기초로 상기 커패시터의 다른 노드의 전압을 결정하는 제2 서브 제어 회로
    를 포함하며,
    상기 전류 소스는
    상기 커패시터의 다른 노드의 전압에 의존하여 상기 활성화 모드 또는 상기 비활성화 모드 중 어느 하나로 진입하는 음의 전압을 이용한 저전력 회로.
  10. 제9항에 있어서,
    상기 전류 소스가 상기 활성화 모드로부터 상기 비활성화 모드로 천이되는 경우, 상기 커패시터의 양단에 걸리는 전압이 인버팅됨으로써 상기 대상 트랜지스터의 게이트에 음의 전압이 인가되는 음의 전압을 이용한 저전력 회로.
  11. 제9항에 있어서,
    상기 제1 서브 제어 회로는
    상기 스위칭 신호를 수신하는 제1 스위치 트랜지스터;
    상기 제1 스위치 트랜지스터의 드레인과 연결되고, 상기 인버팅된 스위칭 신호를 수신하는 제2 스위치 트랜지스터
    를 포함하고,
    상기 커패시터의 어느 한 노드는 상기 제1 스위치 트랜지스터의 드레인 또는 상기 제2 스위치 트랜지스터의 소스와 연결되는 음의 전압을 이용한 저전력 회로.
  12. 제9항에 있어서,
    상기 제2 서브 제어 회로는
    상기 스위칭 신호를 수신하는 적어도 하나의 제3 스위치 트랜지스터;
    상기 적어도 하나의 제1 스위치 트랜지스터 중 어느 하나의 드레인과 연결되고, 상기 인버팅된 스위칭 신호를 수신하는 제4 스위치 트랜지스터
    를 포함하고,
    상기 커패시터의 다른 한 노드는 상기 적어도 하나의 제1 스위치 트랜지스터 중 어느 하나의 드레인 또는 상기 제4 스위치 트랜지스터의 소스와 연결되는 음의 전압을 이용한 저전력 회로.
  13. 제12항에 있어서,
    상기 제2 서브 제어 회로는
    직렬로 연결된 둘 이상의 제3 스위치 트랜지스터들을 포함하고,
    상기 둘 이상의 제3 스위치 트랜지스터들 각각의 게이트에는 동일한 전압이 인가되는 음의 전압을 이용한 저전력 회로.
  14. 제9항에 있어서,
    상기 커패시터의 커패시턴스는 동적으로 조절되는 음의 전압을 이용한 저전력 회로.
KR1020120007883A 2012-01-26 2012-01-26 음의 전력을 이용하여 리키지 전력 소모를 줄이는 저전력 회로 Ceased KR20130086847A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020120007883A KR20130086847A (ko) 2012-01-26 2012-01-26 음의 전력을 이용하여 리키지 전력 소모를 줄이는 저전력 회로
US13/680,040 US9436202B2 (en) 2012-01-26 2012-11-17 Low power circuit for reducing leakage power using negative voltage

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120007883A KR20130086847A (ko) 2012-01-26 2012-01-26 음의 전력을 이용하여 리키지 전력 소모를 줄이는 저전력 회로

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020190012441A Division KR20190015437A (ko) 2019-01-31 2019-01-31 음의 전력을 이용하여 리키지 전력 소모를 줄이는 저전력 회로

Publications (1)

Publication Number Publication Date
KR20130086847A true KR20130086847A (ko) 2013-08-05

Family

ID=48869662

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120007883A Ceased KR20130086847A (ko) 2012-01-26 2012-01-26 음의 전력을 이용하여 리키지 전력 소모를 줄이는 저전력 회로

Country Status (2)

Country Link
US (1) US9436202B2 (ko)
KR (1) KR20130086847A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3123121A1 (fr) * 2021-05-19 2022-11-25 Stmicroelectronics (Grenoble 2) Sas Capteur de lumiere ambiante

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5539341A (en) * 1993-06-08 1996-07-23 National Semiconductor Corporation CMOS bus and transmission line driver having programmable edge rate control
US6424202B1 (en) * 1994-02-09 2002-07-23 Lsi Logic Corporation Negative voltage generator for use with N-well CMOS processes
JP4784018B2 (ja) 2001-08-20 2011-09-28 サンケン電気株式会社 半導体スイッチのゲート駆動回路
JP2005284710A (ja) * 2004-03-30 2005-10-13 Sanyo Electric Co Ltd 駆動回路
KR100666173B1 (ko) 2005-02-04 2007-01-09 삼성전자주식회사 네가티브로 제어되는 서브 워드라인 구조의 반도체 메모리장치 및 이의 구동방법
US7224204B2 (en) * 2005-03-08 2007-05-29 Linear Technology Corporation Method and circuit for driving a gate of a MOS transistor negative
KR20080036607A (ko) * 2005-12-08 2008-04-28 로무 가부시키가이샤 차지 펌프 회로, ｌｃｄ 드라이버 ｉｃ, 및 전자 기기
JP5078464B2 (ja) * 2007-06-29 2012-11-21 株式会社リコー チャージポンプ回路
JP4916964B2 (ja) * 2007-07-12 2012-04-18 ルネサスエレクトロニクス株式会社 Ｄｃ−ｄｃコンバータ、ドライバｉｃ、およびシステムインパッケージ
JP4682173B2 (ja) * 2007-07-12 2011-05-11 株式会社日立製作所 電圧駆動型半導体素子のドライブ回路及びインバータ装置
US7750689B1 (en) * 2008-12-24 2010-07-06 Stmicroelectronics, Pvt. Ltd. High voltage switch with reduced voltage stress at output stage
US20110018619A1 (en) * 2009-07-22 2011-01-27 Qualcomm Incorporated Integrated negative voltage generator
US8022730B2 (en) 2009-10-13 2011-09-20 Himax Technologies Limited Driving circuit with slew-rate enhancement circuit

Also Published As

Publication number Publication date
US20130193948A1 (en) 2013-08-01
US9436202B2 (en) 2016-09-06

Similar Documents

Publication Publication Date Title
US10897246B2 (en) Radio frequency switching circuitry with reduced switching time
JP4980588B2 (ja) 降圧型スイッチングレギュレータ、その制御回路、ならびにそれを用いた電子機器
JP2018042461A (ja) 単一インダクタ・マルチ出力（ｓｉｍｏ）ｄｃ−ｄｃコンバータ回路のための方法及び装置
US20130293282A1 (en) Charge-saving power-gate apparatus and method
KR101286241B1 (ko) 최대 전압 선택회로
US7414442B2 (en) Buffer circuit and integrated circuit
US8054122B2 (en) Analog switch with a low flatness operating characteristic
RU2406220C1 (ru) Схемное устройство и способ управления размахом напряжения
US20120294105A1 (en) Semiconductor device and memory system comprising the same
US20020131306A1 (en) Reducing level shifter standby power consumption
KR20220044019A (ko) 로우 드롭아웃 레귤레이터들을 포함하는 전자 장치
US9312755B2 (en) Charge pump power savings
CN103246209A (zh) 电源管理系统
JP2014107872A (ja) 半導体回路内の電力を制御するためのシステムおよび方法
CN103296974B (zh) 音圈马达驱动器中的自校准缓冲放大器及电阻修整网路
KR20130086847A (ko) 음의 전력을 이용하여 리키지 전력 소모를 줄이는 저전력 회로
KR102168634B1 (ko) 음의 전력을 이용하여 리키지 전력 소모를 줄이는 저전력 회로
KR101869752B1 (ko) 반도체 장치
KR20190015437A (ko) 음의 전력을 이용하여 리키지 전력 소모를 줄이는 저전력 회로
CN102621368A (zh) 振荡停止检测电路、半导体装置、钟表以及电子设备
JP4156368B2 (ja) アナログ信号処理回路を有するデジタルｃｍｏｓ集積回路のためのローカルな供給電圧発生器
CN203276160U (zh) 功率管理装置和处理器以及包括该装置的计算系统
JP2015046829A (ja) スイッチ回路
KR20180058612A (ko) 반도체 장치 및 그것의 동작 방법
KR20120111284A (ko) 반도체 장치의 드라이버 회로 및 그 제어 방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20120126

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20170123

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20120126

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20180517

Patent event code: PE09021S01D

AMND Amendment
E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20181128

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20180517

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

AMND Amendment
PX0901 Re-examination

Patent event code: PX09011S01I

Patent event date: 20181128

Comment text: Decision to Refuse Application

Patent event code: PX09012R01I

Patent event date: 20180717

Comment text: Amendment to Specification, etc.

PX0601 Decision of rejection after re-examination

Comment text: Decision to Refuse Application

Patent event code: PX06014S01D

Patent event date: 20190107

Comment text: Amendment to Specification, etc.

Patent event code: PX06012R01I

Patent event date: 20181226

Comment text: Decision to Refuse Application

Patent event code: PX06011S01I

Patent event date: 20181128

Comment text: Amendment to Specification, etc.

Patent event code: PX06012R01I

Patent event date: 20180717

Comment text: Notification of reason for refusal

Patent event code: PX06013S01I

Patent event date: 20180517

A107 Divisional application of patent
J201 Request for trial against refusal decision
PA0107 Divisional application

Comment text: Divisional Application of Patent

Patent event date: 20190131

Patent event code: PA01071R01D

PJ0201 Trial against decision of rejection

Patent event date: 20190131

Comment text: Request for Trial against Decision on Refusal

Patent event code: PJ02012R01D

Patent event date: 20190107

Comment text: Decision to Refuse Application

Patent event code: PJ02011S01I

Patent event date: 20181128

Comment text: Decision to Refuse Application

Patent event code: PJ02011S01I

Appeal kind category: Appeal against decision to decline refusal

Decision date: 20200128

Appeal identifier: 2019101000344

Request date: 20190131

J301 Trial decision

Free format text: TRIAL NUMBER: 2019101000344; TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20190131

Effective date: 20200128

PJ1301 Trial decision

Patent event code: PJ13011S01D

Patent event date: 20200128

Comment text: Trial Decision on Objection to Decision on Refusal

Appeal kind category: Appeal against decision to decline refusal

Request date: 20190131

Decision date: 20200128

Appeal identifier: 2019101000344