[go: up one dir, main page]

KR20130079031A - 반도체 칩 실장 장치 - Google Patents

반도체 칩 실장 장치 Download PDF

Info

Publication number
KR20130079031A
KR20130079031A KR1020120000272A KR20120000272A KR20130079031A KR 20130079031 A KR20130079031 A KR 20130079031A KR 1020120000272 A KR1020120000272 A KR 1020120000272A KR 20120000272 A KR20120000272 A KR 20120000272A KR 20130079031 A KR20130079031 A KR 20130079031A
Authority
KR
South Korea
Prior art keywords
semiconductor chip
chip
support plate
shuttle
chip support
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
KR1020120000272A
Other languages
English (en)
Inventor
오주영
유주현
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020120000272A priority Critical patent/KR20130079031A/ko
Priority to US13/618,755 priority patent/US20130167369A1/en
Publication of KR20130079031A publication Critical patent/KR20130079031A/ko
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • A—HUMAN NECESSITIES
    • A45—HAND OR TRAVELLING ARTICLES
    • A45C—PURSES; LUGGAGE; HAND CARRIED BAGS
    • A45C11/00—Receptacles for purposes not provided for in groups A45C1/00-A45C9/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • A—HUMAN NECESSITIES
    • A45—HAND OR TRAVELLING ARTICLES
    • A45C—PURSES; LUGGAGE; HAND CARRIED BAGS
    • A45C11/00—Receptacles for purposes not provided for in groups A45C1/00-A45C9/00
    • A45C11/002—Receptacles for purposes not provided for in groups A45C1/00-A45C9/00 for storing portable handheld communication devices, e.g. pagers or smart phones
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/53—Means to assemble or disassemble
    • Y10T29/5313—Means to assemble electrical device
    • Y10T29/53174—Means to fasten electrical component to wiring board, base, or substrate
    • Y10T29/53178—Chip component

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

반도체 칩 실장 장치가 개시된다. 반도체 칩 실장 장치는 솔더 범프가 일면에 제공된 반도체 칩을 배선 기판에 표면 실장하는 장치로서, 일 방향으로 직선이동 가능한 셔틀; 상기 셔틀의 상부에 제공되며, 상기 솔더 범프가 제공된 일면이 아래를 향하도록 상기 반도체 칩을 지지하는 칩 지지판; 상기 반도체 칩을 상기 칩 지지판으로부터 픽업하는 픽업 헤드; 및 상기 칩 지지판을 지지하며, 상기 픽업 헤드와 상기 반도체 칩의 충격력을 완화하는 완충 부재를 포함한다.

Description

반도체 칩 실장 장치{APPARATUS FOR MOUNTING SEMICONDUCTOR CHIP}
본 발명은 반도체 칩 실장 장치에 관한 것으로서, 보다 상세하게는 반도체 칩을 배선 기판에 표면 실장(Surface Mount)하는 장치에 관한 것이다.
반도체 칩은 고속화와 고집적화에 대한 요구에 따라 점차로 소형화되는 동시에, 입출력 핀(Input/Output Pin) 수가 증가하고 있다. 이에 따라, 반도체 칩의 실장 기술로 플립 칩 본딩(Flip Chip Bonding) 기술이 많이 적용되고 있다.
플립 칩 본딩 기술은 도전성 재질의 범프(Bump)를 이용하여 반도체 칩을 실장 수단에 직접 실장하는 기술로서, 기존의 와이어 본딩(wire bonding) 기술 및 테이프 배선 기판을 이용한 탭(TAB, Tape Automated Bonding) 기술에 비하여 고속화와 고집적화 그리고 소형화 등에 있어서 우수한 효과를 갖는다.
본 발명은 반도체 칩에 제공된 범프의 손상을 최소화할 수 있는 반도체 칩 실장 장치를 제공한다.
본 발명의 목적은 여기에 제한되지 않으며, 언급되지 않은 또 다른 목적들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
본 발명의 일 실시예에 따른 반도체 칩 이송 유닛은 솔더 범프가 일면에 제공된 반도체 칩을 이송하는 유닛으로, 일 방향으로 직선이동 가능한 셔틀; 상기 셔틀에 제공되고, 상기 솔더 범프가 제공된 일면이 아래를 향하도록 상기 반도체 칩을 지지하는 칩 지지판; 상기 반도체 칩을 상기 칩 지지판으로부터 픽업하는 픽업 헤드; 및 상기 칩 지지판을 지지하며, 상기 픽업 헤드와 상기 반도체 칩의 충격력을 완화하는 완충 부재를 포함한다.
본 발명의 일 실시예에 따른 반도체 칩 실장 장치는 솔더 범프가 일면에 제공된 반도체 칩을 공급하는 로딩부; 상기 로딩부로부터 상기 반도체 칩을 이송시키는 칩 이송 유닛; 및 상기 칩 이송 유닛으로부터 상기 반도체 칩을 픽업하고, 픽업된 상기 반도체 칩을 배선 기판에 표면 실장하는 실장 유닛을 포함하되, 상기 칩 이송 유닛은 일 방향으로 직선 이동가능한 셔틀; 상기 셔틀과 함께 이동하며, 상기 솔더 범프가 제공된 일면이 아래를 향하도록 상기 반도체 칩이 놓이는 칩 지지판; 상기 칩 지지판과 상기 셔틀 사이에 제공되며, 상기 반도체 칩의 픽업하는 상기 실장 유닛과 상기 반도체 칩의 충격력을 완화하는 완충 부재를 포함한다.
본 발명의 실시예에 의하면, 반도체 칩의 범프에 가해지는 충격이 흡수되므로 범프의 손상이 최소화될 수 있다.
도 1은 본 발명의 실시 예에 따른 반도체 칩 실장 장치를 보여주는 도면이다.
도 2는 도 1의 기판 공급 유닛을 보여주는 사시도이다.
도 3은 배선 기판을 보여주는 도면이다.
도 4는 도 1의 반도체 칩 공급 유닛을 보여주는 사시도이다.
도 5는 웨이퍼로부터 개별 단위로 분리된 반도체 칩들을 보여주는 도면이다.
도 6은 도 1의 이송 헤드 및 이송 헤드가 반도체 칩을 이송하는 과정을 나타내는 도면이다.
도 7은 도 1의 실장부를 나타내는 평면도이다.
도 8은 도 7의 칩 이송 유닛을 나타내는 단면도이다.
도 9는 도 7의 픽업 헤드들과 픽업 헤드들이 칩 지지판으로부터 반도체 칩을 픽업하는 과정을 나타내는 도면이다.
도 10은 도 7의 플럭스 조 및 반도체 칩이 플럭스에 침적되는 과정을 나타내는 도면이다.
도 11은 픽업 헤드가 배선 기판에 반도체 칩을 실장하는 과정을 나타내는 도면이다.
도 12는 픽업 헤드들이 칩 지지판으로부터 반도체 칩을 픽업하는 과정을 나타내는 도면이다.
도 13은 본 발명의 다른 실시예에 따른 칩 이송 유닛을 나타내는 단면도이다.
이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예에 따른 반도체 칩 실장 장치를 상세히 설명한다. 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략한다.
도 1은 본 발명의 실시 예에 따른 반도체 칩 실장 장치를 보여주는 도면이다.
도 1을 참조하면, 반도체 칩 실장 장치(1)는 로딩부(10), 실장부(20), 리플로잉부(30), 그리고 언로딩부(40)를 포함한다. 로딩부(10), 실장부(20), 리플로잉부(30), 그리고 언로딩부(40)는 제1방향(Ⅰ)을 따라 순차적으로 일렬로 배치될 수 있다. 이하, 상부에서 바라볼 때, 제1방향(Ⅰ)에 수직한 방향을 제2방향(Ⅱ)이라 하고, 제1방향(Ⅰ) 및 제2방향(Ⅱ)에 수직한 방향을 제3방향(Ⅲ)이라 한다.
로딩부(10)는 실장부(20)의 전방에 인접하게 배치되고, 반도체 칩(SC)과 배선 기판(PCB)을 실장부(20)로 공급한다. 반도체 칩(SC)은 솔더 범프를 가지는 플립 칩(Flip Chip)을 포함한다. 배선 기판(PCB)은 접속 패드와 회로 배선이 형성된 인쇄 회로 기판(Printed Circuit Board)일 수 있다. 실장부(20)는 반도체 칩(SC)을 배선 기판(PCB)에 표면 실장(Surface Mount)한다. 리플로잉부(30)는 실장부(20)의 후방에 인접하게 배치되고, 반도체 칩(SC)의 솔더 범프를 리플로우(Reflow)하여 배선 기판(PCB)의 접촉 패드와 접합시킨다. 언로딩부(40)는 리플로잉부(30)의 후방에 인접하게 배치되고, 반도체 칩(SC)이 접합된 배선 기판(PCB)을 언로딩한다. 이하, 각 구성에 대해 상세하게 설명한다.
로딩부(10)는 기판 공급 유닛(110), 검출기(130), 그리고 반도체 칩 공급 유닛(140)을 포함한다. 기판 공급 유닛(110)은 배선기판(PCB)을 실장부(20)에 공급한다. 검출기(130)는 기판 공급 유닛(110)의 일측에 배치되고, 배선 기판(PCB)상의 리젝 마크(Reject Mark)를 판독한다. 리젝 마크는 배선 기판(PCB)상의 반도체 칩 실장 영역의 불량 여부를 표시하는 마크이다. 반도체 칩 공급 유닛(140)은 제2방향(Ⅱ)을 따라 기판 공급 유닛(110)의 일측에 배치될 수 있다. 반도체 칩 공급 유닛(140)은 반도체 칩(SC)을 반도체 칩 이송부(30)로 공급한다.
도 2는 도 1의 기판 공급 유닛을 보여주는 사시도이다. 도 2를 참조하면, 기판 공급 유닛(110)은 로더(111)와 컨베이어(121)를 포함한다. 로더(111)는 배선 기판(PCB)을 로딩하고, 컨베이어(121)로 배선 기판(PCB)을 전달한다. 컨베이어(121)는 배선 기판(PCB)을 실장부(20)로 운반한다.
로더(111)는 매거진 방식, 즉 매거진(112)에 제공된 슬롯(113)에 삽입하는 방식으로 배선 기판(PCB)을 로딩한다. 로더(111)는 매거진(112), 리프트 테이블(114), 푸셔(116)을 포함한다. 매거진(112)은 제1방향(Ⅰ)을 따라 전방부 및 후방부, 그리고 상부가 개방된 통 향상으로 제공되며, 내부에는 배선 기판(PCB)을 수용하는 슬롯(113)들이 제3방향(Ⅲ)을 따라 형성된다.
매거진(112)은 리프트 테이블(114)에 탑재되고, 리프트 테이블(114)은 구동 수단에 의해 상승 또는 하강할 수 있다. 푸셔(116)는 매거진(112)의 전방에 배치되고, 매거진(112)에 수용된 배선 기판(PCB)을 제1방향(Ⅰ)으로 밀어 인출한다. 매거진(112) 내의 제1높이에 위치한 배선 기판(PCB)이 푸셔(116)에 의해 인출된 후, 매거진(112)은 구동 수단에 의해 상승하고, 푸셔(116)는 매거진(112) 내의 제2높이, 즉 제1높이 아래에 위치한 배선 기판(PCB)을 인출한다.
컨베이어(121)는 제1방향(Ⅰ)을 따라 매거진(112)의 후방에 인접하게 배치된다. 컨베이어((121)는 제1방향(Ⅰ)을 따라 평향하게 이격된 롤러(122a, 122b)들과 롤러(122a, 122b)들에 감긴 컨베이어 벨트(124)를 포함한다. 컨베이어 밸트(124)에는 매거진(112)으로부터 인출된 배선 기판(PCB)이 놓인다. 컨베이어 벨트(124) 중 상측에 위치한 부분은 롤러(122a, 122b)들의 시계방향 회전에 의해 제1방향(Ⅰ)으로 이동하고, 이에 의해 컨베이어 벨트(124)에 놓인 배선 기판(PCB)이 제1방향(Ⅰ)으로 이동된다. 컨베이어(121)의 후단에는 배선기판 지지부(310)가 배치되고, 배선기판(PCB)은 컨베이어(121)에 의해 배선기판 지지부(310)로 운반된다.
검출기(130)는 컨베이어(121)의 일측 상부에 배치되고, 컨베이어(121)에 의해 운반되는 배선 기판(PCB)상의 리젝 마크를 판독한다. 도 3에 도시된 바와 같이, 리젝 마크(RM)들은 배선 기판(PCB)의 상부 영역에 일렬로 제공되고, 리젝 마크(RM)들의 아래에는 복수 개의 반도체 칩 실장 영역(A)들이 제공된다. 각각의 반도체 칩 실장 영역(A)들에는 반도체 칩의 솔더 범프가 접합되는 복수개의 접속 패드(B)들이 제공된다. 리젝 마크(RM)들은 반도체 칩 실장 영역(A)들에 대응하는 수만큼 제공되며, 리젝 마크(RM)들은 반도체 칩 실장 영역(A)들의 불량 여부를 표시한다. 예를 들어, 검정색(Black)의 제 1 리젝 마크(RM1)는 해당 반도체 칩 실장 영역(A)이 불량임을 표시하고, 흰색(White)의 제 2 리젝 마크(RM2)는 해당 반도체 칩 실장 영역(A)이 양호함을 표시한다.
검출기(130)가 배선 기판(PCB)의 리젝 마크(RM)들을 판독하면, 어떤 반도체 칩 실장 영역(A)이 불량 상태인가를 확인할 수 있다. 그리고 검출기(130)의 판독 결과가 실장부(20)로 전송되면 실장부(20)는 불량 상태의 반도체 칩 실장 영역(A)에는 반도체 칩을 실장하지 않고, 양호한 상태의 반도체 칩 실장 영역(A)에만 반도체 칩을 실장할 수 있다.
도 4는 도 1의 반도체 칩 공급 유닛을 보여주는 사시도이다. 도 4를 참조하면, 반도체 칩 공급 유닛(140)은 실장부(20)에 반도체 칩을 공급한다. 반도체 칩 공급 유닛(140)은 웨이퍼 카세트(141), 웨이퍼 이송기(146), 웨이퍼 지지부(152), 테이프 확장기(154), 그리고 이송 헤드(160)를 포함한다.
웨이퍼 카세트(141)는 카세트 지지대(142)에 놓인다. 카세트(141) 내부에는 웨이퍼(W)가 수납되는 슬롯(141a)들이 제공된다. 슬롯(141a)들에 수납되는 웨이퍼(W)는 팹(FAB) 공정, 백 그라인딩(Back Grinding) 공정, 그리고 소잉(Sawing) 공정이 진행된 웨이퍼일 수 있다. 즉, 웨이퍼(W)의 배면에는 다이싱용 자외선 테이프가 부착되고, 웨이퍼(W)의 가장자리는 웨이퍼 링(WR)에 의해 지지된다. 웨이퍼(W)에 형성된 반도체 칩들(SC)은, 도 5에 도시된 바와 같이, 소잉 공정에 의해 개별 반도체 칩(SC) 단위로 분리되어 있다. 반도체 칩(SC)의 상면에는 복수 개의 솔더 범프(SB)가 제공된다. 이하, 솔더 범프(SB)가 제공된 반도체 칩(SC)의 일면을 범프면이라하고, 범프면과 대향하며 솔더 범프(SB)가 제공되지 않은 반도체 칩(SC)의 타면을 흡착면이라 한다.
웨이퍼 이송기(146)는 웨이퍼 카세트(141)로부터 웨이퍼(W)를 인출하여 탑재 레일(144)에 놓는다. 탑재 레일(144)의 하부에는 자외선 조사 장치(156)가 설치될 수 있다. 자외선 조사 장치(156)는 웨이퍼(W)의 배면에 부착된 다이싱용 자외선 테이프에 자외선을 조사하여 테이프의 접착력을 약화시킨다.
웨이퍼 지지부(152)는 탑재 레일(144)의 일 측에 배치된다. 탑재 레일(144)에 놓여지는 웨이퍼(W)는 웨이퍼 이송기(146)에 의하여 웨이퍼 지지부(152)로 이송되며, 웨이퍼 지지부(152)에 지지된다. 웨이퍼 지지부(152)의 상단에는 테이프 확장기(154)가 제공된다. 테이퍼 확장기(154)는 웨이퍼 상의 반도체 칩(SC)을 용이하게 픽업하기 위해 웨이퍼 링을 잡아당겨 다이싱용 자외선 테이프를 확장시킨다.
이송 헤드(160)는 웨이퍼 지지부(152)와 실장부(20) 사이에 배치된다. 이송 헤드(160)는 웨이퍼(W)에 제공된 반도체 칩(SC)을 개별단위로 픽업하여 실장부(20)에 전달한다.
도 6은 도 1의 이송 헤드 및 이송 헤드가 반도체 칩을 이송하는 과정을 나타내는 도면이다.
도 6을 참조하면, 이송 헤드(160)는 플립 헤드(160a)와 랜딩 헤드(160b)를 포함한다.
플립 헤드(160a)는 웨이퍼(W)에 제공된 반도체 칩(SC)을 픽업하고, 픽업된 반도체 칩(SC)을 플립(Flip)시킨다. 플립 헤드(160a)는 웨이퍼(W) 상부와 반도체 칩(SC)이 플립되는 지점(P) 사이 구간을 이동할 수 있다. 플립 헤드(160a)는 몸체(161), 플립 로드(162), 그리고 축 로드(163)를 포함한다. 플립 로드(162)는 몸체(161)의 일 단에 제공되며, 몸체(161)에 대해 상대 이동하여 그 끝단의 위치가 변경될 수 있다. 플립 로드(162)의 바닥면에는 흡착홀이 형성된다. 반도체 칩(SC)을 픽업하는 경우, 흡착홀은 감압되어 반도체 칩(SC)의 범프면을 흡착한다. 흡착홀은 플립 헤드(160a)가 반도체 칩(SC)을 유지하는 동안 감압상태로 유지된다. 몸체(161)의 상단에는 축 로드(163)가 제공된다. 몸체(161)는 축 로드(163)를 중심으로 회전가능하도록 제공된다. 몸체(161)은 축 로드(163)를 중심으로 180°회전하여, 반도체 칩(SC)의 범프면이 하부를 향하도록 반도체 칩(SC)을 플립한다.
랜딩 헤드(160b)는 플립 헤드(160a)와 실장부(도 1의 20) 사이에 배치된다. 랜딩 헤드(160b)는 플립 헤드(160a)에 의해 플립된 반도체 칩(SC)을 전달받아 실장부(20)에 전달한다. 랜딩 헤드(160b)는 몸체(166)와 랜딩 로드(167)를 포함한다. 랜딩 로드(167)는 몸체(166)에 대해 상대 이동하며, 저면의 높이가 변경될 수 있다. 랜딩 로드(167)의 저면에는 흡착홀이 제공된다. 흡착홀은 감압되어 반도체 칩(SC)의 흡착면을 흡착한다.
도 7은 도 1의 실장부를 나타내는 평면도이고, 도 8은 도 7의 칩 이송 유닛을 나타내는 단면도이다.
도 7 및 도 8을 참조하면, 실장부(20)는 칩 이송 유닛(200), 실장 유닛(300), 플럭스 조(410), 광학 검사 유닛(420), 그리고 배선 기판 지지부(430)를 포함한다.
칩 이송 유닛(200)은 랜딩 헤드(도 6의 160b)에서 전달된 반도체 칩(SC)을 일 방향으로 이송한다. 칩 이송 유닛(200)은 제1방향(Ⅰ)으로 반도체 칩(SC)을 이송할 수 있다. 칩 이송 유닛(200)은 가이드 레일(210), 셔틀(220), 칩 지지판(230), 그리고 완충부재(240)를 포함한다. 가이드 레일(210)은 서로 나란하게 제1방향(Ⅰ)으로 직선 배치된다. 셔틀(220)은 두께가 얇은 직사각 판으로 제공되며, 가이드 레일(210)에 설치된다. 셔틀(220)은 가이드 레일(210)을 따라 제1방향(Ⅰ)으로 직선 이동할 수 있다.
셔틀(220)의 상부에는 칩 지지판(230)이 배치된다. 칩 지지판(230)은 셔틀(220)의 상면으로부터 소정 간격 이격하여 위치한다. 칩 지지판(230)은 사각 형상의 얇은 판으로 제공된다. 칩 지지판(230)의 상면에는 반도체 칩(SC)이 놓인다. 반도체 칩(SC)은 범프면이 아래을 향하도록 놓이며, 솔더 범프(SB)는 칩 지지판(230)의 상면과 접촉한다. 칩 지지판(230)은 반도체 칩(SC)보다 넓은 면적을 가질 수 있다. 칩 지지판(230)은 복수 개 제공되며, 서로 이격하여 일렬 배치될 수 있다. 칩 지지판(230)은 연성 재질로 제공될 수 있다. 칩 지지판(230)은 실리콘 재질로 제공될 수 있다. 상술한 칩 지지판(230)의 재질은 칩 지지판(230)과 솔더 범프(SB)의 충돌로 인한 손상을 최소화한다.
완충 부재(240)는 셔틀(220)과 칩 지지판(210) 사이에 제공된다. 완충 부재(240)는 칩 지지판(230)을 셔틀(220)에 고정하며, 칩 지지판(230)을 지지한다. 완충 부재(240)는 반도체 칩(SC)에 가해지는 힘에 의한 칩 지지판(230)과 솔더 범프(SB)의 충격력을 완화한다. 완충 부재(240)는 스프링을 포함한다. 스프링(240)의 상단은 칩 지지판(230)에 고정되고, 하단은 셔틀(220)에 고정된다. 칩 지지판(230)들 각각에는 스프링(240)이 복수 개 제공될 수 있다. 스프링(240)들은 병렬 배치되어 하나의 칩 지지판(230)을 지지한다. 스프링(240)들은 칩 지지판(230)의 서로 상이한 영역을 지지한다. 제1스프링(241)은 칩 지지판(230)의 제1영역을 지지하고, 제2스프링(242)은 칩 지지판(230)의 제2영역을 지지한다. 칩 지지판(230)의 제1영역과 제2영역은 서로 상이한 영역이다. 병렬 배치된 스프링(241, 242)들은 칩 지지판(230)의 중심에서 편향된 방향으로 힘이 작용하는 경우, 칩 지지판(230)이 한쪽으로 기울어지는 것을 방지한다. 때문에, 반도체 칩(SC)은 수평 상태를 유지할 수 있다. 칩 지지판(230)을 지지하기 위해 제공되는 스프링(240)들의 개수는 다양하게 변경가능하다.
실장 유닛(300)은 칩 지지판(230)에 놓인 반도체 칩(SC)을 픽업 및 운반한다. 실장 유닛(300)은 제2방향(Ⅱ)으로 반도체 칩(SC)을 운반한다. 실장 유닛(300)은 제1가이드 로드(310), 제2가이드 로드(320), 이동 블럭(330), 그리고 픽업 헤드(340)를 포함한다.
제1가이드 로드(310)는 한 쌍 제공되며, 제2방향(Ⅱ)으로 서로 나란하게 배치된다. 제1가이드 로드(310)들은 제2방향(Ⅱ)으로 그 일단이 가이드 레일(210)의 전방에 위치하고, 타단이 배선 기판 지지부(430)의 후방에 위치한다. 제2가이드 로드(320)는 제1가이드 로드(310)들 사이에 위치하며, 그 길이방향이 제1방향(Ⅰ)과 나란하게 배치된다. 제2가이드 로드(320)의 양 끝단은 제1가이드 로드(310)들을 따라 이동가능하도록 제1가이드 로드(310)들에 각각 결합한다. 구동 부재(미도시)의 구동에 의해 제2가이드 로드(320)는 제1가이드 로드(310)들을 따라 제2방향(Ⅱ)으로 직선 이동할 수 있다. 제2가이드 로드(320)에는 이동 블럭(330)이 제공된다. 이동 블럭(330)은 구동 부재(미도시)의 구동에 의해 제2가이드 로드(320)를 따라 제1방향(Ⅰ)으로 이동할 수 있다.이동 블럭(330)에는 픽업 헤드(340)들이 장착된다.
도 9는 도 7의 픽업 헤드들과 픽업 헤드들이 칩 지지판으로부터 반도체 칩을 픽업하는 과정을 나타내는 도면이다. 도 7 및 도 9를 참조하면, 픽업 헤드(340)들은 복수 개 제공되며, 제1방향(Ⅰ)으로 일렬 배치된다. 픽업 헤드(340)들은 칩 지지판(230)들에 대응하는 개수로 제공될 수 있으며, 칩 지지판(230)들의 간격에 대응하여 이격될 수 있다. 픽업 헤드(340)들은 몸체(341)와 픽업 로드(342)들을 포함한다. 몸체(341)는 이동 블럭(330)의 저면에 고정 설치된다. 몸체(341)는 그 길이방향이 제3방향(Ⅲ)으로 배치될 수 있다. 몸체(341)의 하부에는 픽업 로드(342)가 제공된다. 픽업 로드(342)들은 몸체(341)에 대해 제3방향(Ⅲ)으로 상대 이동한다. 이에 의해, 픽업 로드(342)들의 하단부 높이는 변경될 수 있다. 픽업 로드(342)들의 저면에는 흡착홀(미도시)이 형성된다. 흡착홀은 감압되어 반도체 칩(SC)의 흡착면을 흡착할 수 있다. 픽업 헤드(340)가 반도체 칩(SC)을 흡착하는 동안 흡착홀은 감압 상태를 유지한다. 픽업 헤드(340)들은 동시에, 또는 개별적으로 제어가능하다. 픽업 로드(342)들은 동시에 또는 개별적으로 제3방향으로 이동할 수 있고, 흡착홀들은 개별적으로 또는 동시에 감압될 수 있다.
플럭스 조(410)는 제2방향(Ⅱ)으로 가이드 레일(210)과 배선 기판 지지부(430) 사이에 위치한다.
도 10은 도 7의 플럭스 조 및 반도체 칩이 플럭스에 침적되는 과정을 나타내는 도면이다. 도 7 및 도 10을 참조하면, 플럭스 조(410)에는 상면이 개방된 수용부(411)가 내부에 형성된다. 수용부(411)에는 플럭스(Flux, F)가 채워진다. 픽업 헤드(340)들에 흡착된 반도체 칩(SC)들은 배선 기판(PCB)의 접촉 패드들에 접합되기 전, 플럭스(F)에 침적된다. 반도체 칩(SC)은 솔더 범프(SB)에 플럭스(F)가 충분히 도포되도록 침적된다. 플럭스(F)는 솔더 범프(SB)에 형성된 산화막을 제거한다. 그리고, 반도체 소자(SC)가 배선 기판(PCB) 표면에 실장될 때, 플럭스(F)는 솔더 범프(SB)를 배선 기판(PCB)의 접속 패드에 가접합한다.
광학 검사 유닛(430)은 제1방향(Ⅰ)으로 플럭스 조(410)의 일측에 위치한다. 광학 검사 유닛(430)은 배선 기판(PCB)상의 반도체 칩 실장 영역의 기준 위치 정보와 픽업 헤드(340)에 흡착된 반도체 칩(SC)의 솔더 범프(SB)의 위치에 관한 정보를 판독한다. 판독된 위치 정보에 기초하여 반도체 칩(SC)의 솔더 범프(SC)들은 배선 기판(PCB)의 접속 패드에 정렬될 수 있다. 광학 검사 유닛(430)으로 카메라가 사용될 수 있다.
제어부(미도시)는 픽업 헤드(340)가 반도체 칩(SC)을 픽업하고, 픽업된 반도체 칩(SC)을 플럭스(F)에 침적 및 솔더 범프(SB)를 광학 검사하며, 광학 검사가 수행된 반도체 칩(SC)을 배선 기판(PCB)의 접속 패드에 실장하는 공정이 순차적으로, 그리고 연속적으로 수행되도록 픽업 헤드(340), 이동 블록(330), 그리고 제2가이드 로드(320)의 움직임을 제어한다.
상술한 바와 같은 구성을 가지는 반도체 칩 실장 장치를 이용하여 배선기판의 접속 패드에 반도체 칩을 실장하는 방법을 설명하면 다음과 같다.
도 1 및 도 2를 참조하면, 로딩부(10)에 배치된 컨베이어(121)로부터 배선 기판 이송 레일(431)로 배선 기판(PCB)이 공급된다. 배선 기판(PCB)은 이송 그립퍼(432)에 의해 실장 공정이 진행되는 위치로 이동된다.
도 4를 참조하면, 웨이퍼 이송기(146)는 웨이퍼 카세트(141)에 수납된 웨이퍼(W)를 인출하여 웨이퍼 지지부(152)에 제공한다. 웨이퍼(W)상에는 상면이 상부를 향하도록 반도체 칩(SC)이 제공된다. 도 6을 참조하면, 플립 헤드(160a)는 플립 로드(162)가 하강하여 웨이퍼에 제공된 반도체 칩(SC)을 픽업한다. 플립 로드(162)는 저면에 형성된 흡착홀이 감압되어 반도체 칩(SC)의 솔더 범프(SB)를 흡착한다. 반도체 칩(SC)을 유지한 플립 헤드(160a)는 반도체 칩 전달 위치(P)로 이동한다. 전달 위치(P)에서 플립 헤드(SC)는 축 로드(163)를 중심으로 180°회전되어 반도체 칩(SC)의 상면이 하부를 향하도록 반도체 칩(SC)을 플립한다. 랜딩 헤드(160b)는 전달 위치(P)로 이동하여, 플립된 반도체 칩(SC)을 전달받는다. 랜딩 로드(167)의 저면에 형성된 흡착홀이 감압되어 반도체 칩(SC)의 상면과 대향하는 타면을 흡착한다. 반도체 칩(SC)을 흡착한 랜딩 헤드(160b)는 반도체 칩(SC)을 칩 지지판(230)에 안착시킨다. 셔틀(220)은 가이드 레일(210)을 따라 제1방향(Ⅰ)으로 이동하여 반도체 칩(SC)을 이송한다.
도 7 및 도 9과 같이, 픽업 헤드(340)는 반도체 칩(SC)의 상부에 위치하고, 픽업 로드(342)가 하강한다. 픽업 로드(342)의 저면은 반도체 칩(SC)의 흡착면과 접촉한다. 픽업 로드(342)는 반도체 칩(SC)을 흡착하여 칩 지지판(230)으로부터 픽업한다. 제2가이드 로드(320)가 제2방향(Ⅱ)으로 이동하여 도 10과 같이, 픽업 헤드(340)가 플럭스 조(410)의 상부에 위치하며, 픽업 로드(342)가 승강하여 반도체 칩(SC)의 솔더 범프(SB)를 플럭스(F)에 침적시킨다. 그리고, 픽업 헤드(340)는 이동 블럭(330)과 제2가이드 로드(320)의 이동에 의해 광학 검사 유닛의 상부에 위치하고, 광학 검사 유닛(420)은 반도체 칩(SC)의 솔더 범프(SB)의 위치에 관한 정보를 판독한다. 광학 검사가 완료된 반도체 칩(SC)은 판독된 솔더 범프의 위치 정보에 기초하여 도 11과 같이 배선 기판(PCB) 표면에 실장된다.
반도체 칩(SC)이 칩 지지판(230)에 안착되는 과정 및 반도체 칩(SC)이 칩 지지판(230)으로부터 픽업되는 과정에서 반도체 칩(SC) 및 솔더 범프(SB)는 랜딩 로드(167)와 픽업 로드(342)에 의해 소정 압력으로 눌러지게 된다. 랜딩 로드(167)와 픽업 로드(342)가 누르는 힘이 그대로 반도체 칩(SC)과 솔더 범프(SB)에 전달될 경우, 상대적으로 작은 전단(shear) 값을 갖는 솔더 범프(SB)는 칩 지지판(230)과의 충격으로 반도체 칩(SC)으로부터 빠지거나 손상(damage)된다. 완충 부재(240)는 랜딩 로드(167) 또는 픽업 로드(342)가 반도체 칩(SC)을 누르는 힘을 완화시켜 솔더 범프(SB)와 칩 지지판(230)의 충격력을 완화한다. 구체적으로, 도 12와 같이 픽업 로드(342)가 반도체 칩(SC)을 누르는 힘에 의해 완충 부재(240)가 수축하여 칩 지지판(230)이 아래로 이동하므로, 솔더 범프(SB)와 칩 지지판(230) 사이에 발생하는 충격력이 상대적으로 감소된다.
도 13은 본 발명의 다른 실시예에 따른 칩 이송 유닛을 나타내는 단면도이다. 도 13을 참조하면, 칩 지지판(230)들과 셔틀(220) 사이에는 패드(240')가 제공된다. 패드(240')는 완충 재질로 제공된다. 패드(240')는 칩 지지판(230)에 상응하는 면적을 가질 수 있다. 패드(240')는 반도체 칩(SC)이 칩 지지판(230)에 안착되는 과정, 그리고 반도체 칩(230)이 칩 지지판(230)으로부터 픽업되는 과정에서 솔더 범프(SB)와 칩 지지판(230) 사이의 충격력을 완화하여 솔더 범프(SB)의 빠짐 및 손상을 예방한다.
이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 발명에 개시된 실시 예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시 예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
10: 로딩부 20: 실장부
30: 리플로잉부 40: 언로딩부
200: 칩 이송 유닛 210: 가이드 레일
220: 셔틀 230: 칩 지지판
240: 완충부재 300: 실장 유닛
410: 플럭스 조 420: 광학 검사 유닛
430: 배선 기판 지지부 PCB: 배선 기판
SC: 반도체 칩 SB: 솔더 범프

Claims (10)

  1. 솔더 범프가 일면에 제공된 반도체 칩을 이송하는 유닛에 있어서,
    일 방향으로 직선이동 가능한 셔틀;
    상기 셔틀에 제공되고, 상기 솔더 범프가 제공된 일면이 아래를 향하도록 상기 반도체 칩을 지지하는 칩 지지판;
    상기 반도체 칩을 상기 칩 지지판으로부터 픽업하는 픽업 헤드; 및
    상기 칩 지지판을 지지하며, 상기 픽업 헤드와 상기 반도체 칩의 충격력을 완화하는 완충 부재를 포함하는 반도체 칩 이송 유닛.
  2. 제 1 항에 있어서,
    상기 픽업 헤드는 상기 솔더 범프가 제공된 일면에 대향하는 상기 반도체 칩의 타면을 흡착하며,
    상기 완충 부재는
    상기 칩 지지판과 상기 셔틀 사이에 제공되며, 상기 칩 지지판을 지지하는 스프링을 포함하는 반도체 칩 이송 유닛.
  3. 제 2 항에 있어서,
    상기 스프링은
    상기 칩 지지판의 제1영역을 지지하는 제1스프링; 및
    상기 제1영역과 상이한 상기 칩 지지판의 제2영역을 지지하는 제2스프링을 포함하는 반도체 칩 이송 유닛.
  4. 제 1 항에 있어서,
    상기 픽업 헤드는 상기 솔더 범프가 제공된 일면과 대향하는 상기 반도체 칩의 타면을 흡착하며,
    상기 완충 부재는
    상기 칩 지지판과 상기 셔틀 사이에서 상기 칩 지지판을 지지하는 완충 재질의 패드를 포함하는 반도체 칩 이송 유닛.
  5. 제 1 항 내지 제 4 항 중 어느 하나의 항에 있어서,
    상기 칩 지지판은 복수 개가 일렬 배치되고,
    상기 완충 부재는 상기 칩 지지판들 하부에 각각 제공되는 반도체 칩 이송 유닛.
  6. 솔더 범프가 일면에 제공된 반도체 칩을 공급하는 로딩부;
    상기 로딩부로부터 상기 반도체 칩을 이송시키는 칩 이송 유닛; 및
    상기 칩 이송 유닛으로부터 상기 반도체 칩을 픽업하고, 픽업된 상기 반도체 칩을 배선 기판에 표면 실장하는 실장 유닛을 포함하되,
    상기 칩 이송 유닛은
    일 방향으로 직선 이동가능한 셔틀;
    상기 셔틀과 함께 이동하며, 상기 솔더 범프가 제공된 일면이 아래를 향하도록 상기 반도체 칩이 놓이는 칩 지지판;
    상기 칩 지지판과 상기 셔틀 사이에 제공되며, 상기 반도체 칩의 픽업하는 상기 실장 유닛과 상기 반도체 칩의 충격력을 완화하는 완충 부재를 포함하는 반도체 칩 실장 장치.
  7. 제 6 항에 있어서,
    상기 칩 지지판과 상기 셔틀 사이에 제공되며, 상기 칩 지지판을 지지하는 스프링을 포함하는 반도체 칩 실장 장치.
  8. 제 6 항에 있어서,
    상기 스프링은 복수 개가 병렬 배치되는 반도체 칩 실장 장치.
  9. 제 6 항에 있어서,
    상기 완충 부재는
    상기 칩 지지판과 상기 셔틀 사이에서 상기 칩 지지판을 지지하는 완충 재질의 패드를 포함하는 반도체 칩 실장 장치.
  10. 제 6 항 내지 제 9 항 중 어느 하나의 항에 있어서,
    상기 칩 지지판은 복수 개가 상기 셔틀의 상부에서 일렬 배치되고,
    상기 완충 부재는 상기 칩 지지판들 하부에 각각 제공되는 반도체 칩 실장 장치.
KR1020120000272A 2012-01-02 2012-01-02 반도체 칩 실장 장치 Withdrawn KR20130079031A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020120000272A KR20130079031A (ko) 2012-01-02 2012-01-02 반도체 칩 실장 장치
US13/618,755 US20130167369A1 (en) 2012-01-02 2012-09-14 Apparatuses for mounting semiconductor chips

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120000272A KR20130079031A (ko) 2012-01-02 2012-01-02 반도체 칩 실장 장치

Publications (1)

Publication Number Publication Date
KR20130079031A true KR20130079031A (ko) 2013-07-10

Family

ID=48693670

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120000272A Withdrawn KR20130079031A (ko) 2012-01-02 2012-01-02 반도체 칩 실장 장치

Country Status (2)

Country Link
US (1) US20130167369A1 (ko)
KR (1) KR20130079031A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180095874A (ko) * 2015-12-15 2018-08-28 상하이 마이크로 일렉트로닉스 이큅먼트(그룹) 컴퍼니 리미티드 칩-본딩 시스템 및 방법
KR102102058B1 (ko) * 2018-11-07 2020-04-17 한국광기술원 마이크로 led용 칩 이송장치 및 이송방법
US11355365B2 (en) 2017-12-01 2022-06-07 Samsung Electronics Co., Ltd. Transfer apparatus of an electronic component

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102010048043A1 (de) 2010-10-15 2012-04-19 Ev Group Gmbh Vorrichtung und Verfahren zur Prozessierung von Wafern
KR101923531B1 (ko) 2011-12-23 2018-11-30 삼성전자주식회사 반도체 칩 본딩 장치
TWI582028B (zh) * 2014-01-03 2017-05-11 緯創資通股份有限公司 導引組裝料件系統及其導引料件台
CN107134418B (zh) * 2016-02-29 2020-02-18 上海微电子装备（集团）股份有限公司 倒装芯片键合装置及键合方法
CN107887293B (zh) 2016-09-30 2020-06-16 上海微电子装备（集团）股份有限公司 一种批处理键合装置及键合方法
CN109545732B (zh) * 2018-12-13 2024-12-27 天津力矩自动化科技有限公司 一种用于芯片排片机的负压结构

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62114289A (ja) * 1985-11-14 1987-05-26 松下電器産業株式会社 電子部品の装着方法および装置
JPH07109957B2 (ja) * 1988-06-21 1995-11-22 松下電器産業株式会社 電子部品装着方法
JPH02303200A (ja) * 1989-05-18 1990-12-17 Hitachi Ltd 電子部品装着装置
JPH06338700A (ja) * 1993-05-31 1994-12-06 Sony Corp 実装装置
JP3313224B2 (ja) * 1994-01-25 2002-08-12 松下電器産業株式会社 電子部品実装装置
JP3469652B2 (ja) * 1994-09-26 2003-11-25 富士機械製造株式会社 電子部品装着装置
US5651176A (en) * 1995-06-30 1997-07-29 Ma Laboratories, Inc. Vibratory feeder trays and synchronous mass production apparatus for circuit board fabrication
JP3146345B2 (ja) * 1996-03-11 2001-03-12 アムコー テクノロジー コリア インコーポレーティド バンプチップスケール半導体パッケージのバンプ形成方法
JP4023851B2 (ja) * 1996-06-27 2007-12-19 松下電器産業株式会社 電子部品実装方法
US5985064A (en) * 1996-11-28 1999-11-16 Matsushita Electric Industrial Co., Ltd. Chip compression-bonding apparatus and method
JP3255062B2 (ja) * 1997-01-17 2002-02-12 松下電器産業株式会社 電子部品装着装置
EP0960555B1 (en) * 1997-02-17 2002-01-16 Matsushita Electric Industrial Co., Ltd. Method and apparatus for mounting electronic components
JP3907786B2 (ja) * 1997-06-16 2007-04-18 松下電器産業株式会社 電子部品実装方法及び装置
US6298547B1 (en) * 1997-09-25 2001-10-09 Matsushita Electric Industrial Co., Ltd. Apparatus for holding component, apparatus for mounting component, and method for mounting component
JP4190611B2 (ja) * 1998-03-13 2008-12-03 パナソニック株式会社 部品装着方法、及び部品装着装置
JP3768038B2 (ja) * 1999-08-06 2006-04-19 株式会社日立ハイテクインスツルメンツ 電子部品装着装置及び電子部品装着装置の装着ヘッド
JP2001237596A (ja) * 2000-02-24 2001-08-31 Matsushita Electric Ind Co Ltd 電子部品実装装置および電子部品実装方法
JP4443883B2 (ja) * 2003-09-17 2010-03-31 パナソニック株式会社 チップのピックアップ方法
KR101619466B1 (ko) * 2010-03-26 2016-05-11 삼성전자주식회사 반도체 소자 실장 장치

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180095874A (ko) * 2015-12-15 2018-08-28 상하이 마이크로 일렉트로닉스 이큅먼트(그룹) 컴퍼니 리미티드 칩-본딩 시스템 및 방법
US11355365B2 (en) 2017-12-01 2022-06-07 Samsung Electronics Co., Ltd. Transfer apparatus of an electronic component
KR102102058B1 (ko) * 2018-11-07 2020-04-17 한국광기술원 마이크로 led용 칩 이송장치 및 이송방법

Also Published As

Publication number Publication date
US20130167369A1 (en) 2013-07-04

Similar Documents

Publication Publication Date Title
KR20130079031A (ko) 반도체 칩 실장 장치
KR101711497B1 (ko) 반도체 칩 실장 장치
KR101619466B1 (ko) 반도체 소자 실장 장치
KR101566714B1 (ko) 플립칩 본딩장치
KR100639149B1 (ko) 반도체 칩 플립 어셈블리 및 이를 이용한 반도체 칩 본딩장치
KR20140086361A (ko) 다이 본딩 방법 및 장치
KR101303024B1 (ko) 플립칩 본딩장치
JP6717630B2 (ja) 電子部品の実装装置
US10784130B2 (en) Bonding apparatus
CN113451176B (zh) 电子零件的安装装置
KR102552469B1 (ko) 전자 부품의 실장 장치
KR20200048436A (ko) 본딩 모듈 및 이를 포함하는 다이 본딩 장치
KR20140146852A (ko) 플립칩 마운터 및 이를 이용한 마운팅 방법
JP4585496B2 (ja) 半導体チップの実装装置
KR101165034B1 (ko) 픽업 헤드 및 이를 구비한 플립칩 본더
JP3645795B2 (ja) 半導体装置の製造方法および半導体製造装置
KR102654727B1 (ko) 다이 본딩 방법 및 다이 본딩 장치
KR102805052B1 (ko) 다이 본딩 장치
KR101619312B1 (ko) 부품실장기의 다이 공급장치
JP2020074483A (ja) 電子部品の実装装置
KR101788556B1 (ko) 칩 실장 장치
KR102220338B1 (ko) 칩 본딩 장치 및 방법
KR20230046252A (ko) 전자 부품의 핸들링 장치, 전자 부품의 실장 장치 및 전자 부품의 실장 방법
KR20220051082A (ko) 다이 스테이지와 본딩 모듈 및 이를 포함하는 다이 본딩 장치
JP2002252251A (ja) 半導体チップの実装装置及び実装方法

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20120102

PG1501 Laying open of application
PC1203 Withdrawal of no request for examination
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid