KR20130028595A

KR20130028595A - 액정표시장치 및 이의 도트 인버전 구동방법

Info

Publication number: KR20130028595A
Application number: KR1020110092250A
Authority: KR
Inventors: 김정현
Original assignee: 엘지디스플레이 주식회사
Priority date: 2011-09-09
Filing date: 2011-09-09
Publication date: 2013-03-19

Abstract

본 발명은 액정표시장치를 개시한다. 보다 상세하기는 본 발명은, 액정의 열화를 방지하기 위해 도트 인버전 방식으로 구동하는 액정표시장치에서 각 화소의 위치에 따라 서로 상이한 RMS 값을 가지게 됨으로서 발생하는 크로스 토크 문제를 개선한 액정표시장치의 도트 인버전 구동방법에 관한 것이다.
본 발명의 바람직한 실시예에 따르면, 수직방향으로 적어도 2n+1(n은 자연수)개의 논리적 블록으로 구획되며, 복수의 게이트라인 및 데이터라인이 매트릭스 형태로 교차되고 그 교차지점에 화소를 정의하는 액정패널; 및, 상기 게이트라인 및 데이터 라인과 연결되는 구동회로를 포함하고, 상기 액정패널은, 동일 블록내 수직방향으로 이웃하는 화소가 서로 다른 상기 데이터라인에 연결되며, 서로 다른 블록에 포함되며 이웃하는 화소는 서로 동일한 상기 데이터라인에 연결된다.
따라서, 액정패널을 수직방향으로 2n+1(n은 자연수)개의 논리적 블록으로 분할하고, 그 블록에 대응하여 화소연결을 좌우 교번으로 형성함으로서, 액정표시장치에서 화소의 위치에 따른 충전특성의 차이에 의한 화질저하 문제를 개선하여 고품질의 영상을 구현하는 액정표시장치 및 이의 도트 인버전 구동방법을 제공하는 효과가 있다.

Description

액정표시장치 및 이의 도트 인버전 구동방법{LIQUID CRYSTAL DISPLAY DEVICE AND METHOD OF DRIVING DOT INVERSION FOR THE SAME}

본 발명은 액정표시장치에 관한 것으로, 특히 액정의 열화를 방지하기 위해 도트 인버전 방식으로 구동하는 액정표시장치에서 각 화소의 위치에 따라 서로 상이한 RMS 값을 가지게 됨으로서 발생하는 크로스 토크 문제를 개선한 액정표시장치의 도트 인버전 구동방법에 관한 것이다.

휴대폰(Mobile Phone), 노트북컴퓨터와 같은 각종 포터플기기(potable device) 및, HDTV 등의 고해상도, 고품질의 영상을 구현하는 정보전자장치가 발전함에 따라, 이에 적용되는 평판표시장치(Flat Panel Display Device)에 대한 수요가 점차 증대되고 있다. 이러한 평판표시장치로는 LCD(Liquid Crystal Display), PDP(Plasma Display Panel), FED(Field Emission Display) 및 OLED(Organic Light Emitting Diodes) 등이 활발히 연구되었지만, 양산화 기술, 구동수단의 용이성, 고화질의 구현, 대면적 화면의 실현이라는 이유로 인해 현재에는 액정표시장치(LCD)가 각광을 받고 있다.

액정표시장치는 액정패널 상의 액정셀의 광 투과율을 데이터신호의 계조 값에 따라 조절하여 화상을 구현한다. 그런데 액정패널에 배열된 액정셀에 직류 전압이 장시간 인가되는 경우, 액정셀의 광 투과 특성이 열화된다. 즉, 직류 고착화 현상이 발생하며, 이는 액정패널 상에 표시되는 화상에 잔상의 원인이 된다.

전술한 직류 고착화를 방지하기 위한 방안으로, 액정패널의 액정셀들에 공급되는 데이터신호가 공통전압(Vcom)을 기준으로 반전되게 하는 인버전 방식의 액정 표시 장치가 제안되었다. 인버전 방식은 프레임 인버전(Frame Inversion), 라인 인버전(Line Inversion), 컬럼 인버전(Column Inversion) 및 도트 인버전(Dot Inversion) 방식으로 구분된다.

이 중, 도트 인버전 방식은 프레임 인버전 방식 및 라인 인버전 방식에 비하여 양호한 화질의 화상을 구현한다.

도 1은 종래 도트 인버전 방식 액정표시장치의 화소 극성의 일 예를 도시한 도면이다.

도시한 바와 같이, 종래의 도트 인버전 방식 액정표시장치는 통상의 액정표시장치의 화소 구조로서, 복수의 게이트라인(GL1 내지 GL(N,N은 자연수))와, 복수의 데이터라인(DL1 내지 DL(M,M은 자연수))이 매트릭스 형태로 교차 배치되고, 그 교차 지점에 스위칭 소자인 박막트랜지스터(T)를 구비한다. 이는 하나의 화소(P)를 구성한다.

여기서, 각 화소(P)에 구비된 트랜지스터(T)들은 하나의 데이터라인(DL)을 중심으로 그 순서가 엇갈려 연결된다. 예를 들면, 제2 데이터라인(DL2)에 연결된 화소(P)는 기수번째 수평라인에서 2번째 화소(P2)이지만, 우수번째 수평라인에서는 첫번째 화소(P3)가 된다.

또한, 각 화소(P)들은 적색 화소, 녹색 화소 및 청색 화소가 스트라이프(stripe) 형태로 배치된다. 각 화소(P)는 게이트라인(GL1 내지 GLN)으로부터의 게이트 구동신호에 응답하여 박막트랜지스터(T)가 도통하며, 데이터라인(DL 내지 DLM)으로부터의 데이터전압을 데이터라인(DL1 내지 DLM)의 일측에 배치된 화소에 공급한다.

이러한 구조의 액정표시장치에서, 이웃하는 화소(P)들간 서로 다른 극성을 가지도록 데이터전압을 공급함으로서 1 도트 인버전을 구현한다.

그러나, 전술한 1 도트 인버전 구동방식에서도 화소의 위치에 따라 액정표시장치의 화질이 저하되는 문제가 발생한다.

도 2a는 종래 액정표시장치에서 위치에 따라 화소의 RMS의 편차를 갖는 일 예를 도시한 도면이고, 도 2b는 도 2a의 액정표시장치에서 각 프레임에 따라 임의의 두 화소에 대한 RMS(root-mean-square)값을 도시한 도면이다.

도시한 바와 같이, 종래 액정표시장치는 각 화소(P)의 박막트랜지스터를 도통시키는 게이트 드라이버(30) 및 데이터 전압을 제공하는 데이터 드라이버(40)가 액정패널(10)의 어느 한 측면에 배치되며, 게이트 드라이버(30)가 액정패널(10)의 상부에서 하부로 게이트 구동신호를 순차적으로 인가하면, 이에 동기하여 데이터 드라이버(40)가 모든 데이터라인을 통해 동시에 데이터전압을 인가하게 된다.

따라서, 액정패널(10)의 상부에 위치한 제1 화소(P1)는 제1 프레임(FRAME)에서 초기에 도통되어 다음 제2 프레임까지 그 전압을 유지(holding)하게 되며, 하부에 위치한 제2 화소(P2)는 제1 프레임에서 후기에 도통되어 인가된 전압을 유지하게 된다.

그러나, 도 2b에 도시한 바와 같이, 제1 화소(P1)는 제1 프레임의 초기에 충전되고 제1 화소(P1)의 박막트랜지스터가 턴-오프되어 제2 프레임 이전까지 그 양극성을 유지하고 있으나, 그 하부 수평라인의 화소들로 데이터전압의 인가가 진행될수록 박막트랜지스터의 누설전류(off-current)특성에 따라, 이후 수평라인들의 양극성 충전에 영향을 받아 충전전압의 RMS 1 값이 초기와 비교하여 거의 차이가 없게된다.

이에 반하여, 제2 화소(P2)의 경우, 1 프레임의 후기에 충전되고 박막트랜지스터가 턴-오프되어 이후로도 그 양극성을 유지하는데, 액정패널(10)의 하부에 위치함으로, 제2 프레임이 제1 화소(P1)보다 빨리 도래하여 제2 프레임동안 충전되는 음극성의 데이터전압에 영향을 받아 누설전류(off-current)의 양이 많으며, 이에 따라 충전전압의 RMS 2 값이 초기와 비교하여 큰 편차를 보이게 된다.

이러한 화소간 충전전압 RMS 1,2 값의 편차는 액정패널(10)의 상하부간 휘도 편차를 발생시키며, 액정표시장치가 표시하는 영상의 품질저하의 원인이 된다.

본 발명은 전술한 문제점을 해결하기 위해 안출된 것으로, 도트 인버전 방식 액정표시장치에서 화소의 위치에 따른 충전특성의 차이에 의한 화질저하 문제를 개선하는 액정표시장치 및 이의 도트 인버전 구동방법을 제공하는 데 그 목적이 있다.

전술한 목적을 달성하기 위해, 본 발명의 바람직한 실시예에 따른 액정표시장치는, 수직방향으로 적어도 2n+1(n은 자연수)개의 논리적 블록으로 구획되며, 복수의 게이트라인 및 데이터라인이 매트릭스 형태로 교차되고 그 교차지점에 화소를 정의하는 액정패널; 및, 상기 게이트라인 및 데이터 라인과 연결되는 구동회로를 포함하고, 상기 액정패널은, 동일 블록내 수직방향으로 이웃하는 화소가 서로 다른 상기 데이터라인에 연결되며, 서로 다른 블록에 포함되며 이웃하는 화소는 서로 동일한 상기 데이터라인에 연결된다.

상기 동일 블록내 수평방향으로 이웃하는 화소는 동일한 게이트라인에 연결되는 것을 특징으로 한다.

상기 액정패널은, 1 도트 인버전 구동하는 것을 특징으로 한다.

상기 2n+1개의 논리적 블록은, 서로 동일한 화소구조를 갖는 것을 특징으로 한다.

상기 2n+1 개의 논리적 블록은, 하나의 프레임동안 인에이블(enable) 되는 것을 특징으로 한다.

전술한 목적을 달성하기 위해, 본 발명의 바람직한 실시예에 따른 액정표시장치의 구동방법은, m(m은 자연수)번째 논리적 블록의 화소를 데이터 전압으로 충전하는 단계; 및, m+1번째 논리적 블록의 화소를 상기 데이터 전압과 반전된 극성을 갖는 데이터 전압으로 충전하는 단계를 포함한다.

상기 m 또는 m+1 번째 논리적 블록의 화소를 데이터 전압으로 충전하는 단계는, 상기 m 또는 m+1 번째 논리적 블록의 게이트 라인에 순차적으로 게이트 전압을 인가하여 화소를 도통시키는 단계; 및, 도통된 화소에 이웃하는 데이터 라인간 서로 다른 극성의 데이터 전압을 인가하여 화소를 충전하는 단계를 포함하는 것을 특징으로 한다.

상기 2n+1 개의 논리적 블록은 하나의 프레임동안 인에이블(enable) 되는 것을 특징으로 한다.

본 발명의 바람직한 실시예에 따르면, 액정패널을 수직방향으로 2n+1(n은 자연수)개의 논리적 블록으로 분할하고, 그 블록에 대응하여 화소연결을 좌우 교번으로 형성함으로서, 액정표시장치에서 화소의 위치에 따른 충전특성의 차이에 의한 화질저하 문제를 개선하여 고품질의 영상을 구현하는 액정표시장치 및 이의 도트 인버전 구동방법을 제공하는 효과가 있다.

도 1은 종래 도트 인버전 방식 액정표시장치의 화소 극성의 일 예를 도시한 도면이다.
도 2a는 종래 액정표시장치에서 위치에 따라 화소의 RMS의 편차를 갖는 일 예를 도시한 도면이고, 도 2b는 도 2a의 액정표시장치에서 각 프레임에 따라 임의의 두 화소에 대한 RMS(root-mean-square)값을 도시한 도면이다.
도 3은 본 발명의 실시예에 따른 액정표시장치의 구조를 도시한 도면이다.
도 4는 본 발명의 액정표시장치의 논리적 블록의 구획된 일 예를 도시한 도면이다.
도 5a는 본 발명의 실시예에 따른 액정표시장치의 화소구조를 설명하기 위한 도면이고, 도 5b는 도 5a에 도시한 액정표시장치의 구동시 각 프레임에 따른 일 수직라인의 극성을 도시한 도면이다.
도 6은 본 발명의 실시예에 따른 액정표시장치의 구동시 동일 데이터라인에 연결되며, 각 논리적 블록에 포함되는 임의의 한 화소들에 인가되는 데이터 전압 및 충전된 데이터전압의 RMS 값을 도시한 도면이다.

이하, 도면을 참조하여 본 발명의 바람직한 실시예에 따른 액정표시장치 및 이의 도트 인버전 구동방법을 설명하면 다음과 같다.

도 3은 본 발명의 실시예에 따른 액정표시장치의 구조를 도시한 도면이다.

도시한 바와 같이, 본 발명의 액정표시장치는 영상을 구현하는 액정패널(100)과, 외부시스템(110)으로부터 각종 신호를 수신하고, 제어신호 및 영상신호를 정렬 및 변환하는 타이밍 콘트롤러(120)와, 타이밍 콘트롤러(120)의 제어에 따라, 게이트 구동전압을 생성 및 공급하는 게이트 드라이버(130)와, 데이터전압을 변환 및 공급하는 데이터 드라이버(140)로 이루어져 있다.

액정패널(100)은 투명기판 상에 다수의 게이트라인(GL)과 다수의 데이터라인(DL)이 매트릭스 형태로 교차된다. 게이트배선(GL)은 게이트 드라이버(130)에 연결되고, 데이터배선(DL)은 데이터 드라이버(140)에 연결되어 있으며 각 화소(P)에는 스위칭 소자인 박막트랜지스터(T)가 구비된다.

또한, 박막트랜지스터(T)의 게이트 전극은 게이트 라인(GL)에 연결되고, 소스 전극은 데이터 라인(DL)에 연결된다. 그리고 박막트랜지스터(T)의 드레인전극은 액정캐패시터(C_LC)의 화소전극과 스토리지 캐패시터(C_ST)의 일측 전극에 연결됨으로서 하나의 화소(P)를 정의한다.

그리고, 액정패널(100)은 수직방향으로 기수개(2n+1,n은 자연수)의 논리적 블록으로 구획되며, 적어도 3개의 블록(1 ~ 3 BLK)으로 구획된다.

이러한 구조에 따라, 액정패널(100)은 게이트 라인(GL)으로 입력되는 신호에 대응하여 박막트랜지스터(T)가 도통되고, 화소에 영상에 대응하는 양극성 또는 음극성의 데이터전압이 액정캐패시터(C_LC)에 충전됨으로서 영상을 구현한다.

여기서, 스토리지 캐패시터(C_ST)는 액정캐패시터(C_LC)에 충전된 데이터전압이 1 프레임기간동안 유지되도록 한다.

외부 시스템(110)은 복수의 비디오 칩, 비디오 컨트롤러 및 CPU 등으로 구성되어 표시하고자 하는 영상에 대한 데이터와, 액정표시장치의 제어를 위한 데이터인에이블신호(DE), 수평동기신호(Hsync) 및, 수직동기신호(Vsync)를 타이밍 콘트롤러(120)에 제공한다.

인터페이스(112)는 외부시스템(110)으로부터 영상신호 및 제어신호를 오류없이 고속으로 전송하기 위한 것으로, TX 및 RX로 이루어지며 저전압 차동신호 송수신 방식(Low Voltage Differential Signal, LVDS)이 적용될 수 있다.

타이밍 콘트롤러(120)는 후술하는 게이트 드라이버(130) 및 데이터 드라이버(140)의 구동 타이밍을 제어하기 위한 제어신호들을 생성하여 각 드라이버(130,140)에 제공한다. 이를 위해, 타이밍 콘트롤러(120)는 제어신호 발생회로 및 데이터신호 변환회로로 구성될 수 있다.

게이트 드라이버(130)는 타이밍 콘트롤러(120)로부터 입력되는 게이트 제어신호들에 대응하여 액정패널(100)상에 배열된 박막트랜지스터(T)의 턴-온오프(turn on/off)를 제어한다. 게이트 드라이버(130)의 출력단은 액정패널(100)의 게이트 라인(GL)과 접속되어 있으며, 이를 통해 게이트 구동전압을 출력하여 1 수평라인씩 순차적으로 스위칭 소자인 박막트랜지스터(T)를 온(turn-on)시킴으로써 데이터 드라이버(140)로부터 액정패널(100)로 출력되는 데이터전압이 각 스위칭 소자들에 접속된 화소들로 인가되도록 한다.

전술한 게이트 제어신호로는 게이트 스타트 펄스(Gate Start Pulse, GSP), 게이트 쉬프트 클럭(Gate Shift Clock, GSC) 및 게이트 출력 인에이블신호(Gate Output Enable, GOE) 등이 있다. 게이트 스타트 펄스(GSP)는 첫 번째 게이트펄스를 발생시키는 쉬프트 레지스터에 인가되어 첫 번째 게이트펄스가 발생되도록 그 쉬프트 레지스터를 제어하는 신호이다. 또한, 게이트 쉬프트 클럭(GSC)은 모든 쉬프트 레지스터에 공통으로 입력되는 클럭신호로써 게이트 스타트 펄스(GSP)를 쉬프트시키기 위한 클럭신호이다. 그리고, 게이트 출력 인에이블신호(GOE)는 쉬프트 레지스터들의 출력을 제어하는 역할을 한다.

데이터 드라이버(140)는 타이밍 콘트롤러(120)로부터 입력되는 데이터 제어신호들에 대응하여 입력되는 디지털형태의 영상신호(RGB)를 정렬하고, 기준전압(gamma)들을 선택하여 이에 따라 아날로그 형태로 양극성 또는 음극성을 갖는 데이터전압으로 변환한다. 데이터전압은 하나의 수평라인씩 래치되어 모든 데이터 라인(DL)을 통해 동시에 액정패널(100)에 입력되며, 이웃한 데이터라인(DL)은 도트 인버전 구동을 위해 서로 다른 극성의 데이터전압을 출력한다.

전술한 데이터 제어신호로는 소스 스타트 펄스(Source Start Pulse, SSP), 소스 샘플링 클럭(Source Sampling Clock, SSC), 극성제어신호(Polarity, POL) 및 소스 출력 인에이블신호(Source Output Enable, SOE) 등이 있다. 소스 스타트 펄스(SSP)는 소스구동부(126)의 데이터 샘플링 시작 타이밍을 제어하는 신호이며, 소스 샘플링 클럭(SSC)은 라이징 또는 폴링 에지에 대응하여 데이터드라이버(140)를 구성하는 각 IC에서 데이터의 샘플링 타이밍을 제어하는 클럭신호이다. 또한, 극성제어신호(POL)는 IC 각각으로부터 동시에 출력되는 데이터 전압의 수평 극성 반전 타이밍을 제어한다. 그리고, 소스 출력 인에이블신호(SOE)는 데이터 드라이버(140)의 출력 타이밍을 제어하는 역할을 한다.

특히, 전술한 극성제어신호(POL)는 액정패널(100)의 구획된 논리적 블록(1 ~3 BLk)에 따라 해당 프레임의 극성을 반전하여 데이터 전압을 출력하는 데, 각 블록이 시작하는 지점에 극성을 반전시켜 출력하므로, 하나의 프레임에서 각 수평라인은 적어도 2번의 극성이 반전된 데이터들이 인가되어 각 화소(P)를 이루는 박막트랜지스터(T)의 소스전극에 인가되는 전압의 극성이 계속 달라지게 되어 누설전류에 의한 데이터 전압의 RMS값이 작아지는 것을 최소화 하게 된다.

따라서, 각 화소의 위치에 따라 편차를 갖는 데이터 전압의 RMS값을 개선할 수 있다. 이하, 도면을 참조하여 본 발명의 실시예에 따른 액정표시장치에 구획된 논리적 블록의 구조를 설명하면 다음과 같다.

도 4는 본 발명의 액정표시장치의 논리적 블록의 구획된 일 예를 도시한 도면이다.

도시한 바와 같이, 본 발명의 액정표시장치는 각 화소의 박막트랜지스터를 도통시키는 게이트 드라이버(130) 및 데이터 전압을 제공하는 데이터 드라이버(140)가 액정패널(100)의 적어도 한 측면에 각각 배치되며, 게이트 드라이버(130)가 액정패널(100)의 상부에서 하부로 게이트 구동신호를 순차적으로 인가하면, 이에 동기하여 데이터 드라이버(140)가 모든 데이터라인을 통해 동시에 데이터전압을 인가하게 된다.

또한, 액정표시장치는 수직방향으로 기수(2n+1)개의 논리적 블록으로 구획되고, 각각의 논리적 블록(1 ~ 3 BLK)은 복수의 수평라인을 포함한다. 일 예로서, 768개의 수평라인이 존재하는 경우, 하나의 논리적 블록(BLK)은 256 개의 수평라인을 포함하게 된다.

따라서, 2n+1개의 논리적 블록은 서로 동일한 화소구조를 갖게 되며, 하나의 프레임동안 인에이블(enable)된다.

이러한 구조의 액정표시장치의 구동시, 먼저 제1 블록(1 BLK)부터 순차적으로 데이터 전압을 충전하되, 각 블록(1 ~ 3 BLK)은 서로 다른 극성의 데이터 전압을 인가하게 된다. 즉, 제1 블록(1 BLK)의 일 수직라인에 양극성의 데이터전압을 인가하면, 제2 블록(2 BLK)으로 진입시 그 일 수직라인에는 음극성의 데이터전압을 인가하게 된다. 이후, 제3 블록(3 BLK)으로 진입시에는 다시 양극성의 데이터전압을 인가하게 된다. 이에 따라, 상기 그 일 수직라인과 연결된 각 박막트랜지스터들의 소스 전극에는 1 프레임기간 동안 두 번 반전된 데이터전압이 인가되므로 누설전류에 의한 전압저하가 최소화 된다.

그러나, 종래의 액정표시장치의 화소구조(도 1 참조)에 의하면 일 수직라인에 대하여 전압의 극성을 반전하는 경우 블록과 블록이 접하는 지점에서 완전한 도트 인버전이 구현되지 않게 되며, 이하 도면을 참조하여 본 발명의 실시예에 따른 액정표시장치의 화소구조를 설명하면 다음과 같다.

도 5a는 본 발명의 실시예에 따른 액정표시장치의 화소구조를 설명하기 위한 도면이고, 도 5b는 도 5a에 도시한 액정표시장치의 구동시 각 프레임에 따른 일 수직라인의 극성을 도시한 도면이다.

이하의 설명에서는, 9개의 수평라인이 3개의 논리적 블록으로 구획되는 일 예로서 본 발명의 액정표시장치의 화소구조를 설명한다.

도시한 바와 같이, 본 발명의 실시예에 따른 액정표시장치는 복수의 게이트라인(GL1 내지 GL9)와, 복수의 데이터라인(DL1 내지 DL7)이 매트릭스 형태로 교차 배치되고, 그 교차 지점에 스위칭 소자인 박막트랜지스터(T)를 구비하는 구조이다. 하나의 박막트랜지스터(T)는 하나의 화소(P)를 구성한다.

여기서, 각 화소(P)에 구비된 박막트랜지스터(T)들은 수직방향으로 하나의 데이터라인(DL)을 중심으로 하여 그 순서가 엇갈려 연결된다. 예를 들면, 제2 데이터라인(DL2)에 연결된 화소(P)는 기수번째 수평라인에서 2번째 화소(P2)이지만, 우수번째 수평라인에서는 첫번째 화소(P3)가 된다.

또한, 각 블록(1 ~ 3 BLK)이 만나는 지점의 두 수평라인은 서로 동일한 순서로 박막트랜지스터(T)와 데이터 라인(DL1 내지 DL7)이 연결된다.

즉, 제1 블록(1 BLK)의 제3 게이트 라인(GL3)과 연결되는 화소와 제2 블록(2 BLK)의 제4 게이트 라인(GL4)과 연결되는 화소는 동일 데이터라인(DL1 내지 DL7)과 연결된다. 또한, 제2 블록(1 BLK)의 제6 게이트 라인(GL6)과 연결되는 화소와 제3 블록(3 BLK)의 제7 게이트 라인(GL7)과 연결되는 화소는 동일 데이터라인(DL1 내지 DL7)과 연결된다.

또한, 각 화소(P)들은 적색 화소, 녹색 화소 및 청색 화소가 스트라이프(stripe) 형태로 배치된다. 각 화소(P)는 게이트라인(GL1 내지 GL9)으로부터의 게이트 구동신호에 응답하여 박막트랜지스터(T)가 도통하며, 데이터라인(DL 내지 DL7)으로부터의 데이터 전압을 데이터라인(DL1 내지 DL7)의 일측에 배치된 화소에 공급한다.

이러한 구조의 따라, 이웃하는 데이터 라인간에는 서로 극성이 반대인 데이터전압을 공급함으로서 1 도트 인버전 구동을 구현하게 된다.

이하, 도면을 참조하여 본 발명의 실시예에 따른 액정표시장치의 구동방법을 설명하면, 1 도트 인버전 구동시, 먼저, 제1 게이트 라인(GL1)에 하이레벨의 게이트 전압(VGH)를 인가하여 제1 수평라인을 인에이블(enable) 한다. 또한, 이와 동기하여 기수번째 데이터라인(DL1, DL3, DL5, DL7)에 양극성(+)의 데이터 전압을 공급하고, 우수번째 데이터라인(DL2, DL4, DL6)에 음극성(-)의 데이터 전압을 공급하여, 제1 수평라인의 화소들을 충전한다.

다음으로, 제1 게이트 라인(GL1)에 로우레벨의 게이트 전압(VGL)를 인가하여 제1 수평라인을 디스에이블(disable)하고, 제2 게이트라인(GL2)으로 하이레벨의 게이트 전압(VGH)를 인가하여 제2 수평라인을 인에이블 한다. 또한, 이와 동기하여 기수번째 데이터라인(DL1, DL3, DL5, DL7)에 음극성(-)의 데이터 전압을 인가하고, 우수번째 데이터라인(DL2, DL4, DL6)에 양극성(+)의 데이터 전압을 공급하여, 제2 수평라인의 화소들을 충전한다.

전술한 방식에 따라 제1 블록(1 BLK)의 마지막 수평라인인 제3 수평라인까지 충전이 완료되면, 제2 블록(2 BLK)의 첫 수평라인인 제4 수평라인의 화소들의 충전시, 도 5b에 도시한 바와 같이 제1 블록(1 BLK)에서 양극성의 데이터 전압이 인가되는 데이터라인(DL1,3,2M-1(M은 자연수))은 음극성으로, 음극성의 데이터 전압이 인가되는 데이터라인(DL2,4,2M)은 양극성으로 극성을 반전하여 인가하는 것을 특징으로 한다.

이때, 도 5a에 도시한 바와 같이, 제2 블록(2 BLK)의 제4 수평라인은 제1 블록의 제3 수평라인과 대비하여 볼 때, 동일한 화소구조로 형성되어 있으며, 따라서 각 화소에 인가되는 데이터 전압의 극성이 반전되어도 액정패널의 입장에서는 1 도트 인버전이 구현되게 된다.

이후의 제2 블록(2 BLK)에 대한 충전방법을 전술한 제1 블록(1 BLK)과 동일하며, 제2 블록(2 BLK)의 마지막 수평라인인 제6 수평라인까지 충전이 완료되면, 제3 블록(3 BLK)의 첫 수평라인인 제7 수평라인의 화소들의 충전시, 도 제2 블록(1 BLK)에서 음극성의 데이터 전압이 인가되는 데이터라인(DL1,3,2M-1)은 다시 양극성으로, 양극성의 데이터 전압이 인가되는 데이터라인(DL2,4,2M)은 음극성으로 극성을 반전한다.

이에 따라, 하나의 프레임에서 적어도 두번의 극성반전을 수행하게 되며, 이에 따라, 각 화소의 모든 박막트랜지스터들의 소스전극에 인가되는 데이터 전압은 적어도 두번 반전하게 된다. 즉, 모든 박막트랜지스터는 동일한 누설전류값을 갖게 된다.

도 6은 본 발명의 실시예에 따른 액정표시장치에서 논리적으로 구획된 각 블록에서 동일 수직라인상에 형성된 임의의 화소들에 대한 RMS 값을 보여주는 일 예를 도시한 도면이다.

이에 따라, 각각의 제1 ~ 제3 블록(1BLK ~ 3BLK)상의 임의의 일 화소(P1, P2, P3)에 대하여 공통전압(VCOM)을 기준으로 한 충전된 데이터 전압의 RMS1,2,3 값을 살펴보면, 제1 화소(P1)의 경우 1 프레임에서 양극성으로 충전된 후 제2 블록(2 BLK)의 개시부터는 음극성의 데이터 전압이 충전되기 시작하는 데, 제2 화소(P1)가 음극성으로 충전되는 시기에 제1 블록(2 BLK)에 음극성의 데이터 전압이 인가되어 누설전류가 발생하나, 이후 제3 블록(BLK)의 제3 화소(P3) 충전시 다시 양극성의 데이터전압이 인가됨으로서 전 단계에서 누설된 양 만큼이 보충되어 RMS1 값이 균일하게 유지된다. 또한 RMS2, RMS3 값도 동일한 형태로 유지됨을 알 수 있다.

따라서, 각 화소에 대하여 누설전류에 의한 RMS 값의 저하가 최소화 된다.

이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만, 당해 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 수 있을 것이다.

T : 박막트랜지스터 C_LC : 액정캐패시터
C_ST : 스토리지캐패시터 VCOM : 공통전압
GL : 게이트 라인 DL : 데이터 라인
100 : 액정패널 110 : 외부시스템
115 : 인터페이스 120 : 타이밍 콘트롤러
130 : 게이트드라이버 140 : 데이터드라이버

Claims

수직방향으로 적어도 2n+1(n은 자연수)개의 논리적 블록으로 구획되며, 복수의 게이트라인 및 데이터라인이 매트릭스 형태로 교차되고 그 교차지점에 화소를 정의하는 액정패널; 및,
상기 게이트라인 및 데이터 라인과 연결되는 구동회로를 포함하고,
상기 액정패널은,
동일 블록내 수직방향으로 이웃하는 화소가 서로 다른 상기 데이터라인에 연결되며, 서로 다른 블록에 포함되며 이웃하는 화소는 서로 동일한 상기 데이터라인에 연결되는 것을 특징으로 하는 액정표시장치.
제 1 항에 있어서,
상기 동일 블록내 수평방향으로 이웃하는 화소는 동일한 게이트라인에 연결되는 것을 특징으로 하는 액정표시장치.
제 1 항에 있어서,
상기 액정패널은, 1 도트 인버전 구동하는 것을 특징으로 하는 액정표시장치.
제 1 항에 있어서,
상기 2n+1개의 논리적 블록은, 서로 동일한 화소구조를 갖는 것을 특징으로 하는 액정표시장치.
제 1 항에 있어서,
상기 2n+1 개의 논리적 블록은, 하나의 프레임동안 인에이블(enable) 되는 것을 특징으로 하는 액정표시장치.
제 1 항에 기재된 액정표시장치의 도트 인버전 구동방법에 있어서,
m(m은 자연수)번째 논리적 블록의 화소를 데이터 전압으로 충전하는 단계; 및,
m+1번째 논리적 블록의 화소를 상기 데이터 전압과 반전된 극성을 갖는 데이터 전압으로 충전하는 단계
를 포함하는 것을 특징으로 하는 액정표시장치의 도트 인버전 구동방법.
제 6 항에 있어서,
상기 m 또는 m+1 번째 논리적 블록의 화소를 데이터 전압으로 충전하는 단계는,
상기 m 또는 m+1 번째 논리적 블록의 게이트 라인에 순차적으로 게이트 전압을 인가하여 화소를 도통시키는 단계; 및,
도통된 화소에 이웃하는 데이터 라인간 서로 다른 극성의 데이터 전압을 인가하여 화소를 충전하는 단계
를 포함하는 것을 특징으로 하는 액정표시장치의 도트 인버전 구동방법.
제 6 항에 있어서,
상기 2n+1 개의 논리적 블록은 하나의 프레임동안 인에이블(enable) 되는 것을 특징으로 하는 액정표시장치의 도트 인버전 구동방법.