KR20130027012A - Semiconductor device and driving method thereof - Google Patents
Semiconductor device and driving method thereof Download PDFInfo
- Publication number
- KR20130027012A KR20130027012A KR1020127026098A KR20127026098A KR20130027012A KR 20130027012 A KR20130027012 A KR 20130027012A KR 1020127026098 A KR1020127026098 A KR 1020127026098A KR 20127026098 A KR20127026098 A KR 20127026098A KR 20130027012 A KR20130027012 A KR 20130027012A
- Authority
- KR
- South Korea
- Prior art keywords
- transistor
- voltage
- gate
- voltage level
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/10—Integrated devices
- H10F39/12—Image sensors
- H10F39/18—Complementary metal-oxide-semiconductor [CMOS] image sensors; Photodiode array image sensors
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
- G01J1/00—Photometry, e.g. photographic exposure meter
- G01J1/42—Photometry, e.g. photographic exposure meter using electric radiation detectors
- G01J1/44—Electric circuits
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
- H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/80—Constructional details of image sensors
- H10F39/803—Pixels having integrated switching, control, storage or amplification elements
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Thin Film Transistor (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Liquid Crystal (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
반도체 장치는 포토다이오드, 제1 트랜지스터, 제2 트랜지스터 및 제3 트랜지스터를 포함한다. 제2 트랜지스터 및 제3 트랜지스터는 제1 트랜지스터의 게이트에 축적된 전하를 유지하는 기능을 갖는다. 제2 트랜지스터와 제3 트랜지스터가 오프되어 있는 기간에는, 제2 트랜지스터의 게이트에 인가되는 전압의 전압 레벨은 제2 트랜지스터의 소스의 전압 레벨 및 제2 트랜지스터의 드레인의 전압 레벨보다 낮게 설정되고, 제3 트랜지스터의 게이트에 인가되는 전압의 전압 레벨은 제3 트랜지스터의 소스의 전압 레벨 및 제3 트랜지스터의 드레인의 전압 레벨보다 낮게 설정된다.The semiconductor device includes a photodiode, a first transistor, a second transistor, and a third transistor. The second transistor and the third transistor have a function of holding charge accumulated in the gate of the first transistor. In the period in which the second transistor and the third transistor are turned off, the voltage level of the voltage applied to the gate of the second transistor is set lower than the voltage level of the source of the second transistor and the voltage level of the drain of the second transistor. The voltage level of the voltage applied to the gate of the three transistors is set lower than the voltage level of the source of the third transistor and the voltage level of the drain of the third transistor.
Description
기술 분야는 포토센서 및 그 구동 방법에 관한 것이다. 기술 분야는 또한 포토센서를 포함하는 표시 장치 및 그 구동 방법에 관한 것이다. 또한, 기술 분야는 포토센서를 포함하는 반도체 장치 및 그 구동 방법에 관한 것이다.The technical field relates to a photosensor and a driving method thereof. The technical field also relates to a display device including a photosensor and a driving method thereof. In addition, the technical field relates to a semiconductor device including a photosensor and a driving method thereof.
최근에는 광 검출 센서("포토센서"라고도 한다)를 탑재한 표시 장치가 주목받고 있다. 포토센서를 포함하는 표시 장치에서, 표시 화면은 또한 입력 영역으로서의 역할을 하고 있다. 화상 캡처 기능을 갖는 표시 장치는 그러한 표시 장치의 한 예이다. (예를 들어, 특허 문헌 1 참조).Recently, a display device equipped with a light detection sensor (also called a "photo sensor") has attracted attention. In the display device including the photosensor, the display screen also serves as an input area. A display device having an image capture function is one example of such a display device. (See, for example, Patent Document 1).
포토센서를 탑재한 반도체 장치의 예로는 CCD 화상 센서와 CMOS 화상 센서가 있다. 이러한 화상 센서들은 예를 들어, 디지털 스틸 카메라나 휴대 전화 같은 전자 기기에 사용된다.Examples of semiconductor devices equipped with photosensors include CCD image sensors and CMOS image sensors. Such image sensors are used in electronic devices such as digital still cameras and mobile phones, for example.
포토센서를 탑재한 표시 장치에서, 먼저 광이 표시 장치로부터 방출된다. 피검출물이 존재하는 영역으로 광이 입력되면 이 광은 피검출물에 의해 차단되고, 부분적으로 반사된다. 피검출물에 의해 반사된 광은 표시 장치의 화소 내의 포토센서에 의해 검출됨으로써, 피검출물이 그 영역에서 발견될 수 있다.In a display device equipped with a photosensor, light is first emitted from the display device. When light is input into the area where the object to be detected exists, the light is blocked by the object to be detected and partially reflected. Light reflected by the object to be detected is detected by a photosensor in a pixel of the display device, whereby the object to be detected can be found in the area.
포토센서를 포함하는 반도체 장치에서, 피검출물로부터 방출된 광 또는 피검출물에 의해 반사된 외부 광은 포토센서에 의해 직접 검출되거나 광학 렌즈 등에 의해 집광된 다음 검출된다.In a semiconductor device including a photosensor, the light emitted from the object to be detected or the external light reflected by the object to be detected is detected directly by the photosensor or collected by an optical lens or the like and then detected.
포토센서를 포함하는 반도체 장치에서, 각각의 화소에 탑재된 포토센서의 광 검출에 의해 생성된 전기 신호를 수집하기 위해, 각 화소에는 트랜지스터를 포함하는 회로가 제공된다.In a semiconductor device including a photosensor, each pixel is provided with a circuit including a transistor in order to collect electrical signals generated by light detection of the photosensor mounted on each pixel.
그러나, 각 화소에 제공된 트랜지스터의 임계값 전압 등의 전기적 특성의 변동 때문에 입사 광을 전기 신호로 정확하게 변환하기가 어렵다.However, it is difficult to accurately convert incident light into an electrical signal because of variations in electrical characteristics such as threshold voltages of transistors provided in each pixel.
본 발명의 일 실시 형태의 목적은 입사 광을 전기 신호로 정확하게 변환할 수 있는 포토센서를 포함하는 반도체 장치를 제공하는 것이다.An object of one embodiment of the present invention is to provide a semiconductor device comprising a photosensor capable of accurately converting incident light into an electrical signal.
본 발명의 실시 형태는 포토다이오드, 제1 트랜지스터, 제2 트랜지스터, 제3 트랜지스터, 및 제4 트랜지스터를 포함하는 반도체 장치이다. 포토다이오드는 제2 트랜지스터를 통해 제1 트랜지스터의 게이트에 입사 광에 상당하는 전하를 공급하는 기능이 있다. 제1 트랜지스터는 게이트에 공급된 전하를 축적하는 기능과 이 축적된 전하를 출력 신호로 변환하는 기능이 있다. 제2 트랜지스터는 제1 트랜지스터의 게이트에 축적된 전하를 유지하는 기능이 있다. 제3 트랜지스터는 제1 트랜지스터의 게이트에 축적된 전하를 방전하는 기능과 제1 트랜지스터의 게이트에 축적된 전하를 유지하는 기능이 있다. 제4 트랜지스터는 출력 신호의 판독을 제어하는 기능이 있다. 제2 트랜지스터와 제3 트랜지스터가 오프되어 있는 기간에는, 제2 트랜지스터의 게이트에 인가된 전압의 전압 레벨은 제2 트랜지스터의 소스의 전압 레벨 및 제2 트랜지스터의 드레인의 전압 레벨보다 낮고, 제3 트랜지스터의 게이트에 인가된 전압의 전압 레벨은 제3 트랜지스터의 소스의 전압 레벨 및 제3 트랜지스터의 드레인의 전압 레벨보다 낮다.An embodiment of the present invention is a semiconductor device including a photodiode, a first transistor, a second transistor, a third transistor, and a fourth transistor. The photodiode has a function of supplying a charge corresponding to incident light to the gate of the first transistor through the second transistor. The first transistor has a function of accumulating the electric charge supplied to the gate and converting the accumulated electric charge into an output signal. The second transistor has a function of holding charge accumulated in the gate of the first transistor. The third transistor has a function of discharging the charge accumulated in the gate of the first transistor and a function of maintaining the charge accumulated in the gate of the first transistor. The fourth transistor has a function of controlling the reading of the output signal. In the period in which the second transistor and the third transistor are turned off, the voltage level of the voltage applied to the gate of the second transistor is lower than the voltage level of the source of the second transistor and the voltage level of the drain of the second transistor. The voltage level of the voltage applied to the gate of is lower than the voltage level of the source of the third transistor and the voltage level of the drain of the third transistor.
본 발명의 다른 실시 형태는 포토다이오드, 제1 트랜지스터, 제2 트랜지스터, 제3 트랜지스터, 및 제4 트랜지스터를 포함하는 반도체 장치이다. 포토다이오드는 제2 트랜지스터를 통해 제1 트랜지스터의 게이트에 입사 광에 상당하는 전하를 공급하는 기능이 있다. 제1 트랜지스터는 게이트에 공급된 전하를 축적하는 기능과 이 축적된 전하를 출력 신호로 변환하는 기능이 있다. 제2 트랜지스터는 제1 트랜지스터의 게이트에 축적된 전하를 유지하는 기능이 있다. 제3 트랜지스터는 제1 트랜지스터의 게이트에 축적된 전하를 방전하는 기능이 있다. 제4 트랜지스터는 출력 신호의 판독을 제어하는 기능이 있다. 제2 트랜지스터와 제3 트랜지스터가 오프되어 있는 기간에는, 제2 트랜지스터의 게이트에 인가된 전압의 전압 레벨은 포토다이오드에 전기적으로 접속된 배선의 전압 레벨보다 낮고, 제3 트랜지스터의 게이트에 인가된 전압의 전압 레벨은 포토센서 기준 신호선의 전압 레벨보다 낮다.Another embodiment of the present invention is a semiconductor device including a photodiode, a first transistor, a second transistor, a third transistor, and a fourth transistor. The photodiode has a function of supplying a charge corresponding to incident light to the gate of the first transistor through the second transistor. The first transistor has a function of accumulating the electric charge supplied to the gate and converting the accumulated electric charge into an output signal. The second transistor has a function of holding charge accumulated in the gate of the first transistor. The third transistor has a function of discharging the charge accumulated in the gate of the first transistor. The fourth transistor has a function of controlling the reading of the output signal. In the period in which the second transistor and the third transistor are turned off, the voltage level of the voltage applied to the gate of the second transistor is lower than the voltage level of the wiring electrically connected to the photodiode, and the voltage applied to the gate of the third transistor. The voltage level of is lower than the voltage level of the photosensor reference signal line.
본 발명의 다른 실시 형태는 포토다이오드, 제1 트랜지스터, 제2 트랜지스터, 제3 트랜지스터, 및 제4 트랜지스터를 포함하는 반도체 장치이다. 포토다이오드는 제2 트랜지스터를 통해 제1 트랜지스터의 게이트에 입사 광에 상당하는 전하를 공급하는 기능이 있다. 제1 트랜지스터는 게이트에 공급된 전하를 축적하는 기능과 이 축적된 전하를 출력 신호로 변환하는 기능이 있다. 제2 트랜지스터는 제1 트랜지스터의 게이트에 축적된 전하를 유지하는 기능이 있다. 제3 트랜지스터는 제1 트랜지스터의 게이트에 축적된 전하를 방전하는 기능과 제1 트랜지스터의 게이트에 축적된 전하를 유지하는 기능이 있다. 제4 트랜지스터는 출력 신호의 판독을 제어하는 기능이 있다. 제1 트랜지스터의 게이트에 전기적으로 접속되어 있는 제2 트랜지스터의 반도체층 및 제3 트랜지스터의 반도체층은 산화물 반도체를 포함한다. 제2 트랜지스터 및 제3 트랜지스터가 오프되어 있는 기간에는, 제2 트랜지스터의 게이트에 인가된 전압의 전압 레벨은 제2 트랜지스터의 소스 및 드레인의 저전압 측의 전압 레벨보다 낮고, 제3 트랜지스터의 게이트에 인가된 전압의 전압 레벨은 제3 트랜지스터의 소스 및 드레인의 저전압 측의 전압 레벨보다 낮다.Another embodiment of the present invention is a semiconductor device including a photodiode, a first transistor, a second transistor, a third transistor, and a fourth transistor. The photodiode has a function of supplying a charge corresponding to incident light to the gate of the first transistor through the second transistor. The first transistor has a function of accumulating the electric charge supplied to the gate and converting the accumulated electric charge into an output signal. The second transistor has a function of holding charge accumulated in the gate of the first transistor. The third transistor has a function of discharging the charge accumulated in the gate of the first transistor and a function of maintaining the charge accumulated in the gate of the first transistor. The fourth transistor has a function of controlling the reading of the output signal. The semiconductor layer of the second transistor and the semiconductor layer of the third transistor, which are electrically connected to the gate of the first transistor, include an oxide semiconductor. In the period in which the second transistor and the third transistor are off, the voltage level of the voltage applied to the gate of the second transistor is lower than the voltage level on the low voltage side of the source and drain of the second transistor, and is applied to the gate of the third transistor. The voltage level of the given voltage is lower than the voltage level on the low voltage side of the source and the drain of the third transistor.
본 발명의 다른 실시 형태는 포토다이오드, 제1 트랜지스터, 제2 트랜지스터, 제3 트랜지스터, 및 제4 트랜지스터를 포함하는 반도체 장치이다. 포토다이오드는 제2 트랜지스터를 통해 제1 트랜지스터의 게이트에 입사 광에 상당하는 전하를 공급하는 기능이 있다. 제1 트랜지스터는 게이트에 공급된 전하를 축적하는 기능과 이 축적된 전하를 출력 신호로 변환하는 기능이 있다. 제2 트랜지스터는 제1 트랜지스터의 게이트에 축적된 전하를 유지하는 기능이 있다. 제3 트랜지스터는 제1 트랜지스터의 게이트에 축적된 전하를 방전하는 기능이 있다. 제4 트랜지스터는 출력 신호의 판독을 제어하는 기능이 있다. 제1 트랜지스터의 게이트에 전기적으로 접속되어 있는 제2 트랜지스터의 반도체층 및 제3 트랜지스터의 반도체층은 산화물 반도체를 포함한다. 제2 트랜지스터와 제3 트랜지스터가 오프되어 있는 기간에는, 제2 트랜지스터의 게이트에 인가된 전압의 전압 레벨은 포토다이오드에 전기적으로 접속된 배선의 전압 레벨보다 낮고, 제3 트랜지스터의 게이트에 인가된 전압의 전압 레벨은 포토센서 기준 신호선의 전압 레벨보다 낮다.Another embodiment of the present invention is a semiconductor device including a photodiode, a first transistor, a second transistor, a third transistor, and a fourth transistor. The photodiode has a function of supplying a charge corresponding to incident light to the gate of the first transistor through the second transistor. The first transistor has a function of accumulating the electric charge supplied to the gate and converting the accumulated electric charge into an output signal. The second transistor has a function of holding charge accumulated in the gate of the first transistor. The third transistor has a function of discharging the charge accumulated in the gate of the first transistor. The fourth transistor has a function of controlling the reading of the output signal. The semiconductor layer of the second transistor and the semiconductor layer of the third transistor, which are electrically connected to the gate of the first transistor, include an oxide semiconductor. In the period in which the second transistor and the third transistor are turned off, the voltage level of the voltage applied to the gate of the second transistor is lower than the voltage level of the wiring electrically connected to the photodiode, and the voltage applied to the gate of the third transistor. The voltage level of is lower than the voltage level of the photosensor reference signal line.
반도체 장치가 반도체 성질을 갖는 소자, 및 그러한 소자를 갖는 모든 개체를 나타낸다는 점에 유의해야 한다. 예를 들어, 트랜지스터를 갖는 표시 장치는 어떤 경우에는 간단히 반도체 장치라고 한다.It should be noted that a semiconductor device represents a device having semiconductor properties, and all entities having such a device. For example, a display device having a transistor is simply referred to as a semiconductor device in some cases.
입사 광을 전기 신호로 정확하게 변환할 수 있는 포토센서를 포함하는 반도체 장치를 제공할 수 있다.A semiconductor device including a photosensor capable of accurately converting incident light into an electrical signal can be provided.
또한, 축적 동작이 복수의 포토센서에서 동시에 수행되기 때문에, 축적 동작이 짧은 시간에 완료될 수 있어서, 대상 물체가 빠르게 이동하는 경우에도 왜곡이 없는 피검출물의 화상을 얻을 수 있다.In addition, since the accumulation operation is performed simultaneously in the plurality of photosensors, the accumulation operation can be completed in a short time, so that an image of the to-be-detected object without distortion can be obtained even when the object moves quickly.
또한, 축적 동작을 제어하는 트랜지스터는 산화물 반도체를 포함하기 때문에 매우 낮은 오프 전류를 갖는다. 따라서, 입사 광은 포토센서의 수가 증가하고 선택 동작이 더 긴 시간을 필요로 하더라도 전기 신호로 정확하게 변환될 수 있다. 따라서, 높은 해상도의 화상을 얻을 수 있다.In addition, the transistor controlling the accumulation operation has an extremely low off current because it includes an oxide semiconductor. Thus, the incident light can be accurately converted into an electrical signal even though the number of photosensors increases and the selection operation requires a longer time. Therefore, a high resolution image can be obtained.
도 1은 본 발명의 일 실시 형태에 따른 표시 장치의 일례를 도시하는 도면.
도 2는 본 발명의 일 실시 형태에 따른 표시 장치의 일례를 도시하는 도면.
도 3은 본 발명의 일 실시 형태에 따른 타이밍 차트도.
도 4는 본 발명의 일 실시 형태에 따른 타이밍 차트도.
도 5는 본 발명의 일 실시 형태에 따른 타이밍 차트도.
도 6a 내지 도 6c는 본 발명의 일 실시 형태에 따른 포토센서의 일례를 도시하는 회로도.
도 7은 본 발명의 일 실시 형태에 따른 반도체 장치의 일례를 도시하는 도면.
도 8은 트랜지스터의 전기 특성을 도시하는 그래프.
도 9는 본 발명의 일 실시 형태에 따른 반도체 장치의 일례를 도시하는 도면.
도 10은 본 발명의 일 실시 형태에 따른 타이밍 차트도.1 is a diagram illustrating an example of a display device according to an embodiment of the present invention.
2 illustrates an example of a display device according to an embodiment of the present invention.
3 is a timing chart according to an embodiment of the present invention.
4 is a timing chart according to an embodiment of the present invention.
5 is a timing chart according to an embodiment of the present invention.
6A to 6C are circuit diagrams showing an example of a photosensor according to one embodiment of the present invention.
7 is a diagram illustrating an example of a semiconductor device according to one embodiment of the present invention.
8 is a graph showing electrical characteristics of transistors.
9 is a diagram showing an example of a semiconductor device according to one embodiment of the present invention.
10 is a timing chart according to an embodiment of the present invention.
실시 형태들은 도면을 참조하여 아래에 자세히 설명될 것이다. 다음 실시 형태들은 여러 다양한 모드로 구현될 수 있고, 모드와 세부 사항은 본 발명의 사상 및 범위를 이탈하지 않고도 다양한 방법으로 변형될 수 있다는 것은 본 발명이 속한 기술 분야에서 통상의 지식을 가진 자에게는 명백하다는 사실에 유의해야 한다. 따라서, 본 발명은 실시 형태에 대한 설명으로 제한되는 것으로 해석되지 않는다. 실시 형태를 설명하기 위한 모든 도면에서는 동일한 부분 또는 이와 유사한 기능을 갖는 부분들은 동일한 도면 부호로 표시되며, 그 설명은 생략된다는 사실에 유의해야 한다.Embodiments will be described in detail below with reference to the drawings. The following embodiments can be implemented in a variety of modes, and mode and details can be modified in various ways without departing from the spirit and scope of the invention to those skilled in the art It should be noted that it is obvious. Accordingly, the present invention should not be construed as limited to the description of the embodiments. It should be noted that in all the drawings for describing the embodiments, the same parts or parts having similar functions are denoted by the same reference numerals and the description thereof is omitted.
(실시 형태 1)(Embodiment 1)
본 실시 형태에서, 포토센서를 포함하는 반도체 장치인 표시 장치의 구조 및 그 동작은 도 1, 도 2 및 도 3을 참조하여 설명될 것이다. 포토센서를 포함하는 표시 장치는 광학 터치 센서로 사용될 수 있음에 유의해야 한다.In this embodiment, the structure of the display device, which is a semiconductor device including a photosensor, and its operation will be described with reference to FIGS. 1, 2, and 3. It should be noted that the display device including the photosensor may be used as an optical touch sensor.
표시 장치의 구조는 도 1을 참조하여 설명될 것이다. 표시 패널(100)은 화소 회로(101), 표시 소자 제어 회로(102), 및 포토센서 제어 회로(103)를 포함하고 있다.The structure of the display device will be described with reference to FIG. 1. The
화소 회로(101)는 행 방향 및 열 방향의 매트릭스 형태로 배열된 복수의 화소(104)를 포함한다. 화소(104) 각각은 표시 소자(105) 및 포토센서(106)를 포함한다. 포토센서는 각각의 화소(104)에 제공될 필요는 없고, 2개 또는 그 이상의 화소(104)마다 제공될 수 있다. 대안적으로, 포토센서는 화소(104) 외부에 제공될 수 있다.The
화소(104)의 회로 다이어그램은 도 2를 참조하여 설명될 것이다. 화소(104)는 트랜지스터(201)(화소 트랜지스터라고도 칭함), 축적 용량 소자(202) 및 액정 소자(203)를 갖는 표시 소자(105); 및 수광 소자인 포토다이오드(204), 트랜지스터(205)(제1 트랜지스터라고도 칭함), 트랜지스터(206)(제2 트랜지스터라고도 칭함), 트랜지스터(207)(제3 트랜지스터라고도 칭함), 및 트랜지스터(208)(제4 트랜지스터라고도 칭함)를 갖는 포토센서(106)를 포함한다.The circuit diagram of the
표시 소자(105)에서, 트랜지스터(201)의 게이트는 게이트 신호선(209)에 접속되고, 트랜지스터(201)의 소스와 드레인 중 하나는 비디오 데이터 신호선(210)에 접속되며, 소스와 드레인 중 다른 하나는 축적 용량 소자(202)의 한 전극과 액정 소자(203)의 한 전극에 접속된다. 축적 용량 소자(202)의 다른 전극과 액정 소자(203)의 다른 전극은 각각 일정한 전압 레벨로 유지된다. 액정 소자(203)는 한 쌍의 전극들과 그 한 쌍의 전극들 사이에 액정층을 포함하는 소자이다.In the
"A와 B와 접속되어 있다"고 명시적으로 기재하는 경우에는, A와 B가 전기적으로 접속되는 경우, A와 B가 기능적으로 접속되어 있는 경우, 및 A와 B가 직접 접속되어 있는 경우를 포함한다는 점에 유의해야 한다.In the case of an explicit statement that "is connected to A and B," A and B are electrically connected, A and B are functionally connected, and A and B are directly connected. Note that it includes.
트랜지스터(201)는 축적 용량 소자(202)로 또는 이 축적 용량 소자로부터 전하의 주입 또는 방전을 제어하는 기능이 있다. 예를 들어, 고-레벨 전압이 게이트 신호선(209)에 인가되는 경우, 비디오 데이터 신호선(210)의 전압 레벨에서의 전압은 축적 용량 소자(202) 및 액정 소자(203)에 인가된다. 축적 용량 소자(202)는 액정 소자(203)에 인가된 전압에 상당하는 전하를 유지하는 기능이 있다. 액정 소자(203)를 투과하는 광의 명암(계조)은 액정 소자(203)로의 전압 인가로 인한 편광 방향의 변화를 이용하여 이루어지는데, 이에 의해 화상 표시가 실현된다. 액정 소자(203)를 투과하는 광으로서는, 표시 장치의 배면의 광원 (백라이트)로부터 방출된 광이 사용된다.The
트랜지스터(201)에서는, 비정질 반도체, 미결정 반도체, 다결정 반도체, 산화물 반도체, 단결정 반도체 등이 사용될 수 있다. 특히, 표시 품질은 산화물 반도체를 사용하여 매우 낮은 오프 전류의 트랜지스터를 얻음으로써 증가할 수 있다.In the
여기에 설명된 표시 소자(105)는 액정 소자를 포함하지만, 표시 소자(105)는 발광 소자 등의 다른 소자들을 포함할 수 있다. 발광 소자는 해당 휘도가 전류 또는 전압에 의해 제어되는 소자이고, 그 구체적인 예는 발광 다이오드와 유기 발광 다이오드(OLED)이다. 본 실시 형태에서, 광학 터치 센서(광학 터치 패널라고도 칭함)의 구조에는 표시 소자(105) 및 포토센서(106)가 제공되는 것으로 설명되어 있으나, 표시 소자가 제거된 구조도 사용될 수 있다. 이 경우, 복수의 포토센서들이 제공된 화상 센서가 얻어질 수 있다.Although the
포토센서(106)에서, 포토다이오드(204)의 한 전극은 배선(211) (그라운드 라인으라고도 칭함)에 접속되고, 그의 다른 전극은 트랜지스터(206)의 소스와 드레인 중 하나에 접속된다. 트랜지스터(205)의 소스와 드레인 중 하나는 포토센서 기준 신호선(212)에 접속되어 있으며, 소스와 드레인 중 다른 하나는 트랜지스터(208)의 소스와 드레인 중 하나에 접속되어 있다. 트랜지스터(206)의 게이트는 게이트 신호선(213)에 접속되어 있으며, 트랜지스터(206)의 소스와 드레인 중 다른 하나는 트랜지스터(205)의 게이트 및 트랜지스터(207)의 소스와 드레인 중 하나에 접속된다. 트랜지스터(207)의 게이트는 포토다이오드 리셋 신호선(214)에 접속되어 있으며, 트랜지스터(207)의 소스와 드레인 중 다른 하나는 포토센서 기준 신호선(212)에 접속되어 있다. 트랜지스터(208)의 게이트는 게이트 신호선(215)에 접속되어 있으며, 트랜지스터 (208)의 소스와 드레인 중 다른 하나는 포토센서 출력 신호선(216)에 접속된다.In the
포토다이오드(204)에서는, 비정질 반도체, 미결정 반도체, 다결정 반도체, 산화물 반도체, 단결정 반도체 등이 사용될 수 있다. 특히, 입사광으로부터 생성된 전기 신호의 비율 (양자 효율)을 향상시키기 위해서 결정 결함이 거의 없는 단결정 반도체 (예를 들어, 단결정 실리콘)이 사용되는 것이 바람직하다. 반도체 재료로서는, 결정성이 쉽게 향상될 수 있는 실리콘 또는 실리콘 게르마늄 등의 실리콘 반도체를 사용하는 것이 바람직하다.In the
트랜지스터(205)에서는, 비정질 반도체, 미결정 반도체, 다결정 반도체, 산화물 반도체, 단결정 반도체 등이 사용될 수 있다. 특히, 트랜지스터(205)는 트랜지스터(206)를 통해 포토다이오드(204)로부터 공급되는 전하를 게이트에 접속된 노드에 축적하고 이 축적된 전하를 출력 신호로 변환하는 기능이 있다. 따라서, 단결정 반도체는 높은 이동도를 가진 트랜지스터를 얻는 데 사용되는 것이 바람직하다. 반도체 재료로서는, 결정성이 쉽게 향상될 수 있는 실리콘 또는 실리콘 게르마늄 등의 실리콘 반도체를 사용하는 것이 바람직하다.In the
트랜지스터(206)에서는, 비정질 반도체, 미결정 반도체, 다결정 반도체, 산화물 반도체, 단결정 반도체 등이 사용될 수 있다. 특히, 트랜지스터(206)는 트랜지스터(206)의 온/오프를 제어함으로써 트랜지스터(205)의 게이트의 전하를 유지하는 기능이 있다. 따라서, 트랜지스터(206)는 매우 낮은 오프 전류를 갖기 위해 산화물 반도체를 사용하는 것이 바람직하다.In the
트랜지스터(207)에서는, 비정질 반도체, 미결정 반도체, 다결정 반도체, 산화물 반도체, 단결정 반도체 등이 사용될 수 있다. 특히, 트랜지스터(207)는 트랜지스터(207)의 온/오프를 제어함으로써, 트랜지스터(205)의 게이트의 전하를 방전하는 기능, 및 트랜지스터(205)의 게이트의 전하를 유지하는 기능이 있다. 따라서, 트랜지스터(207)는 매우 낮은 오프 전류를 갖기 위해 산화물 반도체를 사용하는 것이 바람직하다.In the
트랜지스터(208)에서는, 비정질 반도체, 미결정 반도체, 다결정 반도체, 산화물 반도체, 단결정 반도체 등이 사용될 수 있다. 특히, 단결정 반도체는, 트랜지스터(208)가 높은 이동도를 갖고 포토센서 출력 신호선(216)에 트랜지스터(205)의 출력 신호를 공급하는 기능을 갖도록 트랜지스터(208)에 사용되는 것이 바람직하다. 반도체 재료로서는, 결정성이 쉽게 향상될 수 있는 실리콘 또는 실리콘 게르마늄 등의 실리콘 반도체를 사용하는 것이 바람직하다.In the
표시 소자 제어 회로(102)는 표시 소자(105)를 제어하기 위한 회로이며, 신호가 비디오 데이터 신호선 등의 신호선 (소스 신호선이라고도 함)을 통해 표시 소자(105)에 입력되는 표시 소자 구동 회로(107); 및 신호가 스캔 라인 (게이트 신호선이라고도 함)을 통해 표시 소자(105)에 입력되는 표시 소자 구동 회로(108)를 포함한다. 예를 들어, 스캔 라인 측의 표시 소자 구동 회로(108)는 특정 행에 있는 화소에 포함된 표시 소자를 선택하는 기능이 있다. 신호선 측의 표시 소자 구동 회로(107)는 선택한 행에 있는 화소에 포함된 표시 소자에 미리 정해진 레벨의 전압을 공급하는 기능이 있다. 스캔 라인 측의 표시 소자 구동 회로(108)로부터 고-레벨 전압이 인가되는 게이트 신호선에 접속된 표시 소자(105)에서, 트랜지스터는 턴 온되며, 신호선 측의 표시 소자 구동 회로(107)로부터 비디오 데이터 신호선에 인가된 전압과 동일한 레벨의 전압이 인가됨을 유의해야 한다.The display
포토센서 제어 회로(103)는 포토센서(106)를 제어하기 위한 회로이며, 신호선 측 - 여기서, 신호선은 포토센서 출력 신호선이나 포토센서 기준 신호선을 포함함 - 의 포토센서 판독 회로(109); 및 스캔 라인 측의 포토센서 구동 회로(110)를 포함한다.The
포토센서 구동 회로(110)는 특정 행에 있는 화소에 포함된 포토센서(106)에 대해 이하 설명된 리셋 동작, 축적 동작 및 선택 동작을 수행하는 기능이 있다.The
포토센서 판독 회로(109)는 선택된 행의 화소에 포함된 포토센서(106)의 출력 신호를 추출하는 기능이 있다. 포토센서 판독 회로(109)로부터, OP 앰프를 이용해서 아날로그 신호인 포토센서(106)의 출력이 표시 패널의 외부로 그대로 추출되는 것에 유의해야 한다. 또는, 포토센서(106)의 출력은 A/D 변환 회로를 이용해서 디지털 신호로 변환된 다음 표시 패널의 외부로 추출된다.The
포토센서 판독 회로(109)에 포함된 프리차지 회로는 도 2를 참조하여 설명될 것이다. 도 2에서, 화소의 한 열에 대한 프리차지 회로(200)는 트랜지스터(217)와 프리차지 신호선(218)을 포함한다. 포토센서 판독 회로(109)는 프리차지 회로(200)의 후단에 접속된 OP 앰프 또는 A/D 변환 회로를 포함할 수 있음을 유의해야 한다.The precharge circuit included in the
프리차지 회로(200)에서, 화소 내의 포토센서의 작동 전에, 포토센서 출력 신호선의 전압 레벨은 기준 전압 레벨로 설정되어 있다. 도 2에서, 프리차지 신호선(218)은 트랜지스터(217)가 턴 온되도록 H 레벨(이하, "H"로 단축)로 설정됨으로써, 포토센서 출력 신호선(216)의 전압 레벨이 기준 전압 레벨(여기서는, 저전압 레벨)로 설정될 수 있다. 이 포토센서 출력 신호선(216)의 전압 레벨이 안정화되도록 포토센서 출력 신호선(216)에 축적 용량 소자를 제공하는 것이 효과적임을 주지해야 한다. 기준 전압 레벨이 고전압 레벨로 설정될 수 있음을 주지해야 한다. 그 경우, 트랜지스터(217)의 도전성 유형은 도 2에서의 도전성 유형과는 역극성으로 만들어지고 프리차지 신호선(218)은 L 레벨(이하, "L"로 단축)로 설정되어, 포토센서 출력 신호선(216)의 전압 레벨이 기준 전압 레벨로 설정될 수 있다.In the
본 실시 형태에서 H-레벨의 전압 및 L 레벨의 전압은 각각 고전원 전압 레벨에 기초한 전압과 저전원 전압 레벨에 기초한 전압에 상당함을 주지해야 한다. 즉, H-레벨의 전압은 3 V 내지 20 V의 정전압이며, L-레벨의 전압은 0 V (기준 전압 레벨 또는 그라운드 전압 레벨이라고도 함)의 정전압이다.It should be noted that in this embodiment, the voltage at the H-level and the voltage at the L level correspond to voltages based on high power voltage levels and voltages based on low power supply voltage levels, respectively. That is, the voltage at the H-level is a constant voltage of 3 V to 20 V, and the voltage at the L-level is a constant voltage of 0 V (also referred to as a reference voltage level or ground voltage level).
다음, 포토센서(106)의 동작은 도 3의 타이밍 차트를 참조하여 설명될 것이다. 도 3에서, 신호(301), 신호(302) 및 신호(303)는 각각 도 2에서의 게이트 신호선(213), 리셋 신호선(214) 및 게이트 신호선(215)의 전압 레벨들에 상당한다. 또한, 신호(304A 내지 304C)들 각각은 트랜지스터(205)의 게이트의 전압 레벨(도 2에서의 노드(219)의 전압 레벨)에 상당한다. 신호(304A)는 포토다이오드(204)에 입사되는 광의 조도가 높음을 보여주고 (이하, 고 조도), 신호(304B)는 포토다이오드(204)에 입사되는 광의 조도가 중간임을 보여주고 (이하, 중 조도), 신호(304C)는 포토다이오드(204)에 입사되는 광의 조도가 낮음을 보여준다 (이하, 저 조도). 또한, 신호(305A 내지 305C)들은 각각 포토센서 출력 신호선(216)의 전압 레벨에 상당하며, 신호(305A 내지 305C)들은 각각 고 조도, 중 조도 및 저 조도를 보여준다.Next, the operation of the photosensor 106 will be described with reference to the timing chart of FIG. In FIG. 3, the
기간 A에서, 게이트 신호선(213)의 전압 레벨(신호 301)은 "H"로 설정되고, 리셋 신호선(214)의 전압 레벨(신호 302)은 0 V보다 낮은 레벨(이하, "L2")로 설정되며, 게이트 신호선(215)의 전압 레벨(신호 303)은 "L"로 설정된다. 다음, 기간 B에서, 게이트 신호선(213)의 전압 레벨(신호 301)은 "H"로 설정되고, 리셋 신호선(214)의 전압 레벨(신호 302)은 "H" 레벨로 설정되며, 게이트 신호선(215)의 전압 레벨(신호 303)은 "L"로 설정된다. 그 결과, 포토다이오드(204) 및 트랜지스터(206)는 턴 온되고, 노드(219)의 전압 레벨(신호 304A 내지 304C)은 "H"가 된다. 이 시점에서, 역 바이어스가 포토다이오드(204)에 인가된다. 또한, 프리차지 신호선(218)의 전압 레벨이 H 레벨로 설정되면, 포토센서 출력 신호선(216)의 전압 레벨(신호 305A 내지 305C)은 "L"로 프리차지된다. 위에서 설명한 바와 같이, 기간 A와 기간 B는 리셋 동작 기간이다.In the period A, the voltage level of the gate signal line 213 (signal 301) is set to " H ", and the voltage level of the reset signal line 214 (signal 302) to a level lower than 0 V (hereinafter, " L2 "). The voltage level (signal 303) of the
본 명세서에서, 0 V 보다 낮은 레벨은, 구체적으로, 트랜지스터(206)의 소스의 전압 레벨, 트랜지스터(206)의 드레인의 전압 레벨, 트랜지스터(207)의 소스의 전압 레벨 및 트랜지스터(207)의 드레인의 전압 레벨보다 낮은 전압 레벨을 의미함을 주지해야 한다. 본 실시 형태에서, 트랜지스터(206 및 207)의 소스 및 드레인의 저전압 측의 전압 레벨은 그라운드 라인의 전압 레벨인 0 V이고, 미리 정해진 기간의 게이트 신호선(213)의 전압 레벨과 리셋 신호선(214)의 전압 레벨은 0 V보다 낮은 레벨이라고 할 수 있다. 즉, 트랜지스터(206)의 소스 및 드레인의 저전압 측의 전압 레벨 및 트랜지스터(207)의 소스 및 드레인의 저전압 측의 전압 레벨은, 각각 도 2에 도시된 회로 구성에 기초하여, 포토다이오드(204)에 접속된 배선(211)의 전압 레벨 및 포토센서 기준 신호선(212)의 전압 레벨이라고 할 수 있다.In the present specification, a level lower than 0 V is specifically, the voltage level of the source of the
다음, 기간 C에서, 게이트 신호선(213)의 전압 레벨(신호 (301))은 "H"로 설정되고, 리셋 신호선 (214)의 전압 레벨(신호 (302))은 "L2"로 설정되며, 게이트 신호선(215)의 전압 레벨(신호 (303))은 "L"로 설정된다. 그 결과, 노드 (219)의 전압 레벨(신호 (304A 내지 304C))은 포토다이오드(204)로의 광 조사에 의한 전류 (이하, 광전류라고 함)로 인해 낮아지기 시작한다. 포토다이오드(204)에서, 광전류는 입사광량의 증가로 인해 증가하고; 따라서 노드(219)의 전압 레벨(신호 304A 내지 304C)은 입사광량에 따라 변한다. 특히, 광전류는 입사광량이 많은 신호(304A)에서 크게 증가하기 때문에, 노드(219)의 전압 레벨인 신호(304A)는 기간 C에서 크게 감소한다. 또한, 광전류는 입사광량이 적은 신호(304C)에서는 거의 흐르지 않기 때문에, 노드(219)의 전압 레벨인 신호(304C)는 기간 C에서는 거의 변하지 않는다. 또한, 입사광량이 중간 정도인 신호(304B)에서는 광전류의 양이 신호(304A)의 양과 신호(304C)의 양 사이의 중간 양으로 증가하기 때문에, 노드(219)의 전압 레벨인 신호(304B)의 양은 신호(304A)의 감소된 양과 신호(304C)의 감소된 양 사이의 중간 양으로 감소한다. 즉, 포토다이오드(204)는 트랜지스터(205)의 게이트에 입사광에 상당하는 전하를 트랜지스터(206)를 통해 공급하는 기능이 있다. 이에 따라, 트랜지스터(205)의 소스와 드레인 사이의 채널 저항이 변한다. 위에서 설명한 바와 같이, 기간 C는 축적 동작 기간이다.Next, in the period C, the voltage level (signal 301) of the
다음, 기간 D에서, 게이트 신호선(213)의 전압 레벨(신호(301))은 "L2"로 설정되고, 리셋 신호선(214)의 전압 레벨(신호(302))은 "L2"로 설정되며, 게이트 신호선(215)의 전압 레벨(신호(303))은 "L"로 설정된다. 노드(219)의 전압 레벨인 신호(304A 내지 304C)들은 일정하다. 여기서, 기간 D의 신호(304A 내지 304C)들의 전압 레벨은 상기 축적 동작 기간(기간 C)에 포토다이오드(204)의 광전류의 양에 의해 결정된다. 즉, 노드(219)에 축적된 전하의 양은 포토다이오드(204)에 입사된 광에 따라 변한다. 산화물 반도체가 트랜지스터(206)의 반도체층과 트랜지스터(207)의 반도체층에 사용되어, 매우 낮은 오프 전류의 트랜지스터를 얻게 됨으로써, 축적된 전하는 이후의 선택 동작이 수행될 때까지 지속적으로 유지될 수 있다는 점에 유의해야 한다.Next, in the period D, the voltage level (signal 301) of the
다음, 기간 E에서, 게이트 신호선(213)의 전압 레벨(신호(301))은 "L2"로 설정되고, 리셋 신호선(214)의 전압 레벨(신호(302))은 "L2"로 설정되며, 게이트 신호선(215)의 전압 레벨(신호(303))은 "H"로 설정된다. 그 결과, 트랜지스터(208)은 턴 온되고 포토센서 기준 신호선(212) 및 포토센서 출력 신호선(216)은 트랜지스터(205 및 208)를 통해 도통된다. 그 다음, 포토센서 출력 신호선(216)의 전압 레벨(신호 (305A 내지 305C))은 상기 포토다이오드 (204)에 입사된 광에 따라 증가된다. 기간 E 이전의 기간에, 프리차지 신호선(218)의 전압 레벨은 포토센서 출력 신호선(216)의 프리차지가 완료될 수 있도록 "H"로 설정되어 있음을 주지해야 한다. 여기서, 포토센서 출력 신호선(216)의 전압 레벨(신호 305A 내지 305C)이 증가하는 속도는 트랜지스터(205)의 소스와 드레인 간의 전류, 즉 축적 동작 기간인 기간 C 동안에 포토다이오드(204)에 입사된 광량에 따라 증가된다. 위에서 설명한 바와 같이, 기간 E는 선택 동작 기간이다.Next, in the period E, the voltage level (signal 301) of the
다음, 기간 F에서, 게이트 신호선(213)의 전압 레벨(신호(301))은 "L2"로 설정되고, 리셋 신호선(214)의 전압 레벨(신호(302))은 "L2"로 설정되며, 게이트 신호선(215)의 전압 레벨(신호(303))은 "L"로 설정된다. 그 결과, 트랜지스터(208)는 턴 오프되고, 포토센서 출력 신호선(216)의 전압 레벨(신호 305A 내지 305C)은 일정하게 된다. 여기에서, 상수 값은 포토다이오드(204)에 입사된 광량에 따라 결정된다. 따라서, 축적 동작 중에 포토다이오드(204)에 입사된 광량은 포토센서 출력 신호선(216)의 전압 레벨을 얻음으로써 결정될 수 있다. 위에서 설명한 바와 같이, 기간 F는 판독 동작 기간이다.Next, in the period F, the voltage level (signal 301) of the
상술한 바와 같이, 본 실시 형태의 반도체 장치에서, 트랜지스터(206)의 게이트에 인가된 전압의 전압 레벨 및 트랜지스터(207)의 게이트에 인가된 전압의 전압 레벨은 트랜지스터(206)가 오프되어 있는 동안의 기간 D, E 및 F 및 트랜지스터(207)가 오프되어 있는 동안의 기간 A, D, E 및 F에는 0 V보다 낮게 설정된다. 즉, 트랜지스터(206)의 게이트와 소스 사이에 인가된 전압의 전압 레벨은 트랜지스터(206)의 임계값 전압의 레벨 이하로 설정되어 있으며, 트랜지스터(207)의 게이트와 소스 사이에 인가된 전압의 전압 레벨은 트랜지스터(207)의 임계값 전압의 레벨 이하로 설정된다. 따라서, 트랜지스터(205)의 게이트에 유지된 전하를 유지하는 기능을 향상시킬 수 있다.As described above, in the semiconductor device of the present embodiment, the voltage level of the voltage applied to the gate of the
더 구체적으로, 개별 포토센서의 동작은 리셋 동작, 축적 동작, 선택 동작 및 판독 동작을 반복적으로 수행하여 실현된다. 위에서 설명한 바와 같이, 본 실시 형태에서, 트랜지스터(206)의 게이트에 인가된 전압의 전압 레벨 및 트랜지스터(207)의 게이트에 인가된 전압의 전압 레벨은 트랜지스터(206 및 207)가 오프되어 있는 동안의 기간에는 0 V보다 낮다. 따라서, 트랜지스터(206 및 207)는 더 신뢰성 있게 턴 오프될 수 있어, 축적 동작과 판독 동작 시에 트랜지스터(205)의 게이트에 유지된 전하를 유지하는 기능을 향상시킬 수 있다. 또한, 입사광을 포토센서의 전기 신호로 정확하게 변환하는 기능이 개선될 수 있다. 또한, 트랜지스터(206)의 반도체층 및 트랜지스터(207)의 반도체층은 산화물 반도체를 사용하여 매우 낮은 오프 전류를 갖는 트랜지스터들을 얻는 것이 바람직하다. 이러한 구조에 의해, 입사광을 포토센서의 전기 신호로 더 정확하게 변환하는 기능이 개선될 수 있다.More specifically, the operation of the individual photosensor is realized by repeatedly performing the reset operation, the accumulation operation, the selection operation and the read operation. As described above, in the present embodiment, the voltage level of the voltage applied to the gate of the
본 실시 형태는 적절하게 다른 임의의 실시 형태와 결합될 수 있다.This embodiment can be combined with any other embodiment as appropriate.
(실시 형태 2)(Embodiment 2)
본 실시 형태에서, 복수의 포토센서들을 구동하는 방법이 설명될 것이다.In this embodiment, a method of driving a plurality of photosensors will be described.
첫째, 구동 방법은 도 4의 타이밍 차트에서 설명된다. 도 4에서, 신호(401), 신호(402) 및 신호(403)는 각각 제1 행, 제2 행 및 제3 행의 포토센서들에서의 리셋 신호선(214)의 전압 변화를 보여주는 신호이다. 신호(404), 신호(405) 및 신호(406)는 각각 제1 행, 제2 행 및 제3 행의 포토센서들에서의 게이트 신호선(213)의 전압 변화를 보여주는 신호이다. 신호(407), 신호(408) 및 신호(409)는 각각 제1 행, 제2 행 및 제3 행의 포토센서들에서의 게이트 신호선(215)의 전압 변화를 보여주는 신호이다. 기간(410)은 1회 촬상에 소요되는 기간이다. 기간(411)은 제2 행의 포토센서에서 리셋 동작이 수행되는 동안의 기간이고, 기간(412)은 제2 행의 포토센서에서 축적 동작이 수행되는 동안의 기간이며, 기간(413)은 제2 행의 포토센서에서 선택 동작이 수행되는 동안의 기간이다. 따라서 각 행의 포토센서를 차례로 구동해 나감으로써 화상이 얻어질 수 있다.First, the driving method is described in the timing chart of FIG. In Fig. 4, signals 401, 402 and 403 are signals showing the voltage change of the
여기서, 각 행의 포토센서에서의 축적 동작에서 시간 지연이 있음을 알 수 있게 된다. 즉, 각 행의 포토센서에서의 촬상이 동시에 수행되지 않아, 화상이 흐려지는 왜곡 현상이 나타난다. 특히, 빠르게 이동하는 피검출물의 화상은 쉽게 왜곡된 형상으로 얻어진다: 피검출물이 제1 행에서 제3 행의 방향으로 이동하는 경우, 뒤쪽에 꼬리 흔적을 남기는 확대된 화상이 얻어지고; 피검출물이 그 반대 방향으로 이동하는 경우, 축소된 화상이 얻어진다.Here, it can be seen that there is a time delay in the accumulation operation in the photosensors in each row. That is, the imaging by the photosensors in each row is not performed simultaneously, resulting in a distortion phenomenon in which the image is blurred. In particular, an image of a rapidly moving object to be detected is easily obtained in a distorted shape: when the object is moved in the direction of the first to third rows, an enlarged image is obtained leaving a trailing trail behind; When the object to be detected moves in the opposite direction, a reduced image is obtained.
각 행의 포토센서에서 축적 동작의 시간 지연을 방지하기 위해서는, 각 행의 포토센서가 순차적으로 짧은 주기로 구동되는 것이 효과적이다. 그러나, 이 경우에는, 포토센서의 출력 신호가 OP 앰프 또는 A/D 변환 회로에서 매우 빠른 속도로 얻어져야 하는데, 이는 소비 전력의 증가를 초래하고, 특히, 고해상도의 화상을 얻기가 매우 어렵다.In order to prevent the time delay of the accumulation operation in the photosensors in each row, it is effective that the photosensors in each row are sequentially driven at short periods. In this case, however, the output signal of the photosensor must be obtained at a very high speed in the OP amplifier or A / D conversion circuit, which leads to an increase in power consumption, and in particular, it is very difficult to obtain a high resolution image.
따라서, 도 5의 타이밍 차트에서 도시된 구동 방법이 제안된다. 도 5에서, 신호(501), 신호(502) 및 신호(503)는 각각 제1 행, 제2 행 및 제3 행의 포토센서들의 리셋 신호선(214)의 전압 변화를 보여주는 신호이다. 신호(504), 신호(505) 및 신호(506)는 각각 제1 행, 제2 행 및 제3 행의 포토센서들의 게이트 신호선(213)의 전압 변화를 보여주는 신호이다. 신호(507), 신호(508) 및 신호(509)는 각각 제1 행, 제2 행 및 제3 행의 포토센서들의 게이트 신호선(215)의 전압 변화를 보여주는 신호이다. 기간(510)은 1회 촬상에 소요되는 기간이다. 기간(511)은 제2 행의 포토센서에서 리셋 동작이 (모든 행에서 동시에) 수행되는 동안의 기간이고, 기간(512)은 제2 행의 포토센서에서 축적 동작이 (모든 행에서 동시에) 수행되는 동안의 기간이며, 기간(513)은 제2 행의 포토센서에서 선택 동작이 (모든 행에서 동시에) 수행되는 동안의 기간이다.Therefore, the driving method shown in the timing chart of FIG. 5 is proposed. In Fig. 5, signals 501, 502 and 503 are signals showing the voltage change of the
도 5는 리셋 동작과 축적 동작이 모든 행의 포토센서들에서 동일 기간에 각각 수행되며, 축적 동작 후 선택 동작이 순차적으로 축적 동작과의 동기화 없이 각 행에서 수행된다는 점에서는 도 4와 다르다. 축적 동작이 동일 기간에 수행될 때, 각 행의 포토센서에서의 촬상이 동시에 수행되고 대상 물체가 빠르게 이동하는 경우에도 피검출물의 화상은 흐림 현상 없이 쉽게 얻어질 수 있다. 축적 동작이 동시에 수행되기 때문에, 구동 회로는 각 포토센서의 리셋 신호선(214)에 공통으로 제공될 수 있다. 또한, 구동 회로는 각 포토센서의 게이트 신호선(213)에 대해 공통으로 제공될 수도 있다. 공통으로 제공된 그러한 구동 회로는 주변 회로의 수를 줄이거나 소비 전력의 감소에 효과적이다. 또한, 순차적으로 각 행에서 수행된 선택 동작은 포토센서의 출력 신호가 얻어질 때 OP 앰프 또는 A/D 변환 회로의 동작 속도를 낮출 수 있다. 이때, 선택 동작을 위한 총 시간은 축적 동작을 위한 시간보다 긴 것이 바람직한데, 이는 고해상도의 화상을 얻는 경우에 특히 효과적이다.FIG. 5 differs from FIG. 4 in that the reset operation and the accumulation operation are each performed in the same period in the photosensors of all the rows, and the selection operation after the accumulation operation is sequentially performed in each row without synchronization with the accumulation operation. When the accumulation operation is performed in the same period, the image of the object to be detected can be easily obtained without blur even when imaging at the photosensors in each row is performed simultaneously and the object moves rapidly. Since the accumulation operation is performed at the same time, the driving circuit can be provided in common to the
도 5는 순차적으로 각 행의 포토센서를 구동하기 위한 방법의 타이밍 차트를 도시하고; 특정 영역에서의 화상을 얻기 위해 오직 특정 행에서만 포토센서를 순차적으로 구동하는 것이 또한 효과적이라는 점을 주지해야 한다. 그 결과, OP 앰프 또는 A/D 변환 회로의 동작 및 전력 소비가 감소하면서 원하는 화상을 얻을 수 있다. 또한, 몇 행 마다의 포토센서, 즉, 복수의 포토센서들 중 일부를 구동하는 구동 방법도 효과적이다. 그 결과, OP 앰프 또는 A/D 변환 회로의 동작을 줄이고 소비 전력을 줄이면서 필요한 해상도의 화상을 얻을 수 있다.5 shows a timing chart of a method for sequentially driving each row of photosensors; Note that it is also effective to sequentially drive the photosensors only in certain rows to obtain images in certain areas. As a result, a desired image can be obtained while the operation and power consumption of the OP amplifier or A / D conversion circuit are reduced. Also, a driving method for driving some of the photosensors every few rows, that is, a plurality of photosensors, is also effective. As a result, it is possible to obtain an image having a required resolution while reducing the operation of an op amp or an A / D conversion circuit and reducing power consumption.
상기 구동 방법을 실현하기 위해, 각 포토센서에서의 트랜지스터(205)의 게이트의 전압 레벨이 축적 동작이 완료된 후에도 일정하게 유지되어야 한다. 따라서, 트랜지스터(207)는 상기 실시 형태에서 설명된 바와 같이, 산화물 반도체를 사용하여 오프 전류를 매우 작게 하는 것이 바람직하다.In order to realize the above driving method, the voltage level of the gate of the
상기 방식으로, 대상 물체가 고속으로 이동하는 경우에도 흐림 왜곡 현상이 거의 없는 고해상도의 피검출물 화상을 가능케 하는 저전력 소비 표시 장치 또는 반도체 장치를 제공할 수 있다.In this manner, it is possible to provide a low power consumption display device or a semiconductor device that enables a high-resolution to-be-detected image with almost no blur distortion even when a target object moves at high speed.
본 실시 형태는 적절하게 다른 임의의 실시 형태와 결합될 수 있다.This embodiment can be combined with any other embodiment as appropriate.
(실시 형태 3)(Embodiment 3)
본 실시 형태에서, 도 2에서의 포토센서(106)의 회로 구성의 변형 예가 설명될 것이다.In this embodiment, a modification of the circuit configuration of the photosensor 106 in FIG. 2 will be described.
도 6a는 도 2에서 트랜지스터(205)의 게이트에 접속된, 포토센서의 리셋 동작을 제어하기 위한 트랜지스터(207)를 생략한 구성을 보여주고 있다. 도 6a의 구성에서, 포토센서의 리셋 동작이 수행될 때, 배선(211)의 전압 레벨을 변화시킴으로써 트랜지스터(205)의 게이트에 축적된 전하가 방전될 수 있다.FIG. 6A shows a configuration in which the
도 6b는 트랜지스터(205) 및 트랜지스터(208)가 도 2의 포토센서(106)에서와 반대 방식으로 접속되는 구성을 보여준다. 특히, 트랜지스터(205)의 소스와 드레인 중 하나는 포토센서 출력 신호선(216)에 접속되고, 트랜지스터(208)의 소스와 드레인 중 하나는 포토센서 기준 신호선(212)에 접속되어 있다.6B shows a configuration in which the
도 6c는 트랜지스터(208)가 도 2의 포토센서(106)의 구성에서 생략되는 구성을 보여준다. 도 6c의 구성은 도 2, 도 6a 및 도 6b의 구성과는 다르다: 포토센서의 선택 동작 및 판독 동작이 수행될 때, 트랜지스터(205)의 게이트에 축적된 전하에 상당하는 신호의 변화는 포토센서 기준 신호선(212)의 전압 레벨을 변경함으로써 판독될 수 있다.FIG. 6C shows a configuration in which the
도 6c에 도시된 포토센서(106)의 동작에 관한 타이밍 차트는 도 10에 도시된다. 도 10에서, 신호(601), 신호(602) 및 신호(603)는 도 6c에서의 게이트 신호선(213), 리셋 신호선(214) 및 포토센서 기준 신호선(212)의 전압 레벨에 각각 상당한다. 신호(604)는 트랜지스터(205)의 게이트의 전압 레벨에 상당하고, 포토다이오드(204)에 입사된 광의 조도가 중간인 경우 (이하, 중 조도)를 보여준다. 신호(605)는 포토센서 출력 신호선(216)의 전압 레벨을 보여준다. 신호(606)는 도 6c에서의 노드(611)의 전압 레벨을 보여준다.A timing chart relating to the operation of the photosensor 106 shown in FIG. 6C is shown in FIG. In FIG. 10, the
도 10의 타이밍 차트가 설명된다. 기간 A에서, 신호(601) 및 신호(603)의 레벨은 "H"로 설정되어 있으며, 신호(602)의 전압 레벨은 "L2"로 설정되어 있다. 그 다음, 기간 B에서, 신호(602)의 전압 레벨이 "H"로 설정되면, 신호(604)의 전압 레벨은 리셋되고, 신호(605) 및 신호(606)의 전압 레벨이 증가한다. 즉, 기간 A와 기간 B는 리셋 동작 기간이다. 다음, 기간 C에서, 신호(601)의 전압 레벨이 "L2"로 설정되면, 신호(606)의 전압 레벨은 감소한다. 그 다음, 기간 D에서, 신호(602) 및 신호(603)의 전압 레벨은 "L2"로 설정된다. 즉, 기간 C 및 기간 D는 축적 동작 기간이다. 다음, 기간 E에서, 신호(601) 및 신호(603)의 전압 레벨이 "H"로 설정되면, 신호(604)의 전압 레벨 및 신호(606)의 전압 레벨은 동일한 전압 레벨로 되고, 포토센서의 출력 신호에 따라 신호(605)의 전압 레벨이 변한다. 즉, 기간 E는 선택 동작 기간이다. 그 다음, 기간 F에서, 신호(601) 및 신호(603)의 전압 레벨이 "L2"로 설정되고, 신호(605)의 전압 레벨이 판독된다. 즉, 기간 F는 판독 동작 기간이다. 이러한 방식으로, 도 6c에 도시된 포토센서(106)의 동작이 수행될 수 있다.The timing chart of FIG. 10 is described. In the period A, the levels of the
본 실시 형태는 적절하게 다른 임의의 실시 형태와 결합될 수 있다.This embodiment can be combined with any other embodiment as appropriate.
(실시 형태 4)(Fourth Embodiment)
본 실시 형태에서, 포토센서를 포함하는 반도체 장치의 구조 및 제조 방법은 설명될 것이다. 도 7은 반도체 장치의 단면도이다. 다음과 같은 반도체 장치는 표시 장치에 적용될 수 있음을 주지해야 한다.In this embodiment, the structure and manufacturing method of the semiconductor device including the photosensor will be described. 7 is a cross-sectional view of a semiconductor device. It should be noted that the following semiconductor device can be applied to a display device.
도 7에서, 포토다이오드(1002), 트랜지스터(1003) 및 트랜지스터(1004)는 절연면을 갖는 기판(1001) 위에 제공된다. 포토다이오드(1002), 트랜지스터(1003) 및 트랜지스터(1004) 각각은 도 2에서의 포토다이오드(204), 트랜지스터(205) 및 트랜지스터(206)의 단면도이다. 피검출물(1201)로부터 방출된 광(1202), 피검출물(1201)에 의해 반사된 외부 광(1202), 또는 장치의 내부에서 방출되고 피검출물(1201)에 의해 반사된 광(1202)은 포토다이오드(1002)에 입사된다. 피검출물은 기판(1001) 측 위에 제공될 수 있다.In FIG. 7,
기판(1001)은 절연 기판 (예를 들어, 유리 기판이나 플라스틱 기판), 상부에 절연막 (예를 들어, 산화 실리콘막 또는 질화 실리콘막)이 형성되어 있는 절연 기판, 상부에 절연막이 형성되어 있는 반도체 기판 (예를 들어, 실리콘 기판), 또는 상부에 절연막이 형성되어 있는 금속 기판 (예를 들어, 알루미늄 기판)일 수 있다.The
포토다이오드(1002)는 횡형 접합(lateral-junction) 핀 다이오드이며, 반도체막(1005)을 포함한다. 반도체막(1005)은 p-형 도전성의 영역 (p-층(1021)), i-형 도전성의 영역 (i-층(1022)) 및 n-형 도전성의 영역 (n-층(1023))을 포함한다. 포토다이오드(1002)는 pn 다이오드일 수 있음을 주지해야 한다.The
횡형 접합 핀 또는 pn 다이오드는 반도체막(1005)의 특정 영역에 p-형 불순물 및 n-형 불순물을 첨가하여 형성될 수 있다.The horizontal junction pin or the pn diode may be formed by adding p-type impurities and n-type impurities to a specific region of the
포토다이오드(1002)에서, 입사광으로부터 생성된 전기 신호의 비율 (양자 효율)을 개선하기 하기 위해, 결정 결함이 적은 단결정 반도체 (예를 들어, 단결정 실리콘)가 반도체막(1005)에 사용되는 것이 바람직하다.In the
트랜지스터(1003)는 톱-게이트(top-gate) 박막 트랜지스터이며, 반도체막(1006), 게이트 절연막(1007) 및 게이트 전극(1008)을 포함한다.The
트랜지스터(1003)는 포토다이오드(1002)로부터 공급된 전하를 출력 신호로 변환하는 기능이 있다. 따라서, 단결정 반도체 (예를 들어, 단결정 실리콘)은 높은 이동도를 가진 트랜지스터를 얻기 위해 반도체막(1006)에 사용되는 것이 바람직하다.The
단결정 반도체를 이용하여 반도체막(1005) 및 반도체막(1006)을 형성하는 예가 설명될 것이다. 손상된 영역은 이온 조사(ion irradiation) 등을 이용하여 단결정 반도체 기판 (예를 들어, 단결정 실리콘 기판)의 원하는 깊이에 형성된다. 단결정 반도체 기판과 기판(1001)은 이들 사이에 절연막을 끼운 채로 서로 접착되며, 그 다음 단결정 반도체 기판은 손상된 영역을 따라 분리되어, 반도체막이 기판(1001) 위에 형성된다. 반도체막은, 반도체막(1005) 및 반도체막(1006)이 형성되도록, 에칭 등에 의해 원하는 형태로 가공 (패터닝)된다. 반도체막(1005) 및 반도체막(1006)은 동일한 공정에서 형성될 수 있기 때문에, 비용 절감이 실현될 수 있다. 이러한 방식으로, 포토다이오드(1002) 및 트랜지스터(1003)는 동일 표면에 형성될 수 있다.An example of forming the
비정질 반도체, 미결정 반도체, 다결정 반도체, 산화물 반도체 등이 반도체막(1005) 및 반도체막(1006)에 사용될 수도 있음을 주지해야 한다. 특히, 단결정 반도체는 높은 이동도를 가진 트랜지스터를 얻는 데 사용되는 것이 바람직하다. 반도체 재료로서는 결정성을 쉽게 향상시킬 수 있는 실리콘 또는 실리콘 게르마늄 등의 실리콘 반도체를 이용하는 것이 바람직하다.It should be noted that amorphous semiconductors, microcrystalline semiconductors, polycrystalline semiconductors, oxide semiconductors, and the like may be used for the
여기서, 반도체막(1005)은 포토다이오드(1002)의 양자 효율을 개선하기 위해 두껍게 만드는 것이 바람직하다. 또한, 반도체막(1006)은 트랜지스터(1003)의 S 값 등의 전기 특성을 개선하기 위해 얇게 만드는 것이 바람직하다. 이 경우, 반도체막(1005)에 있어서 오직 요구되는 것은 반도체막(1006)보다 두껍게 만들어지는 것이다.Here, the
결정성 반도체는 높은 이동도를 가진 트랜지스터를 얻기 위해 도 2의 트랜지스터(208)에 사용되는 것이 바람직하다. 트랜지스터(1003)와 동일한 반도체 재료를 사용함으로써, 트랜지스터(208)는 트랜지스터(1003)와 동일한 공정에서 형성될 수 있기 때문에 비용이 절감된다.Crystalline semiconductors are preferably used in
게이트 절연막(1007)은 산화 실리콘막, 질화 실리콘막 등을 이용하여 단층 또는 적층으로 형성되었음을 주지해야 한다. 게이트 절연막(1007)은 플라즈마 CVD 또는 스퍼터링에 의해 형성될 수 있다.It should be noted that the
게이트 전극(1008)은 몰리브덴, 티타늄, 크롬, 탄탈, 텅스텐, 알루미늄, 구리, 네오디뮴 또는 스칸듐 등의 금속 재료, 또는 이러한 재료를 주성분으로 하는 합금 재료를 사용하여 단층 또는 적층으로 형성되었음을 주지해야 한다. 게이트 전극(1008)은 스퍼터링 또는 진공 증착에 의해 형성될 수 있다.It should be noted that the
포토다이오드(1002)는 횡형 접합 구조 대신에 p-층, i-층 및 n-층의 적층 구조를 가질 수 있다. 트랜지스터(1003)는 보톰-게이트(bottom-gate) 트랜지스터일 수 있으며, 채널 스톱 (channel-stop) 구조 또는 채널 에칭(channel-etched) 구조를 가질 수 있다.The
도 9에 도시된 바와 같이, 차광막(1301)은 감지될 광 이외의 다른 광이 차단될 수 있도록, 포토다이오드(1002) 아래에 제공될 수 있음을 주지해야 한다. 차광막은 포토다이오드(1002) 위에 제공될 수 있다. 이 경우, 차광막은 예를 들어, 포토다이오드(1002)가 제공되어 있는 기판(1001)에 대향하는 기판(1302) 위에 제공될 수 있다.As shown in FIG. 9, it should be noted that the
트랜지스터(1004)는 보톰-게이트 역-스태거 구조(bottom-gate inverted-staggered)의 박막 트랜지스터이며, 게이트 전극(1010), 게이트 절연막(1011), 반도체막(1012), 전극(1013) 및 전극(1014)을 포함한다. 절연막(1015)은 트랜지스터(1004) 위에 제공된다. 트랜지스터(1004)는 톱-게이트 트랜지스터일 수 있음을 주지해야 한다.The
이 구조의 특징은 트랜지스터(1004)가 포토다이오드(1002)와 트랜지스터(1003) 위에 절연막(1009)을 개재해서 형성한다는 것이다. 트랜지스터(1004) 및 포토다이오드(1002)가 이 방식으로 다른 층들 위에 형성되면, 포토다이오드(1002)의 영역이 증가하여, 포토다이오드(1002)에 의해 수신된 광량을 증가시킬 수 있다.The feature of this structure is that the
또한, 트랜지스터(1004)의 일부 또는 전체는 포토다이오드(1002)의 n-층(1023) 또는 p-층(1021) 중 어느 하나와 겹쳐지도록 형성되는 것이 바람직하다. 이는 포토다이오드(1002)의 영역이 증가할 수 있고, 트랜지스터(1004)와 i-층(1022)의 중첩 영역이 효율적으로 수광할 수 있도록 가능한 한 작게 만들어질 수 있기 때문이다. 또한, pn 다이오드의 경우에서도, 트랜지스터(1004)와 pn 접합의 중첩 영역을 더 작게 함으로써, 수광을 더 효율적이게 한다.Further, part or all of the
트랜지스터(1004)의 기능은 포토다이오드(1002)의 출력 신호를 트랜지스터(1003)의 게이트에 전하로서 축적하고 이 전하를 유지하는 것이다. 따라서, 트랜지스터가 매우 낮은 오프 전류가 되도록, 산화물 반도체가 반도체막(1012)에 사용되는 것이 바람직하다.The function of the
또한, 도 2의 트랜지스터(207)는 매우 낮은 오프 전류를 갖도록 산화물 반도체를 사용하는 것이 바람직하다. 트랜지스터(1004)와 동일한 반도체 재료를 사용함으로써, 트랜지스터(207)는 트랜지스터(1004)와 동일한 공정에서 형성될 수 있어, 비용 절감의 효과가 있다. 상기 반도체 소자 각각에 대해, 박막 반도체 또는 벌크형 반도체가 사용될 수 있음을 주지해야 한다.In addition, the
산화물 반도체를 사용하여 반도체막(1012)을 형성하는 한 예가 하기에 도시된다.An example of forming the
트랜지스터의 오프 전류를 증가시키는 요인 중 하나는 산화물 반도체에 포함된 수소 (예를 들어, 수소, 물, 또는 수산기) 등의 불순물이다. 수소 등은 산화물 반도체 내에서 캐리어 공급체(도너)일 수 있고, 이는 오프 상태에서도 전류를 발생시키는 요인이 된다. 즉, 다량의 수소 등을 함유하는 산화물 반도체는 n-형 산화물 반도체가 된다.One of the factors that increase the off current of the transistor is an impurity such as hydrogen (eg, hydrogen, water, or hydroxyl) included in the oxide semiconductor. Hydrogen or the like may be a carrier supply (donor) in the oxide semiconductor, which becomes a factor for generating current even in the off state. That is, the oxide semiconductor containing a large amount of hydrogen or the like becomes an n-type oxide semiconductor.
따라서, 하기에 도시된 제조 방법에서, 산화물 반도체 내의 수소의 양이 최대한 감소하고 구성 원소인 산소의 농도가 증가하여, 산화물 반도체는 순도가 높아진다. 고순도의 산화물 반도체는 진성 또는 실질적으로 진성 반도체이므로, 오프 전류를 감소시킨다.Therefore, in the manufacturing method shown below, the amount of hydrogen in the oxide semiconductor is reduced as much as possible, and the concentration of oxygen as a constituent element is increased, so that the oxide semiconductor has high purity. High purity oxide semiconductors are intrinsically or substantially intrinsic semiconductors, thus reducing off current.
먼저, 산화물 반도체막은 스퍼터링에 의해 절연막(1009) 위에 형성된다.First, an oxide semiconductor film is formed on the insulating
산화물 반도체막을 형성하는 데 사용된 타겟으로는, 산화 아연을 주성분으로서 포함하는 금속 산화물의 타겟이 사용될 수 있다. 예를 들어, 조성비로서 In2O3:Ga2O3:ZnO = 1:1:1, 즉 In:Ga:Zn = 1:1:0.5인 타겟을 사용하는 것이 가능하다. 또한, In:Ga:Zn = 1:1:1의 조성비 또는 In:Ga:Zn = 1:1:2의 조성비를 갖는 타겟을 사용할 수 있다. 또한, 2 중량 % 이상 10 중량 % 이하의 SiO2를 포함하는 타겟을 사용할 수 있다.As the target used to form the oxide semiconductor film, a target of a metal oxide containing zinc oxide as a main component can be used. For example, as a composition ratio, it is possible to use a target having In 2 O 3 : Ga 2 O 3 : ZnO = 1: 1: 1, that is, In: Ga: Zn = 1: 1: 0.5. In addition, a target having a composition ratio of In: Ga: Zn = 1: 1: 1 or a composition ratio of In: Ga: Zn = 1: 1: 2 can be used. It is also possible to use a target comprising SiO 2 of 2 % by weight or more and 10% by weight or less.
산화물 반도체막은 희귀 가스 (일반적으로, 아르곤) 분위기, 산소 분위기, 또는 희귀 가스와 산소의 혼합 분위기 속에서 형성될 수 있음을 주지해야 한다. 여기서, 산화물 반도체막을 형성하는 데 사용되는 스퍼터링 가스는 수소, 물, 수산기 또는 수소화물 등의 불순물의 농도가 ppm 바람직하게는 ppb로 표시될 수 있는 정도의 수준으로 감소된 고순도 가스이다.It should be noted that the oxide semiconductor film can be formed in a rare gas (generally argon) atmosphere, an oxygen atmosphere, or a mixed atmosphere of the rare gas and oxygen. Here, the sputtering gas used to form the oxide semiconductor film is a high purity gas whose concentration of impurities such as hydrogen, water, hydroxyl or hydride is reduced to a level such that ppm, preferably ppb, can be expressed.
산화물 반도체막은 처리 챔버 내에 남아 있는 수분을 제거하면서 수소와 수분이 제거된 스퍼터링 가스를 도입함으로써 형성된다. 처리 챔버 내에 남아 있는 수분을 제거하기 위해, 양호하게는 흡착형 진공 펌프(entrapment vacuum pump)가 사용된다. 예를 들어, 바람직하게는 크라이오 펌프(cryopump), 이온 펌프(ion pump), 또는 티타늄 서블리메이션 펌프(titanium sublimation pump)가 사용된다.The oxide semiconductor film is formed by introducing a sputtering gas from which hydrogen and moisture have been removed while removing moisture remaining in the processing chamber. In order to remove the water remaining in the processing chamber, an entrapment vacuum pump is preferably used. For example, cryopumps, ion pumps, or titanium sublimation pumps are preferably used.
산화물 반도체막의 두께는 2 nm 이상 200 nm 이하일 수 있고, 바람직하게는 5 nm 이상 30 nm 이하이다. 그 다음, 산화물 반도체막은 상기 에칭 등에 의해 원하는 형태로 가공(패터닝)되어, 반도체막(1012)이 형성된다.The oxide semiconductor film may have a thickness of 2 nm or more and 200 nm or less, preferably 5 nm or more and 30 nm or less. Then, the oxide semiconductor film is processed (patterned) into a desired shape by the etching or the like to form a
In-Ga-Zn-O가 상기 예에서 산화물 반도체막에 사용되지만, 다음의 산화물 반도체도 사용될 수 있다: In-Sn-Ga-Zn-O, In-Sn-Zn-O, In-Al-Zn-O, Sn-Ga-Zn-O, Al-Ga-Zn-O, Sn-Al-Zn-O, In-Zn-O, Sn-Zn-O, Al-Zn-O, Zn-Mg-O, Sn-Mg-O, In-Mg-O, In-O, Sn-O, Zn-O 등. 산화물 반도체막은 Si를 포함할 수 있다. 또한, 산화물 반도체막은 비정질 또는 결정질일 수 있다. 또한, 산화물 반도체막은 비단결정 또는 단결정일 수 있다.In-Ga-Zn-O is used for the oxide semiconductor film in the above examples, but the following oxide semiconductors can also be used: In-Sn-Ga-Zn-O, In-Sn-Zn-O, In-Al-Zn -O, Sn-Ga-Zn-O, Al-Ga-Zn-O, Sn-Al-Zn-O, In-Zn-O, Sn-Zn-O, Al-Zn-O, Zn-Mg-O , Sn-Mg-O, In-Mg-O, In-O, Sn-O, Zn-O and the like. The oxide semiconductor film may include Si. In addition, the oxide semiconductor film may be amorphous or crystalline. In addition, the oxide semiconductor film may be a non-single crystal or a single crystal.
산화물 반도체막으로서, InM03(ZnO)m (m > 0)으로 표현된 박막도 사용할 수 있다. 여기서, M은 Ga, Al, Mn 및 Co로부터 선정된 하나 이상의 금속 재료를 나타낸다. 예를 들면, M은 Ga, Ga와 Al, Ga와 Mn 또는 Ga와 Co일 수 있다.As the oxide semiconductor film, a thin film expressed by InM0 3 (ZnO) m (m> 0) can also be used. Here, M represents at least one metallic material selected from Ga, Al, Mn and Co. For example, M may be Ga, Ga and Al, Ga and Mn, or Ga and Co.
다음, 제1 열처리는 산화물 반도체막 (반도체막(1012))에 대해 수행된다. 제1 열처리의 온도는 400℃ 이상 750℃ 이하, 바람직하게는 400℃ 이상 기판의 왜곡 점 미만으로 한다.Next, the first heat treatment is performed on the oxide semiconductor film (semiconductor film 1012). The temperature of the first heat treatment is 400 ° C or more and 750 ° C or less, preferably 400 ° C or more and less than the distortion point of the substrate.
제1 열처리를 통해, 수소, 물, 수산기 등이 산화물 반도체막 (반도체막(1012))에서 제거 (탈수소화 처리)될 수 있다. 이러한 불순물은 산화물 반도체막에서 도너(donor)가 되어 트랜지스터의 오프 전류를 증가시키기 때문에 제1 열처리를 통해 탈수소화 처리는 상당히 효과적이다.Through the first heat treatment, hydrogen, water, hydroxyl groups and the like can be removed (dehydrogenation treatment) from the oxide semiconductor film (semiconductor film 1012). Since such impurities become donors in the oxide semiconductor film to increase the off current of the transistor, the dehydrogenation treatment through the first heat treatment is quite effective.
제1 열처리는 전기로를 이용하여 수행될 수 있다. 또한, 저항 발열체 등의 발열체로부터의 열 전도 또는 열 복사는 제1 열처리에 사용될 수 있다. 그 경우, 가스 급속 열 어닐링 (GRTA) 장치 또는 램프 급속 열 어닐링 (LRTA) 장치 등의 급속 열 어닐링 (RTA) 장치가 사용될 수 있다.The first heat treatment may be performed using an electric furnace. Also, heat conduction or thermal radiation from a heating element such as a resistive heating element can be used for the first heat treatment. In that case, a rapid thermal annealing (RTA) apparatus such as a gas rapid thermal annealing (GRTA) apparatus or a lamp rapid thermal annealing (LRTA) apparatus may be used.
LRTA 장치는 할로겐 램프, 금속 할로겐화물 램프, 크세논 아크 램프, 탄소 아크 램프, 고압 나트륨 램프 또는 고압 수은 램프 등의 램프에서 방출된 광 (전자기파)의 복사에 의해 처리될 대상인 피처리물을 가열하기 위한 장치이다.The LRTA apparatus is for heating a workpiece to be treated by radiation of light (electromagnetic waves) emitted from a lamp such as a halogen lamp, a metal halide lamp, a xenon arc lamp, a carbon arc lamp, a high pressure sodium lamp or a high pressure mercury lamp. Device.
GRTA 장치는 고온 가스를 사용하여 열처리하는 장치이다. 가스로서는, 불활성 가스 (일반적으로, 아르곤 등의 희귀 가스) 또는 질소 가스를 사용할 수 있다. 짧은 시간에 고온 열처리가 가능하기 때문에 GRTA 장치의 사용은 특히 효과적이다.GRTA device is a device for heat treatment using hot gas. As the gas, an inert gas (generally, a rare gas such as argon) or nitrogen gas can be used. The use of GRTA devices is particularly effective because of the high temperature heat treatment in a short time.
제1 열처리는 산화물 반도체막의 패터닝 이전, 전극(1013) 및 전극(1014)의 형성 이후, 또는 절연막(1015)의 형성 이후에 수행될 수 있다. 그러나, 제1 열처리는 바람직하게는 전극이 제1 열처리에 의해 손상되지 않도록 전극(1013) 및 전극(1014)의 형성 전에 수행된다.The first heat treatment may be performed before patterning the oxide semiconductor film, after formation of the
제1 열처리 동안, 산소 결핍이 산화물 반도체에서 생길 수 있다. 따라서, 제1 열처리 후, 바람직하게는 산화물 반도체에 산소가 도입 (산소를 공급하기 위한 처리)되어, 구성 원소인 산소의 농도를 높게 함으로써 산화물 반도체가 고순도화 된다.During the first heat treatment, oxygen deficiency may occur in the oxide semiconductor. Therefore, after the first heat treatment, oxygen is preferably introduced into the oxide semiconductor (a treatment for supplying oxygen), and the oxide semiconductor is made highly purified by increasing the concentration of oxygen as a constituent element.
특히, 산소를 공급하기 위한 처리로서, 제1 열처리 이후, 제2 열처리가 예를 들어, 산소 분위기나 질소 및/또는 산소를 포함하는 분위기 (예를 들어, 질소 : 산소 체적비는 4 : 1) 속에서 후속 수행된다. 또한, 플라즈마 처리는 산소 분위기에서 수행될 수 있어, 산화물 반도체막의 산소 농도가 증가할 수 있고 산화물 반도체막이 고순도화될 수 있다. 제2 열처리의 온도는 200℃ 이상 400℃ 이하, 바람직하게는 250℃ 이상 350℃ 이하이다.In particular, as a treatment for supplying oxygen, after the first heat treatment, the second heat treatment may be, for example, in an oxygen atmosphere or an atmosphere containing nitrogen and / or oxygen (eg, nitrogen: oxygen ratio is 4: 1). Followed by Further, the plasma treatment can be performed in an oxygen atmosphere, whereby the oxygen concentration of the oxide semiconductor film can be increased and the oxide semiconductor film can be made highly purified. The temperature of 2nd heat processing is 200 degreeC or more and 400 degrees C or less, Preferably it is 250 degreeC or more and 350 degrees C or less.
산소를 공급하기 위한 처리의 다른 예로서, 산화 절연막 (절연막(1015))이 반도체막(1012) 위에 접촉 형성된 다음 제3 열처리가 수행된다. 절연막(1015) 내의 산소는 산화물 반도체 내의 산소 농도를 높일 수 있도록 반도체막(1012)으로 이동하여, 상기 산화물 반도체막이 고순도화될 수 있다. 제3 열처리의 온도는 200℃ 이상 400℃ 이하, 바람직하게는 250℃ 이상 350℃ 이하이다. 또한, 톱-게이트 트랜지스터의 경우에는, 산화물 반도체는 반도체막(1012) 위에 접하는 게이트 절연막이 산화 실리콘막 등으로 형성되고 유사한 열처리가 수행되는 방식으로 고순도화될 수 있음을 주지해야 한다.As another example of the processing for supplying oxygen, an oxide insulating film (insulating film 1015) is formed in contact on the
위에서 설명한 바와 같이, 산화물 반도체막은 제1 열처리에 의한 탈수소화 처리 후 제2 열처리 또는 제3 열처리 등의 산소 공급 처리를 통해 고순도화될 수 있다. 고순도화되면, 산화물 반도체는 진성 또는 실질적으로 진성으로 될 수 있어, 트랜지스터(1004)의 오프 전류를 감소시킨다.As described above, the oxide semiconductor film may be highly purified through an oxygen supply treatment such as a second heat treatment or a third heat treatment after the dehydrogenation treatment by the first heat treatment. Once highly purified, the oxide semiconductor can be intrinsic or substantially intrinsic, reducing the off current of
절연막(1009)은 산화 실리콘막, 질화 실리콘막 등을 사용해서 단층 또는 적층 구조로 포토다이오드(1002) 및 트랜지스터(1003) 위에 형성됨을 주지해야 한다. 절연막(1009)은 플라즈마 CVD 또는 스퍼터링에 의해 형성될 수 있다. 절연막(1009)은 또한 코팅 등에 의해 폴리이미드막 등의 수지막으로 형성될 수 있다.It is to be noted that the insulating
절연막(1009) 위에 형성되는 게이트 전극(1010)은, 몰리브덴, 티타늄, 크롬, 탄탈, 텅스텐, 알루미늄, 구리, 네오디뮴 또는 스칸듐 등의 금속 재료, 또는 소정의 이들 재료를 주성분으로서 포함하는 합금 재료를 이용해서 단층 또는 적층 구조로 형성된다. 게이트 전극(1010)은 스퍼터링 또는 진공 증착에 의해 형성될 수 있다.The
게이트 절연막(1011)은 산화 실리콘막, 질화 실리콘막 등을 사용하여 단층 또는 적층 구조로 형성된다. 게이트 절연막(1011)은 플라즈마 CVD 또는 스퍼터링에 의해 형성될 수 있다.The
게이트 절연막(1011) 및 반도체막(1012) 위에 형성된 전극(1013) 및 전극(1014) 각각은 몰리브덴, 티타늄, 크롬, 탄탈, 텅스텐, 알루미늄, 구리, 이트륨 등의 금속, 또는 소정의 이들 재료를 주성분으로 포함하는 합금 재료, 또는 산화 인듐 등의 도전성을 갖는 금속 산화물 등을 이용하여 단층 또는 적층 구조로 형성된다. 전극(1013) 및 전극(1014)은 스퍼터링 또는 진공 증착법을 이용하여 형성될 수 있다. 여기서, 전극(1013)은 게이트 절연막(1007), 절연막(1009) 및 게이트 절연막(1011)에 형성된 컨택트 홀을 통해 포토다이오드(1002)의 n-층(1023)에 접속되는 것이 바람직하다.Each of the
다음은 고순도화된 산화물 반도체 및 이를 이용한 트랜지스터에 대해 자세 히 설명된다.Next, a highly purified oxide semiconductor and a transistor using the same will be described in detail.
고순도화된 산화물 반도체의 예로서는, 캐리어 농도가 1 × 1014/cm3 미만, 바람직하게는 1 × 1012/cm3 미만, 더욱 바람직하게는 1 × 1011/cm3 미만 또는 6.0 × 1010/cm3 미만인 산화물 반도체를 들 수 있다.As an example of a highly purified oxide semiconductor, the carrier concentration is less than 1 × 10 14 / cm 3 , preferably less than 1 × 10 12 / cm 3 , more preferably less than 1 × 10 11 / cm 3 or 6.0 × 10 10 / and oxide semiconductors of less than cm 3 .
고순도화된 산화물 반도체를 이용한 트랜지스터는 예를 들어, 실리콘 함유 반도체를 포함한 트랜지스터에 비해서 오프 전류가 훨씬 낮은 것을 특징으로 하고 있다.Transistors using highly purified oxide semiconductors are characterized by a much lower off current than, for example, transistors including silicon-containing semiconductors.
다음은 트랜지스터의 오프 전류 특성에 대해서 평가용 소자 (TEG: 테스트 소자 그룹(Test Element Group)이라고도 함)를 사용하여 측정한 결과를 보여준다. 여기에서는, n-채널형 트랜지스터에 대해서 설명함을 유의해야 한다.The following shows the measurement results of the off-current characteristics of the transistors using an evaluation device (also called a test element group (TEG)). Note that an n-channel transistor is described here.
TEG에는, L/W = 3μm/50μm (두께 d : 30nm)의 트랜지스터 200 개를 병렬로 접속하여 제작된 L/W = 3μm/10000μm의 트랜지스터가 제공된다. 도 8은 그 트랜지스터의 초기 특성을 나타낸다. 여기에서, VG는 -20 V 이상 +5 V 이하까지의 범위에 있다. 트랜지스터의 초기 특성을 측정하기 위해, 기판 온도를 실온으로 설정하고, 소스와 드레인 간의 전압 (이하, 드레인 전압 또는 VD라고도 함)을 1 V 또는 10 V로 설정하고, 소스와 게이트 간의 전압 (이하, 게이트 전압 또는 VG라고도 함)을 -20 V에서 +20 V까지 변경한 조건 하에서 소스-드레인 전류 (이하, 드레인 전류 또는 ID라고도 칭함)의 변화 특성, 즉 VG-ID 특성을 측정했다.The TEG is provided with a transistor of L / W = 3 µm / 10000 µm, which is produced by connecting 200 transistors of L / W = 3 µm / 50 µm (thickness d: 30 nm) in parallel. 8 shows the initial characteristics of the transistor. Here, VG exists in the range of -20V or more and + 5V or less. To measure the initial characteristics of the transistor, the substrate temperature is set to room temperature, the voltage between the source and drain (hereinafter also referred to as drain voltage or VD) is set to 1 V or 10 V, and the voltage between the source and gate (hereinafter, The change characteristics of the source-drain current (hereinafter also referred to as drain current or ID), that is, the VG-ID characteristic, were measured under conditions in which the gate voltage or VG was changed from -20 V to +20 V.
도 8에 도시된 바와 같이, 채널 폭 W가 10000μm인 트랜지스터는 1 V 및 10 V의 VD에서 1 × 10-13A 이하의 오프 전류를 갖는데, 이는 측정 장치(반도체 파라미터 분석기, 애질런트사 제조의 Agilent 4156C)의 분해능(100fA) 이하로 되어 있다. 채널 폭 1μm 당 오프 전류 값은 10aA/μm에 상당한다.As shown in FIG. 8, a transistor having a channel width W of 10000 μm has an off current of 1 × 10 −13 A or less at VD of 1 V and 10 V, which is a measuring device (Semiconductor Parameter Analyzer, Agilent, manufactured by Agilent Corporation). 4156C) or less (100 fA). The off current value per channel width of 1 μm corresponds to 10 aA / μm.
또한 본 명세서에서, 오프 전류 (리크 전류라고도 함)는 n-채널형의 트랜지스터에서 임계 값 Vth가 포지티브인 경우 실온에서 -20 V 이상 -5 V 이하의 범위로 선정된 게이트 전압이 인가될 때 n-채널형 트랜지스터의 소스와 드레인 사이를 흐르는 전류를 의미함을 주지해야 한다. 또한, 실온은 15℃ 이상 25℃ 이하임을 주지해야 한다. 본 명세서에 기재된 산화물 반도체를 포함하는 트랜지스터는 실온에서 단위 채널 폭 (W) 당 전류 값이 100 aA/μm 이하, 바람직하게는 1 aA/μm 이하, 더 바람직하게는 10 zA/μm 이하이다.In addition, in the present specification, the off current (also referred to as leakage current) is used in the n-channel transistor when the gate voltage selected from the range of -20 V or more and -5 V or less at room temperature is applied when the threshold value V th is positive. Note that the current flowing between the source and the drain of the n-channel transistor. In addition, it should be noted that room temperature is 15 degreeC or more and 25 degrees C or less. Transistors comprising oxide semiconductors described herein have a current value per unit channel width (W) of 100 aA / μm or less, preferably 1 aA / μm or less, more preferably 10 zA / μm or less at room temperature.
또한, 고순도의 산화물 반도체를 포함하는 트랜지스터는 온도 특성이 양호하다. 전형적으로, -25 ℃에서 150 ℃까지의 온도 범위에서, 온-전류, 오프 전류, 전계 효과 이동도, S 값 및 임계값 전압 등의 트랜지스터의 전류 전압 특성은 변화가 거의 없고 온도로 인한 전류 전압 특성의 열화가 거의 보이지 않는다.In addition, a transistor including a high purity oxide semiconductor has good temperature characteristics. Typically, in the temperature range from -25 ° C to 150 ° C, the transistor's current voltage characteristics such as on-current, off current, field effect mobility, S-value, and threshold voltage are almost unchanged and the current voltage due to temperature Deterioration of the characteristics is hardly seen.
본 실시 형태는 다른 임의의 실시 형태와 적절히 조합될 수 있다.This embodiment can be combined with any of the other embodiments as appropriate.
본 출원은, 2010년 3월 8일 일본 특허청에 출원된 일본 특허 출원 번호 2010-050776를 기초로 하며, 그 전체 내용은 본 명세서에 참조로 원용된다.This application is based on Japanese Patent Application No. 2010-050776 for which it applied to Japan Patent Office on March 8, 2010, The whole content is integrated in this specification by reference.
100: 표시 패널
101: 화소 회로
102: 표시 소자 제어 회로
103: 포토센서 제어 회로
104: 화소
105: 표시 소자
106: 포토센서
107: 표시 소자 구동 회로
108: 표시 소자 구동 회로
109: 포토센서 판독 회로
110: 포토센서 구동 회로
200: 프리차지 회로
201: 트랜지스터
202: 축적 용량 소자
203: 액정 소자
204: 포토다이오드
205: 트랜지스터
206: 트랜지스터
207: 트랜지스터
208: 트랜지스터
209: 게이트 신호선
210: 비디오 데이터 신호선
211: 배선
212: 포토센서 기준 신호선
213: 게이트 신호선
214: 리셋 신호선
215: 게이트 신호선
216: 포토센서 출력 신호선
217: 트랜지스터
218: 프리차지 신호선
219: 노드
301 내지 305: 신호
401 내지 409: 신호
410 내지 413: 기간
501 내지 509: 신호
510 내지 513: 기간
601 내지 606: 신호
611: 노드
1001: 기판
1002: 포토다이오드
1003: 트랜지스터
1004: 트랜지스터
1005: 반도체막
1006: 반도체막
1007: 게이트 절연막
1008: 게이트 전극
1009: 절연막
1010: 게이트 전극
1011: 게이트 절연막
1012: 반도체막
1013: 전극
1014: 전극
1015: 절연막
1021: p-층
1022: i-층
1023: n-층
1201: 피검출물
1202: 광
1301: 차광막
1302: 기판100: display panel
101: pixel circuit
102: display element control circuit
103: photosensor control circuit
104: pixels
105: display element
106: photosensor
107: display element driving circuit
108: display element driving circuit
109: photosensor reading circuit
110: photosensor driving circuit
200: precharge circuit
201: transistor
202: storage capacitor
203: liquid crystal element
204 photodiode
205 transistor
206: transistor
207 transistors
208: transistor
209: gate signal line
210: video data signal line
211: wiring
212: photo sensor reference signal line
213: gate signal line
214: reset signal line
215: gate signal line
216: photo sensor output signal line
217: Transistor
218: precharge signal line
219: node
301 to 305: signal
401 to 409: signal
410-413: period
501 to 509: signal
510 to 513: period
601 to 606: signal
611: node
1001: substrate
1002: photodiode
1003: transistor
1004: transistor
1005: semiconductor film
1006: semiconductor film
1007: gate insulating film
1008: gate electrode
1009: insulating film
1010: gate electrode
1011: gate insulating film
1012: semiconductor film
1013: electrode
1014: electrode
1015: insulating film
1021: p-layer
1022: i-layer
1023: n-layer
1201: detectable
1202: light
1301: light shielding film
1302: substrate
Claims (22)
포토다이오드;
제1 트랜지스터;
제2 트랜지스터;
제3 트랜지스터; 및
제4 트랜지스터를 포함하고,
상기 포토다이오드의 제1 단자가 상기 제2 트랜지스터의 제1 단자에 전기적으로 접속되고,
상기 제2 트랜지스터의 제2 단자가 상기 제1 트랜지스터의 게이트 및 상기 제3 트랜지스터의 제1 단자에 전기적으로 접속되고,
상기 제1 트랜지스터의 제1 단자가 상기 제4 트랜지스터의 제1 단자에 전기적으로 접속되고,
제1 기간에, 상기 포토다이오드로의 입사광량에 상당하는 전하가 상기 제1 트랜지스터의 게이트에 축적되고,
제2 기간에, 제1 전압이 상기 제2 트랜지스터의 게이트에 인가되고 제2 전압이 상기 제3 트랜지스터의 게이트에 인가되는 동안 상기 전하가 상기 제1 트랜지스터의 게이트 내에 유지되고,
상기 제1 전압의 전압 레벨이 상기 제2 트랜지스터의 제1 단자의 전압 레벨 및 상기 제2 트랜지스터의 제2 단자의 전압 레벨보다 낮고, 상기 제2 전압의 전압 레벨이 상기 제3 트랜지스터의 제1 단자의 전압 레벨 및 상기 제3 트랜지스터의 제2 단자의 전압 레벨보다 낮은, 반도체 장치.A semiconductor device comprising:
Photodiode;
A first transistor;
A second transistor;
A third transistor; And
Including a fourth transistor,
A first terminal of the photodiode is electrically connected to a first terminal of the second transistor,
A second terminal of the second transistor is electrically connected to a gate of the first transistor and a first terminal of the third transistor,
A first terminal of the first transistor is electrically connected to a first terminal of the fourth transistor,
In the first period, charges corresponding to the amount of incident light to the photodiode are accumulated in the gate of the first transistor,
In a second period, the charge is retained in the gate of the first transistor while a first voltage is applied to the gate of the second transistor and a second voltage is applied to the gate of the third transistor,
The voltage level of the first voltage is lower than the voltage level of the first terminal of the second transistor and the voltage level of the second terminal of the second transistor, and the voltage level of the second voltage is the first terminal of the third transistor. And a voltage level lower than a voltage level of the second terminal of the third transistor.
상기 제2 트랜지스터의 반도체층이 산화물 반도체를 포함하는, 반도체 장치.The method of claim 1,
And the semiconductor layer of the second transistor comprises an oxide semiconductor.
상기 제3 트랜지스터의 반도체층이 산화물 반도체를 포함하는, 반도체 장치.The method of claim 1,
A semiconductor device, wherein the semiconductor layer of the third transistor contains an oxide semiconductor.
상기 제2 트랜지스터의 반도체층 및 상기 제3 트랜지스터의 반도체층이 산화물 반도체를 포함하는, 반도체 장치.The method of claim 1,
And the semiconductor layer of the second transistor and the semiconductor layer of the third transistor include an oxide semiconductor.
상기 제1 전압의 전압 레벨이 상기 포토다이오드의 제2 단자의 전압 레벨보다 낮은, 반도체 장치.The method of claim 1,
And the voltage level of the first voltage is lower than the voltage level of the second terminal of the photodiode.
제3 전압이 상기 제3 트랜지스터의 게이트에 인가되고 제4 전압이 상기 제3 트랜지스터의 제2 단자에 인가되는 동안 상기 전하가 상기 제1 트랜지스터의 게이트로부터 방전되는, 반도체 장치.The method of claim 1,
Wherein the charge is discharged from the gate of the first transistor while a third voltage is applied to the gate of the third transistor and a fourth voltage is applied to the second terminal of the third transistor.
제5 전압이 상기 포토다이오드의 제2 단자에 인가되고 제6 전압이 상기 제2 트랜지스터의 게이트에 인가되는 동안 상기 전하가 상기 제1 트랜지스터의 게이트로부터 방전되는, 반도체 장치.The method of claim 1,
Wherein the charge is discharged from the gate of the first transistor while a fifth voltage is applied to the second terminal of the photodiode and a sixth voltage is applied to the gate of the second transistor.
포토다이오드;
제1 트랜지스터;
제2 트랜지스터; 및
제3 트랜지스터를 포함하고,
상기 포토다이오드의 제1 단자가 상기 제2 트랜지스터의 제1 단자에 전기적으로 접속되고,
상기 제2 트랜지스터의 제2 단자가 상기 제1 트랜지스터의 게이트 및 상기 제3 트랜지스터의 제1 단자에 전기적으로 접속되고,
제1 기간에, 상기 포토다이오드로의 입사광량에 상당하는 전하가 상기 제1 트랜지스터의 게이트에 축적되고,
제2 기간에, 제1 전압이 상기 제2 트랜지스터의 게이트에 인가되고 제2 전압이 상기 제3 트랜지스터의 게이트에 인가되는 동안 상기 전하가 상기 제1 트랜지스터의 게이트 내에 유지되고,
상기 제1 전압의 전압 레벨이 상기 제2 트랜지스터의 제1 단자의 전압 레벨 및 상기 제2 트랜지스터의 제2 단자의 전압 레벨보다 낮고, 상기 제2 전압의 전압레벨이 상기 제3 트랜지스터의 제1 단자의 전압 레벨 및 상기 제3 트랜지스터의 제2 단자의 전압 레벨보다 낮은, 반도체 장치.A semiconductor device comprising:
Photodiode;
A first transistor;
A second transistor; And
A third transistor,
A first terminal of the photodiode is electrically connected to a first terminal of the second transistor,
A second terminal of the second transistor is electrically connected to a gate of the first transistor and a first terminal of the third transistor,
In the first period, charges corresponding to the amount of incident light to the photodiode are accumulated in the gate of the first transistor,
In a second period, the charge is retained in the gate of the first transistor while a first voltage is applied to the gate of the second transistor and a second voltage is applied to the gate of the third transistor,
The voltage level of the first voltage is lower than the voltage level of the first terminal of the second transistor and the voltage level of the second terminal of the second transistor, and the voltage level of the second voltage is the first terminal of the third transistor. And a voltage level lower than a voltage level of the second terminal of the third transistor.
상기 제2 트랜지스터의 반도체층이 산화물 반도체를 포함하는, 반도체 장치.9. The method of claim 8,
And the semiconductor layer of the second transistor comprises an oxide semiconductor.
상기 제3 트랜지스터의 반도체층이 산화물 반도체를 포함하는, 반도체 장치.9. The method of claim 8,
A semiconductor device, wherein the semiconductor layer of the third transistor contains an oxide semiconductor.
상기 제2 트랜지스터의 반도체층 및 상기 제3 트랜지스터의 반도체층이 산화물 반도체를 포함하는, 반도체 장치.9. The method of claim 8,
And the semiconductor layer of the second transistor and the semiconductor layer of the third transistor include an oxide semiconductor.
상기 제1 전압의 전압 레벨이 상기 포토다이오드의 제2 단자의 전압 레벨보다 낮은, 반도체 장치.9. The method of claim 8,
And the voltage level of the first voltage is lower than the voltage level of the second terminal of the photodiode.
제3 전압이 상기 제3 트랜지스터의 게이트에 인가되고 제4 전압이 상기 제3 트랜지스터의 제2 단자에 인가되는 동안 상기 전하가 상기 제1 트랜지스터의 게이트로부터 방전되는, 반도체 장치.9. The method of claim 8,
Wherein the charge is discharged from the gate of the first transistor while a third voltage is applied to the gate of the third transistor and a fourth voltage is applied to the second terminal of the third transistor.
제5 전압이 상기 포토다이오드의 제2 단자에 인가되고 제6 전압이 상기 제2 트랜지스터의 게이트에 인가되는 동안 상기 전하가 상기 제1 트랜지스터의 게이트로부터 방전되는, 반도체 장치.9. The method of claim 8,
Wherein the charge is discharged from the gate of the first transistor while a fifth voltage is applied to the second terminal of the photodiode and a sixth voltage is applied to the gate of the second transistor.
포토다이오드;
제1 트랜지스터; 및
제2 트랜지스터를 포함하고,
상기 포토다이오드의 제1 단자가 상기 제2 트랜지스터의 제1 단자에 전기적으로 접속되고,
상기 제2 트랜지스터의 제2 단자가 상기 제1 트랜지스터의 게이트에 전기적으로 접속되고,
제1 기간에, 상기 포토다이오드로의 입사광량에 상당하는 전하가 상기 제1 트랜지스터의 게이트에 축적되고,
제2 기간에, 제1 전압이 상기 제2 트랜지스터의 게이트에 인가되는 동안 상기 전하가 상기 제1 트랜지스터의 게이트 내에 유지되고,
상기 제1 전압의 전압 레벨이 상기 제2 트랜지스터의 제1 단자의 전압 레벨 및 상기 제2 트랜지스터의 제2 단자의 전압 레벨보다 낮은, 반도체 장치.A semiconductor device comprising:
Photodiode;
A first transistor; And
A second transistor,
A first terminal of the photodiode is electrically connected to a first terminal of the second transistor,
A second terminal of the second transistor is electrically connected to a gate of the first transistor,
In the first period, charges corresponding to the amount of incident light to the photodiode are accumulated in the gate of the first transistor,
In a second period, the charge is retained in the gate of the first transistor while a first voltage is applied to the gate of the second transistor,
And the voltage level of the first voltage is lower than the voltage level of the first terminal of the second transistor and the voltage level of the second terminal of the second transistor.
상기 제2 트랜지스터의 반도체층이 산화물 반도체를 포함하는, 반도체 장치.16. The method of claim 15,
And the semiconductor layer of the second transistor comprises an oxide semiconductor.
상기 제1 전압의 전압 레벨이 상기 포토다이오드의 제2 단자의 전압 레벨보다 낮은, 반도체 장치.16. The method of claim 15,
And the voltage level of the first voltage is lower than the voltage level of the second terminal of the photodiode.
제5 전압이 상기 포토다이오드의 제2 단자에 인가되고 제6 전압이 상기 제2 트랜지스터의 게이트에 인가되는 동안 상기 전하가 상기 제1 트랜지스터의 게이트로부터 방전되는, 반도체 장치.16. The method of claim 15,
Wherein the charge is discharged from the gate of the first transistor while a fifth voltage is applied to the second terminal of the photodiode and a sixth voltage is applied to the gate of the second transistor.
제1 전압을 포토다이오드의 제1 단자에 인가하고, 제2 전압을 제2 트랜지스터의 게이트에 인가하며, 제3 전압을 제3 트랜지스터의 게이트에 인가함으로써, 상기 제1 트랜지스터의 게이트에 전하를 축적하는 단계;
제4 전압을 상기 제2 트랜지스터의 게이트에 인가하고, 제5 전압을 상기 제3 트랜지스터의 게이트에 인가함으로써, 상기 제1 트랜지스터의 게이트 내에 상기 전하를 유지하는 단계; 및
제6 전압을 상기 제3 트랜지스터의 게이트에 인가하고, 제7 전압을 상기 제3 트랜지스터의 제1 단자에 인가함으로써, 상기 제1 트랜지스터의 게이트로부터 상기 전하를 방전하는 단계를 포함하고,
상기 전하가 상기 포토다이오드로의 입사광량에 상당하고,
상기 전하를 유지하는 단계에서, 상기 제4 전압의 전압 레벨이 상기 제2 트랜지스터의 제1 단자의 전압 레벨 및 상기 제2 트랜지스터의 제2 단자의 전압 레벨보다 낮고, 상기 제5 전압의 전압 레벨이 상기 제3 트랜지스터의 제1 단자의 전압 레벨 및 상기 제3 트랜지스터의 제2 단자의 전압 레벨보다 낮은, 반도체 장치의 구동 방법.As a driving method of a semiconductor device,
The charge is accumulated in the gate of the first transistor by applying a first voltage to the first terminal of the photodiode, applying a second voltage to the gate of the second transistor, and applying a third voltage to the gate of the third transistor. Making;
Maintaining the charge in the gate of the first transistor by applying a fourth voltage to the gate of the second transistor and applying a fifth voltage to the gate of the third transistor; And
Discharging the charge from the gate of the first transistor by applying a sixth voltage to the gate of the third transistor and applying a seventh voltage to the first terminal of the third transistor,
The charge corresponds to the amount of incident light to the photodiode,
In the step of holding the charge, the voltage level of the fourth voltage is lower than the voltage level of the first terminal of the second transistor and the voltage level of the second terminal of the second transistor, and the voltage level of the fifth voltage is And a voltage level of the first terminal of the third transistor and a voltage level of the second terminal of the third transistor.
상기 제3 전압의 전압 레벨이 상기 제5 전압의 전압 레벨과 동등한, 반도체 장치의 구동 방법.20. The method of claim 19,
And the voltage level of the third voltage is equal to the voltage level of the fifth voltage.
제1 전압을 포토다이오드의 제1 단자에 인가하고, 제2 전압을 제2 트랜지스터의 게이트에 인가함으로써, 제1 트랜지스터의 게이트에 전하를 축적하는 단계;
제3 전압을 상기 제2 트랜지스터의 게이트에 인가함으로써, 상기 제1 트랜지스터의 게이트 내에 상기 전하를 유지하는 단계; 및
제4 전압을 상기 제2 트랜지스터의 게이트에 인가하고, 제5 전압을 상기 포토다이오드의 제1 단자에 인가함으로써, 상기 제1 트랜지스터의 게이트로부터 상기 전하를 방전하는 단계를 포함하고,
상기 전하가 상기 포토다이오드로의 입사광량에 상당하고,
상기 전하를 유지하는 단계에서, 상기 제3 전압의 전압 레벨이 상기 제2 트랜지스터의 제1 단자의 전압 레벨 및 상기 제2 트랜지스터의 제2 단자의 전압 레벨보다 낮은, 반도체 장치의 구동 방법.As a driving method of a semiconductor device,
Accumulating charge in the gate of the first transistor by applying a first voltage to the first terminal of the photodiode and applying a second voltage to the gate of the second transistor;
Maintaining the charge in the gate of the first transistor by applying a third voltage to the gate of the second transistor; And
Discharging the charge from the gate of the first transistor by applying a fourth voltage to the gate of the second transistor and applying a fifth voltage to the first terminal of the photodiode,
The charge corresponds to the amount of incident light to the photodiode,
In the step of holding the charge, the voltage level of the third voltage is lower than the voltage level of the first terminal of the second transistor and the voltage level of the second terminal of the second transistor.
상기 제2 전압의 전압 레벨이 상기 제4 전압의 전압 레벨과 동등한, 반도체 장치의 구동 방법.The method of claim 21,
And the voltage level of the second voltage is equal to the voltage level of the fourth voltage.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JPJP-P-2010-050776 | 2010-03-08 | ||
JP2010050776 | 2010-03-08 | ||
PCT/JP2011/053312 WO2011111490A1 (en) | 2010-03-08 | 2011-02-09 | Semiconductor device and driving method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20130027012A true KR20130027012A (en) | 2013-03-14 |
KR101898297B1 KR101898297B1 (en) | 2018-09-12 |
Family
ID=44530821
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020127026098A Expired - Fee Related KR101898297B1 (en) | 2010-03-08 | 2011-02-09 | Semiconductor device and driving method thereof |
Country Status (5)
Country | Link |
---|---|
US (2) | US8976155B2 (en) |
JP (3) | JP5723635B2 (en) |
KR (1) | KR101898297B1 (en) |
TW (1) | TWI525600B (en) |
WO (1) | WO2011111490A1 (en) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104160295B (en) * | 2012-03-09 | 2017-09-15 | 株式会社半导体能源研究所 | The driving method of semiconductor device |
DE102013217278B4 (en) | 2012-09-12 | 2017-03-30 | Semiconductor Energy Laboratory Co., Ltd. | A photodetector circuit, an imaging device, and a method of driving a photodetector circuit |
JP6091124B2 (en) * | 2012-09-21 | 2017-03-08 | 株式会社半導体エネルギー研究所 | Imaging device |
JP6252696B2 (en) * | 2013-04-10 | 2017-12-27 | ソニー株式会社 | Electronic device, solid-state imaging device, and electrode forming method in electronic device |
US20160013243A1 (en) * | 2014-03-10 | 2016-01-14 | Dpix, Llc | Photosensor arrays for detection of radiation and process for the preparation thereof |
KR20250078611A (en) | 2014-06-09 | 2025-06-02 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Imaging device |
TWI757788B (en) | 2014-06-27 | 2022-03-11 | 日商半導體能源研究所股份有限公司 | Imaging device and electronic device |
KR102441803B1 (en) * | 2014-09-02 | 2022-09-08 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | imaging devices and electronic devices |
US10027896B2 (en) * | 2016-01-15 | 2018-07-17 | Semiconductor Energy Laboratory Co., Ltd. | Image display system, operation method of the same, and electronic device |
WO2018197987A1 (en) | 2017-04-28 | 2018-11-01 | Semiconductor Energy Laboratory Co., Ltd. | Imaging display device and electronic device |
JP2020004922A (en) * | 2018-07-02 | 2020-01-09 | セイコーエプソン株式会社 | Photoelectric conversion device, electronic device, and method of manufacturing photoelectric conversion device |
US10771725B1 (en) | 2019-07-03 | 2020-09-08 | Himax Imaging Limited | Pixel circuit |
CN112532899B (en) * | 2020-11-27 | 2023-06-30 | 京东方科技集团股份有限公司 | Photoelectric conversion circuit, driving method, photoelectric detection substrate, photoelectric detection device |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001292276A (en) | 2000-01-31 | 2001-10-19 | Semiconductor Energy Lab Co Ltd | Contact area sensor and display device equipped with contact area sensor |
JP2002330348A (en) * | 2001-04-26 | 2002-11-15 | Fujitsu Ltd | XY address type solid-state imaging device |
KR20060022701A (en) * | 2003-06-16 | 2006-03-10 | 마이크론 테크놀로지, 인크 | Charge pump for CMOS imager |
JP2008017288A (en) * | 2006-07-07 | 2008-01-24 | Rohm Co Ltd | Photoelectric conversion circuit and solid-state imaging device using the same |
KR20080094772A (en) * | 2006-08-31 | 2008-10-24 | 마이크론 테크놀로지, 인크 | Transparent channel thin film transistor based pixels for high performance image sensors |
Family Cites Families (116)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60198861A (en) | 1984-03-23 | 1985-10-08 | Fujitsu Ltd | Thin film transistor |
JPH0244256B2 (en) | 1987-01-28 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | INGAZN2O5DESHIMESARERUROTSUHOSHOKEINOSOJOKOZOOJUSURUKAGOBUTSUOYOBISONOSEIZOHO |
JPH0244258B2 (en) | 1987-02-24 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | INGAZN3O6DESHIMESARERUROTSUHOSHOKEINOSOJOKOZOOJUSURUKAGOBUTSUOYOBISONOSEIZOHO |
JPS63210023A (en) | 1987-02-24 | 1988-08-31 | Natl Inst For Res In Inorg Mater | Compound having a hexagonal layered structure represented by InGaZn↓4O↓7 and its manufacturing method |
JPH0244260B2 (en) | 1987-02-24 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | INGAZN5O8DESHIMESARERUROTSUHOSHOKEINOSOJOKOZOOJUSURUKAGOBUTSUOYOBISONOSEIZOHO |
JPH0244262B2 (en) | 1987-02-27 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | INGAZN6O9DESHIMESARERUROTSUHOSHOKEINOSOJOKOZOOJUSURUKAGOBUTSUOYOBISONOSEIZOHO |
JPH0244263B2 (en) | 1987-04-22 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | INGAZN7O10DESHIMESARERUROTSUHOSHOKEINOSOJOKOZOOJUSURUKAGOBUTSUOYOBISONOSEIZOHO |
JPH05251705A (en) | 1992-03-04 | 1993-09-28 | Fuji Xerox Co Ltd | Thin-film transistor |
JP3479375B2 (en) | 1995-03-27 | 2003-12-15 | 科学技術振興事業団 | Metal oxide semiconductor device in which a pn junction is formed with a thin film transistor made of a metal oxide semiconductor such as cuprous oxide, and methods for manufacturing the same |
EP0820644B1 (en) | 1995-08-03 | 2005-08-24 | Koninklijke Philips Electronics N.V. | Semiconductor device provided with transparent switching element |
JP3625598B2 (en) * | 1995-12-30 | 2005-03-02 | 三星電子株式会社 | Manufacturing method of liquid crystal display device |
JP4170454B2 (en) | 1998-07-24 | 2008-10-22 | Hoya株式会社 | Article having transparent conductive oxide thin film and method for producing the same |
JP2000150861A (en) * | 1998-11-16 | 2000-05-30 | Tdk Corp | Oxide thin film |
JP3276930B2 (en) * | 1998-11-17 | 2002-04-22 | 科学技術振興事業団 | Transistor and semiconductor device |
TW460731B (en) * | 1999-09-03 | 2001-10-21 | Ind Tech Res Inst | Electrode structure and production method of wide viewing angle LCD |
US6747638B2 (en) * | 2000-01-31 | 2004-06-08 | Semiconductor Energy Laboratory Co., Ltd. | Adhesion type area sensor and display device having adhesion type area sensor |
KR100386609B1 (en) | 2000-04-28 | 2003-06-02 | 주식회사 하이닉스반도체 | CMOS image sensor and method for fabricating the same |
JP4089858B2 (en) | 2000-09-01 | 2008-05-28 | 国立大学法人東北大学 | Semiconductor device |
KR20020038482A (en) * | 2000-11-15 | 2002-05-23 | 모리시타 요이찌 | Thin film transistor array, method for producing the same, and display panel using the same |
JP3997731B2 (en) * | 2001-03-19 | 2007-10-24 | 富士ゼロックス株式会社 | Method for forming a crystalline semiconductor thin film on a substrate |
JP2002289859A (en) | 2001-03-23 | 2002-10-04 | Minolta Co Ltd | Thin film transistor |
JP3925839B2 (en) | 2001-09-10 | 2007-06-06 | シャープ株式会社 | Semiconductor memory device and test method thereof |
JP4090716B2 (en) | 2001-09-10 | 2008-05-28 | 雅司 川崎 | Thin film transistor and matrix display device |
US7061014B2 (en) * | 2001-11-05 | 2006-06-13 | Japan Science And Technology Agency | Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film |
JP4164562B2 (en) | 2002-09-11 | 2008-10-15 | 独立行政法人科学技術振興機構 | Transparent thin film field effect transistor using homologous thin film as active layer |
JP4083486B2 (en) * | 2002-02-21 | 2008-04-30 | 独立行政法人科学技術振興機構 | Method for producing LnCuO (S, Se, Te) single crystal thin film |
CN1445821A (en) * | 2002-03-15 | 2003-10-01 | 三洋电机株式会社 | Forming method of ZnO film and ZnO semiconductor layer, semiconductor element and manufacturing method thereof |
JP3933591B2 (en) * | 2002-03-26 | 2007-06-20 | 淳二 城戸 | Organic electroluminescent device |
JP4337549B2 (en) * | 2002-04-04 | 2009-09-30 | ソニー株式会社 | Solid-state imaging device |
US7339187B2 (en) * | 2002-05-21 | 2008-03-04 | State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University | Transistor structures |
JP2004022625A (en) * | 2002-06-13 | 2004-01-22 | Murata Mfg Co Ltd | Semiconductor device and method of manufacturing the semiconductor device |
US7105868B2 (en) * | 2002-06-24 | 2006-09-12 | Cermet, Inc. | High-electron mobility transistor with zinc oxide |
JP4403687B2 (en) * | 2002-09-18 | 2010-01-27 | ソニー株式会社 | Solid-state imaging device and drive control method thereof |
US7067843B2 (en) * | 2002-10-11 | 2006-06-27 | E. I. Du Pont De Nemours And Company | Transparent oxide semiconductor thin film transistors |
JP4166105B2 (en) | 2003-03-06 | 2008-10-15 | シャープ株式会社 | Semiconductor device and manufacturing method thereof |
JP2004273732A (en) | 2003-03-07 | 2004-09-30 | Sharp Corp | Active matrix substrate and its producing process |
JP4297416B2 (en) * | 2003-06-10 | 2009-07-15 | シャープ株式会社 | Solid-state imaging device, driving method thereof and camera |
JP4108633B2 (en) * | 2003-06-20 | 2008-06-25 | シャープ株式会社 | THIN FILM TRANSISTOR, MANUFACTURING METHOD THEREOF, AND ELECTRONIC DEVICE |
JP4336544B2 (en) * | 2003-07-18 | 2009-09-30 | パナソニック株式会社 | Solid-state imaging device |
US7262463B2 (en) * | 2003-07-25 | 2007-08-28 | Hewlett-Packard Development Company, L.P. | Transistor including a deposited channel region having a doped portion |
JP3951994B2 (en) | 2003-09-16 | 2007-08-01 | ソニー株式会社 | Solid-state imaging device and camera system |
JP4521176B2 (en) | 2003-10-31 | 2010-08-11 | 東芝モバイルディスプレイ株式会社 | Display device |
EP2226847B1 (en) * | 2004-03-12 | 2017-02-08 | Japan Science And Technology Agency | Amorphous oxide and thin film transistor |
US7145174B2 (en) * | 2004-03-12 | 2006-12-05 | Hewlett-Packard Development Company, Lp. | Semiconductor device |
US7297977B2 (en) * | 2004-03-12 | 2007-11-20 | Hewlett-Packard Development Company, L.P. | Semiconductor device |
US7282782B2 (en) * | 2004-03-12 | 2007-10-16 | Hewlett-Packard Development Company, L.P. | Combined binary oxide semiconductor device |
US7211825B2 (en) * | 2004-06-14 | 2007-05-01 | Yi-Chi Shih | Indium oxide-based thin film transistors and circuits |
JP2006100760A (en) * | 2004-09-02 | 2006-04-13 | Casio Comput Co Ltd | Thin film transistor and manufacturing method thereof |
US7285501B2 (en) * | 2004-09-17 | 2007-10-23 | Hewlett-Packard Development Company, L.P. | Method of forming a solution processed device |
US7298084B2 (en) * | 2004-11-02 | 2007-11-20 | 3M Innovative Properties Company | Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes |
EP2455975B1 (en) * | 2004-11-10 | 2015-10-28 | Canon Kabushiki Kaisha | Field effect transistor with amorphous oxide |
JP5118811B2 (en) * | 2004-11-10 | 2013-01-16 | キヤノン株式会社 | Light emitting device and display device |
US7791072B2 (en) * | 2004-11-10 | 2010-09-07 | Canon Kabushiki Kaisha | Display |
US7453065B2 (en) * | 2004-11-10 | 2008-11-18 | Canon Kabushiki Kaisha | Sensor and image pickup device |
US7829444B2 (en) * | 2004-11-10 | 2010-11-09 | Canon Kabushiki Kaisha | Field effect transistor manufacturing method |
US7863611B2 (en) * | 2004-11-10 | 2011-01-04 | Canon Kabushiki Kaisha | Integrated circuits utilizing amorphous oxides |
RU2358355C2 (en) * | 2004-11-10 | 2009-06-10 | Кэнон Кабусики Кайся | Field transistor |
JP4325557B2 (en) * | 2005-01-04 | 2009-09-02 | ソニー株式会社 | Imaging apparatus and imaging method |
US7579224B2 (en) * | 2005-01-21 | 2009-08-25 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a thin film semiconductor device |
TWI472037B (en) * | 2005-01-28 | 2015-02-01 | Semiconductor Energy Lab | Semiconductor device, electronic device, and method of manufacturing semiconductor device |
TWI569441B (en) * | 2005-01-28 | 2017-02-01 | 半導體能源研究所股份有限公司 | Semiconductor device, electronic device, and method of manufacturing semiconductor device |
US7858451B2 (en) * | 2005-02-03 | 2010-12-28 | Semiconductor Energy Laboratory Co., Ltd. | Electronic device, semiconductor device and manufacturing method thereof |
US7948171B2 (en) * | 2005-02-18 | 2011-05-24 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device |
US20060197092A1 (en) * | 2005-03-03 | 2006-09-07 | Randy Hoffman | System and method for forming conductive material on a substrate |
US8681077B2 (en) * | 2005-03-18 | 2014-03-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, and display device, driving method and electronic apparatus thereof |
WO2006105077A2 (en) * | 2005-03-28 | 2006-10-05 | Massachusetts Institute Of Technology | Low voltage thin film transistor with high-k dielectric material |
US7645478B2 (en) * | 2005-03-31 | 2010-01-12 | 3M Innovative Properties Company | Methods of making displays |
US8300031B2 (en) * | 2005-04-20 | 2012-10-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element |
JP2006344849A (en) * | 2005-06-10 | 2006-12-21 | Casio Comput Co Ltd | Thin film transistor |
US7691666B2 (en) * | 2005-06-16 | 2010-04-06 | Eastman Kodak Company | Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby |
US7402506B2 (en) * | 2005-06-16 | 2008-07-22 | Eastman Kodak Company | Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby |
US7507618B2 (en) * | 2005-06-27 | 2009-03-24 | 3M Innovative Properties Company | Method for making electronic devices using metal oxide nanoparticles |
KR100711890B1 (en) * | 2005-07-28 | 2007-04-25 | 삼성에스디아이 주식회사 | OLED display and manufacturing method thereof |
JP2007059128A (en) * | 2005-08-23 | 2007-03-08 | Canon Inc | Organic EL display device and manufacturing method thereof |
JP5116225B2 (en) * | 2005-09-06 | 2013-01-09 | キヤノン株式会社 | Manufacturing method of oxide semiconductor device |
JP4280736B2 (en) * | 2005-09-06 | 2009-06-17 | キヤノン株式会社 | Semiconductor element |
JP2007073705A (en) | 2005-09-06 | 2007-03-22 | Canon Inc | Oxide semiconductor channel thin film transistor and method for manufacturing the same |
JP4850457B2 (en) * | 2005-09-06 | 2012-01-11 | キヤノン株式会社 | Thin film transistor and thin film diode |
EP1995787A3 (en) * | 2005-09-29 | 2012-01-18 | Semiconductor Energy Laboratory Co, Ltd. | Semiconductor device having oxide semiconductor layer and manufacturing method therof |
JP5037808B2 (en) | 2005-10-20 | 2012-10-03 | キヤノン株式会社 | Field effect transistor using amorphous oxide, and display device using the transistor |
JP4848739B2 (en) * | 2005-11-01 | 2011-12-28 | ソニー株式会社 | Physical quantity detection apparatus and imaging apparatus |
CN101577256B (en) * | 2005-11-15 | 2011-07-27 | 株式会社半导体能源研究所 | Semiconductor device and method of manufacturing the same |
TWI292281B (en) * | 2005-12-29 | 2008-01-01 | Ind Tech Res Inst | Pixel structure of active organic light emitting diode and method of fabricating the same |
US7867636B2 (en) | 2006-01-11 | 2011-01-11 | Murata Manufacturing Co., Ltd. | Transparent conductive film and method for manufacturing the same |
JP4977478B2 (en) | 2006-01-21 | 2012-07-18 | 三星電子株式会社 | ZnO film and method of manufacturing TFT using the same |
US7576394B2 (en) | 2006-02-02 | 2009-08-18 | Kochi Industrial Promotion Center | Thin film transistor including low resistance conductive thin films and manufacturing method thereof |
US7977169B2 (en) | 2006-02-15 | 2011-07-12 | Kochi Industrial Promotion Center | Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof |
KR20070101595A (en) * | 2006-04-11 | 2007-10-17 | 삼성전자주식회사 | ZnO TFT |
US20070252928A1 (en) | 2006-04-28 | 2007-11-01 | Toppan Printing Co., Ltd. | Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof |
GB2439118A (en) * | 2006-06-12 | 2007-12-19 | Sharp Kk | Image sensor and display |
JP5028033B2 (en) | 2006-06-13 | 2012-09-19 | キヤノン株式会社 | Oxide semiconductor film dry etching method |
JP4999400B2 (en) | 2006-08-09 | 2012-08-15 | キヤノン株式会社 | Oxide semiconductor film dry etching method |
JP4609797B2 (en) | 2006-08-09 | 2011-01-12 | Nec液晶テクノロジー株式会社 | Thin film device and manufacturing method thereof |
JP4332545B2 (en) * | 2006-09-15 | 2009-09-16 | キヤノン株式会社 | Field effect transistor and manufacturing method thereof |
JP5164357B2 (en) | 2006-09-27 | 2013-03-21 | キヤノン株式会社 | Semiconductor device and manufacturing method of semiconductor device |
JP4274219B2 (en) | 2006-09-27 | 2009-06-03 | セイコーエプソン株式会社 | Electronic devices, organic electroluminescence devices, organic thin film semiconductor devices |
US7622371B2 (en) | 2006-10-10 | 2009-11-24 | Hewlett-Packard Development Company, L.P. | Fused nanocrystal thin film semiconductor and method |
US7772021B2 (en) * | 2006-11-29 | 2010-08-10 | Samsung Electronics Co., Ltd. | Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays |
JP2008140684A (en) * | 2006-12-04 | 2008-06-19 | Toppan Printing Co Ltd | Color EL display and manufacturing method thereof |
KR101303578B1 (en) * | 2007-01-05 | 2013-09-09 | 삼성전자주식회사 | Etching method of thin film |
US8207063B2 (en) * | 2007-01-26 | 2012-06-26 | Eastman Kodak Company | Process for atomic layer deposition |
JP5016941B2 (en) * | 2007-02-08 | 2012-09-05 | 株式会社東芝 | Solid-state imaging device |
JP4974701B2 (en) | 2007-02-21 | 2012-07-11 | オリンパス株式会社 | Solid-state imaging device |
KR100851215B1 (en) * | 2007-03-14 | 2008-08-07 | 삼성에스디아이 주식회사 | Thin film transistor and organic light emitting display device using same |
US7795613B2 (en) * | 2007-04-17 | 2010-09-14 | Toppan Printing Co., Ltd. | Structure with transistor |
KR101325053B1 (en) * | 2007-04-18 | 2013-11-05 | 삼성디스플레이 주식회사 | Thin film transistor substrate and manufacturing method thereof |
KR20080094300A (en) * | 2007-04-19 | 2008-10-23 | 삼성전자주식회사 | Thin film transistors and methods of manufacturing the same and flat panel displays comprising thin film transistors |
KR101334181B1 (en) * | 2007-04-20 | 2013-11-28 | 삼성전자주식회사 | Thin Film Transistor having selectively crystallized channel layer and method of manufacturing the same |
US8274078B2 (en) * | 2007-04-25 | 2012-09-25 | Canon Kabushiki Kaisha | Metal oxynitride semiconductor containing zinc |
KR101345376B1 (en) * | 2007-05-29 | 2013-12-24 | 삼성전자주식회사 | Fabrication method of ZnO family Thin film transistor |
KR20090040158A (en) | 2007-10-19 | 2009-04-23 | 삼성전자주식회사 | CMOS image sensor with transparent transistor |
JP5215158B2 (en) * | 2007-12-17 | 2013-06-19 | 富士フイルム株式会社 | Inorganic crystalline alignment film, method for manufacturing the same, and semiconductor device |
JP5121478B2 (en) * | 2008-01-31 | 2013-01-16 | 株式会社ジャパンディスプレイウェスト | Optical sensor element, imaging device, electronic device, and memory element |
US8541731B2 (en) * | 2008-06-10 | 2013-09-24 | Shimadzu Corporation | Solid-state image sensor |
JP4623179B2 (en) * | 2008-09-18 | 2011-02-02 | ソニー株式会社 | Thin film transistor and manufacturing method thereof |
JP5451280B2 (en) * | 2008-10-09 | 2014-03-26 | キヤノン株式会社 | Wurtzite crystal growth substrate, manufacturing method thereof, and semiconductor device |
-
2011
- 2011-02-09 KR KR1020127026098A patent/KR101898297B1/en not_active Expired - Fee Related
- 2011-02-09 WO PCT/JP2011/053312 patent/WO2011111490A1/en active Application Filing
- 2011-03-01 US US13/037,491 patent/US8976155B2/en active Active
- 2011-03-04 TW TW100107317A patent/TWI525600B/en active
- 2011-03-07 JP JP2011049034A patent/JP5723635B2/en not_active Expired - Fee Related
-
2014
- 2014-12-26 US US14/583,363 patent/US9111836B2/en active Active
-
2015
- 2015-03-30 JP JP2015068001A patent/JP6050853B2/en active Active
-
2016
- 2016-11-25 JP JP2016228787A patent/JP6289592B2/en not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001292276A (en) | 2000-01-31 | 2001-10-19 | Semiconductor Energy Lab Co Ltd | Contact area sensor and display device equipped with contact area sensor |
JP2002330348A (en) * | 2001-04-26 | 2002-11-15 | Fujitsu Ltd | XY address type solid-state imaging device |
KR20060022701A (en) * | 2003-06-16 | 2006-03-10 | 마이크론 테크놀로지, 인크 | Charge pump for CMOS imager |
JP2008017288A (en) * | 2006-07-07 | 2008-01-24 | Rohm Co Ltd | Photoelectric conversion circuit and solid-state imaging device using the same |
KR20080094772A (en) * | 2006-08-31 | 2008-10-24 | 마이크론 테크놀로지, 인크 | Transparent channel thin film transistor based pixels for high performance image sensors |
Also Published As
Publication number | Publication date |
---|---|
US8976155B2 (en) | 2015-03-10 |
US20150108556A1 (en) | 2015-04-23 |
JP5723635B2 (en) | 2015-05-27 |
KR101898297B1 (en) | 2018-09-12 |
US20110215861A1 (en) | 2011-09-08 |
JP6050853B2 (en) | 2016-12-21 |
JP2017055448A (en) | 2017-03-16 |
JP6289592B2 (en) | 2018-03-07 |
WO2011111490A1 (en) | 2011-09-15 |
JP2015180063A (en) | 2015-10-08 |
TWI525600B (en) | 2016-03-11 |
JP2011211697A (en) | 2011-10-20 |
TW201203215A (en) | 2012-01-16 |
CN102792678A (en) | 2012-11-21 |
US9111836B2 (en) | 2015-08-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102471810B1 (en) | Semiconductor device and method for driving the same | |
KR101898297B1 (en) | Semiconductor device and driving method thereof | |
US9196648B2 (en) | Semiconductor device | |
KR101924318B1 (en) | Semiconductor device and driving method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PA0105 | International application |
Patent event date: 20121005 Patent event code: PA01051R01D Comment text: International Patent Application |
|
PG1501 | Laying open of application | ||
AMND | Amendment | ||
PA0201 | Request for examination |
Patent event code: PA02012R01D Patent event date: 20151224 Comment text: Request for Examination of Application |
|
E902 | Notification of reason for refusal | ||
PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20170418 Patent event code: PE09021S01D |
|
AMND | Amendment | ||
E90F | Notification of reason for final refusal | ||
PE0902 | Notice of grounds for rejection |
Comment text: Final Notice of Reason for Refusal Patent event date: 20171026 Patent event code: PE09021S02D |
|
E601 | Decision to refuse application | ||
PE0601 | Decision on rejection of patent |
Patent event date: 20180423 Comment text: Decision to Refuse Application Patent event code: PE06012S01D Patent event date: 20171026 Comment text: Final Notice of Reason for Refusal Patent event code: PE06011S02I Patent event date: 20170418 Comment text: Notification of reason for refusal Patent event code: PE06011S01I |
|
AMND | Amendment | ||
PX0901 | Re-examination |
Patent event code: PX09011S01I Patent event date: 20180423 Comment text: Decision to Refuse Application Patent event code: PX09012R01I Patent event date: 20170619 Comment text: Amendment to Specification, etc. Patent event code: PX09012R01I Patent event date: 20151224 Comment text: Amendment to Specification, etc. |
|
PX0701 | Decision of registration after re-examination |
Patent event date: 20180612 Comment text: Decision to Grant Registration Patent event code: PX07013S01D Patent event date: 20180523 Comment text: Amendment to Specification, etc. Patent event code: PX07012R01I Patent event date: 20180423 Comment text: Decision to Refuse Application Patent event code: PX07011S01I Patent event date: 20170619 Comment text: Amendment to Specification, etc. Patent event code: PX07012R01I Patent event date: 20151224 Comment text: Amendment to Specification, etc. Patent event code: PX07012R01I |
|
X701 | Decision to grant (after re-examination) | ||
GRNT | Written decision to grant | ||
PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20180906 Patent event code: PR07011E01D |
|
PR1002 | Payment of registration fee |
Payment date: 20180906 End annual number: 3 Start annual number: 1 |
|
PG1601 | Publication of registration | ||
PR1001 | Payment of annual fee |
Payment date: 20210818 Start annual number: 4 End annual number: 4 |
|
PC1903 | Unpaid annual fee |
Termination category: Default of registration fee Termination date: 20230617 |