[go: up one dir, main page]

KR20120073045A - 반도체 박막 성장 방법 및 이에 의해 성장된 반도체의 박막 - Google Patents

반도체 박막 성장 방법 및 이에 의해 성장된 반도체의 박막 Download PDF

Info

Publication number
KR20120073045A
KR20120073045A KR1020100135024A KR20100135024A KR20120073045A KR 20120073045 A KR20120073045 A KR 20120073045A KR 1020100135024 A KR1020100135024 A KR 1020100135024A KR 20100135024 A KR20100135024 A KR 20100135024A KR 20120073045 A KR20120073045 A KR 20120073045A
Authority
KR
South Korea
Prior art keywords
aln
thin film
semiconductor
polar
polarity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
KR1020100135024A
Other languages
English (en)
Inventor
김치선
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020100135024A priority Critical patent/KR20120073045A/ko
Publication of KR20120073045A publication Critical patent/KR20120073045A/ko
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)

Abstract

본 발명은 반도체 박막 성장 방법 및 이에 의해 성장된 반도체의 박막에 관한 것이다. 본 발명의 Al극성 AlN 박막을 기판상에 성장하기 위한 방법은, 상기 기판상에 N극성 AlN과 Al극성 AlN의 핵생성층을 성장하고, 열식각을 수행하여, 상기 N극성 AlN을 식각하고, 식각된 표면상에 상기 N극성 AlN과 상기 Al극성 AlN의 핵생성층을 재성장하고, 상기 Al극성 AlN을 수평성장한다.

Description

반도체 박막 성장 방법 및 이에 의해 성장된 반도체의 박막{METHOD FOR GROWING THIN FILM IN SEMICONDUCTOR AND THE SAME GROWN BY IT}
본 발명은 반도체 박막에 관한 것으로서, 보다 상세하게는 알루미늄계 질화물 반도체의 박막 성장에 사용하기 위한 반도체 박막 성장 방법 및 이에 의해 성장된 반도체의 박막에 관한 것이다.
일반적으로, 300nm 이하의 심자외선 영역의 발광다이오드(Deep Ultra-Violet Light Emitting Diode: DUV LED) 제작에 있어서, 고품질의 질화알루미늄(AlN) 박막성장이 매우 중요하다. AlN 박막성장에서, 동종기판인 AlN 기판에서의 제작 기술은 크기 측면에서 아직 상용화 단계에 이르지 못했다. 현재의 AlN 박막성장에서는, 사파이어 기판과 실리콘 카바이드(Silicon Carbide; SiC) 기판이 주로 사용되고 있으며, 기판의 가격면에서 SiC 기판보다 사파이어 기판의 선호도가 우선시되고 있다.
그러나, 사파이어 기판상에 성장되는 AlN 박막의 결정질은 고품질의 DUV LED 제작에 부적합하다. 그 이유는, 사파이어 기판과 AlN 박막의 격자상수 차이로 인한 결함밀도, 즉 전위밀도를 줄이는데 어려움이 있기 때문이며, 또한 사파이어 기판상에 성장되는 AlN 박막은 격자상수 차이로 인해 인장응력(tensile stress)를 받으므로, 고품질의 DUV LED 제작을 위해 AlN 박막을 두껍게 성장할 경우 AlN 박막에 크랙(crack)이 발생할 수 있기 때문이다.
사파이어 기판상에 AlN 박막을 성장할 때의 또 다른 문제점은, 극성(polarity)을 가지지 않는 사파이어 기판상에, 극성을 가지는 AlN 박막을 성장할 경우 극성 제어가 다소 어렵다는 점이다. 일반적으로는, N극성 AlN 박막의 성장조건이 Al극성 AlN 성장조건보다 범용적이며, 비슷한 성장조건에서의 결정질이 N극성 AlN에서 더 우수한 경우가 많다. 그러나 N극성 AlN 박막은, 이차원적인 평탄한 표면을 얻기가 힘들어 고품질의 DUV LED를 제작하기에 어려운 문제점이 있으며, 제작 후에도 누설(leakage) 전류가 심한 문제점이 있다.
사파이어 기판상에 AlN 박막성장에서 AlN의 극성 제어는, 사파이어 기판의 질화과정(nitridation), 저온 AlN 버퍼(buffer)층의 두께, 고온성장을 위한 AlN 버퍼층의 어닐링(annealing) 등의 유무, 혹은 그 시간 및 성장조건 조절에 따라 달라질 수 있으며, 이들의 특정조건에서만 단일 극성을 가지는 AlN 박막성장이 가능하다. 이때, 질화과정이란, AlN 성장 전에 고온 혹은 저온에서 사파이어 기판에 암모니아(NH3)를 흘려주는 과정으로서, 표면특성 및 결정질 향상에 매우 도움이 되는 것이다.
이와 같이 Al극성 AlN 박막성장을 위해 사파이어의 질화과정을 거치게 되면, 여러 성장조건에서 N극성 AlN 박막이 성장된다. 혹은, Al극성 AlN 박막성장을 위해 사파이어 기판의 질화과정 없이 사파이어 기판상에 직접 고온 AlN 박막을 성장하기도 하는데, 이때 AlN 박막의 결정질이 떨어지게 되는 문제점이 있다.
본 발명은 상기한 바와 같은 문제점을 해결하기 위하여 제안된 것으로, 결함밀도가 적은 고품질의 단일 Al극성 AlN 박막을 성장하기 위한 반도체 박막 성장 방법 및 이에 의해 성장된 반도체의 박막을 제공하는데 그 목적이 있다.
또한, 본 발명은 평탄한 표면을 가지고, 누설전류가 적은 반도체 박막 성장 방법 및 이에 의해 성장된 반도체의 박막을 제공하는데 또 다른 목적이 있다.
상기와 같은 목적을 달성하기 위해, 제1극성 및 제2극성을 가지는 반도체를 기판으로부터 핵생성하여, 단일의 제1극성의 반도체 박막을 성장하기 위한, 본 발명의 반도체 박막 성장 방법은, 상기 기판상에 제1극성 및 제2극성-소정의 식각에 대하여 식각률이 상이함-의 반도체로 구성되는 핵생성층을 성장하는 단계; 상기 소정의 식각을 수행하여, 상기 제2극성의 반도체를 식각하는 단계; 식각된 표면상에 상기 제1극성 및 제2극성의 반도체로 구성되는 핵생성층을 재성장하는 단계; 및 상기 제2극성의 반도체를 수평성장하는 단계를 포함한다.
또한, Al극성 AlN 박막을 기판상에 성장하기 위한, 본 발명의 반도체 박막 성장 방법은, (a) 상기 기판상에 N극성 AlN과 Al극성 AlN의 핵생성층을 성장하는 단계; (b) 열식각을 수행하여, 상기 N극성 AlN을 식각하는 단계; (c) 식각된 표면상에 상기 N극성 AlN과 상기 Al극성 AlN의 핵생성층을 재성장하는 단계; 및 (d) 상기 Al극성 AlN을 수평성장하는 단계를 포함한다. 본 발명은,(e) 상기 (b)단계 및 상기 (c)단계를 반복하여 수행하는 단계를 더 포함하는 것이 바람직하다.
또한, 본 발명은, 위의 반도체 성장 방법에 의해 성장된 반도체 박막을 포함한다.
상기와 같은 본 발명은, 단일 Al극성 AlN 박막을 성장할 수 있을 뿐 아니라, Al극성 AlN 박막의 결함밀도를 극히 적게 낮출 수 있도록 하는 효과가 있다.
따라서, 본 발명은 AlN 기판을 대체하면서, 특별한 성장조건을 찾을 필요없이, 범용적인 AlN 핵생성층 성장조건을 이용하여 손쉽게 단일 Al극성 AlN 박막을 성장시킬 수 있도록 하는 효과가 있다. 나아가, 본 발명은 고품질의 DUV LED 혹은 LD 구조의 하부구조(template)를 제작할 수 있도록 하는 효과가 있다.
도 1은 일반적인 DUV LED의 구성도이다.
도 2a 및 도 2b는 질화과정 이후 저온에서 기판상에 핵생성층이 성장된 AlN의 평면도 및 사시도이다.
도 3a 및 도 3b는 질화과정 이후 고온에서 기판상에 핵생성층이 성장된 AlN의 평면도 및 사시도이다.
도 4a 내지 도 4c는 기판상에 성장되는 혼합극성 AlN의 시간에 따른 성장 단면을 설명하기 위한 개략도이다.
도 5a 내지 도 5e는 본 발명에 따른 반도체 박막 성장 방법을 설명하기 위한 개략적인 단면도이다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, '포함한다' 또는 '가지다' 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
이하, 첨부된 도면을 참조하여, 종래의 DUV LED의 Al-극성 AlN 박막을 설명한 후, 본 발명에 따른 바람직한 일실시예를 상세히 설명하기로 한다.
도 1은 일반적인 DUV LED의 구성도이다.
도면에 도시된 바와 같이, 300nm 이하의 발광영역을 가지는 DUV LED(100)는, 그 활성층(160)으로 약 40% 이상의 Al 조성의 AlGaN을 사용해야 하며, 50-60%가 넘는 Al 조성의 AlGaN 박막을 N-타입 전류 주입층(150)으로 사용해야 한다.
따라서, 사파이어 기판상에 성장하는 질화물계 반도체 박막(120)은 이들 AlGaN 층보다 Al 조성비가 더 높아야 한다. 이러한 박막(120)으로서, 고품질의 Al 조성비를 갖는 AlGaN 또는 AlN을 사파이어 기판(110)상에 초기 성장해야, 그 이후로 이보다 적은 Al 조성비를 가지는 N-AlGaN층(150) 혹은 활성층(160)을 순차적으로 성장하여 고품질의 DUV LED(100)를 제작할 수 있다.
그러나, 80-90% 이상의 Al 조성비를 갖는 AlGaN 박막은, 위에서 언급한 AlN 박막과 같은 문제점이 있으며, 잘 성장된 AlN 박막이라도 아직까지는 108~1010cm-2 정도의 매우 높은 전위밀도를 가지고, 고품질의 Al 조성을 가지기 어려우므로, 특히 단파장의 DUV LED 소자특성에 매우 치명적인 요소로 작용한다.
위에서 언급한 범용적인 성장조건, 즉 사파이어 기판의 질화과정을 거친 후에 성장되는 N극성 AlN 박막에 대하여 설명하면 다음과 같다.
도 2a 및 도 2b는 질화과정 이후 저온에서 기판상에 핵생성층이 성장된 AlN의 평면도 및 사시도이고, 도 3a 및 도 3b는 질화과정 이후 고온에서 기판상에 핵생성층이 성장된 AlN의 평면도 및 사시도이다.
도면에 도시된 바와 같이, 사파이어 기판에 대하여 질화과정을 거치게 되면, 범용적인 성장조건에서 혼합극성(Al극성, N극성)을 갖는 AlN 박막이 성장되는데, 둥글둥글한 형태(도 2a 및 도 2b)나 육각 피라미드(도 3a 및 도 3b) 형상의 그레인(grain)(121, 123)과 그 위에 작은 힐락(hillock)(122, 124)이 존재하는 3차원적인 형태의 표면을 얻을 수 있다.
표면의 대부분을 차지하는 그레인은 N극성 AlN(121, 123)이고, 그 위 상대적으로 작은 힐락은 Al극성 AlN(122, 124)으로 성장된다. Al극성 AlN(122, 124)은 사파이어 기판(110)에서부터 성장된 것으로서, 수직성장률이 N극성 AlN(121, 123)의 성장률보다 월등해서, 삼차원적인 N극성 AlN 그레인(121, 123) 위에 Al극성 AlN(122, 124)이 성장된 것처럼 보인다.
도 4a 내지 도 4c는 기판상에 성장되는 혼합극성 AlN의 시간에 따른 성장 단면을 설명하기 위한 개략도이다.
도면에 도시된 바와 같이, 단면상으로, 기판(110)에서 올라온 기둥모양의 Al극성 AlN(122) 주변에 N극성 AlN(121)이 삼차원적인 그레인을 형성하며 성장하게 된다.
이러한 혼합극성을 보이는 것은, 사파이어 기판(110)의 고온 질화과정을 거치더라도 완벽한 질화가 이루어지지 않을 뿐만 아니라, 사파이어 기판(110)의 불완전성 혹은 오프앵글(off-angle)로 인해 생기는 스텝 에지(step edge)에서 Al극성 AlN(122)이 성장되기 때문이다.
또한, Al극성 AlN(122)의 성장률이 N극성 AlN(121)의 성장률보다 높기 때문에, 높이 솟아오르는 기둥형태의 Al극성 AlN(122) 주변부로 N극성 AlN(121)이 성장되어 삼차원적인 그레인이 형성되기 때문이다. 이러한 그레인의 경계에는 많은 에지타입 전위가 존재하게 된다.
한편, N극성 AlN은 Al극성 AlN에 비해 열적, 화학적으로 불안정하여 그 식각률이 매우 높다. 이러한 극성에 따른 AlN의 성질을 이용하여, 본 발명은 핵생성층을 적절한 두께로 성장한 후, 반응관 내에서의 열식각과 재성장을 통해, N극성 AlN의 성장은 억제하고 Al극성 AlN은 그 성장을 촉진하여, 고밀도 Al극성 AlN 박막을 제조할 수 있다. 이하, 도면을 참조로 본 발명에 대하여 설명한다.
도 5a 내지 도 5d는 본 발명에 따른 반도체 박막 성장 방법을 설명하기 위한 개략적인 단면도이다. 도면에 도시된 바와 같이, 본 발명의 방법은, 저전위 저결함밀도를 가지는 AlN 또는 높은 Al 조성비를 가지는 AlGaN과 같은 반도체 박막(40)을 기판(10) 상에 성장하는 방법에 관한 것이다.
우선, 도 5a에 도시된 바와 같이, 기판(10)을 반응관에 로딩한 후, 질화과정을 인위적으로 거치거나, 또는 질화처리된 기판(10) 상에 혼합극성을 가지는 Al계 질화물 반도체의 핵생성층을 성장한다.
본 발명에 사용되는 기판(10)은, 박막이 성장되는 표면이 특정 단일극성을 가지지 않는 것으로서, 예를 들어 사파이어, Ga2O3(Gallium(III) Oxide)일 수 있다.
또한, 본 발명에 사용되는 혼합극성을 가지는 Al계 질화물 반도체는, N극성과 Al극성을 동시에 가지는 AlN 혹은 AlGaN일 수 있다. 편의상, 본 발명의 설명은 AlN을 사용하는 실시예를 들어 설명하기로 하겠다. 도 5a 내지 도 5b에서 도면부호 '20'은 Al극성 AlN이고, 도면부호 '30'은 N극성 AlN이다. 그러나, 본 발명의 방법에 사용되는 질화물 반도체가 이에만 한정되는 것은 아님은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 자명하다 할 수 있다.
본 발명에서 사용되는 성장방법은, 유기금속화학증착(MetalOrganic Chemical Vapor Deposition; MOCVD) 또는 수소기상증착(Hydride Vapor Phase Epitaxy; HVPE) 등의 기상증착방법일 수 있다.
도 5a와 같이 혼합극성(20, 30)의 AlN을 성장한 후, 본 발명의 방법은 도 5b와 같이 반응관 내에서 열식각(thermal etching)을 통해 N극성 AlN(30)을 식각한다. 이러한 반응관 내 열식각은, 고온, 저압의 수소분위기에서 수행되며, HCl, Cl2, BCl3 등의 염소(Cl)계 가스류가 분위기가스로 사용될 수 있으며, 소량의 NH3, N2 또는 Ar 등이 첨가될 수 있다. 도면에 도시된 바와 같이, 본 발명에 의해 열식각이 수행되면, Al극성 AlN(20)은 그대로 혹은 약간의 식각만이 이루어지지만, N극성 AlN(30)은 상당 부분 제거됨을 알 수 있다.
이와 같은 열식각 후, 다시 도 5c와 같이 재성장을 수행한다. 이때의 성장온도는 광범위한 영역에서 가능하겠지만, Al극성 AlN(20)의 고밀도를 유지하기 위해 약간 저온인 400℃에서 1100℃ 사이에서 이루어지는 것이 바람직하다. 또한, 성장되는 AlN의 두께는 0.25nm 에서 500nm인 것이 바람직하다. 그러나, 이와 같은 열식각 온도와 성장두께는 사용되는 재질 또는 환경에 따라 변화할 수 있는 것임은 자명하다.
이와 같이, 도 5b와 도 5c와 같은 열식각 및 재성장을 수회 거친 후에는, 도 5d와 같이 Al극성 AlN(20)이 N극성 AlN(30)에 비해 우세하게 성장하며, 고온의 수평성장을 통하여 도 5e와 같은 박막(40)을 완성할 수 있게 된다.
즉, 혼합극성 AlN(20, 30)의 초기 핵생성층의 성장 후(도 5a), 반응관 내에서 고온 수소분위기에서의 열식각을 수행하면, 전제적으로 식각이 이루어지나 N극성 AlN(30)가 보다 빠르게 식각이 되고 Al극성 AlN(20)은 그 크기는 작아지지만 형태를 유지할 수 있다(도 5b).
이렇게, N극성 AlN(30)을 열식각을 통해 제거한 후, 다시 핵생성층을 재성장하면 Al극성 AlN(20)의 핵생성층의 사이즈가 기판상의 수직, 수평방향으로 커지게 된다(도 5c). 이 과정에서, 열식각을 통해 다시 드러난 기판(10) 상에는 다시 N극성 AlN(30)이 핵생성될 수 있다.
이러한 과정을 수회 반복하게 되면, Al극성 AlN(20)의 핵생성층은 N극성 AlN(30) 핵생성층보다 훨씬 큰 사이즈가 되므로(도 5d), 고온성장을 통해 수평성장을 촉진시키면, 도 5e와 같이 Al극성 AlN로만 기판(10)을 모두 덮을 뿐 아니라, 수평성장으로 인해 저결함밀도를 가지는 Al극성 AlN 박막(40)을 성장할 수 있다.
본 발명은 범용적으로 사용되는 MOCVD와 같은 성장조건에서 혼합극성의 AlN 핵생성층을 성장한 후, N극성 AlN(30)과 Al극성 AlN(20)의 식각률의 현저한 차이를 이용하여 반응관 내에서의 열식각을 통해 N극성 AlN(30)을 식각하고, 다시 AlN 핵생성층을 재성장하는 방법을 수회 반복함으로써, 단일 Al극성 AlN(20) 핵생성층을 성장하고, 그 위에 수평성장을 촉진하여 Al극성 AlN 박막(40)을 완성한다.
위와 같은 본 발명의 설명에서는, 반도체 박막으로서 AlN을 그 예를 들어 설명하였으나, 이에 한정되는 것이 아님은 이미 설명한 바와 같다. 따라서, 극성에 대해서도 N극성 및 Al극성에 한정되는 것이 아님은 자명하다. 즉, 임의의 반도체 박막의 제조에서, 적어도 2개의 혼합극성을 가지는 반도체를 이용하여 박막을 제조하는 과정에서 본 발명이 사용될 수 있음은 자명하다. 또한, 본 발명의 설명에서는, AlN의 식각을 위해, 열식각을 수행하였으나, 이에 한정되는 것은 아니며, 반도체 및 반도체의 극성특성에 해당하는 식각방식을 선택할 수 있음은 자명하다.
본 발명에 따르면, 단일 Al극성 AlN 박막을 성장할 수 있을 뿐 아니라, Al극성 AlN 박막의 결함밀도를 극히 적게 낮출 수 있다.
따라서, 현재의 매우 비싼 AlN 기판을 대체하면서, 특별한 성장조건을 찾을 필요없이, 범용적인 AlN 핵생성층 성장조건을 이용하여 손쉽게 단일 Al극성 AlN 박막을 성장시킬 수 있다. 나아가, 고품질의 DUV LED 혹은 LD 구조의 하부구조(template)를 제작할 수 있다.
이상에서 본 발명에 따른 실시예들이 설명되었으나, 이는 예시적인 것에 불과하며, 당해 분야에서 통상적 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 범위의 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 다음의 특허청구범위에 의해서 정해져야 할 것이다.
10: 기판 20: N극성 AlN
30: Al극성 AlN 40: Al극성 AlN 박막

Claims (4)

  1. 제1극성 및 제2극성을 가지는 반도체를 기판으로부터 핵생성하여, 단일의 제1극성의 반도체 박막을 성장하기 위한 반도체 박막 성장 방법에 있어서,
    상기 기판상에 상기 제1극성 및 제2극성-소정의 식각에 대하여 식각률이 상이함-의 반도체로 구성되는 핵생성층을 성장하는 단계;
    상기 소정의 식각을 수행하여, 상기 제2극성의 반도체를 식각하는 단계;
    식각된 표면상에 상기 제1극성 및 제2극성의 반도체로 구성되는 핵생성층을 재성장하는 단계; 및
    상기 제2극성의 반도체를 수평성장하는 단계를 포함하는 반도체 박막 성장 방법.
  2. Al극성 AlN 박막을 기판상에 성장하기 위한 반도체 박막 성장 방법에 있어서,
    (a) 상기 기판상에 N극성 AlN과 Al극성 AlN의 핵생성층을 성장하는 단계;
    (b) 열식각을 수행하여, 상기 N극성 AlN을 식각하는 단계;
    (c) 식각된 표면상에 상기 N극성 AlN과 상기 Al극성 AlN의 핵생성층을 재성장하는 단계; 및
    (d) 상기 Al극성 AlN을 수평성장하는 단계를 포함하는 반도체 박막 성장 방법.
  3. 제2항에 있어서,
    (e) 상기 (b)단계 및 상기 (c)단계를 반복하여 수행하는 단계를 더 포함하는 반도체 박막 성장 방법.
  4. 제1항 내지 제3항 중 어느 한 항의 방법에 의해 성장된 반도체 박막.
KR1020100135024A 2010-12-24 2010-12-24 반도체 박막 성장 방법 및 이에 의해 성장된 반도체의 박막 Withdrawn KR20120073045A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100135024A KR20120073045A (ko) 2010-12-24 2010-12-24 반도체 박막 성장 방법 및 이에 의해 성장된 반도체의 박막

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100135024A KR20120073045A (ko) 2010-12-24 2010-12-24 반도체 박막 성장 방법 및 이에 의해 성장된 반도체의 박막

Publications (1)

Publication Number Publication Date
KR20120073045A true KR20120073045A (ko) 2012-07-04

Family

ID=46707616

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100135024A Withdrawn KR20120073045A (ko) 2010-12-24 2010-12-24 반도체 박막 성장 방법 및 이에 의해 성장된 반도체의 박막

Country Status (1)

Country Link
KR (1) KR20120073045A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020136683A (ja) * 2019-02-21 2020-08-31 国立大学法人山口大学 半導体装置及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020136683A (ja) * 2019-02-21 2020-08-31 国立大学法人山口大学 半導体装置及びその製造方法

Similar Documents

Publication Publication Date Title
US8455885B2 (en) Method for heteroepitaxial growth of high-quality N-face gallium nitride, indium nitride, and aluminum nitride and their alloys by metal organic chemical vapor deposition
JP3886341B2 (ja) 窒化ガリウム結晶基板の製造方法及び窒化ガリウム結晶基板
US9129977B2 (en) Method of controlling stress in group-III nitride films deposited on substrates
US7566580B2 (en) Method for heteroepitaxial growth of high-quality N-face GaN, InN, and AIN and their alloys by metal organic chemical vapor deposition
US8475588B2 (en) Wafer structure and epitaxial growth method for growing the same
US7811902B2 (en) Method for manufacturing nitride based single crystal substrate and method for manufacturing nitride based light emitting diode using the same
JP3821232B2 (ja) エピタキシャル成長用多孔質基板およびその製造方法ならびにｉｉｉ族窒化物半導体基板の製造方法
CN104051232B (zh) 具有AlzGa1‑zN层的半导体晶片及其制造方法
US8507947B2 (en) High quality GaN high-voltage HFETS on silicon
JP2009524251A (ja) 有機金属化学気相成長を介して半極性（Ａｌ，Ｉｎ，Ｇａ，Ｂ）Ｎの成長を促進させるための方法
US9443727B2 (en) Semi-polar III-nitride films and materials and method for making the same
JP5139567B1 (ja) 窒化物半導体層を成長させるためのバッファ層構造を有する基板
KR20120073045A (ko) 반도체 박막 성장 방법 및 이에 의해 성장된 반도체의 박막
JP4535935B2 (ja) 窒化物半導体薄膜およびその製造方法
JP2010524267A (ja) （ａｌ，ｉｎ，ｇａ，ｂ）ｎの堆積の方法
KR101686677B1 (ko) 반도체 박막 성장 방법 및 이에 의해 성장된 반도체의 박막
US20130214282A1 (en) Iii-n on silicon using nano structured interface layer
KR100839224B1 (ko) ＧａＮ 후막의 제조방법
JP2009208989A (ja) 化合物半導体基板およびその製造方法
CN105684125A (zh) 半导体晶片以及制造该半导体晶片的方法

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20101224

PG1501 Laying open of application
PC1203 Withdrawal of no request for examination
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid