[go: up one dir, main page]

KR20110139660A - 기판 처리 방법 - Google Patents

기판 처리 방법 Download PDF

Info

Publication number
KR20110139660A
KR20110139660A KR1020110060614A KR20110060614A KR20110139660A KR 20110139660 A KR20110139660 A KR 20110139660A KR 1020110060614 A KR1020110060614 A KR 1020110060614A KR 20110060614 A KR20110060614 A KR 20110060614A KR 20110139660 A KR20110139660 A KR 20110139660A
Authority
KR
South Korea
Prior art keywords
bias
high frequency
frequency power
plasma
anion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1020110060614A
Other languages
English (en)
Other versions
KR101807558B1 (ko
Inventor
코이치 야츠다
히로마사 모치키
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20110139660A publication Critical patent/KR20110139660A/ko
Application granted granted Critical
Publication of KR101807558B1 publication Critical patent/KR101807558B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/6719—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the construction of the processing chambers, e.g. modular processing chambers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32091—Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32137—Radio frequency generated discharge controlling of the discharge by modulation of energy
    • H01J37/32146—Amplitude modulation, includes pulsing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32137—Radio frequency generated discharge controlling of the discharge by modulation of energy
    • H01J37/32155—Frequency modulation
    • H01J37/32165—Plural frequencies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30612—Etching of AIIIBV compounds
    • H01L21/30621—Vapour phase etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05H—PLASMA TECHNIQUE; PRODUCTION OF ACCELERATED ELECTRICALLY-CHARGED PARTICLES OR OF NEUTRONS; PRODUCTION OR ACCELERATION OF NEUTRAL MOLECULAR OR ATOMIC BEAMS
    • H05H1/00—Generating plasma; Handling plasma
    • H05H1/24—Generating plasma
    • H05H1/46—Generating plasma using applied electromagnetic fields, e.g. high frequency or microwave energy

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Electromagnetism (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)

Abstract

양이온에 의한 에칭 효율을 저하시키지 않고, 음이온을 유효하게 이용하여 전체적으로 에칭 효율을 높일 수 있는 기판 처리 방법을 제공한다. 플라즈마 RF 및 바이어스 RF를 각각 펄스파로서 인가하고, 플라즈마 RF 및 바이어스 RF를 모두 인가하여 플라즈마 중의 양이온에 의해 기판에 에칭 처리를 실시하는 양이온 에칭 단계(3b)와, 플라즈마 RF 및 바이어스 RF의 인가를 모두 정지하여 처리실 내에서 음이온을 발생시키는 음이온 생성 단계(3c)와, 플라즈마 RF의 인가를 정지하고, 바이어스 RF를 인가하여 음이온을 기판으로 인입하는 음이온 인입 단계(3a)를 차례로 반복하고, 바이어스 RF의 듀티비를 플라즈마 RF의 듀티비보다 크게 한다.

Description

기판 처리 방법 {PLASMA PROCESSING METHOD}
본 발명은 플라즈마 생성용의 고주파 전력 및 바이어스용의 고주파 전력을 펄스파 형상으로 인가시켜 플라즈마를 생성하고, 이 플라즈마를 이용하여 기판에 소정의 에칭 처리를 실시하는 기판 처리 방법에 관한 것이다.
반도체 웨이퍼를 비롯한 기판에 대하여 배선 가공 등을 실시할 때는, 기판에 대하여 미세한 가공 처리를 실시할 필요가 있어, 플라즈마를 이용한 기판 처리 방법이 널리 적용되고 있다.
이러한 기판 처리 방법에서는, 반응성 이온 에칭(Reactive Ion Etching) 처리에서의 가공 형상의 세밀화(精緻化) 등의 요구에 응하기 위하여, 플라즈마를 펄스파 형상으로 발생시키는 기술이 적용되고 있다. 플라즈마를 펄스파 형상으로 발생시킴으로써, 플라즈마 생성 가스의 해리를 적절히 제어할 수 있고, 이로써 오버 에칭을 억제하고 미세한 가공을 실현시킬 수 있다.
또한, 근래 플라즈마 생성용의 고주파 전력(이하, ‘소스 RF’이라고 함)을 펄스파 형상으로 인가하여 플라즈마를 펄스파 형상으로 발생시키는 기술과, 바이어스용의 고주파 전력(이하, ‘바이어스 RF’이라고 함)을 펄스파 형상으로 인가하여 플라즈마 중의 양이온의 인입을 펄스파 형상으로 제어하는 기술을 조합한 동기 펄스 제어가 제안되게 되었다.
일본특허공개공보 제2000-311890호
그런데, 반응성 이온 에칭 처리에서는, 플라즈마 중의 양이온이 반도체 웨이퍼로 인입되는 것에 수반하여, 도 7에 도시한 바와 같이, 대상막(70)에 형성되는 홀(71)의 저부(底部)에 양이온(72)이 체류된다. 이 체류한 양이온(72)에 의해 다음 양이온(73)이 홀(71)의 저부에 도달하는 것을 전기적으로 저해하여 홀(71) 내에서 다음 양이온(73)의 진로를 변경시키는 경우가 있다. 이에 따라 홀(71)이 변형되어, 결과적으로 양이온에 의한 에칭 효율이 저하된다고 하는 문제가 있었다.
한편, 동기 펄스 제어 방식의 플라즈마 에칭에서는, 소스 RF의 인가를 정지(OFF)시킨 후, 잠시 후에 플라즈마 중의 에너지를 잃은 실활전자가 중성인 분자나 원자 또는 래디컬에 부착됨으로써 음이온이 생성되는 것이 알려져 있다. 따라서, 홀(71)의 저부에 체류한 양이온을 전기적으로 중화시키기 위하여, 음이온을 이용하여 에칭 효율을 높이는 것이 검토되고 있다.
본 발명의 목적은, 양이온에 의한 에칭 효율을 저하시키지 않고, 음이온을 유효하게 이용하여 전체적으로 에칭 효율을 높일 수 있는 기판 처리 방법을 제공하는 것에 있다.
상기 목적을 달성하기 위하여, 청구항 1에 기재된 기판 처리 방법은, 내부에 플라즈마가 생기는 처리실과, 상기 처리실 내에 배치되고 기판을 재치하는 재치대와, 상기 재치대에 대향 배치된 전극을 구비하는 기판 처리 장치의, 상기 처리실 내에 플라즈마 생성용의 고주파 전력을 인가하고, 상기 재치대에 상기 플라즈마 생성용의 고주파 전력보다 주파수가 낮은 바이어스용의 고주파 전력을 인가하여 상기 기판에 플라즈마 에칭 처리를 실시하는 기판 처리 방법으로서, 상기 플라즈마 생성용의 고주파 전력 및 상기 바이어스용의 고주파 전력을 각각 펄스파로서 인가하고, 상기 플라즈마 생성용의 고주파 전력 및 상기 바이어스용의 고주파 전력을 모두 인가하여 상기 플라즈마 중의 양이온에 의해 상기 기판에 에칭 처리를 실시하는 양이온 에칭 단계와, 상기 플라즈마 생성용의 고주파 전력 및 상기 바이어스용의 고주파 전력의 인가를 모두 정지하고 상기 처리실 내에서 음이온을 발생시키는 음이온 생성 단계와, 상기 플라즈마 생성용의 고주파 전력의 인가를 정지하고, 상기 바이어스용의 고주파 전력을 인가하여 상기 음이온을 상기 기판으로 인입하는 음이온 인입 단계를 가지고, 상기 바이어스용의 고주파 전력의 듀티비를 상기 플라즈마 생성용의 고주파 전력의 듀티비보다 크게 하는 것을 특징으로 한다.
청구항 2에 기재된 기판 처리 방법은, 청구항 1에 기재된 기판 처리 방법에 있어서, 상기 바이어스용의 고주파 전력의 듀티비는 0.7 ~ 0.8, 상기 플라즈마 생성용의 고주파 전력의 듀티비는 0.5 ~ 0.6인 것을 특징으로 한다.
청구항 3에 기재된 기판 처리 방법은, 청구항 1에 기재된 기판 처리 방법에 있어서, 상기 양이온 에칭 단계를 상기 펄스파의 1 / 2 주기 이상에 걸쳐 계속하는 것을 특징으로 한다.
청구항 4에 기재된 기판 처리 방법은, 청구항 1에 기재된 기판 처리 방법에 있어서, 상기 음이온 생성 단계를 상기 펄스파의 1 / 4 주기 이상에 걸쳐 계속하는 것을 특징으로 한다.
청구항 5에 기재된 기판 처리 방법은, 청구항 1에 기재된 기판 처리 방법에 있어서, 상기 음이온 생성 단계를 10 ~ 30 μsec 사이에 걸쳐 계속하는 것을 특징으로 한다.
청구항 6에 기재된 기판 처리 방법은, 청구항 1 내지 5 중 어느 한 항에 기재된 기판 처리 방법에 있어서, 상기 양이온 에칭 단계, 상기 음이온 생성 단계 및 상기 음이온 인입 단계를 차례로 반복하는 것을 특징으로 한다.
본 발명에 따르면, 바이어스용의 고주파 전력의 듀티비가 플라즈마 생성용의 고주파 전력의 듀티비보다 크게 되므로, 양이온 에칭 단계를 충분한 시간에 걸쳐 실행한 후, 음이온 인입 단계를 실행할 수 있다. 이에 따라, 양이온에 의한 에칭 효율을 저하시키지 않고, 음이온을 유효하게 이용하여 전체적으로 에칭 효율을 높일 수 있다.
도 1은 본 발명에 따른 기판 처리 방법이 적용되는 기판 처리 장치의 개략 구성을 도시한 단면도이다.
도 2a 내지 도 2c는 펄스 제어 방식을 적용한 기판 처리 방법에서의 각종 태양의 제어 공정을 도시한 도면이다.
도 3은 본 발명의 실시예에 따른 기판 처리 방법에서의 제어 공정을 도시한 도이다.
도 4는 음이온이 생성되는 메카니즘을 도시한 설명도이다.
도 5는 음이온 인입 단계에서의 바이어스 전압의 변화를 나타낸 그래프이며, 이 바이어스 전압을 양이온 에칭 단계에서의 바이어스 전압의 그래프와 비교하여 도시한 것이다.
도 6은 본 발명의 실시예에서의 음이온의 작용을 도시한 설명도이다.
도 7은 종래의 기판 처리 방법에서의 양이온의 쉐이딩 효과를 도시한 설명도이다.
이하, 본 발명의 실시예에 대하여 도면을 참조하여 상세하게 설명한다.
도 1은 본 발명에 따른 기판 처리 방법이 적용되는 기판 처리 장치의 개략 구성을 도시한 단면도이다. 이 기판 처리 장치는 기판에 소정의 플라즈마 에칭 처리를 실시하는 것이다.
도 1에서, 기판 처리 장치(10)는 기판으로서의 반도체 웨이퍼(W)(이하, ‘웨이퍼’라고 함)를 수용하는 챔버(11)를 가지고, 챔버(11) 내에는 웨이퍼(W)를 재치하는 원기둥 형상의 서셉터(12)가 배치되어 있다. 챔버(11)의 내측벽과 서셉터(12)의 측면에 의해 측방 배기로(13)가 형성된다. 측방 배기로(13)의 도중에는 배기 플레이트(14)가 배치되어 있다.
배기 플레이트(14)는 다수의 관통홀을 가지는 판 형상 부재이며, 챔버(11)의 내부를 상부와 하부로 구획하는 구획판으로서 기능한다. 배기 플레이트(14)에 의해 구획된 챔버(11) 내부의 상부(이하, ‘처리실’이라고 함)(15)에는 후술하는 바와 같이 플라즈마가 발생한다. 또한, 챔버(11) 내부의 하부(이하, ‘배기실(매니폴드)’이라고 함)(16)에는 챔버(11) 내의 가스를 배출하는 배기관(17)이 접속되어 있다. 배기 플레이트(14)는 처리실(15)에 발생하는 플라즈마를 포착하거나 또는 반사하여 매니폴드(16)로의 누설을 방지한다.
배기관(17)에는, TMP(Turbo Molecular Pump) 및 DP(Dry Pump)(모두 도시 생략)가 접속되고, 이들 펌프는 챔버(11) 내를 진공 배기하여 소정 압력까지 감압한다. 또한, 챔버(11) 내의 압력은 APC 밸브(도시 생략)에 의해 제어된다.
챔버(11) 내의 서셉터(12)에는 제 1 고주파 전원(18)이 제 1 정합기(19)를 개재하여 접속되고, 또한 제 2 고주파 전원(20)이 제 2 정합기(21)을 개재하여 접속되어 있고, 제 1 고주파 전원(18)은 비교적 낮은 주파수, 예를 들면 2 MHz의 바이어스용의 고주파 전력(이하, ‘바이어스 RF’라고 함)을 서셉터(12)에 인가하고, 제 2 고주파 전원(20)은 비교적 높은 고주파, 예를 들면 60 MHz의 플라즈마 생성용의 고주파 전력(이하, ‘소스 RF’라고 함)을 서셉터(12)에 인가한다. 이에 따라, 서셉터(12)는 전극으로서 기능한다. 또한, 제 1 정합기(19) 및 제 2 정합기(21)는 서셉터(12)로부터의 고주파 전력의 반사를 저감시켜 고주파 전력의 서셉터(12)로의 인가 효율을 최대로 한다.
서셉터(12)의 상부에는 정전 전극판(22)을 내부에 가지는 정전 척(ESC)(23)이 배치되어 있다. 정전 척(23)은 단차를 가지고 세라믹스로 구성되어 있다.
정전 전극판(22)에는 직류 전원(24)이 접속되어 있고, 정전 전극판(22)에 양의 직류 전압이 인가되면 웨이퍼(W)에서의 정전 척(23)측의 면(이하, ‘이면’이라고 함)에는 음전위가 발생하여 정전 전극판(22) 및 웨이퍼(W)의 이면 간에 전위차가 발생하고, 이 전위차에 기인하는 쿨롱력 또는 존슨·라벡력에 의해 웨이퍼(W)는 정전 척(23)에 흡착 보지(保持)된다.
또한, 정전 척(23)에는 흡착 보지된 웨이퍼(W)를 둘러싸도록 포커스 링(25)이 정전 척(23)의 단차에서의 수평부에 재치된다. 포커스 링(25)은, 예를 들면 Si 또는 탄화규소(SiC)에 의해 구성된다.
서셉터(12)의 내부에는, 예를 들면 원둘레 방향으로 연장되는 환 형상의 냉매 유로(26)가 형성되어 있다. 냉매 유로(26)에는 칠러 유닛(도시 생략)으로부터 냉매용 배관(27)을 거쳐 저온의 냉매, 예를 들면 냉각수 또는 갈덴(등록상표)이 순환 공급된다. 냉매에 의해 냉각된 서셉터(12)는 정전 척(23)을 개재하여 웨이퍼(W) 및 포커스 링(25)을 냉각한다.
정전 척(23)에서의 웨이퍼(W)가 흡착 보지되어 있는 부분(이하, ‘흡착면’이라고 함)에는 복수의 전열 가스 공급홀(28)이 개구되어 있다. 전열 가스 공급홀(28)은 전열 가스 공급 라인(29)를 개재하여 전열 가스 공급부(도시 생략)에 접속되고, 전열 가스 공급부는 전열 가스로서의 He(헬륨) 가스를 전열 가스 공급홀(28)을 개재하여 흡착면 및 웨이퍼(W)의 이면의 간극으로 공급한다. 흡착면 및 웨이퍼(W)의 이면의 간극으로 공급된 He 가스는 웨이퍼(W)의 열을 정전 척(23)으로 효과적으로 전달한다.
챔버(11)의 천장부에는 서셉터(12)와 처리실(15)의 처리 공간(S)을 개재하여 대향하도록 샤워 헤드(30)가 배치되어 있다. 샤워 헤드(30)는 상부 전극판(31)과, 이 상부 전극판(31)을 착탈 가능하게 지지(釣支)하는 쿨링 플레이트(32)와, 쿨링 플레이트(32)를 덮는 덮개(33)를 가진다. 상부 전극판(31)은 두께 방향으로 관통하는 다수의 가스홀(34)을 가지는 원판 형상 부재로 이루어지고, 반도전체인 Si 또는 SiC에 의해 구성된다. 또한, 쿨링 플레이트(32)의 내부에는 버퍼실(35)이 설치되고, 버퍼실(35)에는 가스 도입관(36)이 접속되어 있다.
또한, 샤워 헤드(30)의 상부 전극판(31)에는 직류 전원(37)이 접속되어 있고, 상부 전극판(31)에 음의 직류 전압이 인가된다. 이 때, 상부 전극판(31)은 2 차 전자를 방출하여 처리실(15) 내부에서의 웨이퍼(W) 상에서 전자 밀도가 저하되는 것을 방지한다. 방출된 2 차 전자는 웨이퍼(W) 상으로부터 측방 배기로(13)에서 서셉터(12)의 측면을 둘러싸도록 설치된 반도전체인 탄화규소(SiC) 또는 규소(Si)에 의해 구성되는 접지 전극(그라운드 링)(38)으로 흐른다.
이러한 구성의 기판 처리 장치(10)에서는, 처리 가스 도입관(36)으로부터 버퍼실(35)로 공급된 처리 가스가 상부 전극판(31)의 가스홀(34)을 거쳐 처리실(15) 내부로 도입되고, 도입된 처리 가스는 제 2 고주파 전원(20)으로부터 서셉터(12)를 개재하여 처리실(15) 내부에 인가된 소스 RF에 의해 여기되어 플라즈마가 된다. 플라즈마 중의 양이온은 제 1 고주파 전원(18)이 서셉터(12)에 인가하는 바이어스 RF에 의해 웨이퍼(W)를 향하여 인입되고, 웨이퍼(W)에 플라즈마 에칭 처리를 실시한다.
기판 처리 장치(10)의 각 구성 부재의 동작은 기판 처리 장치(10)가 구비하는 제어부(도시 생략)의 CPU가 플라즈마 에칭 처리에 대응하는 프로그램에 따라 제어된다.
이러한 기판 처리 장치를 이용한 펄스 제어 방식의 기판 처리 방법으로서, (1) 소스 RF의 펄스파의 위상과 바이어스 RF의 펄스파의 위상에서의 위상차가 없는 동기 펄스 제어, (2) 바이어스 RF의 펄스파의 위상을 소스 RF의 펄스파의 위상에 대하여 후방으로 이동한 펄스 제어, 및 (3) 바이어스 RF의 펄스파의 위상을 소스 RF의 펄스파의 위상에 대하여 전방으로 이동한 펄스 제어를 생각할 수 있다.
도 2a 내지 도 2c는 펄스 제어 방식을 적용한 기판 처리 방법에서의 각종 태양의 제어 공정을 도시한 도이다. 도 2a는 소스 RF의 펄스파의 위상과 바이어스 RF의 펄스파의 위상에서의 위상차가 없는 경우를 도시하고, 도 2b는 바이어스 RF의 펄스파의 위상을 소스 RF의 펄스파의 위상에 대하여 1 / 4 주기 후방으로 이동한 경우를 도시하고, 도 2c는 바이어스 RF의 펄스파의 위상을 소스 RF의 펄스파의 위상에 대하여 1 / 4 주기 전방으로 이동한 경우를 도시한다.
도 2a에서, 소스 RF와 바이어스 RF의 펄스파의 위상이 동기되어 있어, 소스 RF와 바이어스 RF가 동시에 ON, OFF되고 있다. 따라서, 소스 RF가 ON인 경우에 바이어스 RF에 의해 양이온이 웨이퍼(W)로 인입되어 양이온에 의한 고효율 에칭이 실행된다. 이 경우, 소스 RF를 OFF한 후 잠시 뒤에 생성되는 음이온은, 바이어스 RF가 OFF되어 있으므로 플라즈마 중에 존재하는 것만으로 웨이퍼(W)로 인입되지는 않는다. 따라서, 홀의 저부에 체류한 양이온을 전기적으로 중화할 수 없다.
도 2b에서, 바이어스 RF의 펄스파의 위상이 소스 RF의 펄스파의 위상에 대하여 1 / 4 주기만큼 후방으로 이동되어 있고, 소스 RF를 ON으로 한 후에 바이어스 RF를 ON으로 하고, 이어서 소스 RF를 OFF로 한 후에 바이어스 RF를 OFF로 하는 제어가 반복된다. 이 경우, 소스 RF와 바이어스 RF가 모두 ON 상태로 양이온에 의한 고효율의 에칭이 실행되고, 소스 RF가 OFF이고 바이어스 RF가 ON인 상태로 바이어스 RF로 인입되는 양이온에 의한 중효율의 에칭이 실행되고, 소스 RF가 ON이고 바이어스 RF가 OFF인 상태로 소스 RF에 기인하여 서셉터(12)에 생기는 셀프 바이어스 전압에 의해 인입되는 양이온에 의한 저효율의 에칭이 실행된다. 그러나, 소스 RF가 OFF되어 잠시 경과한 후에 음이온이 생성될 무렵에는 바이어스 RF가 OFF로 되기 때문에, 음이온이 웨이퍼(W)로 인입되지 않는다. 따라서, 홀의 저부에 체류한 양이온을 전기적으로 중화할 수 없다. 또한, 도 2a의 경우보다 양이온에 의한 고효율의 에칭의 시간대가 짧아져 있으므로, 에칭 효율은 도 2a의 경우보다 낮아진다.
이어서, 도 2c에서, 바이어스 RF의 펄스파의 위상이 소스 RF의 펄스파의 위상에 대하여 1 / 4 주기만큼 전방으로 이동되어 있고, 바이어스 RF를 ON으로 한 후에 플라즈마 생성용의 RF를 ON으로 하고, 이어서 바이어스 RF를 OFF로 한 후에 소스 RF를 OFF로 하는 제어가 반복된다. 이 경우, 소스 RF와 바이어스 RF가 모두 ON인 상태로 양이온에 의한 고효율의 에칭이 실행되고, 소스 RF가 ON이고 바이어스 RF가 OFF인 상태로 셀프 바이어스 전압에 의해 인입되는 양이온에 의한 저효율의 에칭이 실행된다. 또한, 소스 RF가 OFF되어 잠시 경과한 후에 음이온이 생성될 무렵에는 다음의 펄스파에 대응하는 바이어스 RF가 ON되므로, 플라즈마 중의 음이온이 바이어스 RF에 의해 웨이퍼로 인입된다.
즉, 도 2c에서는 음이온에 의한 양이온을 전기적으로 중화시킬 수 있지만, 양이온에 의한 고효율 에칭의 시간대가 도 2a의 경우에 비해 짧아져 있으므로, 전체적으로 에칭 효율은 도 2a의 경우보다 낮아진다.
본 발명자는, 플라즈마 중에서 생성되는 음이온에 착목하여, 이 음이온을 유효하게 이용하여 전체의 에칭 효율을 향상시키는 것을 목적으로 하여, 음이온의 동정과 소스 RF 및 바이어스 RF의 ON, OFF의 타이밍 등에 대하여 연구했다. 그 결과, 플라즈마 생성용의 고주파 전력 및 바이어스용의 고주파 전력을 각각 펄스파 형상으로 인가하고, 플라즈마 생성용의 고주파 전력 및 바이어스용의 고주파 전력을 모두 인가하는 양이온 에칭 단계와, 플라즈마 생성용의 고주파 전력 및 바이어스용의 고주파 전력의 인가를 모두 정지시키는 음이온 생성 단계와, 바이어스용의 고주파 전력만을 인가하여 음이온을 기판으로 인입하는 음이온 인입 단계를 마련하고, 바이어스용의 고주파 전력의 듀티비를 플라즈마 생성용의 고주파 전력의 듀티비보다 크게 함으로써, 음이온을 유효하게 이용하면서 전체의 에칭 효율이 높아지는 것을 발견하여 본 발명에 도달했다.
도 3은 본 발명의 실시예에 따른 기판 처리 방법에서의 제어 공정을 도시한 도이다.
도 3에서, 소스 RF와 바이어스 RF가 각각 펄스파 형상으로 인가되어 있고, 소스 RF와 바이어스 RF의 인가가 모두 정지(OFF)되는 음이온 발생 단계(3c) 이후에, 바이어스 RF만이 인가(ON)되는 음이온 인입 단계(3a)가 형성되어 있다. 또한, 음이온 인입 단계(3a) 이후에 소스 RF 및 바이어스 RF가 모두 ON되는 양이온 에칭 단계(3b)가 형성되어 있다. 음이온 생성 단계(3c), 음이온 인입 단계(3a) 및 양이온 에칭 단계(3b)는 차례로 반복된다.
우선, 음이온 생성 단계(3c)에서의 음이온의 생성 메카니즘에 대하여 상세하게 설명한다.
도 4는 음이온이 생성되는 메카니즘을 도시한 설명도이다. 또한, 도 4에서의 아래 그래프에서, 실선이 전자 온도(Te)를 나타내고, 파선이 음이온의 밀도를 나타낸다.
도 4에서, 소스 RF가 OFF로부터 ON으로 전환(도 3의 음이온 인입 단계(3a)로부터 양이온 에칭 단계(3b)로 전환)되면, 플라즈마가 발생하여 처리실 내의 전자 온도(Te)가 상승하고, 전자 및 양이온의 밀도가 높아져 이 전자 및 양이온의 밀도가 높은 상태로 양이온에 의한 고효율 에칭이 실행된다.
플라즈마 중에는 주로 처리 가스로부터 발생한 전자, 양이온 및 래디칼이 존재하지만, 양이온 에칭 단계(3b)가 종료되어 소스 RF가 OFF되면, 전자는 에너지를 잃어 전자 온도는 저하된다. 그리고, 전자 온도가 저하됨으로써 실활하여 에너지가 작아진 전자는 단독으로 존재하지 못하고, 처리실(15) 내를 부유하는 중성인 분자나 원자 또는 래디컬에 부착된다. 이에 따라, 예를 들면 F-, CF- 등의 음이온이 생성된다. 이 때, 플라즈마는 양이온과 음이온이 혼재하는 이온 - 이온 플라즈마가 된다.
분자 또는 래디컬에의 전자의 부착은 전자가 분자 또는 래디컬과 충돌함으로써 진행되기 때문에, 음이온의 생성 속도는 늦고, 음이온은 소스 RF가 OFF된 후 서서히 생성되어 증가한다. 따라서, 소스 RF가 OFF된 후 소정의 시간, 예를 들면 10 ~ 30 μsec가 경과하지 않으면 바이어스 RF를 ON으로 해도 웨이퍼(W)로 인입 가능한 음이온의 밀도가 낮기 때문에, 양이온을 전기적으로 중화시킬 수 없다. 따라서, 본 실시예에서는 소스 RF가 OFF된 후, 소정의 시간이 경과하여 음이온의 밀도가 높아진 후에 다음의 펄스파에 대응하는 바이어스 RF를 ON한다.
이어서, 본 실시예의 음이온 인입 단계(3a)에 대하여 상세하게 설명한다.
소스 RF 및 바이어스 RF가 모두 OFF되는 음이온 생성 단계가 종료된 후, 플라즈마의 생성에 기여하지 않는 바이어스 RF만을 ON으로 하여 음이온 인입 단계(3a)로 이행한다. 음이온 인입 단계(3a)에서는 소스 RF는 OFF되어 있으므로, 소스 RF에 의한 셀프 바이어스 전압은 발생하지 않는다. 따라서, 음이온을 인입하는 바이어스 전압은 바이어스 RF에 의한 것이 지배적으로 되고, 그 전위는 ±0의 라인을 중심으로 플러스측 및 마이너스측으로 진동한다.
도 5는 음이온 인입 단계(3a)에서의 바이어스 전압의 변화를 나타낸 그래프이며, 이 바이어스 전압을 양이온 에칭 단계(3b)에서의 바이어스 전압의 그래프와 비교하여 나타낸 것이다.
도 5에서, 소스 RF 및 바이어스 RF를 인가하여 플라즈마 에칭 처리를 실행할 경우(도 5 중 하방의 그래프), 처리실 내의 전자 온도가 높아져 처리실 내에 플라즈마가 발생한다. 따라서, 발생된 플라즈마와의 밸런스를 맞추기 위하여 웨이퍼(W)에 마이너스 전위의 바이어스 전압이 발생한다. 이 바이어스 전압은, 전위가 마이너스 영역에서 진동한다.
이에 대하여, 음이온 인입 단계(3a)에서는 소스 RF가 OFF되어 있고, 전자 밀도가 충분히 저하되어 플라즈마가 얇아져 있으므로, 바이어스 전압의 전위는 ±0의 라인까지 이동하고, 이 전위는 ±0의 라인을 중심으로 진동한다(도 5 중 상방의 그래프). 그리고, 바이어스 전압의 전위가 플러스 값을 가질 때에 웨이퍼(W)의 대상막에 음이온이 인입되고, 마이너스 값을 가질 때에 웨이퍼(W)의 대상막에 양이온이 인입된다.
여기서, 음이온 인입 단계(3a)에서 웨이퍼(W)의 대상막으로 인입된 음이온의 작용에 대하여 설명한다.
도 6은 본 실시예에서의 음이온의 작용을 도시한 설명도이다.
도 6에서, 웨이퍼(W)의 대상막(60)에 형성된 홀(61)의 저부에는, 양이온에 의한 양이온 에칭 단계(3b)에서의 에칭의 결과 양이온(62)이 체류되어 있다. 이 상태로, 더욱 양이온에 의한 에칭을 계속하면, 대상막(60)에 흡수되어야 할 양이온(63)이 홀(61)의 저부에 체류하는 양이온(62)과 반발하므로 에칭이 스무스하게 진행되지 않을 우려가 있다.
한편, 양이온 에칭 단계(3b)를 실행하기 전에 바이어스 RF만을 ON하는 음이온 인입 단계(3a)를 형성하고 웨이퍼(W)의 대상막(60)에 처리실 내의 음이온(64)을 인입함으로써, 홀(61)의 저부에 체류하는 양이온(62)이 전기적으로 중화된다.
이와 같이, 음이온(64)을 이용하여 웨이퍼(W)의 대상막(60)에서의 플러스 차지(charge)를 중화함으로써, 홀(61)에 다음의 양이온(63)이 들어가기 쉬워지므로, 양이온 에칭 단계(3b)에서의 에칭이 스무스하게 진행된다.
이와 같이, 본 실시예에서는, 양이온 에칭 단계(3b)가 종료된 후 소스 RF 및 바이어스 RF를 모두 OFF하고, 플라즈마의 전자 온도(Te)를 충분히 저하시키고, 이에 따라 처리실 내에서 점차 음이온을 생성시킨다(음이온 생성 단계(3c)). 이어서, 바이어스 RF만을 ON하여 처리실(15) 내에서 생성한 음이온을 대상막(60)으로 인입한다(음이온 인입 단계(3a)). 그 후, 소스 RF를 ON하여 양이온에 의한 고효율 에칭을 실행하고(양이온 에칭 단계(3b)), 이하, 음이온 생성 단계(3c), 음이온 인입 단계(3a) 및 양이온 에칭 단계(3b)를 차례로 반복하여 웨이퍼(W)의 대상막(60)에 소정의 에칭 처리를 실시한다.
본 실시예에 따르면, 바이어스 RF의 듀티비는 예를 들면 0.7 ~ 0.8, 바람직하게는 0.75로 설정되고, 소스 RF의 듀티비는 예를 들면 0.5 ~ 0.6, 바람직하게는 0.5로 설정된다. 바이어스 RF의 듀티비를 소스 RF의 듀티비보다 크게 함으로써, 음이온을 인입하여 홀 저부의 플러스 차지를 중화한 후 양이온 에칭 단계에서의 에칭 시간을 충분히 확보할 수 있고, 이에 따라 전체적으로 에칭 효율을 높일 수 있다. 이 경우, 소스 RF 및 바이어스 RF에서의 펄스파의 주파수는 동일하며, 예를 들면 1 kHz ~ 20 kHz로 컨트롤된다.
본 실시예에서, 양이온 에칭 단계(3b)는 펄스파의 1 / 2 주기 상에 걸쳐 계속되는 것이 바람직하다. 이에 따라, 양이온 에칭 단계의 기간을 충분히 확보하여 전체의 에칭 효율을 높일 수 있다.
본 실시예에서, 음이온 생성 단계(3c)는 펄스파의 1 / 4 주기 이상에 걸쳐 계속되는 것이 바람직하다. 이에 따라, 음이온을 확실히 생성시키고, 그 후의 음이온 인입 단계(3a)에서 음이온을 효율적으로 웨이퍼(W)의 대상막으로 인입할 수 있다.
본 실시예에서, 처리실(15) 내의 전자 온도가 충분히 내려가고 음이온이 충분히 생성될 때까지의 시간은, 예를 들면 10 ~ 30 μsec 사이이다. 따라서, 음이온 생성 단계(3c)로서 10 ~ 30 μsec 사이를 확보하는 것이 바람직하다. 즉, 소스 RF 및 바이어스 RF가 모두 OFF되어 양이온 에칭 단계(3b)가 종료된 후, 10 ~ 30 μsec 사이의 음이온 생성 단계(3c)를 확보하고, 그 후, 바이어스 RF를 ON로 하고 음이온 인입 단계(3a)로 이행하는 것이 바람직하다. 이에 따라, 음이온의 생성 시간을 충분히 확보할 수 있고, 그 후의 음이온 인입 단계(3a)에서 음이온을 효율적으로 웨이퍼(W)의 대상막(60)의 홀(61) 내로 인입하여, 체류하는 양이온(62)을 중화할 수 있다.
이 경우, 바이어스 RF의 주파수는 플라즈마를 생성하지 않는 주파수, 예를 들면 4 MHz 이하인 것이 바람직하다. 이에 따라, 음이온을 바이어스 주파수의 변동에 추종시킬 수 있고, 이로써 음이온의 인입 효율을 향상시킬 수 있다. 또한 음이온 생성 단계(3c)는 처리실 내의 플라즈마가 얇아져 전자 온도가 저하되고, 셀프 바이어스 전압이 마이너스 영역으로부터 ±0의 라인 근방까지 이행하는 정도까지, 양이온의 양이 감소하는데 필요한 시간으로 생각할 수 있다.
본 실시예에서, 기판 처리 장치로서 하부 RF2 주파의 장치를 이용했지만, 본 발명은 하부 RF2 주파의 장치에 한정되지 않고 상하 RF2 주파의 장치에서도 실행할 수 있다.
이상, 본 발명에 대하여 실시예를 이용하여 설명했지만, 본 발명은 상기 실시예에 한정되는 것은 아니다.
또한 상술한 실시예에서, 플라즈마 처리가 실시되는 기판은 반도체 디바이스용의 웨이퍼에 한정되지 않고, LCD(Liquid Crystal Display)를 포함한 FPD(Flat Panel Display) 등에 이용하는 각종 기판 또는, 포토마스크, CD 기판, 프린트 기판 등이어도 좋다.
또한 본 발명의 목적은, 상술한 각 실시예의 기능을 실현하는 소프트웨어의 프로그램 코드를 기억한 기억 매체를 시스템 혹은 장치로 공급하고, 그 시스템 혹은 장치의 컴퓨터(또는 CPU나 MPU 등)가 기억 매체에 저장된 프로그램 코드를 독출 실행함으로써도 달성된다.
이 경우, 기억 매체로부터 독출된 프로그램 코드 자체가 상술한 실시예의 기능을 실현시키게 되고, 그 프로그램 코드 및 이 프로그램 코드를 기억한 기억 매체는 본 발명을 구성하게 된다.
또한, 프로그램 코드를 공급하기 위한 기억 매체로서는, 예를 들면 플로피(등록상표) 디스크, 하드 디스크, 광자기 디스크, CD-ROM, CD-R, CD-RW, DVD-ROM, DVD-RAM, DVD-RW, DVD＋RW 등의 광디스크, 자기 테이프, 불휘발성의 메모리 카드, ROM 등을 이용할 수 있다. 또는, 프로그램 코드를 네트워크를 개재하여 다운로드해도 좋다.
또한, 컴퓨터가 독출한 프로그램 코드를 실행함으로써, 상술한 실시예의 기능이 실현될 뿐만 아니라, 그 프로그램 코드의 지시에 기초하여 컴퓨터 상에서 가동하고 있는 OS(오퍼레이팅 시스템) 등이 실제 처리의 일부 또는 전부를 행하고, 그 처리에 의해 상술한 각 실시예의 기능이 실현되는 경우도 포함된다.
또한, 기억 매체로부터 독출된 프로그램 코드가 컴퓨터에 삽입된 기능 확장 보드 또는 컴퓨터에 접속된 기능 확장 유닛에 구비되는 메모리에 입력된 후, 그 프로그램 코드의 지시에 기초하여 그 확장 기능을 확장 보드나 확장 유닛에 구비되는 CPU 등이 실제 처리의 일부 또는 전부를 행하고, 그 처리에 의해 상술한 각 실시예의 기능이 실현되는 경우도 포함된다.
10 : 기판 처리 장치
11 : 처리실
12 : 서셉터
30 : 샤워 헤드
60 : 대상막
61 : 홀
62 : 양이온
63 : 양이온
64 : 음이온

Claims (6)

  1. 내부에 플라즈마가 생기는 처리실과, 상기 처리실 내에 배치되고 기판을 재치하는 재치대와, 상기 재치대에 대향 배치된 전극을 구비하는 기판 처리 장치의, 상기 처리실 내에 플라즈마 생성용의 고주파 전력을 인가하고, 상기 재치대에 상기 플라즈마 생성용의 고주파 전력보다 주파수가 낮은 바이어스용의 고주파 전력을 인가하여 상기 기판에 플라즈마 에칭 처리를 실시하는 기판 처리 방법으로서,
    상기 플라즈마 생성용의 고주파 전력 및 상기 바이어스용의 고주파 전력을 각각 펄스파로서 인가하고,
    상기 플라즈마 생성용의 고주파 전력 및 상기 바이어스용의 고주파 전력을 모두 인가하여 상기 플라즈마 중의 양이온에 의해 상기 기판에 에칭 처리를 실시하는 양이온 에칭 단계와,
    상기 플라즈마 생성용의 고주파 전력 및 상기 바이어스용의 고주파 전력의 인가를 모두 정지하고 상기 처리실 내에서 음이온을 발생시키는 음이온 생성 단계와,
    상기 플라즈마 생성용의 고주파 전력의 인가를 정지하고, 상기 바이어스용의 고주파 전력을 인가하여 상기 음이온을 상기 기판으로 인입하는 음이온 인입 단계를 가지고,
    상기 바이어스용의 고주파 전력의 듀티비를 상기 플라즈마 생성용의 고주파 전력의 듀티비보다 크게 하는 것을 특징으로 하는 기판 처리 방법.
  2. 제 1 항에 있어서,
    상기 바이어스용의 고주파 전력의 듀티비는 0.7 ~ 0.8, 상기 플라즈마 생성용의 고주파 전력의 듀티비는 0.5 ~ 0.6인 것을 특징으로 하는 기판 처리 방법.
  3. 제 1 항에 있어서,
    상기 양이온 에칭 단계를 상기 펄스파의 1 / 2 주기 이상에 걸쳐 계속하는 것을 특징으로 하는 기판 처리 방법.
  4. 제 1 항에 있어서,
    상기 음이온 생성 단계를 상기 펄스파의 1 / 4 주기 이상에 걸쳐 계속하는 것을 특징으로 하는 기판 처리 방법.
  5. 제 1 항에 있어서,
    상기 음이온 생성 단계를 10 ~ 30 μsec 사이에 걸쳐 계속하는 것을 특징으로 하는 기판 처리 방법.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 양이온 에칭 단계, 상기 음이온 생성 단계 및 상기 음이온 인입 단계를 차례로 반복하는 것을 특징으로 하는 기판 처리 방법.
KR1020110060614A 2010-06-23 2011-06-22 기판 처리 방법 Active KR101807558B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010142740A JP5558224B2 (ja) 2010-06-23 2010-06-23 基板処理方法
JPJP-P-2010-142740 2010-06-23

Publications (2)

Publication Number Publication Date
KR20110139660A true KR20110139660A (ko) 2011-12-29
KR101807558B1 KR101807558B1 (ko) 2017-12-11

Family

ID=45352947

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110060614A Active KR101807558B1 (ko) 2010-06-23 2011-06-22 기판 처리 방법

Country Status (5)

Country Link
US (1) US8685267B2 (ko)
JP (1) JP5558224B2 (ko)
KR (1) KR101807558B1 (ko)
CN (1) CN102299068B (ko)
TW (1) TWI515789B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180018409A (ko) * 2016-08-12 2018-02-21 도쿄엘렉트론가부시키가이샤 기판 처리 방법 및 기판 처리 장치

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11978611B2 (en) 2009-05-01 2024-05-07 Advanced Energy Industries, Inc. Apparatus with switches to produce a waveform
US9105447B2 (en) * 2012-08-28 2015-08-11 Advanced Energy Industries, Inc. Wide dynamic range ion energy bias control; fast ion energy switching; ion energy control and a pulsed bias supply; and a virtual front panel
US9269587B2 (en) 2013-09-06 2016-02-23 Applied Materials, Inc. Methods for etching materials using synchronized RF pulses
JP6162016B2 (ja) 2013-10-09 2017-07-12 東京エレクトロン株式会社 プラズマ処理装置
JP6374647B2 (ja) 2013-11-05 2018-08-15 東京エレクトロン株式会社 プラズマ処理装置
JP6312405B2 (ja) 2013-11-05 2018-04-18 東京エレクトロン株式会社 プラズマ処理装置
JP6180890B2 (ja) * 2013-11-08 2017-08-16 株式会社日立ハイテクノロジーズ プラズマ処理方法
GB201406135D0 (en) 2014-04-04 2014-05-21 Spts Technologies Ltd Method of etching
KR102222902B1 (ko) 2014-05-12 2021-03-05 삼성전자주식회사 플라즈마 장비 및 이를 이용한 반도체 소자의 제조 방법
US10115567B2 (en) 2014-09-17 2018-10-30 Tokyo Electron Limited Plasma processing apparatus
JP6512962B2 (ja) 2014-09-17 2019-05-15 東京エレクトロン株式会社 プラズマ処理装置
KR101700391B1 (ko) * 2014-11-04 2017-02-13 삼성전자주식회사 펄스 플라즈마의 고속 광학적 진단 시스템
JP6449674B2 (ja) 2015-02-23 2019-01-09 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
JP6643212B2 (ja) * 2016-09-16 2020-02-12 株式会社日立ハイテクノロジーズ プラズマ処理装置及びプラズマ処理方法
JP6770868B2 (ja) * 2016-10-26 2020-10-21 東京エレクトロン株式会社 プラズマ処理装置のインピーダンス整合のための方法
US10510575B2 (en) 2017-09-20 2019-12-17 Applied Materials, Inc. Substrate support with multiple embedded electrodes
US10555412B2 (en) 2018-05-10 2020-02-04 Applied Materials, Inc. Method of controlling ion energy distribution using a pulse generator with a current-return output stage
US11114306B2 (en) 2018-09-17 2021-09-07 Applied Materials, Inc. Methods for depositing dielectric material
CN111146086B (zh) * 2018-11-05 2024-05-03 东京毅力科创株式会社 蚀刻方法和等离子体处理装置
JP7481823B2 (ja) * 2018-11-05 2024-05-13 東京エレクトロン株式会社 エッチング方法及びプラズマ処理装置
US11476145B2 (en) 2018-11-20 2022-10-18 Applied Materials, Inc. Automatic ESC bias compensation when using pulsed DC bias
CN118315254A (zh) 2019-01-22 2024-07-09 应用材料公司 用于控制脉冲电压波形的反馈回路
US11508554B2 (en) 2019-01-24 2022-11-22 Applied Materials, Inc. High voltage filter assembly
US11545341B2 (en) 2019-10-02 2023-01-03 Samsung Electronics Co., Ltd. Plasma etching method and semiconductor device fabrication method including the same
US20210210355A1 (en) * 2020-01-08 2021-07-08 Tokyo Electron Limited Methods of Plasma Processing Using a Pulsed Electron Beam
JP7504686B2 (ja) 2020-07-15 2024-06-24 東京エレクトロン株式会社 プラズマ処理装置及びプラズマ処理方法
US11462388B2 (en) 2020-07-31 2022-10-04 Applied Materials, Inc. Plasma processing assembly using pulsed-voltage and radio-frequency power
US11901157B2 (en) 2020-11-16 2024-02-13 Applied Materials, Inc. Apparatus and methods for controlling ion energy distribution
US11798790B2 (en) 2020-11-16 2023-10-24 Applied Materials, Inc. Apparatus and methods for controlling ion energy distribution
US11495470B1 (en) 2021-04-16 2022-11-08 Applied Materials, Inc. Method of enhancing etching selectivity using a pulsed plasma
US11791138B2 (en) 2021-05-12 2023-10-17 Applied Materials, Inc. Automatic electrostatic chuck bias compensation during plasma processing
US11948780B2 (en) 2021-05-12 2024-04-02 Applied Materials, Inc. Automatic electrostatic chuck bias compensation during plasma processing
US11967483B2 (en) 2021-06-02 2024-04-23 Applied Materials, Inc. Plasma excitation with ion energy control
US20220399193A1 (en) 2021-06-09 2022-12-15 Applied Materials, Inc. Plasma uniformity control in pulsed dc plasma chamber
US11984306B2 (en) 2021-06-09 2024-05-14 Applied Materials, Inc. Plasma chamber and chamber component cleaning methods
US11810760B2 (en) 2021-06-16 2023-11-07 Applied Materials, Inc. Apparatus and method of ion current compensation
US11569066B2 (en) 2021-06-23 2023-01-31 Applied Materials, Inc. Pulsed voltage source for plasma processing applications
US11776788B2 (en) 2021-06-28 2023-10-03 Applied Materials, Inc. Pulsed voltage boost for substrate processing
US11476090B1 (en) 2021-08-24 2022-10-18 Applied Materials, Inc. Voltage pulse time-domain multiplexing
US12106938B2 (en) 2021-09-14 2024-10-01 Applied Materials, Inc. Distortion current mitigation in a radio frequency plasma processing chamber
US11694876B2 (en) 2021-12-08 2023-07-04 Applied Materials, Inc. Apparatus and method for delivering a plurality of waveform signals during plasma processing
US20230343554A1 (en) * 2022-04-20 2023-10-26 Tokyo Electron Limited Methods To Provide Anisotropic Etching Of Metal Hard Masks Using A Radio Frequency Modulated Pulsed Plasma Scheme
US11972924B2 (en) 2022-06-08 2024-04-30 Applied Materials, Inc. Pulsed voltage source for plasma processing applications
US12272524B2 (en) 2022-09-19 2025-04-08 Applied Materials, Inc. Wideband variable impedance load for high volume manufacturing qualification and on-site diagnostics
US12111341B2 (en) 2022-10-05 2024-10-08 Applied Materials, Inc. In-situ electric field detection method and apparatus

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1079372A (ja) * 1996-09-03 1998-03-24 Matsushita Electric Ind Co Ltd プラズマ処理方法及びプラズマ処理装置
JP2000058292A (ja) * 1998-08-04 2000-02-25 Matsushita Electron Corp プラズマ処理装置及びプラズマ処理方法
KR100317915B1 (ko) * 1999-03-22 2001-12-22 윤종용 플라즈마 식각 장치
JP2001313284A (ja) * 2000-02-21 2001-11-09 Hitachi Ltd プラズマ処理方法および装置
JP2001358129A (ja) * 2000-06-16 2001-12-26 Matsushita Electric Ind Co Ltd プラズマ処理方法及びプラズマ処理装置
US7435926B2 (en) * 2004-03-31 2008-10-14 Lam Research Corporation Methods and array for creating a mathematical model of a plasma processing system
US20080119055A1 (en) 2006-11-21 2008-05-22 Lam Research Corporation Reducing twisting in ultra-high aspect ratio dielectric etch
JP5514413B2 (ja) * 2007-08-17 2014-06-04 東京エレクトロン株式会社 プラズマエッチング方法
KR101510775B1 (ko) * 2008-11-24 2015-04-10 삼성전자주식회사 동기식 펄스 플라즈마 에칭 장비
US8382999B2 (en) * 2009-03-26 2013-02-26 Applied Materials, Inc. Pulsed plasma high aspect ratio dielectric process
KR101286242B1 (ko) * 2009-12-14 2013-07-15 삼성전자주식회사 반도체 소자 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180018409A (ko) * 2016-08-12 2018-02-21 도쿄엘렉트론가부시키가이샤 기판 처리 방법 및 기판 처리 장치

Also Published As

Publication number Publication date
JP2012009544A (ja) 2012-01-12
KR101807558B1 (ko) 2017-12-11
US8685267B2 (en) 2014-04-01
CN102299068B (zh) 2014-07-23
US20110318933A1 (en) 2011-12-29
TWI515789B (zh) 2016-01-01
CN102299068A (zh) 2011-12-28
TW201216356A (en) 2012-04-16
JP5558224B2 (ja) 2014-07-23

Similar Documents

Publication Publication Date Title
KR20110139660A (ko) 기판 처리 방법
US10032611B2 (en) Connection control method
JP6449674B2 (ja) プラズマ処理方法及びプラズマ処理装置
JP6498022B2 (ja) エッチング処理方法
KR102361782B1 (ko) 에칭 방법
TW201946153A (zh) 電漿處理方法及電漿處理裝置
JP2016122774A (ja) エッチング処理方法及びエッチング処理装置
US10043637B2 (en) Plasma processing apparatus and particle adhesion preventing method
KR102663567B1 (ko) 플라즈마 에칭 방법
TWI721156B (zh) 電漿處理裝置
JP7045883B2 (ja) プラズマ処理方法及びプラズマ処理装置
CN118156181A (zh) 等离子体处理装置和等离子体蚀刻装置
JP2021034725A (ja) 基板処理方法、圧力制御装置及び基板処理システム
JP7101096B2 (ja) プラズマ処理方法及びプラズマ処理装置
JP7632967B2 (ja) プラズマ処理装置及びプラズマ処理方法
JP2022102856A (ja) プラズマ処理装置及びプラズマ処理方法
KR20160084802A (ko) 플라즈마 처리 방법
JP2016105490A (ja) 基板処理装置及びその制御方法
KR20220000909A (ko) 플라즈마 처리 장치
JP2022117670A (ja) プラズマ処理装置及びプラズマ処理方法
JP2022114412A (ja) 基板処理方法、部品処理方法及び基板処理装置

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20110622

PG1501 Laying open of application
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20160415

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20110622

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20170317

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20170907

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20171205

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20171206

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20201119

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20211118

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20221121

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20231120

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20241121

Start annual number: 8

End annual number: 8