[go: up one dir, main page]

KR20110135237A - 반도체 발광소자 및 그 제조방법 - Google Patents

반도체 발광소자 및 그 제조방법 Download PDF

Info

Publication number
KR20110135237A
KR20110135237A KR1020100055034A KR20100055034A KR20110135237A KR 20110135237 A KR20110135237 A KR 20110135237A KR 1020100055034 A KR1020100055034 A KR 1020100055034A KR 20100055034 A KR20100055034 A KR 20100055034A KR 20110135237 A KR20110135237 A KR 20110135237A
Authority
KR
South Korea
Prior art keywords
layer
nitride semiconductor
semiconductor layer
light emitting
amorphous
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
KR1020100055034A
Other languages
English (en)
Inventor
강호재
정다운
김종빈
황형선
박청훈
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020100055034A priority Critical patent/KR20110135237A/ko
Priority to CN2010105995728A priority patent/CN102280544A/zh
Priority to US12/977,502 priority patent/US20110303931A1/en
Publication of KR20110135237A publication Critical patent/KR20110135237A/ko
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/815—Bodies having stress relaxation structures, e.g. buffer layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/817—Bodies characterised by the crystal structures or orientations, e.g. polycrystalline, amorphous or porous
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/822—Materials of the light-emitting regions
    • H10H20/824—Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP
    • H10H20/825—Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP containing nitrogen, e.g. GaN

Landscapes

  • Led Devices (AREA)

Abstract

본 발명은 반도체 발광소자 및 그 제조방법에 관한 것으로, 개시된 구성은 기판 상에 결정성을 가지는 질화물 반도체층을 형성하는 단계; 상기 질화물 반도체층 상에 비정질 상의 비정질층과 결정성을 가지는 질화물 반도체층을 형성하는 단계; 상기 결정성을 가지는 질화물 반도체층 상에 n형 질화물 반도체층을 형성하는 단계; 상기 n형 질화물 반도체층 상에 활성층을 형성하는 단계; 및 상기 활성층 상에 p형 질화물 반도체층을 형성하는 단계;를 포함하여 구성된다.

Description

반도체 발광소자 및 그 제조방법{SEMICONDUCTOR LIGHT EMITTING DIODE AND METHOD FOR FABRICATING THE SAME}
본 발명은 발광소자에 관한 것으로, 보다 상세하게는 반도체 발광소자(light emitting diode; LED)의 에피층(epitaxial layer)의 막질을 개선한 반도체 발광소자 및 그 제조방법에 관한 것이다.
일반적으로, 발광다이오드(Light Emitting Diode; LED)는 전자와 홀의 재결합이라는 화합물 반도체의 특성을 이용해 전기 신호를 적외선, 가시광선 또는 빛의 형태로 변환시켜 신호를 보내고 받는데 사용되는 반도체 소자이다.
통상적으로, 이러한 발광다이오드는 가전제품, 리모콘, 전광판, 표시기, 각종 자동화기기, 광통신 등에 사용되며, 크게 IRED(Infrared Emitting Diode)와 VLED(Visible Light Emitting Diode)로 나뉘어진다.
발광다이오드에 있어서, 발광되는 광의주파수(혹은 파장)는 반도체소자에 사용되는 재료의 밴드 갭 함수로서, 작은 밴드 갭을 갖는 반도체 재료를 사용하는 경우 낮은 에너지와 긴 파장의 광자가 발생되고, 넓은 밴드 갭을 갖는 반도체 재료를 사용하는 경우 짧은 파장의 광자가 발생된다. 따라서, 발광하고자 하는 빛의 종류에 따라 소자의 반도체 재료가 선택된다.
예를 들어, 적색 발광다이오드의 경우 AlGaInP 물질을 사용하고, 청색 발광다이오드의 경우 실리콘 카바이드(SiC)와 Ⅲ족 질화물계 반도체, 특히 갈륨 나이트라이드(GaN)를 사용한다.
그 중에서, 갈륨계 발광 다이오드는 GaN의 벌크 단결정체를 형성할 수 없기 때문에, GaN 결정의 성장에 적합한 기판을 사용하여야 하며, 대표적으로 사파이어(sapphire)가 사용되고 있다.
이러한 사파이어기판을 사용하는 종래기술에 따른 반도체 발광소자 및 그 제조방법에 대해 설명하면 다음과 같다.
도 1은 종래기술에 따른 반도체 발광소자의 구조를 나타내는 단면도이다.
도 2는 종래기술에 따른 반도체 발광소자의 에피층(epitaxial layer)에 발생하는 결정결함에 대해 개략적으로 나타낸 단면도이다.
종래기술에 따른 반도체 발광소자(10)는, 도 1에 도시된 바와 같이, 사파이어기판(11)과, 상기 사파이어기판(11) 상에 순차적으로 형성된 버퍼층(13)과, 도핑되지 않은(un-doped) 반도체로 구성된 에피층(15)과, n형 질화물 반도체층(17), 다중양자 우물형 구조(Multi Quantum Well)인 활성층(19) 및 p형 질화물 반도체층 (21)을 포함하여 구성된다.
또한, 상기 p형 질화물 반도체층(21) 상부에는 투명전극(23)과 p형 전극(25)이 적층되어 있다. 그리고, 상기 n형 질화물 반도체층(21)의 노출된 상부에는 n형 전극(27)이 형성되어 있다.
이러한 구성으로 이루어진 종래기술에 따른 반도체 발광소자(10)는 상기 n형 및 p형 전극(25, 27)을 통해 전압을 인가하면 n형 질화물 반도체층(17) 및 p형 질화물 반도체층(21)으로부터 전자 및 정공이 상기 발광층(19)으로 흘러 들어가 전자-정공의 재결합이 일어 나면서 발광을 하게 된다.
한편, 상기 구성으로 이루어진 종래기술에 따른 반도체 발광소자의 제조방법은, 먼저 사파이어기판(11) 상에 이종 물질인 반도체(GaN)를 성장시키기 위해 초기에 저온 버퍼층(buffer layer)를 성장시킨 후 온도를 상승시켜 버퍼층(13)을 결정화시킨다.
그 다음, 상기 버퍼층(13) 상에 도핑되지 않은 GaN으로 이루어진 반도체로 구성된 에피층(15)과 n형 GaN으로 이루어진 n형 질화물 반도체층(17)을 성장시킨다.
이어서, 상기 n형 질화물 반도체층(17) 상에 n형 질화물 반도체층(17)의 성장 온도보다 낮은 온도에서 다중양자 우물형 구조(MQW; Multiple Quatum Well)인 활성영역(19)을 성장시킨다.
그 다음, 다시 온도를 상승시켜 상기 활성층(19) 상에 p형 GaN으로 이루어진 p형 질화물 반도체층(21)을 형성한다.
이어서, 상기 p형 질화물 반도체층(21) 상에 투명 도전물질을 E-빔(beam) 증착법 또는 스퍼터링방법으로 증착하여 투명전극(23)을 형성한다.
그 다음, 상기 투명전극(23), p형 질화물 반도체층(21), 활성층(19) 및 n형 질화물 반도체층(17)의 일부를 메사 식각하여, 상기 n형 질화물 반도체층(17)의 일부 영역이 노출되도록 한다.
이어서, 상기 투명전극(23) 및 상기 메사 식각에 의해 드러난 n형 질화물 반도체층(17) 상에 각각 p형 전극(25) 및 n형 전극(27)을 형성함으로써, 반도체 발광소자(10)를 제작하게 된다.
그러나, 상기와 같은 공정 순으로 제조되는 종래기술에 따른 반도체 발광소자 및 제조방법에 의하면 다음과 같은 문제점이 있다.
종래기술에 따른 반도체 발광소자 및 제조방법에서의 GaN은 사파이어와 동일하게 육방밀집 구조의 결정성을 가지는 물질이지만, 물질의 차이에 의해 사파이어와는 격자 상수의 차이가 있으며, 이에 의해 사파이어 기판 위에 에피층을 형성하기 위해 GaN를 성장시키는 경우에는, 저온의 버퍼층을 형성한 후에 결정화된 GaN를 성장시키게 된다.
하지만, 이러한 방법에 의해 GaN를 성장시키더라도, 도 2에서와 같이, 다수의 결정결함(D)이 존재하게 되며, 이러한 결정결함(D)은 활성층까지 이어져 발광효율을 감소시키는 한 요인이 된다. 특히, 사파이어 기판에 GaN의 성장시, 초기에 저온 버퍼층을 이용하여 성장시키는 경우에도, 격자 부정합에 의해 다수의 결정 결함이 발생하게 되며, 이는 연속적으로 n형 GaN층과 활성층까지 이어지게 된다.
또한, 종래기술에 따른 반도체 발광소자 및 제조방법은 발광소자의 GaN 에피층 성장시에 n형 GaN층 성정 후에는 고온에 의해 오목한(concave) 휨(bowing) 형태가 나타나게 되며, 이러한 상태에서 활성층의 성장이 이루어져 발광 균일성 (uniformity)가 저하되는 문제점과 파장 수율이 저하되는 문제점 등이 발생하게 된다.
이에 본 발명은 상기 종래기술의 제반 문제점을 해결하기 위하여 안출한 것으로서, 본 발명의 목적은 발광소자의 에피층 성장시에 발생하는 성장결함을 차단하여 막질을 향상시키고, 웨이퍼의 휨(bowing)을 억제하여 발광소자의 파장 균일도를 개선하고, 발광소자 칩의 수율을 향상시킬 수 있는 반도체 발광소자 및 그 제조방법을 제공함에 있다.
또한, 본 발명의 다른 목적은 높은 발광효율을 가지는 고전압 발광소자는 물론, 대면적 기판을 사용하여 수율을 향상시킬 수 있는 발광소자를 제조할 수 있는 반도체 발광소자 및 그 제조방법을 제공함에 있다.
상기 목적을 달성하기 위한 본 발명에 따른 반도체 발광소자는, 기판; 상기 기판 상에 형성되고, 복수 개의 결정질 상의 반도체층과, 이 복수 개의 결정질 상의 반도체층 사이에 개재된 비정질 상의 비정질층으로 이루어진 에피층; 상기 에피층 상에 형성된 n형 질화물 반도체층; 상기 n형 질화물 반도체층 상에 형성된 활성층; 상기 활성층 상에 형성된 p형 질화물 반도체층; 및 상기 p형 질화물 반도체층 및 n형 질화물 반도체층 상에 각각 형성된 p형 전극 및 n형 전극;을 포함하여 구성되는 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명에 따른 반도체 발광소자 제조방법은, 기판 상에 결정성을 가지는 질화물 반도체층을 형성하는 단계; 상기 질화물 반도체층 상에 비정질 상의 비정질층과 결정성을 가지는 질화물 반도체층을 형성하는 단계; 상기 결정성을 가지는 질화물 반도체층 상에 n형 질화물 반도체층을 형성하는 단계; 상기 n형 질화물 반도체층 상에 활성층을 형성하는 단계; 및 상기 활성층 상에 p형 질화물 반도체층을 형성하는 단계;를 포함하여 구성되는 것을 특징으로 한다.
본 발명에 따른 반도체 발광소자 및 그 제조방법에 의하면 다음과 같은 효과가 있다.
본 발명에 따른 반도체 발광소자 및 그 제조방법은 도핑되지 않은 GaN 계열로 이루어진 에피층(epi layer)의 성장 중간 시점에 비정질 상의 비정질층을 성장시켜 줌으로써, GaN의 성장 결함들은 연속적으로 유사한 조건에서 성장시에 계속해서 이어지게 되지만, 중간에 성장 조건이 상이한 비정질층을 삽입하는 경우에는 활성에너지(active energy)가 높은 결함 부위를 중심으로 다시 성장이 이루어져, 성장결함을 차단해 주는 효과가 있다.
또한, 본 발명에 따른 발광소자 및 그 제조방법은, 비정질 상을 형성시키기 위한 조건이 일반적인 GaN 성장 조건과 상이한 경우가 많은데 (즉, 대체로 온도가 저온인 경우), 이에 따라 GaN 성장 중간에 웨이퍼의 휨을 반대 방향으로 완화해 주는 비정질층의 구간이 들어가게 됨으로써, 활성층의 성장시에 일반적인 GaN의 성장 조건에 비해 웨이퍼 휨이 작은 상태가 되어 발광 파장 균일도가 향상되고, 발광소자의 수율이 개선된다.
따라서, 본 발명에 따른 발광소자 및 그 제조방법은, 발광소자의 에피층을 구성하는 도핑되지 않은(un-doped) GaN 계열의 질화물 반도체의 성장 중간에 비정질 상의 비정질층을 개재해 줌으로써, 성장 결함의 감소에 의해 막질이 개선되고, 발광효율을 개선할 수 있다.
또한, 본 발명에 따른 발광소자 및 그 제조방법은, 발광소자의 에피층을 구성하는 도핑되지 않은(un-doped) GaN 계열의 질화물 반도체의 성장 중간에 비정질 상의 비정질층을 개재해 줌으로써, 웨이퍼의 휨을 감소시켜 후공정 시에 기판 깨짐을 방지하여 전체저인 공정 수율을 개선시킬 수 있다.
그리고, 본 발명에 따른 발광소자 및 그 제조방법은, 대면적 기판 사용시에 문제점으로 지적해 왔던 웨이퍼의 휨이 개선됨으로써 대면적 기판 사용이 가능하다.
도 1은 종래기술에 따른 반도체 발광소자의 구조를 나타내는 단면도이다.
도 2는 종래기술에 따른 반도체 발광소자의 에피층 성장시에 발생하는 결정결함에 대해 개략적으로 나타낸 단면도이다.
도 3은 본 발명에 따른 반도체 발광소자의 구조를 나타내는 단면도이다.
도 4a 내지 도 4f는 본 발명에 따른 반도체 발광소자의 제조방법을 설명하기 위한 공정별 단면도이다.
도 5는 본 발명에 따른 반도체 발광소자의 에피층 성장 중간에 비정질 상의 비정질층 삽입으로 인해 결정결함이 억제되는 것을 개략적으로 나타낸 단면도이다.
도 6은 본 발명에 따른 반도체 발광소자와 종래기술에 따른 반도체 발광소자의 전기적 특성을 비교한 그래프이다.
이하, 본 발명의 바람직한 실시 예에 따른 반도체 발광소자에 대해 첨부된 도면을 참조하여 상세히 설명한다.
도 3은 본 발명에 따른 반도체 발광소자의 구조를 나타내는 단면도이다.
본 발명에 따른 반도체 발광소자(100)는, 도 3에 도시된 바와 같이, 사파이어기판(101)과; 상기 사파이어기판(101) 상에 순차적으로 형성된 버퍼층(103)과; 도핑되지 않은 GaN 계열의 결정질 상의 반도체층(105a)과, 상기 반도체층(105a) 상에 비정질 상의 비정질층(105b)과 도핑되지 않은 GaN 계열의 결정질 상의 반도체층 (105c)으로 이루어진 적층 구조이 적어도 1개 이상으로 구성된 에피층(105)과; n형 질화물 반도체층(107), 다중양자 우물형 구조(Multi Quantum Well)인 활성층(109) 및 p형 질화물 반도체층(111)을 포함하여 구성된다.
여기서, 상기 p형 질화물 반도체층(111)과 활성층(109)은 메사 식각공정에 의해 그 일부 영역이 제거되는데, 상기 n형 질화물 반도체층(107)의 일부 상면을 노출한 구조를 갖는다.
여기서, 상기 버퍼층(103)은 상기 사파이어 기판(101)과 n형 질화물 반도체층(107) 간의 격자 정합을 향상시키기 위해 사파이어 기판(101) 상에 성장된다. 이때, 상기 버퍼층(103)은 GaN, AlN 및 InGaN 등을 약 500∼600 ℃의 온도에서 수십∼수백 Å의 두께로 성장된다.
또한, 상기 에피층(epi layer)(105)은 상기 도핑되지 않은 GaN 계열의 결정질 상의 반도체층(105a)과 함께, 그 위에 적어도 1개 이상 적층된 비정질 상의 비정질층(105b)과 도핑되지 않은 GaN 계열의 결정질 상의 반도체층(105c)으로 이루어진 적층 구조로 구성된다. 즉, 상기 에피층(105)의 결정질 상의 반도체층(105a, 105c) 사이에는 비정질 상의 비정질층(105b)이 개재되어 있다. 이때, 상기 결정질 상의 반도체층(105a, 105c)은, 유기금속화학기상증착(Metal Organic Chemical Vapor Deposition: MOCVD) 설비를 이용한 에피택셜(epitaxial) 성장법 등으로 형성될 수 있다. 이때, 상기 결정질 상의 반도체층(105a)은 약 1,000∼1,200 ℃의 온도에서 일정 두께로 성장시키고, 상기 비정질 상의 비정질층(105b)은 약 400∼700 ℃ 온도에서 약 10∼100 nm 정도의 두께로 증착한다. 또한, 상기 비정질 상의 물질로는 InxAlyGa(1-x-y)N(여기서, 1-x-y〉0 임)을 갖는 반도체 물질일 수 있다.
이때, 상기 결정질 상의 반도체층(105a, 105c)의 성장 중간 시점에 비정질 상의 비정질층(105b)을 성장시켜 줌으로써, 기존의 GaN의 성장 결함들은 연속적으로 유사한 조건에서 성장시에 계속해서 이어지게 되지만, 상기 결정질 상의 반도체층(105a, 105c) 성장 중간에 성장 조건이 상이한 비정질층(105b)을 삽입하는 경우에는, 도 5에서와 같이, 활성에너지(active energy)가 높은 결함 부위를 중심으로 다시 성장이 형성되어, 성장결함을 차단해 주는 효과가 있다. 또한, 비정질 상의 비정질층을 형성시키기 위한 조건은 일반적인 GaN층 성장 조건과 상이한 경우가 많은데 (즉, 대체로 온도가 저온인 경우), 이에 따라 결정질 상의 반도체층(105a, 105c)의 성장 중간에 웨이퍼의 휨(bowing)을 반대 방향으로 완화해 주는 비정질층 (105b)의 구간이 들어가게 됨으로써, 활성층(109)의 성장시에 일반적인 GaN으로 이루어진 질화물 반도체층의 성장 조건에 비해 웨이퍼 휨이 작은 상태가 되어 발광 파장 균일도가 향상되고, 발광소자(100)의 수율이 개선된다.
그리고, 상기 n형 및 p형 질화물 반도체층(107, 111)과 활성층(109)은, AlxInyGa(1-x-y)N 조성식(여기서, 0≤x≤1, 0≤y≤1, 0≤x+y≤1임)을 갖는 반도체 물질일 수 있다. 보다 구체적으로, 상기 n형 질화물 반도체층(107)은 n형 도전형 불순물이 도핑된 GaN층 또는 Ga/AlGaN층으로 이루어질 수 있고, 상기 활성층(109)은 다중양자 우물형(Multi Quantum Well) 구조의 언도프트(un-doped) InGaN층으로 이루어질 수 있으며, 상기 p형 질화물 반도체층(111)은 p형 도전형 불순물이 도핑된 GaN층 또는 GaN/AlGaN층으로 이루어질 수 있다.
일반적인 구성에 따라, 반도체 결정층인 상기 n형 및 p형 질화물 반도체층 (107, 111) 및 상기 활성층(109)은, 유기금속화학기상증착(Metal Organic Chemical Vapor Deposition: MOCVD) 설비를 이용한 에피택셜(epitaxial) 성장법 등으로 형성될 수 있다. 이때, 상기 n형 질화물 반도체층(107)은 약 900∼1,100 ℃의 온도에서 수 μm의 두께로 성장되고, 상기 활성층(109)은 약 700∼900 ℃의 온도에서 약 1,000 Å 정도의 두께로 성장된다. 또한, 상기 p형 질화물 반도체층(111)은 상기 활성층(109)에 손상을 주지 않기 위해 보통 수천 Å의 두께로 성장된다.
그리고, 상기 메사 식각 공정에 의해 식각되지 않은 p형 질화물 반도체층 (111) 상에는 투명전극(113) 및 p형 전극(115)이 형성되어 있고, 상기 식각 공정을 통해 노출된 n형 질화물 반도체층(107) 상에는 n형 전극(117)이 형성되어 있다.
이러한 구성으로 이루어진 반도체 발광소자(100)는 상기 n형 및 p형 전극 (115, 117)을 통해 전압을 인가하면 n형 질화물 반도체층(107) 및 p형 질화물 반도체층(111)으로부터 전자 및 정공이 상기 발광층(109)으로 흘러 들어가 전자-정공의 재결합이 일어 나면서 발광을 하게 된다.
한편, 상기 구성으로 이루어진 본 발명에 따른 반도체 발광소자의 제조방법에 대해 첨부된 도면을 참조하여 설명하면 다음과 같다.
도 4a 내지 도 4f는 본 발명에 따른 반도체 발광소자의 제조방법을 설명하기 위한 공정별 단면도이다.
도 5는 본 발명에 따른 반도체 발광소자의 에피층 성장 중간에 비정질 상의 비정질층의 삽입으로 인해 결정결함이 억제되는 것을 개략적으로 나타낸 단면도이다.
도 4a에 도시된 바와 같이, 먼저 사파이어기판(101)에 불순물을 제거하기 위해 수소(H2) 분위기에서 고온, 예를 들어 1,000∼1,200 ℃에서 고온 열처리 공정을 진행한다.
그 다음, 상기 사파이어기판(101) 상에 저온, 예를 들어 500∼600 ℃에서 버퍼층(buffer; 103)을 형성한다.
이어서, 온도를 약 900∼1,100 ℃로 상승시킨 상태에서 상기 버퍼층(103)을 결정화시킨다. 이때, 상기 버퍼층(103)은 상기 사파이어 기판(101)과 n형 질화물 반도체층(107) 간의 격자 정합을 향상시키기 위해 사파이어 기판(101) 상에 성장시킨다. 이러한 버퍼층(103)은 GaN, AlN 및 InGaN 등을 약 500∼600 ℃의 온도에서 수십∼수백 Å의 두께로 성장시킨다.
그 다음, 도 4b에 도시된 바와 같이, 상기 버퍼층(103)을 결정화시킨 후 에피층(epi layer)(105)을 수 μm의 두께로 성장시킨다. 이때, 상기 에피층(105)은 도핑되지 않은 GaN 계열의 결정질 상의 반도체층(105a)과 함께, 그 위에 적어도 1개 이상 적층된 비정질 상의 비정질층(105b)과 도핑되지 않은 GaN 계열의 결정질 상의 반도체층(105c)으로 이루어진 적층 구조로 구성된다. 즉, 상기 에피층(105)의 결정질 상의 반도체층(105a, 105c) 사이에는 비정질 상의 비정질층(105b)이 개재되어 있다.
이때, 상기 반도체 발광소자의 에피층(105) 제조공정에 대해 도 4b를 참조하여 구체적으로 설명하면 다음과 같다.
먼저, 도 4b에 도시된 바와 같이, 상기 버퍼층(103)을 결정화시킨 후 상기 버퍼층(103) 상에 도핑되지 않은 GaN 계열의 결정질 상의 반도체층(105a)을 성장시킨다. 이때, 상기 결정질 상의 반도체층(105a, 105c)은, 유기금속화학기상 증착 (Metal Organic Chemical Vapor Deposition: MOCVD) 설비를 이용한 에피택셜 (epitaxial) 성장법 등으로 형성될 수 있다. 이때, 상기 결정질 상의 반도체층 (105a)은 약 1,000∼1,200 ℃의 온도에서 일정 두께로 성장시킨다.
그 다음, 상기 결정질 상의 반도체층(105a) 상에 성장 조건이 상이한 비정질 상의 비정질층(105b)을 약 400∼700 ℃ 온도에서 약 10∼100 nm 정도의 두께로 증착한다. 또한, 상기 비정질 상의 물질로는 InxAlyGa(1-x-y)N(여기서, 1-x-y〉0 임)을 갖는 반도체 물질일 수 있다.
이어서, 상기 비정질 상의 비정질층(105b) 상에 도핑되지 않은 GaN 계열의 결정질 상의 반도체층(105c)을 성장시킨다. 이때, 상기 결정질 상의 반도체층 (105c)은, 유기금속화학기상 증착 (Metal Organic Chemical Vapor Deposition: MOCVD) 설비를 이용한 에피택셜 (epitaxial) 성장법 등으로 형성될 수 있다. 이때, 상기 결정질 상의 반도체층(105c)은 약 1,000∼1,200 ℃의 온도에서 일정 두께로 성장시킨다.
그 다음, 상기 비정질 상의 비정질층(105b)과 도핑되지 않은 결정질 상의 반도체층(105c)으로 구성된 적층 구조는 필요에 따라 적어도 1회 이상 반복하여 형성한다.
이렇게, 상기 결정질 상의 반도체층(105a, 105c)의 성장 중간 시점에 비정질 상의 비정질층(105b)을 성장시켜 줌으로써, 기존의 GaN의 성장 결함들은 연속적으로 유사한 조건에서 성장시에 계속해서 이어지게 되지만, 상기 결정질 상의 반도체층(105a, 105c) 성장 중간에 성장 조건이 상이한 비정질층(105b)을 삽입하는 경우에는, 도 5에서와 같이, 활성에너지(active energy)가 높은 결함 부위를 중심으로 다시 성장이 일어나게 되어, 성장결함을 차단해 주게 된다. 또한, 상기 비정질 상의 비정질층(105b)을 형성시키기 위한 조건은 일반적인 GaN층 성장 조건과 상이한 경우가 많은데 (즉, 대체로 온도가 저온인 경우), 이에 따라 결정질 상의 반도체층 (105a, 105c)의 성장 중간에 웨이퍼의 휨(bowing)을 반대 방향으로 완화해 주는 비정질층(105b)의 구간이 들어가게 됨으로써, 활성층(109)의 성장시에 일반적인 GaN으로 이루어진 질화물 반도체층의 성장 조건에 비해 웨이퍼 휨이 작은 상태가 되어 발광 파장 균일도가 향상되고, 발광소자(100)의 수율이 개선된다.
이어서, 도 4c에 도시된 바와 같이, 상기 에피층(105) 상에 n형 질화물 반도체층(107)을 약 900∼1,100 ℃의 온도에서 수 μm의 두께로 성장시킨다. 이때, 상기 n형 질화물 반도체층(107)은, AlxInyGa(1-x-y)N 조성식(여기서, 0≤x≤1, 0≤y≤1, 0≤x+y≤1임)을 갖는 반도체 물질일 수 있다. 보다 구체적으로, 상기 n형 질화물 반도체층(107)은 n형 도전형 불순물이 도핑된 GaN층 또는 Ga/AlGaN층으로 이루어질 수 있다. 또한, 상기 n형 질화물 반도체층(107)은, 유기금속화학기상증착(Metal Organic Chemical Vapor Deposition: MOCVD) 설비를 이용한 에피택셜(epitaxial) 성장법 등으로 형성될 수 있다.
그 다음, 도 4d에 도시된 바와 같이, 상기 n형 질화물 반도체층(107) 상에 활성층(109)을 약 700∼900 ℃의 온도에서 약 1,000 Å 정도의 두께로 성장시킨다. 이때, 상기 활성층(109)은, AlxInyGa(1-x-y)N 조성식(여기서, 0≤x≤1, 0≤y≤1, 0≤x+y≤1임)을 갖는 반도체 물질일 수 있다. 또한, 상기 활성층(109)은 다중양자 우물형(Multi Quantum Well) 구조의 언도프트(un-doped) InGaN층으로 이루어질 수 있다. 그리고, 상기 활성층(109)은, 유기금속화학기상증착(Metal Organic Chemical Vapor Deposition: MOCVD) 설비를 이용한 에피택셜(epitaxial) 성장법 등으로 형성될 수 있다.
이어서, 도 4e에 도시된 바와 같이, 상기 활성층(109) 상에 p형 질화물 반도체층(111)을 상기 활성층(109)에 손상을 주지 않기 위해 보통 수천 Å의 두께로 성장시킨다. 이때, 상기 p형 질화물 반도체층(111)은, AlxInyGa(1-x-y)N 조성식(여기서, 0≤x≤1, 0≤y≤1, 0≤x+y≤1임)을 갖는 반도체 물질일 수 있다. 또한, 상기 p형 질화물 반도체층(111)은 p형 도전형 불순물이 도핑된 GaN층 또는 GaN/AlGaN층으로 이루어질 수 있다. 그리고,상기 p형 질화물 반도체층(111)은, 유기금속화학기상증착(Metal Organic Chemical Vapor Deposition: MOCVD) 설비를 이용한 에피택셜 (epitaxial) 성장법 등으로 형성될 수 있다.
그 다음, 도 4f에 도시된 바와 같이, 상기 p형 질화물 반도체층(111) 상에 투명도전물질을 스퍼터링방법으로 증착하여 투명전극(113)을 형성한다.
이어서, 상기 투명전극(113), p형 질화물 반도체층(111), 활성층(109) 및 n형 질화물 반도체층(107)의 일부를 메사 식각하여, 상기 n형 질화물 반도체층(107)의 일부 영역이 노출되도록 한다. 이때, 상기 전류 주입 면적을 증가시키면서 발생되는 광의 휘도에 나쁜 영향을 주지 않기 위해 형성되는 투명전극(113)은, 전술한 바와 같이 메사 식각 공정을 수행하기 전에 형성될 수도 있지만, 상기 메사 식각 공정을 수행한 다음에, 상기 식각 공정에 의해 식각되지 않은 p형 질화물 반도체층 (111) 상에 형성될 수도 있다.
그 다음, 상기 투명전극(113) 및 상기 메사 식각에 의해 드러난 n형 질화물 반도체층(107) 상에 각각 p형 전극(115) 및 n형 전극(117)을 형성함으로써 반도체 발광소자(100)를 제작하게 된다.
한편, 상기 공정 순으로 제조되는 본 발명에 따른 반도체 발광소자의 전기적 특성에 대해 도 6을 참조하여 설명하면 다음과 같다.
도 6은 본 발명에 따른 반도체 발광소자와 종래기술에 따른 반도체 발광소자의 전기적 특성을 비교한 그래프이다.
도 6에 도시된 바와 같이, 기존의 발광소자의 구조에서는 PL 균일도 (uniformity)가 약 2.9 정도로 나타났지만, 본 발명의 발광소자의 구조, 즉 도핑되지 않은 GaN 계열의 결정질 상의 반도체층(105a)과 함께, 그 위에 적어도 1개 이상 적층된 비정질 상의 비정질층(105b)과 도핑되지 않은 GaN 계열의 결정질 상의 반도체층(105c)으로 이루어진 적층 구조로 구성된 에피층(105)을 적용한 구조,에서는 약 2.1 정도로 나타남으로써, 개선율이 약 27.5% 정도가 얻어짐을 알 수 있다.
또한, 도 6에 도시된 바와 같이, 기존의 발광소자의 구조에서는 PL 강도 (intensity)가 약 48 정도로 나타났지만, 본 발명의 발광소자의 구조, 즉 도핑되지 않은 GaN 계열의 결정질 상의 반도체층(105a)과 함께, 그 위에 적어도 1개 이상 적층된 비정질 상의 비정질층(105b)과 도핑되지 않은 GaN 계열의 결정질 상의 반도체층(105c)으로 이루어진 적층 구조로 구성된 에피층(105)을 적용한 구조에서는 약 53 정도로 나타남으로써, 개선율이 약 10.4% 정도가 얻어짐을 알 수 있다.
그리고, 도 6에 도시된 바와 같이, 기존의 발광소자의 구조에서는 웨이퍼 휨(wafer bowing)이 약 60 정도로 나타났지만, 본 발명의 발광소자의 구조, 즉 도핑되지 않은 GaN 계열의 결정질 상의 반도체층(105a)과 함께, 그 위에 적어도 1개 이상 적층된 비정질 상의 비정질층(105b)과 도핑되지 않은 GaN 계열의 결정질 상의 반도체층(105c)으로 이루어진 적층 구조로 구성된 에피층(105)을 적용한 구조에서는 약 45 정도로 나타남으로써, 개선율이 약 24.5% 정도가 얻어짐을 알 수 있다.
더욱이, 도 6에 도시된 바와 같이, 기존의 발광소자의 구조에서는 구동전압 (Vf)가 약 3.3 정도로 나타났지만, 본 발명의 발광소자의 구조, 즉 도핑되지 않은 GaN 계열의 결정질 상의 반도체층(105a)과 함께, 그 위에 적어도 1개 이상 적층된 비정질 상의 비정질층(105b)과 도핑되지 않은 GaN 계열의 결정질 상의 반도체층 (105c)으로 이루어진 적층 구조로 구성된 에피층(105)을 적용한 구조에서는 약 3.1 정도로 나타남으로써, 개선율이 약 6.0% 정도가 얻어짐을 알 수 있다.
또한, 도 6에 도시된 바와 같이, 기존의 발광소자의 구조에서는 발광소자 칩 파워(mW)가 약 8.5 정도로 나타났지만, 본 발명의 발광소자의 구조, 즉 도핑되지 않은 GaN 계열의 결정질 상의 반도체층(105a)과 함께, 그 위에 적어도 1개 이상 적층된 비정질 상의 비정질층(105b)과 도핑되지 않은 GaN 계열의 결정질 상의 반도체층 (105c)으로 이루어진 적층 구조로 구성된 에피층(105)을 적용한 구조에서는 약 9.1 정도로 나타남으로써, 개선율이 약 7.0% 정도가 얻어짐을 알 수 있다.
상기한 바와 같이, 본 발명에 따른 반도체 발광소자 및 그 제조방법에 의하면, 도핑되지 않은 GaN 계열로 이루어진 에피층(epi layer)의 성장 중간 시점에 비정질 상의 비정질층을 성장시켜 줌으로써, GaN의 성장 결함들은 연속적으로 유사한 조건에서 성장시에 계속해서 이어지게 되지만, 중간에 성장 조건이 상이한 비정질층을 삽입하는 경우에는 활성에너지(active energy)가 높은 결함 부위를 중심으로 다시 성장이 이루어져, 성장결함을 차단해 주게 된다.
또한, 본 발명에 따른 발광소자 및 그 제조방법은, 비정질 상을 형성시키기 위한 조건이 일반적인 GaN 성장 조건과 상이한 경우가 많은데 (즉, 대체로 온도가 저온인 경우), 이에 따라 GaN 성장 중간에 웨이퍼의 휨을 반대 방향으로 완화해 주는 비정질층의 구간이 들어가게 됨으로써, 활성층의 성장시에 일반적인 GaN의 성장 조건에 비해 웨이퍼 휨이 작은 상태가 되어 발광 파장 균일도가 향상되고, 발광소자의 수율이 개선된다.
따라서, 본 발명에 따른 발광소자 및 그 제조방법은, 발광소자의 에피층을 구성하는 도핑되지 않은(un-doped) GaN 계열의 질화물 반도체의 성장 중간에 비정질 상의 비정질층을 개재해 줌으로써, 성장 결함의 감소에 의해 막질이 개선되고, 발광효율을 개선할 수 있다.
또한, 본 발명에 따른 발광소자 및 그 제조방법은, 발광소자의 에피층을 구성하는 도핑되지 않은(un-doped) GaN 계열의 질화물 반도체의 성장 중간에 비정질 상의 비정질층을 개재해 줌으로써, 웨이퍼의 휨을 감소시켜 후공정 시에 기판 깨짐을 방지하여 전체저인 공정 수율을 개선시킬 수 있다.
그리고, 본 발명에 따른 발광소자 및 그 제조방법은, 대면적 기판 사용시에 문제점으로 지적해 왔던 웨이퍼의 휨이 개선됨으로써 대면적 기판 사용이 가능하다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만, 당해 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 수 있을 것이다. 따라서, 본 발명의 권리 범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
100 : 발광소자 101 : 사파이어 기판
103 : 버퍼층 105 : 에피층(epi layer)
105a, 105c : 결정질 상의 반도체층 105b : 비정질 상의 비정질층
107 : n형 질화물 반도체층 109 : 활성층
111 : p형 질화물 반도체층 113 : 투명전극
115 : p형 전극 117 : n형 전극

Claims (15)

  1. 기판;
    상기 기판 상에 형성되고, 복수 개의 결정질 상의 반도체층과, 이 복수 개의 결정질 상의 반도체층 사이에 개재된 비정질 상의 비정질층으로 이루어진 에피층;
    상기 에피층 상에 형성된 n형 질화물 반도체층;
    상기 n형 질화물 반도체층 상에 형성된 활성층;
    상기 활성층 상에 형성된 p형 질화물 반도체층; 및
    상기 p형 질화물 반도체층 및 n형 질화물 반도체층 상에 각각 형성된 p형 전극 및 n형 전극;을 포함하여 구성되는 것을 특징으로 하는 반도체 발광소자.
  2. 제1 항에 있어서, 상기 에피층을 구성하는 비정질 상의 비정질층은 상기 복수 개의 결정질 상의 반도체층들 사이에 개재된 것을 특징으로 하는 반도체 발광소자.
  3. 제1 항에 있어서, 상기 비정질 상의 비정질층은 10∼100 nm 의 두께로 형성되는 것을 특징으로 하는 반도체 발광소자.
  4. 제1 항에 있어서, 상기 비정질 상의 비정질층의 형성 물질로는 InxAlyGa(1-x-y)N (여기서, 1-x-y〉0 임)을 갖는 반도체인 것을 특징으로 하는 반도체 발광소자.
  5. 제1 항에 있어서, 상기 에피층은 상기 버퍼층 상에 형성된 결정질 상의 반도체층과 함께, 이 결정질 상의 반도체층 상에 차례로 형성된 비정질 상의 비정질층과 결정질 상의 반도체층의 적층 구조의 적어도 1개 이상으로 이루어진 것을 특징으로 하는 반도체 발광소자.
  6. 제1 항에 있어서, 상기 n형 및 p형 질화물 반도체층과 활성층은, AlxInyGa(1-x-y)N 조성식(여기서, 0≤x≤1, 0≤y≤1, 0≤x+y≤1임)을 갖는 반도체 물질로 형성되는 것을 특징으로 하는 반도체 발광소자.
  7. 기판 상에 결정성을 가지는 질화물 반도체층을 형성하는 단계;
    상기 질화물 반도체층 상에 비정질 상의 비정질층과 결정성을 가지는 질화물 반도체층을 형성하는 단계;
    상기 결정성을 가지는 질화물 반도체층 상에 n형 질화물 반도체층을 형성하는 단계;
    상기 n형 질화물 반도체층 상에 활성층을 형성하는 단계; 및
    상기 활성층 상에 p형 질화물 반도체층을 형성하는 단계;를 포함하여 구성되는 것을 특징으로 하는 반도체 발광소자 제조방법.
  8. 제7 항에 있어서, 상기 비정질 상의 비정질층은 상기 결정질 상의 반도체층들 사이에 개재하는 것을 특징으로 하는 반도체 발광소자 제조방법.
  9. 제7 항에 있어서, 상기 비정질 상의 비정질층은 10∼100 nm 의 두께로 형성하는 것을 특징으로 하는 반도체 발광소자 제조방법.
  10. 제7 항에 있어서, 상기 비정질 상의 비정질층은 InxAlyGa(1-x-y)N (여기서, 1-x-y〉0 임)을 갖는 반도체로 형성하는 것을 특징으로 하는 반도체 발광소자 제조방법.
  11. 제7 항에 있어서, 상기 n형 및 p형 질화물 반도체층과 활성층은, AlxInyGa(1-x-y)N 조성식(여기서, 0≤x≤1, 0≤y≤1, 0≤x+y≤1임)을 갖는 반도체 물질로 형성하는 것을 특징으로 하는 반도체 발광소자 제조방법.
  12. 제7 항에 있어서, 상기 질화물 반도체층 상에 비정질 상의 비정질층과 결정성을 가지는 질화물 반도체층을 형성하는 공정을 적어도 1회 이상 실시하는 것을 특징으로 하는 반도체 발광소자 제조방법.
  13. 제7 항에 있어서, 상기 p형 질화물 반도체층과 n형 질화물 반도체층 상에 각각 p형 전극과 n형 전극을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 발광소자 제조방법.
  14. 제13 항에 있어서, 상기 p형 질화물 반도체층과 p형 전극 사이에 투명전극을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 발광소자 제조방법.
  15. 제7 항에 있어서, 상기 기판과 결정질 상의 질화물 반도체층 사이에 버퍼층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 발광소자 제조방법.






KR1020100055034A 2010-06-10 2010-06-10 반도체 발광소자 및 그 제조방법 Withdrawn KR20110135237A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020100055034A KR20110135237A (ko) 2010-06-10 2010-06-10 반도체 발광소자 및 그 제조방법
CN2010105995728A CN102280544A (zh) 2010-06-10 2010-12-13 半导体发光二极管及其制造方法
US12/977,502 US20110303931A1 (en) 2010-06-10 2010-12-23 Semiconductor light emitting diode and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100055034A KR20110135237A (ko) 2010-06-10 2010-06-10 반도체 발광소자 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR20110135237A true KR20110135237A (ko) 2011-12-16

Family

ID=45095514

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100055034A Withdrawn KR20110135237A (ko) 2010-06-10 2010-06-10 반도체 발광소자 및 그 제조방법

Country Status (3)

Country Link
US (1) US20110303931A1 (ko)
KR (1) KR20110135237A (ko)
CN (1) CN102280544A (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015038398A1 (en) * 2013-09-04 2015-03-19 Nitride Solutions, Inc. Bulk diffusion crystal growth process
KR102122846B1 (ko) * 2013-09-27 2020-06-15 서울바이오시스 주식회사 질화물 반도체 성장 방법, 이를 이용한 반도체 제조용 템플릿 제조 방법 및 반도체 발광 소자 제조 방법
CN106129225A (zh) * 2016-08-26 2016-11-16 常州市武进区半导体照明应用技术研究院 一种形状可调的柔性led光源及其制作方法
JP7388354B2 (ja) * 2018-07-27 2023-11-29 ソニーグループ株式会社 発光デバイス

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000340509A (ja) * 1999-05-26 2000-12-08 Sumitomo Electric Ind Ltd ＧａＮ基板およびその製造方法
JP2007201141A (ja) * 2006-01-26 2007-08-09 Rohm Co Ltd 窒化物半導体素子及び窒化物半導体素子の製造方法
JP2008244307A (ja) * 2007-03-28 2008-10-09 Sharp Corp 半導体発光素子および窒化物半導体発光素子
KR101393953B1 (ko) * 2007-06-25 2014-05-13 엘지이노텍 주식회사 발광 소자 및 그 제조방법
KR101134810B1 (ko) * 2009-03-03 2012-04-13 엘지이노텍 주식회사 발광소자 및 그 제조방법

Also Published As

Publication number Publication date
US20110303931A1 (en) 2011-12-15
CN102280544A (zh) 2011-12-14

Similar Documents

Publication Publication Date Title
JP5932664B2 (ja) Ｉｉｉ族窒化物半導体デバイス及びその製造方法
KR20100093872A (ko) 질화물 반도체 발광소자 및 그 제조방법
JP3712770B2 (ja) ３族窒化物半導体の製造方法及び半導体素子
JP2015046598A (ja) 正孔注入層を備える半導体発光素子及びその製造方法
JP2013115105A (ja) 窒化物半導体発光素子および窒化物半導体発光素子の製造方法
TW201421733A (zh) 氮化物半導體結構及半導體發光元件
CN212542464U (zh) 一种生长在Si衬底上的紫外LED外延片
KR101781505B1 (ko) 질화갈륨계 반도체 발광소자 및 그 제조방법
KR101181182B1 (ko) 질화물 반도체 발광소자 및 그 제조방법
CN110289343A (zh) 一种非极性面氮化镓衬底外延结构及其制备方法与应用
JP4586935B2 (ja) 半導体発光素子の製造方法
US7781248B2 (en) Method of manufacturing nitride semiconductor light emitting device and nitride semiconductor light emitting device manufactured using the method
CN103035804A (zh) 氮化物半导体发光器件及其制造方法
KR20110135237A (ko) 반도체 발광소자 및 그 제조방법
CN112802869A (zh) 单片集成氮化物发光波长可调节的白光led及制备方法
JP2009231745A (ja) Ｉｉｉ族窒化物半導体発光素子、ｉｉｉ族窒化物半導体発光素子の製造方法、及びランプ
CN104425668B (zh) 一种led芯片及其制备方法
KR101026031B1 (ko) 질화물 반도체 소자 및 그 제조방법
JPH10284802A (ja) 窒化物系化合物半導体発光素子
TWI545798B (zh) Nitride semiconductor light emitting device and manufacturing method thereof
KR101308128B1 (ko) 발광 소자 및 그 제조 방법
KR20130092829A (ko) 질화물 반도체 발광소자의 제조방법
KR20130094451A (ko) 질화물 반도체 발광소자 및 그 제조방법
JP5240881B2 (ja) 結晶軸配向性とファセット（結晶面）を制御した微結晶構造窒化物半導体光・電子素子
JP2012142581A (ja) 発光ダイオードの製造方法及びこれにより製造された発光ダイオード

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20100610

PG1501 Laying open of application
PC1203 Withdrawal of no request for examination
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid