KR20110131368A - 반도체 장치 - Google Patents

Abstract

본 발명은 출력 드라이빙 능력을 선형적으로 조절할 수 있는 출력 드라이버를 포함하는 반도체 장치를 제공한다. 이를 위해 본 발명은 다수의 퓨즈를 구비하고, 퓨즈의 선택적 블로잉에 의해 선형성 조절신호를 생성하는 퓨즈부; 데이터에 대응하는 프리드라이빙 신호를 제공하는 프리 드라이버; 및 상기 프리 드라이빙 신호에 대응하여 패드로 풀업신호 또는 풀다운 신호를 제공하며, 상기 선형성 조절신호에 대응하여 구비된 다수의 모스 트랜지스터를 선택적으로 턴온시켜, 상기 풀업신호 또는 상기 풀다운 신호가 출력되도록 하는 메인 드라이버를 포함하는 반도체 장치를 제공한다.

Description

반도체 장치{SEMICONDUCTOR MEMORY DEVICE}

본 발명은 반도체 집적회로에 관한 것으로, 보다 자세하게는 반도체 장치의 출력 드라이빙 회로에 관한 것이다.

최근 반도체 장치의 동작 스피드가 고속화됨에 따라 반도체 장치들간에 주고 받는 신호의 스윙 폭은 점차로 줄어들고 있다. 신호의 폭을 줄여야 보다 고속으로 주고 받을 수 있기 때문이다. 하지만, 신호의 스윙폭이 줄어들수록 외부 노이즈에 대한 영향은 증가되는 문제점이 생긴다.

반도체 장치의 인터페이스단에서 임피던스 미스매칭(부정합)에 따른 신호의 반사도 심해진다. 임피터스 미스매칭은 외부 노이즈나 전원전압의 변동, 동작 온도의 변화, 제조공정의 변화등 다양한 원인에 의해 발생하게 된다. 반도체 장치간에 데이터를 주고 받을 때 입출력단의 임피던스의 미스매칭이 발생되면 데이터의 고속전송이 어렵다. 또한, 반도체 장치의 데이터 출력단으로 부터 출력되는 출력 데이터가 왜곡될 수 있다. 따라서 수신측의 반도체 장치가 왜곡된 출력 신호를 수신할 경우 셋업/홀드 타임 에러 또는 입력신호의 레벨의 판단 미스 등의 문제들이 번번히 야기될 수 있다.

데이터 출력단에서 보다 고속으로 데이터를 출력시키기 위해서, 출력단에 인가되는 임피던스 값에 때응하여 출력으로 데이터 신호를 출력하는 출력 드라이버의 드라이빙 능력을 조절하고 있다. 그러나, 출력 드라이버의 드라이빙 능력이 선형적으로 그 값이 변화하는 것이 아니기 때문에, 반도체 장치가 데이터를 고속으로 출력하는데 있어서 걸림돌이 되고 있다.

본 발명은 출력 드라이빙 능력을 선형적으로 조절할 수 있는 출력 드라이버를 포함하는 반도체 장치를 제공한다.

본 발명은 다수의 퓨즈를 구비하고, 퓨즈의 선택적 블로잉에 의해 선형성 조절신호를 생성하는 퓨즈부; 데이터에 대응하는 프리드라이빙 신호를 제공하는 프리 드라이버; 및 상기 프리 드라이빙 신호에 대응하여 패드로 풀업신호 또는 풀다운 신호를 제공하며, 상기 선형성 조절신호에 대응하여 구비된 다수의 모스 트랜지스터를 선택적으로 턴온시켜, 상기 풀업신호 또는 상기 풀다운 신호가 출력되도록 하는 메인 드라이버를 포함하는 반도체 장치를 제공한다.

또한, 상기 메인 드라이버는 상기 프리 드라이빙 신호에 응답하여 상기 풀업신호를 제공하기 위한 구동전압을 전달하는 제1 스위칭수단; 상기 제1 스위칭수단에 직렬연결되며, 상기 퓨즈부에서 제공되는 다수의 상기 선형성 조절신호에 대응하여 턴온되며, 상기 제1 스위칭 수단에 직렬연결되고 서로는 병렬연결된 다수의 제2 스위칭수단; 및 상기 다수의 제2 스위칭 수단과 상기 패드 사이에 각각 연결된 다수의 저항을 포함하는 것을 특징으로 한다.

또한, 상기 다수의 저항은 각각 N, 2N, 3N... 배의 비례값을 저항값으로 가지고 구비되는 것을 특징으로 한다.

또한, 본 발명은 다수의 퓨즈를 구비하고, 퓨즈의 선택적 블로잉에 의해 선형성 조절신호를 생성하는 퓨즈부; 데이터에 대응하는 풀업 프리드라이빙 신호를 제공하는 풀업 프리 드라이버; 상기 데이터에 대응하는 풀다운 프리드라이빙 신호를 제공하는 풀다운 프리 드라이버; 상기 풀업 프리 드라이빙 신호에 대응하여 패드로 풀업신호를 제공하며, 상기 선형성 조절신호에 대응하여 구비된 다수의 모스 트랜지스터를 선택적으로 턴온시켜, 상기 풀업신호가 출력되도록 하는 풀업 메인 드라이버; 및 상기 풀다운 프리 드라이빙 신호에 대응하여 패드로 풀다운신호를 제공하며, 상기 선형성 조절신호에 대응하여 구비된 다수의 모스 트랜지스터를 선택적으로 턴온시켜, 상기 풀다운신호가 출력되도록 하는 풀다운 메인 드라이버를 포함하는 반도체 장치를 제공한다.

상기 풀업 메인 드라이버는 상기 풀업 프리 드라이빙 신호에 응답하여 상기 풀업신호를 제공하기 위한 구동전압을 전달하는 제1 스위칭수단; 상기 제1 스위칭수단에 직렬연결되며, 상기 퓨즈부에서 제공되는 다수의 상기 선형성 조절신호에 대응하여 턴온되며, 상기 제1 스위칭 수단에 직렬연결되고 서로는 병렬연결된 다수의 제2 스위칭수단; 및 상기 다수의 제2 스위칭 수단과 상기 패드 사이에 각각 연결된 다수의 저항을 포함하는 것을 특징으로 한다.

또한, 상기 다수의 저항은 각각 N, 2N, 3N... 배의 비례값을 저항값으로 가지고 구비되는 것을 특징으로 한다.

본 실시예에 따른 반도체 장치는 퓨즈부에서 선형성 조정신호를 제공하고, 그 신호를 이용하여 출력 드라이버의 선형성을 제어하기 때문에, 효과적으로 출력 드라이버의 선형성을 조절할 수 있다.

도1과 도2는 본 발명을 설명하기 위한 반도체 장치의 출력드라이버를 나타내는 회로도.
도3은 도2에 있는 출력드라이버에 인가되는 제어신호의 파형도.
도4와 도5는 반도체 소자의 선형성을 나타내는 그래프.
도6은 출력드라이버의 선형성을 나타내는 그래프.
도7은 도1의 출력드라이버의 문제점을 나타내는 그래프.
도8은 본 발명의 실시예에 따른 반도체 장치의 출력드라이버를 나타내는 블럭도.
도9는 도8에 도시된 메인 드라이버를 나타내는 회로도.
도10은 도8에 도시된 출력드라이버의 동작을 나타내는 그래프.

이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.

본 발명은 반도체 장치에 구비되는 출력드라이버의 드라이빙 능력의 선형성을 효율적으로 조정할 수 있는 것이 특징이다. 특히, 본 발명은 반도체 메모리 장치에 적용이 가능하다.

출력드라이버는 다수의 트랜지스터와 저항을 포함하는데, 저항은 일반적으로 전압과 전류 그래프가 선형적인 특징을 가진다. 그러나, 트랜지스터는 전압과 전류 그래프가 선형적이지 않다. 출력드라이버에 포함된 저항과 모스트랜지스터의 특성에 의해 출력드라이버의 드라이빙 능력의 선형성이 정해진다.

먼저 설계시 출력 드라이버에 다수의 모스 트랜지스터를 구비하고, 구비된 모스 트랜지스터에 대해서 리비전 공정을 통해 적절하게 배선을 연결하여, 출력 드라이버의 선형성을 유지하고 있다. 그러나, 리비전 공정은 한번 웨이퍼를 제조하고 나서 다시 배선부터 다시 설계해야 하는 어려움이 있다.

본 발명을 이를 해결하기 위해서 다수의 퓨즈를 구비한 퓨즈회로를 통해 웨이퍼상에서 출력 드라이버의 선형성을 효율적으로 구현하는 것이 특징이다.

도1과 도2는 본 발명을 설명하기 위한 반도체 장치의 출력드라이버를 나타내는 회로도이다. 특히, 도1 내지 도6에 도시된 출력 드라이버는 반도체 메모리 장치에 사용되는 출력 드라이버를 설명하고 있다.

도1을 참조하여 살펴보면, 반도체 장치의 출력드라이버는 출력 임피던스 조절부(10), 풀업 프리 드라이버(20), 풀다운 프리 드라이버(30), 풀업 메인 드라이버(40) 및 풀다운 메인 드라이버(50)를 포함한다.

출력 임피던스 조정부(10)는 패드(60)에 인가되는 임피던스에 대응하는 코드값(NCODE<0:5>, PCODE<0:5>)을 프리드라이버(20,30)에 제공한다. 풀업 프리 드라이버(20)는 데이터 신호(DATA)를 입력받아, 코드값(PCODE<0:5>)에 따라 풀업 드라이빙 신호(UP60b<0:5>,UPb120<0:5>,UPb240<0:5>)를 풀업 메인 드라이버(40)로 제공한다. 풀다운 프리 드라이버(30)는 데이터 신호(DATA)를 입력받아, 코드값(NCODE<0:5>)에 따라 풀다운 드라이빙 신호(DN60<0:5>,DN120<0:5>,DN240<0:5>)를 풀다운 메인 드라이버(50)로 제공한다. 풀업 메인 드라이버(40)는 풀업 드라이빙 신호(UP60b<0:5>,UPb120<0:5>,UPb240<0:5>)에 대응하는 드라이빙 능력을 가지는 풀업신호를 패드(60)로 출력한다. 풀다운 메인 드라이버(50)는 풀다운 드라이빙 신호(DN60<0:5>,DN120<0:5>,DN240<0:5>)에 대응하는 드라이빙 능력을 가지는 풀다운신호를 패드(60)로 출력한다.

메인 풀업 드라이버(40)는 각각 대응하는 풀업 드라이빙 신호(UP60b<0:5>.UP120<0:5>,UP240<0:5>)에 따라 구비된 모스 트랜지스터가 턴온되는 제1 내지 제3 메인 풀업 드라이버(41,42,43)를 포함한다. 메인 풀다운 드라이버(50)는 각각 대응하는 풀다운 드라이빙 신호(DN60<0:5>,DN120<0:5>,DN240<0:5>)에 따라 구비된 모스 트랜지스터가 턴온되는 제1 내지 제3 메인 풀다운 드라이버(51,52,53)를 포함한다. 여기서는 제1 내지 제3 메인 풀업 드라이버(41,42,43)와, 제1 내지 제3 메인 풀다운 드라이버(51,52,53)에 각각 하나의 모스 트랜지스터만 도시하였으나, 실제로는 다수의 모스 트랜지스터가 각각 구비된다. 도2는 도1에 있는 제1 내지 제3 메인 풀업 드라이버(41,42,43)와, 제1 내지 제3 메인 풀다운 드라이버(51,52,53)만을 도시한 것이다.

도3은 도2에 있는 출력드라이버에 인가되는 제어신호의 파형도이다. 풀업 드라이빙 신호(UP)와 풀다운 드라이버((DN)가 도3과 같이 파형을 가질 수 있다.

도4와 도5는 반도체 소자의 선형성을 나타내는 그래프이다. 도4는 저항의 특성(A)과, 모스 트랜지스터의 저항 특성(B)과, 이 두 소자의 저항 특성이 합해진 것(C)을 도시하고 있다. 도5는 출력 드라이버에서 저항의 역할이 상대적으로 증가할 때에 모스 트랜지스터의 저항 특성이 줄어드는 것을 도시한 것이다.

도6은 출력드라이버의 선형성을 나타내는 그래프이다. 도7은 도1의 출력드라이버의 문제점을 나타내는 그래프이다.

도6에 도시된 바와 같이, 출력 드라이버의 메인 풀업 드라이버와, 메인 풀다운 드라이버의 저항 특성(Ron_up, Ron_up)은 선형적으로 되는 것이 바람직하다. 그러나, 도7에서와 같이, 출력드라이버는 선형적 특성을 가지지 않는 모스 트랜지스터로 인해, 메인 풀업 드라이버와, 메인 풀다운 드라이버의 저항 특성(Ron_up, Ron_up)이 선형적이 되기가 쉽지 않다.

반도체 장치중에서 데이터를 저장하는 메모리 장치는 데이터를 효율적으로 출력하기 위해 데이터 출력단에 터미네이션 저항(RTT)이 있다. 이전에는 터미네이션 저항이 메모리 장치의 외부에 있었지만, 최근에 개발된 메모리 장치는 웨이퍼 상에서 터미네이션 저항을 구현한다. 반도체 메모리 장치의 내부에 있는 터미네이션 저항을 ODT(On-Die) 저항이라고 한다. JDEC 스펙에 따라 개발된 DDR, DDR2,DDR3 반도체 메모리 장치는 각각 터미네이션 저항을 별로로 구비하던지, 데이터 출력 드라이버의 일부분이 그 역할을 겸하기도 한다.

JEDEC 스펙에서는 스테이블 전압(Stable Voltage)과 온도를 가질 때 ZQ 조정후 패드에 인가되는 저항값의 오차 허용범위를 명시하고 있다. 다시 말하면,

도6과 같이 I-V 곡선에서 기울기가 1/Ron인 선형특성 라인을 기준으로 어느 정도 범위 내에 들어와야 한다는 말이다. 즉, 출력 드라이버를 구성하는 비선형성을 가지는 모스 트랜지스터의 특성까지 고려한 출력단 임피던스 특성이 스펙의 허용 범위를 넘어서지 않아야 한다. 그러나, 도7과 같이, 출력 드라이버를 구성하는 모스 트랜지스터로 인해 선형성이 스펙의 허용 범위를 넘어설 수 있다.

이 경우, 출력 드라이버에 구비된 모스 트랜지스터의 선형적 특성을 상대적으로 작게 나타나게 하기 위해 저항을 더 추가하게 된다. 이전에는 배선의 리비전을 통해 출력 드라이버의 선형성을 보정하였다. 그러나, 이렇게 선형성을 보정하게 되면, 마스크를 다시 만들고, 웨이퍼를 다시 찍어 결과를 확인해야 하는 등 시간상의 문제 뿐 아니라 비용 상으로도 낭비 요소가 된다.

도8은 본 발명의 실시예에 따른 반도체 장치의 출력드라이버를 나타내는 블럭도이다.

도8을 참조하여 살펴보면, 본 실시예에 따른 반도체 장치의 출력 드라이버는 출력 임피던스 조정부(100), 풀업 프리 드라이버(200), 풀다운 프리 드라이버(300), 풀업 메인 드라이버(400), 풀다운 메인 드라이버(500) 및 퓨즈부(700)를 포함한다.

출력 임피던스 조정부(100)는 패드(600)에 인가되는 임피던스에 대응하는 코드값(NCODE<0:5>, PCODE<0:5>)을 프리드라이버(200,300)에 제공한다. 풀업 프리 드라이버(200)는 데이터 신호(DATA)를 입력받아, 코드값(PCODE<0:5>)에 따라 풀업 드라이빙 신호(UPb60,UPb120,UPb240)를 풀업 메인 드라이버(400)로 제공한다. 풀다운 프리 드라이버(30)는 데이터 신호(DATA)를 입력받아, 코드값(NCODE<0:5>)에 따라 풀다운 드라이빙 신호(DN60.DN120,DN240)를 풀다운 메인 드라이버(50)로 제공한다. 풀업 메인 드라이버(400)는 풀업 드라이빙 신호(UPb60,UPb120,UPb240)에 대응하는 드라이빙 능력을 가지는 풀업신호를 패드(600)로 출력한다. 풀다운 메인 드라이버(500)는 풀다운 드라이빙 신호(DN60.DN120,DN240)에 대응하는 드라이빙 능력을 가지는 풀다운신호를 패드(600)로 출력한다.

도8에 도시된 출력 드라이버는 도1에 있는 출력 드라이버와 실질적으로 같은 동작을 수행한다. 그러나, 도8에 도시된 본 실시예에 따른 출력 드라이버의 풀업 메인 드라이버(400)와 풀다운 메인 드라이버(500)는 퓨즈부(700)에서 제공하는 선형성 조정신호(F1 ~ F9)와 선형성 조정신호(F11 ~ F19)를 제공받고, 그 조정신호에 따라 구비된 모스 트랜지스터를 선택적으로 활성화시킨다. 퓨즈부(700)는 다수의 퓨즈를 구비하고, 퓨즈의 선택적 블로잉을 통해 선형성 조정신호(F1 ~ F9)와 선형성 조정신호(F11 ~ F19)를 제공한다. 여기서 퓨즈부(700)는 당업자에게 알려진 퓨즈 회로를 이용하면 되기 때문에 자세한 회로도는 생략한다. 다만, 퓨즈부(700)는 배선이 전달됨으로서 활성화되는 퓨즈와 연결됨으로서 활성화되는 안티퓨즈를 모두 이용할 수 있다.

도9는 도8에 도시된 메인 드라이버를 나타내는 회로도이다.

도9를 참조하여 살펴보면, 메인 풀업 드라이버(400)는 각각 대응하는 풀업 드라이빙 신호(UPb60.UPb120,UPb240)에 따라 구비된 모스 트랜지스터가 턴온되는 제1 내지 제3 메인 풀업 드라이버(410,420,430)를 포함한다. 메인 풀다운 드라이버(500)는 각각 대응하는 풀다운 드라이빙 신호(DN60.DN120,DN240)에 따라 구비된 모스 트랜지스터가 턴온되는 제1 내지 제3 메인 풀다운 드라이버(510,520,530)를 포함한다. 여기서는 제1 내지 제3 메인 풀업 드라이버(410,420,430)와, 제1 내지 제3 메인 풀다운 드라이버(510,520,530)에 각각 하나의 모스 트랜지스터만 도시하였으나, 실제로는 다수의 모스 트랜지스터가 각각 구비될 수 있다. 또한 도9에서는 풀업 드라이빙 신호(UPb60.UPb120,UPb240)를 각각 하나의 신호로 가정하여 표시한 것이고, 도1에서처럼 각각 다수의 비트수를 가질 수 있다.

또한, 예시적으로 하나의 메인 풀업 드라이버(410)을 살펴보면, 선형성 조정신호(F1)를 게이트로 입력받는 모스 트랜지스터(T11)와, 풀업 드라이빙신호(UPb)를 게이트 입력받는 모스트랜지스터(T31)와, 저항(R11)을 포함한다. 모스 트랜지스터(T11)와, 모스트랜지스터(T31)와, 저항(R11)은 직렬연결 되어 있으며, 모스 트랜지스터(T11)와, 모스트랜지스터(T31)가 활성화되면 전압전압(VDD)이 패드(600)에 전달된다.

또한, 제1 내지 제3 메인 풀업 드라이버(410,420,430)에 구비된 저항(R11 ~ R19)과 제1 내지 제3 메인 풀다운 드라이버(510,520,530)에 구비된 저항(R21 ~ R29)은 각각 그 저항값을 선형적으로 증간된다. 여기서는 N, 2N, 3N ... 으로 증가하였으나, 경우에 따라서 다른 비례값으로 증가할 수 있다.

반도체 장치에서 신호를 출력하는 출력 드라이버의 동작특성중 출력단 임피던스의 선형성은 신호를 고속으로 효율적으로 출력하는데 꼭 필요하다. 전술한 바와 같이, 이전에는 배선을 새로 제조하게 되는 리비전을 통해 출력 드라이버의 선형성을 향상시키기 위해서는 설계 및 제조를 처음부터 다시 해야하는 어려움이 있었다. 그러나, 본 실시예에 따른 반도체 장치는 퓨즈부에서 선형성 조정신호를 제공하고, 그 신호를 이용하여 출력 드라이버의 선형성을 제어하기 때문에, 효과적으로 출력 드라이버의 선형성을 조절할 수 있다.

도10은 도8에 도시된 출력드라이버의 동작을 나타내는 그래프이다.

도10에 도시된 바와 같이, 본 실시예에 따른 반도체 장치의 출력 드라이버 선형을 테스트 모드에서 테스트하고, 퓨즈의 선택적 블로잉을 통해 조절하게 되면, 출력 드라이버의 선형성 조절을 쉽게 할 수 있다(TM & Fuse 참고).

이상에서 대표적인 실시예를 통하여 본 발명에 대하여 상세하게 설명하였으나, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 상술한 실시예에 대하여 본 발명의 범주에서 벗어나지 않는 한도 내에서 다양한 변형이 가능함을 이해할 것이다. 그러므로 본 발명의 권리범위는 설명된 실시예에 국한되어 정해져서는 안되며, 후술하는 특허청구범위뿐만 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.

Claims (6)

1. 다수의 퓨즈를 구비하고, 퓨즈의 선택적 블로잉에 의해 선형성 조절신호를 생성하는 퓨즈부;
   데이터에 대응하는 프리드라이빙 신호를 제공하는 프리 드라이버; 및
   상기 프리 드라이빙 신호에 대응하여 패드로 풀업신호 또는 풀다운 신호를 제공하며, 상기 선형성 조절신호에 대응하여 구비된 다수의 모스 트랜지스터를 선택적으로 턴온시켜, 상기 풀업신호 또는 상기 풀다운 신호가 출력되도록 하는 메인 드라이버
   를 포함하는 반도체 장치.
   
2. 제 1 항에 있어서,
   상기 메인 드라이버는
   상기 프리 드라이빙 신호에 응답하여 상기 풀업신호를 제공하기 위한 구동전압을 전달하는 제1 스위칭수단;
   상기 제1 스위칭수단에 직렬연결되며,
   상기 퓨즈부에서 제공되는 다수의 상기 선형성 조절신호에 대응하여 턴온되며, 상기 제1 스위칭 수단에 직렬연결되고 서로는 병렬연결된 다수의 제2 스위칭수단; 및
   상기 다수의 제2 스위칭 수단과 상기 패드 사이에 각각 연결된 다수의 저항
   을 포함하는 것을 특징으로 하는 반도체 장치.
   
3. 제 2 항에 있어서,
   상기 다수의 저항은 각각 N, 2N, 3N... 배의 비례값을 저항값으로 가지고 구비되는 것을 특징으로 하는 반도체 장치.
   
4. 다수의 퓨즈를 구비하고, 퓨즈의 선택적 블로잉에 의해 선형성 조절신호를 생성하는 퓨즈부;
   데이터에 대응하는 풀업 프리드라이빙 신호를 제공하는 풀업 프리 드라이버;
   상기 데이터에 대응하는 풀다운 프리드라이빙 신호를 제공하는 풀다운 프리 드라이버;
   상기 풀업 프리 드라이빙 신호에 대응하여 패드로 풀업신호를 제공하며, 상기 선형성 조절신호에 대응하여 구비된 다수의 모스 트랜지스터를 선택적으로 턴온시켜, 상기 풀업신호가 출력되도록 하는 풀업 메인 드라이버; 및
   상기 풀다운 프리 드라이빙 신호에 대응하여 패드로 풀다운신호를 제공하며, 상기 선형성 조절신호에 대응하여 구비된 다수의 모스 트랜지스터를 선택적으로 턴온시켜, 상기 풀다운신호가 출력되도록 하는 풀다운 메인 드라이버
   를 포함하는 반도체 장치.
   
5. 제 4 항에 있어서,
   상기 풀업 메인 드라이버는
   상기 풀업 프리 드라이빙 신호에 응답하여 상기 풀업신호를 제공하기 위한 구동전압을 전달하는 제1 스위칭수단;
   상기 제1 스위칭수단에 직렬연결되며,
   상기 퓨즈부에서 제공되는 다수의 상기 선형성 조절신호에 대응하여 턴온되며, 상기 제1 스위칭 수단에 직렬연결되고 서로는 병렬연결된 다수의 제2 스위칭수단; 및
   상기 다수의 제2 스위칭 수단과 상기 패드 사이에 각각 연결된 다수의 저항
   을 포함하는 것을 특징으로 하는 반도체 장치.
   
6. 제 5 항에 있어서,
   상기 다수의 저항은 각각 N, 2N, 3N... 배의 비례값을 저항값으로 가지고 구비되는 것을 특징으로 하는 반도체 장치.
   

Images