[go: up one dir, main page]

KR100886644B1 - 온 다이 터미네이션 장치의 캘리브래이션 회로 - Google Patents

온 다이 터미네이션 장치의 캘리브래이션 회로 Download PDF

Info

Publication number
KR100886644B1
KR100886644B1 KR1020070087070A KR20070087070A KR100886644B1 KR 100886644 B1 KR100886644 B1 KR 100886644B1 KR 1020070087070 A KR1020070087070 A KR 1020070087070A KR 20070087070 A KR20070087070 A KR 20070087070A KR 100886644 B1 KR100886644 B1 KR 100886644B1
Authority
KR
South Korea
Prior art keywords
calibration
fuse
code
node
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020070087070A
Other languages
English (en)
Inventor
정춘석
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070087070A priority Critical patent/KR100886644B1/ko
Priority to US11/967,720 priority patent/US7884637B2/en
Application granted granted Critical
Publication of KR100886644B1 publication Critical patent/KR100886644B1/ko
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/18—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/022—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in I/O circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/025—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in signal lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2254—Calibration

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Logic Circuits (AREA)

Abstract

본 발명은 온 다이 터미네이션 장치에서 발생하는 오차를 극복하기 위한 것으로, 본 발명에 따른 온 다이 터미네이션 장치의 캘리브래이션 회로는, 제1노드의 전압과 기준전압에 응답하여 터미네이션 저항값의 결정을 위한 캘리브래이션 코드를 생성하는 코드생성부; 상기 캘리브래이션 코드에 응답하여 내부의 저항들이 온/오프 되며, 상기 제1노드에 연결된 캘리브래이션 저항부; 및 상기 캘리브래이션 저항부에 병렬로 연결되어 셋팅값에 따라 변하는 저항값을 갖는 가변저항부를 포함한다.
Figure R1020070087070
온 다이 터미네이션, 캘리브래이션, 출력드라이버

Description

온 다이 터미네이션 장치의 캘리브래이션 회로{Calibration Circuit For On Die Termination Device}
본 발명은 반도체 메모리장치와 같은 각종 반도체 집적회로에 사용되는 온 다이 터미네이션(On Die Termination) 장치에 관한 것으로, 상세하게는 온 다이 터미네이션 장치에서 발생하는 오차를 더욱 용이하게 보정하기 위한 것이다.
CPU, 메모리 및 게이트 어레이 등과 같이 집적회로 칩으로 구현되는 다양한 반도체장치들(Semiconductor Devices)은 퍼스널 컴퓨터, 서버 또는 워크스테이션과 같은 다양한 전기적 제품(electrical products) 내로 합체되어 진다. 대부분의 경우에, 상기 반도체장치는 외부(outside world)에서 전송되는 각종 신호들을 입력 패드를 통해 수신하기 위한 수신회로와 내부의 신호를 출력 패드를 통해 외부로 제공하기 위한 출력회로를 가지고 있다.
한편, 전기적 제품의 동작 스피드가 고속화 됨에 따라 상기 반도체 장치들간에 인터페이스되는 신호의 스윙폭은 점차로 줄어들고 있다. 그 이유는 신호전달에 걸리는 지연시간을 최소화하기 위해서이다. 그러나 신호의 스윙 폭이 줄어들수록 외부 노이즈에 대한 영향은 증가되고, 인터페이스단에서 임피던스 미스매칭(impedance mismatching, '부정합' 이라고도 함)에 따른 신호의 반사도 심각해 진다. 상기 임피던스 미스매칭은 외부 노이즈나 전원전압의 변동, 동작온도의 변화, 제조공정의 변화등에 기인하여 발생된다. 임피던스 미스매칭이 발생되면 데이터의 고속전송이 어렵게 되고 반도체장치의 데이터 출력단으로부터 출력되는 출력 데이터가 왜곡될 수 있다. 따라서, 수신 측의 반도체장치가 상기 왜곡된 출력신호를 입력단으로 수신할 경우 셋업/홀드 페일(setup/hold fail) 또는 입력레벨의 판단미스 등의 문제들이 빈번히 야기될 수 있다.
특히, 동작스피드의 고속화가 요구되는 메모리장치는 상술한 문제들의 해결을 위해 온 다이 터미네이션이라 불리우는 임피던스 매칭회로를 집적회로 칩내의 패드 근방에 채용하고 있다. 통상적으로 온 다이 터미네이션 스킴에 있어서, 전송측에서는 출력회로에 의한 소오스 터미네이션(Source Termination)이 행해지고, 수신측에서는 상기 입력 패드에 연결된 수신회로에 대하여 병렬로 연결되어진 터미네이션 회로에 의해 병렬 터미네이션이 행해진다.
ZQ캘리브래이션(ZQ calibration)이란 PVT(Process, Voltage, Temperature: 프로세스, 전압 , 온도)조건이 변함에 따라 변화하는 풀업 및 풀다운 코드를 생성하는 과정을 말하는데, ZQ캘리브래이션 결과로 생성된 상기 코드들을 이용하여 온 다이 터미네이션 장치의 저항값(메모리장치의 경우에는 DQ패드 쪽의 터미네이션 저항값)을 조정하게 된다.(캘리브래이션을 위한 노드인 ZQ노드를 이용해서 캘리브래 이션이 이루어지기 때문에 ZQ캘리브래이션이라 한다.)
이하, 온 다이 터미네이션 장치에서 행해지는 ZQ캘리브래이션에 대해 알아본다.
도 1은 종래의 온 다이 터미네이션 장치에서 ZQ캘리브래이션 동작을 수행하는 캘리브래이션 회로의 구성도이다.
도면에 도시된 바와 같이, 종래의 온 다이 터미네이션 장치는 제1캘리브래이션 저항부(110), 더미 캘리브래이션 저항부(120), 제2캘리브래이션 저항부(130), 기준전압 발생기(102), 비교기(103, 104), 카운터(105, 106)를 포함하여 ZQ 캘리브래이션 동작을 수행한다. 제1캘리브래이션 저항부(110)는 풀업 캘리브래이션 코드(PCODE<0:N>)를 입력받아 온/오프되는 다수의 풀업저항을 포함해 구성된다. 그리고 더미 캘리브래이션 저항부(120)는 제1캘리브래이션 저항부(110)와 동일하게 구성되며, 풀다운 캘리브래이션 저항부(130)는 풀다운 캘리브래이션 코드(NCODE<0:N>)를 입력받아 온/오프되는 다수의 풀다운저항을 포함해 구성된다.
제1캘리브래이션 저항부(110)는 ZQ노드에 연결된 외부저항(101)과 캘리브래이션 되면서 1차적인 캘리브래이션 코드(PCODE<0:N>)를 생성하기 위한 것이며, 제2캘리브래이션 저항부(130)는 제1캘리브래이션 저항부(110)를 통해 생성된 캘리브래이션 코드(PCODE<0:N>)를 이용하여 두번째의 캘리브래이션 코드(NCODE<0:N>)를 생성하기 위한 것이다. 그리고 그 과정에서 제1캘리브래이션 저항부(110)와 동일한 저항값을 갖게 되는 더미 캘리브래이션 저항부(120)가 사용된다.
그 동작을 보면, 비교기(comparator)(103)는 ZQ핀(ZQ노드의 칩 외부)에 연결 된 외부저항(101)(일반적으로 240Ω)과 제1캘리브래이션 저항부(110)를 연결하여 생성되는 ZQ노드의 전압과 내부의 기준전압 발생기(102)에서 생성되는 기준전압(VREF, 일반적으로 VDDQ/2로 설정됨)을 비교하여 업/다운(UP/DOWN) 신호를 생성한다.
풀업카운터(105)는 상기 업/다운 신호를 받아서 이진코드(PCODE<0:N>)를 생성하는데, 생성된 이진코드(PCODE<0:N>)로 제1캘리브래이션 저항부(110)의 병렬로 연결된 저항들을 온/오프하여 저항값을 조정한다. 조정된 제1캘리브래이션 저항부(110)의 저항값은 다시 ZQ노드의 전압에 영향을 주고 상기한 바와 같은 동작이 반복된다. 즉, 제1캘리브래이션 저항부(110)의 전체 저항값이 외부저항(101)(일반적으로 240Ω)의 저항값과 같아지도록 제1캘리브래이션 저항부(110)가 캘리브래이션(calibration) 된다.(풀업 캘리브래이션)
상술한 풀업 캘리브래이션 과정 중에 생성되는 이진코드(PCODE<0:N>, 풀업 캘리브래이션 코드)는 더미 캘리브래이션 저항부(120)에 입력되어 풀업 캘리브래이션 저항부(120)의 전체 저항값을 결정하게 된다(제1캘리브래이션 저항부, 외부저항과 동일한 저항값을 갖는다). 이제 풀다운 캘리브래이션 동작이 시작되는데 풀업 캘리브래이션의 경우와 비슷하게, 비교기(104)와 풀다운카운터(106)를 사용하여 a노드의 전압이 기준전압(VREF)과 같아지도록, 즉 제2캘리브래이션 저항부(130)의 전체 저항값이 더미 캘리브래이션 저항부(120)의 전체 저항값과 같아지도록 캘리브래이션 된다.(풀다운 캘리브래이션)
상술한 ZQ캘리브래이션(풀업 및 풀다운 캘리브래이션)의 결과로 생성된 이진 코드들(PCODE<0:N>, NCODE<0:N>)은, 도 1의 캘리브래이션 회로의 풀업 및 풀다운 캘리브래이션 저항부와 동일하게 레이아웃 되어있는 입/출력 패드 측의 풀업 및 풀다운저항(터미네이션 저항)에 입력되어 온 다이 터미네이션 장치의 저항값을 결정하게 된다.(메모리장치의 경우에는 DQ패드 측에 있는 풀업 및 풀다운 터미네이션 저항값을 결정)
참고로, 상술한 종래기술에는 풀업 및 풀다운 캘리브래이션을 모두 실시해 풀업 캘리브래이션 코드(PCODE<0:N>)와 풀다운 캘리브래이션 코드(NCODE<0:N>)를 생성해 온 다이 터미네이션 장치의 풀업 터미네이션 저항부와 풀다운 터미내이션 저항부의 저항값을 결정하는 경우에 대해 설명했지만, 온 다이 터미네이션 장치에서 항상 풀업 터미네이션 저항부와 풀다운 터미네이션 저항부 모두를 구비하고 있는 것은 아니다. 예를 들어, 반도체 메모리장치의 경우에는 출력드라이버 측에는 풀업 터미네이션 저항부와 풀다운 터미네이션 저항부를 모두 사용하고 있지만, 입력버퍼 측에는 풀업 터미네이션 저항부만을 사용하고 있다.
따라서 온 다이 터미네이션 장치가 입/출력패드 측에 풀업 터미네이션 저항부만으로 구성된 경우에는, 도 1의 캘리브래이션 회로에서도, 풀업 캘리브래이션 코드(PCODE<0:N>)를 생성하기 위한 부분인 풀업 캘리브래이션 저항부(110), 카운터(105), 비교기(103)만으로 구성되면 된다. 그리고 그때의 동작은 상술한 풀업 캘리브래이션 과정과 동일하다.
도 2는 온 다이 터미네이션 장치가 반도체 메모리장치에 적용된 예를 도시한 것으로, 도 1의 캘리브래이션 회로에서 생성한 캘리브래이션 코드(PCODE<0:N>, NCODE<0:N>)를 이용해 출력드라이버의 터미네이션 저항값을 결정하는 것을 나타내는 도면이다. 즉, 온 다이 터미네이션 장치의 캘리브래이션 회로가 도 1이 되고, 온 다이 터미네이션 장치의 터미네이션 회로가 출력드라이버(도 2)가 되는 예를 도시하였다.
출력드라이버(output driver)는 반도체 메모리장치에서 데이터를 출력하는 곳으로 도면과 같이, 업/다운에 구비된 프리드라이버(pre-driver)(210, 220)와 데이터를 출력하기 위한 풀업 터미네이션 저항부(230)와 풀다운 터미네이션 저항부(240)를 포함하여 구성된다.
그 동작을 간략히 보면, 업/다운에 구비된 프리드라이버(210, 220)는 풀업 터미네이션 저항부(230)와 풀다운 터미네이션 저항부(240)를 각각 제어하는데, '하이'데이터를 출력할 때는 풀업 터미네이션 저항부(230)가 턴온되어 데이터 핀(DQ)을 '하이'상태로 만들고, '로우'데이터를 출력할 때는 풀다운 터미네이션 저항부(240)가 턴온되어 데이터 핀(DQ)을 '로우' 상태로 만든다. 즉, 풀업 또는 풀다운으로 터미네이션을 시켜서 '하이'또는 '로우'의 데이터를 출력한다.
이때 턴온되는 풀업 터미네이션 저항부(230)와 풀다운 터미네이션 저항부(240) 내의 저항의 갯수는 풀업 캘리브래이션 코드(PCODE<0:N>)와 풀다운 캘리브래이션 코드(NCODE<0:N>)에 의해 결정된다. 즉, 풀업 터미네이션 저항부(230)를 턴온하는지 풀다운 터미네이션 저항부(240)를 턴온하는지의 여부는 출력하는 데이터의 논리상태에 따라 결정되지만, 턴온되는 터미네이션 저항부(230, 240) 내의 저항 하나하나의 온/오프는 캘리브래이션 코드(PCODE<0:N>, NCODE<0:N>)에 의해 결정된 다.
참고로, 풀업 터미네이션 저항부(230)와 풀다운 터미네이션 저항부(230)의 타겟(target) 값은 반드시 캘리브래이션 저항부(도 1의 110, 120, 130)의 저항값(240Ω)과 동일한 것이 아니라 240Ω의 1/2 또는 1/4인 120Ω, 60Ω 등의 값을 가질 수도 있다. 도면의 프리드라이버(210, 220)로 입력되는 DQp_CTRL, DQn_CTRL은 프리드라이버(210, 220)로 입력되는 여러 제어신호들을 묶어서 나타낸 것이다.
상술한 온 다이 터미네이션 장치의 ZQ캘리브래이션 동작은 캘리브래이션 저항들(도 1의 110, 120, 130)과 터미네이션 저항들(230. 240) 간에 미스매치(mismatch)가 없고 일정비로 저항값을 크게하거나 작게 할 수 있다는 가정에 근거한다.
그러나 프로세스 오차(process variation) 등에 의해 각 저항들간에 미스매치가 존재하며, 캘리브래이션 회로 내의 비교기의 오프셋, 전원전압의 노이즈(noise), 라인로딩(line loading), 패드(pad) 및 패키지(package) 저항 등 여러 요인에 의해 터미네이션 저항은 목표값을 가지지 못하게 될 수 있다. 터미네이션 저항이 본래 목표로 하는 저항값을 갖지 못하면 입/출력 데이터의 왜곡이 발생할 수 있다. 따라서 이러한 오차를 보정하는 것이 가능한 온 다이 터미네이션 장치가 요구된다.
본 발명은 상술한 종래기술의 문제점을 해결하기 위하여 제안된 것으로, 온 다이 터미네이션 장치의 캘리브래이션 회로에서 생성된 캘리브래이션 코드에 변경을 가해 온 다이 터미네이션 장치의 오차를 보정 하는데 그 목적이 있다.
상기한 목적을 달성하기 위한 본 발명의 일실시예에 따른 온 다이 터미네이션 장치의 캘리브래이션 회로는, 제1노드의 전압과 기준전압에 응답하여 터미네이션 저항값의 결정을 위한 캘리브래이션 코드를 생성하는 코드생성부; 상기 캘리브래이션 코드에 응답하여 내부의 저항들이 온/오프 되며, 상기 제1노드에 연결된 캘리브래이션 저항부; 및 상기 캘리브래이션 저항부에 병렬로 연결되어 셋팅값에 따라 변하는 저항값을 갖는 가변저항부를 포함한다.
또한, 본 발명의 다른 실시예에 따른 온 다이 터미네이션 장치의 캘리브래이션 회로는, 제1노드의 전압과 기준전압에 응답하여 제1캘리브래이션 코드를 제2노드의 전압과 기준전압에 응답하여 제2캘리브래이션 코드를 생성하는 코드생성부; 상기 제1캘리브래이션 코드에 응답하여 내부의 저항들이 온/오프되며, 상기 제1노드에 연결된 제1캘리브래이션 저항부; 상기 제1캘리브래이션 저항부에 병렬로 연결되어 셋팅값에 따라 변하는 저항값을 갖는 제1가변저항부; 상기 제2캘리브래이션 코드에 응답하여 내부의 저항들이 온/오프되며, 상기 제2노드에 연결된 제2캘리브 래이션 저항부; 및 상기 제2캘리브래이션 저항부에 병렬로 연결되어 셋팅값에 따라 변하는 저항값을 갖는 제2가변저항부를 포함한다.
즉, 셋팅값에 따라 가변저항부의 저항값을 변경함으로서 온 다이 터미네이션 장치의 오차를 보정한다.
본 발명은, 가변저항부의 셋팅값을 변경함으로써 캘리브래이션 코드를 쉽게 변경 가능하게 해준다. 따라서 온 다이 터미네이션 장치의 목표 저항값과 실제 터미네이션 저항값 사이에 오차가 발생한 경우 이를 쉽게 보정할 수 있다는 장점이 있다.
따라서 임피던스 미스매칭에 의한 데이터 왜곡 등의 현상을 쉽게 방지하는 것이 가능하다는 효과가 있다.
이하 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있도록 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 3은 본 발명의 일실시예에 따른 온 다이 터미네이션 장치의 캘리브래이션 회로 구성도이다.
도 3의 실시예는 캘리브래이션 회로가 하나의 캘리브래이션 코드를 생성하는 경우를 도시한 것으로 이러한 경우, 캘리브래이션 회로는, 제1노드(ZQ)의 전압과 기준전압(VREF: 일반적으로 1/2 VDDQ)에 응답하여 터미네이션 저항값의 결정을 위한 캘리브래이션 코드(PCODE<0:N>)를 생성하는 코드생성부(310); 캘리브래이션 코드(PCODE<0:N>)에 응답하여 내부의 저항들이 온/오프 되며, 제1노드(ZQ)에 연결된 캘리브래이션 저항부(320); 및 캘리브래이션 저항부(320)에 병렬로 연결되어 셋팅(setting)값에 따라 변하는 저항값을 갖는 가변저항부(330)를 포함하여 구성된다.
코드생성부(310)는 종래와 마찬가지로 제1노드(ZQ)의 전압과 기준전압(VREF)을 비교하는 비교기(311)와 비교기(311)의 비교결과에 따라 캘리브래이션 코드(PCODE<0:N>)를 카운팅하는 카운터(312)를 포함하여 구성될 수 있다. 또한, 캘리브래이션 저항부(320)도 종래와 마찬가지로 캘리브래이션 코드(PCODE<0:N>)에 따라 온/오프되며 제1노드(ZQ)의 전압을 변화시킨다.
가변저항부(330)는 본 발명에서 새로 추가된 부분으로 캘리브래이션 저항부(320)에 병렬로 연결되며, 셋팅값에 따라 자신의 저항값이 결정된다. 캘리브래이션 동작은 제1노드(ZQ)의 전압이 기준전압(VREF)과 같아지도록 캘리브래이션 코드(PCODE<0:N>)를 생성하는 동작이며, 종래에는 캘리브래이션 동작이 끝나면 캘리브래이션 저항부(320)의 저항값=외부저항(301)의 저항값이 되었다.
그러나 본 발명에서는 가변저항부(330)가 추가되었기 때문에, 캘리브래이션 동작이 끝나면 캘리브래이션 저항부(320)의 저항값+가변저항부의 저항값(330)(병렬 저항의 합을 의미)=외부저항(301)의 저항값이 된다. 따라서 캘리브래이션 코 드(PCODE<0:N>)도 가변저항부(330)가 없을 때와는 다르게 생성되게 된다. 이는 가변저항부(330)의 저항값을 변경함으로써 캘리브래이션 코드(PCODE<0:N>)에 변경을 가할 수 있게 된다는 것을 의미하며, 이를 통해 온 다이 터미네이션 장치의 오차를 보정할 수 있게 된다.
가변저항부(330)는 퓨즈의 컷팅 여부에 응답하여 신호를 출력하는 하나 이상의 퓨즈회로(331)와, 퓨즈회로(331)의 출력신호에 응답하여 온/오프되는 하나 이상의 저항(332)을 포함하여 구성될 수 있다. 기본적으로 가변저항부(330)의 셋팅값은 퓨즈의 컷팅여부에 의해 결정되며, 테스트모드 신호(TM_UP)에 응답하여 결정되게 할 수도 있다. 퓨즈는 일단 컷팅하면 다시 되돌리는 것이 불가능하기 때문에 먼저 테스트모드 신호(TM_UP)를 인가하여 셋팅값을 적용해 보고, 알맞은 셋팅값이 정해진 후 퓨즈를 컷팅하는 것이 바람직하다. 퓨즈회로(331)와 저항(332)의 갯수는 설계에 따라 변경될 수 있다. 퓨즈회로(331)와 저항(332)을 하나씩만 구비하더라도 온 다이 터미네이션 장치의 오차를 보정하는 것은 가능하지만, 퓨즈회로(331)와 저항(332)의 갯수가 늘어날수록 가변저항부(330)의 저항값을 미세히게 조정하는 것이 가능하다. 퓨즈회로(331)에 대한 보다 상세한 설명은 후술하기로 한다.
도 3에서는 캘리브래이션 회로가 생성하는 캘리브래이션 코드로 풀업 캘리브래이션 코드(PCODE<0:N>)를 예시하고 있다. 도 3과 같이 캘리브래이션 회로가 하나의 캘리브래이션 코드를 생성하는 경우, 생성되는 캘리브래이션 코드는 항상 풀업 캘리브래이션 코드(PCODE<0:N>)인 것이 아니며, 풀다운 캘리브래이션 코드(NCODE<0:N>)일 수도 있다. 그리고 그런 경우에는 도 3과 달리 외부저항(301)이 풀업저항으로서 연결되어야 할 것이고, 캘리브래이션 저항부(320)와 가변저항부(330)는 풀다운 저항으로 구성되어야 할 것이다.
도 4는 본 발명의 다른 실시예에 따른 온 다이 터미네이션 장치의 캘리브래이션 회로의 구성도이다.
도 4의 실시예는 캘리브래이션 회로가 두 개의 캘리브래이션 코드(PCODE<0:N>, NCODE<0:N>)를 생성하는 경우를 도시한 것으로 이러한 경우, 캘리브래이션 회로는, 제1노드(ZQ)의 전압과 기준전압(VREF)에 응답하여 제1캘리브래이션 코드(PCODE<0:N>)를 제2노드(a)의 전압과 기준전압(VREF)에 응답하여 제2캘리브래이션 코드(NCODE<0:N>)를 생성하는 코드생성부(410); 제1캘리브래이션 코드(PCODE<0:N>)에 응답하여 내부의 저항들이 온/오프되며, 제1노드(ZQ)에 연결된 제1캘리브래이션 저항부(420); 제1캘리브래이션 저항부(420)에 병렬로 연결되어 셋팅값에 따라 변하는 저항값을 갖는 제1가변저항부(430); 제2캘리브래이션 코드(NCODE<0:N>)에 응답하여 내부의 저항들이 온/오프되며, 제2노드(a)에 연결된 제2캘리브래이션 저항부(450); 및 제2캘리브래이션 저항부(450)에 병렬로 연결되어 셋팅값에 따라 변하는 저항값을 갖는 제2가변저항부(460)를 포함하여 구성된다. 그리고 제1캘리브래이션 코드(PCODE<0:N>)를 바탕으로 제2캘리브래이션 코드(NCODE<0:N>)를 생성할 수 있게 하는, 제1캘리브래이션 저항부(430)와 동일하게 구성된 더미 캘리브래이션 저항부(440)를 더 포함한다.
코드생성부(410)는 종래의 코드생성부와 마찬가지로, 제1노드(ZQ)의 전압과 기준전압(VREF)을 비교하는 제1비교기(411); 제1비교기(411)의 비교결과에 응답하 여 제1캘리브래이션 코드(PCODE<0:N>)를 카운팅하는 제1카운터412); 제2노드(a)의 전압과 기준전압(VREF)을 비교하는 제2비교기(413); 및 제2비교기(413)의 비교결과에 응답하여 제2캘리브래이션 코드(NCODE<0:N>)를 카운팅하는 제2카운터(414)를 포함하여 구성될 수 있다.
제1캘리브래이션 저항부(420), 더미 캘리브래이션 저항부(440), 제2캘리브래이션 저항부(450) 역시 종래와 마찬가지로 각각 자신에 해당하는 캘리브래이션 코드(PCODE<0:N>, NCODE<0:N>)를 입력받아 제1노드(ZQ) 또는 제2노드(a)의 전압을 변화시킨다.
제1가변저항부(430)는 도 3의 가변저항부(330)와 동일하게, 퓨즈의 컷팅 여부에 응답하여 신호를 출력하는 하나 이상의 퓨즈회로(431)와, 퓨즈회로(431)의 출력신호에 응답하여 온/오프되는 하나 이상의 저항(432)을 포함하여 구성될 수 있다. 따라서 기본적으로 가변저항부(430)의 셋팅값은 퓨즈의 컷팅여부에 의해 결정되며, 테스트모드 신호(TM_UP)에 응답하여 결정되게 할 수도 있다. 퓨즈는 일단 컷팅하면 다시 되돌리는 것이 불가능하기 때문에 먼저 테스트모드 신호(TM_UP)를 인가하여 셋팅값을 적용해 보고, 알맞은 셋팅값이 정해진 후 퓨즈를 컷팅하는 것이 바람직하다. 이러한 제1가변저항부(430)의 저항값을 퓨즈 또는 테스트모드 신호(TM_UP)에 의해 변경시킴으로서 제1캘리브래이션 코드(PCODE<0:N>)를 변경시키는 것이 가능하며, 이러한 변경으로 온 다이 터미네이션 장치의 오차를 보정할 수 있다.
제2가변저항부(460) 역시 제1가변저항부(430)와 마찬가지로 퓨즈의 컷팅 여 부에 응답하여 신호를 출력하는 하나 이상의 퓨즈회로(461)와, 퓨즈회로(461)의 출력신호에 응답하여 온/오프되는 하나 이상의 저항(462)을 포함하여 구성될 수 있다. 다만, 제2가변저항부(460) 내의 저항은 제1가변저항부(430) 내의 저항과는 달리 게이트에 퓨즈회로(461)의 출력신호를 인가받는 NMOS트랜지스터의 제어를 받아 온/오프되므로 신호의 극성만 제1가변저항부(430)와 반대로 되게 설계하면 된다.
제2가변저항부(460)의 저항값 역시 내부의 퓨즈 또는 테스트모드 신호(TM_DN)에 변경하는 것이 가능하다. 제2가변저항부(460)의 저항값을 변경함으로서 제2캘리브래이션 코드(NCODE<0:N>)를 변경시키는 것이 가능하며 이러한 변경으로 온 다이 터미네이션 장치의 오차를 보정할 수 있다.
비록 도면에는 제1캘리브래이션 코드는 풀업 캘리브래이션 코드(PCODE<0:N>)로 도시되어 있고, 제2캘리브래이션 코드는 풀다운 캘리브래이션 코드(NCODE<0:N>)로 도시되어 있지만, 이는 서로 바뀔 수가 있다. 예를 들어 제1캘리브래이션 코드가 풀다운 캘리브래이션 코드(NCODE<0:N>)이고 제2캘리브래이션 코드가 풀업 캘리브래이션 코드(PCODE<0:N>)인 경우, 도면과 달리 외부저항(401)은 풀업저항으로, 제1캘리브래이션 저항부(420)와 제1가변저항부(430)와 더미 캘리브래이션 저항부(440)는 풀다운저항으로, 제2캘리브래이션 저항부(450)와 제2가변저항부(460)는 풀업저항으로 변경하여 설계하면 된다. 그러면 외부저항(401)과 캘리브래이션 되면서 제1캘리브래이션 코드가 되는 풀다운 캘리브래이션 코드(NCODE<0:N>)가 먼저 생성되고, 이를 바탕으로 제2캘리브래이션 코드가 되는 풀업 캘리브래이션 코드(PCODE<0:N>)가 생성될 수 있다.
도 5는 도 3의 가변저항부(330)와 도 4의 제1가변저항부(430)의 퓨즈회로(331, 431)의 일실시예 구성도이다.
도면의 PWRUPb는 파워업 신호를 나타내며, 전원전압이 안정화되기 전까지는 '하이'레벨을 유지하다 전원전압이 안정화되면 '로우'레벨로 떨어지는 신호이다.
먼저 테스트모드 신호(TM_UP)가 디스에이블 되었을 때의 동작을 본다. 퓨즈(501)가 컷팅되지 않으면 A노드가 '하이'레벨을 유지하기 때문에 퓨즈회로에서 '하이'신호가 출력되어 저항(332, 432)을 오프시킨다. 그러나 퓨즈(501)가 컷팅되는 경우 A노드는 '하이'레벨을 유지하지 못하고 파워업 신호(PWRUPb)에 의해 '로우'레벨로 떨어지고 퓨즈회로에서는 '로우'신호가 출력되어 저항(332, 432)을 온 시킨다.
테스트모드 신호(TM_UP)가 인에이블 되는 경우, 퓨즈회로(331.431)는 퓨즈(501)의 컷팅 여부와 상관없이 항상 '로우'신호를 출력하여 저항(332, 432)을 온 시킨다. 상술한 바와 같이, 테스트모드 신호(TM_UP)는 퓨즈의 컷팅 이전에 세팅값을 적용해 보기 위해 사용될 수 있다.
도 6은 도 4의 제2가변저항부(460)의 퓨즈회로(461)의 일실시예 구성도이다.
기본적으로 도 5의 퓨즈회로와 동일하지만 퓨즈회로의 출력단에 인버터가 하나 추가되었다. 따라서 동일 조건일 때, 도 5와는 반대 극성의 신호를 출력하게 된다. 이는 도 5의 퓨즈회로(331, 431)의 출력신호는 PMOS트랜지스터의 게이트로 입력되지만, 도 6의 퓨즈회로(461)의 출력신호는 NMOS트랜지스터의 게이트로 입력되기 때문이다.
본 발명의 기술사상은 상기 바람직한 일실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술사상의 범위 내에서 다양한 실시예가 가능함을 알 수 있을 것이다.
도 1은 종래의 온 다이 터미네이션 장치에서 ZQ캘리브래이션 동작을 수행하는 캘리브래이션 회로의 구성도.
도 2는 온 다이 터미네이션 장치가 반도체 메모리장치에 적용된 예를 도시한 도면.
도 3은 본 발명의 일실시예에 따른 온 다이 터미네이션 장치의 캘리브래이션 회로 구성도.
도 4는 본 발명의 다른 실시예에 따른 온 다이 터미네이션 장치의 캘리브래이션 회로의 구성도.
도 5는 도 3의 가변저항부(330)와 도 4의 제1가변저항부(430)의 퓨즈회로(331, 431)의 일실시예 구성도.
도 6은 도 4의 제2가변저항부(460)의 퓨즈회로(461)의 일실시예 구성도.
*도면의 주요 부분에 대한 부호의 설명
310: 코드생성부 320: 캘리브래이션 저항부
330: 가변저항부

Claims (18)

  1. 제1노드의 전압과 기준전압에 응답하여 터미네이션 저항값의 결정을 위한 캘리브래이션 코드를 생성하는 코드생성부;
    상기 캘리브래이션 코드에 응답하여 내부의 저항들이 온/오프 되며, 상기 제1노드에 연결된 캘리브래이션 저항부; 및
    상기 캘리브래이션 저항부에 병렬로 연결되어 셋팅값에 따라 변하는 저항값을 갖는 가변저항부
    를 포함하는 온 다이 터미네이션 장치의 캘리브래이션 회로.
  2. 제 1항에 있어서,
    상기 가변저항부는,
    하나 이상의 퓨즈를 포함하며, 상기 셋팅값은 상기 퓨즈의 컷팅 여부에 의해 결정되는 것을 특징으로 하는 온 다이 터미네이션 장치의 캘리브래이션 회로.
  3. 제 1항에 있어서,
    상기 가변저항부는,
    하나 이상의 퓨즈를 포함하며, 상기 셋팅값은 상기 퓨즈의 컷팅 여부 또는 입력되는 테스트모드 신호에 의해 결정되는 것을 특징으로 하는 온 다이 터미네이션 장치의 캘리브래이션 회로.
  4. 제 1항에 있어서,
    상기 가변저항부는,
    퓨즈의 컷팅 여부에 응답하여 신호를 출력하는 퓨즈회로; 및
    상기 퓨즈회로의 출력신호에 응답하여 온/오프되는 저항
    을 포함하는 것을 특징으로 하는 온 다이 터미네이션 장치의 캘리브래이션 회로.
  5. 제 4항에 있어서,
    상기 가변저항부는,
    상기 퓨즈회로와 상기 저항을 복수개씩 구비하는 것을 특징으로 하는 온 다이 터미네이션 장치의 캘리브래이션 회로.
  6. 제 4항에 있어서,
    상기 퓨즈회로는,
    테스트모드 신호를 입력받으며, 상기 테스트모드 신호가 인에이블 되면 상기 퓨즈의 컷팅 여부와 무관하게 특정 논리의 신호를 출력하는 것을 특징으로 하는 온 다이 터미네이션 장치의 캘리브래이션 회로.
  7. 제 1항에 있어서,
    상기 제1노드는,
    캘리브래이션용 외부저항이 연결되는 ZQ노드인 것을 특징으로 하는 온 다이 터미네이션 장치의 캘리브래이션 회로.
  8. 제 1항에 있어서,
    상기 코드생성부는,
    상기 제1노드와 상기 기준전압을 비교하는 비교기; 및
    상기 비교기의 비교결과에 응답하여 상기 캘리브래이션 코드를 카운트하는 카운터
    를 포함하는 것을 특징으로 하는 온 다이 터미네이션 장치의 캘리브래이션 회로.
  9. 제1노드의 전압과 기준전압에 응답하여 제1캘리브래이션 코드를, 제2노드의 전압과 기준전압에 응답하여 제2캘리브래이션 코드를 생성하는 코드생성부;
    상기 제1캘리브래이션 코드에 응답하여 내부의 저항들이 온/오프되며, 상기 제1노드에 연결된 제1캘리브래이션 저항부;
    상기 제1캘리브래이션 저항부에 병렬로 연결되어 셋팅값에 따라 변하는 저항값을 갖는 제1가변저항부;
    상기 제2캘리브래이션 코드에 응답하여 내부의 저항들이 온/오프되며, 상기 제2노드에 연결된 제2캘리브래이션 저항부; 및
    상기 제2캘리브래이션 저항부에 병렬로 연결되어 셋팅값에 따라 변하는 저항값을 갖는 제2가변저항부
    를 포함하는 온 다이 터미네이션 장치의 캘리브래이션 회로.
  10. 제 9항에 있어서,
    상기 제1가변저항부와 상기 제2가변저항부는 각각 하나 이상의 퓨즈를 포함하며,
    상기 제1가변저항부와 상기 제2가변저항부 각각에 대한 상기 세팅값은,
    상기 제1가변저항부와 상기 제2가변저항부 각각의 내부에 구비된 상기 퓨즈의 컷팅 여부에 의해 결정되는 것을 특징으로 하는 온 다이 터미네이션 장치의 캘리브래이션 회로.
  11. 제 9항에 있어서,
    상기 제1가변저항부와 상기 제2가변저항부 각각은,
    퓨즈의 컷팅 여부에 응답하여 신호를 출력하는 퓨즈회로; 및
    상기 퓨즈회로의 출력신호에 응답하여 온/오프되는 저항
    을 포함하는 것을 특징으로 하는 온 다이 터미네이션 장치의 캘리브래이션 회로.
  12. 제 11항에 있어서,
    상기 제1가변저항부와 상기 제2가변저항부 각각은,
    상기 퓨즈회로와 상기 저항을 복수개씩 구비하는 것을 특징으로 하는 온 다이 터미네이션 장치의 캘리브래이션 회로.
  13. 제 11항에 있어서,
    상기 제1가변저항부와 상기 제2가변저항부 각각의 상기 퓨즈회로는,
    자신에게 배정된 테스트모드신호를 입력받으며, 상기 테스트모드 신호가 인에이블 되면 상기 퓨즈의 컷팅 여부와 무관하게 특정 논리의 신호를 출력하는 것을 특징으로 하는 온 다이 터미네이션 장치의 캘리브래이션 회로.
  14. 제 9항에 있어서,
    상기 제1캘리브래이션 코드는 풀업 터미네이션 저항값의 결정을 위한 풀업 캘리브래이션 코드이며,
    상기 제2캘리브래이션 코드는 풀다운 터미네이션 저항값의 결정을 위한 풀다운 캘리브래이션 코드인 것을 특징으로 하는 온 다이 터미네이션 장치의 캘리브래이션 회로.
  15. 제 14항에 있어서,
    상기 제1노드는 캘리브래이션용 외부저항이 연결되는 ZQ노드인 것을 특징으로 하는 온 다이 터미네이션 장치의 캘리브래이션 회로.
  16. 제 9항에 있어서,
    상기 캘리브래이션 회로는,
    상기 제2노드에 연결되며, 상기 제1캘리브래이션 저항부와 동일하게 구성된 더미 캘리브래이션 저항부를 더 포함하는 것을 특징으로 하는 온 다이 터미네이션 장치의 캘리브래이션 회로.
  17. 제 9항에 있어서,
    상기 코드생성부는,
    상기 제1노드의 전압과 상기 기준전압을 비교하는 제1비교기;
    상기 제1비교기의 비교결과에 응답하여 상기 제1캘리브래이션 코드를 카운팅하는 제1카운터;
    상기 제2노드의 전압과 상기 기준전압을 비교하는 제2비교기; 및
    상기 제2비교기의 비교결과에 응답하여 상기 제2캘리브래이션 코드를 카운팅하는 제2카운터
    를 포함하는 것을 특징으로 하는 온 다이 터미네이션 장치의 캘리브래이션 회로.
  18. 제 9항에 있어서,
    상기 캘리브래이션 회로는,
    반도체 메모리장치에 적용되며 상기 제1캘리브래이션 코드와 상기 제2캘리브래이션 코드는 상기 반도체 메모리장치의 출력드라이버의 터미네이션 저항값을 결정하는 것을 특징으로 하는 온 다이 터미네이션 장치의 캘리브래이션 회로.
KR1020070087070A 2007-08-29 2007-08-29 온 다이 터미네이션 장치의 캘리브래이션 회로 Expired - Fee Related KR100886644B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020070087070A KR100886644B1 (ko) 2007-08-29 2007-08-29 온 다이 터미네이션 장치의 캘리브래이션 회로
US11/967,720 US7884637B2 (en) 2007-08-29 2007-12-31 Calibration circuit and semiconductor memory device with the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070087070A KR100886644B1 (ko) 2007-08-29 2007-08-29 온 다이 터미네이션 장치의 캘리브래이션 회로

Publications (1)

Publication Number Publication Date
KR100886644B1 true KR100886644B1 (ko) 2009-03-04

Family

ID=40407246

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070087070A Expired - Fee Related KR100886644B1 (ko) 2007-08-29 2007-08-29 온 다이 터미네이션 장치의 캘리브래이션 회로

Country Status (2)

Country Link
US (1) US7884637B2 (ko)
KR (1) KR100886644B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101839881B1 (ko) 2011-11-08 2018-03-20 에스케이하이닉스 주식회사 임피던스 조절회로 및 이를 포함하는 반도체 장치

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013085078A (ja) * 2011-10-07 2013-05-09 Elpida Memory Inc 半導体装置及びこれを備える半導体モジュール
US9111603B1 (en) 2012-02-29 2015-08-18 Altera Corporation Systems and methods for memory controller reference voltage calibration
WO2014137636A1 (en) * 2013-03-06 2014-09-12 The General Hospital Corporation System and method for non-invasive determination of cardiac activation patterns
KR102070619B1 (ko) 2013-03-13 2020-01-30 삼성전자주식회사 온다이 터미네이션 회로, 이를 포함하는 반도체 장치 및 온다이 터미네이션 방법
KR102185284B1 (ko) 2013-12-12 2020-12-01 삼성전자 주식회사 온 다이 터미네이션 저항들의 부정합을 보상하는 버퍼 회로, 반도체 장치 반도체 장치의 동작방법
KR20170075103A (ko) * 2015-12-22 2017-07-03 삼성전자주식회사 온 다이 터미네이션 회로를 포함하는 메모리 모듈 및 그것의 온 다이 터미네이션 제어 방법
KR102679069B1 (ko) * 2016-10-05 2024-07-02 에스케이하이닉스 주식회사 캘리브레이션 회로를 사용하는 출력 회로 및 이를 포함하는 반도체 장치 및 시스템
KR20190036259A (ko) * 2017-09-27 2019-04-04 에스케이하이닉스 주식회사 캘리브레이션 회로를 이용하는 전송 장치, 이를 포함하는 반도체 장치 및 시스템
CN112953537B (zh) * 2021-02-05 2022-02-15 中国电子科技集团公司第五十八研究所 电流舵dac的熔丝校准单元电路
US12081212B2 (en) * 2022-11-18 2024-09-03 Nxp Usa, Inc. Redriver and resistive termination unit for a redriver

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050104236A (ko) * 2004-04-28 2005-11-02 주식회사 하이닉스반도체 온 다이 터미네이션의 종단 전압 조절 장치
KR20070008245A (ko) * 2005-07-13 2007-01-17 삼성전자주식회사 저전압 차동 신호 수신기 및 그 종단 저항값 설정 방법

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5606275A (en) * 1995-09-05 1997-02-25 Motorola, Inc. Buffer circuit having variable output impedance
JP3670563B2 (ja) * 2000-09-18 2005-07-13 株式会社東芝 半導体装置
KR100422451B1 (ko) * 2002-05-24 2004-03-11 삼성전자주식회사 온-다이 터미네이션 제어방법 및 그에 따른 제어회로
DE10245536B4 (de) * 2002-09-30 2005-02-03 Infineon Technologies Ag Kalibrieren von Halbleitereinrichtungen mittels einer gemeinsamen Kalibrierreferenz
JP2004320231A (ja) * 2003-04-14 2004-11-11 Renesas Technology Corp 半導体装置の出力回路
US6924660B2 (en) * 2003-09-08 2005-08-02 Rambus Inc. Calibration methods and circuits for optimized on-die termination
US6980020B2 (en) * 2003-12-19 2005-12-27 Rambus Inc. Calibration methods and circuits for optimized on-die termination
KR100604843B1 (ko) 2004-03-26 2006-07-31 삼성전자주식회사 온-다이 종단 회로를 구비한 메모리 모듈 및 그 제어 방법
KR100532972B1 (ko) * 2004-04-28 2005-12-01 주식회사 하이닉스반도체 온 다이 터미네이션 임피던스 조절 장치
KR100670702B1 (ko) 2004-10-30 2007-01-17 주식회사 하이닉스반도체 온다이 터미네이션 회로를 구비한 반도체 메모리 장치
US7268712B1 (en) * 2006-04-18 2007-09-11 Taiwan Semiconductor Manufacturing Co., Ltd. System and method for calibrating on-die components
US7514954B2 (en) * 2006-05-10 2009-04-07 Micron Technology, Inc. Method and apparatus for output driver calibration

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050104236A (ko) * 2004-04-28 2005-11-02 주식회사 하이닉스반도체 온 다이 터미네이션의 종단 전압 조절 장치
KR20070008245A (ko) * 2005-07-13 2007-01-17 삼성전자주식회사 저전압 차동 신호 수신기 및 그 종단 저항값 설정 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101839881B1 (ko) 2011-11-08 2018-03-20 에스케이하이닉스 주식회사 임피던스 조절회로 및 이를 포함하는 반도체 장치

Also Published As

Publication number Publication date
US7884637B2 (en) 2011-02-08
US20090059704A1 (en) 2009-03-05

Similar Documents

Publication Publication Date Title
KR100886644B1 (ko) 온 다이 터미네이션 장치의 캘리브래이션 회로
KR100879783B1 (ko) 온 다이 터미네이션 장치 및 이를 포함하는 반도체메모리장치
KR100879782B1 (ko) 온 다이 터미네이션 장치 및 이를 포함하는 반도체메모리장치
KR100853466B1 (ko) 온 다이 터미네이션 장치 및 이의 캘리브래이션 동작을빠르게 하기 위한 방법
KR100875673B1 (ko) 온 다이 터미네이션 장치 및 이의 캘리브래이션 방법
KR100904482B1 (ko) 온 다이 터미네이션 장치의 캘리브래이션 회로
KR100780646B1 (ko) 온 다이 터미네이션 장치 및 이를 포함하는 반도체장치.
US8508251B2 (en) Semiconductor devices having on-die termination structures for reducing current consumption and termination methods performed in the semiconductor devices
US8120381B2 (en) Impedance adjusting device
KR100820783B1 (ko) 미스매치를 줄인 온 다이 터미네이션 장치
US20100007375A1 (en) Termination resistance circuit
KR100870427B1 (ko) 온 다이 터미네이션 장치.
KR20130072042A (ko) 터미네이션 회로
KR100907929B1 (ko) 반도체 칩의 푸르브 테스트장치 및 테스트방법
KR20130072056A (ko) 임피던스 코드 생성 회로 및 이를 포함하는 반도체 장치
KR20090022043A (ko) 온 다이 터미네이션 장치의 캘리브래이션 회로
KR100968419B1 (ko) 병렬 저항 회로 및 이를 포함하는 온 다이 터미네이션장치, 반도체 메모리 장치
KR100838366B1 (ko) 오프셋 보상이 가능한 온 다이 터미네이션 장치의캘리브래이션 회로.
KR101175245B1 (ko) 임피던스 조절회로 및 이를 포함하는 집적회로 칩
KR100904466B1 (ko) 온 다이 터미네이션 장치의 터미네이션 회로
KR20090023833A (ko) 온 다이 터미네이션 장치
KR20100109143A (ko) 빠른 동작을 하는 캘리브래이션 회로

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20070829

PA0201 Request for examination
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20080826

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20090219

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20090225

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20090226

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20120126

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20120126

Start annual number: 4

End annual number: 4

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee