[go: up one dir, main page]

KR20110098677A - 다층 배선 기판 및 그 제조방법 - Google Patents

다층 배선 기판 및 그 제조방법 Download PDF

Info

Publication number
KR20110098677A
KR20110098677A KR1020110017191A KR20110017191A KR20110098677A KR 20110098677 A KR20110098677 A KR 20110098677A KR 1020110017191 A KR1020110017191 A KR 1020110017191A KR 20110017191 A KR20110017191 A KR 20110017191A KR 20110098677 A KR20110098677 A KR 20110098677A
Authority
KR
South Korea
Prior art keywords
layer
resin insulating
terminal portion
main surface
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
KR1020110017191A
Other languages
English (en)
Inventor
신노스케 마에다
다쿠야 도리이
데츠오 스즈키
사토시 히라노
Original Assignee
니혼도꾸슈도교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 니혼도꾸슈도교 가부시키가이샤 filed Critical 니혼도꾸슈도교 가부시키가이샤
Publication of KR20110098677A publication Critical patent/KR20110098677A/ko
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body (electrodes)
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body (electrodes) consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

다층 배선 기판은 적층 구조체의 제 1 주표면에 배열되는 다수의 제 1 주표면측 접속단자를 포함하며; 여기에서, 상기 다수의 제 1 주표면측 접속단자는 IC 칩 접속단자 및 수동소자 접속단자를 포함하고; 상기 IC 칩 접속단자는 최상측 외곽층의 수지 절연층 내에 형성된 개구부 내에 위치되며; 상기 수동소자 접속단자는 상기 수지 절연층 상에 형성되는 상부 단자부와, 상기 수지 절연층에서 상기 상부 단자부의 내부측 일부분에 형성되는 개구부 내에 위치되는 하부 단자부로 형성되고; 그리고, 상기 상부 단자부의 상면은 기준면보다 더욱 높고, 상기 IC 칩 접속단자의 상면과 상기 하부 단자부는 상기 기준면과 같거나 보다 낮은 높이로 된다.

Description

다층 배선 기판 및 그 제조방법{MULTILAYER WIRING SUBSTRATE AND METHOD OF MANUFACTURING THE SAME}
본 발명은 동일한 수지 절연재를 주체로 한 다수의 수지 절연층 및 다수의 도체층을 교호로 적층하여 다층화한 다층 적층 구조체를 가지는 한편으로, 양면에 빌드업 층들을 순차적으로 형성한 이른바 코어 기판을 갖지 않는 다층 배선기판, 및 이러한 다층 배선기판의 제조방법에 관한 것이다.
최근 수 년 동안, 컴퓨터의 마이크로 프로세서 등으로서 사용되는 반도체 집적 소자(IC칩)는 속도 및 기능에 있어서 더욱더 강화되고 있고, 따라서, IC칩은 단자의 개수가 증가하는 경향이 있으며, 단자 간의 피치가 좁아지는 경향이 있다. 일반적으로, IC칩의 저면에는 다수의 단자가 밀집되어 어레이 형상으로 배치되어 있다. 이러한 단자 군(群)은 마더보드 상의 단자 군에 플립칩 접속된다. 그러나, IC칩 측의 단자 군과 마더보드 측의 단자 군 사이에는 단자 간의 피치에 큰 차이가 있으므로, IC칩을 마더보드 상에 직접적으로 접속하는 것에 곤란을 겪고 있다. 그러므로, 통상은, IC칩 탑재용 배선기판 상에 탑재된 IC칩을 포함하는 반도체 패키지를 제작하고, 이 반도체 패키지를 마더보드 상에 탑재하는 방법이 채택된다.
이러한 종류의 패키지를 형성하는 IC칩 탑재용 배선기판으로서는, 코어기판의 표면 및 이면 양측에 빌드업층을 형성한 다층 배선기판이 실용화되어 있다. 이 다층 배선기판은 코어기판으로서 예를 들면 수지 함침 보강 섬유로 형성된 수지 기판(유리 에폭시 기판 등)이 사용되고 있다. 그리고, 강성을 갖는 이 코어기판의 표면 및 이면에 수지 절연층 및 도체층을 교호로 적층함으로써 빌드업층이 형성되어 있다. 즉, 이 다층 배선기판에 있어서, 상기 코어기판은 보강의 역할을 하고 있으며, 빌드업층에 비해서 매우 두껍게 형성되어 있다. 또한, 상기 코어기판에는 그의 표면 및 이면에 형성된 빌드업층 간의 전기적 도통을 도모하기 위하여 배선(구체적으로는, 스루홀 도체 등)이 관통 형성되어 있다.
근래에는 반도체 소자의 고속화에 수반하여, 사용되는 신호 주파수가 고주파 대역으로 되어 가고 있다. 이 경우, 코어기판을 관통하는 배선은 큰 인덕터로서 작용하여 고주파 신호의 전송 손실이나 회로 동작의 실패를 유발하여 고속 작동에 방해가 된다. 이러한 문제를 해결하기 위하여, 코어기판을 갖지 않는 다층 배선기판이 개시되어 있다(예를 들면, 특허문헌 1 참조). 상기 다층 배선기판에서는 비교적 두꺼운 코어기판을 생략함으로써 전체의 배선 길이를 짧게 하므로, 고주파 신호의 전송 손실이 저감되어, 반도체 집적회로소자를 고속으로 동작시키는 것이 가능하게 된다.
특허문헌 1 : 일본국 특허공개 제2009-117703호 공보
특허문헌 1에는, IC 칩의 접속단자 보다는 칩 캐패시터 등과 같은 수동소자의 접속단자가 IC 칩의 장착 표면 상에 형성되는 다층 배선 기판이 제시되어 있다. 즉, 다층 배선 기판에서 IC 칩의 장착 표면에는 각각 상이한 접속 대상을 갖는 여러 종류의 접속단자가 형성된다. 그리고, 여러 종류의 접속단자의 표면은 IC 칩의 장착 표면측의 최상측 외곽층에 존재하는 수지 절연층의 표면과 동일한 높이의 위치에 형성된다. 이처럼, 접속단자 각각을 상기 최상측 외곽층의 수지 절연층의 표면과 동일한 높이로 형성하면, 여러 종류의 요소들을 접속하는 데에 있어서 곤란함을 직면할 수 있다. 보다 상세히 말하자면, IC 칩의 접속단자 상부에 솔더볼을 사용하여 솔더 범프를 형성하는 경우, 상기 IC 칩의 접속단자 표면이 상기 수지 절연층의 표면과 동일한 높이로 되면, 상기 단자 상에 솔더볼을 배열하는 것이 곤란하다. 더욱이, 상기 칩 캐패시터를 수동소자의 접속단자에 솔더를 이용하여 접속하는 경우에는, 솔더 펠릿(solder pellet)이 단자의 상면에만 형성될 수 있기 때문에, 접속의 견고함이 부족될 수 있다.
본 발명은 상기한 과제에 감안하여 이루어진 것이다. 본 발명의 목적은 IC 칩과 수동소자를 정확하게 접속하기 위한 다층 배선 기판을 제공하는 것이다.
본 발명의 실례가 되는 제 1 양상에 의하면, 주요 요소로서 동일한 재료로 형성되는 다수의 수지 절연층 및 다수의 도체층을 교호로 적층함으로써 다층화한 적층 구조체; 상기 적층 구조체의 제 1 주표면에 배열되는 다수의 제 1 주표면측 접속단자; 및 상기 적층 구조체의 제 2 주표면에 배열되는 다수의 제 2 주표면측 접속단자;로 이루어지며, 여기에서, 상기 다수의 수지 절연층 내에는 다수의 도체층이 배열되어, 상기 제 1 주표면 또는 상기 제 2 주표면 중 어느 하나에 접근할수록 직경이 확대되는 비아 도체에 의하여 접속되고, 여기에서, 상기 다수의 제 1 주표면측 접속단자는 IC 칩을 접속 대상으로 하는 IC 칩 접속단자, 및 수동소자를 접속 대상으로 하며 상기 IC 칩 접속단자보다 면적이 더욱 큰 수동소자 접속단자를 포함하고; 상기 IC 칩 접속단자는 상기 적층 구조체의 제 1 주표면에 노출되는 최상측 외곽층의 수지 절연층 내에 형성된 개구부 내에 위치되며; 상기 수동소자 접속단자는 상기 최상측 외곽층의 수지 절연층 상에 형성되는 상부 단자부와, 상기 최상측 외곽층의 수지 절연층에서 상기 상부 단자부의 내부측 일부분에 형성되는 개구부 내에 위치되는 하부 단자부로 형성되고; 여기에서, 상기 최상측 외곽층의 수지 절연층의 표면은 기준면을 정의하며, 그리고 여기에서 상기 상부 단자부의 상면은 상기 기준면보다 더욱 높고, 상기 IC 칩 접속단자의 상면과 상기 하부 단자부는 상기 기준면과 같거나 보다 낮은 높이로 됨을 특징으로 하는, 다층 배선 기판이 제공된다.
본 발명의 실례가 되는 제 1 양상에 의하면, 주요 요소로서 동일한 수지 절연재로 형성되는 다수의 수지 절연층 및 다수의 도체층이 교호로 적층된, 코어 기판을 갖지 않는 코어리스 배선 기판으로서의 다층 배선 기판이 제공된다. 상기 다층 배선 기판에서, 제 1 주표면에는 그 상부에 2종의 접속단자, 즉, IC 칩 접속단자 및 상기 IC 칩 접속단자보다 면적이 더욱 넓은 수동소자 접속단자가 제공된다. 상기 수동소자 접속단자는 상부 단자 및 하부 단자로 형성되며, 상기 상부 단자는 상기 최상측 외곽층의 수지 절연층 상에 형성되고, 상기 하부 단자는 상기 최상측 외곽층의 수지 절연층의 다수의 부분들에 형성되는 개구부에 상응하는 위치에 배열된다. 또한, 상기 IC 칩의 접속단자는 상기 최상측 외곽층의 수지 절연층 내에 형성되는 각각의 개구부에 상응하는 위치에 배열된다. 이 경우, 상기 IC 칩의 접속단자의 상면 및 상기 수동소자의 접속단자의 하부 부분은 상기 최상측 외곽층의 수지 절연층의 표면(기준면)과 같거나 또는 보다 낮은 높이로 배열된다. 바람직하기로는, 상기 최상측 외곽층의 수지 절연층은 솔더 레지스트로서 기능하여, IC 칩 또는 수동소자를 접속하기 위한 솔더가 각각의 상기 접속단자 상에 정확하게 제공될 수 있도록 한다. 또한, 상기 수동소자의 접속단자에서, 다수의 개구부는 상기 상부 단자부의 내측에 형성되며, 각각의 상기 개구부는 솔더로 채워지므로, 상기 상부 단자부 및 상기 하부 단자부가 확실하게 전기적으로 접속될 수 있다. 이 경우, 상기 수동소자의 접속단자의 상부 단자부 및 하부 단자부는 솔더링에 의하여 3차원적으로 접속되며, 상기 수동소자는 상기 수동소자의 접속단자에 충분히 견고하게 접속될 수 있다. 또한, 상기 수동소자의 접속단자를 형성하는 상부 단자부는 상기 기준면보다 높은 위치에 배열된다. 즉, 상기 수동소자를 접속하기 위한 상기 수동소자의 접속단자(상부 단자부)의 상면은 상기 IC 칩의 접속단자의 상면보다 높은 위치에 배열된다. 상기 IC 칩의 접속단자 및 상기 수동소자의 접속단자를 이러한 방식으로 형성할 때, 상기 IC 칩 및 상기 수동소자는 상이한 높이를 갖는 위치에 배열되는 각각의 상기 접속단자에 정확하게 접속될 수 있다.
일실시형태에 의하면, 상기 상부 단자부는 상기 최상측 외곽층의 수지 절연층 상에 형성되는 구리층 및 상기 구리층의 구리 이외의 금속으로 형성되는 코팅 금속층을 포함한다. 상기 구리층은 상기 코팅 금속층보다 얇게 형성하는 것이 바람직하다. 이러한 방식으로, 상기 최상측 외곽층의 수지 절연층의 기준면에 비하여 상기 상부 단자부의 높이(돌출량)를 낮출 수 있고, 상기 상부 단자부 상의 솔더 프린트를 용이하게 수행할 수 있다. 이때에, 상기 상부 단자부를 높게 형성하면, 상기 단자측 표면의 영역이 더욱 커지므로, 상기 단자측 표면에 접착되는 솔더는 수평 방향으로 확대될 수 있다. 이 경우, 상기 수동소자의 접속단자는 그 단자들 사이에 약간의 간격으로 배열될 필요가 있다. 반대로, 상기 상부 단자부를 낮게 형성하면, 수평 방향으로 솔더가 확대되는 것이 방지되므로, 상기 수동소자의 접속단자를 감소된 단자간 피치로 배열하는 것이 가능하다.
상기 상부 단자부를 형성하는 상기 코팅 금속층 및 상기 구리층의 총 두께는 15㎛보다 작거나 이와 같도록 하는 것이 바람직하다. 이러한 방식으로, 상기 최상측 외곽층의 수지 절연층의 기준면에 비하여 상기 상부 단자부의 높이를 확실하게 낮출 수 있다.
상기 상부 단자부의 구리층은 무전해 동도금층 또는 구리막으로 하는 것이 바람직하며, 상기 코팅 금속층은 상기 무전해 동도금층 또는 상기 구리층 상에 형성되는 무전해 니켈 도금층 및 무전해 금 도금층을 포함하는 적어도 2층으로 되는 것이 바람직하다. 상기 코팅 금속층에서, 상기 무전해 니켈 도금층과 상기 무전해 금 도금층 사이에는 팔라듐층을 배열할 수 있다. 상기 구리층 및 상기 코팅 금속층을 무전해 도금에 의하여 형성하는 경우, 상기 상부 단자부를 얇게 형성할 수 있다. 특히, 상기 구리층을 무전해 동도금에 의하여 형성하는 경우, 상기 구리층을 전해 동도금에 의하여 형성하는 경우에 비하여 더욱 얇게 형성할 수 있다. 그 결과, 상기 최상측 외곽층의 수지 절연층의 기준면에 비하여 상기 상부 단자부의 높이를 낮출 수 있다.
상기 상부 단자부는 상기 구리층 단자부의 상부 표면(면) 및 측부 표면(면)이 상기 코팅 금속층으로 커버되는 구조를 갖도록 하는 것이 바람직하다. 이러한 방식으로, 상기 상부 단자부의 구리층의 상부 표면 및 측부 표면을 솔더로 확실하게 형성하는 것이 가능하며, 이에 상기 수동소자를 충분한 강성으로 접속할 수 있다.
상기 수지 절연층의 최상측 외곽층에서 상기 상부 단자부(단자부들)의 내측(내부 영역들)에 상응하는 일부분(다수의 부분들)에 형성되는 개구부(또는, 실제로는, 다수의 개구부들)는 상기 내측 표면에서 수지재를 노출할 수 있고, 구리층 또는 코팅 금속층으로 코팅되어 상기 내측 표면을 커버할 수 있다. 여기에서, 상기 개구부의 내측 표면을 상기 구리층 또는 상기 코팅 금속층으로 커버하는 경우, 상기 수동소자의 접속단자의 상부 단자부 및 하부 단자부는 상기 구리층 또는 상기 코팅 금속층에 의하여 전기적으로 접속 가능하게 된다. 또한, 상기 개구부의 내측 표면에서 상기 수지재를 노출하는 경우에는, 상기 내측 표면 상에 상기 구리층 또는 상기 코팅 금속층을 제공할 필요가 없으므로, 상기 수동소자의 접속단자를 용이하게 형성할 수 있다.
상기 다수의 수지 절연층 내에 형성되는 비아 도체는 제 2 주표면측으로부터 제 1 주표면측까지의 방향을 따라 직경이 더욱 더 확대되는 형상을 가질 수 있다. 이러한 방식으로, 코어기판을 갖지 않는 코어리스 배선 기판을 정확하게 제작할 수 있다.
상기 다수의 수지 절연층은 광경화 특성을 갖지 않는 수지 절연재, 예를 들면, 열경화성 수지 절연재의 경화물로 형성하는 것이 바람직하다. 이 경우, 다양한 접속단자가 형성된 상기 최상측 외곽층의 수지 절연층은 내측에서의 수지 절연층과 동일한 우수한 절연특성을 갖는 수지 절연재로 형성되므로, 상기 접속단자들 간의 간격을 감소시킬 수 있고, 따라서 상기 다층 배선 기판을 고밀도로 집적화할 수 있다.
다수의 수지 절연층을 형성하는 바람직한 고분자 물질(polymer material)에는, 예를 들면, 에폭시 수지, 페놀 수지, 우레탄 수지, 실리콘 수지, 폴리이미드 수지 등과 같은 열경화성 수지, 및 폴리카보네이트 수지, 아크릴 수지, 폴리아세틸 수지, 폴리프로필렌 수지 등과 같은 열가소성 수지 등이 포함된다. 또한, 상기 바람직한 고분자 물질에는 위의 수지와 유리 섬유(유리 직포나 유리 부직포)나 폴리아미드 섬유 등과 같은 유기 섬유와의 복합재료가 포함되며, 혹은, 예를 들면, 연속 다공질 PTFE와 같은 3차원 망형상의 불소계 수지 기재에 에폭시 수지 등과 같은 열경화성 수지를 함침시킨 수지 복합재와 동일한 수지 복합 재료가 포함될 수도 있다. 한편, "주요 요소로서 동일한 수지 절연재를 갖는 다수의 수지 절연층"에 있어서, 예를 들면, 상기 다수의 수지 절연층 모두에 주재료로서 동일한 열경화성 수지를 사용한다면, 이러한 경우는 열경화성 수지에 함침시킨 유기 섬유와 같은 첨가제가 상이하더라도, 본 발명의 상세한 실시예에 포함될 수 있다.
본 발명의 실례가 되는 제 2 양상에 의하면, 주요 요소로서 동일한 재료로 형성되는 다수의 수지 절연층 및 다수의 도체층을 교호로 적층함으로써 다층화한 적층 동일한 수지 상기 적층 구조체의 제 1 주표면에 배열되는 다수의 제 1 주표면측 접속단자; 상기 적층 구조체의 제 2 주표면에 배열되는 다수의 제 2 주표면측 접속단자; 및 상기 다수의 수지 절연층 내에 배열되어, 상기 제 1 주표면 또는 상기 제 2 주표면을 향한 방향을 따라 직경이 확대되는 비아 도체에 의하여 접속되는 다수의 도체층;을 갖는 다층 배선 기판의 제조방법으로서: 제거 가능한 상태로 적층 금속박이 상부에 적층된 기재를 준비하는 기재 준비 공정; 상기 적층 금속박 상에 상기 다수의 도체층 및 상기 다수의 수지 절연층을 교호로 적층하여, 그의 최상측 외곽층의 최외면 상에 코팅 금속박이 코팅되어 있는 적층 구조체를 형성하는 빌드업 공정; 상기 빌드업 공정 이후, 상기 최상측 외곽층의 수지 절연층 내에 개구부를 형성하여, 상기 제 1 주표면측 접속단자의 하부 단자부에 상응하는 도체층을 노출시키는 개구부 형성 공정; 상기 빌드업 공정 이후, 상기 금속박을 부분적으로 에칭하여, 상기 제 1 주표면측 접속단자의 상부 단자부를 형성하는 단자 형성 공정; 및 상기 개구부 형성 공정 및 상기 단자 형성 공정 이후, 상기 기재를 제거하는 기재 제거 공정;으로 이루어지는 다층 배선 기판의 제조방법이 제공된다.
본 발명의 실례가 되는 상기 제 2 양상에 의하면, 빌드업 공정에 의하여 다수의 수지 절연층 및 다수의 도체층을 교호로 적층함으로써 적층 구조체가 형성된다. 그 후, 개구부 형성 공정에서, 상기 최상측 외곽층의 수지 절연층 내에 개구부를 형성하여, 상기 개구부 내에 상기 하부 단자부의 도체층을 노출시킨다. 그리고, 상기 단자 형성 공정 동안에, 상기 최상측 외곽층에 제공되는 빌드업 재료로서 금속박을 부분적으로 에칭하여, 상기 상부 단자부의 패턴을 형성할 수 있다. 이러한 방식으로, 상부 단자부 및 하부 단자부로 형성되는 상기 제 1 주표면측 접속단자를 정확하게 형성할 수 있다. 그리고, 상기 제 1 주표면측 접속단자에서, 상기 개구부를 솔더로 채움으로써, 상기 상부 단자부 및 상기 하부 단자부를 전기적으로 접속할 수 있다. 이 경우, 상기 제 1 주표면측 접속단자의 상부 단자부 및 하부 단자부를 상기 솔더를 통하여 3차원적으로 접속할 수 있고, 따라서 상기 제 1 주표면측 접속단자에서 솔더링 접속의 강성을 충분히 확보할 수 있다.
상기 빌드업 공정에서, 상기 다수의 수지 절연층은 광경화 특성이 없는 수지 절연재의 경화물로 형성하는 것이 바람직하다. 이러한 방식으로, 다양한 접속단자가 형성되는 상기 최상측 외곽층의 수지 절연층을 내측에서의 수지 절연층과 동일한 우수한 절연특성을 갖는 수지 절연재로 형성하고, 이에 상기 접속단자들 간의 간격을 감소시킬 수 있고, 따라서 상기 다층 배선 기판을 고밀도로 집적화할 수 있다.
상기 개구부 형성 공정에서, 빌드업 재료를 포함하는 상기 금속박 상의 금속박 및 상기 최상측 외곽층의 수지 절연층은 레이저 드릴링 공정을 수행함으로써 개방하는 것이 바람직하다. 이러한 방식으로, 상기 상부 단자부의 내측 부분에 상기 개구부를 정확하게 형성할 수 있다.
일실시형태에서, 빌드업 재료를 포함하는 상기 금속박 상의 금속박을 부분적으로 에칭하여 상기 제 1 주표면측 접속단자의 상부 단자부를 형성하고, 그 후, 상기 개구부 형성 공정을 수행하여 상기 개구부를 형성한다. 이러한 방식으로, 상기 단자 형성 공정 동안에 상기 개구부에 상응하는 일 부분에 관통홀을 갖는 상부 단자부를 형성할 수 있다. 그리고, 상기 금속박은 처리하지 않고 상기 수지 절연층만을 처리하여 상기 개구부를 용이하게 형성할 수 있다.
본 발명의 실례가 되는 제 3 양상에 의하면, 주요 요소로서 동일한 재료로 형성되는 다수의 수지 절연층 및 다수의 도체층을 교호로 적층함으로써 다층화한 적층 동일한 수지 상기 적층 구조체의 제 1 주표면에 배열되는 다수의 제 1 주표면측 접속단자; 상기 적층 구조체의 제 2 주표면에 배열되는 다수의 제 2 주표면측 접속단자; 및 상기 다수의 수지 절연층 내에 배열되어, 상기 제 1 주표면을 향한 방향을 따라 직경이 확대되는 비아 도체에 의하여 접속되는 다수의 도체층;을 갖는 다층 배선 기판의 제조방법으로서: 제거 가능한 상태로 적층 금속박이 상부에 적층된 기재를 준비하는 기재 준비 공정; 상기 적층 금속박 상에 상기 다수의 도체층 및 상기 다수의 수지 절연층을 교호로 적층하여 적층 구조체를 형성하는 빌드업 공정; 상기 빌드업 공정 이후, 상기 최상측 외곽층의 수지 절연층 상에 레이저 드릴링 공정을 수행하여 다수의 개구부를 형성하고, 각각의 개구부는 상기 다수의 제 1 주표면측 접속단자 각각의 하부 단자부에 상응하는 도체층 부분을 노출하도록 하는 개구부 형성 공정; 상기 적층 구조체 상에 무전해 동도금을 수행하여 상기 다수의 개구부 및 상기 다수의 수지 절연층을 커버하는 전체 도금층을 형성하는 전체 도금 공정; 상기 전체 도금 공정 이후, 상기 최상측 외곽층의 수지 절연층 상에 형성된 상기 전체 도금층을 부분적으로 에칭하여, 각 개구부의 상부 부분을 감싸는 영역에 상기 다수의 제 1 주표면측 접속단자 각각의 상부 단자부를 형성하는 단자 형성 공정; 및 상기 개구부 형성 공정 및 상기 단자 형성 공정 이후, 상기 기재를 제거하는 기재 제거 공정;으로 이루어지는 다층 배선 기판의 제조방법이 제공된다. 본 발명의 실례가 되는 상기 제 3 양상에 의하면, 상기 상부 단자부 및 상기 하부 단자부로 형성되는 상기 제 1 주표면측 접속단자를 정확하게 형성할 수 있다.
도 1은 본 발명의 제 1 실시예에 의한 다층 배선 기판의 개략적인 구조를 도시하는 단면도
도 2는 본 발명의 제 1 실시예에 의한 다층 배선 기판의 개략적인 구조를 도시하는 평면도
도 3은 본 발명의 제 1 실시예에 의한 다층 배선 기판의 개략적인 구조를 도시하는 평면도
도 4는 본 발명의 제 1 실시예에 의한 캐패시터 접속단자를 도시하는 평면도
도 5는 본 발명의 제 1 실시예에 의한 다층 배선 기판의 제조방법을 나타내는 설명도
도 6은 본 발명의 제 1 실시예에 의한 다층 배선 기판의 제조방법을 나타내는 설명도
도 7은 본 발명의 제 1 실시예에 의한 다층 배선 기판의 제조방법을 나타내는 설명도
도 8은 본 발명의 제 1 실시예에 의한 다층 배선 기판의 제조방법을 나타내는 설명도
도 9는 본 발명의 제 1 실시예에 의한 다층 배선 기판의 제조방법을 나타내는 설명도
도 10은 본 발명의 제 1 실시예에 의한 다층 배선 기판의 제조방법을 나타내는 설명도
도 11은 본 발명의 제 1 실시예에 의한 다층 배선 기판의 제조방법을 나타내는 설명도
도 12는 본 발명의 제 1 실시예에 의한 다층 배선 기판의 제조방법을 나타내는 설명도
도 13은 본 발명의 제 1 실시예에 의한 다층 배선 기판의 제조방법을 나타내는 설명도
도 14는 본 발명의 제 1 실시예에 의한 다층 배선 기판의 제조방법을 나타내는 설명도
도 15는 본 발명의 제 1 실시예에 의한 다층 배선 기판의 제조방법을 나타내는 설명도
도 16은 본 발명의 제 1 실시예에 의한 다층 배선 기판의 제조방법을 나타내는 설명도
도 17은 본 발명의 제 1 실시예에 의한 다층 배선 기판의 제조방법을 나타내는 설명도
도 18은 본 발명의 제 2 실시예에 의한 다층 배선 기판의 개략적인 구조를 도시하는 단면도
도 19는 본 발명의 제 2 실시예에 의한 캐패시터 접속단자를 도시하는 평면도
도 20은 본 발명의 제 2 실시예에 의한 다층 배선 기판의 제조방법을 나타내는 설명도
도 21은 본 발명의 제 2 실시예에 의한 다층 배선 기판의 제조방법을 나타내는 설명도
도 22는 본 발명의 제 2 실시예에 의한 다층 배선 기판의 제조방법을 나타내는 설명도
도 23은 본 발명의 제 2 실시예에 의한 다층 배선 기판의 제조방법을 나타내는 설명도
도 24는 본 발명의 또 다른 일 실시예에 의한 다층 배선 기판의 제조방법을 나타내는 설명도
도 25는 본 발명의 또 다른 일 실시예에 의한 다층 배선 기판의 제조방법을 나타내는 설명도
도 26은 본 발명의 또 다른 일 실시예에 의한 캐패시터 접속단자를 도시하는 평면도
(제 1 실시예)
이하, 본 발명의 제 1 실시예에 의한 다층 배선 기판을 도면을 참조하여 상세히 설명한다. 도 1은 본 발명의 제 1 실시예에 의한 다층 배선 기판의 개략적인 구조를 도시하는 확대 단면도이다. 도 2는 상측으로부터 본 상기 다층 배선 기판의 평면도이고, 도 3은 하측으로부터 본 상기 다층 기판의 평면도이다.
도 1에 나타낸 바와 같이, 상기 다층 배선 기판(10)은 코어기판 없이 형성되는 코어리스 배선기판이며, 주요 요소로서 동일한 수지 절연재로 형성되는 4층의 수지 절연층(21,22,23,24)과 구리로 형성되는 도체층(26)을 교호로 적층하여 다층화한 배선 적층부(적층 구조체)(30)를 갖는다. 각각의 수지 절연층(21~24)은 광경화성을 부여하지 않는 수지 절연재, 구체적으로는, 열경화성 에폭시 수지의 경화물을 주재료로서 포함하는 빌드업 재료를 사용하여 형성되어 있다. 상기 다층 배선 기판(10)에서, 상기 배선 적층부(30)의 상부 표면(31)(제 1 주표면측)에는 다수의 접속 단자(41,42)(제 1 주표면측 접속 단자)가 상부에 배열된다.
도 1 및 도 2에 나타낸 바와 같이, 본 발명의 상기 제 1 실시예의 다층 배선 기판(10)은, 상기 배선 적층부(30)의 상부 표면(31)에 배치되는 다수의 접속 단자(41,42)로서, 접속 대상으로서 IC칩에 접속되는 IC칩 접속단자(41)와 칩 캐패시터(수동소자)에 접속되는 캐패시터 접속단자(42)(수동소자의 접속단자)를 포함한다. 상기 배선 적층부(30)의 상부 표면(31) 측에서, 상기 다수의 IC칩 접속단자(41)는 기판 중심에 위치되는 상기 칩 탑재영역(43)에 어레이 형상으로 배치되어 있다. 또한, 상기 캐패시터 접속단자(42)는 상기 IC칩 접속단자(41)보다 큰 면적을 갖는 접속단자로서, 상기 칩 탑재영역(43)의 외측에 배치되어 있다.
한편, 도 1 및 도 3에 나타낸 바와 같이, 상기 배선 적층부(30)의 상기 하부 표면(32)(제 2 주표면) 측에는, 마더보드(마더기판)를 접속 대상으로 하는 LGA(land grid array)용의 다수의 접속 단자(제 2 주표면측 접속 단자로서 마더기판에 대한 접속단자)(45)가 어레이 형상으로 배치되어 있다. 상기 마더기판에 대한 이들 접속 단자(45)는 상부 표면(31) 측의 IC칩 접속 단자(41) 및 캐패시터 접속단자(42)보다 더욱 넓은 면적을 갖는다.
상기 수지 절연층(21,22,23,24) 각각에는 비아 홀(33) 및 비아 도체(34)가 제공된다. 상기 비아 도체(34)는 모두 동일한 방향으로 직경이 확대되는 형상을 가지며(도 1에 나타낸 바와 같이, 하면 측으로부터 상면 측까지의 방향을 따라), 도체층(26), IC칩 접속단자(41), 캐패시터 접속단자(42) 및 마더기판 접속단자(45)를 작동상 서로 전기적으로 접속하고 있다.
상기 배선 적층부(30)의 상부 표면(31) 측에서, 상기 최상측 외곽층으로서 노출된 제 4 층의 수지 절연층(24)에는 개구부(35)가 형성되며, 상기 IC 칩 접속 단자(41)가 상기 개구부(35) 내에 형성되는데, 그의 상면이 상기 수지 절연층(24)의 표면(기준면)보다 높이가 더욱 낮게 되도록 형성된다. 상기 IC 칩 접속단자(41)는 주재료로서 구리로 형성되며, 상기 개구부(35) 내에 노출된 상기 구리층의 상부 표면만이 도금층(46)(구체적으로, 니켈-금 도금층)으로 커버되는 구조를 갖는다. 그리고, 노출된 상기 IC 칩 접속단자(41)의 상면은 솔더 범프(도시 생략)를 통하여 IC 칩에 접속되는 플립칩으로 사용된다.
도 1 및 도 4에 나타낸 바와 같이, 상기 캐패시터 접속단자(42)는 상기 최상측 외곽층의 수지 절연층(24) 상에 형성되는 상부 단자부(42a), 및 내부층의 수지 절연층 상에 형성되는 하부 단자부(42b)로 형성된다. 상기 최상측 외곽층의 수지 절연층(24)에서, 개구부(36)는 상기 상부 단자부(42a)의 내측 영역인 다수의 부분들(본 실시예에서는 2개 부분)에 형성되며, 하부 단자부(42b)는 상기 개구부(36)에 해당하는 일 부분에 배열된다. 본 실시예에서, 상기 수지 절연층(24)의 수지재는 상기 개구부(36)의 내측 표면에 노출된다.
상기 캐패시터 접속단자(42)의 상부 단자부(42a)는 상기 수지 절연층(24)의 표면(기준면)보다 그의 상면이 더욱 높은 위치에 형성되며, 상기 하부 단자부(42b)는 상기 IC 칩 단자(41)의 상부 표면과 높이가 동일한 일부분에 형성된다. 즉, 본 발명의 본 실시예에 의한 상기 다층 배선 기판(10)에서, 상기 IC 칩 접속단자(41)의 상부 표면은 상기 캐패시터 접속단자(42)의 상부 표면과 높이가 상이하며, 면적이 상대적으로 더욱 넓은 상기 캐패시터 접속단자(42)의 상부 표면은 면적이 상대적으로 더욱 작은 상기 IC 칩 접속단자(41)의 상부 표면보다 더욱 높은 구조로 된다.
상기 캐패시터 접속단자(42)의 상부 단자부(42a)는 상기 최상측 외곽층의 수지 절연층(24) 상에 형성되는 구리층(47), 및 상기 구리층(47)의 상부 표면 및 측부 표면을 커버하도록 형성되는 도금층(48)(코팅 금속층)을 갖는다. 상기 상부 단자부(42a)에서, 상기 구리층(47)의 두께(대략 5㎛)는 상기 도금층(48)의 두께(대략 8㎛)보다 더욱 얇고, 상기 구리층(47) 및 상기 도금층(48)의 총 두께는 15㎛ 미만이다. 상기 도금층(48)은 구리 이외의 금속으로 형성된다. 본 발명의 본 실시예에 의하면, 상기 도금층(48)은 무전해 니켈 도금층 및 무전해 금 도금층의 2개 층으로 형성된다.
상기 캐패시터 접속단자(42)의 하부 단자부(42b)는 주요 요소로서 구리층으로 형성되며, 상기 개구부(36) 내에 노출된 구리층의 상부 표면만이 구리 이외의 도금층(48)(구체적으로, 니켈-금 도금층)으로 커버된다. 그리고, 상기 캐패시터 접속단자(42)에서, 상기 개구부(36)는 솔더(도시 생략)로 채워지며, 이에 상기 상부 단자부(42a) 및 상기 하부 단자부(42b)가 전기적으로 서로 접속되며, 칩 캐패시터의 외부 단자가 상기 솔더를 통하여 그에 접속된다.
도 1에 나타낸 바와 같이, 상기 배선 적층부(30)의 하부 표면(32) 측에서, 다수의 개구부(37)는 노출된 상기 최외곽층의 수지 절연층(21) 내에 형성되며, 마더기판 접속단자(45)는 상기 다수의 개구부(37)의 위치에 따라 배열된다. 구체적으로, 상기 마더기판 접속단자(45)는 주재료로서 구리로 형성되며, 단자 외표면(45a)은 상기 최외곽층의 수지 절연층(21)의 표면(21a)으로부터 오목한 내측에 배열된다. 또한, 상기 마더기판 접속단자(45)는 상기 개구부(37) 내에 노출된 상기 구리층의 상부 표면만이 구리 이외의 도금층(49)(구체적으로, 니켈-금 도금층)으로 커버되는 구조를 갖는다. 그리고, 상기 마더기판 접속단자(45)의 외표면은 솔더링(도시 생략)을 통하여 마더보드에 접속된다.
위와 같은 구조로 되는 상기 다층 배선 기판(10)은, 예를 들면, 다음의 순서로 제조된다.
우선, 빌드업 공정에 있어서, 충분한 강성을 갖는 지지기판(支持基板)(유리 에폭시 기판 등)을 준비하고, 이 지지기판 상에 수지 절연층(21~24) 및 도체층(26)을 빌드업하여 배선 적층부(30)를 형성한다.
이를 아래와 같이 더욱 상세히 설명한다. 도 5에 나타낸 바와 같이, 지지기판(50) 상에 에폭시 수지로 이루어지는 접착 시트형상의 절연 수지 기재를 붙여서 기재 수지 절연층(51)을 형성함으로써, 지지기판(50) 및 기재 수지 절연층(51)으로 이루어지는 기재(基材)판(52)을 얻는다. 그리고, 도 6에 나타낸 바와 같이, 기재 수지 절연층(51)의 상부 표면에 적층 금속 시트(54)를 배치한다(기재 준비 공정). 여기에서, 상기 기재 수지 절연층(51) 상에 적층 금속 시트(54)를 배치함으로써, 이후의 제조공정에서 상기 적층 금속 시트(54)가 상기 기재 수지 절연층(51)으로부터 박리되지 않을 정도의 접착성을 확보한다. 적층 금속 시트(54)는 2장의 동박(55,56)(적층 금속박)을 박리 가능한 상태로 접착시켜서 형성된다. 구체적으로는, 금속 도금(예를 들면, 크롬 도금, 니켈 도금, 티탄 도금, 또는 이들의 조합)을 통하여 어레이형의 동박(55)과 동박(56)으로 상기 적층 금속 시트(54)가 형성된다.
그 후, 마더기판 접속 단자(45)에 해당하는 금속 도체를 상기 적층 금속 시트(54) 상에 형성한다. 보다 구체적으로, 무전해 동도금(도시 생략)을 수행하여 상기 적층 금속 시트(54) 또는 상기 기재(52)를 커버하는 전체 표면 도금층을 형성한다. 상기 적층 금속 시트(54)의 상부 표면에 상기 도금 레지스트을 형성하기 위한 드라이 필름을 적층하고, 상기 드라이 필름을 노광 및 현상한다. 그 결과, 상기 마더기판 접속 단자(45)에 상응하는 부분에 개구부를 갖는 소정 패턴의 도금 레지스트(57)를 형성한다(도 7 참조). 그리고, 상기 도금 레지스트(57)를 형성한 상태에서 선택적으로 전해 동 도금을 수행하여, 상기 적층 금속 시트(54) 상에 금속 도체(58)를 형성하고 상기 도금 레지스트(57)를 벗겨낸다(도 8 참조).
상기 금속 도체(58) 형성 이후, 상기 수지 절연층과 상기 금속 도체(58) 사이의 접착성을 강화시키기 위하여 상기 금속 도체(58)의 표면을 거칠게 처리한다(CZ 처리). 이때에, 상기 금속 도체(58)의 표면이 거칠어지면서 동시에 상기 금속 도체(58)의 가장자리가 라운딩된다. 다음으로, 도 9에 나타낸 바와 같이, 상기 금속 도체(58)가 형성된 상기 적층 금속 시트(54)를 에워싸도록 시트 형상의 수지 절연층(21)을 배치한 후, 상기 수지 절연층(21)의 접착을 수행한다. 여기에서, 상기 수지 절연층(21)은 상기 적층 금속 시트(54) 및 상기 금속 도체(58)에 단단히 접착되고, 동시에, 상기 적층 금속 시트(54)의 주위 영역에서 상기 기재 수지 절연층(51)에 접착되어, 상기 적층 금속 시트(54)를 밀봉하게 된다.
도 10에 나타낸 바와 같이, 예를 들면, 엑시머 레이저나 UV 레이저, 또는 CO2 레이저 등을 사용하여 레이저 처리을 실시함으로써 상기 수지 절연층(21)의 소정의 위치(상기 금속 도체(58)의 상부 위치)에 비아 홀(33)을 형성한다. 이어서, 과망간산칼륨 용액과 같은 에칭액을 사용하는 디스미어(desmear) 공정을 통하여 각각의 상기 비아 홀(33) 내의 스미어를 제거할 수 있다. 한편, 상기 디스미어 공정에서는, 에칭액를 사용한 처리 이외에도, O2 플라즈마를 이용하는 플라즈마 애싱 공정을 실시할 수 있다.
상기 디스미어 공정 이후, 종래 방법에 의하여 무전해 동도금 및 전해 동도금을 실시함으로써 각 비아 홀(33) 내에 비아 도체(34)를 형성한다. 또한, 종래 방법(예를 들면, 세미-애디티브법)에 의하여 에칭 공정을 실시함으로써 상기 수지 절연층(21) 상에 도체층(26)을 패턴화한다(도 11 참조).
또한, 상기 제 1 층의 수지 절연층(21) 및 도체층(26)과 마찬가지 방법을 이용하여 제 2 내지 제 4 층의 수지 절연층(22~24) 및 도체층(26)을 형성하여, 이들을 상기 수지 절연층(21) 상에 적층한다(빌드업 공정). 여기에서, 동박을 포함하는 빌드업 재료를 이용하여 상기 최외곽층의 수지 절연층(24)을 형성하고, 동박을 포함하지 않는 일반 빌드업 재료를 이용하여 나머지 수지 절연층(22,23)을 형성한다. 그 결과, 도 12에 나타낸 바와 같이, 상기 다수의 수지 절연층(21~24) 및 상기 다수의 도체(26)를 교호로 적층하여 다층화한 배선 적층부(60)를 형성하고, 상기 배선 적층부(60)의 상부 표면(상기 수지 절연층(60)의 최외곽 표면)을 구리박(62)(코팅 금속박)으로 코팅한다.
도 13에 나타낸 바와 같이, 상기 최외층의 수지 절연층(24)에 대하여 레이저 드릴링 공정을 수행함으로써, 상기 동박(62)을 관통하는 개구부(35,36)를 상기 수지 절연층(24)에 형성한다(개구부 형성 공정). 이어서, 각각의 개구부(35,36) 내에서 스미어를 제거하기 위하여 과망간산칼륨 용액 또는 O2 플라즈마 등을 이용하여 디스미어 공정을 실시한다. 한편, 도 13에 나타낸 바와 같이, 상기 배선 적층부(60)에서, 상기 적층 금속 시트(54) 상에 위치되는 영역은 상기 다층 배선 기판(10)의 배선 적층부(30)에 해당한다. 또한, 상기 배선 적층부(60)에서, 상기 개구부(35)를 통하여 노출되는 상기 도체(26)의 일부분은 상기 IC 칩 접속 단자(41)에 해당하고, 상기 개구부(36)를 통하여 노출되는 상기 도체(26)의 일부분은 상기 캐패시터 접속 단자(42)의 하부 단자부(42b)에 해당한다.
상기 디스미어 공정 과정 이후, 상기 수지 절연층(24)의 표면 상의 동박(62)을 부분적으로 에칭함으로써, 상기 캐패시터 접속단자(42)의 상부 단자부(42a)를 형성한다(단자 형성 공정). 보다 상세히 말하자면, 상기 배선 적층부(60)의 상부 표면(상기 동박(62)의 표면) 상에 에칭 레지스트를 형성하기 위한 드라이 필름을 적층하고, 상기 드라이 필름을 노광 및 현상한다. 따라서, 상기 상부 단자부(42a)에 해당하는 부분(개구부(36) 및 상기 외부 가장자리)을 커버하기 위하여 소정 패턴의 에칭 레지스트(63)를 형성한다. 이 상태에서, 상기 동박(62)의 불필요한 부분을 제거하기 위하여 상기 배선 적층부(60)를 에칭함으로써, 상기 최외곽층의 상기 수지 절연층(24) 상에 상기 상부 단자부(42a)를 형성하고, 그 후, 상기 에칭 레지스트(63)를 벗겨낸다(도 15 참조).
상기 개구부 형성 공정 및 상기 단자 형성 공정의 과정 이후, 다이싱 장치(도시생략)를 이용하여 배선 적층부(60)를 절단하여 상기 배선 적층부(30)의 주위 영역을 제거한다(절단 공정). 이때에, 도 15에 나타낸 바와 같이, 상기 배선 적층부(30)와 그의 주위부(64) 사이의 경계(도 15에서 화살표로 나타내는 경계)를 따라, 배선 적층부(30) 하측에 위치되는 기재(52)(지지 기판(50) 및 기재 수지 절연층(51))를 전체적으로 절단한다. 이러한 절단 공정에 의하여, 수지 절연층(21)에 의해 밀봉되어 있던 적층 금속 시트(54)의 외부 가장자리 부분이 노출된다. 즉, 상기 주위부(64)가 제거되고, 이에 따라, 기재 수지 절연층(51)과 상기 수지 절연층(21) 사이의 접착부가 제거된다. 그 결과, 상기 배선 적층부(30) 및 상기 기재(52)는 상기 적층 금속 시트(54)를 통해서만 접속된다.
여기에서, 도 16에 나타낸 바와 같이, 적층 금속 시트(54)에서, 1쌍의 동박(55,56)을 그 계면에서 박리함으로써 상기 배선 적층부(30)로부터 기재(52)를 제거하여, 배선 적층부(30)의 하부 표면(수지 절연층(21))에 제공된 동박(55)을 노출시킨다.
그 후, 배선 적층부(30)의 하부 표면(32) 측에서, 상기 금속 도체(58)의 일부분은 남겨두면서 상기 동박(55)을 에칭에 의하여 제거하여, 마더기판 접속 단자(45)를 형성한다. 구체적으로는, 상기 배선 적층부(30)의 상부 표면(31)에 에칭 레지스트를 형성하기 위한 드라이 필름을 적층하고, 상기 드라이 필름을 노광 및 현상함으로써, 상기 상부 표면(31)의 전체 표면을 커버하는 에칭 레지스트를 형성한다. 이 상태에서, 상기 배선 적층부(30)를 에칭함으로써 상기 동박(55)을 전체적으로 제거하고, 동시에, 상기 금속 도체(58)의 하부를 부분적으로 제거한다. 그 결과, 상기 수지 절연층(24) 내에 개구부(37)가 형성되고, 상기 개구부(37) 내에 잔류하는 상기 금속 도체(58)는 마더기판 접속 단자(45)가 된다(도 17 참조).
그 후, 상기 IC 칩 접속 단자(41)의 표면, 상기 캐패시터 접속 단자(42)의 표면(상기 상부 단자부(42a)의 상부 표면 및 측부 표면, 및 상기 하부 단자부(42b)의 상부 표면), 및 상기 마더기판 접속 단자(45)의 표면을 순차적으로 무전해-도금 및 전해-도금하여, 단자(41,42,45)의 표면 각각에 니켈 금 도금층(46,48,49)을 형성한다. 상술한 바의 공정들을 통하여 도 1에 나타낸 바와 같은 다층 배선 기판(10)을 제작한다.
따라서, 본 실시예에 의하면 다음의 효과를 얻을 수 있다.
(1) 본 실시예에 의하면, 상기 다층 배선 기판(10)에 있어서, 상기 캐패시터 접속단자(42)는 상기 상부 단자부(42a) 및 상기 하부 단자부(42b)를 포함하며, 상기 상부 단자부(42a)는 상기 최외곽층의 수지 절연층 상에 형성되고, 및 각각의 상기 하부 단자부(42b)는 상기 수지 절연층(24) 내의 다수의 부분들에 형성된 개구부(36)에 따라 배열된다. 또한, 상기 IC 칩 단자(41)는 상기 수지 절연층(24) 내에 형성된 개구부(35)에 따라 배열되고, 상기 IC 칩 단자(41)의 상부 표면 및 상기 캐패시터 접속단자(42)의 하부 단자부(42b)는 상기 최외곽층의 수지 절연층(24)의 표면보다 높이가 더욱 낮은 위치에 배열된다. 따라서, 상기 최외곽층의 수지 절연층(24)은 솔더 레지스트로서의 역할을 수행하며, 그러므로, 각각의 상기 접속단자(41,42) 상에 IC 칩 또는 칩 캐패시터를 접속하기 위한 솔더를 정확하게 형성할 수 있다. 또한, 상기 캐패시터 접속단자(42)에서, 상기 상부 단자부(42a)의 내부 영역에는 2개의 개구부(36)가 형성되며, 각각의 상기 개구부(36)는 솔더로 채워지므로, 상기 상부 단자부(42a) 및 상기 하부 단자부(42b)를 확실하게 전기적으로 접속할 수 있다. 이 경우, 상기 캐패시터 접속단자(42)의 상부 단자부(42a) 및 하부 단자부(42b)는 솔더를 통하여 3차원적으로 접속되며, 상기 캐패시터 접속단자(42)는 충분한 강성으로 칩 캐패시터에 납땜 및 접속될 수 있다. 또한, 상기 캐패시터 접속단자(42) 내에 포함되는 상기 상부 단자부(42a)는 상기 수지 절연층(24)의 표면보다 더욱 높은 위치에 배열된다. 즉, 칩 캐패시터를 접속하기 위한 상기 캐패시터 접속단자(42)의 상부 표면(상부 단자부(42a))은 상기 IC 칩 접속단자(41)의 상부 표면보다 더욱 높은 위치에 배열된다. 이러한 방식으로 상기 IC 칩 접속단자(41) 및 상기 캐패시터 접속단자(42)를 배열하면, 상이한 높이를 갖는 각각의 상기 접속단자(41,42)를 IC 칩 및 칩 캐패시터에 확실하게 접속할 수 있다.
(2) 본 실시예에 있어서, 상기 캐패시터 접속단자(42)의 상부 단자부(42a)는 구리층(47) 및 도금층(48)을 가지며, 상기 구리층(47)은 상기 도금층(48)보다 얇게 형성된다. 이러한 방식으로, 상기 상부 단자부(42a)가 형성되면, 상기 상부 단자부(42a)의 높이(돌출량)가 상기 수지 절연체의 표면에 비하여 더욱 낮게 될 수 있으므로, 상기 상부 단자부(42a) 상에 솔더 페이스트 인쇄를 용이하게 실시할 수 있다. 또한, 상기 상부 단자부(42a)가 높이가 낮게 형성되면, 솔더가 수평 방향으로 확대되지 않으므로, 상기 캐패시터 접속단자(42)를 감소된 단자간 피치로 배열할 수 있다. 또한, 상기 상부 단자부(42a)가 두껍게 형성되는 경우에는, 세미-애디티브법에 의한 추가의 전해 동도금 공정을 수행할 필요가 있다. 본 실시예에 의하면, 상기 상부 단자부(42a)를 형성하는 구리층(47)이 5㎛의 두께로 얇게 형성되므로, 상기 전해 동도금 공정을 생략할 수 있다. 그 결과, 상기 다층 배선 기판(10)을 형성하기 위한 공정수를 줄일 수 있다.
(3) 상기 다층 배선 기판(10)에 있어서, 본 발명의 본 실시예에 의하면, 상기 캐패시터 접속단자(42)의 상부 단자부(42a)는 상기 구리층(47)의 상부 표면 및 측부 표면이 상기 도금층(48)으로 커버되는 구조를 갖는다. 이러한 방식으로, 상기 상부 단자부 상부에 솔더를 확실히 형성할 수 있고, 따라서 칩 캐패시터를 충분한 강성으로 이에 납땜 접속할 수 있다.
(제 2 실시예)
다음으로, 본 발명의 제 2 실시예에 의하여, 다층 배선 기판을 도면을 참조하여 상세히 설명한다. 도 18에 나타낸 바와 같이, 본 실시예에 의한 다층 배선 기판(10A)에서, 상기 배선 적층부(30)의 상부 표면(31) 측에 형성되는 상기 캐패시터 접속단자(42) 및 그 제조방법은 상기 제 1 실시예에서와 상이하다. 이하, 상기 제 1 실시예와 제 2 실시예 사이의 차이를 주로 설명한다.
도 18 및 도 19에 나타낸 바와 같이, 상기 캐패시터 접속단자(42)는 상기 최상측 외곽층의 수지 절연층(24) 상에 형성되는 상기 상부 단자부(42a), 상기 내부층의 수지 절연층(23) 상에 형성되는 상기 하부 단자부(42b), 및 상기 상부 단자부(42a)와 상기 하부 단자부(42b)를 접속하는 역할을 하는 중간 단자부(42c)를 포함한다. 상기 중간 단자부(42c)는 상기 상부 단자부(42a)에서와 같이 상기 개구부(36)의 전체 내측을 커버하도록 상기 구리층(47) 및 상기 도금층(48)로 형성된다. 즉, 본 실시예에 의하면, 본 발명 제 1 실시예와는 달리, 상기 개구부(36)의 내측에서 상기 수지 절연층(24)의 수지재가 노출되지 않는다. 또한, 제 1 실시예에서, 상기 상부 단자부(42a)의 구리층(47)은 빌드업재를 포함하는 동박의 동박(62)으로 형성되었다. 반대로, 본 실시예에 의하면, 상기 상부 단자부(42a) 및 상기 중간 단자부(42c)를 형성하는 상기 구리층(47)은 무전해 동도금층으로 형성된다. 한편, 상기 상부 단자부(42a) 및 상기 중간 단자부(42c)를 형성하는 상기 도금층(48)(코팅 금속층)은 본 발명 제 1 실시예에서와 같이 무전해 니켈 도금층 및 무전해 금층의 2개 층으로 형성된다.
본 발명의 본 실시예에 의하면, 상기 다층 배선 기판(10A)은 다음의 순서로 제작된다.
우선, 도 20에 나타낸 바와 같이, 상기 배선 적층부(60A)는 본 발명 제 1 실시예에서와 같이 빌드업 공정을 수행함으로써 형성된다. 한편, 본 발명의 본 실시예에 의하면, 상기 최상측 외곽층의 수지 절연층(24)은, 상기 내부층 측의 수지 절연층(21~23)과 마찬가지로, 동박을 갖지 않는 일반 빌드업재로 역시 상기 배선 적층부(60A) 내에 포함된다.
상기 빌드업 공정 이후, 레이저 드릴링 공정에 의하여 상기 최외곽층의 수지 절연층(24)을 처리함으로써, 상기 수지 절연층(24) 상에 다수의 개구부(35,36)를 형성한다. 또한, 에칭 용액 또는 O2 플라즈마 등을 이용하는 디스미어 공정을 통하여 각각의 상기 개구부(35,36) 내에서 스미어를 제거한다. 그 후, 도 21에 나타낸 바와 같이, 상기 무전해 동도금을 수행함으로써, 상기 수지 절연층(24) 내의 상기 개구부(35,36)의 내측 및 상기 수지 절연층(21~24)을 전체적으로 커버하는 전체 도금층(71)을 형성한다(전체 도금 공정).
상기 전체 도금 공정 이후, 상기 전체 도금층(71)을 부분적으로 에칭하여, 상기 상부 단자부(42a)의 구리층(47) 및 상기 캐패시터 접속단자(42)의 중간 단자부(42c)을 형성한다(단자 형성 공정). 보다 상세히 말하자면, 상기 배선 적층부의 상부 ㅍ표(상기 전체 도금층(71)의 표면)에, 에칭 레지스트를 형성하기 위한 드라이 필름을 적층하고, 상기 드라이 필름을 노광 및 현상함으로써, 상기 상부 단자부(42a)에 해당하는 일 부분을 커버하는 소정 패턴의 에칭 레지스트(72)를 형성한다(도 22 참조). 이 상태에서, 상기 전체 도금층(71)의 불필요한 부분을 제거하도록 상기 배선 적층부(30)를 에칭함으로써, 상기 최상측 외곽층의 수지 절연층(24) 상에 그리고 상기 개구부(36) 내에 상기 구리층(47)을 형성하고, 그 후 상기 에칭 레지스트(72)를 박리한다(도 23 참조). 한편, 상기 수지 절연층(24) 상에서 상기 개구부(36)의 상부 가장자리부분을 에워싸는 영역에 형성된 상기 구리층(47)은 상기 상부 단자부(42a)에 해당하며, 상기 개구부(36)의 내측에 형성된 구리(47)는 상기 중간 단자부(42c)에 해당한다.
그 후, 본 발명의 제 1 실시예에서와 마찬가지로, 절단 공정 및 기재 제거 공정이 수행되는 동안 상기 다수의 수지 절연층(21~24), 및 상기 다수의 도체(26)를 교호로 적층하여, 다층화한 적층 배선부(30)를 형성한다. 그 후, 상기 배선 적층부(30)에 하부 표면(32) 측에서, 상기 금속 도체(58)의 일부분은 남겨두면서 상기 동박(55)을 에칭 및 제거하여, 상기 마더기판 접속단자(45)를 형성한다.
또한, 상기 IC 칩 접속단자(41)의 표면, 상기 캐패시터 접속단자(42)의 표면 및 상기 마더기판 접속단자(45)의 표면을 상기 무전해 니켈 도금 및 무전해 금 도금을 차례로 수행함으로써 도금하여, 상기 단자(41,42,45)의 각 표면 상에 상기 니켈-금 도금층(46,48,49)을 형성한다. 위의 공정 과정 동안, 도 18에 나타낸 바와 같이, 상기 다층 배선 기판(10A)이 제작된다.
본 실시예에 의하여 제작된 상기 다층 배선 기판(10A) 또한 본 발명의 제 1 실시예에서와 동일한 효과를 가질 수 있다.
한편, 본 발명의 각 실시예는 아래와 같이 수정 가능하다.
본 발명의 제 1 실시예에 의하면, 상기 수지 절연층(24)에 상기 개구부(35,36)를 형성하고나서 상기 단자 형성 공정을 수행함으로써 상기 수지 절연층(24) 상에 상기 캐패시터 접속단자(42)의 상부 단자부(42a)를 형성한다. 그러나, 본 발명은 이러한 경우에 한정되지 않는다. 제 1 실시예에서, 상기 단자 형성 공정을 수행하고 나서 상기 개구부 형성 공정을 수행하는 것으로 수정 가능하다. 예를 들면, 빌드업 공정에 의하여 도 12에 나타낸 바의 상기 배선 적층부(60)를 형성하고 나서, 상기 단자 형성 공정을 수행한다. 상기 단자 형성 공정 동안, 상기 상부 단자부(42a)에 해당하는 일 부분을 커버하는 소정 패턴의 에칭 레지스트(74)를 상기 배선 적층부(60)의 상부 표면(상기 동박(62)의 표면) 위에 형성한다(도 24 참조). 상기 에칭 레지스트(74) 내부에는 상기 개구부(36) 형성 부분에 해당하는 관통홀을 형성한다.
상기 에칭 레지스트(74)를 형성한 상태에서, 상기 배선 적층부(60)를 에칭하여 상기 동박(62)의 불필요한 부분을 제거함으로써, 상기 최상측 외곽층의 수지 절연층(24) 상에 상기 상부 단자부(42a)를 형성하고 나서, 상기 에칭 레지스트(74)를 박리한다(도 25 참조). 이때에, 상기 상부 단자부(42a)는 그 내부에 상기 수지 절연층(24)을 노출하기 위한 관통홀이 형성된다. 상기 단자 형성 공정 이후에, 상기 개구부 형성 공정을 수행하고 상기 최상측 외곽층의 수지 절연층(24)을 레이저 드릴링 처리함으로써, 상기 수지 절연층(24) 내에 상기 다수의 상기 개구부(35,36)를 형성한다(도 15 참조). 한편, 여기에서, 상기 상부 단자부(42a) 내에 형성된 상기 관통홀의 일 지점에 레이저를 비춤으로써, 상기 개구부(36)를 형성한다. 이러한 방식으로, 레이저 드릴링 공정에 의하여 상기 동박(62)을 처리할 필요가 없으므로, 레이저 출력을 방지하면서 상기 수지 절연층(24) 내에 상기 개구부(36)를 형성할 수 있다.
각 실시예에서는, 하나의 캐패시터 접속단자(42)에 대하여 2개의 개구부(36)를 형성한다. 그러나, 본 발명은 이러한 경우에 한정되지 않으며, 도 26에 나타낸 상기 캐패시터 접속단자(42)와 마찬가지로 비교적 많은 수의 개구부(36)를 형성할 수 있다. 이 경우, 각 개구부(36)의 크기를 줄일 수 있으므로, 레이저 드릴링 공정을 유용하게 활용할 수 있다. 또한, 상기 개구부(36)의 범프에 의하여 유발되는 앵커 효과를 균일하게 얻을 수 있으므로, 상기 캐패시터 접속단자(42)의 접속에 있어서 신뢰성을 강화할 수 있다. 또한, 하나의 캐패시터 접속단자(42)에 대하여 각각 크기 및 형태가 상이한 다수의 개구부(36)를 형성할 수 있다. 이러한 방식으로, 하나의 캐패시터 접속단자(42)에 대하여 다수의 개구부(36)를 형성하면, 솔더를 통하여 다수의 접속 경로가 형성되므로, 또 하나의 개구부(36) 내에 또 하나의 접속 경로가 절단된 경우에도, 하나의 개구부(36) 내에서 하나의 접속 경로에 의하여 상기 상부 단자부(42) 및 상기 하부 단자부(42b)를 확실하게 전기적으로 접속시킬 수 있다.
각 실시예에서는, 각각의 상기 접속단자(41,42,45)를 코팅하는 상기 도금층(46,48,49)이 니켈-금 도금층인 반면, 구리 도금층 이외의 도금층을 이용할 수도 있다. 예를 들면, 니켈-팔라듐-금 도금층과 같은 도금층으로 상기 니켈-금 도금층을 대체할 수 있다.
다음으로, 상술된 각 실시예에 의한 기술적 요지를 아래와 같이 열거한다.
(1) 다층 배선 기판은 주요 요소로서 동일한 재료로 형성되는 다수의 수지 절연층 및 다수의 도체층을 교호로 적층함으로써 다층화한 적층 구조체; 상기 적층 구조체의 제 1 주표면측에 배열되는 다수의 제 1 주표면측 접속단자; 상기 적층 구조체의 제 2 주표면측에 배열되는 다수의 제 2 주표면측 접속단자를 가지며; 다수의 도체층은 상기 다수의 수지 절연층 내에는 배열되어, 상기 제 1 주표면측 또는 상기 제 2 주표면을 향한 방향을 따라 직경이 확대되는 비아 도체에 의하여 접속되고, 상기 다수의 수지 절연층은 광경화성이 없는 수지 절연재의 경화물의 주요 요소로서 동일한 빌드업재로 형성되며; 상기 주표면측에는 접속 대상으로서 IC 칩에 접속되는 IC 칩 접속단자 및 접속 대상으로서 수동소자에 접속되며 상기 IC 칩 접속단자보다 면적이 더욱 큰 수동소자 접속단자의 2종의 접속단자가 다수의 제 1 주표면측 접속단자로서 그 상부에 제공되고; 상기 IC 칩 접속단자는 상기 적층 구조체의 제 1 주표면측에 노출되는 상기 최상측 외곽층의 수지 절연층 내에 형성된 개구부에 따라 배열되며; 상기 수동소자 접속단자는 상기 최상측 외곽층의 수지 절연층 상에 형성되는 상부 단자부와, 상기 최상측 외곽층의 수지 절연층에서 상기 상부 단자부의 내부측 다수의 부분에 형성되는 개구부에 따라 배열되고; 상기 최상측 외곽층의 수지 절연층의 표면을 기준면으로서 설정할 때, 상기 상부 단자부의 상면은 상기 기준면보다 더욱 높고, 상기 IC 칩 접속단자의 상면 및 상기 하부 단자부는 상기 기준면과 같거나 보다 낮은 높이로 된다.
(2) 기술적 요지 (1)에서, 상기 다수의 수지 절연층 내에 형성된 모든 비아 도체는 상기 제 1 주표면에 접근할 수록 직경이 확대된다.
(3) 주요 요소로서 동일한 재료로 형성되는 다수의 수지 절연층 및 다수의 도체층을 교호로 적층함으로써 다층화한 적층 동일한 수지 상기 적층 구조체의 제 1 주표면측에 배열되는 다수의 제 1 주표면측 접속단자; 상기 적층 구조체의 제 2 주표면측에 배열되는 다수의 제 2 주표면측 접속단자; 및 상기 다수의 수지 절연층 내에 배열되어, 상기 제 1 주표면측을 향한 방향을 따라 직경이 확대되는 비아 도체에 의하여 접속되는 다수의 도체층;을 갖는 다층 배선 기판의 제조방법으로서, 상기 방법은: 제거 가능한 상태로 적층 금속박에 의하여 형성되는 기재를 준비하는 기재 준비 공정; 다수의 도체층 및 광경화 특성을 갖지 않는 수지 절연재의 경화물로 형성되는 다수의 수지 절연층을 다층으로서 교호로 적층하여 빌드업재를 포함하는 금속박을 최외곽층에 배열한 적층 구조체를 형성하는 빌드업 공정; 상기 빌드업 공정 이후, 상기 최상측 외곽층의 수지 절연층 내에, 상기 제 1 주표면측 접속단자의 하부 단자부에 상응하는 도체층을 노출시키는 개구부를 형성하는 개구부 형성 공정; 상기 빌드업 공정 이후, 빌드업재를 포함하는 상기 금속박 상에서 상기 금속박을 부분적으로 에칭하여, 상기 제 1 주표면측 접속단자의 상부 단자부를 형성하는 단자 형성 공정; 및 상기 개구부 형성 공정 및 상기 단자 형성 공정 이후, 상기 기재를 제거하는 기재 제거 공정을 포함한다.
(4) 기술적 요지 (3)에서, 빌드업재를 포함하는 상기 금속박 상의 금속박 및 상기 최상측 외곽층의 수지 절연층은 상기 개구부 형성 공정에서 레이저 드릴링을 통하여 처리된다.

Claims (12)

  1. 주요 요소로서 동일한 재료로 형성되는 다수의 수지 절연층 및 다수의 도체층을 교호로 적층함으로써 다층화한 적층 구조체;
    상기 적층 구조체의 제 1 주표면에 배열되는 다수의 제 1 주표면측 접속단자; 및
    상기 적층 구조체의 제 2 주표면에 배열되는 다수의 제 2 주표면측 접속단자;로 이루어지며,
    여기에서,
    상기 다수의 수지 절연층 내에는 다수의 도체층이 배열되어, 상기 제 1 주표면 또는 상기 제 2 주표면 중 어느 하나에 접근할수록 직경이 확대되는 비아 도체에 의하여 접속되고,
    여기에서,
    상기 다수의 제 1 주표면측 접속단자는 IC 칩을 접속 대상으로 하는 IC 칩 접속단자, 및 수동소자를 접속 대상으로 하며 상기 IC 칩 접속단자보다 면적이 더욱 큰 수동소자 접속단자를 포함하고;
    상기 IC 칩 접속단자는 상기 적층 구조체의 제 1 주표면에 노출되는 최상측 외곽층의 수지 절연층 내에 형성된 개구부 내에 위치되며;
    상기 수동소자 접속단자는 상기 최상측 외곽층의 수지 절연층 상에 형성되는 상부 단자부와, 상기 최상측 외곽층의 수지 절연층에서 상기 상부 단자부의 내부측 일부분에 형성되는 개구부 내에 위치되는 하부 단자부로 형성되고;
    여기에서,
    상기 최상측 외곽층의 수지 절연층의 표면은 기준면을 정의하며, 그리고
    여기에서
    상기 상부 단자부의 상면은 상기 기준면보다 더욱 높고, 상기 IC 칩 접속단자의 상면과 상기 하부 단자부는 상기 기준면과 같거나 보다 낮은 높이로 됨을 특징으로 하는, 다층 배선 기판.
  2. 청구항 1에 있어서,
    상기 상부 단자부는 상기 최상측 외곽층의 수지 절연층 상에 혀성되는 구리층, 및 상기 구리층 상에 형성되며 구리 이외의 금속으로 되는 코팅 금속층으로 이루어짐을 특징으로 하는 다층 배선 기판.
  3. 청구항 2에 있어서,
    상기 구리층 및 상기 코팅 금속층의 전체 두께는 15㎛보다 작거나 같음을 특징으로 하는 다층 배선 기판.

  4. 청구항 2에 있어서,
    상기 상부 단자부의 구리층은 무전해 동도금층 또는 구리박층이며, 상기 코팅 금속층은 상기무전해 동도금층 또는 구리박층 상에 형성되는 무전해 금 도금층 및 무전해 니켈 도금층을 포함하는 적어도 2개의 층으로 형성됨을 특징으로 하는 다층 배선 기판.
  5. 청구항 2에 있어서,
    상기 구리층의 상면 및 측면은 상기 코팅 금속층으로 커버됨을 특징으로 하는 다층 배선 기판.
  6. 청구항 2에 있어서,
    상기 최외곽층의 수지 절연층에서 상기 상부 단자부의 내부측 부분에 형성되는 개구부는 상기 내부측에서 수지재를 노출시키는 역할을 함을 특징으로 하는 다층 배선 기판.
  7. 청구항 1에 있어서,
    상기 다수의 수지 절연층은 광경화성이 없는 수지 절연재의 경화물의 주요 요소로서 동일한 빌드업재로 형성됨을 특징으로 하는 다층 배선 기판.
  8. 청구항 1에 있어서,
    상기 다수의 수지 절연층 내에 형성되는 모든 비아 도체는 상기 제 1 주표면에 접근할수록 직경이 확대됨을 특징으로 하는 다층 배선 기판.
  9. 주요 요소로서 동일한 재료로 형성되는 다수의 수지 절연층 및 다수의 도체층을 교호로 적층함으로써 다층화한 적층 동일한 수지 상기 적층 구조체의 제 1 주표면에 배열되는 다수의 제 1 주표면측 접속단자; 상기 적층 구조체의 제 2 주표면에 배열되는 다수의 제 2 주표면측 접속단자; 및 상기 다수의 수지 절연층 내에 배열되어, 상기 제 1 주표면 또는 상기 제 2 주표면을 향한 방향을 따라 직경이 확대되는 비아 도체에 의하여 접속되는 다수의 도체층;을 갖는 다층 배선 기판의 제조방법으로서:
    제거 가능한 상태로 적층 금속박이 상부에 적층된 기재를 준비하는 기재 준비 공정;
    상기 적층 금속박 상에 상기 다수의 도체층 및 상기 다수의 수지 절연층을 교호로 적층하여, 그의 최상측 외곽층의 최외면 상에 코팅 금속박이 코팅되어 있는 적층 구조체를 형성하는 빌드업 공정;
    상기 빌드업 공정 이후, 상기 최상측 외곽층의 수지 절연층 내에 개구부를 형성하여, 상기 제 1 주표면측 접속단자의 하부 단자부에 상응하는 도체층을 노출시키는 개구부 형성 공정;
    상기 빌드업 공정 이후, 상기 금속박을 부분적으로 에칭하여, 상기 제 1 주표면측 접속단자의 상부 단자부를 형성하는 단자 형성 공정; 및
    상기 개구부 형성 공정 및 상기 단자 형성 공정 이후, 상기 기재를 제거하는 기재 제거 공정;으로 이루어지는 다층 배선 기판의 제조방법.
  10. 청구항 9에 있어서,
    상기 개구부를 형성하기 위한 개구부 형성 공정은 상기 단자 형성 공정 이후에 상기 코팅 금속박을 부분적으로 에칭하여 상기 제 1 주표면측 접속단자의 상부 단자부를 형성하도록 수행됨을 특징으로 하는 다층 배선 기판의 제조방법.
  11. 청구항 9에 있어서,
    상기 적층 구조체 상의 금속박 및 상기 최상측 외곽층의 수지 절연층은 상기 개구부 형성 공정에서 레이저 드릴링을 통하여 처리됨을 특징으로 하는 다층 배선 기판의 제조방법.
  12. 주요 요소로서 동일한 재료로 형성되는 다수의 수지 절연층 및 다수의 도체층을 교호로 적층함으로써 다층화한 적층 동일한 수지 상기 적층 구조체의 제 1 주표면에 배열되는 다수의 제 1 주표면측 접속단자; 상기 적층 구조체의 제 2 주표면에 배열되는 다수의 제 2 주표면측 접속단자; 및 상기 다수의 수지 절연층 내에 배열되어, 상기 제 1 주표면을 향한 방향을 따라 직경이 확대되는 비아 도체에 의하여 접속되는 다수의 도체층;을 갖는 다층 배선 기판의 제조방법으로서:
    제거 가능한 상태로 적층 금속박이 상부에 적층된 기재를 준비하는 기재 준비 공정;
    상기 적층 금속박 상에 상기 다수의 도체층 및 상기 다수의 수지 절연층을 교호로 적층하여, 적층 구조체를 형성하는 빌드업 공정;
    상기 빌드업 공정 이후, 상기 최상측 외곽층의 수지 절연층 상에 레이저 드릴링 공정을 수행하여 다수의 개구부를 형성하고, 각각의 개구부는 상기 다수의 제 1 주표면측 접속단자 각각의 하부 단자부에 상응하는 도체층 부분을 노출하도록 하는 개구부 형성 공정;
    상기 적층 구조체 상에 무전해 동도금을 수행하여 상기 다수의 개구부 및 상기 다수의 수지 절연층을 커버하는 전체 도금층을 형성하는 전체 도금 공정;
    상기 전체 도금 공정 이후, 상기 최상측 외곽층의 수지 절연층 상에 형성된 상기 전체 도금층을 부분적으로 에칭하여, 각 개구부의 상부 부분을 감싸는 영역에 상기 제 1 주표면측 접속단자 각각의 상부 단자부를 형성하는 단자 형성 공정; 및
    상기 개구부 형성 공정 및 상기 단자 형성 공정 이후, 상기 기재를 제거하는 기재 제거 공정;으로 이루어지는 다층 배선 기판의 제조방법.
KR1020110017191A 2010-02-26 2011-02-25 다층 배선 기판 및 그 제조방법 Ceased KR20110098677A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010041469A JP2011181542A (ja) 2010-02-26 2010-02-26 多層配線基板及びその製造方法
JPJP-P-2010-041469 2010-02-26

Publications (1)

Publication Number Publication Date
KR20110098677A true KR20110098677A (ko) 2011-09-01

Family

ID=44505170

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110017191A Ceased KR20110098677A (ko) 2010-02-26 2011-02-25 다층 배선 기판 및 그 제조방법

Country Status (5)

Country Link
US (1) US8450622B2 (ko)
JP (1) JP2011181542A (ko)
KR (1) KR20110098677A (ko)
CN (1) CN102194791A (ko)
TW (1) TW201206296A (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8581388B2 (en) * 2009-12-28 2013-11-12 Ngk Spark Plug Co., Ltd Multilayered wiring substrate
JP6105316B2 (ja) * 2013-02-19 2017-03-29 京セラ株式会社 電子装置
JP2017151257A (ja) * 2016-02-24 2017-08-31 株式会社ジャパンディスプレイ 表示装置
US10361121B2 (en) * 2016-05-13 2019-07-23 Intel Corporation Aluminum oxide for thermal management or adhesion
KR102167540B1 (ko) * 2018-05-21 2020-10-20 (주)유니젯 다층기판의 제조방법

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5224784B2 (ja) 2007-11-08 2013-07-03 新光電気工業株式会社 配線基板及びその製造方法

Also Published As

Publication number Publication date
JP2011181542A (ja) 2011-09-15
TW201206296A (en) 2012-02-01
CN102194791A (zh) 2011-09-21
US8450622B2 (en) 2013-05-28
US20110211320A1 (en) 2011-09-01

Similar Documents

Publication Publication Date Title
JP5284147B2 (ja) 多層配線基板
KR101329896B1 (ko) 다층 배선기판 및 그 제조방법
KR101215246B1 (ko) 다층 배선기판의 제조방법 및 다층 배선기판
KR101290471B1 (ko) 다층 배선 기판 및 그 제조방법
KR101323541B1 (ko) 다층 배선기판
KR101281410B1 (ko) 다층 배선기판
JP5566771B2 (ja) 多層配線基板
JP2011138869A (ja) 多層配線基板の製造方法及び多層配線基板
US20120097319A1 (en) Method of manufacturing multilayer wiring substrate
US8535546B2 (en) Method of manufacturing multilayer wiring substrate
JP2009224415A (ja) 多層配線基板の製造方法、及び多層配線基板の中間製品
KR20110098677A (ko) 다층 배선 기판 및 그 제조방법
JP5638269B2 (ja) 多層配線基板
JP5269757B2 (ja) 多層配線基板

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20110225

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20111205

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20110225

Comment text: Patent Application

PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20130219

Patent event code: PE09021S01D

E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20130514

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20130219

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I