[go: up one dir, main page]

KR20110097121A - 어레이 기판 - Google Patents

어레이 기판 Download PDF

Info

Publication number
KR20110097121A
KR20110097121A KR1020100016782A KR20100016782A KR20110097121A KR 20110097121 A KR20110097121 A KR 20110097121A KR 1020100016782 A KR1020100016782 A KR 1020100016782A KR 20100016782 A KR20100016782 A KR 20100016782A KR 20110097121 A KR20110097121 A KR 20110097121A
Authority
KR
South Korea
Prior art keywords
layer
thin film
film transistor
active
switching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
KR1020100016782A
Other languages
English (en)
Inventor
최희동
전진채
최혜영
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020100016782A priority Critical patent/KR20110097121A/ko
Publication of KR20110097121A publication Critical patent/KR20110097121A/ko
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/481—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs integrated with passive devices, e.g. auxiliary capacitors

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은, 화소영역과 상기 화소영역 내에 스위칭 영역과 구동영역과 스토리지 영역이 정의(定義)된 기판과; 상기 기판 상의 상기 스위칭 영역 및 구동영역에 각각 순차 적층된 형태로, 게이트 전극과, 게이트 절연막과, 순수 폴리실리콘의 액티브층과, 상기 액티브층의 중앙부를 기준으로 그 양측으로 상기 액티브층을 노출시키는 제 1 및 2 액티브 콘택홀을 갖는 층간절연막과, 상기 제 1 및 제 2 액티브 콘택홀을 통해 상기 액티브층과 접촉하며 이격하는 불순물 비정질 실리콘의 오믹콘택층과, 상기 서로 이격하는 오믹콘택층 상부에 각각 형성된 소스 및 드레인 전극을 포함하여 구성된 스위칭 및 구동 박막트랜지스터와; 상기 층간절연막 상의 상기 화소영역의 경계에 형성된 데이터 배선과; 상기 스위칭 및 구동 박막트랜지스터와 상기 데이터 배선 위로 상기 스위칭 박막트랜지스터의 게이트 전극을 노출시키는 제 1 게이트 콘택홀을 가지며 형성된 제 1 보호층과; 상기 제 1 보호층 위로 상기 화소영역의 경계에 상기 제 1 게이트 콘택홀을 통해 상기 스위칭 박막트랜지스터의 게이트 전극과 접촉하며 상기 데이터 배선과 교차하여 상기 화소영역을 정의(定義)하는 게이트 배선과; 상기 게이트 배선 위로 상기 구동 박막트랜지스터의 드레인 전극을 노출시키는 제 1 드레인 콘택홀을 가지며 형성된 제 2 보호층과; 상기 제 2 보호층 위로 상기 제 1 드레인 콘택홀을 통해 상기 구동 박막트랜지스터의 드레인 전극과 접촉하며 상기 화소영역에 형성된 화소전극을 포함하며, 상기 제 1 보호층 상부 또는 상기 제 2 보호층의 상부에 상기 스위칭 박막트랜지스터의 액티브층 또는 상기 구동 박막트랜지스터의 액티브층 중 적어도 하나의 액티브층에 대응하여 상기 소스 전극과 접촉하며 상기 액티브층과 중첩하는 액티브 캡핑막이 형성된 것을 특징으로 하는 어레이 기판을 제공한다.

Description

어레이 기판{Array substrate}
본 발명은 어레이 기판에 관한 것이며, 특히 건식식각 진행에 의해 액티브층의 표면 손상 발생을 원천적으로 억제하며 이동도 특성이 우수한 액티브층을 가지며, 포화영역에서 수렴특성이 우수한 박막트랜지스터를 구비한 어레이 기판에 관한 것이다.
근래에 들어 사회가 본격적인 정보화 시대로 접어듦에 따라 대량의 정보를 처리 및 표시하는 디스플레이(display) 분야가 급속도로 발전해 왔고, 최근에는 특히 박형화, 경량화, 저소비전력화의 우수한 성능을 지닌 평판표시장치로서 액정표시장치 또는 유기전계 발광소자가 개발되어 기존의 브라운관(Cathode Ray Tube : CRT)을 대체하고 있다.
액정표시장치 중에서는 각 화소(pixel)별로 전압의 온(on)/오프(off)를 조절할 수 있는 스위칭 소자인 박막트랜지스터가 구비된 어레이 기판을 포함하는 액티브 매트릭스형 액정표시장치가 해상도 및 동영상 구현능력이 뛰어나 가장 주목받고 있다.
또한, 유기전계 발광소자는 높은 휘도와 낮은 동작 전압 특성을 가지며, 스스로 빛을 내는 자체발광형이기 때문에 명암대비(contrast ratio)가 크고, 초박형 디스플레이의 구현이 가능하며, 응답시간이 수 마이크로초(㎲) 정도로 동화상 구현이 쉽고, 시야각의 제한이 없으며 저온에서도 안정적이고, 직류 5 내지 15V의 낮은 전압으로 구동하므로 구동회로의 제작 및 설계가 용이하므로 최근 평판표시장치로서 주목 받고 있다.
이러한 액정표시장치와 유기전계 발광소자에 있어서 공통적으로 화소영역 각각을 온(on)/오프(off) 제거하기 위해서 필수적으로 스위칭 소자인 박막트랜지스터를 구비한 어레이 기판이 구비되고 있으며, 나아가 유기전계 발광소자에 있어서는 상기 스위칭 박막트랜지스터 이외에 유기전계 발광 다이오드 구동을 위한 구동 박막트랜지스터를 상기 어레이 기판의 각 화소영역에 구비하고 있다.
도 1은 유기전계 발광소자를 구성하는 종래의 어레이 기판에 있어 하나의 화소영역을 구동 박막트랜지스터를 포함하여 절단한 단면을 도시한 것이다. 이때, 설명의 편의를 위한 상기 구동 박막트랜지스터가 형성된 영역을 구동영역이라 정의한다.
도시한 바와 같이, 어레이 기판(11)에 있어 다수의 게이트 배선(미도시)과 데이터 배선(33)이 교차하여 정의되는 다수의 화소영역(P) 내의 구동영역(TrA)에는 게이트 전극(15)이 형성되어 있으며, 상기 게이트 전극(15) 상부로 전면에 게이트 절연막(18)이 형성되어 있으며, 그 위에 순차적으로 순수 비정질 실리콘의 액티브층(22)과 불순물 비정질 실리콘의 오믹콘택층(26)으로 구성된 반도체층(28)이 형성되어 있다. 상기 오믹콘택층(26) 위로는 상기 게이트 전극(15)에 대응하여 서로 이격하며 소스 전극(36)과 드레인 전극(38)이 형성되어 있다. 이때 순차 적층 형성된 게이트 전극(15)과 게이트 절연막(18)과 반도체층(28)과 소스 및 드레인 전극(36, 38)은 구동 박막트랜지스터(Tr)를 이룬다. 이때 도면에 나타내지 않았지만, 상기 화소영역에는 상기 구동 박막트랜지스터(Tr)와 동일한 형태를 가지며, 상기 구동 박막트랜지스터(Tr) 및 상기 게이트 배선(미도시)과 데이터 배선(33)과 연결되며 스위칭 박막트랜지스터(미도시)가 형성되고 있다.
또한, 상기 소스 및 드레인 전극(36, 38)과 노출된 액티브층(22) 위로 전면에 상기 드레인 전극(38)을 노출시키는 드레인 콘택홀(45)을 포함하는 보호층(42)이 형성되어 있으며, 상기 보호층(42) 상부에는 각 화소영역(P)별로 독립되며, 상기 드레인 콘택홀(45)을 통해 상기 드레인 전극(38)과 접촉하는 화소전극(50)이 형성되어 있다. 이때, 상기 데이터 배선(33) 하부에는 상기 오믹콘택층(26)과 액티브층(22)을 이루는 동일한 물질로 제 1 패턴(27)과 제 2 패턴(23)의 이중층 구조를 갖는 반도체 패턴(29)이 형성되어 있다.
전술한 구조를 갖는 종래의 어레이 기판(11)에 있어서 상기 구동영역(TrA)에 구성된 박막트랜지스터(Tr)의 반도체층(28)을 살펴보면, 순수 비정질 실리콘의 액티브층(22)은 그 상부로 서로 이격하는 오믹콘택층(26)이 형성된 부분의 제 2 두께(t2)와 상기 오믹콘택층(26)이 제거되어 노출된 된 부분의 제 1 두께(t1)가 달리 형성됨을 알 수 있다. 이러한 액티브층(22)의 두께 차이(t1 ≠ t2)는 제조 방법에 기인한 것이며, 상기 액티브층(22)의 두께 차이(t1 ≠ t2)에 의해 상기 박막트랜지스터(Tr)의 특성 저하가 발생하고 있다.
도 2는 종래의 어레이 기판의 제조 단계 중 반도체층과 소스 및 드레인 전극을 형성하는 단계를 도시한 단면도이다. 도면에 있어서는 설명의 편의를 위해 게이트 전극과 게이트 절연막은 생략하였다.
도시한 바와 같이, 기판(11) 상에 순수 비정질 실리콘층(미도시)을 형성하고 그 상부로 불순물 비정질 실리콘층(미도시)과 금속층(미도시)을 순차적으로 형성하고, 이들을 패터닝함으로써 최상부에 금속물질로서 소스 드레인 패턴(미도시)을 형성하고, 그 하부로 불순물 비정질 실리콘 패턴(미도시)과, 액티브층(미도시)을 형성한다.
이후, 상기 소스 드레인 패턴의 중앙부를 식각하여 제거함으로써 서로 이격하는 소스 및 드레인 전극(36, 38)을 형성한다. 이때 상기 소스 및 드레인 전극(36, 398) 사이로 상기 불순물 비정질 실리콘 패턴(미도시)이 노출되게 된다.
다음, 상기 소스 및 드레인 전극(36, 38) 사이의 이격영역에 노출된 상기 불순물 비정질 실리콘 패턴(미도시)에 대해 건식식각을 실시함으로써 상기 소스 및 드레인 전극(36, 38) 사이로 노출된 상기 불순물 비정질 실리콘 패턴(미도시)을 제거함으로써 서로 이격하는 오믹콘택층(26)을 상기 소스 및 드레인 전극(36, 38) 하부에 형성한다.
이때, 상기 건식식각은 상기 소스 및 드레인 전극(36, 38) 사이로 노출된 불순물 비정질 실리콘 패턴(미도시)을 완전히 없애기 위해 충분히 오랜시간 지속되며, 이러한 과정에서 상기 불순물 비정질 실리콘 패턴(미도시) 하부에 위치한 액티브층(22)까지도 상기 불순물 비정질 실리콘 패턴(미도시)이 제거되는 부분에 대해서는 소정 두께 식각이 발생하게 된다. 따라서 액티브층(22)에 있어 그 상부에 오믹콘택층(26)이 형성된 부분과 노출된 부분에 있어 두께(t1 ≠ t2) 차이가 발생하게 된다. 상기 건식식각을 충분히 오랜시간 실시하지 않으면, 소스 및 드레인 전극(36, 38) 간의 이격영역에 있어 제거되어야 할 상기 불순물 비정질 실리콘 패턴(미도시)이 상기 액티브층(22) 상부에 남아 박막트랜지스터의 특성이 저하되므로 이를 방지하기 위함이다.
따라서, 전술한 종래의 어레이 기판(11)의 제조 방법에 있어서는 필연적으로 액티브층(22)의 두께 차이가 발생하게 되며, 이로 인해 박막트랜지스터(도 1의 Tr)의 특성 저하가 발생하게 된다.
또한, 액티브층(22)이 오믹콘택층(26) 형성을 위한 건식식각 진행 시 식각되어 제거되는 두께까지 고려하여 충분히 두껍게 상기 액티브층(22)을 이루는 순수 비정질 실리콘층(미도시)을 1000Å 이상의 두께를 갖도록 증착해야 하는 바, 증착시간이 늘어나 생산성을 떨어뜨리는 결과를 초래하고 있다.
한편, 어레이 기판에 있어서 가장 중요한 구성요소로는 각 화소영역별로 형성되며, 게이트 배선과 데이터 배선 및 화소전극과 동시에 연결됨으로써 선택적, 주기적으로 신호전압을 상기 화소전극에 인가시키는 역할을 하는 박막트랜지스터를 들 수 있다.
하지만, 종래의 어레이 기판에서 일반적으로 구성하는 박막트랜지스터의 경우, 상기 액티브층은 비정질 실리콘을 이용하고 있음을 알 수 있다. 이러한 비정질 실리콘을 이용하여 액티브층을 형성할 경우, 상기 비정질 실리콘은 원자 배열이 무질서하기 때문에 빛 조사나 전기장 인가 시 준 안정 상태로 변화되어 박막트랜지스터 소자로 활용 시 안정성에 문제가 되고 있으며, 채널 내부에서 캐리어의 이동도가 0.1㎠/V·s∼1.0㎠/V·s로 낮아 이를 구동회로용 소자로 사용하는 데는 어려움이 있다.
이러한 문제를 해결하고자 레이저 장치를 이용한 결정화 공정 진행에 의해 비정질 실리콘의 반도체층을 폴리실리콘의 반도체층으로 결정화함으로써 폴리실리콘을 액티브층으로 이용한 박막트랜지스터를 제조하는 방법이 제안되고 있다.
하지만 종래의 폴리실리콘을 반도체층으로 하는 박막트랜지스터를 구비한 어레이 기판에 있어 상기 박막트랜지스터를 포함하는 하나의 화소영역에 대한 단면도인 도 3을 참조하면, 레이저 결정화 공정을 통한 폴리실리콘을 반도체층(55)으로 이용하는 박막트랜지스터(Tr)를 포함하는 어레이 기판(51) 제조에는 상기 폴리실리콘으로 이루어진 반도체층(55) 내에 제 1 영역(55a)의 양측으로 고농도의 불순물을 포함하는 n+영역(55b) 또는 p+영역(미도시)의 형성을 필요로 한다. 따라서, 이들 n+ 영역(55b) 또는 p+ 형성을 위한 도핑 공정이 요구되며, 이러한 도핑공정 진행을 위해 이온 인플란트 장비가 추가적으로 필요하다. 이 경우, 제조비용 상승을 초래하며, 신규 장비 추가에 의한 어레이 기판(51) 제조를 위해 제조 라인을 새롭게 구성해야 하는 문제가 발생하고 있다.
본 발명은 전술한 문제를 해결하기 위한 것으로, 액티브층이 건식식각에 노출되지 않음으로써 그 표면에 손상이 발생하지 않아 박막트랜지스터의 특성이 향상되는 어레이 기판을 제공하는 것을 그 목적으로 한다.
또한, 반도체층을 폴리실리콘으로 형성하면서도 도핑 공정을 필요로 하지 않으며, 이동도 특성을 향상시킬 수 있는 박막트랜지스터를 구비한 어레이 기판의 제조 방법을 제공하는 것을 또 다른 목적으로 한다.
상기 목적을 달성하기 위한 본 발명의 일 실시예에 따른 어레이 기판은, 화소영역과 상기 화소영역 내에 스위칭 영역과 구동영역과 스토리지 영역이 정의(定義)된 기판과; 상기 기판 상의 상기 스위칭 영역 및 구동영역에 각각 순차 적층된 형태로, 게이트 전극과, 게이트 절연막과, 순수 폴리실리콘의 액티브층과, 상기 액티브층의 중앙부를 기준으로 그 양측으로 상기 액티브층을 노출시키는 제 1 및 2 액티브 콘택홀을 갖는 층간절연막과, 상기 제 1 및 제 2 액티브 콘택홀을 통해 상기 액티브층과 접촉하며 이격하는 불순물 비정질 실리콘의 오믹콘택층과, 상기 서로 이격하는 오믹콘택층 상부에 각각 형성된 소스 및 드레인 전극을 포함하여 구성된 스위칭 및 구동 박막트랜지스터와; 상기 층간절연막 상의 상기 화소영역의 경계에 형성된 데이터 배선과; 상기 스위칭 및 구동 박막트랜지스터와 상기 데이터 배선 위로 상기 스위칭 박막트랜지스터의 게이트 전극을 노출시키는 제 1 게이트 콘택홀을 가지며 형성된 제 1 보호층과; 상기 제 1 보호층 위로 상기 화소영역의 경계에 상기 제 1 게이트 콘택홀을 통해 상기 스위칭 박막트랜지스터의 게이트 전극과 접촉하며 상기 데이터 배선과 교차하여 상기 화소영역을 정의(定義)하는 게이트 배선과; 상기 게이트 배선 위로 상기 구동 박막트랜지스터의 드레인 전극을 노출시키는 제 1 드레인 콘택홀을 가지며 형성된 제 2 보호층과; 상기 제 2 보호층 위로 상기 제 1 드레인 콘택홀을 통해 상기 구동 박막트랜지스터의 드레인 전극과 접촉하며 상기 화소영역에 형성된 화소전극을 포함하며, 상기 제 1 보호층 상부 또는 상기 제 2 보호층의 상부에 상기 스위칭 박막트랜지스터의 액티브층 또는 상기 구동 박막트랜지스터의 액티브층 중 적어도 하나의 액티브층에 대응하여 상기 소스 전극과 접촉하며 상기 액티브층과 중첩하는 액티브 캡핑막이 형성된 것을 특징으로 한다.
상기 제 1 보호층에는 상기 스위칭 또는 구동 박막트랜지스터의 소스 전극을 노출시키는 소스 콘택홀이 구비되며, 상기 액티브 캡핑막은 상기 제 1 보호층 상에 상기 소스 콘택홀을 통해 상기 스위칭 또는 구동 박막트랜지스터의 소스 전극과 접촉하며 형성된 것이 특징이며, 이때, 상기 액티브 캡핑막은 상기 게이트 배선을 이루는 동일한 물질로 형성된 것이 특징이다.
또한, 상기 제 2 및 제 1 보호층에는 상기 스위칭 또는 구동 박막트랜지스터의 소스 전극을 노출시키는 소스 콘택홀이 구비되며, 상기 액티브 캡핑막은 상기 제 2 보호층 상에 상기 소스 콘택홀을 통해 상기 스위칭 또는 구동 박막트랜지스터의 소스 전극과 접촉하며 형성된 것이 특징이며, 이때, 상기 액티브 캡핑막은 상기 화소전극을 이루는 동일한 물질로 형성된 것이 특징이다.
또한, 상기 액티브 캡핑막은 이와 중첩하는 상기 스위칭 또는 구동 박막트랜지스터에 있어서 상기 각 박막트랜지스터의 소스 및 드레인 전극을 포함하여 이들 두 전극 사이에 이격영역과 중첩하도록 형성되거나, 상기 소스 및 드레인 전극과는 중첩되지 않고 상기 소스 및 드레인 전극 사이의 이격영역에 대응하여 상기 이격영역과 동일한 폭을 갖거나 또는 작은 폭을 가지며 형성되거나, 상기 소스 및 드레인 전극의 이격영역 및 상기 소스 전극과 중첩하도록 형성된 것이 특징이다.
또한, 상기 게이트 전극은 불순물 폴리실리콘으로 500Å 내지 1000Å 정도의 두께를 갖거나, 또는 800℃ 이상의 고융점을 갖는 금속물질로 100Å 내지 1000Å 정도의 두께 갖는 것이 특징이다.
나아가, 상기 제 1 보호층에는 상기 구동 박막트랜지스터의 게이트 전극을 노출시키는 제 2 게이트 콘택홀이 구비되며, 상기 제 1 보호층 상부에는 상기 제 2 게이트 콘택홀을 통해 상기 구동 박막트랜지스터의 게이트 전극과 접촉하며 게이트 보조패턴이 형성되며, 상기 제 2 보호층에는 상기 스위칭 박막트랜지스터의 드레인 전극을 노출시키는 제 2 드레인 콘택홀과, 상기 게이트 보조패턴을 노출시키는 보조패턴 콘택홀이 구비되며, 상기 제 2 보호층 상부에는 상기 제 2 드레인 콘택홀과 상기 보조패턴 콘택홀을 통해 상기 스위칭 박막트랜지스터의 드레인 전극과 상기 게이트 보조패턴과 동시에 접촉하는 연결전극이 형성된 것이 특징이며, 이때, 상기 제 1 보호층 상부에 상기 게이트 배선과 나란하게 또는 상기 층간절연막 상에 상기 데이터 배선과 나란하게 전원배선이 형성된 것이 특징이다.
또한, 상기 구동 박막트랜지스터의 게이트 전극은 상기 스토리지 영역까지 연장 형성되어 제 1 스토리지 전극을 이루며, 상기 구동 박막트랜지스터의 소스 전극은 상기 스토리지 영역까지 연장 형성되어 제 2 스토리지 전극을 이룸으로써 상기 스토리지 영역에 순차 적층된 상기 제 1 스토리지 전극과 상기 게이트 절연막과 상기 층간절연막 및 상기 제 2 스토리지 전극은 스토리지 커패시터를 이루는 것이 특징이다.
또한, 상기 기판 상의 상기 게이트 전극 하부에 절연물질로 이루어진 버퍼층을 포함하며, 상기 오믹콘택층과 상기 액티브층 사이에는 상기 오믹콘택층과 동일한 평면적을 가지며 상기 오믹콘택층과 완전 중첩하는 형태로 순수 비정질 실리콘으로 이루어진 배리어패턴이 형성된 것이 특징이다.
본 발명의 또 다른 실시예에 따른 어레이 기판은, 화소영역이 정의된 기판상의 상기 화소영역에 순차 적층된 형태로 게이트 전극과, 게이트 절연막과, 순수 폴리실리콘의 액티브층과, 상기 액티브층의 중앙부를 기준으로 그 양측으로 상기 액티브층을 노출시키는 제 1 및 2 액티브 콘택홀을 갖는 층간절연막과, 상기 제 1 및 제 2 액티브 콘택홀을 통해 상기 액티브층과 접촉하며 이격하는 불순물 비정질 실리콘의 오믹콘택층과, 상기 서로 이격하는 오믹콘택층 상부에 각각 형성된 소스 및 드레인 전극을 포함하여 구성된 스위칭 박막트랜지스터와; 상기 층간절연막 상의 상기 화소영역의 경계에 형성된 데이터 배선과; 상기 스위칭 박막트랜지스터와 상기 데이터 배선 위로 상기 스위칭 박막트랜지스터의 게이트 전극을 노출시키는 게이트 콘택홀을 가지며 형성된 제 1 보호층과; 상기 제 1 보호층 위로 상기 화소영역의 경계에 상기 제 1 게이트 콘택홀을 통해 상기 스위칭 박막트랜지스터의 게이트 전극과 접촉하며 상기 데이터 배선과 교차하여 상기 화소영역을 정의(定義)하는 게이트 배선을 포함하며, 상기 제 1 보호층 상부 또는 상기 제 2 보호층의 상부에 상기 스위칭 박막트랜지스터의 액티브층에 대응하여 상기 소스 전극과 접촉하며 상기 액티브층과 중첩하는 액티브 캡핑막이 형성된 것을 특징으로 한다.
이때, 상기 액티브 캡핑막은 이와 중첩하는 상기 스위칭 박막트랜지스터의 소스 및 드레인 전극을 포함하여 이들 두 전극 사이에 이격영역과 중첩하도록 형성되거나, 상기 소스 및 드레인 전극과는 중첩되지 않고 상기 소스 및 드레인 전극 사이의 이격영역에 대응하여 상기 이격영역과 동일한 폭을 갖거나 또는 작은 폭을 가지며 형성되거나, 상기 소스 및 드레인 전극의 이격영역 및 상기 소스 전극과 중첩하도록 형성된 것이 특징이다.
본 발명에 따른 어레이 기판은, 액티브층 중 캐리어의 이동 통로가 되는 채널 영역이 건식식각에 노출되지 않음으로써 표면 손상이 발생하지 않아 박막트랜지스터 특성이 저하되는 것을 방지하는 효과가 있다.
액티브층이 건식식각에 영향을 받지 않게 되므로 식각되어 없어지는 두께를 고려하지 않아도 되므로 상기 액티브층의 두께를 줄임으로써 증착 시간을 단축시켜 생산성을 향상시키는 효과가 있다.
본 발명에 따른 제조 방법에 의해 제조된 어레이 기판은 비정질 실리콘층을 결정화 공정에 의해 폴리실리콘층으로 결정화하고 이를 반도체층으로 하여 박막트랜지스터를 구성함으로써 비정질 실리콘층의 반도체층을 포함하는 박막트랜지스터를 구비한 어레이 기판 대비 이동도 특성을 수십 내지 수 백배 향상시키는 효과가 있다.
폴리실리콘의 액티브층을 박막트랜지스터의 반도체층으로 이용하면서도 불순물의 도핑은 필요로 하지 않으므로 도핑 공정 진행을 위한 신규 장비 투자를 실시하지 않아도 되므로 초기 투자비용을 절감할 수 있는 장점이 있다.
또한, 폴리실리콘의 액티브층 상부로 절연층을 개재하여 소스 전극과 연결된 형태로 캡핑막을 형성함으로써 전 화소영역에서의 박막트랜지스터의 특성 균일도가 향상되며, 나아가 박막트랜지스터의 포화영역에서의 전류의 수렴 특성을 향상시켜 유기전계 발광 다이오드의 열화로 인해 발생하는 다이오드의 휘도 편차를 저감시키는 효과가 있다.
도 1은 액정표시장치 또는 유기전계 발광소자를 구성하는 종래의 어레이 기판에 있어 하나의 화소영역을 박막트랜지스터를 포함하여 절단한 단면을 도시한 도면.
도 2는 종래의 어레이 기판의 제조 단계 중 반도체층과 소스 및 드레인 전극을 형성하는 단계를 도시한 공정 단면도.
도 3은 종래의 폴리실리콘을 반도체층으로 하는 박막트랜지스터를 구비한 어레이 기판에 있어 상기 박막트랜지스터를 포함하는 하나의 화소영역에 대한 단면도.
도 4는 본 발명의 제 1 실시예에 따른 어레이 기판에 있어 하나의 화소영역을 스위칭 박막트랜지스터와 구동 박막트랜지스터를 포함하여 절단한 단면도.
도 5a 내지 5d는 본 발명의 제 1 실시예 및 제 1, 2, 3 변형예에 따른 어레이 기판의 스위칭 영역(SA)에 구비된 스위칭 박막트랜지스터의 평면 형태를 도시한 도면.
도 6a 내지 도 6e는 비교예와 본 발명의 제 1 실시예 및 그 제 1, 2, 3 변형예에 따른 어레이 기판에 있어서 각 박막트랜지스터의 I-V 커브를 나타낸 그래프.
도 7은 본 발명의 제 2 실시예에 따른 어레이 기판에 있어 하나의 화소영역을 스위칭 박막트랜지스터와 구동 박막트랜지스터를 포함하여 절단한 단면도.
이하, 본 발명에 따른 바람직한 실시예를 도면을 참조하여 설명한다.
도 4는 본 발명의 제 1 실시예에 따른 어레이 기판에 있어 하나의 화소영역을 스위칭 박막트랜지스터와 구동 박막트랜지스터를 포함하여 절단한 단면도이다. 이때 설명의 편의를 위해 화소영역(P) 내에 스위칭 박막트랜지스터(STr)가 형성되는 영역을 스위칭 영역(SA), 구동 박막트랜지스터(DTr)가 형성되는 영역을 구동영역(DA), 스토리지 커패시터(StgC)가 형성되는 영역을 스토리지 영역(StgA)이라 정의한다. 또한, 스위칭 박막트랜지스터(STr)에 있어 이를 이루는 구성요소에 대해서는 "스위칭"이라는 단어를 붙여 명명하였으며, 구동 박막트랜지스터(DTr)에 있어 이를 이루는 구성요소에 대해서는 "구동"이라는 단어를 붙여 명명하였다.
도시한 바와 같이, 본 발명의 실시예에 따른 어레이 기판(101)에는 전면에 절연물질로 이루어진 버퍼층(102)이 형성되어 있으며, 상기 버퍼층(102) 위로 스위칭 영역(SA)에 불순물 폴리실리콘으로 이루어지며 500Å 내지 1000Å 정도의 두께를 갖거나, 또는 800℃ 이상의 고융점을 갖는 금속물질로 이루어지며 100Å 내지 1000Å 정도의 얇은 두께를 가지며 스위칭 게이트 전극(105a)이 형성되어 있으며, 상기 구동영역(DA)에는 상기 스위칭 게이트 전극(105a)을 이루는 물질과 동일한 물질로 동일한 두께를 가지며 구동 게이트 전극(105b)이 형성되어 있다. 이때, 상기 구동 게이트 전극(105b)은 스토리지 영역(StgA)까지 연장 형성됨으로써 제 1 스토리지 전극(106)을 이루고 있다.
상기 고 용융점을 갖는 금속물질은 예를 들면 몰리브덴(Mo), 몰리 티타늄(MoTi)을 포함하는 몰리브덴 합금(Mo alloy), 구리(Cu), 구리 합금(Cu Alloy)인 것이 특징이다.
또한, 상기 스위칭 및 구동 게이트 전극(105a, 105b) 각각에 대응하여 그 상부로 절연물질로써 이루어진 게이트 절연막(109a, 109b)이 형성되어 있다. 이때, 상기 게이트 절연막(109a, 109b)은 각각 상기 스위칭 및 구동 게이트 전극(105a, 105b)과 동일한 형태로 동일한 면적을 가지며 완전 중첩하며 형성되고 있는 것이 특징이다.
상기 절연물질은 무기절연물질 예를들면 산화실리콘(SiO2) 또는 질화실리콘(SiNx)로 이루어지거나 또는 유기절연물질 예를들면 벤조사이클로부텐(BCB) 또는 포토아크릴(photo acryl)로 이루어진 것이 특징이다.
또한, 상기 각 게이트 절연막(109a, 109b) 위로 상기 스위칭 영역(SA) 및 구동영역(DA)에 위치한 상기 스위칭 및 구동 제 1 게이트 전극(105a, 150b) 각각의 중앙부에 대응하여 순수 폴리실리콘으로 이루어진 스위칭 및 구동 액티브층(115a, 115b)이 상기 스위칭 및 구동 제 1 게이트 전극(105a, 150b) 각각과 완전 중첩하며 형성되어 있다.
또한, 상기 스위칭 및 구동 액티브층(115a, 115b) 위로 전면에 상기 스위칭 액티브층(115a)의 중앙부를 기준으로 그 양측으로 상기 스위칭 액티브층(115a)을 노출시키는 제 1 및 2 액티브 콘택홀(123a, 123b)과 상기 구동 액티브층(115b)의 중앙부를 기준으로 그 양측으로 상기 구동 액티브층(115b)을 노출시키는 제 3 및 4 액티브 콘택홀(123c, 123d)을 갖는 층간절연막(122)이 형성되어 있다.
또한, 상기 층간절연막(122) 위로 상기 스위칭 영역(SA)에 대응하여 상기 제 1, 2 액티브 콘택홀(123a, 123b)을 통해 상기 스위칭 액티브층(115a)과 접촉하며 서로 이격하는 불순물 비정질 실리콘의 스위칭 오믹콘택층(127a)이 형성되어 있으며, 이의 상부에 서로 이격하며 스위칭 소스 전극(133a) 및 스위칭 드레인 전극(136a)이 형성되어 있다.
또한, 상기 층간절연막(122) 위로 상기 구동영역(DA)에 대응하여 상기 제 3, 4 액티브 콘택홀(123c, 123d)을 통해 상기 구동 액티브층(115b)과 접촉하며 서로 이격하는 불순물 비정질 실리콘의 구동 오믹콘택층(127b)이 형성되어 있으며, 이의 상부에 서로 이격하며 구동 소스 전극(133b) 및 구동 드레인 전극(136b)이 형성되어 있다. 이때, 상기 구동 소스 전극(133b)은 상기 스토리지 영역(StgA)까지 연장되어 제 2 스토리지 전극(137)을 이루고 있으며, 상기 스토리지 영역(StgA)에 있어 상기 게이트 절연막(109b)과 층간절연막(122)을 사이에 두고 서로 중첩하는 상기 제 1 스토리지 전극(106) 및 제 2 스토리지 전극(137)은 상기 게이트 절연막(109b)과 층간절연막(122)과 더불어 스토리지 커패시터(StgC)를 이룬다.
도면에 나타나지 않았지만, 상기 층간절연막(122) 위로 상기 스위칭 박막트랜지스터(STr)의 상기 스위칭 소스 전극(133a)과 연결되며 일방향으로 연장하는 데이터 배선(미도시)이 형성되고 있으며, 상기 데이터 배선(미도시)과 나란하게 전원배선(미도시)이 형성될 수도 있다.
한편, 동일한 층에 형성된 상기 스위칭 소스 및 드레인 전극(133a, 136a)과 구동 소스 및 드레인 전극(133b, 136b)과 데이터 배선(미도시) 및 전원배선(미도시)은 모두 동일한 금속물질로 이루어지고 있으며, 도면에 있어서는 단일층 구조를 갖는 것으로 도시되고 있지만, 이중층 또는 삼중층 구조를 이룰 수도 있다. 이때 상기 금속물질은 알루미늄(Al), 알루미늄네오디뮴(AlNd)을 포함하는 알루미늄 합금(AlNd), 구리(Cu), 구리합금(Cu Alloy), 몰리브덴(Mo), 몰리티타늄(MoTi)을 포함하는 몰리브덴 합금(MoTi) 및 크롬(Cr) 중 어느 하나인 것이 특징이다.
상기 스위칭 소스 및 드레인 전극(133a, 136a)과 구동 소스 및 드레인 전극(133b, 136b)과 데이터 배선(미도시) 및 전원배선(미도시)이 이중층 구조를 이루는 경우는 일례로 몰리브덴(Mo)/알루미늄네오디뮴(AlNd), 몰리티타늄(MoTi)/알루미늄네오디뮴(AlNd)의 형태를 가질 수 있으며, 3중층 구조를 이루는 경우는 티타늄(Ti)/구리(Cu)/티타늄(Ti), 몰리티타늄(MoTi)/구리(Cu)/몰리티타늄(MoTi), 몰리브덴(Mo)/알루미늄네오디뮴(AlNd)/몰리브덴(Mo), 몰리브덴(Mo)/알루미늄(Al)/몰리브덴(Mo)의 형태를 가질 수 있다.
또한, 도면에 나타내지 않았지만, 상기 스위칭 및 구동 오믹콘택층(127a, 127b)과 상기 스위칭 및 구동 액티브층(115a, 115b) 사이에는 상기 스위칭 및 구동 오믹콘택층(127a, 127b) 각각과 완전 중첩하는 형태로서 순수 비정질 실리콘으로 이루어지며 50Å 내지 300Å 정도 두께를 갖는 배리어패턴(미도시)이 더욱 형성될 수도 있다. 이러한 배리어패턴(미도시)은 상기 스위칭 및 구동 액티브층(115a, 115b)과 상기 스위칭 및 구동 오믹콘택층(127a, 127b)과의 접촉 특성을 향상시키는 역할을 한다.
다음, 상기 스위칭 소스 및 드레인 전극(133a, 136a)과 상기 구동 소스 및 드레인 전극(133b, 136b) 위로 전면에 절연물질로 이루어진 제 1 보호층(140)이 형성되어 있다. 이때, 상기 제 1 보호층(140)과 그 하부에 위치하는 상기 층간절연막(122) 및 게이트 절연막(109a, 109b)에는 상기 스위칭 및 구동 게이트 전극(105a, 105b)을 각각 노출시키는 제 1 및 제 2 게이트 콘택홀(142a, 142b)이 구비되고 있다.
또한, 상기 제 1 보호층(140)에는 상기 스위칭 소스 전극(133a) 및 구동 소스 전극(133b)을 각각 노출시키는 제 1 및 제 2 소스 콘택홀(143a, 143b)이 더욱 구비되고 있는 것이 특징이다.
다음, 상기 제 1 및 제 2 소스 콘택홀(143a, 143b)을 갖는 제 1 보호층(140) 위로는 상기 제 1 게이트 콘택홀(142a)을 통해 상기 스위칭 제 1 게이트 전극(105a)과 연결되며 상기 데이터 배선(미도시)과 교차하여 화소영역(P)을 정의하는 게이트 배선(145)이 형성되어 있다.
또한, 상기 제 1 보호층(140) 위로 상기 제 2 게이트 콘택홀(142b)을 통해 상기 구동 게이트 전극(105b)과 접촉하며 게이트 보조패턴(146)이 형성되어 있으며, 본 발명의 제 1 실시예에 있어 가장 특징적인 것으로서 상기 제 1 보호층(140) 상부에 상기 제 1 및 제 2 소스 콘택홀(143a, 143b)과 각각 접촉하며 스위칭 및 구동 액티브 캡핑막(148a, 148b)이 형성되고 있다. 이러한 스위칭 및 구동 액티브 캡핑막(148a, 148b)은 상기 스위칭 및 구동 액티브층(115a, 115b)에 대응하여 이와 중첩하며 형성되고 있는 것이 특징이다.
한편, 상기 스위칭 영역(SA)에 순차 적층된 상기 스위칭 게이트 전극(105a)과 게이트 절연막(109a)과 스위칭 액티브층(115a)과 층간절연막(122)과 스위칭 오믹콘택층(127a)과 서로 이격하는 스위칭 소스 및 드레인 전극(133a, 136a)과 제 1 보호층(140) 및 상기 스위칭 액티브 캡핑막(148a)은 스위칭 박막트랜지스터(STr)를 이루며, 상기 구동영역(DA)에 순차 적층된 상기 구동 게이트 전극(105b)과 게이트 절연막(109b)과 구동 액티브층(115b)과 층간절연막(122)과 구동 오믹콘택층(115b)과 서로 이격하는 구동 소스 및 드레인 전극(133b, 136b)은 구동 박막트랜지스터(DTr)를 이룬다.
상기 스위칭 및 구동 소스 전극(133a, 133b)과 전기적으로 연결되며 상기 스위칭 및 구동 액티브층(115a, 115b)에 대응하여 이와 각각 중첩하도록 상기 스위칭 및 구동 액티브 캡핑막(148a, 148b)이 구비됨으로써 상기 기판(101) 전면에서의 상기 스위칭 및 구동 박막트랜지스터(STr, DTr)의 특성 균일도를 개선시키며, 나아가 각 박막트랜지스터(STr, DTr)의 포화영역에서의 수렴 특성을 향상시키는 효과를 갖게 되는 것이 특징이다.
한편, 도면에 있어서는 상기 스위칭 액티브 캡핑막(148a)은 상기 스위칭 액티브층(115a)에 대응하여 형성되고 있으며, 상기 구동 액티브 캡핑막(148b)은 상기 구동 액티브층(115b)에 대응하여 형성되고 있음을 보이고 있지만, 상기 스위칭 및 구동 액티브 캡핑막(STr, DTr)은 모든 액티브층(115a, 115b)에 대응하여 형성될 필요는 없다. 즉, 상기 구동 박막트랜지스터(DTr)에 대응해서는 상기 구동 액티브 캡핑막(148b)이 생략되고 상기 스위칭 박막트랜지스터(STr)에 대응해서만 스위칭 액티브 캡핑막(148a)만이 형성되거나, 또는 상기 스위칭 박막트랜지스터(STr)에 대응해서는 상기 스위칭 액티브 캡핑막(148a)이 생략되고 상기 구동 박막트랜지스터(DTr)에 대응해서만 구동 액티브 캡핑막(148b)이 형성될 수도 있다.
한편, 도면에 나타나지 않았지만, 상기 제 1 보호층(140) 위에는 상기 스위칭 소스 및 드레인 전극(133a, 136a)과 구동 소스 및 드레인 전극(133b, 136b)과 데이터 배선(미도시)이 형성된 층간절연막(122) 상에 전원배선(미도시)이 형성되지 않았을 경우, 상기 게이트 배선(145)과 이격하며 나란하게 전원배선(미도시)이 더욱 형성될 수도 있다.
다음, 상기 게이트 배선(145)과 상기 게이트 보조패턴(146) 위로 상기 기판(101) 전면에 절연물질로서 제 2 보호층(150)이 형성되어 있다.
이때, 상기 제 2 보호층(150)에는 상기 게이트 보조패턴(146)을 노출시키는 보조패턴 콘택홀(153)이 구비되고 있다. 또한, 상기 제 2 보호층(150)과 그 하부의 제 1 보호층(140)은 패터닝되어 상기 스위칭 및 구동 드레인 전극(136a, 136b)을 각각 노출시키는 제 1 및 제 2 드레인 콘택홀(152a, 152b)을 구비하고 있다.
다음, 상기 제 1 및 제 2 드레인 콘택홀(152a, 152b)을 갖는 상기 제 2 보호층(150) 위로는 투명 도전성 물질로써 상기 제 2 드레인 콘택홀(152b)을 통해 상기 구동 드레인 전극(136b)과 접촉하는 화소전극(170)이 각 화소영역(P) 별로 형성되어 있다.
또한, 상기 제 2 보호층(150) 상부에는 상기 제 1 드레인 콘택홀(152a)과 상기 보조패턴 콘택홀(153) 통해 상기 스위칭 드레인 전극(136a) 및 상기 게이트 보조패턴(146)과 동시에 접촉하는 게이트 연결전극(172)이 형성됨으로서 본 발명의 제 1 실시예에 따른 어레이 기판(101)이 완성되고 있다.
이때 상기 화소전극(170)과 게이트 연결전극(172)은 도전성 물질 더욱 정확히는 불투명한 금속물질 예를 들면 상기 게이트 배선(145) 또는 데이터 배선(미도시)을 이루는 물질로 이루어질 수도 있으며, 또는 투명 도전성 물질 예를 들면 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)로 이루어질 수도 있다.
전술한 구성을 갖는 본 발명의 제 1 실시예에 따른 어레이 기판(101)은 순수 폴리실리콘의 스위칭 및 구동 액티브층(115a, 115b)이 형성됨으로써 종래 대비 이동도 특성이 향상되며, 채널 영역이 형성되는 스위칭 및 구동 액티브층(115a, 115b)의 중앙부에 대해서는 층간절연막(122)이 에치스토퍼의 역할을 함으로써 건식식각에 노출되어 발생하는 두께 변화는 발생하지 않으므로 액티브층의 채널 영역의 두께 변화에 따른 박막트랜지스터의 특성 저하를 방지할 수 있는 것이 특징이다.
또한, 스위칭 및 구동 박막트랜지스터(STr, DTr)에 있어 상기 스위칭 및 구동 액티브층(115a, 115b)에 대응하여 상기 스위칭 및 구동 소스 전극(133a, 133b)과 각각 접촉하며 스위칭 및 구동 액티브 캡핑막(148a, 148b)이 구비됨으로서 상기 스위칭 및 구동 박막트랜지스터(STr, DTr)의 포화영역에서의 I-V커브 특성을 향상시키며, 이에 의해 발광 다이오드가 열화에 따른 휘도 저감이 발생한다 하더라도 휘도 편차를 최소화하는 효과를 갖는 것이 특징이다.
한편, 본 발명의 실시예에 있어서 상기 스위칭 및 구동 박막트랜지스터(STr, DTr) 각각에 구비된 상기 스위칭 및 구동 액티브 캡핑막(148a, 148b) 각각이 상기 스위칭 소스 전극(133a)과 스위칭 드레인 전극(136a)간의 이격영역(채널영역) 및 상기 구동 소스 전극(133b)과 구동 드레인 전극(136b) 간의 이격영역(채널영역)을 포함하여 상기 스위칭 및 구동 소스 전극(133a, 133b)과 상기 스위칭 및 구동 드레인 전극(136a, 136b)이 형성된 부분과도 중첩하도록 형성됨을 보이고 있지만, 상기 스위칭 및 구동 액티브 캡핑막(148a, 148b)은 그 면적과 위치가 자유롭게 변형될 수 있다.
도 5a 내지 5d는 본 발명의 제 1 실시예 및 제 1, 2, 3 변형예에 따른 어레이 기판의 스위칭 영역(SA)에 구비된 스위칭 박막트랜지스터의 평면 형태를 도시한 도면이다. 도면에 있어서는 스위칭 박막트랜지스터에 대해서만 도시하고 있지만, 구동 박막트랜지스터에 대해서도 동일하게 적용될 수 있음은 자명하므로 도 5a 내지 도 5d에 대한 설명 부분에서는 스위칭 및 구동 박막트랜지스터의 구분없이 박막트랜지스터라 언급하며, 박막트랜지스터를 이루는 구성소자에 대해서도 "스위칭" 및 "구동"라는 지칭없이 명칭하였으며, 도면 부호에 있어서는 제 1 실시예에 따른 스위칭 박막트랜지스터에 부여된 도면부호를 그대로 사용하였다.
우선, 도 5a를 참조하면, 본 발명의 제 1 실시예에 따른 어레이 기판에 있어서는 게이트 전극(105a)과 게이트 절연막(도 4의 109a)과 액티브층(115a)과 층간절연막(도 4의 122)과 오믹콘택층(도 4의 127a)과 소스 및 드레인 전극(133a, 136b)과 제 1 보호층(도 4의 140)과 액티브 캡핑막(148a)으로 구성되고 있는 박막트랜지스터(STr)에 있어서 최상부에 형성되는 상기 액티브 캡핑막(148a)이 상기 소스 전극(133a)과 드레인 전극(136a)간의 이격영역(채널영역)을 포함하여 상기 소스 전극(133a) 및 상기 드레인 전극(136a)과도 중첩하도록 형성됨을 보이고 있다.
이러한 액티브 캡핑막(148a)은 그 형성 위치 및 면적이 다양하게 변형될 수 있으며, 제 1 변형예로서 우선, 도 5b에 나타낸 바와 같이, 상기 액티브층(115a) 내의 채널영역 즉, 서로 마주하는 소스 및 드레인 전극(133a, 136a)의 일 끝단 사이의 영역에 대응해서만 중첩하도록 형성되고 있음을 알 수 있다.
또한, 상기 액티브 캡핑막(148a)은 제 2 변형예로서 도 5c에 도시한 바와 같이, 액티브층(115a)의 중앙부에 대해서만 중첩하도록 형성할 수도 있다. 즉, 서로 마주하는 상기 소스 및 드레인 전극(133a, 136a)의 일끝단 사이의 영역의 폭보다 작은 폭을 갖도록 형성될 수도 있다.
또한, 상기 액티브 캡핑막(148a)은 제 3 변형예로서 도 5d에 도시한 바와 같이, 상기 채널영역 일부를 포함하여 상기 소스 전극(133a) 일부와 중첩하도록 형성될 수도 있다.
도 6a 내지 도 6e는 비교예와 본 발명의 제 1 실시예 및 그 제 1, 2, 3 변형예에 따른 어레이 기판에 있어서 각 박막트랜지스터의 I-V 커브를 나타낸 그래프이다. 도 6a는 비교예로서 액티브 캡핑막이 형성되지 않은 박막트랜지스터의 I-V커브 특성을 나타낸 그래프이며, 도 6b는 본 발명의 제 1 실시예에 따른 어레이 기판에 구성된 액티브 캡핑막이 채널영역과 소스 및 드레인 전극과 중첩하도록 형성된 것을 특징으로 하는 박막트랜지스터의 I-V커브 특성을 나타낸 그래프이며, 도 6c, 6d 및 도 6e는 각각 본 발명의 제 1 실시예의 제 1, 2, 3 변형예에 따른 어레이 기판에 있어 도 5b, 5c 및 도 5d에 각각 제시된 액티브 캡핑막 형태를 포함하는 박막트랜지스터의 I-V커브 특성을 나타낸 그래프이다. 이때 상기 각 I-V 커브 그래프는 소스 및 드레인 전극간의 전압 변화(VDS)에 따른 소스 및 드레인 전극에 흐르는 전류(IDS) 값을 나타낸 것이다.
도면을 참조하면, 비교예인 도 6a 대비 도 6b 내지 도 6e에 나타난 I-V커브 그래프에 도시된 I-V커브 곡선의 포화영역에서의 특성이 우수함을 알 수 있다.
박막트랜지스터는 I-V 커브 특성 그래프 상에서 소스 드레인 전압차가 특정값 이상이 되면 이상적으로는 모두 일정한 크기의 전류값을 갖는 포화영역을 가져야 하며, 이러한 포화영역에서는 전류값의 변화가 작은 것 즉, 곡선의 커브가 평행한 상태를 나타내는 것이 우수한 특성을 갖는다.
도면을 살펴보면, 비교예(도 6a)의 경우, 상단에 위치하는 커브 곡선들을 참조하면 포화영역에서의 전류 변화량은 약 1.4*10-6(A)이 됨을 보이고 있지만, 도 6b 내지 도 6e를 살펴보면 상단에 위치하는 커브 곡선들은 모두 1.0*10-6(A) 이하의 범위내의 변화량을 가짐을 알 수 있다. 또한, 그래프 커브 곡선을 자체를 살펴보아도 도 6a보다는 도 6b 내지 도 6e에 도시된 그래프 커브 곡선이 포화영역에서 그 기울기가 작은 값을 가져 플랫한 상태를 이루고 있음을 알 수 있다.
따라서, 포화영역에서의 전류 특성에 있어서도 액티브 캡핑막이 구비된 박막트랜지스터를 포함하는 본 발명의 실시예 및 변형예가 액티브 캡핑막이 없는 박막트랜지스터를 포함하는 비교예 대비 우수함을 알 수 있다.
도 7은 본 발명의 제 2 실시예에 따른 어레이 기판의 하나의 화소영역에 있어 스위칭 및 구동 박막트랜지스터를 포함하는 부분에 대한 단면도이다. 이때 설명의 편의를 위해 제 1 실시예와 동일한 구성요소에 대해서는 동일한 도면 부호를 부여하였으며, 액티브 캡핑막의 형성 위치 및 제 1 및 제 2 소스 콘택홀을 제외한 모든 구성요소는 전술한 제 1 실시예와 동일하므로 이와 차별점이 있는 부분에 대해서만 간단히 설명한다.
본 발명의 제 2 실시예에 따른 어레이 기판(101)은 스위칭 및 구동 액티브 캡핑막(178a, 178b)이 게이트 배선(145)이 형성된 제 1 보호층(140) 상부에 위치하고 있는 것이 아니라, 화소전극(170)이 형성된 제 2 보호층(150) 상에 상기 화소전극(170)을 이루는 동일한 물질로 이루어지고 있는 것이 특징이다.
따라서, 상기 스위칭 및 구동 소스 전극(133a, 133b)을 각각 노출시키는 제 1 및 제 2 소스 콘택홀(153a, 153b)이 제 1 실시예의 경우 제 1 보호층(140)에 대해서만 그 내부에 형성되었지만, 제 2 실시예의 경우 상기 제 1 보호층(140)을 포함하여 상기 제 1 보호층(140)의 상부에 위치한 제 2 보호층(150) 내에 형성되는 것이 특징이다. 즉, 상기 제 1 및 제 2 소스 콘택홀(153a, 153b)은 제 1 및 제 2 보호층(140, 150)을 관통하며 형성되고 있다.
이러한 제 2 실시예에 제시된 화소전극(170)이 형성된 상기 제 2 보호층 상에 상기 화소전극(170)을 이루는 동일한 물질로 형성된 스위칭 및 구동 캡핑막(178a, 178b)의 평면 형태는 제 1 실시예 및 이의 제 1, 2, 3 변형예에 제시된 바와 같이 다양하게 변형될 수 있다. 그 외의 구성요소는 전술한 제 1 실시예와 동일한 구성을 가지므로 그 설명은 생략한다.
한편, 본 발명은 전술한 실시예 및 변형예에 한정되지 아니하며, 본 발명의 정신을 벗어나지 않는 이상 다양한 변화와 변형이 가능하다. 일례로 본 발명의 제 1, 2 실시예 및 이의 변형예에 따른 어레이 기판의 경우 모두 유기전계 발광소자용 어레이 기판을 일례로 하여 설명하였지만, 각 화소영역 내에 구동 박막트랜지스터 없이 스위칭 소자로서 하나의 스위칭 박막트랜지스터만을 갖는 액정표시장치용 어레이 기판에도 적용될 수 있음을 자명하다.
101 : 어레이 기판 102 : 버퍼층
105a, 105b : 스위칭 및 구동 게이트 전극
106 : 제 1 스토리지 전극 109a, 109b : 게이트 절연막
115a, 115b : 스위칭 및 구동 액티브층
122 : 층간절연막
123a, 123b, 123c, 123d : 제 1, 2, 3, 4 액티브 콘택홀
127a, 127b : 스위칭 및 구동 오믹콘택층
133a, 133b : 스위칭 및 구동 소스 전극
136a, 136b : 스위칭 및 구동 드레인 전극
137 : 제 2 스토리지 전극 140 : 제 1 보호층
142a, 142b : 제 1, 2 게이트 콘택홀
145 : 게이트 배선 146 : 게이트 보조패턴
148a, 148b : 스위칭 및 구동 액티브 캡핑막
150 : 제 2 보호층 152a, 152b : 제 1, 2 드레인 콘택홀
170 : 화소전극 172 : 연결전극
DA : 구동영역 DTr : 구동 박막트랜지스터
P : 화소영역 SA : 스위칭 영역
StgA : 스토리지 영역 StgC : 스토리지 커패시터
STr : 스위칭 박막트랜지스터

Claims (14)

  1. 화소영역과 상기 화소영역 내에 스위칭 영역과 구동영역과 스토리지 영역이 정의(定義)된 기판과;
    상기 기판 상의 상기 스위칭 영역 및 구동영역에 각각 순차 적층된 형태로, 게이트 전극과, 게이트 절연막과, 순수 폴리실리콘의 액티브층과, 상기 액티브층의 중앙부를 기준으로 그 양측으로 상기 액티브층을 노출시키는 제 1 및 2 액티브 콘택홀을 갖는 층간절연막과, 상기 제 1 및 제 2 액티브 콘택홀을 통해 상기 액티브층과 접촉하며 이격하는 불순물 비정질 실리콘의 오믹콘택층과, 상기 서로 이격하는 오믹콘택층 상부에 각각 형성된 소스 및 드레인 전극을 포함하여 구성된 스위칭 및 구동 박막트랜지스터와;
    상기 층간절연막 상의 상기 화소영역의 경계에 형성된 데이터 배선과;
    상기 스위칭 및 구동 박막트랜지스터와 상기 데이터 배선 위로 상기 스위칭 박막트랜지스터의 게이트 전극을 노출시키는 제 1 게이트 콘택홀을 가지며 형성된 제 1 보호층과;
    상기 제 1 보호층 위로 상기 화소영역의 경계에 상기 제 1 게이트 콘택홀을 통해 상기 스위칭 박막트랜지스터의 게이트 전극과 접촉하며 상기 데이터 배선과 교차하여 상기 화소영역을 정의(定義)하는 게이트 배선과;
    상기 게이트 배선 위로 상기 구동 박막트랜지스터의 드레인 전극을 노출시키는 제 1 드레인 콘택홀을 가지며 형성된 제 2 보호층과;
    상기 제 2 보호층 위로 상기 제 1 드레인 콘택홀을 통해 상기 구동 박막트랜지스터의 드레인 전극과 접촉하며 상기 화소영역에 형성된 화소전극
    을 포함하며, 상기 제 1 보호층 상부 또는 상기 제 2 보호층의 상부에 상기 스위칭 박막트랜지스터의 액티브층 또는 상기 구동 박막트랜지스터의 액티브층 중 적어도 하나의 액티브층에 대응하여 상기 소스 전극과 접촉하며 상기 액티브층과 중첩하는 액티브 캡핑막이 형성된 것을 특징으로 하는 어레이 기판.
  2. 제 1 항에 있어서,
    상기 제 1 보호층에는 상기 스위칭 또는 구동 박막트랜지스터의 소스 전극을 노출시키는 소스 콘택홀이 구비되며, 상기 액티브 캡핑막은 상기 제 1 보호층 상에 상기 소스 콘택홀을 통해 상기 스위칭 또는 구동 박막트랜지스터의 소스 전극과 접촉하며 형성된 것이 특징인 어레이 기판.
  3. 제 2 항에 있어서,
    상기 액티브 캡핑막은 상기 게이트 배선을 이루는 동일한 물질로 형성된 것이 특징인 어레이 기판.
  4. 제 1 항에 있어서,
    상기 제 2 및 제 1 보호층에는 상기 스위칭 또는 구동 박막트랜지스터의 소스 전극을 노출시키는 소스 콘택홀이 구비되며, 상기 액티브 캡핑막은 상기 제 2 보호층 상에 상기 소스 콘택홀을 통해 상기 스위칭 또는 구동 박막트랜지스터의 소스 전극과 접촉하며 형성된 것이 특징인 어레이 기판.
  5. 제 4 항에 있어서,
    상기 액티브 캡핑막은 상기 화소전극을 이루는 동일한 물질로 형성된 것이 특징인 어레이 기판.
  6. 제 1 항 내지 제 5 항 중 어느 하나의 항에 있어서,
    상기 액티브 캡핑막은 이와 중첩하는 상기 스위칭 또는 구동 박막트랜지스터에 있어서 상기 각 박막트랜지스터의 소스 및 드레인 전극을 포함하여 이들 두 전극 사이에 이격영역과 중첩하도록 형성되거나,
    상기 소스 및 드레인 전극과는 중첩되지 않고 상기 소스 및 드레인 전극 사이의 이격영역에 대응하여 상기 이격영역과 동일한 폭을 갖거나 또는 작은 폭을 가지며 형성되거나,
    상기 소스 및 드레인 전극의 이격영역 및 상기 소스 전극과 중첩하도록 형성된 것이 특징인 어레이 기판.
  7. 제 1 항에 있어서,
    상기 게이트 전극은 불순물 폴리실리콘으로 500Å 내지 1000Å 정도의 두께를 갖거나, 또는 800℃ 이상의 고융점을 갖는 금속물질로 100Å 내지 1000Å 정도의 두께 갖는 것이 특징인 어레이 기판.
  8. 제 1 항에 있어서,
    상기 제 1 보호층에는 상기 구동 박막트랜지스터의 게이트 전극을 노출시키는 제 2 게이트 콘택홀이 구비되며,
    상기 제 1 보호층 상부에는 상기 제 2 게이트 콘택홀을 통해 상기 구동 박막트랜지스터의 게이트 전극과 접촉하며 게이트 보조패턴이 형성되며,
    상기 제 2 보호층에는 상기 스위칭 박막트랜지스터의 드레인 전극을 노출시키는 제 2 드레인 콘택홀과, 상기 게이트 보조패턴을 노출시키는 보조패턴 콘택홀이 구비되며,
    상기 제 2 보호층 상부에는 상기 제 2 드레인 콘택홀과 상기 보조패턴 콘택홀을 통해 상기 스위칭 박막트랜지스터의 드레인 전극과 상기 게이트 보조패턴과 동시에 접촉하는 연결전극이 형성된 것이 특징인 어레이 기판.
  9. 제 8 항에 있어서,
    상기 제 1 보호층 상부에 상기 게이트 배선과 나란하게 또는 상기 층간절연막 상에 상기 데이터 배선과 나란하게 전원배선이 형성된 것이 특징인 어레이 기판.
  10. 제 1 항에 있어서,
    상기 구동 박막트랜지스터의 게이트 전극은 상기 스토리지 영역까지 연장 형성되어 제 1 스토리지 전극을 이루며,
    상기 구동 박막트랜지스터의 소스 전극은 상기 스토리지 영역까지 연장 형성되어 제 2 스토리지 전극을 이룸으로써 상기 스토리지 영역에 순차 적층된 상기 제 1 스토리지 전극과 상기 게이트 절연막과 상기 층간절연막 및 상기 제 2 스토리지 전극은 스토리지 커패시터를 이루는 것이 특징인 어레이 기판.
  11. 제 1 항에 있어서,
    상기 기판 상의 상기 게이트 전극 하부에 절연물질로 이루어진 버퍼층을 포함하는 어레이 기판.
  12. 제 1 항에 있어서,
    상기 오믹콘택층과 상기 액티브층 사이에는 상기 오믹콘택층과 동일한 평면적을 가지며 상기 오믹콘택층과 완전 중첩하는 형태로 순수 비정질 실리콘으로 이루어진 배리어패턴이 형성된 것이 특징인 어레이 기판.
  13. 화소영역이 정의된 기판상의 상기 화소영역에 순차 적층된 형태로 게이트 전극과, 게이트 절연막과, 순수 폴리실리콘의 액티브층과, 상기 액티브층의 중앙부를 기준으로 그 양측으로 상기 액티브층을 노출시키는 제 1 및 2 액티브 콘택홀을 갖는 층간절연막과, 상기 제 1 및 제 2 액티브 콘택홀을 통해 상기 액티브층과 접촉하며 이격하는 불순물 비정질 실리콘의 오믹콘택층과, 상기 서로 이격하는 오믹콘택층 상부에 각각 형성된 소스 및 드레인 전극을 포함하여 구성된 스위칭 박막트랜지스터와;
    상기 층간절연막 상의 상기 화소영역의 경계에 형성된 데이터 배선과;
    상기 스위칭 박막트랜지스터와 상기 데이터 배선 위로 상기 스위칭 박막트랜지스터의 게이트 전극을 노출시키는 게이트 콘택홀을 가지며 형성된 제 1 보호층과;
    상기 제 1 보호층 위로 상기 화소영역의 경계에 상기 제 1 게이트 콘택홀을 통해 상기 스위칭 박막트랜지스터의 게이트 전극과 접촉하며 상기 데이터 배선과 교차하여 상기 화소영역을 정의(定義)하는 게이트 배선
    을 포함하며, 상기 제 1 보호층 상부 또는 상기 제 2 보호층의 상부에 상기 스위칭 박막트랜지스터의 액티브층에 대응하여 상기 소스 전극과 접촉하며 상기 액티브층과 중첩하는 액티브 캡핑막이 형성된 것을 특징으로 하는 어레이 기판.
  14. 제 13 항에 있어서,
    상기 액티브 캡핑막은 이와 중첩하는 상기 스위칭 박막트랜지스터의 소스 및 드레인 전극을 포함하여 이들 두 전극 사이에 이격영역과 중첩하도록 형성되거나,
    상기 소스 및 드레인 전극과는 중첩되지 않고 상기 소스 및 드레인 전극 사이의 이격영역에 대응하여 상기 이격영역과 동일한 폭을 갖거나 또는 작은 폭을 가지며 형성되거나,
    상기 소스 및 드레인 전극의 이격영역 및 상기 소스 전극과 중첩하도록 형성된 것이 특징인 어레이 기판.
KR1020100016782A 2010-02-24 2010-02-24 어레이 기판 Withdrawn KR20110097121A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100016782A KR20110097121A (ko) 2010-02-24 2010-02-24 어레이 기판

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100016782A KR20110097121A (ko) 2010-02-24 2010-02-24 어레이 기판

Publications (1)

Publication Number Publication Date
KR20110097121A true KR20110097121A (ko) 2011-08-31

Family

ID=44932181

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100016782A Withdrawn KR20110097121A (ko) 2010-02-24 2010-02-24 어레이 기판

Country Status (1)

Country Link
KR (1) KR20110097121A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150059949A (ko) * 2013-11-25 2015-06-03 엘지디스플레이 주식회사 유기전계 발광소자 및 이의 리페어 방법
KR20160085987A (ko) * 2015-01-08 2016-07-19 삼성디스플레이 주식회사 표시 장치
WO2022075495A1 (ko) * 2020-10-06 2022-04-14 엘지전자 주식회사 발광 소자를 이용한 평면 조명 장치 및 디스플레이 장치

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150059949A (ko) * 2013-11-25 2015-06-03 엘지디스플레이 주식회사 유기전계 발광소자 및 이의 리페어 방법
KR20160085987A (ko) * 2015-01-08 2016-07-19 삼성디스플레이 주식회사 표시 장치
WO2022075495A1 (ko) * 2020-10-06 2022-04-14 엘지전자 주식회사 발광 소자를 이용한 평면 조명 장치 및 디스플레이 장치
US12061395B2 (en) 2020-10-06 2024-08-13 Lg Electronics Inc. Flat lighting device and display device using light-emitting diode

Similar Documents

Publication Publication Date Title
KR101272892B1 (ko) 어레이 기판
KR101019048B1 (ko) 어레이 기판 및 이의 제조방법
KR101314787B1 (ko) 어레이 기판
US8822995B2 (en) Display substrate and method of manufacturing the same
KR101106562B1 (ko) 어레이 기판 및 이의 제조방법
US6958252B2 (en) Flat panel display device and method of manufacturing the same
KR101246789B1 (ko) 어레이 기판 및 이의 제조방법
US8222638B2 (en) Array substrate for organic electroluminescent device
US12148841B2 (en) Thin film transistor array substrate and display device
KR20150043073A (ko) 표시 기판 및 표시 기판의 제조 방법
KR20110113040A (ko) 어레이 기판
KR101134989B1 (ko) 어레이 기판의 제조방법
US9177971B2 (en) Thin film transistor array panel and method for manufacturing the same
KR20110097121A (ko) 어레이 기판
KR20110053721A (ko) 어레이 기판 및 이의 제조방법
KR20100123535A (ko) 어레이 기판의 제조방법
KR102090458B1 (ko) 어레이 기판 및 이의 제조방법
KR20110113042A (ko) 어레이 기판 및 이의 제조방법
KR101475313B1 (ko) 어레이 기판의 제조방법
KR20110058355A (ko) 어레이 기판 및 이의 제조방법
KR101957144B1 (ko) 어레이 기판
KR20110096337A (ko) 어레이 기판 및 이의 제조 방법
KR20110056899A (ko) 어레이 기판 및 이의 제조방법
KR20100055128A (ko) 어레이 기판의 제조방법
KR20110063022A (ko) 어레이 기판 및 이의 제조 방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20100224

PG1501 Laying open of application
PC1203 Withdrawal of no request for examination
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid