[go: up one dir, main page]

KR20110095796A - 질화물 반도체층 성장 방법 및 이에 의해 형성되는 질화물 반도체 기판 - Google Patents

질화물 반도체층 성장 방법 및 이에 의해 형성되는 질화물 반도체 기판 Download PDF

Info

Publication number
KR20110095796A
KR20110095796A KR1020100082085A KR20100082085A KR20110095796A KR 20110095796 A KR20110095796 A KR 20110095796A KR 1020100082085 A KR1020100082085 A KR 1020100082085A KR 20100082085 A KR20100082085 A KR 20100082085A KR 20110095796 A KR20110095796 A KR 20110095796A
Authority
KR
South Korea
Prior art keywords
nitride semiconductor
gan
semiconductor layer
substrate
dot
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
KR1020100082085A
Other languages
English (en)
Inventor
박성수
이문상
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to JP2011033451A priority Critical patent/JP6284290B2/ja
Priority to EP11155069.5A priority patent/EP2362412B1/en
Priority to CN201810154259.XA priority patent/CN108342773A/zh
Priority to CN2011100415434A priority patent/CN102191539A/zh
Priority to US12/929,856 priority patent/US8357594B2/en
Publication of KR20110095796A publication Critical patent/KR20110095796A/ko
Priority to US13/599,602 priority patent/US8962458B2/en
Priority to US14/590,548 priority patent/US9318660B2/en
Ceased legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02538Group 13/15 materials
    • H01L21/0254Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02439Materials
    • H01L21/02455Group 13/15 materials
    • H01L21/02458Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251Diffusion into or out of group IV semiconductors
    • H01L21/2254Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01Manufacture or treatment
    • H10H20/011Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/013Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials
    • H10H20/0137Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials the light-emitting regions comprising nitride materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/102Material of the semiconductor or solid state bodies
    • H01L2924/1025Semiconducting materials
    • H01L2924/1026Compound semiconductors
    • H01L2924/1032III-V
    • H01L2924/1033Gallium nitride [GaN]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Led Devices (AREA)

Abstract

질화물 반도체층 성장 방법이 개시된다. 개시된 질화물 반도체층 성장 방법에 따르면, 기판을 준비하고, 이 기판 상에 질화물 반도체 도트를 형성한다. 그리고, 질화물 반도체 도트 상에 질화물 반도체층을 성장시킨다. 이와 같이 성장된 질화물 반도체층을 기판으로부터 분리하여 질화물 반도체 기판으로 사용할 수 있다.

Description

질화물 반도체층 성장 방법 및 이에 의해 형성되는 질화물 반도체 기판{Method for growing nitride semiconductor and nitride semiconductor substrate formed therefrom}
질화물 반도체층 성장 방법 및 이에 의해 형성되는 질화물 반도체 기판에 관한 것이다.
질화물 반도체를 이용한 전자산업은 그린(green) 산업의 발전과 성장에 부합하는 분야로 기대를 모으고 있다. 특히 질화물 반도체 중 하나인 GaN의 경우, 발광 다이오드(LED)를 포함한 고출력 전자부품 소자의 핵심 소자인 적색, 녹색 및 청색 발광 다이오드 중 청색 발광 다이오드의 제조에 널리 상용되고 있다. 이는 기존의 청색 영역의 빛을 내는 발광 소자의 반도체 물질인 징크 세레나이드(ZnSe) 보다, GaN를 이용한 청색 발광 다이오드가 GaN의 뛰어난 물리, 화학적 특성 때문에 휘도와 수명, 그리고 내부 양자효율이 우수하기 때문이다. 또한 GaN는 직접 천이형의 밴드갭 구조를 가지면서 In 이나 Al의 합금을 통해 1.9 ~ 6.2 eV 까지 밴드갭 조절이 가능하므로, 광소자로서의 이용 가치가 매우 크다. 또한 항복 전압이 높고, 고온에서도 안정하기 때문에 기존의 재료들로는 구현하지 못하는 고출력 소자나 고온 전자 소자 등 여러 분야에 유용하다. 예를 들어 풀 칼라 디스플레이(Full color display)를 이용한 대형 전광판이나, 신호등, 광기록 매체의 광원, 자동차 엔진의 고출력 트랜지스터 등에 적용될 수 있다. GaN 기판을 사용한 발광 다이오드(LED)의 경우 결함이 적고, 기판과 소자 층의 굴절율이 동일하고, 열전도도도 사파이어보다 약 4배 정도 크기 때문에, GaN는 고출력 LED의 제작에 필수 적이다.
기판 상에 질화물 반도체층 성장시 격자 상수 차이나 열팽창 계수 차이에 의해 계면에서 유발되는 스트레인(strain)에 의한 크랙(crack)이 없는 질화물 반도체층을 성장시킬 수 있는 질화물 반도체층 성장 방법 및 이에 의해 형성되는 질화물 반도체 기판을 제공한다.
본 발명의 실시예에 따른 질화물 반도체층 성장 방법은, 기판을 준비하는 단계와; 상기 기판 상에 질화물 반도체 도트를 형성하는 단계와; 상기 질화물 반도체 도트 상에 질화물 반도체층을 성장시키는 단계;를 포함한다.
상기 질화물 반도체 도트과 질화물 반도체층 사이에 스트레스 완충층이 형성되는 단계;를 더 포함할 수 있다.
상기 질화물 반도체층은 HVPE 방법을 사용하여 성장될 수 있다.
상기 기판 상에 HVPE에 의해 상기 질화물 반도체층 성장시 인시투(in-situ)로 상기 질화물 반도체 도트를 형성할 수 있다.
상기 질화물 반도체 도트는 한방향으로 정렬될 수 있다.
상기 질화물 반도체 도트 크기에 따라 성장된 상기 질화물 반도체층의 두께를 제한할 수 있다.
상기 질화물 반도체 도트의 크기는 대부분이 0.4μm 이상일 수 있다.
상기 질화물 반도체 도트의 크기는 대부분이 0.4 ~ 0.8μm일 수 있다. 이 경우, 성장된 상기 질화물 반도체층의 두께는 100 μm 이상 내지 1000μm 이하일 수 있다.
상기 질화물 반도체 도트의 크기는 대부분이 0.4μm 이내일 수 있다. 이 경우, 상기 질화물 반도체층의 두께는 10μm 이하일 수 있다.
상기 질화물 반도체층 및 상기 질화물 반도체 도트는 GaN를 포함할 수 있다.
상기 기판은 사파이어 기판일 수 있다.
상기 질화물 반도체층은 레이저 리프트오프(liftoff) 방법에 의해 상기 기판으로부터 분리되어, 질화물 반도체 기판으로 사용될 수 있다.
상기 질화물 반도체 기판은 GaN 기판일 수 있다.
본 발명의 실시예에 따른 질화물 반도체 기판은 상기한 질화물 반도체층 성장 방법에 의해 성장된 상기 질화물 반도체 도트와 상기 질화물 반도체층을 기판으로부터 분리하여 얻어질 수 있다.
이때, 상기 질화물 반도체층 및 질화물 반도체 도트는 GaN를 포함하며, 상기 질화물 반도체 기판은 GaN 기판일 수 있다.
상기 질화물 반도체층은 성장동안 상기 질화물 반도체 도트들이 서로 만나게 되는 스트레스 완화 두께 이상의 두께를 가질 수 있다.
본 발명의 실시예에 따른 질화물 반도체 기판은, 질화물 반도체 도트와; 상기 질화물 반도체 도트 상에 성장된 질화물 반도체층;을 포함할 수 있다.
상기 질화물 반도체 도트와 상기 질화물 반도체층 사이에 성장동안 스트레스 완충층이 더 형성될 수 있다.
본 발명의 실시예에 따른 질화물 반도체 기판은, 질화물 반도체층; 및 상기 질화물 반도체층 일면에 육각형태의 반도체 도트가 포함될 수 있다.
질화물 반도체 도트를 핵으로 하여 질화물 반도체층을 성장시키므로, 기판 상에 질화물 반도체층 성장시 격자 상수 차이나 열팽창 계수 차이에 의해 계면에서 유발되는 스트레인(strain)에 의한 크랙(crack)이 없는 질화물 반도체층을 성장시킬 수 있다.
도 1은 본 발명의 실시예에 따른 질화물 반도체층 성장 방법에 따라 사파이어 기판 상에 GaN를 성장시키는 과정을 설명하기 위한 도면이다.
도 2는 사파이어 기판으로부터 분리한 GaN층을 보여준다.
도 3은 사파이어 기판 상에 성장된 GaN 도트를 개략적으로 보여준다.
도 4a 및 도 4b는 GaN 성장을 위한 GaN 도트를 보여주는 SEM 사진이다.
도 5는 사파이어(Sapphire) 기판 상에 GaN 도트를 핵으로 하여 GaN 층을 성장시킬 때, GaN 도트와 GaN 층 사이에 스트레스(Stress) 완충층이 존재할 수 있음을 보여준다.
도 6은 본 발명의 실시예에 따른 질화물 반도체층 성장 방법에 따라, GaN 도트 버퍼를 사용하여 성장된 직경 3인치, 4인치 후막 GaN/Sapphire를 개략적으로 보여주는 이미지이다.
질화물 반도체 중 갈륨 나이트라이드(GaN)는 밴드갭(bandgap) 에너지가 약 3.39 eV이고, 직접 천이형인 와이드 밴드갭(wide bandgap) 반도체 물질로 단파장 영역의 발광 소자 제작 등에 유용한 물질이다.
GaN 단결정은 융점에서 높은 질소 증기압 때문에 액상 결정 성장은 대략 1500℃ 이상의 고온과 대략 20000 기압의 질소 분위기가 필요하므로 대량 생산이 어려울 뿐만 아니라 현재 사용 가능한 결정 크기도 약 100㎟ 정도의 박판 형으로 이를 소자 제작에 사용하기는 곤란하다.
그래서, GaN 박막은 이종 기판 상에 MOCVD(Metal Organic Chemical Vapor Deposition), HVPE(Hydride or Halide Vapor Phase Epitaxy) 등의 기상 성장 법에 의해 성장하고 있다.
GaN 박막 제조 용 이종 기판으로는 사파이어(sapphire)가 가장 많이 사용되고 있는데 이는 사파이어가 GaN과 같은 육방정계 구조이며, 값이 싸고, 고온에서 안정하기 때문이다.
그러나 사파이어는 GaN과 약 16%에 달하는 격자 상수 차이 및 약 35%에 달하는 열팽창 계수 차이에 의해 계면에서 스트레인(strain)이 유발된다. 이 스트레인(strain)이 결정 내 격자 결함을 발생시켜 고품질의 GaN 박막 성장이 어렵고, GaN 박막 상에 제조된 소자의 수명을 단축시킨다. 또한 사파이어 기판 상에 제조되는 발광 다이오드(LED)의 경우 결함 및 사파이어 기판과 GaN 박막의 굴절율 차이 때문에 발광 효율에 한계가 존재한다. 이를 극복하기 위해 GaN 기판과 같은 질화물 반도체 기판이 필요하며, 이러한 질화물 반도체 기판(GaN 기판) 상에 호모 에피탁시(homoepitaxy)에 의해 소자를 제조하는 것이 요구된다.
본 발명의 실시예에 따른 질화물 반도체층 성장 방법에 따르면, 예를 들어, HVPE 방법에 의해 기판과 질화물 반도체층 사이의 격자 상수와 열팽창 계수 등의 차에 의한 크랙 발생없도록 기판 상에 질화물 반도체층을 성장시킬 수 있다.
질화물 반도체층을 성장시키기 위해, 먼저, 기판을 준비한다. 그리고, 이 기판 상에 질화물 반도체 도트(dot)를 형성한다. 이때, 질화물 반도체 도트는 한 방향으로 정렬되도록 형성된다. 상기 질화물 반도체 도트는, 기판과 후막 질화물 반도체층 사이의 격자 부정합이나 열팽창 계수 차이에 의한 크랙을 줄여줄 수 있다. 질화물 반도체 도트를 한 방향으로 정렬되도록 형성하는 경우, 질화물 반도체를 이 질화물 반도체 도트를 핵으로 하여 단결정으로 성장시킬 수 있다.
이후, 예컨대, III-V족 반도체 물질의 비율과 성장 온도 등을 조절하여 수직 및 수평 성장 속도를 조절하면, 질화물 반도체 도트 상에 이 질화물 반도체 도트를 핵으로 하여 질화물 반도체층을 성장시킬 수 있다. 질화물 반도체 도트가 한 방향으로 정렬되도록 형성되므로, 질화물 반도체층은 이 질화물 반도체 도트를 핵으로 하여 단결정으로 성장될 수 있다. 이때, 질화물 반도체층은 성장동안 상기 질화물 반도체 도트들이 서로 만나게 되는 스트레스 완화 두께 이상의 두께를 가지도록 성장시킨다. 질화물 반도체 도트와 질화물 반도체층 사이에는 성장동안 스트레스 완충층이 형성될 수 있다. 이 스트레스 완충층은 질화물 반도체층 성장과 같은 온도에서 연속 성장되는 것으로, 질화물 반도체 도트 위에 질화물 반도체층을 성장시키면, 성장되면서 질화물 반도체 도트 계면에서 발생된 전위가 서로 만나 일부 없어지게 되는 층을 말한다. 이 스트레스 완충층은 예를 들어, 대략 40 내지 50μm 정도의 두께를 가질 수 있다. 이 스트레스 완충층(50)의 두께는 질화물 반도체 도트들이 서로 만나게 되는 스트레스 완화 두께에 해당할 수 있다.
이후, 레이저 리프트오프(Laser liftoff) 방법에 의해 기판으로부터 후막 질화물 반도체층을 분리하면, 프리스탠딩(freestanding) 질화물 반도체 기판을 얻을 수 있다. 이때, 프리스탠딩 질화물 반도체 기판은 질화물 반도체층과 상기 질화물 반도체층 일면에 포함된 질화물 반도체 도트를 포함할 수 있다. 또한 질화물 반도체층과 질화물 반도체 도트 사이에 스트레스 완충층이 존재할 수 있다. 프리스탠딩 질화물 반도체 기판에서, 질화물 반도체층 일면즉, 기판으로부터 분리된 면에는 질화물 반도체 도트가 존재할 수 있는데, 이때 질화물 반도체 도트는 육각형태를 가질 수 있다.
이러한 본 발명의 실시예에 따른 질화물 반도체층 성장 방법에 따르면, 예를 들어, HVPE에 의해 사파이어 기판 상에 후막 GaN을 성장하여, GaN 기판을 제조할 수 있다.
이하에서는, 본 발명의 실시예에 따른 질화물 반도체층 성장 방법에 의해 사파이어 기판 상에 GaN를 성장시키는 경우를 보다 구체적으로 설명한다.
후막 GaN 성장을 위한 이종 기판으로는 사파이어 기판이 사용될 수 있다. 이는 사파이어가 GaN과 같은 육방정계 구조이며, 값이 싸고, 고온에서 안정하기 때문이다. 그러나 사파이어는 전술한 바와 같이, GaN과의 격자 상수 차이 및 열팽창 계수 차이에 의해 계면에서 스트레인이 유발되고, 이 스트레인이 결정 내 격자 결함을 발생시키고, 크랙(crack)을 발생시킬 수 있다. 즉, 사파이어 기판 상에 GaN층을 형성할 때, GaN와 사파이어 사이의 격자 상수와 열팽창 계수 차에 의해 크랙이 발생할 수 있다.
이러한 크랙 발생 가능성을 제거하기 위해 본 발명의 실시예에 따른 질화물 반도체층 성장 방법에 따르면, 한 방향으로 정렬된 GaN 도트를 사용한다. 이 GaN 도트로부터 GaN를 수직, 수평 성장을 시켜 GaN 후막을 성장시킬 수 있다. GaN 도트 크기에 따라 크랙이 없는 후막 GaN 층의 두께가 결정될 수 있다.
도 1은 본 발명의 실시예에 따른 질화물 반도체층 성장 방법에 따라 사파이어 기판(10) 상에 GaN를 성장시키는 과정을 설명하기 위한 도면이다. 도 2는 도 1의 구조에서, 사파이어 기판(10)으로부터 후막 GaN 층(50)을 분리하여 얻어지는 프리스탠딩(freestanding) GaN 기판을 개략적으로 보여준다.
도 1을 참조하면, 질화물 반도체인 GaN를 성장시키기 위해, 먼저, 사파이어 기판(10)을 준비한다.
그리고, 이 사파이어 기판(10) 상에 GaN 도트(30)를 형성한다. GaN 도트(30)는, 사파이어 기판(30)과 후막 GaN 층(50) 사이의 격자 부정합이나 열팽창 계수 차이에 의한 크랙을 줄여줄 수 있다. 도 1에서는 GaN 도트(30)를 층으로서 나타내었다. GaN 도트(30)는 GaN 도트층으로 표현될 수도 있다.
GaN 도트(30)는 다음의 과정을 통해 형성될 수 있다.
예를 들어, 사파이어 기판(10)을 HVPE 반응기(reactor)에 장착한 후 고온에서, HCl과 Ga 금속을 반응시켜 GaCl을 형성한다. 그리고 이를 NH3와 반응시켜 얻어지는 GaN 도트(30)를 사파이어 기판(10) 상에 성장시킨다. 이러한 GaN 도트(30)를 형성하기 위해, 사파이어 기판(10)을 HVPE 반응기에 장착한 상태에서, 사파이어 기판(10)을 HCl + NH3로 처리하여, 사파이어의 산호를 제거하여 GaN 도트의 핵이 되는 AlN 핵을 먼저 형성할 수 있다. 그런 상태에서, HCl과 Ga 금속을 반응시켜 GaCl을 형성하고 이를 NH3와 반응시키면 AlN 핵으로부터 GaN가 성장되어 GaN 도트(30)가 형성될 수 있다. 이때, GaN 도트(30)는 고온 예컨대, 대략 900℃ 정도에서 성장할 수 있다.
도 3을 참조하면, 이와 같이 성장된 GaN 도트(30)는 육방정계 형태를 가지고 있기 때문에 한 방향 예컨대, c축으로 잘 정렬될 수 있다. 도 4a 및 도 4b는 사파이어 기판(10)에 성장된 GaN 도트들(30)을 보여주는 SEM 사진이다. 도 4a 및 도 4b의 SEM 사진으로부터 c축으로 잘 정렬된 GaN 도트들을 형성할 수 있음을 알 수 있다.
이후, 예컨대, III-V족 반도체 물질의 비율과 성장 온도 등을 조절하여 수직 및 수평 성장 속도를 조절하면, GaN 도트(30) 상에 이 GaN 도트를 핵으로 하여 GaN를 성장시켜 GaN층(50)을 형성할 수 있다. 상기와 같이 GaN 도트는 육방정계 형태를 가져 한 방향으로 정렬되므로, GaN는 이 GaN 도트를 핵으로 하여 단결정으로 성장될 수 있다.
이때, GaN층(50) 반도체층은 성장동안 상기 GaN 도트(30)들이 서로 만나게 되는 스트레스 완화 두께 이상의 두께를 가지도록 성장시킨다. GaN 도트(30)와 GaN층(50) 사이에는, GaN 성장동안 스트레스 완충층(도 5의 40 참조)이 형성될 수 있다. 도 5는 사파이어(Sapphire) 기판 상에 GaN 도트(30)를 핵으로 하여 GaN 층(50)을 성장시킬 때, GaN 도트(30)와 GaN 층(50) 사이에 스트레스(Stress) 완충층(40)이 존재할 수 있음을 보여준다.
스트레스 완충층(40)은 GaN 층(50) 성장과 같은 온도에서 연속 성장되는 것으로, GaN 도트(30) 위에 GaN층(50)을 성장시키면, GaN가 성장되면서 GaN 도트(30) 계면에서 발생된 전위가 서로 만나 일부 없어지게 되면서 생긴다. 이 스트레스 완충층(40)은 전술한 바와 같이 예를 들어, 대략 40 내지 50μm 정도의 두께를 가질 수 있다. 스트레스 완충층(40)의 두께는 GaN 도트(30)의 크기에 따라 달라질 수 있다.
대부분이 0.4μm 이상의 크기를 가지는 GaN 도트를 핵으로 하여 GaN를 성장시키는 경우, 핵들이 서로 만나게 되는 스트레스(stress) 완화 두께(coalescence)는 대략 40 내지 50μm 정도가 된다. 스트레스 완충층(50)의 두께는 스트레스 완화 두께에 해당할 수 있다.
따라서, 대부분이 0.4μm 이상의 크기를 가지는 GaN 도트(30)를 핵으로 하여 GaN를 성장시키는 경우, GaN 층(50) 두께가 대략 60 ~ 70μm 정도만 되어도 미러와 같은 상태가 되면서 크랙이 발생하지 않는다.
이와 같이 GaN 도트(30) 크기에 따라 스트레스 완화 두께 이상으로 GaN층(50)을 성장시키면, 크랙 없는 품질이 좋은 원하는 두께 범위의 GaN 층(50)을 형성할 수 있다.
이후, 레이저 리프트오프(Laser liftoff) 방법에 의해 사파이어 기판(10)으로부터 후막 GaN 층(50)을 분리하면, 도 2에서와 같은, GaN층(50) 및 GaN 도트(30)로 된 프리스탠딩(freestanding) GaN 기판을 얻을 수 있다. 이러한 프리스탠딩 GaN 기판 상에 초 고효율 발광다이오드를 제작할 수 있다. 이러한 프리스탠딩 GaN 기판의 일면 즉, 사파이어 기판(10)이 분리된 면에는 육각 형태의 GaN 도트(30)가 존재하게 된다.
여기서, 파장이 대략 360nm 보다 짧은 파장의 레이저 빔을 조사하면 GaN층(50)을 사파이어 기판(10)으로부터 분리할 수 있다. 이러한 레이저 리프트 오프를 위한 레이저 광원으로는 파장이 대략 1064nm인 Nd:YAG 레이저의 3차 조화파(3rd harmonic :약 321nm)를 이용하거나, 파장이 대략 248nm인 KrF 엑시머 레이저(excimer laser)나 파장이 대략 330nm인 XeCl 엑시머 레이저(excimer laser)를 이용할 수 있다. 이와 같이, 대략 360nm보다 짧은 파장의 레이저 빔을 조사하면, 사파이어 기판과의 계면에 존재하는 GaN층에서 흡수가 일어나, GaN가 Ga + 1/2N2로 되고, 이에 의해 사파이어 기판(10)으로부터 GaN층(50)이 분리되게 된다.
한편, 도 1 및 도 2에서는 스트레스 완충층은 GaN 도트(30) 상에 GaN를 성장시켜 원하는 두께를 가지는 GaN층(50)을 형성하는 동안 생길 수 있는 것이며, 그 스트레스 완충층의 두께는 원하는 두께로 GaN(50)을 성장시키기 위해 적용되는 GaN 도트(30)의 크기에 따라 달라질 수 있어 별도의 층으로서 구분이 되지 않을 수도록 있으므로, 스트레스 완충층의 도시를 생략하였다.
상기와 같이 본 발명의 실시예에 따른 질화물 반도체층 성장 방법에 있어서, 질화물 반도체 예컨대, GaN는 HVPE 방법을 사용하여 성장될 수 있다. 이때, 예를 들어, 사파이어 기판(10) 상에 HVPE에 의한 GaN 성장시 인시트(in-situ)로 GaN 도트(30)를 성장할 수 있다.
이러한 GaN 도트(30)를 사용하므로, 사파이어 기판(10) 상에 GaN 성장시 격자 상수 및 열팽창 계수 차에 의한 크랙이 없는 결정 품질이 향상된 고품질의 후막 GaN층(50)을 성장할 수 있다.
도 4a 및 도 4b는 GaN 성장을 위한 GaN 도트를 보여주는 SEM 사진을 보여주는데, 도 4a에서, GaN 도트는 대부분 예를 들어, 대략 90% 정도가 0.4μm 이내의 크기를 가진다. 도 4b에서 GaN 도트의 대부분 예를 들어, 대략 90% 정도가 약 0.4 ~ 0.8μm의 크기를 가진다.
도 4a에서와 같이 상대적으로 작은 크기의 GaN 도트는, 상대적으로 낮은 성장 온도 예를 들어, 약 980℃ ~ 990℃의 성장 온도에서 형성될 수 있다. 도 4b에서와 같이 상대적으로 큰 크기의 GaN 도트는, 상대적으로 높은 성장 온도 예를 들어, 약 1040℃의 성장 온도에서 형성될 수 있다. 여기서, 상기의 성장 온도는 예시적으로 보인 것으로, 원하는 크기의 GaN 도트를 형성하기 위한 성장 온도는 여러 성장 조건에 의해 달라질 수 있다.
도 4a에서와 같이, GaN 도트가 약 0.4 μm 이내의 크기를 가질 때, 이 GaN 도트를 핵으로 하여 성장된 GaN 층은, 약 10μm 이내의 두께에서 미러와 같은(mirror like) 상태로 된다. 따라서, 0.4μm 이내의 크기를 가지는 GaN 도트를 핵으로 하여 10μm 이내의 두께를 가지는 박형의 GaN(thin GaN)층을 성장시킬 수 있다.
도 4b에서와 같이, GaN 도트가 약 0.4μm 이상 예컨대, 약 0.4μm ~ 0.8μm 의 크기를 가질 때, 이 GaN 도트를 핵으로 하여 성장된 GaN 층은 고효율 발광다이오드 등을 제작할 수 있는 프리스탠딩(freestanding) GaN 기판으로 사용될 수 있는 충분한 두께 예를 들어, 100μm 이상, 1000μm 이하의 두께를 가질 수 있다.
본 발명의 실시예에 따른 질화물 반도체층 성장 방법에 따라 성장된 GaN층을 GaN 기판으로 사용하고자 하는 경우, GaN층은 예를 들어, 대략 300μm 이상의 두께 보다 구체적인 예로서, 대략 300 내지 400μm 이상의 두께로 성장시킬 수 있다.
이와 같이, 약 0.4μm 이상 예를 들어, 0.4μm ~ 0.8μm 의 크기를 가지는 GaN 도트를 핵으로 하여 GaN를 성장시키면, 300μm 이상의 두께는 가지는 두꺼운 GaN 층을 형성하는 것이 가능하다. 이렇게 두껍게 성장된 GaN층을 기판으로부터 분리하면, 프리스탠딩 GaN 기판을 얻을 수 있다.
여기서, 필요시 GaN 층을 300μm 이내의 두께로 성장시키는 것도 가능하며, 크랙없이 성장되는 조건하에서, GaN층은 원하는 두께를 가지도록 성장될 수 있다.
대부분이 0.4μm 이상의 크기를 가지는 GaN 도트를 핵으로 하여 GaN를 성장시키는 경우, 핵들이 서로 만나게 되는 스트레스(stress) 완화 두께(coalescence)는 대략 40 내지 50μm 정도가 된다. 따라서, 대부분이 0.4μm 이상의 크기를 가지는 GaN 도트를 핵으로 하여 GaN를 성장시키는 경우, GaN 층 두께가 대략 60 ~ 70μm 정도만 되어도 미러와 같은 상태가 되면서 크랙이 발생하지 않는다.
이와 같이 GaN 도트 크기에 따라 스트레스 완화 두께 이상으로 GaN를 성장시키면, 크랙 없는 품질이 좋은 원하는 두께 범위의 GaN 층을 형성할 수 있다.
도 6은 본 발명의 실시예에 따른 질화물 반도체층 성장 방법에 따라, GaN 도트 버퍼를 사용하여 성장된 직경 3인치, 4인치 후막 GaN/Sapphire를 개략적으로 보여주는 이미지이다.
도 6에서와 같이, 본 발명의 실시예에 따른 질화물 반도체층 성장 방법에 의하면, 크랙 없이 질화물 반도체층 예컨대, GaN층을 성장시킬 수 있음을 알 수 있다.
이상에서는 본 발명의 실시예에 따른 질화물 반도체층 성장 방법에 따라 사파이어 기판 상에 GaN를 성장시키는 경우를 설명하였는데, 이는 구체적인 예시를 보인 것일 뿐으로, 본 발명의 실시예가 이에 한정되는 것은 아니며, 다양한 변형 및 타 실시예가 가능하다.
10...사파이어 기판
30...GaN 도트
40...스트레스 완충층
50...GaN층

Claims (23)

  1. 기판을 준비하는 단계와;
    상기 기판 상에 질화물 반도체 도트를 형성하는 단계와;
    상기 질화물 반도체 도트 상에 질화물 반도체층을 성장시키는 단계;를 포함하는 질화물 반도체층 성장 방법.
  2. 제1항에 있어서, 상기 질화물 반도체 도트과 질화물 반도체층 사이에 스트레스 완충층이 형성되는 단계;를 더 포함하는 질화물 반도체층 성장 방법.
  3. 제1항에 있어서, 상기 질화물 반도체층은 HVPE 방법을 사용하여 성장되는 질화물 반도체층 성장 방법.
  4. 제3항에 있어서, 상기 기판 상에 HVPE에 의해 상기 질화물 반도체층 성장시 인시투(in-situ)로 상기 질화물 반도체 도트를 형성하는 질화물 반도체층 성장 방법.
  5. 제1항에 있어서, 상기 질화물 반도체 도트는 한방향으로 정렬되는 질화물 반도체층 성장 방법.
  6. 제1항에 있어서, 상기 질화물 반도체 도트 크기에 따라 성장된 상기 질화물 반도체층의 두께를 제한하는 질화물 반도체층 성장 방법.
  7. 제1항에 있어서, 상기 질화물 반도체 도트의 크기는 대부분이 0.4μm 이상인 질화물 반도체층 성장 방법.
  8. 제7항에 있어서, 상기 질화물 반도체 도트의 크기는 대부분이 0.4 ~ 0.8μm인 질화물 반도체층 성장 방법.
  9. 제8항에 있어서, 성장된 상기 질화물 반도체층의 두께는 100 μm 이상 내지 1000μm 이하인 질화물 반도체층 성장 방법.
  10. 제1항에 있어서, 상기 질화물 반도체 도트의 크기는 대부분이 0.4μm 이내인 질화물 반도체층 성장 방법.
  11. 제10항에 있어서, 상기 질화물 반도체층의 두께는 10μm 이하인 질화물 반도체층 성장 방법.
  12. 제1항 내지 제11항 중 어느 한 항에 있어서, 상기 질화물 반도체층 및 상기 질화물 반도체 도트는 GaN를 포함하는 질화물 반도체층 성장 방법.
  13. 제12항에 있어서, 상기 기판은 사파이어 기판인 질화물 반도체층 성장방법.
  14. 제1항 내지 제9항 중 어느 한 항에 있어서, 상기 질화물 반도체층은 레이저 리프트오프(liftoff) 방법에 의해 상기 기판으로부터 분리되어, 질화물 반도체 기판으로 사용되는 질화물 반도체층 성장 방법.
  15. 제14항에 있어서, 상기 질화물 반도체 기판은 GaN 기판인 질화물 반도체층 성장 방법.
  16. 청구항 1항 내지 9항 중 어느 한 항의 방법에 의해 성장된 상기 질화물 반도체 도트와 상기 질화물 반도체층을 기판으로부터 분리하여 얻어진 질화물 반도체 기판.
  17. 제16항에 있어서, 상기 질화물 반도체층 및 질화물 반도체 도트는 GaN를 포함하며, 상기 질화물 반도체 기판은 GaN 기판인 질화물 반도체 기판.
  18. 제16항에 있어서, 상기 질화물 반도체층은 성장동안 상기 질화물 반도체 도트들이 서로 만나게 되는 스트레스 완화 두께 이상의 두께를 가지는 질화물 반도체 기판.
  19. 질화물 반도체 도트와;
    상기 질화물 반도체 도트 상에 성장된 질화물 반도체층;을 포함하는 질화물 반도체 기판.
  20. 제19항에 있어서, 상기 질화물 반도체층 및 질화물 반도체 도트는 GaN를 포함하며, 상기 질화물 반도체 기판은 GaN 기판인 질화물 반도체 기판.
  21. 제19항 또는 제20항에 있어서, 상기 질화물 반도체층은 성장동안 상기 질화물 반도체 도트들이 서로 만나게 되는 스트레스 완화 두께 이상의 두께를 가지는 질화물 반도체 기판.
  22. 제19항 또는 제20항에 있어서, 상기 질화물 반도체 도트와 상기 질화물 반도체층 사이에 성장동안 스트레스 완충층이 더 형성된 질화물 반도체 기판.
  23. 질화물 반도체층;
    상기 질화물 반도체층 일면에 육각형태의 반도체 도트가 포함된 질화물 반도체 기판.
KR1020100082085A 2010-02-19 2010-08-24 질화물 반도체층 성장 방법 및 이에 의해 형성되는 질화물 반도체 기판 Ceased KR20110095796A (ko)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2011033451A JP6284290B2 (ja) 2010-02-19 2011-02-18 窒化物半導体層の成長方法、及びそれにより形成される窒化物半導体基板
EP11155069.5A EP2362412B1 (en) 2010-02-19 2011-02-18 Method of growing nitride semiconductor
CN201810154259.XA CN108342773A (zh) 2010-02-19 2011-02-21 生长镓氮化物半导体层的方法
CN2011100415434A CN102191539A (zh) 2010-02-19 2011-02-21 生长氮化物半导体的方法及由其形成的氮化物半导体衬底
US12/929,856 US8357594B2 (en) 2010-02-19 2011-02-22 Methods of growing nitride semiconductors and methods of manufacturing nitride semiconductor substrates
US13/599,602 US8962458B2 (en) 2010-02-19 2012-08-30 Methods of growing nitride semiconductors and methods of manufacturing nitride semiconductor substrates
US14/590,548 US9318660B2 (en) 2010-02-19 2015-01-06 Methods of growing nitride semiconductors and methods of manufacturing nitride semiconductor substrates

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20100015247 2010-02-19
KR1020100015247 2010-02-19

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020160165870A Division KR101786047B1 (ko) 2010-02-19 2016-12-07 질화물 반도체층 성장 방법 및 이에 의해 형성되는 질화물 반도체 기판

Publications (1)

Publication Number Publication Date
KR20110095796A true KR20110095796A (ko) 2011-08-25

Family

ID=44931363

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020100082085A Ceased KR20110095796A (ko) 2010-02-19 2010-08-24 질화물 반도체층 성장 방법 및 이에 의해 형성되는 질화물 반도체 기판
KR1020160165870A Active KR101786047B1 (ko) 2010-02-19 2016-12-07 질화물 반도체층 성장 방법 및 이에 의해 형성되는 질화물 반도체 기판

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020160165870A Active KR101786047B1 (ko) 2010-02-19 2016-12-07 질화물 반도체층 성장 방법 및 이에 의해 형성되는 질화물 반도체 기판

Country Status (1)

Country Link
KR (2) KR20110095796A (ko)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7560296B2 (en) 2000-07-07 2009-07-14 Lumilog Process for producing an epitalixal layer of galium nitride
GB2436398B (en) * 2006-03-23 2011-08-24 Univ Bath Growth method using nanostructure compliant layers and HVPE for producing high quality compound semiconductor materials
KR101374090B1 (ko) 2007-07-26 2014-03-17 아리조나 보드 오브 리젠츠 퍼 앤 온 비하프 오브 아리조나 스테이트 유니버시티 에피택시 방법들과 그 방법들에 의하여 성장된 템플릿들

Also Published As

Publication number Publication date
KR20160146613A (ko) 2016-12-21
KR101786047B1 (ko) 2017-10-17

Similar Documents

Publication Publication Date Title
US7687888B2 (en) Method of controlling stress in gallium nitride films deposited on substrates
TWI437637B (zh) 利用自我分裂來製造氮化鎵單晶基板的方法
US9741560B2 (en) Method of growing nitride semiconductor layer
KR101137911B1 (ko) 질화갈륨 기판의 제조 방법
JP4672753B2 (ja) GaN系窒化物半導体自立基板の作製方法
JP6284290B2 (ja) 窒化物半導体層の成長方法、及びそれにより形成される窒化物半導体基板
EP2802002B1 (en) Method for the manufacturing of a substrate having a hetero-structure
US20100252834A1 (en) Method for growing group iii-v nitride film and structure thereof
KR20050033911A (ko) 질화갈륨계 단결정 기판의 제조방법
CN101546798A (zh) 半导体元件
JP2011093803A (ja) 窒化ガリウム系化合物半導体単結晶の製造方法
KR101335937B1 (ko) Llo 방식을 이용한 질화갈륨 웨이퍼 제조 방법
JP5430467B2 (ja) Iii族窒化物半導体成長用基板、iii族窒化物半導体自立基板、iii族窒化物半導体素子、ならびに、これらの製造方法
KR101786047B1 (ko) 질화물 반도체층 성장 방법 및 이에 의해 형성되는 질화물 반도체 기판
KR100834698B1 (ko) 질화 갈륨 박막 형성 방법 및 이 방법에 의해 제조된 질화갈륨 박막 기판
JP2010524267A (ja) (al,in,ga,b)nの堆積の方法
TW201705530A (zh) 氮化物半導體模板及其製造方法
JP2000269143A (ja) 窒化ガリウム系化合物半導体結晶の製造方法
KR102094990B1 (ko) 질화물 반도체층 성장 방법
CN100437910C (zh) 用MBE外延InAlGaN单晶薄膜的方法
KR20130084905A (ko) 질화물 반도체층 성장 방법
KR100839224B1 (ko) GaN 후막의 제조방법
KR101532267B1 (ko) 질화물계 발광소자의 제조방법
KR20130075921A (ko) 질화갈륨 기판 제조방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20100824

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20150312

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20100824

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20151104

Patent event code: PE09021S01D

AMND Amendment
E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20160419

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20151104

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

AMND Amendment
PX0901 Re-examination

Patent event code: PX09011S01I

Patent event date: 20160419

Comment text: Decision to Refuse Application

Patent event code: PX09012R01I

Patent event date: 20160104

Comment text: Amendment to Specification, etc.

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20160610

Patent event code: PE09021S01D

AMND Amendment
PX0601 Decision of rejection after re-examination

Comment text: Decision to Refuse Application

Patent event code: PX06014S01D

Patent event date: 20161107

Comment text: Amendment to Specification, etc.

Patent event code: PX06012R01I

Patent event date: 20160810

Comment text: Notification of reason for refusal

Patent event code: PX06013S01I

Patent event date: 20160610

Comment text: Amendment to Specification, etc.

Patent event code: PX06012R01I

Patent event date: 20160519

Comment text: Decision to Refuse Application

Patent event code: PX06011S01I

Patent event date: 20160419

Comment text: Amendment to Specification, etc.

Patent event code: PX06012R01I

Patent event date: 20160104

Comment text: Notification of reason for refusal

Patent event code: PX06013S01I

Patent event date: 20151104

A107 Divisional application of patent
PA0107 Divisional application

Comment text: Divisional Application of Patent

Patent event date: 20161207

Patent event code: PA01071R01D