[go: up one dir, main page]

KR20110043166A - 표시 기판, 이의 제조 방법 및 이를 포함하는 표시 장치 - Google Patents

표시 기판, 이의 제조 방법 및 이를 포함하는 표시 장치 Download PDF

Info

Publication number
KR20110043166A
KR20110043166A KR1020090100164A KR20090100164A KR20110043166A KR 20110043166 A KR20110043166 A KR 20110043166A KR 1020090100164 A KR1020090100164 A KR 1020090100164A KR 20090100164 A KR20090100164 A KR 20090100164A KR 20110043166 A KR20110043166 A KR 20110043166A
Authority
KR
South Korea
Prior art keywords
electrode
disposed
substrate
pixel
data line
Prior art date
Application number
KR1020090100164A
Other languages
English (en)
Inventor
허명구
최상건
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020090100164A priority Critical patent/KR20110043166A/ko
Priority to US12/893,423 priority patent/US8698158B2/en
Priority to CN201010514704.2A priority patent/CN102073181B/zh
Publication of KR20110043166A publication Critical patent/KR20110043166A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Power Engineering (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

표시 기판은 화소 전극, 제m 데이터 배선(m은 자연수), 플로팅 전극, 제m+1 데이터 배선 및 스토리지 전극을 포함한다. 화소 전극은 기판 위의 화소 영역에 배치된다. 제m 데이터 배선은 화소 전극의 제1 단 측에 배치되고 화소 전극과 전기적으로 연결된다. 플로팅 전극은 제m 데이터 배선과 부분적으로 중첩되어 화소 영역에 배치된다. 제m+1 데이터 배선은 화소 전극의 제1 단과 마주하는 제2 단 측에 배치된다. 스토리지 전극은 제m+1 데이터 배선과 이격되어 화소 영역에 배치된다.
스토리지 전극, 플로팅 전극, 컬러 쉬프트 현상, 빛샘

Description

표시 기판, 이의 제조 방법 및 이를 포함하는 표시 장치{DISPLAY SUBSTRATE, METHOD FOR MANUFACTURING THE SAME AND DISPLAY DEVICE HAVING THE DISPLAY SUBSTRATE}
본 발명은 표시 기판, 이의 제조 방법 및 이를 포함하는 표시 장치에 관한 것으로 보다 상세하게는 표시 품질을 향상시키기 위한 표시 기판, 이의 제조 방법 및 이를 포함하는 표시 장치에 관한 것이다.
일반적으로 액정표시장치는 액정표시패널과 상기 액정표시패널에 광을 제공하는 백라이트를 포함한다. 상기 액정표시패널은 박막 트랜지스터들이 배열된 어레이 기판과, 상기 어레이 기판에 대향하여 컬러 필터가 형성된 컬러필터 기판을 포함하고, 상기 어레이 기판과 컬러필터 기판 사이에 개재된 액정층을 포함한다. 상기 액정표시장치는 액정 배열의 변화에 따른 광의 투과율로 계조를 표시한다.
구체적으로, 상기 어레이 기판은 상기 박막 트랜지스터와 전기적으로 연결된 데이터 배선과 게이트 배선을 포함하고, 또한 화소 영역에 배치되어 상기 박막 트랜지스터와 전기적으로 연결된 화소 전극을 포함한다. 상기 화소 전극은 액정 커패시터의 제1 전극이다. 상기 컬러필터 기판은 공통 전극을 포함하고, 상기 공통 전 극은 상기 액정 커패시터의 제2 전극이다. 상기 화소 전극과 상기 공통 전극에 의해 형성되는 전계의 세기에 따라서 상기 화소 전극과 공통 전극 사이에 배치된 액정의 배열이 변화한다.
따라서, 데이터 배선과 상기 데이터 배선과 다른 전압이 인가되는 인접한 화소 전극간의 커플링 커패시턴스가 발생할 수 있으며, 상기 커플링 커패시턴스는 컬러 쉬프트 현상과 같은 표시 불량이 발생한다.
또한, 상기 액정표시장치는 상기 액정층을 투과하는 광이 시야각에 따라서 정면과 측면의 서로 다르게 시인된다. 특히, 상기 화소 전극과 상기 데이터 배선이 서로 인접한 영역에서 시야각에 따른 빛샘으로 표시 불량이 발생한다.
이에 본 발명의 기술적 과제는 이러한 점에서 착안된 것으로, 본 발명의 목적은 표시 품질을 향상시키기 위한 표시 기판을 제공하는 것이다.
본 발명의 다른 목적은 상기 표시 기판의 제조 방법을 제공하는 것이다.
본 발명의 또 다른 목적은 상기 표시 기판을 포함하는 표시 장치를 제공하는 것이다.
상기한 본 발명의 목적을 실현하기 위한 일 실시예에 따른 표시 기판은 화소 전극, 제m 데이터 배선(m은 자연수), 플로팅 전극, 제m+1 데이터 배선 및 스토리지 전극을 포함한다. 상기 화소 전극은 기판 위의 화소 영역에 배치된다. 상기 제m 데 이터 배선은 상기 화소 전극의 제1 단 측에 배치되고 상기 화소 전극과 전기적으로 연결된다. 상기 플로팅 전극은 상기 제m 데이터 배선과 부분적으로 중첩되어 상기 화소 영역에 배치된다. 상기 제m+1 데이터 배선은 상기 화소 전극의 제1 단과 마주하는 제2 단 측에 배치된다. 상기 스토리지 전극은 상기 제m+1 데이터 배선과 이격되어 상기 화소 영역에 배치된다.
상기한 본 발명의 다른 목적을 실현하기 위한 일 실시예에 따른 표시 기판의 제조 방법은 기판 위의 화소 영역에 플로팅 전극, 상기 플로팅 전극과 마주하는 스토리지 전극을 포함하는 제1 도전 패턴을 형성한다. 상기 제1 도전 패턴이 형성된 상기 기판 위에 상기 플로팅 전극과 부분적으로 중첩되는 제m 데이터 배선, 상기 스토리지 전극과 이격된 제m+1 데이터 배선을 포함하는 제2 도전 패턴을 형성한다. 상기 제2 도전 패턴이 형성된 상기 기판 위의 상기 화소 영역에 상기 제1 데이터 배선과 전기적으로 연결된 화소 전극을 형성한다.
상기한 본 발명의 또 다른 목적을 실현하기 위한 일 실시예에 따른 표시 장치는 표시 기판 및 대향 기판을 포함한다. 상기 표시 기판은 기판 위의 화소 영역에 배치된 화소 전극과, 상기 화소 전극의 제1 단 측에 배치되고 상기 화소 전극과 전기적으로 연결된 제m 데이터 배선(m은 자연수)과, 상기 제m 데이터 배선과 부분적으로 중첩되어 상기 화소 영역에 배치되고, 전기적으로 플로팅 된 플로팅 전극, 상기 화소 전극의 제1 단과 마주하는 제2 단 측에 배치된 제m+1 데이터 배선, 및 상기 제m+1 데이터 배선과 이격되어 상기 화소 영역에 배치되고 전압이 인가되는 스토리지 전극을 포함한다. 상기 대향 기판은 상기 표시 기판과 대향하고 공통 전 극을 포함한다.
이러한 표시 기판 및 이의 제조 방법에 의하면, 컬러 쉬프트 현상을 개선하고 시야각에 따른 빛샘을 방지할 수 방지할 수 있다.
이하, 도면들을 참조하여 본 발명의 표시장치의 바람직한 실시예들을 보다 상세하게 설명하기로 한다. 본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다. 첨부된 도면에 있어서, 구조물들의 치수는 본 고안의 명확성을 기하기 위하여 실제보다 확대하여 도시한 것이다. 제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특 징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다. 또한, 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 경우, 이는 다른 부분 "바로 위에" 있는 경우뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 층, 막, 영역, 판 등의 부분이 다른 부분 "아래에" 있다고 할 경우, 이는 다른 부분 "바로 아래에" 있는 경우뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 평면도이다. 도 2는 도 1의 I-I'선을 따라 절단한 표시 장치의 단면도이다.
도 1 및 도 2를 참조하면, 상기 표시 장치(500A)는 표시 기판(100), 대향 기판(200) 및 액정층(300)을 포함한다.
상기 표시 기판(100)은 제1 기판(101), 트랜지스터층(TRL), 컬러 필터층(CFL) 및 투명 전극층(TEL)을 포함한다.
상기 트랜지스터층(TRL)은 제1 도전 패턴, 절연층(110), 제2 도전 패턴, 보호층(130)을 포함한다. 상기 절연층(110) 및 상기 보호층(130) 각각은 유기 물질 또는 무기 물질일 수 있다.
상기 제1 도전 패턴은 상기 제1 기판(101) 위에 배치된 제n 게이트 배선(GLn), 제n 스토리지 전극 배선(STLn) 및 제m 플로팅 전극(FEm)을 포함한다(n 및 m m은 자연수임).
상기 제n 게이트 배선(GLn)은 제1 방향으로 연장되고 복수의 게이트 전극들을 포함한다. 예를 들면, 상기 제n 게이트 배선(GLn)은 제m 화소 영역(Pm)에 배치된 게이트 전극(GE)을 포함한다.
상기 제n 스토리지 전극 배선(STLn)은 상기 제1 방향으로 연장된 제n 스토리지 배선(SLn)과, 상기 제n 스토리지 배선(SLn)과 연결된 복수의 스토리지 전극들 및 상기 제n 스토리지 배선(SLn)과 연결된 복수의 돌출 전극들을 포함한다. 상기 제n 스토리지 전극 배선(STLn)은 스토리지 공통전압이 인가된다.
상기 복수의 스토리지 전극들은 복수의 데이터 배선들과 인접하고 평행하게 배치될 수 있다. 상기 복수의 돌출 전극들은 복수의 게이트 전극들과 인접하게 각각 배치될 수 있다.
예를 들면, 제m 스토리지 전극(STm)은 상기 스토리지 배선(SLn)과 연결되어 제m+1 데이터 배선(DLm+1)과 인접하고 평행한 제m 화소 영역(Pm)에 배치된다. 제m 돌출 전극(Em)은 상기 제n 스토리지 배선(SLn)과 연결되어 상기 게이트 전극(GE)과 인접한 제m 화소 영역(Pm)에 배치된다. 상기 제m 스토리지 전극(STm)은 상기 제m 화소 영역(Pm)에 정의되는 스토리지 커패시터의 공통 전극이고, 또한, 상기 제m+1 데이터 배선(DLm+1)과 인접한 영역으로 누설되는 광을 차단할 수 있다.
상기 제m 플로팅 전극(FEm)은 상기 제m 데이터 배선(DLm)과 인접하고 평행한 상기 제m 화소 영역(Pm)에 배치된다. 상기 제m 플로팅 전극(FEm)은 전기적으로 플로팅 되며, 상기 제m 데이터 배선(DLm)과 인접한 영역으로 상기 광이 누설되는 것을 차단할 수 있다. 상기 제m 플로팅 전극(FEm)의 폭은 상기 제m 스토리지 전 극(STm)의 폭 보다 넓을 수 있다. 상기 제m 플로팅 전극(FEm)은 제m-1 스토리지 전극(SRm-1)과 이격되어 배치된다.
상기 절연층(110)은 상기 제1 도전 패턴이 배치된 상기 제1 기판(101) 위에 상기 제1 도전 패턴을 덮도록 배치된다.
상기 제2 도전 패턴은 상기 제m 데이터 배선(DLm), 콘택 전극(CE) 및 제m+1 데이터 배선(DLm+1)을 포함한다.
상기 제m 데이터 배선(DLm)은 상기 제1 방향과 교차하는 제2 방향으로 연장되고 복수의 소스 전극들을 포함한다. 예를 들면, 상기 제m 데이터 배선(DLm)은 상기 제m-1 스토리지 전극(STm-1)과 이격되고 상기 제m 플로팅 전극(FEm)과 부분적으로 중첩되는 영역에 배치된다. 상기 제m 데이터 배선(DLm)은 상기 제m 화소 영역(Pm)에 배치된 소스 전극(SE)을 포함할 수 있다. 상기 콘택 전극(CE)은 상기 제m 돌출 전극(Em)이 배치된 영역에 상기 제m 돌출 전극(Em)과 중첩되어 배치되고, 상기 소스 전극(SE)과 이격된 영역에 배치된 드레인 전극(DE)을 포함한다.
상기 제m+1 데이터 배선(DLm)은 상기 제m 화소 영역(Pm)을 사이에 두고 상기 제m 데이터 배선(DLm)과 마주보는 영역에 배치되고, 복수의 소스 전극들을 포함할 수 있다.
상기 제m 데이터 배선(DLm), 상기 콘택 전극(CE) 및 상기 제m+1 데이터 배선(DLm+1)을 포함하는 상기 제2 도전 패턴은 하부에 배치된 채널 패턴(CH)을 더 포함할 수 있다. 상기 채널 패턴(CH)은 반도체층 및 저항 접촉층을 포함할 수 있다.
상기 게이트 전극(GE), 상기 소스 전극(SE), 상기 드레인 전극(DE) 및 상기 채널 패턴(CH)에 의해 상기 제n 게이트 배선(GLn)과 상기 제m 데이터 배선(DLm)에 연결된 트랜지스터(TR)가 정의될 수 있다. 상기 제m 돌출 전극(Em), 상기 절연층(110) 및 상기 콘택 전극(CE)에 의해 상기 제m 화소 영역(Pm)의 스토리지 커패시터가 정의될 수 있다.
상기 보호층(130)은 상기 제2 도전 패턴이 배치된 상기 제1 기판(101) 위에 상기 제2 도전 패턴을 덮도록 배치된다.
상기 컬러 필터층(CFL)은 차광 패턴(BM), 복수의 컬러 필터들(CF1, CF2, CF3) 및 오버 코팅층(150)을 포함한다. 상기 컬러 필터층(CFL)은 오버 코팅층(150)을 생략할 수 있다.
상기 차광 패턴(BM)은 상기 제1 및 제2 도전 패턴들이 배치된 영역에 배치될 수 있다. 예를 들면, 상기 차광 패턴(BM)은 상기 제n 게이트 배선(GLn), 상기 제n 스토리지 전극 배선(STLn), 상기 제m 데이터 배선(DLm), 상기 콘택 전극(CE) 및 상기 제m+1 데이터 배선(DLm+1)이 배치된 영역에 대응하여 배치된다.
상기 컬러 필터들(CF1, CF2, CF3)은 인접한 데이터 배선들 사이의 영역에 각각 배치된다. 예를 들면, 상기 제m 및 제m+1 데이터 배선들(DLm, DLm+1) 사이의 영역에 제1 컬러 필터(CF1)가 배치되고, 제2 컬러 필터(CF2)는 제m 및 제m-1 데이터 배선들 사이의 영역에 배치되고, 제3 컬러 필터(CF3)는 제m+1 및 제m+2 데이터 배선들 사이의 영역에 배치된다. 따라서, 상기 제m 화소 영역(Pm)에는 상기 제1 컬러 필터(CF1)가 배치되고, 제m-1 화소 영역(Pm-1)에는 상기 제2 컬러 필터(CF2)가 배치되고, 제m+1 화소 영역(Pm+1)에는 상기 제3 컬러 필터(CF3)가 배치될 수 있다.
상기 오버 코팅층(150)은 상기 차광 패턴(BM) 및 상기 컬러 필터들(CF1, CF2, CF3)이 배치된 상기 제1 기판(101) 위에 상기 차광 패턴(BM) 및 상기 컬러 필터들(CF1, CF2, CF3)을 덮도록 배치되어 상기 표시 기판(100)의 표면을 평탄화 한다.
상기 투명 전극층(TEL)은 복수의 화소 전극들 및 제1 배향층(170)을 포함한다.
예를 들면, 제m 화소 전극(PEm)은 상기 제n 게이트 배선(GLn), 제m 데이터 배선(DLm) 및 제m+1 데이터 배선(DLm+1)에 대응하는 상기 제m 화소 영역(Pm)에 배치되고, 제m-1 화소 전극(PEm-1)은 상기 제n 게이트 배선(GLn), 제m-1 데이터 배선 및 제m 데이터 배선(DLm+1)에 대응하는 상기 제m-1 화소 영역(Pm-1)에 배치되고, 제m+1 화소 전극(PEm+1)은 상기 제n 게이트 배선(GLn), 제m+1 데이터 배선(DLm+1) 및 제m+2 데이터 배선에 대응하는 제m+1 화소 영역(Pm+1)에 배치될 수 있다.
상기 제m 화소 전극(PEm)은 상기 제n 게이트 배선(GLn) 및 상기 제m 데이터 배선(DLm)에 연결된 트랜지스터(TR)와 콘택홀(H)을 통해 전기적으로 연결된다. 상기 제m 화소 전극(PEm)은 상기 제m 스토리지 전극(STm)과 중첩되도록 배치되며, 상기 제m 화소 전극(PEm) 및 상기 제m 스토리지 전극(STm)은 상기 제m 화소 영역(Pm)의 스토리지 커패시터를 정의할 수 있다.
상기 제1 배향층(170)은 상기 화소 전극들(PEm-1, PEm, PEm+1)이 배치된 상기 제1 기판(101) 위에 상기 화소 전극들(PEm-1, PEm, PEm+1)을 덮도록 배치된다. 상기 제1 배향층(170)은 액정층(300)의 액정을 초기 배열한다.
상기 대향 기판(200)은 제2 기판(201), 공통 전극(210) 및 제2 배향층(230)을 포함한다. 상기 공통 전극(210)은 상기 제2 기판(201) 위에 배치되고, 상기 액정층(300) 및 각 화소 전극들(PEm-1, PEm, PEm+1)과 함께 액정 커패시터를 정의할 수 있다. 상기 제2 배향층(230)은 상기 공통 전극(210) 위에 배치되고, 상기 액정층(300)의 액정을 초기 배열한다.
이하에서는 도 3a 내지 도 7b를 참조하여 상기 표시 기판(100)의 제조 방법을 설명한다.
도 3a 및 도 3b는 도 2에 도시된 표시 기판의 제1 도전 패턴을 형성하는 방법을 설명하기 위한 평면도 및 단면도이다.
도 2, 도 3a 및 도 3b를 참조하면, 상기 제1 기판(101) 위에 제1 도전층을 형성하고, 상기 제1 도전층을 패터닝하여 제1 도전 패턴을 형성한다. 상기 제1 도전 패턴은 제n 게이트 배선(GLn), 제n 스토리지 전극 배선(STLn) 및 제m 플로팅 전극(FEm)을 포함한다.
상기 제n 게이트 배선(GLn)은 제1 방향으로 연장되고 게이트 전극(GE)을 포함한다. 상기 제n 스토리지 전극 배선(STLn)은 상기 제1 방향으로 연장된 제n 스토리지 배선(SLn), 상기 제n 스토리지 배선(SLn)과 연결되고 상기 제1 방향과 교차하는 제2 방향으로 연장된 제m 스토리지 전극(STm), 및 상기 제n 스토리지 배선(SLn)과 연결되고 상기 게이트 전극(GE)과 인접한 제m 돌출 전극(Em)을 포함한다. 상기 제n 스토리지 전극 배선(STLn)은 스토리지 공통전압이 인가된다.
상기 제m 플로팅 전극(FEm)은 상기 제m 스토리지 전극(STm)과 이격되어 형성 된다. 상기 제m 플로팅 전극(FEm)은 빛샘을 차단하는 차광 기능을 수행한다. 상기 제m 플로팅 전극(FEm)의 폭은 상기 제m 스토리지 전극(STm)의 폭 보다 넓게 형성될 수 있다.
상기 제1 도전 패턴이 형성된 상기 제1 기판(101) 위에 상기 절연층(110)을 형성한다.
도 4a 및 도 4b는 도 2에 도시된 표시 기판의 제2 도전 패턴을 형성하는 방법을 설명하기 위한 평면도 및 단면도이다.
도 2, 도 4a 및 도 4b를 참조하면, 상기 절연층(110) 위에 채널층 및 제2 도전층을 순차적으로 형성한다. 상기 채널층은 반도체층 및 저항 접촉층을 포함할 수 있다. 상기 채널층 및 상기 제2 도전층을 동일한 마스크를 이용해 동시에 패터닝하여 제2 도전 패턴을 형성한다.
상기 제2 도전 패턴은 상기 제2 도전층과 상기 채널층으로 이루어진 이중층 구조를 가지며, 제m 데이터 배선(DLm), 콘택 전극(CE) 및 제m+1 데이터 배선(DLm+1)을 포함한다. 상기 제m 데이터 배선(DLm), 콘택 전극(CE) 및 제m+1 데이터 배선(DLm+1)은 상기 채널 패턴(CH)을 각각 포함한다.
상기 제m 데이터 배선(DLm)은 상기 제2 방향으로 연장되고 소스 전극(SE)을 포함한다. 상기 제m 데이터 배선(DLm)은 상기 제m 스토리지 전극(STm)과 이격되고 상기 제m 플로팅 전극(FEm)과 부분적으로 중첩되는 영역에 형성된다. 따라서, 상기 제m 데이터 배선(DLm)과 인접한 영역에서 누설되는 광은 상기 제m 플로팅 전극(FEm)에 의해 차단될 수 있다. 상기 소스 전극(SE)은 상기 게이트 전극(GE) 위에 형성된다.
상기 콘택 전극(CE)은 상기 제m 돌출 전극(Em) 위에 상기 제m 돌출 전극(Em)과 부분적으로 중첩되어 형성된다. 상기 콘택 전극(CE)은 상기 게이트 전극(GE) 위에 형성된 드레인 전극(DE)을 포함한다. 상기 드레인 전극(DE)은 상기 소스 전극(SE)과 이격되어 상기 채널 패턴(CH)을 노출시킨다.
상기 제m+1 데이터 배선(DLm)은 상기 제m 데이터 배선(DLm)과 마주보는 영역에 배치되고, 복수의 소스 전극들을 포함한다.
상기 게이트 전극(GE), 상기 소스 전극(SE), 상기 드레인 전극(DE) 및 상기 채널 패턴(CH)에 의해 상기 제n 게이트 배선(GLn)과 상기 제m 데이터 배선(DLm)에 연결된 트랜지스터(TR)가 정의될 수 있다. 상기 제m 스토리지 전극(STm), 상기 절연층(110) 및 상기 콘택 전극(CE)에 의해 제m 화소 영역(Pm)의 스토리지 커패시터가 정의될 수 있다.
상기 보호층(130)은 상기 제2 도전 패턴이 형성된 상기 제1 기판(101) 위에 형성된다. 상기 보호층(130)은 유기 물질 또는 무기 물질 일 수 있다. 이에 이해 상기 제1 기판(101) 위에 상기 트랜지스터층(TRL)이 형성된다.
이상에서는 상기 채널층과 상기 제2 도전층을 동일한 마스크를 이용해 동시에 패터닝 하는 것을 예시하였으나, 서로 다른 마스크를 이용하여 상기 채널층을 패터닝 하고, 상기 제2 도전층을 패터닝 할 수 있다.
도 5a 및 도 5b는 도 2에 도시된 표시 기판의 컬러 필터층을 형성하는 방법을 설명하기 위한 단면도들이다.
도 2, 도 5a 및 도 5b를 참조하면, 상기 보호층(130)이 형성된 제1 기판(101) 위에 차광층을 형성하고, 상기 차광층을 패터닝하여 상기 차광 패턴(BM)을 형성한다.
상기 차광 패턴(BM)은 상기 제n 게이트 배선(GLn), 상기 제n 스토리지 전극 배선(STLn), 상기 제m 데이터 배선(DLm), 상기 콘택 전극(CE), 상기 제m+1 데이터 배선(DLm+1) 및 상기 트랜지스터(TR)가 형성된 영역 위에 형성된다. 상기 차광 패턴(BM)은 상기 제1 기판(101)의 전체 영역에 대해 매트릭스 형상을 가질 수 있다.
상기 차광 패턴(BM)은 형성된 상기 제1 기판(101) 위에 컬러 포토레지스트층을 형성하고, 상기 컬러 포토레지스트층을 패터닝하여 컬러 필터를 형성한다.
예를 들면, 상기 제1 기판(101) 위에 제1 컬러 포토레지스트층을 형성하고 상기 제1 컬러 포토레지스트층을 패터닝하여 제1 컬러 필터(CF1)를 제1 영역에 형성한다. 상기 제1 컬러 필터가 형성된 제1 기판(101) 위에 제2 컬러 포토레지스트층을 형성하고 상기 제2 컬러 포토레지스트층을 패터닝하여 제2 컬러 필터(CF2)를 제2 영역에 형성한다. 상기 제1 및 제2 컬러 필터들(CF1, CF2)이 형성된 제1 기판(101) 위에 제3 컬러 포토레지스트층을 형성하고 상기 제3 컬러 포토레지스트층을 패터닝하여 제3 컬러 필터(CF3)를 제3 영역에 형성한다. 상기 제1 영역은 제m 및 제m+1 데이터 배선들에 의해 정의되는 영역이고, 상기 제2 영역은 제m-1 및 제m 데이터 배선들에 의해 정의되는 영역이고, 상기 제3 영역은 제m+1 및 제m+2 데이터 배선들에 의해 정의되는 영역일 수 있다.
결과적으로, 제m 화소 영역(Pm)에는 상기 제1 컬러 필터(CF1)가 형성되고, 제m-1 화소 영역(Pm-1)에는 상기 제2 컬러 필터(CF2)가 형성되고, 제m+1 화소 영역(Pm+1)에는 상기 제3 컬러 필터(CF3)가 형성된다.
상기 콘택 전극(CE) 위의 상기 차광 패턴(150) 및 상기 제1 내지 제3 컬러 필터들(CF1, CF2, CF3) 각각은 상기 보호층(130)을 노출시키는 개구(H)가 형성된다.
이와 같이, 상기 제1 기판(101) 위에 상기 컬러 필터층(CFL)을 형성한다.
도 6a 및 도 6b는 도 2에 도시된 표시 기판의 콘택홀을 형성하는 방법을 설명하기 위한 평면도 및 단면도이다.
도 2, 도 6a 및 도 6b를 참조하면, 상기 컬러 필터들(CF1, CF2, CF3)이 형성된 제1 기판(101) 위에 오버 코팅층(150)을 형성한다. 상기 오버 코팅층(150)은 유기 물질 또는 무기 물질 일 수 있다. 상기 오버 코팅층(150) 역시, 상기 콘택 전극(CE) 위에 상기 보호층(130)을 노출시키는 개구(H)가 형성된다. 상기 오버 코팅층(150)은 생략할 수 있다.
상기 컬러 필터층(CFL)이 형성된 제1 기판(101)을 식각 공정을 통해 상기 개구(H)를 통해 노출된 상기 보호층(130)을 식각하여 콘택홀(135)을 형성한다. 상기 콘택홀(135)에 의해 상기 콘택 전극(CE)이 노출된다.
도 7a 및 도 7b는 도 2에 도시된 표시 기판의 투명 전극층을 형성하는 방법을 설명하기 위한 평면도 및 단면도이다.
도 2, 도 7a 및 도 7b를 참조하면, 상기 콘택홀(135)이 형성된 제1 기판(101) 위에 투명 도전층을 형성하고, 상기 투명 도전층을 패터닝하여 복수의 화 소 전극들(PEm-1, PEm, PEm+1)을 형성한다.
예를 들면, 상기 제m 화소 영역(Pm)에 제m 화소 전극(PEm)을 형성하고, 상기 제m-1 화소 영역(Pm-1)에 제m-1 화소 전극(PEm-1)을 형성하고, 상기 제m+1 화소 영역(Pm+1)에 제m+1 화소 전극(PEm+1)을 형성한다. 상기 제m 화소 전극(PEm)은 상기 제m 화소 영역(Pm)에 상기 제m 스토리지 전극(STm)과 중첩되도록 형성된다. 상기 제m 화소 전극(PEm)은 상기 콘택홀(135)을 통해 상기 콘택 전극(CE)과 접촉되고, 상기 트랜지스터(TR)의 드레인 전극(DE)과 전기적으로 연결된다.
상기 제m 스토리지 전극(STm)과 중첩되는 상기 제m 화소 전극(PEm)의 영역에서 상기 제m 화소 영역(Pm)의 스토리지 캐패시터가 정의될 수 있다.
도 8a 및 도 8b는 도 2에 도시된 표시 장치에 의해 컬러 쉬프트 현상 및 빛샘 현상이 방지되는 원리를 설명하기 위한 개념도들이다.
도 2 및 도 8a를 참조하면, 상기 제m 데이터 배선(DLm)의 양측에는 상기 제m-1 스토리지 전극(STm-1)과 제m 플로팅 전극(FEm)이 배치된다. 상기 제m-1 스토리지 전극(STm-1)은 상기 제m 데이터 배선(DLm)의 좌측에 이격되어 배치되고, 상기 제m 플로팅 전극(FEm)은 상기 제m 데이터 배선(DLm)의 우측에 부분적으로 중첩되어 배치된다. 제m 화소 전극(PEm)은 상기 제m 플로팅 전극(FEm)과 부분적으로 중첩되어 배치된다.
상기 제m 플로팅 전극(FEm)은 전기적으로 플로팅되어 제m 화소 영역(Pm)에 배치되고, 상기 제m 화소 전극(PEm)과 중첩된다. 상기 제m 플로팅 전극(FEm)의 전위 레벨은 중첩된 상기 제m 화소 전극(PEm)의 전위 레벨에 따라서 변할 수 있다.
상기 제m 플로팅 전극(FEm)은 자기 화소 영역인 상기 제m 화소 영역(Pm)에 형성된 상기 제m 화소 전극(PEm)의 전위 레벨에 영향을 받고, 인접한 제m-1 화소 영역(Pm-1)에 형성된 제m-1 화소 전극(Pm-1)의 전위 레벨에는 영향을 받지 않는다. 따라서, 인접한 제m-1 화소 전극(Pm-1)의 커플링 커패시턴스에 의한 컬러 쉬프트 현상을 막을 수 있다.
도 8b를 참조하면, 상기 제m 데이터 배선(DLm)의 양측에는 상기 제m-1 스토리지 전극(STm-1)과 제m 플로팅 전극(FEm)이 배치된다. 상기 제m-1 스토리지 전극(STm-1)은 상기 제m 데이터 배선(DLm)의 좌측에 이격되어 배치되고, 상기 제m 플로팅 전극(FEm)은 상기 제m 데이터 배선(DLm)의 우측에 부분적으로 중첩되어 배치된다.
한편, 상기 차광 패턴(BM)은 정위치(BMA)에 형성되지 않고 공정 마진에 의해 상기 정위치(BMA)에 대해 좌측으로 틀어진 어긋난 위치(BMA')에 형성된다. 이 경우, 상기 제m 플로팅 전극(FEm)이 상기 제m 데이터 배선(DLm)과 부분적으로 중첩되어 형성됨으로써 상기 제m 데이터 배선(DLm)과 상기 제m 화소 전극(PEm) 사이의 영역에서 누설되는 광(LIGHT)을 차단할 수 있다. 따라서, 상기 제m 플로팅 전극(FEm)은 시야각에 따른 빛샘(LIGHT)을 차단할 수 있다.
이와 같이, 본 발명의 실시예에 따르면, 컬러 쉬프트 현상을 개선할 수 있고, 시야각에 따른 빛샘을 차단할 수 있다.
이하에서는 일 실시예에 따른 구성 요소와 동일한 구성 요소에 대해서는 동일한 도면 부호를 부여하고 반복되는 설명은 간략하게 설명하거나 생략한다.
도 9는 본 발명의 다른 실시예에 따른 표시 장치의 단면도이다.
도 1 및 도 9를 참조하면, 표시 장치(500B)는 표시 기판(100), 대향 기판(200) 및 액정층(300)을 포함한다.
상기 표시 기판(100)은 제1 기판(101), 트랜지스터층(TRL), 컬러 필터층(CFL) 및 투명 전극층(EL)을 포함한다.
상기 트랜지스터층(TRL)은 제1 도전 패턴, 절연층(110), 제2 도전 패턴, 보호층(130)을 포함한다.
상기 제1 도전 패턴은 상기 제1 기판(101) 위에 배치된 제n 게이트 배선(GLn), 제n 스토리지 전극 배선(STLn) 및 제m 플로팅 전극(FEm)을 포함한다.
상기 제n 스토리지 전극 배선(STLn)은 상기 제1 방향으로 연장된 제n 스토리지 배선(SLn)과, 상기 제n 스토리지 배선(SLn)과 연결된 복수의 스토리지 전극들 및 상기 제n 스토리지 배선(SLn)과 연결된 복수의 돌출 전극들을 포함한다. 상기 제n 스토리지 전극 배선(STLn)은 스토리지 공통전압이 인가된다.
예를 들면, 제m 스토리지 전극(STm)은 상기 스토리지 배선(SLn)과 연결되어 제m+1 데이터 배선(DLm+1)과 인접하고 평행한 제m 화소 영역(Pm)에 배치된다. 제m 돌출 전극(Em)은 상기 제n 스토리지 배선(SLn)과 연결되어 상기 게이트 전극(GE)과 인접한 제m 화소 영역(Pm)에 배치된다. 상기 제m 스토리지 전극(STm)은 상기 제m 화소 영역(Pm)에 정의되는 스토리지 커패시터의 공통 전극이고, 또한, 상기 제m+1 데이터 배선(DLm+1)과 인접한 영역으로 누설되는 광을 차단할 수 있다.
상기 제m 플로팅 전극(FEm)은 상기 제m 데이터 배선(DLm)과 인접하고 평행한 상기 제m 화소 영역(Pm)에 배치된다. 상기 제m 플로팅 전극(FEm)은 전기적으로 플로팅 되며, 상기 제m 데이터 배선(DLm)과 인접한 영역으로 상기 광이 누설되는 것을 차단할 수 있다. 상기 제m 플로팅 전극(FEm)의 폭은 상기 제m 스토리지 전극(STm)의 폭 보다 넓을 수 있다.
상기 절연층(110)은 상기 제1 도전 패턴이 배치된 상기 제1 기판(101) 위에 상기 제1 도전 패턴을 덮도록 배치된다.
상기 제2 도전 패턴은 상기 제m 데이터 배선(DLm), 콘택 전극(CE) 및 제m+1 데이터 배선(DLm+1)을 포함한다.
상기 제m 데이터 배선(DLm)은 상기 제1 방향과 교차하는 제2 방향으로 연장되고 복수의 소스 전극들을 포함한다. 예를 들면, 상기 제m 데이터 배선(DLm)은 상기 제m-1 스토리지 전극(STm-1)과 이격되고 상기 제m 플로팅 전극(FEm)과 부분적으로 중첩되는 영역에 배치된다. 상기 제m 데이터 배선(DLm)은 상기 제m 화소 영역(Pm)에 배치된 소스 전극(SE)을 포함할 수 있다. 상기 콘택 전극(CE)은 상기 제m 돌출 전극(Em)이 배치된 영역에 상기 제m 돌출 전극(Em)과 중첩되어 배치되고, 상기 소스 전극(SE)과 이격된 영역에 배치된 드레인 전극(DE)을 포함한다.
상기 보호층(130)은 상기 제2 도전 패턴이 배치된 상기 제1 기판(101) 위에 상기 제2 도전 패턴을 덮도록 배치된다.
상기 컬러 필터층(CFL)은 복수의 컬러 필터들(CF1, CF2, CF3), 차광 패턴(BM) 및 오버 코팅층(150)을 포함한다. 상기 컬러 필터층(CFL)은 오버 코팅층(150)을 생략할 수 있다.
상기 컬러 필터들(CF1, CF2, CF3)은 인접한 데이터 배선들 사이의 영역에 각각 배치된다. 예를 들면, 상기 제m 및 제m+1 데이터 배선들(DLm, DLm+1) 사이의 영역에 제1 컬러 필터(CF1)가 배치되고, 제2 컬러 필터(CF2)는 제m 및 제m-1 데이터 배선들 사이의 영역에 배치되고, 제3 컬러 필터(CF3)는 제m+1 및 제m+2 데이터 배선들 사이의 영역에 배치된다. 상기 제m 화소 영역(Pm)에는 상기 제1 컬러 필터(CF1)가 배치되고, 제m-1 화소 영역(Pm-1)에는 상기 제2 컬러 필터(CF2)가 배치되고, 제m+1 화소 영역(Pm+1)에는 상기 제3 컬러 필터(CF3)가 배치될 수 있다.
상기 차광 패턴(BM)은 상기 제1 및 제2 도전 패턴들이 배치된 영역에 배치될 수 있다. 예를 들면, 상기 차광 패턴(BM)은 상기 제n 게이트 배선(GLn), 상기 제n 스토리지 전극 배선(STLn), 상기 제m 데이터 배선(DLm), 상기 콘택 전극(CE) 및 상기 제m+1 데이터 배선(DLm+1)이 배치된 영역에 대응하여 배치된다.
상기 투명 전극층(TEL)은 복수의 화소 전극들 및 제1 배향층(170)을 포함한다. 제m 화소 전극(PEm)은 상기 제n 게이트 배선(GLn), 제m 데이터 배선(DLm) 및 제m+1 데이터 배선(DLm+1)에 대응하는 상기 제m 화소 영역(Pm)에 배치되고, 제m-1 화소 전극(PEm-1)은 상기 제n 게이트 배선(GLn), 제m-1 데이터 배선 및 제m 데이터 배선(DLm+1)에 대응하는 상기 제m-1 화소 영역(Pm-1)에 배치되고, 제m+1 화소 전극(PEm+1)은 상기 제n 게이트 배선(GLn), 제m+1 데이터 배선(DLm+1) 및 제m+2 데이터 배선에 대응하는 제m+1 화소 영역(Pm+1)에 배치될 수 있다.
상기 제1 배향층(170)은 상기 화소 전극들(PEm-1, PEm, PEm+1)이 배치된 상기 제1 기판(101) 위에 배치된다.
도 10a 내지 도 10d는 도 9에 도시된 표시 기판의 제조 방법을 설명하기 위한 단면도들이다.
도 9 및 도 10a를 참조하면, 상기 제1 기판(101) 위에 제1 도전층을 형성하고, 상기 제1 도전층을 패터닝하여 제1 도전 패턴을 형성한다. 상기 제1 도전 패턴은 제n 게이트 배선(GLn), 제n 스토리지 전극 배선(STLn) 및 플로팅 전극(FE)을 포함한다. 상기 제n 스토리지 전극 배선(STLn)은 상기 제1 방향으로 연장된 제n 스토리지 배선(SLn), 상기 제n 스토리지 배선(SLn)과 연결되고 상기 제1 방향과 교차하는 제2 방향으로 연장된 제m 스토리지 전극(STm), 및 상기 제n 스토리지 배선(SLn)과 연결되고 상기 게이트 전극(GE)과 인접한 제m 돌출 전극(Em)을 포함한다. 상기 제m 플로팅 전극(FEm)은 상기 제m 스토리지 전극(STm)과 이격되어 형성된다.
상기 제1 도전 패턴이 형성된 상기 제1 기판(101) 위에 상기 절연층(110)을 형성한다.
상기 절연층(110) 위에 채널층 및 제2 도전층을 순차적으로 형성한다. 상기 채널층은 반도체층 및 저항 접촉층을 포함할 수 있다. 상기 채널층 및 상기 제2 도전층을 동일한 마스크를 이용해 동시에 패터닝하여 제2 도전 패턴을 형성한다.
상기 제2 도전 패턴은 상기 제2 도전층과 상기 채널층으로 이루어진 이중층 구조를 가지며, 제m 데이터 배선(DLm), 콘택 전극(CE) 및 제m+1 데이터 배선(DLm+1)을 포함한다. 상기 제m 데이터 배선(DLm), 콘택 전극(CE) 및 제m+1 데이터 배선(DLm+1)은 상기 채널 패턴(CH)을 각각 포함한다. 상기 제m 데이터 배선(DLm)은 상기 제m 스토리지 전극(STm)과 이격되고 상기 제m 플로팅 전극(FEm)과 부분적으로 중첩되는 영역에 형성된다. 따라서, 상기 제m 데이터 배선(DLm)과 인접한 영역에서 누설되는 광은 상기 제m 플로팅 전극(FEm)에 의해 차단될 수 있다.
상기 보호층(130)은 상기 제2 도전 패턴이 형성된 상기 제1 기판(101) 위에 형성된다. 상기 보호층(130)은 유기 물질 또는 무기 물질 일 수 있다. 이에 이해 상기 제1 기판(101) 위에 상기 트랜지스터층(TRL)이 형성된다.
도 9 및 도 10b를 참조하면, 상기 보호층(130)이 형성된 제1 기판(101) 위에 컬러 포토레지스트층을 형성하고, 상기 컬러 포토레지스트층을 패터닝하여 컬러 필터를 형성한다.
예를 들면, 상기 제1 기판(101) 위에 제1 컬러 포토레지스트층을 형성하고 상기 제1 컬러 포토레지스트층을 패터닝하여 제1 컬러 필터(CF1)를 제1 영역에 형성한다. 상기 제1 컬러 필터가 형성된 제1 기판(101) 위에 제2 컬러 포토레지스트층을 형성하고 상기 제2 컬러 포토레지스트층을 패터닝하여 제2 컬러 필터(CF2)를 제2 영역에 형성한다. 상기 제1 및 제2 컬러 필터들(CF1, CF2)이 형성된 제1 기판(101) 위에 제3 컬러 포토레지스트층을 형성하고 상기 제3 컬러 포토레지스트층을 패터닝하여 제3 컬러 필터(CF3)를 제3 영역에 형성한다. 상기 제1 영역은 제m 및 제m+1 데이터 배선들에 의해 정의되는 영역이고, 상기 제2 영역은 제m-1 및 제m 데이터 배선들에 의해 정의되는 영역이고, 상기 제3 영역은 제m+1 및 제m+2 데이터 배선들에 의해 정의되는 영역일 수 있다.
결과적으로, 제m 화소 영역(Pm)에는 상기 제1 컬러 필터(CF1)가 형성되고, 제m-1 화소 영역(Pm-1)에는 상기 제2 컬러 필터(CF2)가 형성되고, 제m+1 화소 영 역(Pm+1)에는 상기 제3 컬러 필터(CF3)가 형성된다.
상기 컬러 필터들(CF1, CF2, CF3)이 형성된 제1 기판(101) 위에 차광층을 형성하고, 패터닝하여 차광 패턴(BM)을 형성한다. 상기 차광 패턴(BM)은 상기 제n 게이트 배선(GLn), 상기 제n 스토리지 전극 배선(STLn), 상기 제m 데이터 배선(DLm), 상기 콘택 전극(CE), 상기 제m+1 데이터 배선(DLm+1) 및 상기 트랜지스터(TR)가 형성된 영역 위에 형성된다. 상기 차광 패턴(BM)은 상기 제1 기판(101)의 전체 영역에 대해 매트릭스 형상을 가질 수 있다.
상기 콘택 전극(CE) 위의 상기 컬러 필터들(CF1, CF2, CF3) 및 상기 차광 패턴(150)은 상기 보호층(130)을 노출시키는 개구(H)가 형성된다.
도 9 및 도 10c를 참조하면, 상기 컬러 필터들(CF1, CF2, CF3) 및 상기 차광 패턴(150)이 형성된 제1 기판(101) 위에 오버 코팅층(150)을 형성한다. 상기 오버 코팅층(150)은 유기 물질 또는 무기 물질 일 수 있다. 상기 오버 코팅층(150) 역시, 상기 콘택 전극(CE) 위에 상기 보호층(130)을 노출시키는 개구(H)가 형성된다. 상기 컬러 필터층(CFL)이 형성된 제1 기판(101)을 식각 공정을 통해 상기 개구(H)를 통해 노출된 상기 보호층(130)을 식각하여 콘택홀(135)을 형성한다.
도 9 및 도 10d를 참조하면, 상기 콘택홀(135)이 형성된 제1 기판(101) 위에 투명 도전층을 형성하고, 상기 투명 도전층을 패터닝하여 복수의 화소 전극들(PEm-1, PEm, PEm+1)을 형성한다. 예를 들면, 제m 화소 전극(PEm)은 상기 제m 화소 영역(Pm)에 상기 제m 스토리지 전극(STm)과 중첩되도록 형성된다. 상기 제m 화소 전극(PEm)은 상기 콘택홀(135)을 통해 상기 콘택 전극(CE)과 접촉되고, 상기 트랜지 스터(TR)의 드레인 전극(DE)과 전기적으로 연결된다.
이상에서 설명한 바와 같이, 데이터 배선의 일측은 공통전압이 인가되는 스토리지 전극과 이격시키고 데이터 배선의 타측은 자기 화소 영역에 배치된 플로팅 전극과 부분적으로 중첩시킴으로써 컬러 쉬프트 현상을 개선하고, 시야각에 따른 누설 광을 효과적으로 차단할 수 있다.
이상에서는 실시예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 평면도이다.
도 2는 도 1의 I-I'선을 따라 절단한 표시 장치의 단면도이다.
도 3a 및 도 3b는 도 2에 도시된 표시 기판의 제1 도전 패턴을 형성하는 방법을 설명하기 위한 평면도 및 단면도이다.
도 4a 및 도 4b는 도 2에 도시된 표시 기판의 제2 도전 패턴을 형성하는 방법을 설명하기 위한 평면도 및 단면도이다.
도 5a 및 도 5b는 도 2에 도시된 표시 기판의 컬러 필터층을 형성하는 방법을 설명하기 위한 단면도들이다.
도 6a 및 도 6b는 도 2에 도시된 표시 기판의 콘택홀을 형성하는 방법을 설명하기 위한 평면도 및 단면도이다.
도 7a 및 도 7b는 도 2에 도시된 표시 기판의 투명 전극층을 형성하는 방법을 설명하기 위한 평면도 및 단면도이다.
도 8a 및 도 8b는 도 2에 도시된 표시 장치에 의해 컬러 쉬프트 현상 및 빛샘 현상이 방지되는 원리를 설명하기 위한 개념도들이다.
도 9는 본 발명의 다른 실시예에 따른 표시 장치의 단면도이다.
도 10a 내지 도 10d는 도 9에 도시된 표시 기판의 제조 방법을 설명하기 위한 단면도들이다.
<도면의 주요부분에 대한 부호의 설명>
100 : 표시 기판 200 : 대향 기판
300 : 액정층 STLn : 제n 스토리지 전극 배선
STn : 제n 스토리지 배선 STm : 제m 스토리지 전극
Em : 제m 돌출 전극 BM : 차광 패턴
CF1, CF2, CF3 : 컬러 필터들 TRL : 트랜지스터층
CFL : 컬러 필터층 TEL : 투명 전극층
150 : 오버 코팅층 170 : 제1 배향층

Claims (20)

  1. 기판 위의 화소 영역에 배치된 화소 전극;
    상기 화소 전극의 제1 단 측에 배치되고 상기 화소 전극과 전기적으로 연결된 제m 데이터 배선(m은 자연수);
    상기 제m 데이터 배선과 부분적으로 중첩되어 상기 화소 영역에 배치된 플로팅 전극;
    상기 화소 전극의 제1 단과 마주하는 제2 단 측에 배치된 제m+1 데이터 배선; 및
    상기 제m+1 데이터 배선과 이격되어 상기 화소 영역에 배치된 스토리지 전극을 포함하는 표시 기판.
  2. 제1항에 있어서, 상기 플로팅 전극은 전기적으로 플로팅 되고, 상기 스토리지 전극은 전압이 인가되는 것을 특징으로 하는 표시 기판.
  3. 제1항에 있어서, 상기 제m 및 제m+1 데이터 배선들과 교차하는 제n 게이트 배선;
    상기 스토리지 전극과 전기적으로 연결되고, 상기 제n 게이트 배선과 평행하게 배치된 스토리지 배선; 및
    상기 제m 데이터 배선과 상기 제n 게이트 배선에 전기적으로 연결된 트랜지 스터를 더 포함하는 표시 기판.
  4. 제3항에 있어서, 상기 기판 상에 배치되어 상기 트랜지스터를 덮는 컬러 필터층을 더 포함하는 표시 기판.
  5. 제4항에 있어서, 상기 컬러 필터층은
    상기 기판 상에 배치된 상기 제m 및 제m+1 데이터 배선들을 덮는 차광 패턴; 및
    상기 화소 전극과 상기 기판 사이의 상기 화소 영역에 배치된 컬러 필터를 포함하는 것을 특징으로 하는 표시 기판.
  6. 제5항에 있어서, 상기 기판 상에 배치되어 상기 차광 패턴과 상기 컬러 필터를 덮는 오버 코팅층을 더 포함하고,
    상기 오버 코팅층은 상기 컬러 필터와 상기 화소 전극 사이에 배치되는 것을 특징으로 하는 표시 기판.
  7. 제3항에 있어서, 상기 화소 전극과 상기 트랜지스터를 전기적으로 연결하는 콘택 전극; 및
    상기 스토리지 배선과 전기적으로 연결되고 상기 콘택 전극과 중첩되는 돌출 전극을 더 포함하는 표시 기판.
  8. 기판 위의 화소 영역에 플로팅 전극, 상기 플로팅 전극과 마주하는 스토리지 전극을 포함하는 제1 도전 패턴을 형성하는 단계;
    상기 제1 도전 패턴이 형성된 상기 기판 위에 상기 플로팅 전극과 부분적으로 중첩되는 제m 데이터 배선, 상기 스토리지 전극과 이격된 제m+1 데이터 배선을 포함하는 제2 도전 패턴을 형성하는 단계; 및
    상기 제2 도전 패턴이 형성된 상기 기판 위의 상기 화소 영역에 상기 제1 데이터 배선과 전기적으로 연결된 화소 전극을 형성하는 단계를 포함하는 표시 기판의 제조 방법.
  9. 제8항에 있어서, 상기 제1 도전 패턴을 형성하는 단계는
    상기 제m 및 제m+1 데이터 배선들과 교차하는 제n 게이트 배선, 및 상기 스토리지 전극과 전기적으로 연결되고 상기 제n 게이트 배선과 평행한 스토리지 배선을 형성하는 단계를 포함하는 것을 특징으로 하는 표시 기판의 제조 방법.
  10. 제8항에 있어서, 상기 제n 게이트 배선과 상기 제m 데이터 배선과 전기적으로 연결된 트랜지스터를 형성하는 단계를 더 포함하는 것을 특징으로 하는 표시 기판의 제조 방법.
  11. 제10항에 있어서, 상기 화소 전극과 상기 트랜지스터를 전기적으로 연결하는 콘택 전극 및 상기 스토리지 배선과 전기적으로 연결되고 상기 콘택 전극과 중첩되는 돌출 전극을 더 형성하는 단계를 더 포함하는 표시 기판의 제조 방법.
  12. 제10항에 있어서, 상기 트랜지스터가 형성된 상기 기판 위에 컬러 필터층을 형성하는 단계를 더 포함하는 표시 기판의 제조 방법.
  13. 제12항에 있어서, 상기 컬러 필터층을 형성하는 단계는
    상기 트랜지스터가 형성된 상기 기판 위에 상기 제m 및 제m+1 데이터 배선을 덮도록 차광 패턴을 형성하는 단계; 및
    상기 기판 상의 상기 화소 영역에 컬러 필터를 형성하는 단계를 포함하는 것을 특징으로 하는 표시 기판의 제조 방법.
  14. 제13항에 있어서, 상기 차광 패턴과 상기 컬러 필터가 형성된 상기 기판 상에 오버 코팅층을 형성하는 단계를 더 포함하는 표시 기판의 제조 방법.
  15. 기판 위의 화소 영역에 배치된 화소 전극과, 상기 화소 전극의 제1 단 측에 배치되고 상기 화소 전극과 전기적으로 연결된 제m 데이터 배선(m은 자연수)과, 상기 제m 데이터 배선과 부분적으로 중첩되어 상기 화소 영역에 배치되고 전기적으로 플로팅 된 플로팅 전극, 상기 화소 전극의 제1 단과 마주하는 제2 단 측에 배치된 제m+1 데이터 배선, 및 상기 제m+1 데이터 배선과 이격되어 상기 화소 영역에 배치 되고 전압이 인가되는 스토리지 전극을 포함하는 표시 기판; 및
    상기 표시 기판과 대향하고 공통 전극을 포함하는 대향 기판을 포함하는 표시 장치.
  16. 제15항에 있어서, 상기 표시 기판은
    상기 제m 및 제m+1 데이터 배선들과 교차하는 제n 게이트 배선;
    상기 스토리지 전극과 전기적으로 연결되고, 상기 제n 게이트 배선과 평행하게 배치된 스토리지 배선; 및
    상기 제m 데이터 배선과 상기 제n 게이트 배선에 전기적으로 연결된 트랜지스터를 더 포함하는 표시 장치.
  17. 제16항에 있어서, 상기 기판 상에 배치되어 상기 트랜지스터를 덮는 컬러 필터층을 더 포함하는 표시 장치.
  18. 제17항에 있어서, 상기 컬러 필터층은
    상기 기판 상에 배치된 상기 제m 및 제m+1 데이터 배선들을 덮는 차광 패턴; 및
    상기 화소 전극과 상기 기판 사이의 상기 화소 영역에 배치된 컬러 필터를 포함하는 것을 특징으로 하는 표시 장치.
  19. 제18항에 있어서, 상기 기판 상에 배치되어 상기 차광 패턴과 상기 컬러 필터를 덮는 오버 코팅층을 더 포함하고, 상기 오버 코팅층은 상기 컬러 필터와 상기 화소 전극 사이에 배치되는 것을 특징으로 하는 표시 장치.
  20. 제16항에 있어서, 상기 표시 기판은
    상기 화소 전극과 상기 트랜지스터를 서로 전기적으로 연결하는 콘택 전극; 및
    상기 스토리지 배선과 전기적으로 연결되고 상기 콘택 전극과 중첩되는 돌출 전극을 더 포함하는 표시 장치.
KR1020090100164A 2009-10-21 2009-10-21 표시 기판, 이의 제조 방법 및 이를 포함하는 표시 장치 KR20110043166A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020090100164A KR20110043166A (ko) 2009-10-21 2009-10-21 표시 기판, 이의 제조 방법 및 이를 포함하는 표시 장치
US12/893,423 US8698158B2 (en) 2009-10-21 2010-09-29 Display substrate, method of manufacturing the same, and display apparatus having the same
CN201010514704.2A CN102073181B (zh) 2009-10-21 2010-10-21 显示基板、其制造方法以及具有该显示基板的显示设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090100164A KR20110043166A (ko) 2009-10-21 2009-10-21 표시 기판, 이의 제조 방법 및 이를 포함하는 표시 장치

Publications (1)

Publication Number Publication Date
KR20110043166A true KR20110043166A (ko) 2011-04-27

Family

ID=43878618

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090100164A KR20110043166A (ko) 2009-10-21 2009-10-21 표시 기판, 이의 제조 방법 및 이를 포함하는 표시 장치

Country Status (3)

Country Link
US (1) US8698158B2 (ko)
KR (1) KR20110043166A (ko)
CN (1) CN102073181B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11619850B2 (en) 2020-05-26 2023-04-04 Samsung Display Co., Ltd. Display device

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014054569A1 (ja) * 2012-10-03 2014-04-10 シャープ株式会社 半導体装置及び表示装置
KR20140044453A (ko) * 2012-10-05 2014-04-15 삼성디스플레이 주식회사 표시 기판 및 이를 포함하는 액정 표시 패널
KR102164311B1 (ko) 2013-12-06 2020-10-13 삼성디스플레이 주식회사 액정 표시 장치
KR102123979B1 (ko) * 2013-12-09 2020-06-17 엘지디스플레이 주식회사 리페어 구조를 갖는 유기발광표시장치
KR20160106798A (ko) * 2015-03-02 2016-09-13 삼성디스플레이 주식회사 표시 장치
CN105116655B (zh) * 2015-09-22 2017-04-12 深圳市华星光电技术有限公司 液晶显示面板、阵列基板及其制造方法
KR102596074B1 (ko) * 2016-07-18 2023-11-01 삼성디스플레이 주식회사 표시 기판 및 이의 제조 방법
CN107037641B (zh) * 2017-05-12 2020-04-24 京东方科技集团股份有限公司 阵列基板、显示面板和显示装置
KR102509111B1 (ko) * 2018-05-17 2023-03-13 삼성디스플레이 주식회사 표시 장치

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3401589B2 (ja) * 1998-10-21 2003-04-28 株式会社アドバンスト・ディスプレイ Ｔｆｔアレイ基板および液晶表示装置
CN100383647C (zh) * 2004-01-13 2008-04-23 鸿富锦精密工业（深圳）有限公司 平面内切换型液晶显示装置及其采用的存储电容
KR100614332B1 (ko) * 2004-03-30 2006-08-18 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조방법
JP4858820B2 (ja) * 2006-03-20 2012-01-18 日本電気株式会社 アクティブマトリクス基板及び液晶表示装置並びにその製造方法
KR20080007813A (ko) * 2006-07-18 2008-01-23 삼성전자주식회사 박막 트랜지스터 어레이 기판
US8400599B2 (en) * 2006-08-16 2013-03-19 Samsung Display Co., Ltd. Liquid crystal display panel having a light blocking electrode
KR20080015696A (ko) * 2006-08-16 2008-02-20 삼성전자주식회사 액정 표시 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11619850B2 (en) 2020-05-26 2023-04-04 Samsung Display Co., Ltd. Display device

Also Published As

Publication number Publication date
CN102073181A (zh) 2011-05-25
US20110089424A1 (en) 2011-04-21
US8698158B2 (en) 2014-04-15
CN102073181B (zh) 2016-06-01

Similar Documents

Publication Publication Date Title
KR20110043166A (ko) 표시 기판, 이의 제조 방법 및 이를 포함하는 표시 장치
US7956945B2 (en) Array substrate for liquid crystal display device
US8071406B2 (en) Array substrate and method of manufacturing the same
JP5392670B2 (ja) 液晶表示装置及びその製造方法
US8493540B2 (en) Display panel and method of manufacturing the same
US8502932B2 (en) Liquid crystal display device and manufacturing and repairing methods thereof
KR20110086937A (ko) 표시 기판 및 이의 제조 방법
EP3279721B1 (en) Array substrate and manufacturing method therefor, and display device
JP2011186279A (ja) 液晶表示パネル
KR20100062284A (ko) 표시기판, 이의 제조방법 및 이를 갖는 표시패널
JP2015108765A (ja) 表示装置
JP2009175568A (ja) 液晶表示装置
KR20140053667A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20090082539A (ko) 표시 기판, 이의 제조 방법 및 이를 구비한 액정표시패널
KR20090117314A (ko) 표시 기판 및 이의 제조 방법
KR100951840B1 (ko) 액정표시장치
KR20130063404A (ko) 박막 트랜지스터 액정표시장치 및 이의 제조방법
KR20080003075A (ko) 액정표시장치 및 그 제조방법
KR101172048B1 (ko) 액정 표시패널 및 그 제조방법
JP2009169162A (ja) 液晶表示装置
KR20110051785A (ko) 액정표시장치 및 그 제조방법
KR20120076174A (ko) 컬럼 스페이서를 갖는 액정표시장치 및 이의 제조방법
KR20130010704A (ko) 게이트 인 패널 구조 액정표시장치용 어레이 기판
KR101374940B1 (ko) 액정표시장치
KR101255699B1 (ko) 프린지 필드 스위칭 모드의 액정 표시 장치

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20091021

PG1501 Laying open of application
N231 Notification of change of applicant
PN2301 Change of applicant

Patent event date: 20120913

Comment text: Notification of Change of Applicant

Patent event code: PN23011R01D

A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20140827

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20091021

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20150918

Patent event code: PE09021S01D

AMND Amendment
E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20160331

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20150918

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

AMND Amendment
PX0901 Re-examination

Patent event code: PX09011S01I

Patent event date: 20160331

Comment text: Decision to Refuse Application

Patent event code: PX09012R01I

Patent event date: 20151111

Comment text: Amendment to Specification, etc.

PX0601 Decision of rejection after re-examination

Comment text: Decision to Refuse Application

Patent event code: PX06014S01D

Patent event date: 20160531

Comment text: Amendment to Specification, etc.

Patent event code: PX06012R01I

Patent event date: 20160502

Comment text: Decision to Refuse Application

Patent event code: PX06011S01I

Patent event date: 20160331

Comment text: Amendment to Specification, etc.

Patent event code: PX06012R01I

Patent event date: 20151111

Comment text: Notification of reason for refusal

Patent event code: PX06013S01I

Patent event date: 20150918