[go: up one dir, main page]

KR20100093493A - 반도체 배열체 - Google Patents

반도체 배열체 Download PDF

Info

Publication number
KR20100093493A
KR20100093493A KR1020100013316A KR20100013316A KR20100093493A KR 20100093493 A KR20100093493 A KR 20100093493A KR 1020100013316 A KR1020100013316 A KR 1020100013316A KR 20100013316 A KR20100013316 A KR 20100013316A KR 20100093493 A KR20100093493 A KR 20100093493A
Authority
KR
South Korea
Prior art keywords
semiconductor
underfill
preceramic polymer
ceramic material
semiconductor array
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1020100013316A
Other languages
English (en)
Other versions
KR101630879B1 (ko
Inventor
고블 크리스티안
브람 하이코
헬르만 울리크
페이 토비아스
Original Assignee
세미크론 엘렉트로니크 지엠비에치 앤드 코. 케이지
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세미크론 엘렉트로니크 지엠비에치 앤드 코. 케이지 filed Critical 세미크론 엘렉트로니크 지엠비에치 앤드 코. 케이지
Publication of KR20100093493A publication Critical patent/KR20100093493A/ko
Application granted granted Critical
Publication of KR101630879B1 publication Critical patent/KR101630879B1/ko
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73263—Layer and strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Compositions Of Macromolecular Compounds (AREA)

Abstract

본 발명은 반도체 배열체, 특히 전력용 반도체 배열체에 관한 것으로, 콘택부가 구비된 상면이 있는 반도체가 막조립체로 형성한 전기적 연결소자에 연결되어 있으며 언더필이 상기 연결소자와 상기 반도체 상면 사이에 구비된다. 언더필의 내구성을 개선하기 위해, 상기 언더필은 프리세라믹 고분자로 형성한 매트릭스를 포함하는 것이 제안된다.

Description

반도체 배열체 {Semiconductor arrangement}
본 발명은 청구항 1의 전제부에 따른 반도체 배열체, 특히 전력용 반도체 배열체에 관한 것이다.
반도체 배열체는 미국특허 제 6,624,216호에 공지되어 있다. 공지된 반도체 배열체의 경우, 콘택부가 구비된 반도체 상면과, 막조립체로 형성한 전기적 연결소자 사이에 언더필이 형성되어 있으며, 이 언더필은 에폭시 수지로 형성된다. 특히, 전력용 반도체 배열체의 경우 작동 동안 비교적 고온의 열이 발생한다.
언더필에 사용된 공지된 에폭시 수지는 통상 -40℃의 동결상태로 저장되어야 한다. 실제로, 이 재료는 3회 이하의 횟수로 해동할 수 있다. 그렇지 않으면 에폭시 수지 특성이 변하며, 특히 그 수명이 단축된다. 가공시 에폭시 수지는 먼저 해동해야 하는 단점이 있으며, 이는 시간이 걸린다. 또한, 언더필 재료로서 사용된 에폭시 수지는 단지 170℃ 이하의 연속 작동에서 열안정성을 갖는다는 문제가 있다. 또한 공지된 재료는 200℃ 미만의 유리형성온도 (TG)를 갖는다. 이 유리형성온도 (TG)를 초과하면 그 선팽창율이 갑자기 변한다. 이는 언더필 제조의 하류공정들, 예를 들면, 리플로우 솔더링을 수행하는 동안 문제점들을 초래할 수 있다. 마지막으로, 공지된 재료의 열전도도는 현저히 높지 않으며, 대략 0. 25 내지 0.5 W/mk 정도이다. 따라서, 작동 동안 비교적 많은 양의 열을 방출하는 전력용 반도체 배열체를 제조하는데 상기 수지는 적당하지 않거나, 제한된 범위에만 적당할 수 있다.
본 발명의 목적은 종래 기술에 따른 문제점들을 해소하는 것이다. 특히, 전기적 연결소자와 결합하고 내구성이 개선된 반도체 배열체를 제공하는 것이다.
상기 목적은 청구항 1의 특징부에 의해 달성된다. 본 발명의 적절한 구성들은 청구항 2 내지 8의 특징부에서 나온다.
본 발명에서 언더필은 프리세라믹 고분자로 형성한 매트릭스를 포함한다. 이 언더필은 절연성이며 열안정성이 우수하다. 그리고, 반도체와 전기적 연결소자간 연결 내구성이 우수하도록 선팽창율을 고려하여 세팅될 수 있다. 더욱이, 프리세라믹 고분자는 상온에서 저장될 수 있다. 이 경우, 상온에서 그 수명은 수개월 정도이다.
본 발명에서, 용어 '콘택부'는 특히, 반도체 상면에 구비되며 절연수단에 의해 서로 분리된 콘택영역을 의미하는 것으로 이해된다. 이러한 콘택영역은 평면형, 볼록형 또는 오목형으로 구성될 수 있다. 용어 '막조립체'는 적어도 하나의 금속막층과 적어도 하나의 절연막층으로 이루어진 유연한 적층판을 의미하는 것으로 이해된다. 적어도 하나의 절연막층에는 관통홀이 형성되어 있어, 관통홀을 통해 금속막층과 접할 수 있다. 이와 관련한 예로, 막조립체를 개시하고 있는 DE 103 55 925 A1를 참조한다. 상기 문헌에 개시된 내용은 막조립체에 관한 기술을 참조하여 본문에 포함된다.
용어 '프리세라믹 고분자'는 온도가 증가함에 따라 겔같은 상태에서 열경화상태로 변화하는 고분자를 의미하는 것으로 이해된다. 열경화상태에서, 연속 사용하는 프리세라믹 고분자는 최대 300℃의 열안정성을 갖는다. 온도가 더욱 증가하는 경우, 세라믹 재료는 프리세라믹 고분자로 제조될 수 있다. 프리세라믹 고분자 예로는 폴리실란, 폴리카보실란 및 폴리오르가노실라잔이 있다.
유리한 일구성에 따르면, 프리세라믹 고분자는 충전제에 의해 최대 80 부피%, 바람직하게는 50 부피%의 충전도로 충전된다. 따라서, 특히 프리세라믹 고분자의 흐름 특성이 세팅될 수 있다.
충전제는, 세라믹 재료로 형성되고 평균 입도가 0.5 내지 500 ㎛인 분말일 수 있다. 세라믹 재료는 실질적으로 비활성이다. 이 성분을 첨가해도 부차적인 화학반응은 일어나지 않는다. 평균 입도가 상기 범위이면, 프리세라믹 고분자는 종래의 도포수단, 예를 들면, 침상 디스펜서, 제트 등을 사용하여 도포될 수 있다.
상온에서 세라믹 재료의 열전도도(λ)는 10 W/mk, 바람직하게는 20 W/mk보다 큰 범위일 수 있다. 충전도에 따라, 세라믹 재료로 충전된 프리세라믹 고분자의 열전도도를 2 W/mk 보다 큰 값으로 증가시키는 것이 가능하다. 이 재료는 특히, 작동 동안 비교적 많은 양의 열을 방출하는 전력용 반도체 배열체를 제조하는데 적당할 수 있다.
세라믹 재료는 BN, SiC, Si3N4, AlN, 스테타이트 (steatite), 및 코디어라이트 (cordierite)로 이루어지는 군에서 선택될 수 있다. 세라믹 재료는 열전도도가 높은 특징이 있다.
프리세라믹 고분자는 겔같은 형태 또는 열경화형태에 있을 수 있다. 각 경우에서 원하는 형태는 프리세라믹 고분자의 가교도에 의해 결정된다. 가교도는 열에너지를 공급하여 세팅될 수 있다. 따라서, 프리세라믹 고분자의 경도 및 강성은 각 요구조건에 적합해질 수 있다. 상기 두 형태에서 프리세라믹 고분자는 금속, 특히 알루미늄이나 구리에 대한 접착성이 높아서, 전기적 연결소자와 반도체간 결합이 더욱 단단해진다.
프리세라믹 고분자는 폴리실록산, 폴리실라잔, 및 폴리카보실란으로 이루어지는 군에서 선택되는 것이 적절하다고 판명되었다. 이 물질에 의해, 특히 수명이 연장되고 저장안정성이 단순해지는 것이 가능하다. 상온에서 저장하는 경우 그 수명은 6 내지 9개월일 수 있다. 점도는 충전제 종류, 그 평균 입도 및 충전도에 의해 각 요구조건에 적합해질 수 있다.
또 다른 구성에 따르면, 반도체 상면의 반대쪽에 위치한 반도체 하면이 기판에 연결될 수 있다. 반도체, 특히 전력용 반도체는 스크류와 같은 장착수단에 의해 고정된 기판 등에 접합될 수 있다.
도 1은 반도체 배열체의 개략 단면도이다; 및
도 2는 도 1의 'A' 부분의 상세도이다.
이하, 본 발명의 실시예는 첨부한 도면을 참조하여 상세히 기술한다.
도면에 도시한 반도체 배열체의 경우, 기판(1)상에 제1전력용 반도체(2)가 고정배치되며 이들 사이에 제1방열판(3)이 위치되고, 또한 기판(1)상에 제2전력용 반도체(4)가 고정배치되며 이들 사이에 제2방열판(5)이 위치된다. 예를 들면, 제1전력용 반도체(2)는 전력용 다이오드이고 제2전력용 반도체(4)는 전력용 트랜지스터일 수 있다.
참조기호 6은 막조립체로 형성한 전기적 연결소자를 나타낸다. 막조립체는 절연막(8)에 의해 제2금속막(9)과 적층된 제1금속막(7)을 포함한다. 제1금속막(7)은 제1전력용 반도체(2)와 제2전력용 반도체(4)의 상면에 구비된 콘택부(10)에 도전적으로 연결된다. 상기 콘택부(10)는 콘택영역일 수 있다.
참조기호 11은 제3반도체, 특히 동력전도부를 나타내며, 이는 가는 도선 형태로 구체화된 콘택부(10)에 의해 제2금속막(9)에 도전적으로 연결된다.
제4전력용 반도체(12)는 제2금속막(9)과 콘택영역(13)간 결합연결부로 이루어진 콘택부(10)를 포함하며, 상기 콘택영역(13)은 상기 제4전력용 반도체(12)의 상면에 구비된다.
물론, 전력용 반도체는, 방열판 또는 다른 부품이 있거나 없는 다른 반도체로 교체될 수 있다.
도 2에 도시한 바와 같이, 연결소자(6)에 대향하는 상면이 있는 전력용 반도체(2, 4, 11, 12) 사이의 부피(V1, V2, V3, V4, V5, V6)는 언더필(14)로 충전된다. 이 경우, 언더필(14)은, 평균 입도가 1 내지 5 ㎛인 SiC분말에 의해 20 내지 35%의 충전도로 충전된 프리세라믹 고분자 바람직하게는 폴리실록산으로 형성된다. 이 때, 언더필(14)은 열경화상태에 있다. 따라서 최대 300℃의 작동 온도범위에서도 상기 언더필은 그 특성이 거의 변화가 없는 이점이 있다. 또한, 언더필(14)은 전력용 반도체(2, 4, 11, 12)에 의해 발생된 열을 막조립체(6)의 금속막(7, 9)으로 효율적으로 방출시켜 제거할 수 있다.
1: 기판
2: 제1전력용 반도체
3: 제1방열판
4: 제2전력용 반도체
5: 제2방열판
6: 연결소자
7: 제1금속막
8: 절연막
9: 제2금속막
10: 콘택부
11: 제3전력용 반도체
12: 제4전력용 반도체
13: 콘택영역
14: 언더필
V1 ~ V6: 부피

Claims (8)

  1. 반도체 배열체 특히 전력용 반도체 배열체에 있어서, 콘택부(10)를 구비한 상면이 있는 반도체(2, 4, 11, 12)가 막조립체(7, 8, 9)로 형성한 전기적 연결소자(6)에 연결되어 있으며, 언더필(14)이 상기 연결소자(6) 및 상기 반도체(2, 4, 11, 12)의 상면 사이에 구비되며, 이 언더필(14)은 프리세라믹 고분자로 형성한 매트릭스를 포함하는 것을 특징으로 하는 반도체 배열체.
  2. 제 1 항에 있어서, 상기 프리세라믹 고분자는 충전제에 의해 최대 80 부피%, 바람직하게는 최대 50 부피%의 충전도로 충전되는 것을 특징으로 하는 반도체 배열체.
  3. 제 1 항 또는 제 2 항에 있어서, 상기 충전제는, 세라믹 재료로 형성되고 평균입도가 0.5 내지 500 ㎛인 분말인 것을 특징으로 하는 반도체 배열체.
  4. 제 1 항 내지 제 3 항 중의 어느 한 항에 있어서, 상온에서 상기 세라믹 재료의 열전도도(λ)는 10 W/mk, 바람직하게는 20 W/mk 보다 큰 것을 특징으로 하는 반도체 배열체.
  5. 제 1 항 내지 제 4 항 중의 어느 한 항에 있어서, 상기 세라믹 재료는 BN, SiC, Si3N4, AlN, 스테아타이트 및 코디어라이트로 이루어지는 군에서 선택되는 것을 특징으로 하는 반도체 배열체.
  6. 제 1 항 내지 제 5 항 중의 어느 한 항에 있어서, 상기 프리세라믹 고분자는 겔같은 형태 또는 열경화형태에 있는 것을 특징으로 하는 반도체 배열체.
  7. 제 1 항 내지 제 6 항 중의 어느 한 항에 있어서, 상기 프리세라믹 고분자는 폴리실록산, 폴리실라잔 및 폴리카보실란으로 이루어지는 군에서 선택되는 것을 특징으로 하는 반도체 배열체.
  8. 제 1 항 내지 제 7 항 중의 어느 한 항에 있어서, 상기 반도체 상면의 반대쪽에 위치한 반도체(2, 4, 11, 12) 하면이 기판(1)에 연결되는 것을 특징으로 하는 반도체 배열체.
KR1020100013316A 2009-02-16 2010-02-12 반도체 배열체 Expired - Fee Related KR101630879B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102009000888A DE102009000888B4 (de) 2009-02-16 2009-02-16 Halbleiteranordnung
DE102009000888.8 2009-02-16

Publications (2)

Publication Number Publication Date
KR20100093493A true KR20100093493A (ko) 2010-08-25
KR101630879B1 KR101630879B1 (ko) 2016-06-15

Family

ID=42181148

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100013316A Expired - Fee Related KR101630879B1 (ko) 2009-02-16 2010-02-12 반도체 배열체

Country Status (6)

Country Link
US (1) US8564126B2 (ko)
EP (1) EP2219213B1 (ko)
JP (1) JP5674321B2 (ko)
KR (1) KR101630879B1 (ko)
CN (1) CN101807565B (ko)
DE (1) DE102009000888B4 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102012222012B4 (de) * 2012-11-30 2017-04-06 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitereinrichtung und ein Verfahren zur Herstellung einer Leistungshalbleitereinrichtung
DE102013108185B4 (de) 2013-07-31 2021-09-23 Semikron Elektronik Gmbh & Co. Kg Verfahren zur Herstellung einer leistungselektronischen Schalteinrichtung und leistungselektronische Schalteinrichtung
DE102015116165A1 (de) 2015-09-24 2017-03-30 Semikron Elektronik Gmbh & Co. Kg Verfahren zur Herstellung einer leistungselektronischen Schalteinrichtung und leistungselektronische Schalteinrichtung
DE102022111579A1 (de) 2022-05-10 2023-11-16 Semikron Elektronik Gmbh & Co. Kg Verfahren zur Herstellung einer leistungselektronischen Schalteinrichtung und leistungselektronische Schalteinrichtung

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070095780A (ko) * 2006-03-22 2007-10-01 세미크론 엘렉트로니크 지엠비에치 앤드 코. 케이지 접속 장치를 갖는 소형 전력 반도체 모듈
WO2008133211A1 (ja) * 2007-04-20 2008-11-06 Denki Kagaku Kogyo Kabushiki Kaisha 熱伝導性コンパウンドおよびその製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5654246A (en) * 1985-02-04 1997-08-05 Lanxide Technology Company, Lp Methods of making composite ceramic articles having embedded filler
EP0586149A1 (en) 1992-08-31 1994-03-09 Dow Corning Corporation Hermetic protection for integrated circuits, based on a ceramic layer
US5436083A (en) * 1994-04-01 1995-07-25 Dow Corning Corporation Protective electronic coatings using filled polysilazanes
DE69606942T2 (de) * 1995-09-25 2000-10-05 Dow Corning Corp., Midland Verwendung von präkeramischen Polymeren als Klebstoffe für Elektronik
US6319740B1 (en) * 1995-10-27 2001-11-20 Honeywell International Inc. Multilayer protective coating for integrated circuits and multichip modules and method of applying same
US5780163A (en) 1996-06-05 1998-07-14 Dow Corning Corporation Multilayer coating for microelectronic devices
US6624216B2 (en) 2002-01-31 2003-09-23 National Starch And Chemical Investment Holding Corporation No-flow underfill encapsulant
US6940173B2 (en) 2003-01-29 2005-09-06 International Business Machines Corporation Interconnect structures incorporating low-k dielectric barrier films
DE10340438B4 (de) * 2003-09-02 2005-08-04 Epcos Ag Sendemodul mit verbesserter Wärmeabführung
DE10355925B4 (de) * 2003-11-29 2006-07-06 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul und Verfahren seiner Herstellung
US20060062985A1 (en) * 2004-04-26 2006-03-23 Karandikar Prashant G Nanotube-containing composite bodies, and methods for making same
DE102007006706B4 (de) 2007-02-10 2011-05-26 Semikron Elektronik Gmbh & Co. Kg Schaltungsanordnung mit Verbindungseinrichtung sowie Herstellungsverfahren hierzu
US8637627B2 (en) * 2007-12-06 2014-01-28 Rohm And Haas Company Phenoxyphenyl polysiloxane composition and method for making and using same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070095780A (ko) * 2006-03-22 2007-10-01 세미크론 엘렉트로니크 지엠비에치 앤드 코. 케이지 접속 장치를 갖는 소형 전력 반도체 모듈
WO2008133211A1 (ja) * 2007-04-20 2008-11-06 Denki Kagaku Kogyo Kabushiki Kaisha 熱伝導性コンパウンドおよびその製造方法

Also Published As

Publication number Publication date
JP2010199578A (ja) 2010-09-09
DE102009000888B4 (de) 2011-03-24
US20100264537A1 (en) 2010-10-21
EP2219213A2 (de) 2010-08-18
US8564126B2 (en) 2013-10-22
CN101807565B (zh) 2015-05-13
EP2219213B1 (de) 2012-07-25
EP2219213A3 (de) 2010-11-03
CN101807565A (zh) 2010-08-18
JP5674321B2 (ja) 2015-02-25
DE102009000888A1 (de) 2010-08-26
KR101630879B1 (ko) 2016-06-15

Similar Documents

Publication Publication Date Title
KR101472234B1 (ko) 압접 구조용 세라믹 히트 싱크재, 그를 이용한 반도체 모듈 및 반도체 모듈의 제조 방법
JP6127837B2 (ja) 半導体装置
US8897015B2 (en) Base plate
KR102771589B1 (ko) 열전도성 복합체 및 그 제조 방법
KR20190046828A (ko) 전기 회로 장치의 방열 구조
US9738056B2 (en) Systems of bonded substrates and methods for bonding substrates
CN111684016B (zh) 热接触和填充材料，以及具有热接触和填充材料的蓄电池组件
JP4261713B2 (ja) 熱伝導基板とその製造方法
US20230227708A1 (en) Silicone composition and a thermally conductive silicone cured product having high thermal conductivity
KR20100093493A (ko) 반도체 배열체
JP4035948B2 (ja) 熱電素子モジュール及びその製法
KR102443974B1 (ko) 열전도성 시트
US20110044004A1 (en) Heat transfer apparatus having a thermal interface material
CN111615746A (zh) 电力电子模块及制造电力电子模块的方法
JP2011199110A (ja) パワー半導体装置及びその製造方法
US11309230B1 (en) Power electronic modules including one or more layers including a polymer produced via a frontal ring-opening polymerization process
CN215512709U (zh) 一种定向高导热石墨基热界面复合材料结构
KR102527268B1 (ko) 열전소자
KR20100093491A (ko) 적어도 하나의 부품을 장착하기 위한 기판 및 그 제조방법
Nishimura et al. High heat dissipation and high heat durability technologies for transfer-molded power modules with insulating sheets
JP2005350639A (ja) 熱伝導性電気絶縁部材、半導体パッケージおよび該熱伝導性電気絶縁部材の製造方法
JP2010267794A (ja) パワーモジュール
CN113921484A (zh) 包括具有改进的处理特性的热界面材料的半导体器件封装
US20250062170A1 (en) Power semiconductor module arrangement and method for producing the same
CN114097075A (zh) 陶瓷基板、电路基板及其制造方法、以及功率模块

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20100212

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20150114

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20100212

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20151007

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20160601

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20160609

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20160609

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20190516

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20190516

Start annual number: 4

End annual number: 4

PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20210320