[go: up one dir, main page]

KR20100061974A - 커패시터 및 이의 제조 방법 - Google Patents

커패시터 및 이의 제조 방법 Download PDF

Info

Publication number
KR20100061974A
KR20100061974A KR1020080120358A KR20080120358A KR20100061974A KR 20100061974 A KR20100061974 A KR 20100061974A KR 1020080120358 A KR1020080120358 A KR 1020080120358A KR 20080120358 A KR20080120358 A KR 20080120358A KR 20100061974 A KR20100061974 A KR 20100061974A
Authority
KR
South Korea
Prior art keywords
storage electrodes
support layer
layer pattern
storage
forming
Prior art date
Application number
KR1020080120358A
Other languages
English (en)
Other versions
KR101524510B1 (ko
Inventor
최훈상
임기빈
오세훈
강상열
유차영
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020080120358A priority Critical patent/KR101524510B1/ko
Priority to US12/628,598 priority patent/US8339765B2/en
Publication of KR20100061974A publication Critical patent/KR20100061974A/ko
Application granted granted Critical
Publication of KR101524510B1 publication Critical patent/KR101524510B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors (thin- or thick-film circuits; capacitors without a potential-jump or surface barrier specially adapted for integrated circuits, details thereof, multistep manufacturing processes therefor)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/01—Form of self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/01—Manufacture or treatment
    • H10D1/041—Manufacture or treatment of capacitors having no potential barriers
    • H10D1/042—Manufacture or treatment of capacitors having no potential barriers using deposition processes to form electrode extensions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H10D1/692—Electrodes
    • H10D1/711—Electrodes having non-planar surfaces, e.g. formed by texturisation
    • H10D1/716—Electrodes having non-planar surfaces, e.g. formed by texturisation having vertical extensions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/318—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor the storage electrode having multiple segments

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

커패시터는 기판, 다수개의 제1 스토리지 전극들, 다수개의 제2 스토리지 전극들, 제1 지지막 패턴, 유전막 및 플레이트 전극을 포함한다. 상기 기판에는 다수개의 콘택 패드들이 형성된다. 상기 제1 스토리지 전극들은 상기 콘택 패드들과 각각 전기적으로 연결되며, 제1 방향과 평행한 라인들을 따라 배열된다. 상기 제2 스토리지 전극들은 상기 제1 스토리지 전극들 상에 각각 적층된다. 상기 제1 지지막 패턴은 서로 인접한 상기 제2 스토리지 전극들 사이를 상기 제1 방향과 평행한 방향을 따라 연장하며, 상기 인접한 제2 스토리지 전극들과 접촉하여 지지한다. 상기 유전막은 상기 제1 및 제2 스토리지 전극들 상에 형성된다. 상기 플레이트 전극은 상기 유전막 상에 형성된다.

Description

커패시터 및 이의 제조 방법{CAPACITOR AND METHOD OF MANUFACTURING THE SAME}
본 발명은 커패시터 및 이의 제조 방법에 관한 것으로, 보다 상세하게는 다수개의 적층된 하부 전극들을 갖는 커패시터 및 이의 제조 방법에 관한 것이다.
반도체 장치들의 고집적화에 따라 반도체 장치의 단위 셀의 크기는 계속하여 감소되고 있으며, 이에 반해, 상기 단위 셀에 형성된 커패시터의 커패시턴스는 유지 또는 상향될 것이 요구되고 있다. 따라서, 요구되는 커패시턴스를 확보하기 위하여 상기 커패시터의 단위 높이당 면적을 증가시킬 수 있는 구조들이 개발되어 왔다. 예를 들면, 충분한 커패시턴스를 위해 실린더형 구조를 갖는 커패시터가 개발되어 왔다.
그러나, 상기 실린더형 구조를 갖는 하부 전극의 높이를 계속적으로 높일 경우 상기 하부 전극의 불안정한 형상으로 인해 상기 하부 전극이 기울어지거나 구부러질 수 있다. 이에 따라, 이웃하는 하부 전극들은 서로 전기적으로 연결되어 브리지가 발생할 수 있다.
따라서, 제한된 단위 셀에 쓰러짐 없는 높은 스택 구조를 가지며 넓은 면적 을 갖는 커패시터가 요구되고 있다.
본 발명의 목적은 쓰러짐 없는 높은 스택 구조 및 향상된 커패시턴스를 갖는 커패시터를 제공하는 데 있다.
본 발명의 다른 목적은 상술한 커패시터를 제조하는 방법을 제공하는 데 있다.
상기 본 발명의 목적을 달성하기 위해 본 발명에 따른 커패시터는 기판, 다수개의 제1 스토리지 전극들, 다수개의 제2 스토리지 전극들, 제1 지지막 패턴, 유전막 및 플레이트 전극을 포함한다. 상기 기판에는 다수개의 콘택 패드들이 형성된다. 상기 제1 스토리지 전극들은 상기 콘택 패드들과 각각 전기적으로 연결되며, 제1 방향과 평행한 라인들을 따라 배열된다. 상기 제2 스토리지 전극들은 상기 제1 스토리지 전극들 상에 각각 적층된다. 상기 제1 지지막 패턴은 서로 인접한 상기 제2 스토리지 전극들 사이를 상기 제1 방향과 평행한 방향을 따라 연장하며, 상기 인접한 제2 스토리지 전극들과 접촉하여 지지한다. 상기 유전막은 상기 제1 및 제2 스토리지 전극들 상에 형성된다. 상기 플레이트 전극은 상기 유전막 상에 형성된다.
본 발명의 일 실시예에 있어서, 상기 커패시터는, 서로 인접한 상기 제2 스토리지 전극들 사이를 상기 제1 방향과 다른 제2 방향을 따라 연장하며, 상기 인접 한 제2 스토리지 전극들과 접촉하여 지지하는 제2 지지막 패턴을 더 포함할 수 있다. 상기 제1 지지막 패턴과 상기 제2 지지막 패턴은 서로 교차할 수 있다.
본 발명의 다른 실시예에 있어서, 상기 커패시터는, 서로 인접한 상기 제1 스토리지 전극들 사이를 연장하며, 상기 인접하는 제1 스토리지 전극들과 접촉하여 지지하는 제3 지지막 패턴을 더 포함할 수 있다. 상기 제3 지지막 패턴은 상기 제1 방향을 따라 연장할 수 있다. 이와 다르게, 상기 제3 지지막 패턴은 상기 제1 방향과 다른 제2 방향을 따라 연장할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 스토리지 전극은 스택형 스토리지 전극이고, 상기 제2 스토리지 전극은 실린더형 스토리지 전극일 수 있다.
이 경우에 있어서, 상기 제1 스토리지 전극은 티타늄질화물(TiN), 티타늄 질화물(TiN)/폴리실리콘, 티타늄질화물(TiN)/실리콘질화물(SiN)/폴리실리콘, 티타늄질화물(TiN)/텅스텐(W) 또는 티타늄질화물(TiN)/탄탈륨산화물(TaO)을 포함할 수 있다.
상기 본 발명의 다른 목적을 달성하기 위해 본 발명에 따른 커패시터의 제조 방법에 있어서, 기판 상에 다수개의 콘택 패드들을 형성한다. 상기 기판 상에 상기 콘택 패드들과 전기적으로 연결되며 제1 방향과 평행한 라인들을 따라 배열된 다수개의 제1 스토리지 전극들을 형성한다. 상기 제1 스토리지 전극들이 형성된 기판 상에 제1 몰드막 및 제1 지지막을 형성한다. 상기 제1 지지막 및 상기 제1 몰드막을 순차적으로 식각하여 상기 제1 스토리지 전극들을 노출시키는 제1 개구부들을 형성한다. 상기 제1 개구부들의 내부면들 상에 제1 도전성 물질을 형성하여 상기 제1 스토리지 전극들 상에 제2 스토리지 전극들을 형성한다. 상기 제1 지지막을 패터닝하여 서로 인접한 상기 제2 스토리지 전극들 사이를 상기 제1 방향과 평행한 방향을 따라 연장하며 상기 인접한 제2 스토리지 전극들과 접촉하여 지지하는 제1 지지막 패턴을 형성한다. 상기 제1 및 제2 스토리지 전극들 상에 유전막을 형성한다. 상기 유전막 상에 플레이트 전극을 형성한다.
본 발명의 일 실시예에 있어서, 상기 커패시터의 제조 방법은, 상기 제1 개구부들이 형성된 제1 지지막을 패터닝하여 서로 인접한 상기 제2 스토리지 전극들 사이를 상기 제1 방향과 다른 제2 방향을 따라 연장하며 상기 인접한 제2 스토리지 전극들과 접촉하여 지지하는 제2 지지막 패턴을 형성하는 단계를 더 포함할 수 있다. 상기 제1 지지막 패턴과 상기 제2 지지막 패턴은 서로 교차할 수 있다.
본 발명의 다른 실시예에 있어서, 상기 제1 스토리지 전극들을 형성하는 단계는, 상기 콘택 패드들이 형성된 기판 상에 제2 몰드막 및 제2 지지막을 형성하는 단계, 상기 제2 지지막 및 상기 제2 몰드막을 순차적으로 식각하여 상기 콘택 패드들을 노출시키며 상기 제1 방향과 평행한 라인들을 따라 배열된 제2 개구부들을 형성하는 단계, 상기 제2 개구부들의 내부면들 상에 제2 도전성 물질을 형성하여 상기 제1 스토리지 전극들을 형성하는 단계, 및 상기 제2 개구부들이 형성된 제2 지지막을 패터닝하여 서로 인접한 상기 제1 스토리지 전극들 사이를 연장하며 상기 인접한 제1 스토리지 전극들과 접촉하여 지지하는 제3 지지막 패턴을 형성하는 단계를 포함할 수 있다.
이 경우에 있어서, 상기 제3 지지막 패턴은 상기 제1 방향을 따라 연장할 수 있다. 이와 다르게, 상기 제3 지지막 패턴은 상기 제1 방향과 다른 제2 방향을 따라 연장할 수 있다.
본 발명의 다른 실시예에 있어서, 상기 제1 스토리지 전극들을 형성하는 단계는 상기 제2 도전성 물질로 상기 제2 개구부들을 매립하는 단계를 포함할 수 있다.
이 경우에 있어서, 상기 제2 도전성 물질은 티타늄질화물(TiN), 티타늄 질화물(TiN)/폴리실리콘, 티타늄질화물(TiN)/실리콘질화물(SiN)/폴리실리콘, 티타늄질화물(TiN)/텅스텐(W) 또는 티타늄질화물(TiN)/탄탈륨산화물(TaO)을 포함할 수 있다.
본 발명의 다른 실시예에 있어서, 상기 커패시터의 제조 방법은, 상기 유전막을 형성하는 단계 이전에, 상기 제1 및 제2 몰드막들을 제거하는 단계를 더 포함할 수 있다.
본 발명의 또 다른 실시예에 있어서, 상기 제1 지지막 패턴을 형성하는 단계는 상기 제1 개구부들을 매립하는 희생막 패턴을 형성하는 단계, 상기 제1 지지막 상에 상기 제1 지지막 패턴이 형성되는 영역을 정의하는 포토레지스트 패턴을 형성하는 단계, 및 상기 포토레지스트 패턴을 식각 마스크로 이용하여 상기 제1 몰드막 상에 상기 제1 지지막 패턴을 형성하는 단계를 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 지지막은 실리콘질화물(SiN), 실리콘탄화질화물(SiCN), 탄탈륨산화물(TaO) 또는 티타늄산화물(TiO2)을 포함할 수 있 다. 이들은 단독 또는 둘 이상을 혼합하여 사용될 수 있다.
이와 같이 구성된 본 발명에 따른 커패시터는 서로 다른 형태의 적층된 제1 및 제2 스토리지 전극들을 갖는 스토리지 전극을 포함할 수 있다. 지지막 패턴은 상기 제2 스토리지 전극들 사이를 연장하며 상기 제2 스토리지 전극들의 외주면들과 접촉할 수 있다. 따라서, 상기 지지막 패턴은 높은 스택 구조의 제2 스토리지 전극들이 기울어지거나 구부러지는 것을 방지할 수 있다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 따른 커패시터 및 이의 제조 방법에 대해 상세히 설명한다. 본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다. 첨부된 도면에 있어서, 구조물들의 치수는 본 발명의 명확성을 기하기 위하여 실제보다 확대하여 도시한 것이다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
제1 실시예
도 1은 본 발명의 제1 실시예에 따른 커패시터를 나타내는 단면도이며, 도 2는 도 1의 커패시터의 스토리지 전극을 나타내는 사시도이고, 도 3은 도 2의 평면도이다.
도 1 내지 도 3을 참조하면, 본 발명의 제1 실시예에 따른 커패시터(190)는 기판(100) 상에 형성된 다수개의 제1 및 제2 스토리지 전극들(130, 162)을 갖는 스토리지 전극(164)들, 스토리지 전극(164)들을 지지하는 지지막 패턴(152), 스토리지 전극(164) 상에 형성된 유전막(180) 및 유전막(180) 상에 형성된 플레이트 전극(182)을 포함한다.
본 발명의 실시예들에 있어서, 기판(100) 상에는 액티브 영역과 필드 영역을 정의하는 소자 분리막(도시되지 않음)이 구비될 수 있다. 기판(100) 상에는 하부 구조물(도시되지 않음)이 구비될 수 있다. 기판(100)의 예로서는, 실리콘 기판, 실리콘-온-인슐레이터(silicon-on-insulator, SOI) 기판 등을 들 수 있다. 상기 하부 구조물의 예로서는 트랜지스터, 비트 라인 등을 들 수 있다.
기판(100) 상에는 다수개의 콘택 패드(112)들을 갖는 층간 절연막(110)이 구비될 수 있다. 예를 들면, 콘택 패드(112)는 상기 트랜지스터의 드레인 영역과 접속될 수 있다.
층간 절연막(110) 상에는 다수개의 제1 스토리지 전극(130)들이 구비될 수 있다. 제1 스토리지 전극(130)들은 콘택 패드(110)들 상에 각각 형성될 수 있다. 제1 스토리지 전극(130)은 콘택 패드(110)와 접속될 수 있다.
제1 스토리지 전극(130)들 상에는 다수개의 제2 스토리지 전극(162)들이 적층될 수 있다. 따라서, 제2 스토리지 전극(162)들은 제1 스토리지 전극(130)들과 동일한 배열을 가질 수 있다. 제2 스토리지 전극(162)은 제1 스토리지 전극(130)에 전기적으로 연결되어 하나의 스토리지 전극(164)을 형성할 수 있다.
본 발명의 실시예들에 있어서, 제1 및 제2 스토리지 전극(130, 162)들은 제1 방향과 평행한 라인들을 따라 규칙적으로 배열될 수 있다. 제1 및 제2 스토리지 전극(130, 162)들은 상기 제1 방향과 다른 제2 방향과 평행한 라인들을 따라 규칙적으로 배열될 수 있다. 예를 들면, 상기 제1 방향은 상기 제2 방향과 직교할 수 있다.
본 발명의 제1 실시예에 있어서, 제2 스토리지 전극(162)들은 제1 그룹의 제2 스토리지 전극(166)들과 제2 그룹의 제2 스토리지 전극(168)들을 포함할 수 있다. 제1 그룹의 제2 스토리지 전극(166)들은 제2 그룹의 제1 스토리지 전극(168)들과 서로 인접하게 배열될 수 있다.
제1 그룹의 제2 스토리지 전극(166)들은 상기 제1 방향과 평행하고 서로 인접한 제1 및 제2 라인들을 따라 일정한 간격으로 배열될 수 있다. 제2 그룹의 제2 스토리지 전극(168)들은 상기 제1 방향과 평행하고 서로 인접한 제3 및 제4 라인들을 따라 일정한 간격으로 배열될 수 있다.
상기 제1 및 제2 라인들을 따라 배열된 제1 그룹의 제2 스토리지 전극(166)들은 상기 제2 방향과 평행한 동일한 라인들을 따라 규칙적으로 배열될 수 있다.
본 발명의 제1 실시예에 있어서, 제1 스토리지 전극(130)은 내부가 채워진 스택형 스토리지 전극일 수 있다. 제2 스토리지 전극(162)은 개구부를 갖는 실린더형 스토리지 전극일 수 있다. 이와 다르게, 제1 스토리지 전극(130)과 제2 스토리지 전극(162)은 개구부를 갖는 실린더형 스토리지 전극들일 수 있다.
지지막 패턴(152)은 서로 인접한 제2 스토리지 전극(162)들 사이를 연장할 수 있다. 지지막 패턴(152)은 인접한 제2 스토리지 전극(162)들의 측면들과 접촉하 여 제2 스토리지 전극(162)들을 지지할 수 있다.
본 발명의 제1 실시예에 있어서, 지지막 패턴(152)은 상기 제1 방향과 평행한 방향을 따라 서로 인접한 제1 그룹의 제2 스토리지 전극(166)들 사이를 연장할 수 있다. 지지막 패턴(152)은 제1 그룹의 제2 스토리지 전극(166)들의 외주면들과 접촉할 수 있다. 따라서, 지지막 패턴(152)은 높은 스택 구조의 제2 스토리지 전극(162)들이 기울어지거나 구부러지는 것을 방지할 수 있다.
지지막 패턴(152)은 제2 스토리지 전극(162)의 상부와 접촉하도록 위치할 수 있다. 이와 다르게, 지지막 패턴(152)은 제2 스토리지 전극(162)의 중앙부 또는 하부에 위치할 수 있다.
제1 및 제2 스토리지 전극들(130, 162)을 갖는 스토리지 전극(164) 상에는 유전막(1180)이 구비되고 유전막(180) 상에는 플레이트 전극(182)이 구비되어 커패시터(190)가 형성된다.
이하에서는, 본 발명의 제1 실시예에 따른 커패시터를 형성하는 방법에 대하여 상세히 설명하기로 한다.
도 4 내지 도 17은 도 1의 커패시터를 제조하는 방법을 나타내는 도면들이다.
도 4를 참조하면, 기판(100) 상에 다수개의 콘택 패드(112)들을 형성한다.
본 발명의 실시예들에 있어서, 콘택 패드(112)들이 형성되기 전에, 기판(100) 상에 액티브 영역과 필드 영역을 정의하는 소자 분리막(도시되지 않음)이 형성될 수 있다. 이어서, 기판(100) 상에는 하부 구조물(도시되지 않음)이 형성될 수 있다. 상기 하부 구조물의 예로서는 트랜지스터, 비트 라인 등을 들 수 있다.
상기 트랜지스터들이 형성된 기판(100) 상에 층간 절연막(110)을 형성한다. 층간 절연막(110)은 실리콘 산화물을 이용하여 형성될 수 있다. 층간 절연막(110)을 부분적으로 식각하여 상기 트랜지스터의 소스/드레인 영역을 노출시키는 제1 콘택홀들(도시되지 않음)을 형성한다. 이어서, 상기 제1 콘택홀들 내에 도전성 물질을 매립하여 다수개의 콘택 패드(112)들을 형성한다. 예를 들면, 콘택 패드(112)는 상기 트랜지스터의 드레인 영역과 접속될 수 있다.
도 5를 참조하면, 층간 절연막(110) 상에 식각 저지막(120)을 형성한다. 식각 저지막(120)은 질화물을 포함하는 절연 물질을 이용하여 형성될 수 있다. 예를 들면, 식각 저지막(120)은 실리콘 질화물을 이용하여 형성될 수 있다.
이어서, 식각 저지막(120) 상에 제1 몰드막(122)을 형성한다. 본 발명의 실시예들에 있어서, 제1 몰드막(122)은 제1 스토리지 전극을 성형하기 위한 막일 수 있다.
제1 몰드막(122)은 산화물을 포함하는 절연 물질을 이용하여 형성될 수 있다. 예를 들면, 제1 몰드막(122)은 TEOS, HDP-CVD 산화물, PSG, USG, BPSG, SOG 등을 이용하여 형성할 수 있다.
제1 몰드막(122)의 두께는 상기 제1 스토리지 전극의 높이를 결정할 수 있다. 따라서, 제1 몰드막(122)의 두께는 최종적인 커패시터에서 요구되는 커패시턴스에 따라 적절히 조절될 수 있음을 이해할 수 있을 것이다.
도 6을 참조하면, 제1 몰드막(122)을 패터닝하여 상기 제1 스토리지 전극들이 형성될 영역을 정의하는 제1 개구부(126)들을 갖는 제1 몰드막 패턴(126)을 형성한다. 제1 개구부(126)들은 콘택 패드(112)들의 상부면들을 노출시킨다.
본 발명의 제1 실시예에 있어서, 제1 몰드막(122) 상에 제1 몰드막(122)에 대한 식각 선택비를 갖는 물질을 사용하여 제1 마스크층(도시되지 않음)을 형성할 수 있다. 상기 제1 마스크층 상에 상기 제1 스토리지 전극들이 형성될 영역을 정의하기 위한 제1 포토레지스트 패턴(도시되지 않음)을 형성할 수 있다. 예를 들면, 제1 마스크층(128)은 폴리실리콘, 질화물 등을 사용하여 형성될 수 있다.
상기 제1 포토레지스트 패턴을 식각 마스크로 이용하여 상기 제1 마스크층을 식각하여 제1 몰드막(122) 상에 상기 제1 스토리지 전극이 형성될 영역을 정의하는 제1 마스크(128)를 형성할 수 있다. 이후, 상기 제1 포토레지스트 패턴은 애싱 및 스트립 공정에 의하여 제거될 수 있다.
이어서, 제1 마스크(128)를 이용하여 제1 몰드막(122) 및 식각 저지막(120)을 부분적으로 식각하여 콘택 패드(112)들을 노출시키는 제1 개구부(126)들을 형성할 수 있다.
도 7을 참조하면, 도전성 물질로 제1 개구부(126)들을 매립하여 다수개의 제1 스토리지 전극(130)들을 형성한다. 예를 들면, 상기 도전성 물질의 예로서는, 티타늄 질화물(TiN), 티타늄 질화물(TiN)/폴리실리콘, 티타늄질화물(TiN)/실리콘질화물(SiN)/폴리실리콘, 티타늄질화물(TiN)/텅스텐(W), 티타늄질화물(TiN)/탄탈륨산화물(TaO) 등을 들 수 있다.
본 발명의 제1 실시예에 있어서, 티타늄 질화물(TiN)을 제1 개구부(126) 내에 매립하여 제1 스토리지 전극(130)을 형성할 수 있다. 이와 다르게, 티타늄 질화물(TiN)과 같은 제1 도전성 물질을 제1 개구부(126)의 내부면 상에 균일하게 형성한 후, 실리콘질화물(SiN), 텅스텐(W), 탄탈륨산화물(TaO)과 같은 제2 도전성 물질을 상기 제1 도전성 물질 상에 형성하여 제1 스토리지 전극(130)을 형성할 수 있다.
이와 다르게, 티타늄 질화물(TiN)과 같은 제1 도전성 물질을 제1 개구부(126)의 내부면 상에 균일하게 형성하고, 실리콘질화물(SiN)과 같은 제2 도전성 물질을 상기 제1 도전성 물질 상에 형성할 수 있다. 이어서, 상기 제2 도전성 물질 상에 폴리실리콘과 같은 제3 도전성 물질을 형성하여 제1 스토리지 전극(130)을 형성할 수 있다.
이후, 제1 몰드막 패턴(124) 상에 형성된 상기 도전성 물질 및 제1 마스크(128)를 제거한다. 상기 도전성 물질 및 제1 마스크(128)는 화학 기계적 연마 공정, 에치 백 공정 등에 의해 제거될 수 있다.
따라서, 상기 도전성 물질은 제1 몰드막 패턴(124)의 제1 개구부(126) 전체를 매립하여 스택형 제1 스토리지 전극(130)을 형성하게 된다.
도 8은 제1 스토리지 전극들의 배열을 나타내기 위한 도 7의 평면도이다. 도 7은 도 8의 A-A' 라인을 따라 절단한 단면도이다.
도 8을 참조하면, 본 발명의 제1 실시예에 있어서, 제1 스토리지 전극(130)들은 제1 방향과 평행한 라인들을 따라 규칙적으로 배열될 수 있다. 제1 스토리지 전극(130)들은 상기 제1 방향과 다른 제2 방향과 평행한 라인들을 따라 규칙적으로 배열될 수 있다. 예를 들면, 상기 제1 방향은 상기 제2 방향과 실질적으로 직교할 수 있다.
상기 제1 방향과 평행하고 서로 인접한 라인들을 따라 배열된 제1 스토리지 전극(130)들은 상기 제2 방향과 평행한 동일한 라인들 따라 배열될 수 있다.
도 9를 참조하면, 제1 스토리지 전극(130)들이 형성된 제1 몰드막 패턴(124) 상에 제2 몰드막(140) 및 지지막(150)을 순차적으로 형성한다. 본 발명의 실시예들에 있어서, 제2 몰드막(140)은 제2 스토리지 전극을 성형하기 위한 막일 수 있다.
제2 몰드막(140)은 산화물을 포함하는 절연 물질을 이용하여 형성될 수 있다. 예를 들면, 제2 몰드막(140)은 TEOS, HDP-CVD 산화물, PSG, USG, BPSG, SOG 등을 이용하여 형성할 수 있다.
제2 몰드막(140)의 두께는 상기 제2 스토리지 전극의 높이를 결정할 수 있다. 따라서, 제2 몰드막(140)의 두께는 최종적인 커패시터에서 요구되는 커패시턴스에 따라 적절히 조절될 수 있음을 이해할 수 있을 것이다.
지지막(150)은 제1 몰드막(122)과 제2 몰드막(140)에 대하여 식각 선택비를 가질 수 있다. 지지막(150)은 질화물과 같은 절연물질을 이용하여 형성될 수 있다. 예를 들면, 지지막(150)은 실리콘질화물(SiN), 실리콘탄화질화물(SiCN), 탄탈륨산화물(TaO) 또는 티타늄산화물(TiO2)을 포함할 수 있다. 이들은 단독 또는 둘 이상을 혼합하여 사용될 수 있다.
도 10을 참조하면, 지지막(150)을 패터닝하여 제2 몰드막(140) 상에 지지막 패턴(152)을 형성한다.
본 발명의 제1 실시예에 있어서, 지지막(150) 상에 제2 포토레지스트 패턴(도시되지 않음)을 형성하고, 상기 제2 포토레지스트 패턴을 식각 마스크로 이용하여 지지막(150)을 패터닝하여 지지막 패턴(152)을 형성할 수 있다. 이어서, 상기 제2 포토레지스트 패턴을 제2 몰드막(140)으로부터 제거할 수 있다.
도 11은 지지막 패턴을 나타내기 위한 도 10의 평면도이다. 도 10은 도 11의 B-B'라인을 따라 절단한 단면도이다.
도 11을 참조하면, 본 발명의 제1 실시예에 있어서, 지지막 패턴(152)은 상기 제1 방향과 평행한 방향을 따라 연장하는 라인 형상을 가질 수 있다. 지지막 패턴(152)은 제2 스토리지 전극들이 형성될 영역(153)들 사이를 연장할 수 있다.
구체적으로, 지지막 패턴(152)은 서로 인접한 상기 제2 스토리지 전극들이 형성될 영역(153)들 사이를 상기 제1 방향과 평행한 방향을 따라 연장할 수 있다. 지지막 패턴(152)은 상기 제2 스토리지 전극들이 형성될 영역(153)들의 일부분들과 각각 접할 수 있다.
도 12를 참조하면, 제2 몰드막(140) 상에 제3 몰드막(154)을 형성한다. 제3 몰드막(154)은 평탄화 공정에 의해 평탄한 상부면을 가질 수 있다. 본 발명의 제1 실시예에 있어서, 지지막 패턴(152)의 상부면과 동일한 평면을 갖도록 제3 몰드막(154)의 상부를 제거할 수 있다.
제3 몰드막(154)은 산화물을 포함하는 절연 물질을 이용하여 형성될 수 있 다. 예를 들면, 제3 몰드막(154)은 TEOS, HDP-CVD 산화물, PSG, USG, BPSG, SOG 등을 이용하여 형성할 수 있다.
도 13을 참조하면, 제3 몰드막(154) 및 제2 몰드막(140)을 패터닝하여 상기 제2 스토리지 전극들이 형성될 영역들을 정의하는 제2 개구부(144)들을 갖는 제2 및 제3 몰드막 패턴들(142, 156)을 형성한다. 제2 개구부(144)들은 제1 스토리지 전극들(130)의 상부면들을 노출시킨다.
본 발명의 제1 실시예에 있어서, 제3 몰드막(154) 상에 제2 및 제3 몰드막들(142, 154)에 대한 식각 선택비를 갖는 물질을 사용하여 제2 마스크층(도시되지 않음)을 형성할 수 있다. 상기 제2 마스크층 상에 상기 제2 스토리지 전극들이 형성될 영역을 정의하기 위한 제3 포토레지스트 패턴(도시되지 않음)을 형성할 수 있다. 예를 들면, 상기 제2 마스크층은 폴리실리콘, 질화물 등을 사용하여 형성될 수 있다.
상기 제3 포토레지스트 패턴을 식각 마스크로 이용하여 상기 제2 마스크층을 식각하여 제3 몰드막(140) 상에 상기 제2 스토리지 전극이 형성될 영역을 정의하는 제2 마스크(158)를 형성할 수 있다. 이후, 상기 제2 포토레지스트 패턴은 애싱 및 스트립 공정에 의하여 제거될 수 있다.
이어서, 제2 마스크(158)를 이용하여 제3 몰드막(154) 및 제2 몰드막(140)을 부분적으로 식각하여 제1 스토리지 전극(130)들을 노출시키는 제2 개구부(144)들을 갖는 제2 및 제3 몰드막 패턴들(142, 156)을 형성할 수 있다.
도 14를 참조하면, 노출된 제1 스토리지 전극(130)의 상부면, 제2 개구 부(144)의 내부면 및 제2 마스크(158) 상에 도전막(160)을 형성한다. 예를 들면, 도전막(160)은 폴리실리콘이나 금속을 이용하여 형성될 수 있다.
이어서, 제2 개구부(144)들을 채우면서 도전막(160) 상에 희생막(170)을 형성한다. 예를 들면, 희생막(170)은 실리콘 산화물을 이용하여 형성될 수 있다. 희생막(162)은 BPSG, USG 등을 포함할 수 있다.
도 15를 참조하면, 희생막(170)의 상부, 및 제3 몰드막 패턴(156) 상에 형성된 도전막(160)의 일부와 제2 마스크(158)를 제거하여 제3 몰드막 패턴(156) 및 지지막 패턴(152)을 노출시킨다. 예를 들면, 희생막(170)의 상부, 도전막(160)의 일부 및 제2 마스크(158)는 화학 기계적 연마 공정, 에치 백 공정 등에 의해 제거될 수 있다.
따라서, 도전막(160)이 제2 개구부(144)의 내부면 상에 형성되어 실린더형 제2 스토리지 전극(162)을 형성하게 된다.
본 실시예에서는, 제2 몰드막(140) 상에 지지막 패턴(152)을 형성한 후, 제2 몰드막(140)을 패터닝하여 상기 제2 스토리지 전극들이 형성될 영역들을 정의하는 제2 개구부(144)들을 갖는 제2 몰드막 패턴(142)을 형성하고 제2 개구부(144) 내에 제2 스토리지 전극(162)을 형성한다.
이와 다르게, 먼저 제2 몰드막(140)을 패터닝하여 상기 제2 스토리지 전극들이 형성될 영역들을 정의하는 상기 제2 개구부를 갖는 제2 몰드막 패턴(142)을 형성한 후, 상기 제2 개구부를 매립하는 희생막 패턴을 형성할 수 있다. 이어서, 지지막(150) 상에 상기 지지막 패턴이 형성될 영역을 정의하는 포토레지스트 패턴을 형성한 후, 상기 포토레지스트 패턴을 이용하여 제2 몰드막 패턴(142) 상에 제1 지지막 패턴(152)을 형성할 수 있다. 이후, 상기 제2 개구부 내의 상기 희생막 패턴을 제거한 후, 상기 제2 개구부의 내부면 상에 제2 스토리지 전극(162)을 형성할 수 있다.
도 16을 참조하면, 제2 스토리지 전극(162)을 형성한 후에, 제2 개구부(144) 내의 희생막 패턴(172), 제3 몰드막 패턴(156), 제2 몰드막 패턴(142) 및 제1 몰드막 패턴(124)을 기판(100)으로부터 제거하여, 적층된 제1 및 제2 스토리지 전극들(130, 162)을 갖는 스토리지 전극(164)을 형성한다.
본 발명의 제1 실시예에 있어서, 스토리지 전극(164)은 스택형 제1 스토리지 전극(130) 및 제1 스토리지 전극(130) 상에 적층된 실린더형 제2 스토리지 전극(162)을 포함할 수 있다. 따라서, 스토리지 전극(164)은 적층된 서로 다른 형태의 스토리지 전극들을 포함하며, 높은 스택 구조를 갖게 된다. 이에 따라, 상기 스토리지 전극은 확장된 표면적에 따른 향상된 커패시턴스를 제공하게 된다.
도 17은 제2 스토리지 전극들 및 지지막 패턴의 배열을 나타내기 위한 도 16의 평면도이다. 도 16은 도 17의 C-C' 라인을 따라 절단한 단면도이다.
도 17을 참조하면, 본 발명의 제1 실시예에 있어서, 제2 스토리지 전극(162)들은 상기 제1 방향과 평행한 라인들을 따라 규칙적으로 배열될 수 있다. 제2 스토리지 전극(162)들은 상기 제1 방향과 다른 제2 방향과 평행한 라인들을 따라 규칙적으로 배열될 수 있다.
지지막 패턴(154)은 서로 인접한 제2 스토리지 전극(162)들 사이를 상기 제1 방향과 평행한 방향을 따라 연장할 수 있다. 지지막 패턴(154)은 인접한 제2 스토리지 전극(162)들의 측면들과 접촉하여 제2 스토리지 전극들(162)을 지지할 수 있다.
따라서, 지지막 패턴(152)은 높은 스택 구조의 제2 스토리지 전극(162)들이 기울어지거나 구부러지는 것을 방지할 수 있다. 또한, 지지막 패턴(152)은 단순한 패터닝 공정에 의해 형성되므로, 공정 단순화를 제공할 수 있게 된다.
도 1을 다시 참조하면, 제1 및 제2 스토리지 전극들(130, 162)을 갖는 스토리지 전극(164) 상에 유전막(180) 및 플레이트 전극(182)을 순차적으로 형성하여 커패시터(190)를 형성한다.
제2 실시예
도 18은 본 발명의 제2 실시예에 따른 커패시터의 스토리지 전극을 나타내는 사시도이고, 도 19는 도 18의 평면도이다.
본 실시예에 따른 커패시터는 스토리지 전극을 지지하는 지지막 패턴을 제외하고는 도 1의 실시예의 커패시터(190)와 실질적으로 동일한 구성요소들을 포함한다. 따라서, 동일한 구성요소들에 대해서는 동일한 참조부호들로 나타내고, 또한 동일한 구성요소들에 대한 반복 설명은 생략한다.
도 18 및 도 19를 참조하면, 본 발명의 제2 실시예에 따른 커패시터는 기판(100) 상에 형성된 다수개의 제1 및 제2 스토리지 전극들(130, 162)을 갖는 스토리지 전극(164)들, 스토리지 전극(164)들을 지지하는 지지막 패턴(200), 스토리지 전극(164) 상에 형성된 유전막 및 상기 유전막 상에 형성된 플레이트 전극을 포함한다.
제1 및 제2 스토리지 전극(130, 162)들은 제1 방향과 평행한 라인들을 따라 규칙적으로 배열될 수 있다. 제1 및 제2 스토리지 전극(130, 162)들은 상기 제1 방향과 다른 제2 방향과 평행한 라인들을 따라 규칙적으로 배열될 수 있다. 제2 스토리지 전극(162)들은 제1 그룹의 제2 스토리지 전극(166)들과 제2 그룹의 제2 스토리지 전극(168)들을 포함할 수 있다.
제1 그룹의 제2 스토리지 전극(166)들은 상기 제1 방향과 평행하고 서로 인접한 제1 및 제2 라인들을 따라 일정한 간격으로 배열될 수 있다. 제2 그룹의 제2 스토리지 전극(168)들은 상기 제1 방향과 평행하고 서로 인접한 제3 및 제4 라인들을 따라 일정한 간격으로 배열될 수 있다.
상기 제1 및 제2 라인들을 따라 배열된 제1 그룹의 제2 스토리지 전극(166)들은 상기 제2 방향과 평행한 동일한 라인들을 따라 규칙적으로 배열될 수 있다.
본 발명의 제2 실시예에 있어서, 지지막 패턴(200)은 제1 지지막 패턴(202) 및 제2 지지막 패턴(204)을 포함할 수 있다.
제1 지지막 패턴(202)은 상기 제1 방향과 평행한 방향을 따라 서로 인접한 제1 그룹의 제2 스토리지 전극(166)들 사이를 연장할 수 있다. 제1 지지막 패턴(202)은 제1 그룹의 제2 스토리지 전극(166)들의 외주면들과 접촉할 수 있다.
제2 지지막 패턴(204)은 상기 제2 방향과 평행한 방향을 따라 서로 인접한 제2 스토리지 전극(162)들 사이를 연장할 수 있다. 제2 지지막 패턴(204)은 제2 스 토리지 전극(162)들의 외주면들과 접촉할 수 있다.
제1 지지막 패턴(202)은 제2 지지막 패턴(204)과 교차할 수 있다. 따라서, 서로 교차하는 제1 및 제2 지지막 패턴들(202, 204)을 갖는 지지막 패턴(200)은 높은 스택 구조의 제2 스토리지 전극(162)들을 더욱 더 견고히 지지할 수 있게 된다.
이하에서는, 본 발명의 제2 실시예에 따른 커패시터의 지지막 패턴을 형성하는 방법에 대하여 상세히 설명하기로 한다.
도 20은 도 18의 지지막 패턴을 형성하는 방법을 나타내는 평면도이다.
먼저, 제1 실시예의 도 9에 도시된 바와 같이, 제1 스토리지 전극(130)들이 형성된 제1 몰드막 패턴(124) 상에 제2 몰드막(140) 및 지지막(150)을 형성한다.
도 20을 참조하면, 지지막(150)을 패터닝하여 제2 몰드막(140) 상에 제1 및 제2 지지막 패턴들(202, 204)을 갖는 지지막 패턴(200)을 형성한다.
본 발명의 제2 실시예에 있어서, 지지막(150) 상에 제4 포토레지스트 패턴(210)을 형성한다. 제4 포토레지스트 패턴(210)을 식각 마스크로 이용하여 지지막(150)을 패터닝하여 지지막 패턴(200)을 형성할 수 있다. 제4 포토레지스트 패턴(210)은 제3 개구부(212) 및 제4 개구부(214)를 포함할 수 있다.
제3 개구부(212)는 상기 제1 방향과 평행한 방향을 따라 연장하는 라인 형상을 가질 수 있다. 제4 개구부(214)는 상기 제1 방향과 다른 제2 방향을 따라 연장하는 라인 형상을 가질 수 있다. 제3 개구부(212)는 제4 개구부(214)와 교차할 수 있다.
제3 개구부(212)는 서로 인접하는 상기 제2 스토리지 전극들이 형성될 영역(153)들 사이를 상기 제1 방향과 평행한 방향을 따라 연장할 수 있다. 제3 개구부(212)는 상기 제2 스토리지 전극들이 형성될 영역(153)들의 일부분들과 각각 접할 수 있다.
제4 개구부(214)는 서로 인접하는 상기 제2 스토리지 전극들이 형성될 영역(153)들 사이를 상기 제2 방향과 평행한 방향을 따라 연장할 수 있다. 제4 개구부(214)는 상기 제2 스토리지 전극들이 형성될 영역(153)들의 일부분들과 각각 접할 수 있다.
이에 따라, 제2 몰드막(140) 상에 서로 교차하는 제1 및 제2 지지막 패턴들(202, 204)을 갖는 지지막 패턴(200)을 형성하게 된다.
제3 실시예
도 21은 본 발명의 제3 실시예에 따른 커패시터의 스토리지 전극을 나타내는 사시도이고, 도 22는 도 21의 측면도이다.
본 실시예에 따른 커패시터는 스토리지 전극을 지지하는 지지막 패턴들을 제외하고는 도 1의 실시예의 커패시터(190)와 실질적으로 동일한 구성요소들을 포함한다. 따라서, 동일한 구성요소들에 대해서는 동일한 참조부호들로 나타내고, 또한 동일한 구성요소들에 대한 반복 설명은 생략한다.
도 21 및 도 22를 참조하면, 본 발명의 제3 실시예에 따른 커패시터는 기판(100) 상에 형성된 다수개의 제1 및 제2 스토리지 전극들(130, 162)을 갖는 스토 리지 전극(164)들, 스토리지 전극(164)들을 지지하는 제3 및 제4 지지막 패턴들(220, 152), 스토리지 전극(164) 상에 형성된 유전막 및 상기 유전막 상에 형성된 플레이트 전극을 포함한다.
제1 및 제2 스토리지 전극(130, 162)들은 제1 방향과 평행한 라인들을 따라 규칙적으로 배열될 수 있다. 제1 및 제2 스토리지 전극(130, 162)들은 상기 제1 방향과 다른 제2 방향과 평행한 라인들을 따라 규칙적으로 배열될 수 있다.
본 발명의 제3 실시예에 있어서, 제3 지지막 패턴(220)은 상기 제1 방향과 평행한 방향을 따라 서로 인접한 제1 스토리지 전극(130)들 사이를 연장할 수 있다. 제3 지지막 패턴(220)은 제1 스토리지 전극(130)들의 외주면들과 접촉할 수 있다.
제3 지지막 패턴(220)은 제1 스토리지 전극(130)의 상부와 접촉하도록 위치할 수 있다. 이와 다르게, 제3 지지막 패턴(220)은 제1 스토리지 전극(130)의 중앙부 또는 하부에 위치할 수 있다.
제4 지지막 패턴(152)은 상기 제1 방향과 평행한 방향을 따라 서로 인접하는 제2 스토리지 전극(162)들 사이를 연장할 수 있다. 제4 지지막 패턴(220)은 제2 스토리지 전극(162)들의 외주면들과 접촉할 수 있다. 이와 다르게, 제4 지지막 패턴(152)은 상기 제2 방향과 평행한 방향을 따라 서로 인접하는 제2 스토리지 전극(162)들 사이를 연장할 수 있다.
따라서, 제3 지지막 패턴(220)은 제1 스토리지 전극(130)들을 지지하고, 제4 지지막 패턴(152)은 제2 스토리지 전극(162)들을 지지하게 된다. 이에 따라, 제3 및 제4 지지막 패턴들(220, 152)은 서로 적층된 제1 및 제2 스토리지 전극들(130, 162)을 갖는 스토리지 전극(164)을 더욱 더 견고히 지지할 수 있게 된다.
이하에서는, 도 21의 스토리지 전극을 형성하는 방법에 대하여 상세히 설명하기로 한다.
도 23 내지 도 28은 도 21의 제3 지지막 패턴을 형성하는 방법을 나타내는 도면들이다.
먼저, 제1 실시예의 도 4에 도시된 바와 같이, 기판(100) 상에 다수개의 콘택 패드(112)들을 갖는 층간 절연막(110)을 형성한다.
도 23을 참조하면, 층간 절연막(110) 상에 식각 저지막(120), 제1 몰드막(122) 및 제1 지지막(218)을 순차적으로 형성한다. 제1 몰드막(122)은 산화물을 포함하는 절연 물질을 이용하여 형성될 수 있다. 본 발명의 실시예들에 있어서, 제1 몰드막(122)은 제1 스토리지 전극을 성형하기 위한 막일 수 있다.
제1 지지막(218)은 제1 몰드막(122) 및 이후에 형성될 제2 몰드막에 대하여 식각 선택비를 가질 수 있다. 제1 지지막(218)은 질화물을 포함하는 절연물질을 이용하여 형성될 수 있다. 예를 들면, 제1 지지막(218)은 실리콘 질화물을 이용하여 형성될 수 있다.
도 24를 참조하면, 제1 지지막(218)을 패터닝하여 제1 몰드막(122) 상에 제3 지지막 패턴(220)을 형성한다.
본 발명의 제3 실시예에 있어서, 제1 지지막(218) 상에 제5 포토레지스트 패 턴(도시되지 않음)을 형성하고, 상기 제2 포토레지스트 패턴을 식각 마스크로 이용하여 제1 지지막(218)을 패터닝하여 제3 지지막 패턴(220)을 형성할 수 있다. 이어서, 상기 제5 포토레지스트 패턴을 제1 몰드막(122)으로부터 제거할 수 있다.
도 25는 제3 지지막 패턴을 나타내기 위한 도 24의 평면도이다. 도 24는 도 25의 D-D' 라인을 따라 절단한 단면도이다.
도 25를 참조하면, 본 발명의 제3 실시예에 있어서, 제3 지지막 패턴(220)은 상기 제1 방향과 평행한 방향을 따라 연장하는 라인 형상을 가질 수 있다. 제3 지지막 패턴(220)은 제1 스토리지 전극들이 형성될 영역(131)들 사이를 연장할 수 있다.
구체적으로, 제3 지지막 패턴(220)은 서로 인접한 상기 제1 스토리지 전극들이 형성될 영역(131)들 사이를 상기 제1 방향과 평행한 방향을 따라 연장할 수 있다. 제3 지지막 패턴(220)은 상기 제1 스토리지 전극들이 형성될 영역(131)들의 일부분들과 각각 접할 수 있다.
도 26을 참조하면, 제1 몰드막(122) 상에 제4 몰드막(222)을 형성한다. 제4 몰드막(222)은 평탄화 공정에 의해 평탄한 상부면을 가질 수 있다. 본 발명의 제3 실시예에 있어서, 제1 지지막 패턴(220)의 상부면과 동일한 평면을 갖도록 제4 몰드막(222)의 상부를 제거할 수 있다. 제4 몰드막(222)은 산화물을 포함하는 절연 물질을 이용하여 형성될 수 있다.
도 27을 참조하면, 제4 몰드막(222) 및 제1 몰드막(122)을 패터닝하여 상기 제1 스토리지 전극들이 형성될 영역들을 정의하는 제5 개구부(128)들을 갖는 제4 및 제1 몰드막 패턴들(224, 124)을 형성한다. 제5 개구부(128)들은 콘택 패드(112)들의 상부면들을 노출시킨다.
본 발명의 제3 실시예에 있어서, 제1 몰드막(122) 상에 제1 및 제4 몰드막들(122, 222)에 대한 식각 선택비를 갖는 물질을 사용하여 제3 마스크층(도시되지 않음)을 형성할 수 있다. 상기 제3 마스크층 상에 상기 제1 스토리지 전극들이 형성될 영역을 정의하기 위한 제6 포토레지스트 패턴(도시되지 않음)을 형성할 수 있다. 예를 들면, 상기 제3 마스크층은 폴리실리콘, 질화물 등을 사용하여 형성될 수 있다.
상기 제6 포토레지스트 패턴을 식각 마스크로 이용하여 상기 제3 마스크층을 식각하여 제4 몰드막(222) 상에 상기 제1 스토리지 전극이 형성될 영역을 정의하는 제3 마스크(226)를 형성할 수 있다. 이후, 상기 제6 포토레지스트 패턴은 애싱 및 스트립 공정에 의하여 제거될 수 있다.
이어서, 제3 마스크(226)를 이용하여 제4 몰드막(222) 및 제1 몰드막(122)을 부분적으로 식각하여 콘택 패드(112)들을 노출시키는 제5 개구부(128)들을 갖는 제1 및 제4 몰드막 패턴들(224, 124)을 형성할 수 있다.
도 28을 참조하면, 제5 개구부(128)들을 도전성 물질로 매립하여 다수개의 제1 스토리지 전극(130)들을 형성한다. 상기 도전성 물질의 예로서는, 티타늄 질화물(TiN), 티타늄 질화물(TiN)/폴리실리콘, 티타늄질화물(TiN)/실리콘질화물(SiN)/폴리실리콘, 티타늄질화물(TiN)/텅스텐(W), 티타늄질화물(TiN)/탄탈륨산화물(TaO) 등을 들 수 있다.
본 발명의 제3 실시예에 있어서, 티타늄 질화물(TiN)을 제5 개구부(128) 내에 매립하여 제1 스토리지 전극(130)을 형성할 수 있다. 이와 다르게, 티타늄 질화물(TiN)과 같은 제1 도전성 물질을 제5 개구부(128)의 내부면 상에 균일하게 형성한 후, 실리콘질화물(SiN), 텅스텐(W), 탄탈륨산화물(TaO)과 같은 제2 도전성 물질을 상기 제1 도전성 물질 상에 형성하여 제1 스토리지 전극(130)을 형성할 수 있다.
이와 다르게, 티타늄 질화물(TiN)과 같은 제1 도전성 물질을 제5 개구부(128)의 내부면 상에 균일하게 형성하고, 실리콘질화물(SiN)과 같은 제2 도전성 물질을 상기 제1 도전성 물질 상에 형성할 수 있다. 이어서, 상기 제2 도전성 물질 상에 폴리실리콘과 같은 제3 도전성 물질을 형성하여 제1 스토리지 전극(130)을 형성할 수 있다.
이어서, 제4 몰드막 패턴(224) 상에 형성된 상기 도전성 물질 및 제3 마스크(226)를 제거한다. 상기 도전성 물질 및 제3 마스크(226)는 화학 기계적 연마 공정, 에치 백 공정 등에 의해 제거될 수 있다.
따라서, 상기 도전성 물질은 제1 및 제4 몰드막 패턴들(124, 224)의 제5 개구부(128) 전체를 매립하여 스택형 제1 스토리지 전극(130)을 형성하게 된다.
이어서, 제1 실시예의 도 9 내지 도 17을 참조하여 설명한 바와 같이, 제1 스토리지 전극(130) 상에 제2 스토리지 전극(162)을 형성한 후, 제1 내지 제4 몰드막 패턴들(124, 142, 156, 224)을 제거하여 제1 스토리지 전극(130)들을 지지하는 제3 지지막 패턴(220) 및 제2 스토리지 전극(162)들을 지지하는 제4 지지막 패 턴(152)을 형성한다.
제4 실시예
도 29는 본 발명의 제4 실시예에 따른 커패시터의 스토리지 전극을 나타내는 평면도이다.
본 실시예에 따른 커패시터는 스토리지 전극들의 배열 및 지지막 패턴의 형상을 제외하고는 도 1의 실시예의 커패시터(190)와 실질적으로 동일한 구성요소들을 포함한다. 따라서, 동일한 구성요소들에 대해서는 동일한 참조부호들로 나타내고, 또한 동일한 구성요소들에 대한 반복 설명은 생략한다.
도 29를 참조하면, 본 발명의 제4 실시예에 따른 커패시터는 다수개의 제1 스토리지 전극들 및 다수개의 제2 스토리지 전극(162)들을 갖는 스토리지 전극들 및 상기 스토리지 전극들을 지지하는 제5 지지막 패턴(230)을 포함할 수 있다.
제2 스토리지 전극(162)은 상기 제1 스토리지 전극 상에 적층될 수 있다. 따라서, 제2 스토리지 전극(162)들은 상기 제1 스토리지 전극들과 동일한 배열을 가질 수 있다.
제2 스토리지 전극(162)들은 제1 방향과 평행한 라인들을 따라 규칙적으로 배열될 수 있다. 제2 스토리지 전극(162)들은 상기 제1 방향과 다른 제2 방향과 평행한 라인들을 따라 규칙적으로 배열될 수 있다. 예를 들면, 상기 제1 방향은 상기 제2 방향과 직교할 수 있다.
제2 스토리지 전극(162)들은 제1 그룹의 제2 스토리지 전극(167)들과 제2 그 룹의 제2 스토리지 전극(169)들을 포함할 수 있다. 제1 그룹의 제2 스토리지 전극(167)들은 상기 제1 방향과 평행하고 서로 인접한 제1 및 제2 라인들을 따라 일정한 간격으로 배열될 수 있다. 제2 그룹의 제2 스토리지 전극(169)들은 상기 제1 방향과 평행하고 서로 인접한 제3 및 제4 라인들을 따라 일정한 간격으로 배열될 수 있다.
본 발명의 제4 실시예에 있어서, 상기 제1 라인을 따라 배열된 제1 그룹의 제2 스토리지 전극(167)들은 상기 제2 라인을 따라 배열된 제1 그룹의 스토리지 전극(167)들과 서로 교대로 배열될 수 있다.
따라서, 상기 제1 및 제2 라인들을 따라 배열된 제1 그룹의 제2 스토리지 전극(167)들은 지그재그 형상으로 배열될 수 있다. 또한, 상기 제3 및 제4 라인들을 따라 배열된 제2 그룹의 제2 스토리지 전극(169)들은 지그재그 형상으로 배열될 수 있다.
본 발명의 제4 실시예에 있어서, 제5 지지막 패턴(230)은 상기 제1 방향과 평행한 방향을 따라 서로 인접한 제1 그룹의 제2 스토리지 전극(167)들 사이를 연장할 수 있다. 제5 지지막 패턴(230)은 제1 그룹의 제2 스토리지 전극(167)들의 외주면들과 접촉할 수 있다.
도 29에 도시된 바와 같이, 제5 지지막 패턴(230)이 제2 스토리지 전극(162)의 외주면과 접촉하는 면적은 도 3의 지지막 패턴(152)보다 더 클 수 있다. 제5 지지막 패턴(230)은 제2 스토리지 전극(162)과 보다 더 넓은 면적과 접촉할 수 있다. 따라서, 제5 지지막 패턴(230)은 높은 스택 구조의 제2 스토리지 전극(162)들을 더 욱 더 견고히 지지할 수 있게 된다.
상술한 바와 같이, 본 발명의 실시예들에 따른 커패시터는 서로 다른 형태의 적층된 제1 및 제2 스토리지 전극들을 갖는 스토리지 전극을 포함할 수 있다. 지지막 패턴은 상기 제2 스토리지 전극들 사이를 연장하며 상기 제2 스토리지 전극들의 외주면들과 접촉할 수 있다.
따라서, 상기 지지막 패턴은 높은 스택 구조의 제2 스토리지 전극들이 기울어지거나 구부러지는 것을 방지할 수 있다. 또한, 상기 커패시터의 스토리지 전극은 높은 스택 구조를 갖게 확장된 표면적에 따른 향상된 커패시턴스를 제공하고, 상기 지지막 패턴은 단순한 패터닝 공정에 의해 형성되므로, 공정 단순화를 도모할 수 있게 된다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
도 1은 본 발명의 제1 실시예에 따른 커패시터를 나타내는 단면도이다.
도 2는 도 1의 커패시터의 스토리지 전극을 나타내는 사시도이다.
도 3은 도 2의 평면도이다.
도 4 내지 도 17은 도 1의 커패시터를 제조하는 방법을 나타내는 도면들이다.
도 18은 본 발명의 제2 실시예에 따른 커패시터의 스토리지 전극을 나타내는 사시도이다.
도 19는 도 18의 평면도이다.
도 20은 도 18의 지지막 패턴을 형성하는 방법을 나타내는 평면도이다.
도 21은 본 발명의 제3 실시예에 따른 커패시터의 스토리지 전극을 나타내는 사시도이다.
도 22는 도 21의 측면도이다.
도 23 내지 도 28은 도 21의 제3 지지막 패턴을 형성하는 방법을 나타내는 도면들이다.
도 29는 본 발명의 제4 실시예에 따른 커패시터의 스토리지 전극을 나타내는 평면도이다.
<도면의 주요부분에 대한 부호의 설명>
100 : 기판 110 : 층간 절연막
112 : 콘택 패드 130 : 제1 스토리지 전극
152 : 지지막 패턴 162 : 제2 스토리지 전극
164 : 스토리지 전극 180 : 유전막
182 : 플레이트 전극 190 : 커패시터

Claims (19)

  1. 다수개의 콘택 패드들이 형성된 기판;
    상기 콘택 패드들과 각각 전기적으로 연결되며, 제1 방향과 평행한 라인들을 따라 배열된 다수개의 제1 스토리지 전극들;
    상기 제1 스토리지 전극들 상에 각각 적층된 다수개의 제2 스토리지 전극들;
    서로 인접한 상기 제2 스토리지 전극들 사이를 상기 제1 방향과 평행한 방향을 따라 연장하며, 상기 인접한 제2 스토리지 전극들과 접촉하여 지지하는 제1 지지막 패턴;
    상기 제1 및 제2 스토리지 전극들 상에 형성된 유전막; 및
    상기 유전막 상에 형성된 플레이트 전극을 포함하는 커패시터.
  2. 제 1 항에 있어서, 서로 인접한 상기 제2 스토리지 전극들 사이를 상기 제1 방향과 다른 제2 방향을 따라 연장하며, 상기 인접한 제2 스토리지 전극들과 접촉하여 지지하는 제2 지지막 패턴을 더 포함하는 것을 특징으로 하는 커패시터.
  3. 제 2 항에 있어서, 상기 제1 지지막 패턴과 상기 제2 지지막 패턴은 서로 교차하는 것을 특징으로 하는 커패시터.
  4. 제 1 항에 있어서, 서로 인접한 상기 제1 스토리지 전극들 사이를 연장하며, 상기 인접하는 제1 스토리지 전극들과 접촉하여 지지하는 제3 지지막 패턴을 더 포함하는 것을 특징으로 하는 커패시터.
  5. 제 4 항에 있어서, 상기 제3 지지막 패턴은 상기 제1 방향을 따라 연장하는 것을 특징으로 하는 커패시터.
  6. 제 4 항에 있어서, 상기 제3 지지막 패턴은 상기 제1 방향과 다른 제2 방향을 따라 연장하는 것을 특징으로 하는 커패시터.
  7. 제 1 항에 있어서, 상기 제1 스토리지 전극은 스택형 스토리지 전극이고, 상기 제2 스토리지 전극은 실린더형 스토리지 전극인 것을 특징으로 하는 커패시터.
  8. 제 7 항에 있어서, 상기 제1 스토리지 전극은 티타늄질화물(TiN), 티타늄 질화물(TiN)/폴리실리콘, 티타늄질화물(TiN)/실리콘질화물(SiN)/폴리실리콘, 티타늄질화물(TiN)/텅스텐(W) 또는 티타늄질화물(TiN)/탄탈륨산화물(TaO)을 포함하는 것을 특징으로 커패시터.
  9. 기판 상에 다수개의 콘택 패드들을 형성하는 단계;
    상기 기판 상에 상기 콘택 패드들과 전기적으로 연결되며 제1 방향과 평행한 라인들을 따라 배열된 다수개의 제1 스토리지 전극들을 형성하는 단계;
    상기 제1 스토리지 전극들이 형성된 기판 상에 제1 몰드막 및 제1 지지막을 형성하는 단계;
    상기 제1 지지막 및 상기 제1 몰드막을 순차적으로 식각하여 상기 제1 스토리지 전극들을 노출시키는 제1 개구부들을 형성하는 단계;
    상기 제1 개구부들의 내부면들 상에 제1 도전성 물질을 형성하여 상기 제1 스토리지 전극들 상에 제2 스토리지 전극들을 형성하는 단계;
    상기 제1 지지막을 패터닝하여 서로 인접한 상기 제2 스토리지 전극들 사이를 상기 제1 방향과 평행한 방향을 따라 연장하며 상기 인접한 제2 스토리지 전극들과 접촉하여 지지하는 제1 지지막 패턴을 형성하는 단계;
    상기 제1 및 제2 스토리지 전극들 상에 유전막을 형성하는 단계; 및
    상기 유전막 상에 플레이트 전극을 형성하는 단계를 포함하는 커패시터의 제조 방법.
  10. 제 9 항에 있어서, 상기 제1 개구부들이 형성된 제1 지지막을 패터닝하여 서로 인접한 상기 제2 스토리지 전극들 사이를 상기 제1 방향과 다른 제2 방향을 따라 연장하며 상기 인접한 제2 스토리지 전극들과 접촉하여 지지하는 제2 지지막 패턴을 형성하는 단계를 더 포함하는 것을 특징으로 하는 커패시터의 제조 방법.
  11. 제 10 항에 있어서, 상기 제1 지지막 패턴과 상기 제2 지지막 패턴은 서로 교차하는 것을 특징으로 하는 커패시터의 제조 방법.
  12. 제 9 항에 있어서, 상기 제1 스토리지 전극들을 형성하는 단계는
    상기 콘택 패드들이 형성된 기판 상에 제2 몰드막 및 제2 지지막을 형성하는 단계;
    상기 제2 지지막 및 상기 제2 몰드막을 순차적으로 식각하여 상기 콘택 패드들을 노출시키며 상기 제1 방향과 평행한 라인들을 따라 배열된 제2 개구부들을 형성하는 단계;
    상기 제2 개구부들의 내부면들 상에 제2 도전성 물질을 형성하여 상기 제1 스토리지 전극들을 형성하는 단계; 및
    상기 제2 개구부들이 형성된 제2 지지막을 패터닝하여 서로 인접한 상기 제1 스토리지 전극들 사이를 연장하며 상기 인접한 제1 스토리지 전극들과 접촉하여 지지하는 제3 지지막 패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 커패시터의 제조 방법.
  13. 제 12 항에 있어서, 상기 제3 지지막 패턴은 상기 제1 방향을 따라 연장하는 것을 특징으로 하는 커패시터의 제조 방법.
  14. 제 12 항에 있어서, 상기 제3 지지막 패턴은 상기 제1 방향과 다른 제2 방향을 따라 연장하는 것을 특징으로 하는 커패시터의 제조 방법.
  15. 제 12 항에 있어서, 상기 제1 스토리지 전극들을 형성하는 단계는 상기 제2 도전성 물질로 상기 제2 개구부들을 매립하는 단계를 포함하는 것을 특징으로 하는 커패시터의 제조 방법.
  16. 제 12 항에 있어서, 상기 제2 도전성 물질은 티타늄질화물(TiN), 티타늄 질화물(TiN)/폴리실리콘, 티타늄질화물(TiN)/실리콘질화물(SiN)/폴리실리콘, 티타늄질화물(TiN)/텅스텐(W) 또는 티타늄질화물(TiN)/탄탈륨산화물(TaO)을 포함하는 것을 특징으로 커패시터의 제조 방법.
  17. 제 12 항에 있어서, 상기 유전막을 형성하는 단계 이전에, 상기 제1 및 제2 몰드막들을 제거하는 단계를 더 포함하는 것을 특징으로 하는 커패시터의 제조 방법.
  18. 제 9 항에 있어서, 상기 제1 지지막 패턴을 형성하는 단계는
    상기 제1 개구부들을 매립하는 희생막 패턴을 형성하는 단계;
    상기 제1 지지막 상에 상기 제1 지지막 패턴이 형성되는 영역을 정의하는 포토레지스트 패턴을 형성하는 단계; 및
    상기 포토레지스트 패턴을 식각 마스크로 이용하여 상기 제1 몰드막 상에 상기 제1 지지막 패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 커패시터의 제조 방법.
  19. 제 9 항에 있어서, 상기 제1 지지막은 실리콘질화물(SiN), 실리콘탄화질화물(SiCN), 탄탈륨산화물(TaO) 및 티타늄산화물(TiO2)로 구성된 그룹으로부터 선택된 적어도 하나를 포함하는 것을 특징으로 하는 커패시터의 제조 방법.
KR1020080120358A 2008-12-01 2008-12-01 커패시터 및 이의 제조 방법 Active KR101524510B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020080120358A KR101524510B1 (ko) 2008-12-01 2008-12-01 커패시터 및 이의 제조 방법
US12/628,598 US8339765B2 (en) 2008-12-01 2009-12-01 Capacitor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080120358A KR101524510B1 (ko) 2008-12-01 2008-12-01 커패시터 및 이의 제조 방법

Publications (2)

Publication Number Publication Date
KR20100061974A true KR20100061974A (ko) 2010-06-10
KR101524510B1 KR101524510B1 (ko) 2015-06-02

Family

ID=42222618

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080120358A Active KR101524510B1 (ko) 2008-12-01 2008-12-01 커패시터 및 이의 제조 방법

Country Status (2)

Country Link
US (1) US8339765B2 (ko)
KR (1) KR101524510B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130008691A (ko) * 2011-07-13 2013-01-23 삼성전자주식회사 반도체 장치 및 그 제조 방법

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100929642B1 (ko) * 2008-02-20 2009-12-03 주식회사 하이닉스반도체 반도체 소자 및 그의 제조방법
TWI501380B (zh) * 2010-01-29 2015-09-21 Nat Chip Implementation Ct Nat Applied Res Lab 多基板晶片模組堆疊之三維系統晶片結構
US20120236467A1 (en) * 2011-03-16 2012-09-20 Vanderbilt University, Center For Technology Transfer And Commercialization Ultracapacitor, methods of manufacturing and applications of the same
KR102449613B1 (ko) 2016-01-06 2022-10-04 삼성전자주식회사 커패시터
KR102664275B1 (ko) 2019-03-29 2024-05-09 에스케이하이닉스 주식회사 반도체장치 및 그 제조 방법
CN113594366B (zh) * 2021-07-09 2024-02-09 长鑫存储技术有限公司 电容器的形成方法及半导体器件

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040042930A (ko) * 2002-11-14 2004-05-22 삼성전자주식회사 커패시터를 갖는 반도체 소자 및 그 형성방법
KR20040052326A (ko) 2002-12-16 2004-06-23 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조방법
KR100532420B1 (ko) 2003-02-08 2005-11-30 삼성전자주식회사 디램 셀 커패시터 제조 방법
KR100555564B1 (ko) * 2004-03-31 2006-03-03 삼성전자주식회사 스퀘어형 스토리지 전극을 채용하는 반도체 소자 및 그제조 방법
KR20060007727A (ko) * 2004-07-21 2006-01-26 삼성전자주식회사 스토리지 노드 전극들 사이에 배치된 절연성 지지바를구비하는 반도체소자 제조방법 및 그에 의해 제조된반도체소자
KR100655751B1 (ko) * 2004-10-01 2006-12-11 삼성전자주식회사 반도체 장치의 제조 방법
JP4446179B2 (ja) 2005-02-02 2010-04-07 エルピーダメモリ株式会社 半導体装置の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130008691A (ko) * 2011-07-13 2013-01-23 삼성전자주식회사 반도체 장치 및 그 제조 방법
US9054226B2 (en) 2011-07-13 2015-06-09 Samsung Electronics Co., Ltd. Semiconductor devices and methods of manufacturing the same
US9276058B2 (en) 2011-07-13 2016-03-01 Samsung Electronics Co., Ltd. Methods of manufacturing semiconductor devices

Also Published As

Publication number Publication date
US8339765B2 (en) 2012-12-25
KR101524510B1 (ko) 2015-06-02
US20100134950A1 (en) 2010-06-03

Similar Documents

Publication Publication Date Title
JP4980550B2 (ja) 円筒型キャパシタを含む半導体素子の製造方法
US20080186648A1 (en) Methods of fabricating integrated circuit devices including capacitors having high-aspect ratio support patterns and related devices
KR101524510B1 (ko) 커패시터 및 이의 제조 방법
TWI571915B (zh) 電容器下電極之製造方法及半導體裝置
KR101723986B1 (ko) 반도체 장치 및 그 제조 방법
KR20100086795A (ko) 반도체 소자 및 그 제조 방법
KR101536324B1 (ko) 절연막 패턴 형성 방법
KR100960933B1 (ko) 반도체 소자 및 그의 제조방법
CN112563238A (zh) 半导体装置
KR20100104287A (ko) 반도체 소자 및 그 제조 방법
KR101051159B1 (ko) 반도체 소자의 형성 방법
KR20090110692A (ko) 반도체 소자 및 그의 제조 방법
KR20060007727A (ko) 스토리지 노드 전극들 사이에 배치된 절연성 지지바를구비하는 반도체소자 제조방법 및 그에 의해 제조된반도체소자
US20210391338A1 (en) Semiconductor memory device with guard pillar and manufacturing method thereof
KR20100135095A (ko) 반도체 소자의 커패시터 형성 방법
KR20080000843A (ko) 반도체 소자의 제조 방법
KR20080065123A (ko) 반도체 장치 및 그 형성 방법
WO2014136743A1 (ja) 半導体装置およびその製造方法
KR20110071355A (ko) 반도체 소자 및 그의 형성 방법
US6200845B1 (en) Method of forming a storage capacitor
KR100549011B1 (ko) 스토리지 노드 전극을 갖는 반도체소자 및 그 제조방법
JP2008277434A (ja) 半導体装置及びその製造方法
CN114678361A (zh) 一种半导体器件及其制造方法
KR100466982B1 (ko) 캐패시터를 갖는 반도체 장치 및 그 제조방법
KR20060004508A (ko) 커패시터 제조 방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20081201

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20131108

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20081201

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20141113

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20150514

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20150526

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20150526

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20180430

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20180430

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20190429

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20190429

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20200429

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20210428

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20230426

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20240424

Start annual number: 10

End annual number: 10