[go: up one dir, main page]

KR20090119702A - 좌표 검출 장치 - Google Patents

좌표 검출 장치 Download PDF

Info

Publication number
KR20090119702A
KR20090119702A KR1020090040468A KR20090040468A KR20090119702A KR 20090119702 A KR20090119702 A KR 20090119702A KR 1020090040468 A KR1020090040468 A KR 1020090040468A KR 20090040468 A KR20090040468 A KR 20090040468A KR 20090119702 A KR20090119702 A KR 20090119702A
Authority
KR
South Korea
Prior art keywords
resistive film
region
common electrode
substrate
coordinate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1020090040468A
Other languages
English (en)
Other versions
KR101077674B1 (ko
Inventor
고이치 곤도
Original Assignee
후지쯔 콤포넌트 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쯔 콤포넌트 가부시끼가이샤 filed Critical 후지쯔 콤포넌트 가부시끼가이샤
Publication of KR20090119702A publication Critical patent/KR20090119702A/ko
Application granted granted Critical
Publication of KR101077674B1 publication Critical patent/KR101077674B1/ko
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/045—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means using resistive elements, e.g. a single continuous surface or two parallel surfaces put in contact
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/033—Pointing devices displaced or positioned by the user, e.g. mice, trackballs, pens or joysticks; Accessories therefor
    • G06F3/0354—Pointing devices displaced or positioned by the user, e.g. mice, trackballs, pens or joysticks; Accessories therefor with detection of 2D relative movements between the device, or an operating part thereof, and a plane or surface, e.g. 2D mice, trackballs, pens or pucks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Position Input By Displaying (AREA)

Abstract

본 발명은, 검출 정밀도가 높은 좌표 검출 장치를 제공한다.
기판 상에 형성된 저항막과, 저항막에 전압을 인가하는 공통 전극을 구비하며, 공통 전극으로부터 저항막에 전위를 공급함으로써, 저항막에 전위 분포를 발생시키고, 저항막의 접촉 위치의 전위를 검출함으로써, 저항막의 접촉 위치 좌표를 검출하는 좌표 검출 장치로서, 기판은 사각형상의 절연체에 의해 구성되어 있고, 기판의 가장자리를 따라, 저항막의 소정 영역을 제거한 제1 저항막 제거 영역 상에 상기 공통 전극이 마련되어 있으며, 기판의 모서리에 있어서 공통 전극의 내측에, L자형의 제2 저항막 제거 영역이 마련되어 있는 것을 특징으로 하는 좌표 검출 장치를 제공함으로써 상기 과제를 해결한다.

Description

좌표 검출 장치{COORDINATE DETECTING DEVICE}
본 발명은 좌표 검출 장치에 관한 것이다.
예컨대, 컴퓨터 시스템의 입력 디바이스로서, 터치 패널이 있다. 터치 패널은, 디스플레이 상에 탑재되어, 디스플레이 상의 좌표 위치를 검출하고, 좌표 위치에 따른 검출 신호를 취득할 수 있다. 직접 입력을 가능하게 하여, 간단하면서, 직감적인 입력이 가능해지는 것이다.
터치 패널에는, 저항막 방식, 광학 방식, 용량 결합 방식 등 여러 가지 방식이 제안되어 있다. 터치 패널로서는, 구조가 심플하고, 제어계도 간단한 저항막 방식의 것이 일반적이다. 저저항 방식의 터치 패널에는, 저항막 상에의 전극 배치의 방법에 따라 4선식, 5선식, 8선식 등이 있다.
이 중, 5선식의 터치 패널은, 4선식이나 8선식의 저항막 방식의 터치 패널과 비교해 보면, 조작면측에 배치되는 상부 기판의 도전막은, 단순히 전위 판독 전용으로 되어있기 때문에, 4선식이나 8선식의 결점인 엣지 슬라이드의 문제가 없다. 이 때문에, 가혹한 사용 환경이나 장기간에 걸치는 내구년수가 요구되는 시장에서 사용되고 있다.
도 12에 5선식 저항막 방식 터치 패널의 구성도를 도시한다. 5선식 저항막 방식 터치 패널(1)은, 상부 기판(11)과 하부 기판(12)으로 구성되어 있다. 하부 기판(12)에는, 유리 기판(21) 상에 투명 저항막(22)이 일면에 형성되어 있고, 투명 저항막(22) 상에 X축 좌표 검출용 전극(23, 24) 및 Y축 좌표 검출용 전극(25, 26)이 형성되어 있다. 상부 기판(11)에는, 필름 기판(31) 상에 투명 저항막(32)이 형성되어 있고, 투명 저항막(32) 상에 좌표 검출용 전극(33)이 형성되어 있다.
먼저, X축 좌표 검출용 전극(23, 24)에 전압을 인가함으로써, 하부 기판(12)에 있어서 투명 저항막(22)의 X축 방향으로 전위 분포가 발생한다. 이때, 하부 기판(12)의 투명 저항막(22)에 있어서 전위를 검출함으로써, 상부 기판(11)의 하부 기판(12)에 대한 접촉 위치의 X좌표를 검출하는 것이 가능해진다. 다음으로, Y축 좌표 검출용 전극(25, 26)에 전압을 인가함으로써, 하부 기판(12)에 있어서의 투명 저항막(22)의 Y축 방향으로 전위 분포가 발생한다. 이때, 하부 기판(12)의 투명 저항막(22)에 있어서 전위를 검출함으로써, 상부 기판(11)의 하부 기판(12)에 대한 접촉 위치의 Y좌표를 검출할 수 있다.
이때, 이 종류의 터치 패널에서는, 하부 기판(12)의 투명 저항막(22)에 있어서, 어떻게 균일하게 전위 분포를 발생시킬지가 이슈로 되어 있다. 하부 기판(12)의 투명 저항막(22)에 대한 전위 분포를 균일하게 하기 위해, 특허 문헌 1에서는, 전위 분포 보정 패턴을 주변에 복수 단(段)에 걸쳐 마련하는 방법이 개시되어 있다.
또한, 특허 문헌 2에서는, 입력면의 주위를 둘러싸도록 공통 전극을 마련하 는 방법이 개시되어 있으며, 특허 문헌 3에서는, 투명 저항막 상에 마련된 절연막에 개구부를 형성하고, 그 부분으로부터 전위를 공급하는 방법이 개시되어 있다.
[특허 문헌 1] 일본 특허 공개 평성 제10-83251호 공보
[특허 문헌 2] 일본 특허 공개 제2001-125724호 공보
[특허 문헌 3] 일본 특허 공개 제2007-25904호 공보
좌표 입력 장치에는, 탑재 장치 등의 소형화 등으로 인해 사이즈 축소가 요구되고 있다. 그러나, 특허 문헌 1에 기재되어 있는 좌표 입력 장치는, 전위 분포 패턴을 주변에 복수 단에 걸쳐 마련할 필요가 있기 때문에, 사이즈 축소가 곤란했다.
또한, 특허 문헌 2에 기재되어 있는 입력면의 주위를 둘러싸도록 공통 전극을 마련하는 방법에서는, 투명 저항막과 패턴 저항의 저항비를 크게 취하지 않으면 투명 저항막의 전위 분포가 흐트러지는 등의 문제점이 있었다.
또한, 특허 문헌 3에 기재되어 있는 형성된 절연막에 개구부를 마련하는 방법에서는, 상기한 2가지 문제점을 해결할 수 있지만, 제조 프로세스가 복잡해지고, 특히 재료나 제조 상의 저항치의 변동에 의해, 제품 성능의 수율을 저하시키는 요인이 되는 경우가 있었다.
본 발명은 상기한 점을 감안하여 이루어진 것으로, 사이즈 축소가 가능하여, 좌표 위치의 검출 정밀도를 향상시키는 것이 가능한 좌표 검출 장치를 제공하는 것을 목적으로 하는 것이다.
본 발명은, 기판 상에 형성된 저항막과, 상기 저항막에 전압을 인가하는 공통 전극을 구비하며, 상기 공통 전극으로부터 상기 저항막에 전위를 공급함으로써, 상기 저항막에 전위 분포를 발생시키고, 상기 저항막의 접촉 위치의 전위를 검출함 으로써, 상기 저항막의 접촉 위치 좌표를 검출하는 좌표 검출 장치로서, 상기 기판은 사각형상의 절연체에 의해 구성되어 있고, 상기 기판의 가장자리를 따라, 상기 저항막의 소정 영역을 제거한 제1 저항막 제거 영역 상에 상기 공통 전극이 마련되고 있으며, 상기 기판의 모서리에 있어서 공통 전극의 내측에, L자형의 제2 저항막 제거 영역이 마련되어 있는 것을 특징으로 한다.
또한, 본 발명은, 기판 상에 형성된 저항막과, 상기 저항막에 전압을 인가하는 공통 전극을 구비하며, 상기 공통 전극으로부터 상기 저항막에 전위를 공급함으로써, 상기 저항막에 전위 분포를 발생시키고, 상기 저항막의 접촉 위치의 전위를 검출함으로써, 상기 저항막의 접촉 위치 좌표를 검출하는 좌표 검출 장치로서, 상기 기판은 사각형상의 절연체에 의해 구성되어 있고, 상기 저항막의 소정 영역을 제거한 제1 저항막 제거 영역이, 상기 공통 전극에 둘러싸인 영역의 내측에, 상기 공통 전극을 따라 형성되어 있고, 상기 공통 전극의 단과, 상기 저항막 제거 영역의 단의 간격이, 0 ㎜ 이상, 5 ㎜ 이하이며, 상기 기판의 모서리에 있어서 공통 전극의 내측에, L자형의 제2 저항막 제거 영역이 마련되어 있는 것을 특징으로 한다.
또한, 본 발명은, 상기 공통 전극 상의 소정 영역에 컨택트 홀이 형성된 절연막이, 상기 공통 전극 상에 형성되어 있고, 상기 컨택트 홀에 도전 재료를 매립함으로써, 상기 공통 전극을 통해 상기 저항막에 전압을 인가하기 위한 구동 전압 인가부가 형성되어 있는 것을 특징으로 한다.
또한, 본 발명은, 상기 저항막은, 가시 영역에서 투명한 재료로 구성되어 있고, 상기 제2 저항막 제거 영역은, 상기 저항막에 발광 파장이 적외선 영역 또는 자외선 영역인 레이저광을 조사(照射)하는 것에 의해 형성되는 것을 특징으로 한다.
또한, 본 발명은, 상기 제1 저항막 제거 영역은, 상기 제1 저항막 제거 영역의 주위의 저항막을 제거한 부분과, 상기 부분의 내측에 형성되는 저항막 잔존부에 의해 형성되는 것이고, 상기 저항막 잔존부는, 상기 저항막과는 전기적으로 절연된 구조인 것을 특징으로 한다.
또한, 본 발명은, 층간 절연막을 개재하여 상기 공통 전극에 적층된 배선을 갖고 있는 것을 특징으로 한다.
또한, 본 발명은, 저항막 방식 또는 정전 용량 방식의 좌표 위치를 검출하는 좌표 위치 수단을 구비한 것을 특징으로 한다.
본 발명에 따르면, 공통 전극으로부터 접속되는 투명 저항막의 일부를 제거함으로써, 투명 저항막에 전위를 공급하는 전위 공급부를 부분적으로 형성하는 것이나, 공급된 전위의 분포를 변화시키는 것이 가능하다. 이에 따라, 투명 저항막 상에 있어서 전위의 분포가 균일하게 되도록 설정하는 것이 가능해지고, 좌표 위치의 검출 정밀도를 향상시키는 것이 가능해진다.
다음으로, 본 발명을 실시하기 위한 가장 바람직한 형태에 대해, 이하에 설명한다.
[제1 실시형태]
본 발명에 따른 제1 실시형태에 대해 설명한다. 본 실시형태는 좌표 검출 장치에 관한 것이다.
(시스템 구성)
도 1은 본 실시형태에 따른 좌표 검출 장치에서의 시스템의 구성을 도시한다. 본 실시형태에서는, 좌표 입력 시스템(100)으로서, 소위 5선식 아날로그 저항막 방식의 터치 패널에 대해 설명한다. 본 실시형태에서의 좌표 입력 시스템(100)은, 패널부(111)와 인터페이스 보드(112)로 구성되어 있다.
패널부(111)는, 하부 기판(121), 상부 기판(122), 스페이서(123), FPC 케이블(124)로 구성되어 있다. 하부 기판(121)과 상부 기판(122)은 스페이서(123)를 사이에 두고서 접착되어 있다. 스페이서(123)는, 절연성의 양면 테이프 등으로 구성되고, 하부 기판(121)과 상부 기판(122) 사이에 소정 간극을 갖게 하면서, 하부 기판(121)과 상부 기판(122)을 접착한다. 또한, FPC 케이블(124)은, 플렉시블 프린트 기판 상에 제1∼제5 배선을 형성한 구성으로 되어 있고, 하부 기판(121)에, 예컨대 이방성 도전막 등을 열압착함으로써 접속되어 있다.
(하부 기판(121))
다음으로, 하부 기판(121)의 구성을 도 2에 기초하여 설명한다. 도 2의 (A)는 하부 기판(121)의 평면도이고, 도 2의 (B)는 선 A-A에서 절단한 단면도이며, 도 2의 (C)는 선 B-B에서 절단한 단면도이고, 도 2의 (D)는 선 C-C에서 절단한 단면도이며, 도 2의 (E)는 선 D-D에서 절단한 단면도이다.
하부 기판(121)은, 유리 기판(131), 투명 저항막(132), 저항막 제거 영 역(133), 공통 전극(134), 제1 절연막(135), 배선(136), 제2 절연막(137)으로 구성되어 있다. 유리 기판(131)에는, 투명 저항막(132)이 거의 전체면에 걸쳐 형성되어 있다. 투명 저항막(132)으로서는, 예컨대 ITO(인듐 주석 산화물) 등을 진공 증착 등의 수법에 의해 형성한 것이며, 가시 영역의 광을 투과시키고, 소정 저항을 갖는 막이다. 또한, 본 실시형태에서는, 저항막 제거 영역(133)에 있어서의 투명 저항막(132)의 전부를 제거한 구성이 아니라, 저항막 제거 영역(133)의 주위의 투명 저항막(132)을 제거함으로써, 저항막 제거 영역(133)에 잔존하는 저항막과, 저항막 제거 영역(133)의 외측에 있는 투명 저항막(132)을 전기적으로 절연한 구성의 것이다. 이와 같이, 저항막 제거 영역(133) 내의 투명 저항막과, 이 저항막 제거 영역(133) 이외의 투명 저항막(132)을 절연함으로써, 저항막 제거 영역(133) 내의 투명 저항막을 전부 제거한 경우와 동일한 효과를 얻을 수 있는 것으로, 제거하는 투명 저항막(132)이 적기 때문에 작업 처리량이 향상된다.
(저항막 제거 영역(133))
제1 저항막 제거 영역인 저항막 제거 영역(133)은, 유리 기판(131)의 둘레 가장자리부로서, 공통 전극(134)이 형성되는 영역에 마련되어 있다. 구체적으로는, 투명 저항막(132)에 있어서 저항막 제거 영역(133)이 형성된 것 위에, 공통 전극(134)이 형성되어 있다. 이에 따라, 인접하는 저항막 제거 영역(133) 사이의 투명 저항막(132)과 공통 전극(134)이 접속되어, 전위 공급 영역이 형성된다. 본 실시형태에서는, 도 3의 (a)에 도시하는 바와 같이, 서로 인접하는 저항막 제거 영역(133) 사이의 간격(W), 즉 후술하는 바와 같이, 이 사이에 형성되는 전위 공급 영역의 폭은 동일 폭으로 형성되어 있고, 패널부(121)에 있어서의 제1 변(171-1), 제2 변(171-2), 제3 변(171-3), 제4 변(171-4)의 양단 주변에 있어서는, 형성되는 저항막 제거 영역(133)의 피치가 넓고, 중심부에 근접함에 따라 좁아지도록 형성되어 있다. 구체적으로는, 양단으로부터 중심부를 향해서, 저항막 제거 영역(133)의 피치 P1, P2, P3, P4…가 (P1> P2> P3> P4…)로 되도록 형성되어 있다.
(L자형 저항막 제거 영역(233))
제2 저항막 제거 영역인 L자형 저항막 제거 영역(233)은, 저항막 제거 영역(133)의 내측으로서, 네 변의 공통 전극(134)에 의해 형성되는 네 모서리에 대응하여, 네 모서리에 L자형으로 형성된다. 이러한 L자형 저항막 제거 영역(233)을 형성하는 이유에 대해 도 4에 기초하여 간단히 설명한다.
L자형 저항막 제거 영역(233)을 형성하지 않는 경우에는, 저항막 제거 영역(133)만이 형성되지만, 이 경우 네 변의 공통 전극(134)에 의해 형성되는 네 모서리에서는 전위 분포가 불균일하게 되기 쉽다.
도 4의 (a)에 도시하는 바와 같이, 네 모서리에 있어서, 저항막 제거 영역(133)끼리가 접하고 있는 경우에는, 네 모서리에 있어서 공통 전극(134)으로부터는 전위가 공급되지 않기 때문에, 전위 분포는 D1과 같이 되고, 전위 분포는 모서리가 모따기된 형상의 불균일한 전위 분포로 되어 버린다.
또한, 도 4의 (b)에 도시하는 바와 같이, 네 모서리에 있어서, 저항막 제거 영역(133)끼리가 떨어져 있는 경우에는, 네 모서리에 있어서 공통 전극(134)으로부터는 전위가 공급되기 때문에, 전위 분포는 D2와 같이 되고, 전위 분포는 네 모서 리로 신장된 형상의 불균일한 전위 분포가 되어 버린다.
본 실시형태에서는, 도 4의 (c)에 도시하는 바와 같이, 네 모서리에 있어서 저항막 제거 영역(133)끼리가 떨어져 형성되고, 그 내측의 저항막(132)을 L자형으로 제거한 L자형 저항막 제거 영역(233)을 형성함으로써, 전위 분포는 D3과 같이 되어, 모서리가 모따기된 형상으로 되는 일이 없고, 이상(理想)에 가까운 균일한 전위 분포가 된다.
본 실시형태서의 좌표 검출 장치의 하부 기판(121)에는, 이러한 L자형 저항막 제거 영역(233)이 형성되어 있다. 또한, 이 L자형 저항막 제거 영역(233)은, 저항막 제거 영역(133)과 동시에 형성되기 때문에, 제조 상의 부하는 거의 없다.
(전위 공급 영역)
전위 공급 영역은, 서로 인접하는 저항막 제거 영역(133) 사이에 있어서의 투명 저항막(132)과 공통 전극(134)의 접촉 영역에 형성된다. 구체적으로, 도 3의 (b)에 기초하여 설명하면, 본 실시형태에 있어서, 패널부(121)에 있어서의 제1 변(171-1), 제2 변(171-2), 제3 변(171-3), 제4 변(171-4)의 양단 주변에 있어서는, 전위 공급 영역은 넓은 피치로 형성되고, 중앙부에서는 좁은 피치로 형성되어 있다. 이러한 구성으로 함으로써, 전위 분포가 크고 내부에 왜곡이 일어나기 쉬운 부위인 제1 변(171-1), 제2 변(171-2), 제3 변(171-3), 제4 변(171-4)에 있어서의 전위 분포의 왜곡을 저감하여, 투명 저항막(132)에서의 전위 분포를 균일하게 할 수 있다. 이에 따라, 정확한 좌표 위치 검출을 행하는 것이 가능해진다.
또한, 전위 공급 영역에서의 형상은, 도 3의 (b)에 도시하는 형상에 한정되 지 않으며, 투명 저항막(132)의 일부를 제거함으로써, 투명 저항막(132)과 공통 전극(134)의 접촉 면적이 패널부(121)의 제1 변(171-1), 제2 변(171-2), 제3 변(171-3), 제4 변(171-4)의 양단에서 좁아지고, 중앙부에서 넓어지는 구성이라도 좋다.
(공통 전극(134))
공통 전극(134)은, 예컨대 Ag-C로 구성되어 있고, 저항막 제거 영역(133) 상에, 그리고 저항막 제거 영역(133) 사이에 있어서 투명 저항막(132) 상에 형성된다.
(제1 절연막(135))
제1 절연막(135)은, 저항막 제거 영역(133)의 상부에 공통 전극(134)을 덮도록 적층하여 형성한다. 제1 절연막(135)에는, 하부 기판(121)의 4개의 모서리부에 제1 내지 제4 관통 구멍(151-1 내지 151-4)이 형성되어 있다. 제1 내지 제4 관통 구멍(151-1 내지 151-4)은 구동 전압 인가부를 구성하고 있다.
(제1 내지 제4 배선(136-1 내지 136-4))
제1 배선(136-1)은, 예컨대 Ag 등의 저저항 재료로 구성되어 있고, 제1 절연막(135)의 상부에, 하부 기판(121)의 제1 변(171-1)을 따라 형성되어 있다. 이때, 제1 배선(136-1)은, 제1 절연막(135)에 형성된 제1 관통 구멍(151-1)을 메우도록 형성되어 있다. 또한, 제1 배선(136-1)은, FPC 케이블(124)의 제1 배선에 접속되어 있다.
제2 배선(136-2)은, 예컨대 Ag 등의 저저항 재료로 구성되어 있고, 제1 절연막(135)의 상부에, 하부 기판(121)의 제1 변(171-1)에 대향하는 제2 변(171-2)을 따라 형성된다. 이때, 제2 배선(136-2)은, 제1 절연막(135)에 형성된 제2 관통 구멍(151-2)을 메우도록 형성되어 있다. 제2 배선(136-2)은, FPC 케이블(124)의 제2 배선에 접속되어 있다.
제3 배선(136-3)은, 예컨대 Ag 등의 저저항 재료로 구성되어 있고, 제1 절연막(135)의 상부에, 하부 기판(121)의 제1 변(171-1), 제2 변(171-2)에 직교하는 제3 변(171-3)의 제2 변(171-2)측 절반을 따라서 형성되어 있다. 제3 배선(136-3)은, 제1 절연막(135)에 형성된 제3 관통 구멍(151-3)을 메우도록 형성되어 있다. 또한, 제3 배선(136-3)은, FPC 케이블(124)의 제3 배선에 접속되어 있다.
제4 배선(136-4)은, 예컨대 Ag 등의 저저항 재료로 구성되어 있고, 제1 절연막(135)의 상부에, 하부 기판(121)의 제1 변(171-1), 제2 변(171-2)에 직교하는 제3 변(171-3)의 제1 변(171-1)측 절반을 따라서 형성되어 있다. 제4 배선(136-4)은, 제1 절연막(135)에 형성된 제3 관통 구멍(151-3)을 메우도록 형성되어 있다. 또한, 제4 배선(136-4)은, FPC 케이블(124)의 제4 배선에 접속되어 있다.
제2 절연막(137)은, 제1 절연막(135)의 상부에 제1 배선(136-1), 제2 배선(136-2), 제3 배선(136-3), 제4 배선(136-4)을 덮도록 형성되어 있다. 또한, 제2 절연막(137)의 상부에 스페이서(123)를 사이에 두고서, 상부 기판(122)이 접착된다.
(상부 기판(122))
다음으로, 상부 기판(122)의 구성에 대해, 도 5에 기초하여 설명한다. 도 5의 (A)는 상부 기판(122)의 평면도이고, 도 5의 (B)는 상부 기판(122)의 단면도이 다. 상부 기판(122)은, 필름 기판(211), 투명 저항막(212), 전극(213)에 의해 구성되어 있다. 필름 기판(211)은, 예컨대 PET 등의 가요성을 갖는 수지 필름으로 구성되어 있다. 필름 기판(211)의 하부 기판(121)에 대향하는 측의 면에는, 그 전체면에 걸쳐 투명 저항막(212)이 형성되어 있다. 투명 저항막(212)은, ITO 등의 투명 도전 재료로 구성되어 있다. 전극(213)은, 상부 기판(122)의 투명 저항막(212) 상에서, X1방향의 단부에 배치되어 있고, 도시되지 않은 컨택트를 통해 하부 기판(121)에 접속된 FPC 케이블(124)의 제5 배선에 접속되어 있다. 이 상부 기판(122)을 프로브로 하여 하부 기판(121)의 전위를 인터페이스 보드(112)에 의해 검출함으로써 좌표 위치가 검출된다.
(검출 순서)
다음으로, 본 실시형태의 좌표 검출 장치에 있어서 좌표 위치 검출의 순서에 대해 설명한다. 도 6은 인터페이스 보드(112)의 처리 흐름도이고, 도 7은 하부 기판(121)의 전위 분포를 나타내는 도면이다. 도 7의 (a)는 X좌표 검출시, 도 7의 (b)는 Y좌표 검출시의 전위 분포를 도시한다.
인터페이스 보드(112)는, 단계 S1-1에서 제1 배선(136-1) 및 제2 배선(136-2)에 전압(Vx)을 인가하고, 제3 배선(136-3), 제4 배선(136-4)을 접지한다. 이에 따라, 투명 저항막(132)에, 도 7의 (a)에 파선으로 도시하는 바와 같은 균등한 전계 분포를 발생시킬 수 있다. 또한, 종래의 전위 분포는, 도 7의 (a)에 일점 쇄선으로 도시하는 바와 같이 왜곡되어 있었다. 따라서, 본 실시예에 따르면, 정확한 X좌표 검출이 가능해진다.
다음으로, 인터페이스 보드(112)는, 단계 S1-2에서 하부 기판(121)의 전위를 검출하고, 단계 S1-3에서 하부 기판(121)의 전위에 따라 X좌표를 검출한다.
다음으로, 인터페이스 보드(112)는, 단계 S1-4에서 제1 배선(136-1) 및 제4 배선(136-4)에 전압(Vy)을 인가하고, 제2 배선(136-2), 제3 배선(136-3)을 접지한다. 이에 따라, 투명 저항막(132)에, 도 7의 (b)에 파선으로 도시하는 바와 같은 균등한 전계 분포를 발생시킬 수 있다. 또한, 종래의 전위 분포는, 도 7의 (b)에 일점 쇄선으로 도시하는 바와 같이 왜곡되어 있었다. 따라서, 본 실시예에 따르면, 정확한 Y좌표 검출이 가능해진다.
다음으로, 인터페이스 보드(112)는 단계 S1-5에서 하부 기판(121)의 전위를 검출하고, 단계 S1-6에서 하부 기판(121)의 전위에 따라 Y좌표를 검출한다.
본 실시예에 따르면, 공통 전극(134) 상에 배선(136-1∼136-4)을 적층한 구성으로 되어 있기 때문에, 패널부(121)의 사이즈를 축소시킬 수 있다. 또한, 전위 공급 영역에 의해 하부 기판(121)의 투명 저항막(132)에, X축 좌표 검출시 또는 Y좌표 검출시에 인가되는 전위 분포를 검출 영역에서 균등하게 할 수 있기 때문에, 정확한 좌표 검출이 가능해진다.
(제조 방법)
다음으로, 본 실시형태에 따른 좌표 검출 장치의 제조 방법에 대해 설명한다. 구체적으로는, 본 실시형태는, 전술한 하부 기판(121)의 제조 방법에 관한 것이다. 본 실시형태에 대해, 도 8에 기초하여 설명한다.
먼저, 도 8의 (a)에 도시하는 바와 같이, 유리 기판(131) 상에 ITO 등의 투 명 저항막(132)을 스퍼터링 또는 진공 증착 등에 의해 형성한다.
다음으로, 도 8의 (b)에 도시하는 바와 같이, 투명 저항막(132)에 저항막 제거 영역(133) 및 도시 생략된 L자형 저항막 제거 영역(233)을 형성한다. 구체적으로는, 투명 저항막(132)에 있어서, 투명 저항막(132)을 제거하는 영역에, 자외선(UV) 레이저광이나 적외선 레이저광을 조사함으로써, 삭마(ablation)나, 열에 의해 증발시켜 제거한다. 또한, 투명 저항막(132)에 있어서 저항막 제거 영역(133) 및 제2 저항막 제거 영역(233) 이외의 영역에 레지스트 패턴을 형성한 후, 염산이나 인산과 같은 케미컬 에칭에 의해 에칭함으로써도 형성 가능하다.
다음으로, 도 8의 (c)에 도시하는 바와 같이 투명 저항막(132) 상에 Ag-C로 이루어진 공통 전극(134)을 형성한다. 구체적으로는, Ag-C를 포함하는 페이스트를 이용하여 스크린 인쇄에 의해 인쇄한 후 베이킹함으로써 형성한다. 이에 의해, 인접하는 저항막 제거 영역(133) 사이의 투명 저항막(132) 상에 전위 공급 영역이 형성된다.
다음으로, 도 8의 (d)에 도시하는 바와 같이 제1 내지 제4 관통 구멍(151-1∼151-4)을 갖는 제1 절연막(135)을 형성한다. 구체적으로는, 절연 페이스트를 사용하여 스크린 인쇄법에 의해 패턴 인쇄한 후, 베이킹함으로써 형성한다.
다음으로, 도 8의 (e)에 도시하는 바와 같이 제1 절연막(135) 상에 Ag로 이루어지는 제1 내지 제4 배선(136-1∼136-4)을 형성한다. 구체적으로는, Ag를 포함하는 도전 페이스트를 스크린 인쇄법에 의해 패턴 인쇄한 후, 베이킹함으로써 형성한다.
다음으로, 도 8의 (f)에 도시하는 바와 같이 제2 절연막(137)을 형성한다. 구체적으로는, 절연 페이스트를 사용하여 스크린 인쇄법에 의해 패턴 인쇄한 후, 베이킹함으로써 형성한다.
이상에 의해 하부 기판(121)을 제작할 수 있다.
또한, 상기 실시형태에서는, 5선식 저항막 방식 아날로그 터치 패널에 대해 설명했지만, 여기에 한정되지 않고, 4선식 저항막 방식, 7선식 저항막 방식 등의 다른 터치 패널에도 적용 가능하다.
[제2 실시형태]
다음으로, 제2 실시형태에 대해 설명한다. 본 실시형태는, 공통 전극(134)의 내부에 저항막 제거 영역(133)이 형성된 좌표 검출 장치이다.
본 실시형태에서의 좌표 검출 장치의 하부 기판(121)에 대해 설명한다.
(하부 기판(121))
다음으로, 하부 기판(121)의 구성을 도 9에 기초하여 설명한다. 도 9의 (A)는 하부 기판(121)의 평면도이고, 도 9의 (B)는 선 A-A에서 절단한 단면도이며, 도 9의 (C)는 선 B-B에서 절단한 단면도이고, 도 9의 (D)는 선 C-C에서 절단한 단면도이며, 도 9의 (E)는 선 D-D에서 절단한 단면도이다.
하부 기판(121)은, 유리 기판(131), 투명 저항막(132), 저항막 제거 영역(133), 공통 전극(134), 제1 절연막(135), 배선(136), 제2 절연막(137)으로 구성되어 있다. 유리 기판(131)에는, 투명 저항막(132)이 거의 전체면에 걸쳐 형성되어 있다. 투명 저항막(132)으로서는, 예컨대 ITO(인듐 주석 산화물) 등을 진공 증 착 등의 수법에 의해 형성한 것이고, 가시 영역의 광을 투과시키며, 소정 저항을 갖는 막이다.
(저항막 제거 영역(133))
본 실시형태에 있어서의 제1 저항막 제거 영역인 저항막 제거 영역(133)은, 유리 기판(131)의 둘레 가장자리부로서, 공통 전극(134)이 형성되는 영역의 내측에 마련되어 있다. 본 실시형태에서는, 도 10에 도시하는 바와 같이, 서로 인접하는 저항막 제거 영역(133) 사이의 간격(W), 즉 후술하는 바와 같이, 이 사이에 형성되는 전위를 공급하는 영역의 폭은 동일 폭으로 형성되어 있고, 패널부(121)에 있어서의 제1 변(171-1), 제2 변(171-2), 제3 변(171-3), 제4 변(171-4)의 양단 주변에 있어서는, 형성되는 저항막 제거 영역(133)의 피치가 넓고, 중심부에 근접함에 따라 좁아지도록 형성되어 있다. 구체적으로는, 양단으로부터 중심부를 향해서, 저항막 제거 영역(133)의 피치 P1, P2, P3, P4…가 (P1> P2> P3> P4…)가 되도록 형성되어 있다.
(L자형 저항막 제거 영역(233))
제2 저항막 제거 영역인 L자형 저항막 제거 영역(233)은, 저항막 제거 영역(133)의 내측으로서, 네 변의 공통 전극(134)에 의해 형성되는 네 모서리에 대응하여, 네 모서리에 L자형으로 형성된다. 이러한 L자형 저항막 제거 영역(233)을 형성하는 이유에 대해 도 11에 기초하여 간단히 설명한다.
L자형 저항막 제거 영역(233)을 형성하지 않는 경우에는, 저항막 제거 영역(133)만이 형성되지만, 이 경우 네 변의 공통 전극(134)에 의해 형성되는 네 모 서리에는 전위 분포가 불균일하게 되기 쉽다.
도 11의 (a)에 도시하는 바와 같이, 네 모서리에 있어서, 저항막 제거 영역(133)끼리가 접하고 있는 경우에는, 네 모서리에 있어서 공통 전극(134)으로부터는 전위가 공급되지 않기 때문에, 전위 분포는 D4와 같이 되고, 전위 분포는 모서리가 모따기된 형상의 불균일한 전위 분포로 되어 버린다.
또한, 도 11의 (b)에 도시하는 바와 같이, 네 모서리에 있어서, 저항막 제거 영역(133)끼리가 떨어져 있는 경우에는, 네 모서리에 있어서 공통 전극(134)으로부터는 전위가 공급되기 때문에, 전위 분포는 D5와 같이 되고, 전위 분포는 네 모서리로 신장된 형상의 불균일한 전위 분포가 되어 버린다.
본 실시형태에 있어서는, 도 11의 (c)에 도시하는 바와 같이, 네 모서리에 있어서 저항막 제거 영역(133)끼리가 떨어져 형성되고, 그 내측의 저항막(132)을 L자형으로 제거한 L자형 저항막 제거 영역(233)을 형성함으로써, 전위 분포는 D6과 같이 되어, 모서리가 모따기된 형상으로 되는 일이 없고, 이상에 가까운 균일한 전위 분포가 된다.
본 실시형태에 있어서의 좌표 검출 장치의 하부 기판(121)에는, 이러한 L자형 저항막 제거 영역(233)이 형성되어 있다. 또한, 이 L자형 저항막 제거 영역(233)은, 저항막 제거 영역(133)과 함께 형성되기 때문에, 제조 상의 부하는 거의 없다.
(전위를 공급하는 영역)
전위를 공급하는 영역은, 서로 인접하는 저항막 제거 영역(133) 사이에 있어 서 투명 저항막(132)의 영역이고, 이 영역을 통해 전위가 투명 저항막(132) 전체에 공급된다. 구체적으로, 도 10에 기초하여 설명하면, 본 실시형태에 있어서, 패널부(121)에 있어서의 제1 변(171-1), 제2 변(171-2), 제3 변(171-3), 제4 변(171-4)의 양단 주변에 있어서는, 전위를 공급하는 영역은 넓은 피치로 형성되고, 중앙부에서는 좁은 피치로 형성되어 있다. 이러한 구성으로 함으로써, 전위 분포가 크고 내부에 왜곡이 일어나기 쉬운 부위인 제1 변(171-1), 제2 변(171-2), 제3 변(171-3), 제4 변에서의 전위 분포의 왜곡을 저감하여, 투명 저항막(132)에서의 전위 분포를 균일하게 할 수 있다. 이에 따라, 정확한 좌표 위치 검출을 행하는 것이 가능해진다.
또한, 저항막 제거 영역(133)에서의 형상은, 도 10에 도시하는 형상에 한정되지 않는다. 투명 저항막(132)에서의 전위의 분포가 균일하게 되는 형상이면 좋다.
(공통 전극(134))
공통 전극(134)은, 예컨대 Ag-C로 구성되어 있고, 저항막 제거 영역(133)의 외측에 있어서 투명 저항막(132) 상에 형성된다.
본 실시형태에서는, 저항막 제거 영역(133) 상에 공통 전극(134)이 형성되지 않기 때문에, L자형 저항막 제거 영역(233)과 저항막 제거 영역(133)을 공통 전극(134)이 형성된 후에 형성하는 것이 가능하다.
이상, 본 발명의 실시에 따른 형태에 대해 설명했지만, 상기 내용은 발명의 내용을 한정하는 것은 아니다.
도 1은 본 실시형태의 제조 장치에 의해 제조되는 좌표 검출 장치의 시스템구성도.
도 2는 패널부(111)의 구성도.
도 3은 제1 저항막 제거 영역(133)의 주요부 평면도.
도 4는 L자형 저항막 제거 영역(제2 저항막 제거 영역)(233)의 설명도.
도 5는 상부 기판(122)의 구성도.
도 6은 인터페이스 보드(112)의 처리 흐름도.
도 7은 하부 기판(121)의 전위 분포의 상태도.
도 8은 본 실시형태의 제조 장치에 의한 하부 기판(121)의 제조 공정도.
도 9는 제2 실시형태에 있어서의 패널부(111)의 구성도.
도 10은 제2 저항막 제거 영역(133)의 주요부 평면도.
도 11은 제2 실시형태에 있어서의 L자형 저항막 제거 영역(제2 저항막 제거 영역)(233)의 설명도.
도 12는 5선식 저항막 방식 터치 패널의 구성도.
<도면의 주요 부분에 대한 부호의 설명>
133: 저항막 제거 영역(제1 저항막 제거 영역)
134: 공통 전극
233: L자형 저항막 제거 영역(제2 저항막 제거 영역)
D1, D2, D3: 전위 분포

Claims (7)

  1. 기판 상에 형성된 저항막과, 상기 저항막에 전압을 인가하는 공통 전극을 구비하며, 상기 공통 전극으로부터 상기 저항막에 전위를 공급함으로써, 상기 저항막에 전위 분포를 발생시키고, 상기 저항막의 접촉 위치의 전위를 검출함으로써, 상기 저항막의 접촉 위치 좌표를 검출하는 좌표 검출 장치로서,
    상기 기판은 사각형상의 절연체에 의해 구성되어 있고,
    상기 기판의 가장자리를 따라, 상기 저항막의 소정 영역을 제거한 제1 저항막 제거 영역 상에 상기 공통 전극이 마련되어 있으며,
    상기 기판의 모서리에 있어서 공통 전극의 내측에, L자형의 제2 저항막 제거 영역이 마련되어 있는 것을 특징으로 하는 좌표 검출 장치.
  2. 기판 상에 형성된 저항막과, 상기 저항막에 전압을 인가하는 공통 전극을 구비하며, 상기 공통 전극으로부터 상기 저항막에 전위를 공급함으로써, 상기 저항막에 전위 분포를 발생시키고, 상기 저항막의 접촉 위치의 전위를 검출함으로써, 상기 저항막의 접촉 위치 좌표를 검출하는 좌표 검출 장치로서,
    상기 기판은 사각형상의 절연체에 의해 구성되어 있고,
    상기 저항막의 소정 영역을 제거한 제1 저항막 제거 영역이, 상기 공통 전극에 둘러싸인 영역의 내측에, 상기 공통 전극을 따라 형성되어 있으며,
    상기 공통 전극의 단부와, 상기 저항막 제거 영역의 단부의 간격이, 0 ㎜ 이상, 5 ㎜ 이하이고,
    상기 기판의 모서리에 있어서 공통 전극의 내측에, L자형의 제2 저항막 제거 영역이 마련되어 있는 것을 특징으로 하는 좌표 검출 장치.
  3. 제1항 또는 제2항에 있어서, 상기 공통 전극 상의 소정 영역에 컨택트 홀이 마련된 절연막이, 상기 공통 전극 상에 형성되어 있고, 상기 컨택트 홀에 도전 재료를 매립함으로써, 상기 공통 전극을 통해 상기 저항막에 전압을 인가하기 위한 구동 전압 인가부가 형성되어 있는 것을 특징으로 하는 좌표 검출 장치.
  4. 제1항 또는 제2항에 있어서, 상기 저항막은, 가시 영역에서 투명한 재료로 구성되어 있고, 상기 제2 저항막 제거 영역은, 상기 저항막에 발광 파장이 적외선 영역 또는 자외선 영역인 레이저광을 조사(照射)하는 것에 의해 형성되어 있는 것을 특징으로 하는 좌표 검출 장치.
  5. 제1항 또는 제2항에 있어서, 상기 제1 저항막 제거 영역은, 상기 제1 저항막 제거 영역의 주위의 저항막을 제거한 부분과, 상기 부분의 내측에 형성되는 저항막 잔존부에 의해 형성되는 것이며, 상기 저항막 잔존부는, 상기 저항막과는 전기적으로 절연된 구조인 것을 특징으로 하는 좌표 검출 장치.
  6. 제1항 또는 제2항에 있어서, 층간 절연막을 개재하여 상기 공통 전극에 적층 된 배선을 갖고 있는 것을 특징으로 하는 좌표 검출 장치.
  7. 제1항 또는 제2항에 있어서, 저항막 방식 또는 정전 용량 방식의 좌표 위치를 검출하는 좌표 위치 수단을 구비하는 것을 특징으로 하는 좌표 검출 장치.
KR1020090040468A 2008-05-15 2009-05-08 좌표 검출 장치 Expired - Fee Related KR101077674B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008128141A JP2009277047A (ja) 2008-05-15 2008-05-15 座標検出装置
JPJP-P-2008-128141 2008-05-15

Publications (2)

Publication Number Publication Date
KR20090119702A true KR20090119702A (ko) 2009-11-19
KR101077674B1 KR101077674B1 (ko) 2011-10-27

Family

ID=41315080

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090040468A Expired - Fee Related KR101077674B1 (ko) 2008-05-15 2009-05-08 좌표 검출 장치

Country Status (5)

Country Link
US (1) US8576194B2 (ko)
JP (1) JP2009277047A (ko)
KR (1) KR101077674B1 (ko)
CN (1) CN101582005B (ko)
TW (1) TWI421757B (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5086886B2 (ja) 2008-05-15 2012-11-28 富士通コンポーネント株式会社 座標検出装置の製造方法
GB2487962B (en) * 2011-02-11 2016-10-12 M-Solv Ltd Method for making a two-layer capacitive touch sensor panel
JP5638644B2 (ja) * 2013-02-26 2014-12-10 株式会社ユニバーサルエンターテインメント 遊技機
JP5968394B2 (ja) * 2014-10-22 2016-08-10 株式会社ユニバーサルエンターテインメント 遊技機
JP6053215B2 (ja) * 2015-07-24 2016-12-27 株式会社ユニバーサルエンターテインメント 遊技機

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4661655B1 (en) * 1984-12-24 1997-01-21 Elographics Inc Electrographic touch sensor and method of reducing bowed equipotential fields therein
US4797514A (en) * 1986-06-09 1989-01-10 Elographics, Inc. Touch sensitive device with increased linearity
US4725695A (en) * 1986-11-10 1988-02-16 Tektronix, Inc. Touch panel with discontinuities in touch sensitive surface
JPH0612508B2 (ja) * 1990-09-27 1994-02-16 グンゼ株式会社 接触式位置検出装置
JPH0546306A (ja) * 1991-08-19 1993-02-26 Fujitsu Ltd 座標入力装置
JP3408867B2 (ja) * 1994-08-19 2003-05-19 富士通株式会社 入力パネル
JPH09146682A (ja) * 1995-11-29 1997-06-06 Fujitsu Takamizawa Component Kk 座標入力装置
JP3799639B2 (ja) * 1995-12-11 2006-07-19 富士通コンポーネント株式会社 座標入力装置
JP3984670B2 (ja) 1996-09-06 2007-10-03 富士通コンポーネント株式会社 座標検出装置
US6163313A (en) * 1997-12-12 2000-12-19 Aroyan; James L. Touch sensitive screen and method
JP2001125724A (ja) 1999-10-27 2001-05-11 Finput Co Ltd タッチパネル
US20010028343A1 (en) * 2000-02-02 2001-10-11 Bottari Frank J. Touch panel with an integral wiring harness
KR20020091297A (ko) 2001-05-30 2002-12-06 아이티엠 주식회사 균등 전위분포를 갖는 터치패널용 전극구조
US7180508B2 (en) * 2002-09-17 2007-02-20 Tyco Electronics Corporation Dynamic corrections for a non-linear touchscreen
TWM259963U (en) * 2003-12-26 2005-03-21 Wintek Corp Linear circuit of touch panel
US7307624B2 (en) * 2003-12-30 2007-12-11 3M Innovative Properties Company Touch sensor with linearized response
KR100649913B1 (ko) * 2005-06-27 2006-11-27 아이티엠 주식회사 패터닝에 의하여 저항을 조절하는 도전성 기판 구조물 및그 제조 방법
JP4718920B2 (ja) * 2005-07-13 2011-07-06 富士通コンポーネント株式会社 座標検出装置
KR100573931B1 (ko) 2005-09-27 2006-04-26 한국표준과학연구원 면저항 인증표준물질 제조방법
JP4767110B2 (ja) * 2006-06-30 2011-09-07 シャープ株式会社 太陽電池、および太陽電池の製造方法

Also Published As

Publication number Publication date
CN101582005B (zh) 2011-10-19
TW200947292A (en) 2009-11-16
US20090283339A1 (en) 2009-11-19
US8576194B2 (en) 2013-11-05
KR101077674B1 (ko) 2011-10-27
TWI421757B (zh) 2014-01-01
JP2009277047A (ja) 2009-11-26
CN101582005A (zh) 2009-11-18

Similar Documents

Publication Publication Date Title
JP4996531B2 (ja) 座標検出装置
KR101077731B1 (ko) 좌표 검출 장치의 제조 방법
JP4718920B2 (ja) 座標検出装置
KR101077733B1 (ko) 좌표 검출 장치의 제조 방법
KR101077674B1 (ko) 좌표 검출 장치
KR101077675B1 (ko) 좌표 검출 장치의 제조 장치
KR101139623B1 (ko) 좌표 검출 장치의 제조 방법
KR101037643B1 (ko) 좌표 검출 장치

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20090508

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20110107

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20110929

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20111021

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20111021

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20141007

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20141007

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20150918

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20150918

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20160921

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20160921

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20170919

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20170919

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20180918

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20180918

Start annual number: 8

End annual number: 8

PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20200801