KR20090118333A

KR20090118333A - 태양전지 및 그 형성방법

Info

Publication number: KR20090118333A
Application number: KR1020080044062A
Authority: KR
Inventors: 김윤기; 이두열
Original assignee: 삼성전자주식회사
Priority date: 2008-05-13
Filing date: 2008-05-13
Publication date: 2009-11-18
Also published as: CN101593780A; CN101621083B; CN101621083A; CN101593780B

Abstract

N형 전극 및 P형 전극이 태양광을 받아들이는 전면에 형성된 태양전지가 개시된다. 상기 태양전지는 제 1 도전형의 결정질 실리콘 기판 및 상기 결정질 실리콘 기판 상의 제 2 도전형의 비정질 실리콘층을 포함한다. 상기 제 1 도전형의 실리콘 기판과 상기 제 2 도전형의 비정질 실리콘층 사이의 계면에 인접하여 얕은 깊이의 pn 이종 접합이 형성된다. 상기 제 1 전극은 상기 전면의 홈에 제공된다.

태양전지, 홈

Description

태양전지 및 그 형성방법{SOLAR CELL AND FORMING THE SAME}

본 발명은 태양전지에 관한 것으로, 더욱 상세하게는 전면에 전극들이 형성된 태양전지에 관한 것이다.

태양전지는 외부에서 들어온 빛에 의해 태양전지의 반도체 내부에서 전자와 정공의 쌍이 생성되고, pn 접합에서 발생한 전기장에 의해 전자는 n형 반도체로 이동하고 정공은 p형 반도체로 이동함으로써 전력을 생산한다.

일반적으로, 태양전지의 P형 전극 및 N형 전극 중 적어도 하나는 기판의 후면(back surface)에 제공된다. 금속 전극이 기판의 전면(front surface)을 덮으면, 전극의 면적만큼 태양광을 흡수하지 못하여 발생하는 쉐이딩 손실(shading loss)이 증가되기 때문이다. 이에 대응하여, 미국특허 4,748,130호 및 4,726,850호에, 태양전지의 효율을 높이기 위하여 고효율 태양전지 구조의 하나인 함몰 전극구조의 태양전지(buried contact solar cell: BCSC)가 개시되어 있다. 함몰 전극구조는 태양전지의 전면에 홈을 형성하고 홈의 내부를 도전성 물질로 충진시킴으로써 전면의 금속 전극이 함몰된 형태로 형성된다.

본 발명은 고 에너지 효율을 갖는 태양전지 및 그 형성방법을 제공하기 위한 것이다.

본 발명의 실시예들은 태양전지를 제공한다. 일 실시예에서, 상기 태양전지는 제 1 도전형의 반도체 기판; 상기 제 1 도전형의 반도체 기판 상에, 제 2 도전형의 반도체층; 및 상기 제 1 도전형의 반도체 기판과 상기 제 2 도전형의 반도체층 사이의 계면에 인접한 pn 접합을 포함할 수 있다. 상기 pn 접합의 깊이는 1000Å 이하로 얕은 접합을 가질 수 있다.

상기 pn 접합은 상기 계면에 인접한 상기 반도체 기판에 제공될 수 있다.

상기 반도체 기판은 상기 제 2 도전형의 반도체층에 접하는 상기 반도체 기판의 상부(upper portion)에 제공된 제 2 도전형의 계면 영역 및 상기 반도체 기판의 하부(upper portion)에 제공된 제 1 도전형의 기저 영역을 포함할 수 있다. 상기 계면 영역은 상기 반도체층 보다 낮은 불순물 이온 농도를 가질 수 있다. 상기 pn 접합은 상기 계면 영역과 상기 기저 영역 사이의 계면에 형성될 수 있다.

다른 실시예에서, 상기 태양전지는 하부의 제 1 도전형의 제 1 영역과 상부의 제 2 도전형의 제 2 영역을 갖고, 이들 사이의 계면에 pn 접합이 형성된 결정질 실리콘 기판; 및 상기 결정질 실리콘 기판 상의 제 2 도전형의 비정질 실리콘층을 포함할 수 있다. 상기 제 2 영역은 상기 비정질 실리콘층보다 낮은 불순물 농도를 가질 수 있다.

또 다른 실시예에서, 상기 태양전지는 태양광을 받아들이는 전면 및 상기 전면에 마주하는 후면을 갖는 반도체 기판; 상기 반도체 기판 내에 형성된 pn 접합; 및 상기 반도체 기판의 상기 전면에 제공된 제 1 전극 및 제 2 전극을 포함할 수 있다. 상기 제 1 전극 및 상기 제 1 전극의 하부면의 높이는 서로 다를 수 있다.

상기 P형 전극은 상기 반도체 기판의 전면에 형성된 홈 내에 함몰된 구조를 가질 수 있다.

또 다른 실시예에서, 상기 태양전지는 전면 및 상기 전면에 마주하는 후면을 갖는 제 1 도전형의 반도체 기판; 상기 제 1 도전형의 반도체 기판의 전면 상의, 제 2 도전형의 반도체층; 상기 제 2 도전형의 반도체층 상의 반사 방지막; 상기 제 1 도전형의 반도체 기판과 상기 제 2 도전형의 반도체층 사이의 계면에 인접한 pn 접합; 상기 제 1 도전형의 반도체 기판을 노출하는 제 1 홈에 형성된 제 1 전극; 및 상기 제 2 도전형의 반도체층을 노출하고, 상기 제 1 홈보다 얕은 깊이를 갖는 제 2 홈에 형성된 제 2 전극을 포함할 수 있다.

상기 제 2 홈의 하부면은 상기 제 1 도전형의 반도 기판의 상부면 보다 높을 수 있다.

상기 태양전지는 절연막 스페이서를 더 포함할 수 있다. 상기 절연막 스페이서는 상기 제 1 홈의 측벽에, 상기 제 1 도전형의 반도체 기판을 노출하도록 제공될 수 있다. 상기 절연막 스페이서는 상기 제 2 도전형의 반도체층으로부터 상기 제 1 전극을 이격시켜 상기 제 2 도전형의 반도체층과 상기 제 1 전극의 직접적인 접촉을 방지할 수 있다. 상기 절연막 스페이서의 높이는 적어도 상기 pn 접합의 깊 이 이상일 수 있다.

상기 제 1 홈은 상기 절연막 스페이서의 측벽과 공면을 갖고 상기 후면을 향하여 연장하는 연장 홈을 가질 수 있다.

상기 태양전지는 상기 제 1 도전형의 반도체 기판의 후면 전체를 덮는 보호 절연막을 더 포함할 수 있다.

본 발명의 실시예들은 태양전지 형성방법을 제공한다. 일 실시예에서, 상기 방법은 제 1 도전형의 반도체 기판 상에 제 2 도전형의 비정질 반도체층을 형성하고; 그리고 열처리 공정을 수행하여, 상기 제 1 도전형의 반도체 기판과 상기 제 2 도전형의 비정질 반도체층 사이의 계면에 인접한 pn 접합을 형성하는 것을 포함할 수 있다.

상기 비정질 반도체층을 형성하는 것은 언도프드 비정질 반도체층을 형성한 후, 연속적으로 제 2 도전형의 불순물이 도핑된 비정질 반도체층을 형성하는 것을 포함할 수 있다.

다른 실시예에서, 상기 방법은 전면 및 상기 전면에 마주하는 후면을 갖는 제 1 도전형의 반도체 기판의 전면 상에 제 2 도전형의 반도체층을 형성하고; 상기 제 1 도전형의 반도체 기판과 상기 제 2 도전형의 반도체층 사이의 계면에 인접한 pn 접합을 형성하고; 상기 제 2 도전형의 반도체층 상에 반사 방지막을 형성하고; 상기 제 1 도전형의 반도체 기판의 후면에 보호 절연막을 형성하고; 상기 제 1 도전형의 반도체 기판을 노출하는 제 1 홈에 제 1 전극을 형성하고; 그리고 상기 제 2 도전형의 반도체층을 노출하고, 상기 제 1 홈보다 얕은 깊이를 갖는 제 2 홈에 제 2 전극을 형성하는 것을 포함할 수 있다.

상기 제 1 전극을 형성하는 것은: 상기 반사 방지막 상에 제 1 마스크 패턴을 형성하고; 그리고 상기 제 1 마스크 패턴을 사용하여 상기 반사 방지막, 상기 제 2 도전형의 반도체층 및 상기 제 1 도전형의 반도체 기판을 식각하여, 상기 pn 접합의 깊이 이상의 깊이를 갖는 제 1 홈을 형성하는 것을 포함할 수 있다.

상기 제 1 홈을 형성하는 것은: 상기 제 1 마스크 패턴을 사용하여 상기 제 2 도전형의 반도체층 및 상기 제 1 도전형의 반도체 기판을 식각하여, 상기 pn 접합의 깊이 이상의 깊이를 갖는 제 1 홈을 형성하고; 상기 제 1 홈의 측벽에, 상기 제 2 도전형의 반도체층으로부터 상기 제 1 전극을 이격시켜 상기 제 2 도전형의 반도체층과 상기 제 1 전극의 직접적인 접촉을 방지하고, 상기 제 1 도전형의 반도체 기판을 노출하는 절연막 스페이서를 형성하고; 그리고 상기 제 1 마스크 패턴 및 상기 절연막 스페이서를 사용하여 상기 제 1 도전형의 반도체 기판을 추가적으로 식각하여 연장 홈을 형성하는 것을 포함할 수 있다.

상기 제 2 전극을 형성하는 것은: 상기 제 1 홈을 덮고 상기 제 1 홈으로부터 이격된 부분의 상기 반사 방지막을 노출하는 제 2 마스크 패턴을 형성하고; 그리고 상기 제 2 마스크 패턴을 사용하여 상기 반사 방지막 및 상기 제 2 도전형의 반도체층을 식각하여, 상기 pn 접합의 깊이보다 얕은 제 2 홈을 형성하는 것을 포함할 수 있다.

본 발명에 의하면, P형 전극 및 N형 전극이 태양광을 받아들이는 전면에 형 성되므로, 전자의 이동 거리를 최소화할 수 있다. 후면 공정이 필요하지 않아, 일반적인 반도체 공정들을 사용하여 태양전지를 형성할 수 있고, 제조 비용을 감소시킬 수 있다. 비정질 실리콘층과 결정질 실리콘 기판의 이종 접합을 이용하므로, 보다 넓은 폭의 파장대의 빛을 흡수할 수 있어 에너지 효율이 증가될 수 있다. 한편, 상기 P형 전극 및 상기 N형 전극 모두가 상기 태양전지의 전면에 제공되기 때문에, 태양전지 모듈 구성시 태양전지들의 전극들 간의 연결이 보다 용이할 수 있다.

이상의 본 발명의 목적들, 다른 목적들, 특징들 및 이점들은 첨부된 도면과 관련된 이하의 바람직한 실시예들을 통해서 쉽게 이해될 것이다. 그러나 본 발명은 여기서 설명되는 실시예에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예는 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다.

본 명세서에서, 어떤 막이 다른 막 또는 기판 상에 있다고 언급되는 경우에 그것은 다른 막 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제 3의 막이 개재될 수도 있다는 것을 의미한다. 또한, 도면들에 있어서, 막 및 영역들의 두께는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. 또한, 본 명세서의 다양한 실시예들에서 제 1, 제 2, 제 3 등의 용어가 다양한 영역, 막들 등을 기술하기 위해서 사용되었지만, 이들 영역, 막들이 이 같은 용어들에 의해서 한정되어서는 안 된다. 이들 용어들은 단지 어느 소정 영역 또는 막을 다른 영역 또는 막과 구별시키기 위해서 사용되었을 뿐이다. 여기에 설명되고 예시되는 각 실시예는 그것의 상보적인 실시예도 포함한다.

도 1 및 도 2를 참조하여, 본 발명의 실시예들에 따른 태양전지가 설명된다. 상기 태양전지는 태양광을 받아들이는 전면 및 상기 전면에 마주하는 후면을 갖는 제 1 도전형의 반도체 기판(110)을 포함할 수 있다. 상기 반도체 기판(110)의 전면은 요철구조를 가지도록 텍스처링될 수 있다. 상기 요철구조는 규칙적으로 역 피라미드 패턴을 포함하는 다양한 형태를 가질 수 있다. 상기 요철구조를 형성하는 것은 평평한 구조에 비해 입사하는 빛의 흡수율을 향상시키기 위함이다. 상기 태양전지는 상기 반도체 기판(110) 상의 상기 제 1 도전형에 반대되는 제 2 도전형의 반도체층(120) 및 상기 반도체층(120) 상의 반사 방지막(131)을 더 포함할 수 있다.

상기 반도체 기판(110)은 단결정질 실리콘으로 구성되고, 상기 반도체층(120)은 비정질 실리콘으로 구성될 수 있다. 상기 제 1 도전형은 P형이고, 상기 제 2 도전형은 N형 일 수 있다. pn 접합(PN)이 상기 제 1 도전형의 반도체 기판(110)과 상기 제 2 도전형의 반도체층(120) 사이의 계면에 인접하여 제공될 수 있다. 상기 pn 접합은 상기 계면에 인접한 상기 반도체 기판(110)에 제공될 수 있다. 상기 pn 접합은 얕은 깊이의 접합(shallow junction)일 수 있고, 그 깊이는 수Å 내지 1000Å, 예를 들면 600Å인 것이 바람직하다. 때문에, 전자의 이동 거리가 최소화되고, 전자가 재결합에 의하여 소실되는 것이 감소할 수 있다.

상기 반도체층(120)은 상기 제 2 도전형의 불순물 이온, 예를 들면 인(P)이 고농도로 도핑된 것일 수 있다. 상기 반도체층(120)은 대략 10¹⁹ ~ 10²¹/㎤의 불순물 이온 농도를 가질 수 있다. 상기 제 1 도전형의 반도체 기판(110)은 상기 제 2 도전형의 반도체층(120)에 접하는 그의 상부(upper portion)에 상기 제 2 도전형의 불순물 이온이 고농도로 도핑된 계면 영역(110a)을 가질 수 있다. 상기 계면 영역(110a)은 상기 제 2 도전형의 반도체층(120)의 불순물 이온이 상기 제 1 도전형의 반도체 기판(110)으로 확산하여 형성된 것일 수 있다. 이에 따라, 상기 반도체 기판(110)은 그 하부(lower portion)의 상기 제 1 도전형의 기저 영역(110b)과 그 상부(upper portion)의 상기 제 2 도전형의 계면 영역(110a)을 포함할 수 있다. 상기 pn 접합은 상기 제 2 도전형의 계면 영역(110a)과 상기 제 1 도전형의 기저 영역(110b) 사이에 제공될 수 있다. 상기 계면 영역(110a)은 상기 반도체층(120)보다 낮은 불순물 이온 농도를 가질 수 있다.

상기 계면 영역(110a) 및 상기 반도체층(120)은 제 2 도전성 영역(122)으로 명명될 수 있다. 상기 제 2 도전성 영역(122)은 높이에 따라 불순물의 농도가 증가할 수 있다. 나아가, 본 발명은 제 2 도전형의 비정질 반도체층(120)과 제 1 도전형의 결정질 반도체 기판(110) 사이의 이종 접합을 사용하므로, 보다 넓은 파장대의 빛을 받아들일 수 있다.

상기 반사 방지막(131)의 광학적 두께가 입사광의 1/4 파장이 되면 무반사 코팅이 되며 반사율을 보다 줄일 수 있다. 상기 반사 방지막(131)은 단일 막에 의한 두께 오차를 줄이기 위하여 2층 막으로 구성될 수 있다. 상기 반사 방지막(131) 은 실리콘 산화막, 실리콘 질화막 또는 이들의 적층막일 수 있다. 상기 반사 방지막(131)은 태양전지의 전면을 보호할 수 있다.

상기 태양전지는 상기 반도체 기판(110)의 전면에, 상기 제 1 도전형의 반도체 기판의 기저 영역(110b)에 전기적으로 연결되는 제 1 전극(141) 및 상기 제 2 도전형의 반도체층(120)에 전기적으로 연결되는 제 2 전극(143)을 더 포함할 수 있다. 상기 제 1 전극(141)은 상기 제 1 도전형의 반도체 기판(110)의 기저 영역(110b)을 노출하는 제 1 홈(trench, 116)에 형성될 수 있다. 상기 제 2 전극(143)은 상기 제 2 도전형의 반도체층(120)을 노출하고 상기 제 1 홈(116)보다 얕은 깊이를 갖는 제 2 홈(118)에 형성될 수 있다. 상기 제 2 홈의 바닥면은 상기 반도체 기판(110)의 상부면 보다 높아 상기 반도체 기판(110)을 노출하지 않을 수 있다. 상기 제 1 홈의 깊이는 상기 반도체 기판(110)의 두께 보다 작으면 충분하지만, 바람직하게는 상기 두께의 2/3 정도 이하인 것이 바람직하다. 상기 홈들의 폭은 대략 1 ㎛ 이하, 예를 들면 0.3㎛ 정도일 수 있다. 이에 따라 상기 홈들에 형성되는 전극들의 폭이 좁게 되므로, 상기 전면으로 입사하는 태양광에 대한 쉐이딩 손실이 감소될 수 있다.

절연막 스페이서(115)가 상기 제 1 홈(116)의 상부(113) 측벽에, 상기 제 1 도전형의 반도체 기판(110)의 기저 영역(110b)을 노출하도록 제공될 수 있다. 상기 절연막 스페이서(115)는 실리콘 산화막, 실리콘 질화막 또는 이들의 적층막일 수 있다. 상기 절연막 스페이서(115)는 상기 제 2 도전형의 반도체층(120)으로부터 상기 제 1 전극(141)을 이격시켜 상기 제 2 도전형의 반도체층(120)과 상기 제 1 전 극(141)의 직접적인 접촉을 방지할 수 있다. 상기 절연막 스페이서(115)의 바닥면은 적어도 상기 pn 접합면 보다 낮을 수 있다. 상기 제 1 홈(116)은 상기 절연막 스페이서(115)의 측벽과 공면을 갖고 상기 후면을 향하여 연장하는 연장 홈(114)을 가질 수 있다.

상기 제 1 전극(141)과 상기 제 1 도전형의 반도체 기판(110)의 기저 영역(110b) 사이의 접촉저항 감소를 위하여 상기 제 1 홈의 측벽 및 바닥면에 고농도의 제 1 도전형 불순물층(117)이 제공될 수 있다. 상기 제 1 도전형 불순물층(117)은 상기 절연막 스페이서(115)에 의하여 노출된 상기 제 1 도전형의 반도체 기판(110), 즉 상기 연장 홈(114)에 제공될 수 있다.

상기 제 1 전극(141) 및 상기 제 2 전극(143)은 Al, Cu, Ni, W, Ti, TiN, WN 또는 금속 실리사이드막의 적층막일 수 있다. 바람직하게는, 상기 제 1 전극(141) 및 상기 제 2 전극(143)은 Ti/TiN/Al 또는 Ti/TiN/W 일 수 있다. 상기 제 1 전극 및 상기 제 2 전극은 핑거형으로 배치될 수 있다.

상기 제 1 전극(141)이 상기 제 1 홈(116)에 형성되는 것에 의하여, 상기 제 1 전극과 상기 반도체 기판(110)의 기저 영역(110b)과의 접촉 면적이 증가될 수 있다. 더욱이, 상기 제 1 홈은 긴 길이를 가지므로 접촉 면적은 더욱 증가될 수 있다. 접촉 저항 및 면저항이 감소할 수 있다. 전자가 상기 제 1 전극(141)에 포획되기 용이할 수 있으므로, 에너지 효율이 증가될 수 있다.

상기 반도체 기판(110)의 후면에, 후면 전계 불순물층(111)이 제공될 수 있다. 상기 후면 전계 불순물층(111)은 전류의 수집을 향상시키는 후면 전계(back surface field: BSF)로서의 역할을 할 수 있다. 상기 후면 전계 불순물층(111)은 제 1 도전형의 불순물이 고농도로 도핑된 것일 수 있다. 본 발명의 사상에 의하면, 상기 제 1 전극 및 상기 제 2 전극 모두가 상기 반도체 기판의 전면에 제공되기 때문에, 상기 후면 전계 불순물층(111)은 형성되지 않을 수 있다. 상기 제 1 도전형의 반도체 기판(110)의 후면, 예를 들면 후면 전계 불순물층(111) 전체를 덮는 보호 절연막(132)이 제공될 수 있다. 상기 보호 절연막(132)은 상기 절연막 스페이서(115)와 동일한 물질일 수 있다. 상기 보호 절연막(132)은 상기 반도체 기판(110)의 전면으로 입사하여 상기 반도체 기판은 통과한 빛이, 상기 반도체 기판의 후면을 통하여 투과되는 것을 방지할 수 있다. 즉, 상기 보호 절연막(132)은 상기 빛을 상기 전면으로 반사할 수 있다. 상기 보호 절연막(132)에 의하여 반사된 빛은 상기 반사 방지막(131)에 의하여 재반사되어 상기 반도체 기판 내부에 가두어 질 수 있다. 일반적인 태양전지와는 달리, 본 발명에 의하면 제 1 전극 및 제 2 전극이 상기 반도체 기판의 전면에 제공되기 때문에 상기 보호 절연막(132)에 상기 반도체 기판을 노출하는 부분이 생성되지 않을 수 있다. 상기 빛의 반사가 상기 반도체 기판 후면 전체에서 이루어지므로, 반사율이 보다 효율적으로 증가될 수 있다.

본 발명의 실시예들에 따른 태양전지 형성방법이 설명된다. 도 3을 참조하면, 제 1 도전형의 반도체 기판(110)의 전면 및 후면에 제 1 도전형의 불순물 이온, 예를 들면 보론이 고농도로 도핑된다. 상기 보론은 퍼니스를 사용하는 확산 공정에 의하여 열처리되어 후면 전계 불순물층(111)을 형성할 수 있다.

도 4를 참조하면, 상기 반도체 기판의 전면이 요철구조(112)를 가지도록 텍스처링될 수 있다. 이와 동일한 공정에 의하여, 상기 반도체 기판 전면의 후면 전계 불순물층(111)은 제거될 수 있다. 상기 요철구조(112)는 역 피라미드 패턴을 포함하는 다양한 형태를 가질 수 있다. 상기 요철구조(112)는 플라즈마 식각 방법, 기계적인 스크라이빙 방법, 포토리소그래피 방법, 및 화학적 식각 방법 등을 포함하는 잘 알려진 공정에 의하여 형성될 수 있다. 예를 들면, 상기 반도체 기판(110)의 전면에 사진 식각 공정으로 역 피라미드 패턴의 요철구조가 형성될 수 있다. 상기 반도체 기판(110)의 전면에 희생층으로 사용될 산화막(미도시)을 형성한 후, 산화막의 상부에 감광막 패턴(미도시)을 형성한다. 감광막 패턴을 마스크로 하여 산화막을 패터닝하고 감광막 패턴을 제거한 후, 패터닝된 산화막을 마스크로 하여 상기 반도체 기판의 전면을 텍스처링한다.

도 5를 참조하여, 상기 요철구조(112)가 형성된 상기 반도체 기판(110) 상에 제 2 도전형의 불순물 이온이 고농도로 도핑된 비정질 반도체층(120)이 형성된다. 도핑된 농도는 대략 10¹⁹ ~ 10²¹/㎤일 수 있다. 상기 비정질 반도체층(120)의 두께는 수Å 내지 1000Å, 예를 들면 600Å인 것이 바람직하다. 예를 들면, 초기에 얇은 두께의 언도핑된 비정질 반도체층이 형성되고, 연속하여 도핑된 비정질 반도체층이 형성될 수 있다. 상기 언도핑된 비정질 반도체층은, 예를 들면 실란(SiH4) 및 수소 가스를 이용한 PECVD 또는 LPCVD 방법에 의하여 형성될 수 있다. 상기 도핑된 비정질 반도체층은, 예를 들면 실란(SiH4), 포스핀(PH4) 및 수소 가스를 이용한 PECVD 또는 LPCVD 방법에 의하여 형성될 수 있다.

이후, 열처리 공정을 수행하여, 상기 도핑된 비정질 반도체층의 제 2 도전형의 불순물 이온, 예를 들면 인(P)이 상기 언도핑된 비정질 반도체층 및 그 하부의 상기 제 1 도전형의 반도체 기판(110)으로 확산될 수 있다. 상기 반도체 기판(110)의 상부(upper portion)에 상기 제 2 도전형의 불순물 이온으로 도핑된 계면 영역(110a)이 형성될 수 있다. 상기 반도체 기판(110)의 하부(lower portion)는 상기 제 1 도전형의 기저 영역(110b)으로 명명될 수 있다. pn 접합(PN)이 상기 제 1 도전형의 반도체 기판(110)과 상기 제 2 도전형의 비정질 반도체층(120) 사이의 계면에 인접하여 형성된다. 즉, 상기 pn 접합은 상기 제 1 도전형의 기저 영역(110b)과 상기 제 2 도전형의 계면 영역(110a) 사이의 계면에 형성될 수 있다. 상기 비정질 반도체층(120)은 언도핑된 비정질 반도체층과 그 상부의 도핑된 비정질 반도체층으로 형성되기 때문에, 상기 열처리 공정 후에도 불순물 농도의 차이를 가질 수 있다.

한편, 상기 요철구조(112)는 도 4를 참조하여 설명한 방법과는 달리, 상기 비정질 반도체층(120) 상에 요철구조(112)를 성장함에 의하여 형성될 수 있다. 예를 들면, 상기 요철구조(112)는 잘 알려진 공정에 의하여 HSG막을 성장함에 의하여 형성될 수 있다. 또는, 상기 요철구조(112)는 상기 비정질 반도체층(120) 상에 산화 아연막(ZnO)을 성장함에 의하여 형성될 수 있다. 상기 산화 아연막은 거친 표면을 가질 수 있다. 상기 산화 아연막은 투명 도전막이기 때문에, 상기 제 2 전극으로부터 상기 제 2 도전형의 반도체층(120)의 상부면 전체로 전류가 고르게 퍼지 게(uniformly spreading) 할 수 있다.

도 6을 참조하면, 상기 제 2 도전형의 반도체층(120) 상에 반사 방지막(131)이 형성될 수 있다. 상기 반사 방지막(131)은 실리콘 산화막, 실리콘 질화막 또는 이들의 적층막일 수 있다. 상기 반사 방지막(131)은 PECVD 공정에 의하여 형성될 수 있다.

도 7을 참조하면, 제 1 홈의 상부(113)가 상기 제 1 도전형의 반도체 기판(110)을 노출하도록 형성된다. 상기 제 1 홈의 상부(113)는 상기 반사 방지막(131)을 덮는 제 1 마스크 패턴(미도시), 예를 들면 감광막 패턴을 형성하고 건식 식각 공정을 수행하여 형성될 수 있다. 상기 제 1 홈 상부(113)의 폭은 1㎛ 이하, 예를 들면 0.3㎛일 수 있다. 상기 제 1 홈은 상기 pn 접합(PN)의 깊이 이상의 깊이를 가질 수 있다.

상기 제 1 홈의 상부(113) 측벽에 절연막 스페이서(115)가 형성되어 상기 반도체 기판(110)을 노출한다. 상기 절연막 스페이서(115)는 실리콘 산화막, 실리콘 질화막 또는 이들의 적층막일 수 있다. 상기 절연막 스페이서(115)는, 예를 들면 LPCVD 방법으로 상기 제 1 홈을 컨포말하게 덮는 절연막을 형성하고, 잘 알려진 이방성 식각 공정을 수행하는 것에 의하여 형성될 수 있다. 상기 절연막의 형성 동안에 상기 반도체 기판(110)의 후면에 보호 절연막(132)이 형성될 수 있다.

도 8을 참조하면, 상기 제 1 마스크 패턴(미도시) 및 상기 절연막 스페이서(115)를 사용하여 상기 제 1 도전형의 반도체 기판(110)을 추가적으로 식각하여 연장 홈(114)이 형성될 수 있다. 상기 제 1 홈(116)은 상기 제 1 홈의 상부(113)와 상기 연장 홈(114)으로 구성될 수 있다. 상기 제 1 홈(116)의 깊이는 상기 반도체 기판(110) 두께의 2/3 이하일 수 있다. 상기 연장 홈(114)에 노출된 제 1 도전형의 반도체 기판에 고농도로 도핑된 제 1 도전형의 불순물층(117)이 형성될 수 있다.

도 9를 참조하면, 상기 제 1 홈(116)을 덮고 상기 제 1 홈으로부터 이격된 부분의 상기 반사 방지막(131)을 노출하는 제 2 마스크 패턴(미도시)이 형성된다. 상기 제 2 마스크 패턴을 사용하여 상기 반사 방지막(131)을 식각하여, 상기 제 2 도전형의 반도체층(120)을 노출하고 상기 pn 접합의 깊이보다 얕은 제 2 홈(118)이 형성될 수 있다. 상기 제 2 홈(118)은 상기 제 2 도전형의 반도체층(120)의 상부면 보다 깊거나 같고, 상기 제 1 도전형의 반도체 기판(110)의 상부면 보다는 얕을 수 있다.

다시 도 1을 참조하여, 상기 제 1 홈(116) 및 상기 제 2 홈(118)을 채우는 금속막(미도시)을 형성하고, 상기 금속막을 패터닝하여 제 1 전극(141) 및 제 2 전극(143)이 형성될 수 있다. 상기 금속막은 Al, Cu, Ni, W, Ti, TiN, WN 또는 금속 실리사이드막의 적층막일 수 있다. 바람직하게는, 상기 금속막은 Ti/TiN/Al 또는 Ti/TiN/W 일 수 있다. 상기 제 1 전극 및 상기 제 2 전극의 형성 후, 수소 열처리 공정이 추가될 수 있다. 상기 절연막 스페이서(115)는 상기 제 2 도전형의 반도체층(120)으로부터 상기 제 1 전극(141)을 이격시켜 상기 제 2 도전형의 반도체층과 상기 제 1 전극의 직접적인 접촉을 방지할 수 있다.

도 10을 참조하여, 본 발명의 태양전지를 사용하는 태양광 발전 시스템이 설명된다. 본 발명에 따른 태양전지(100) 하나는 일반적으로 약 0.5V의 전압을 출력 하므로, 복수개의 태양전지를 직렬 및/또는 병렬로 연결하여 사용범위에 맞는 전압을 얻을 수 있도록 태양전지 모듈(200)을 구성한다. 프레임에 복수개의 태양전지 모듈을 설치하여, 태양전지 어레이(300)를 구성할 수 있다. 상기 태양전지 어레이(300)는 프레임(미도시)에 고정되어, 태양광을 잘 쪼이도록 남쪽을 향해서 일정한 각도를 갖도록 설치될 수 있다.

상기 태양광 발전 시스템은 상기 태양전지 어레이(300) 및 상기 태양전지 어레이(300)로부터 전력을 공급받아 외부로 송출하는 전력 제어장치(400)를 포함할 수 있다. 상기 전력 제어장치(400)는 출력장치(410), 축전장치(420), 충방전 제어장치(430), 시스템 제어장치(440)를 포함할 수 있다. 상기 출력장치(410)는 전력 변환장치(412)와 계통연계장치(grid connect system, 414)를 포함할 수 있다. 상기 전력 변환장치(Power Conditioning System: PCS, 412)는 상기 태양전지 어레이(300)로부터의 직류 전력을 교류 전력을 변환하는 인버터일 수 있다. 상기 계통연계장치(414)는 다른 전력 계통(500)과의 접속을 매개할 수 있다. 태양광은 밤에는 존재하지 않고 흐린 날에는 적게 비추기 때문에, 발전 전력이 감소할 수 있다. 상기 축전장치(420)는 발전 전력이 일기에 따라 변화되지 않도록 전기를 저장할 수 있다. 상기 충방전 제어장치(430)는 상기 태양전지 어레이(300)로부터의 전력을 상기 축전장치(420)에 저장하거나, 상기 축전장치(420)에 저장된 전기를 상기 출력장치(410)로 출력할 수 있다. 상기 시스템 제어장치(440)는 상기 출력장치(410), 상기 축전장치(420) 및 상기 충방전 제어장치(430)를 제어할 수 있다.

도 1은 본 발명의 실시예들에 따른 태양전지의 사시도이다.

도 2는 도 1의 A 부분을 확대한 개념도이다.

도 3 내지 도 9는 본 발명의 실시예들에 따른 태양전지의 형성방법을 설명하는 도면들이다.

도 10은 본 발명에 따른 태양전지를 사용하는 태양광 발전 시스템의 일 예를 도시한다.

Claims

제 1 도전형의 반도체 기판;

상기 제 1 도전형의 반도체 기판 상에, 제 2 도전형의 반도체층; 및

상기 제 1 도전형의 반도체 기판과 상기 제 2 도전형의 반도체층 사이의 계면에 인접한 pn 접합을 포함하되, 상기 pn 접합의 깊이는 1000Å 이하인 태양전지.
청구항 1에 있어서,

상기 반도체 기판은 단결정질 실리콘으로 구성되고, 상기 반도체층은 비정질 실리콘으로 구성되는 태양전지.
청구항 1에 있어서,

상기 pn 접합은 상기 계면에 인접한 상기 반도체 기판에 제공되는 태양전지.
청구항 3에 있어서,

상기 반도체 기판은 상기 제 2 도전형의 반도체층에 접하는 상기 반도체 기판의 상부(upper portion)에 제공된 제 2 도전형의 계면 영역 및 상기 반도체 기판의 하부(upper portion)에 제공된 제 1 도전형의 기저 영역을 포함하고, 상기 계면 영역은 상기 반도체층 보다 낮은 불순물 이온 농도를 갖는 태양전지.
청구항 4에 있어서,

상기 pn 접합은 상기 계면 영역과 상기 기저 영역 사이의 계면에 형성된 태양전지.
하부의 제 1 도전형의 제 1 영역과 상부의 제 2 도전형의 제 2 영역을 갖고, 이들 사이의 계면에 pn 접합이 형성된 결정질 실리콘 기판; 및

상기 결정질 실리콘 기판 상의 제 2 도전형의 비정질 실리콘층을 포함하고, 상기 제 2 영역은 상기 비정질 실리콘층보다 낮은 불순물 농도를 갖는 태양전지.
태양광을 받아들이는 전면 및 상기 전면에 마주하는 후면을 갖는 반도체 기판;

상기 반도체 기판 내에 형성된 pn 접합; 및

상기 반도체 기판의 상기 전면에 제공된 P형 전극 및 N형 전극을 포함하되, 상기 P형 전극 및 상기 N형 전극의 하부면의 높이는 서로 다른 태양전지.
청구항 7에 있어서,

상기 P형 전극은 상기 반도체 기판의 전면에 형성된 홈 내에 함몰된 구조를 갖는 태양전지.
전면 및 상기 전면에 마주하는 후면을 갖는 제 1 도전형의 반도체 기판;

상기 제 1 도전형의 반도체 기판의 전면 상의, 제 2 도전형의 반도체층;

상기 제 2 도전형의 반도체층 상의 반사 방지막;

상기 제 1 도전형의 반도체 기판과 상기 제 2 도전형의 반도체층 사이의 계면에 인접한 pn 접합;

상기 제 1 도전형의 반도체 기판을 노출하는 제 1 홈에 형성된 제 1 전극; 및

상기 제 2 도전형의 반도체층을 노출하고, 상기 제 1 홈보다 얕은 깊이를 갖는 제 2 홈에 형성된 제 2 전극을 포함하는 태양전지.
청구항 9에 있어서,

상기 제 2 홈의 하부면은 상기 제 1 도전형의 반도 기판의 상부면 보다 높은 태양전지.
청구항 10에 있어서,

상기 제 1 홈의 측벽에, 상기 제 2 도전형의 반도체층으로부터 상기 제 1 전극을 이격시켜 상기 제 2 도전형의 반도체층과 상기 제 1 전극의 직접적인 접촉을 방지하고, 상기 제 1 도전형의 반도체 기판을 노출하는 절연막 스페이서를 더 포함하는 태양전지.
청구항 11에 있어서,

상기 절연막 스페이서의 바닥면은 적어도 상기 pn 접합면 보다 낮은 태양전지.
청구항 12에 있어서,

상기 제 1 홈은 상기 절연막 스페이서의 측벽과 공면을 갖고 상기 후면을 향하여 연장하는 연장 홈을 갖는 태양전지.
청구항 11에 있어서,

상기 제 1 도전형의 반도체 기판의 후면 전체를 덮는 보호 절연막을 더 포함하고, 상기 보호 절연막은 상기 절연막 스페이서와 동일한 물질로 구성되는 태양전지.
제 1 도전형의 반도체 기판 상에 제 2 도전형의 비정질 반도체층을 형성하고; 그리고

열처리 공정을 수행하여, 상기 제 1 도전형의 반도체 기판과 상기 제 2 도전형의 비정질 반도체층 사이의 계면에 인접한 pn 접합을 형성하는 것을 포함하는 태양전지 형성방법.
청구항 15에 있어서,

상기 비정질 반도체층을 형성하는 것은 언도프드 비정질 반도체층을 형성한 후, 연속적으로 제 2 도전형의 불순물이 도핑된 비정질 반도체층을 형성하는 것을 포함하는 태양전지 형성방법.
전면 및 상기 전면에 마주하는 후면을 갖는 제 1 도전형의 반도체 기판의 전면 상에 제 2 도전형의 반도체층을 형성하고;

상기 제 1 도전형의 반도체 기판과 상기 제 2 도전형의 반도체층 사이의 계면에 인접한 pn 접합을 형성하고;

상기 제 2 도전형의 반도체층 상에 반사 방지막을 형성하고;

상기 제 1 도전형의 반도체 기판의 후면에 보호 절연막을 형성하고;

상기 제 1 도전형의 반도체 기판을 노출하는 제 1 홈에 제 1 전극을 형성하고; 그리고

상기 제 2 도전형의 반도체층을 노출하고, 상기 제 1 홈보다 얕은 깊이를 갖는 제 2 홈에 제 2 전극을 형성하는 것을 포함하는 태양전지 형성방법.
청구항 17에 있어서,

상기 제 1 전극을 형성하는 것은:

상기 반사 방지막 상에 제 1 마스크 패턴을 형성하고; 그리고

상기 제 1 마스크 패턴을 사용하여 상기 반사 방지막, 상기 제 2 도전형의 반도체층 및 상기 제 1 도전형의 반도체 기판을 식각하여, 상기 pn 접합의 깊이 이상의 깊이를 갖는 제 1 홈을 형성하는 것을 포함하는 태양전지 형성방법.
청구항 18에 있어서,

상기 제 1 홈을 형성하는 것은:

상기 제 1 마스크 패턴을 사용하여 상기 제 2 도전형의 반도체층 및 상기 제 1 도전형의 반도체 기판을 식각하여, 상기 pn 접합의 깊이 이상의 깊이를 갖는 제 1 홈을 형성하고;

상기 제 1 홈의 측벽에, 상기 제 2 도전형의 반도체층으로부터 상기 제 1 전극을 이격시켜 상기 제 2 도전형의 반도체층과 상기 제 1 전극의 직접적인 접촉을 방지하고, 상기 제 1 도전형의 반도체 기판을 노출하는 절연막 스페이서를 형성하고; 그리고

상기 제 1 마스크 패턴 및 상기 절연막 스페이서를 사용하여 상기 제 1 도전형의 반도체 기판을 추가적으로 식각하여 연장 홈을 형성하는 것을 포함하는 태양전지 형성방법.
청구항 17에 있어서,

상기 제 2 전극을 형성하는 것은:

상기 제 1 홈을 덮고 상기 제 1 홈으로부터 이격된 부분의 상기 반사 방지막을 노출하는 제 2 마스크 패턴을 형성하고; 그리고

상기 제 2 마스크 패턴을 사용하여 상기 반사 방지막 및 상기 제 2 도전형의 반도체층을 식각하여, 상기 pn 접합의 깊이보다 얕은 제 2 홈을 형성하는 것을 포 함하는 태양전지 형성방법.