[go: up one dir, main page]

KR20090117626A - 접합 웨이퍼의 제조 방법 - Google Patents

접합 웨이퍼의 제조 방법 Download PDF

Info

Publication number
KR20090117626A
KR20090117626A KR1020090039219A KR20090039219A KR20090117626A KR 20090117626 A KR20090117626 A KR 20090117626A KR 1020090039219 A KR1020090039219 A KR 1020090039219A KR 20090039219 A KR20090039219 A KR 20090039219A KR 20090117626 A KR20090117626 A KR 20090117626A
Authority
KR
South Korea
Prior art keywords
wafer
layer
active layer
oxygen ion
ion implantation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1020090039219A
Other languages
English (en)
Other versions
KR101066315B1 (ko
Inventor
아키히코 엔도
히데키 니시하타
Original Assignee
가부시키가이샤 사무코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 사무코 filed Critical 가부시키가이샤 사무코
Publication of KR20090117626A publication Critical patent/KR20090117626A/ko
Application granted granted Critical
Publication of KR101066315B1 publication Critical patent/KR101066315B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76256—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)

Abstract

본 발명은 접합 웨이퍼의 제조방법에서, 활성층용 웨이퍼에 산소이온을 주입하는 단계(1) 및 이후의 열처리 단계에서 형성되는 산소이온 주입층에서 실리콘으로 분산되는 SiO2 입자의 부피 분율이 30% 이상 내지 80% 이하로 정해지고, 활성층용 웨이퍼의 일부를 박막화하는 단계에서, 상기 단계에서 형성된 산소이온 주입층이 활성층용 웨이퍼의 일부 또는 전부를 연마하도록 연마 저지층으로서 사용되는 방법에 관한 것이다.
접합 웨이퍼, 실리콘 웨이퍼

Description

접합 웨이퍼의 제조 방법{METHOD OF PRODUCING BONDED WAFER}
본 발명은 접합 웨이퍼의 제조 방법에 관한 것이다. 보다 구체적으로 본 발명은 산소이온 주입층(implanted layer)이 연마 저지층(stop layer)으로써 효과적으로 사용되는 접합 웨이퍼의 제조 방법에 관한 것이다.
접합 웨이퍼의 전형적인 제조 방법으로써, 산화막(절연막)을 갖는 실리콘 웨이퍼가 다른 실리콘 웨이퍼에 접합된 다음 SOI(실리콘 온 인슐레이터) 층이 형성되도록 생성된 접합 웨이퍼의 한 면이 연삭되거나 연마되는(연삭-연마법) 방법, 산소이온이 실리콘 웨이퍼의 내부로 주입되고 그 후 실리콘 웨이퍼에 매립된 산화막(BOX) 층이 형성되도록 고온 어닐링이 수행된 다음 BOX 층의 상부가 SOI 층(SIMOX: Separation by Implanted Oxygen method)으로 렌더되는 방법, 및 이온 주입층이 형성되도록 수소 이온 등이 SOI 층(활성층용 웨이퍼)에 대해 실리콘 웨이퍼의 표층부로 주입된 후 지지 기판에 대해 상기 웨이퍼가 실리콘 웨이퍼로 접합된 다음 SOI 층(스마트 컷 방법)이 형성되도록 상기 접합 웨이퍼가 이온 주입층에서 벗겨지는 방법이 알려져 있다(SIMOX 방법에 대해, 예를 들어 JP-A-H05-291543을 참조).
그러나, 상술한 어느 방법도 활성층의 두께 균일성(thickness uniformity)이 저하되는 문제점을 갖는다(±30% 이상).
상기 문제에 대한 해결책으로서, 본 발명자들은 이미 연삭-연마법과 산소이온을 주입하는 방법을 조합한 방법, 즉 "그 표면상에 절연막을 갖거나 갖지 않는 활성층용 웨이퍼를 지지층용 웨이퍼에 직접 접합시키고 다음에 활성층용 웨이퍼를 박막화(thining)시켜 접합 웨이퍼를 제조하는 방법으로서,
활성층에서 산소이온 주입층을 형성하도록 활성층용 웨이퍼에 산소이온을 주입하는 단계;
비산화성(non-oxidizing) 분위기하에 1100℃ 이상의 온도에서 활성층용 웨이퍼를 열처리하게 하는 단계;
활성층용 웨이퍼를 지지층용 웨이퍼에 접합하는 단계;
접합 웨이퍼의 접합 강도를 개선하기 위해 열처리 하는 단계;
산소이온 주입층의 접합 웨이퍼 쇼트(short)에서 활성층용 웨이퍼 부분을 연삭하는 단계;
산소이온 주입층을 노출하기 위해 활성층용 웨이퍼를 추가로 연마 또는 에칭하는 단계;
산소이온 주입층의 노출된 표면상에 산화막을 형성하기 위해 접합 웨이퍼를 산화시키는 단계;
산화막을 제거하는 단계; 및
접합 웨이퍼에서 활성층용 웨이퍼를 평탄화하기 위해 비산화성 분위기하에 1100℃ 이하의 온도에서 열처리하는 단계의 시계열적 조합을 포함하는 방법"을 개발하였으며, 이는 이미 개시되었다(JP-A-2008-16534를 참조). 이 방법에 따르면, 활성층의 두께 균일성에서 상대적으로 우수하고 투과전자현미경(TEM)에 의해 평가되는 결함이 상대적으로 적은 직접 접합 웨이퍼를 제공할 수 있다.
그러나, 상기 JP-A-2008-16534에서 개시된 방법에서는, 산소이온 주입층이 연마 저지층으로서 제공되는 것으로 개시되었으나, 연마 저지층으로서 바람직한 산소이온 주입층에 대한 조건이 개시되지 않아, 생성된 산소이온 주입층이 연마 저지층으로서 반드시 최적화되지 않는 문제점이 있다.
즉, 도 2(b)에서 단면부의 TEM 사진 및 도 6(a)-(c)에서 도식적으로 보여지는 바와 같이, 상기 방법에서 형성된 산소이온 주입층은 산소이온 주입의 면에 위치한(도 6에서 하부면) 활성층용 웨이퍼(도 6에서 BOX 층 및 SOI 층 사이의 경계)의 표면부에 가까운 층 A 및 산소이온 주입의 면에 위치한 표면으로부터 떨어진 층 B로 이루어진 이중층 구조를 가질 수 있다. 이러한 이중층 구조의 예에서, 산소이온 주입층 내의 실리콘으로 분산된 SiO2 입자의 부피 분율이 낮아지게 되며, 따라서 층 B의 면으로부터 연마되는 동안 및 상기 연마의 중단 후에 산소이온 주입층으로부터 SiO2 입자가 떨어지고, 도 6(a)에서 보여주는 바와 같이 불균일성이 산소이온 주입층의 표면상에 쉽게 남겨지는 경향이 있다.
따라서, 다음에 산화 처리되는 경우, 도 6(b)에서 보여주는 바와 같이, 산소이온 주입층의 표면 불균일성에 의존하여 산소이온 주입층이 SOI 층의 표면을 파헤 치는 것을 포함하여 산화막 C가 소정의 깊이로 산화되고, 따라서 도 6(c)에서 보여주는 바와 같이, 산화막 C의 제거 후, 불균일성이 SOI 층의 표면상에 쉽게 남겨지는 경향이 있다. 따라서, 상기 방법에서, 활성층의 두께 균일성을 얻기 위해 활성층용 웨이퍼의 표면은 이후 열처리 단계에서 평탄화되지만, 열처리에 좀더 시간이 걸린다는 것을 해결해야 하는 문제가 있다.
발명의 요약
따라서, 본 발명의 목적은 상기 문제점을 유익하게 해결하고 접합 웨이퍼를 제조하는 유리한 방법을 제공하기 위한 것이며, 여기서 산소이온 주입층이 바람직한 연마 저지층으로서 충분히 높은 연마 저지 능력을 갖도록 얻어진다.
본 발명자들은 상기 문제점을 해결하기 위해 산소이온 주입층과 함께 연마 저지 조건들을 다양하게 연구하여 왔으며, 연마 저지층으로서 바람직한 산소이온 주입층이 소정의 범위 내에서 실리콘으로 분산되는 SiO2 입자의 부피 분율을 갖는다는 점을 발견하였다. 본 발명은 상기 지견을 근거로 한다.
즉, 본 발명의 요약 및 구성은 아래와 같다.
I. 지지층용 웨이퍼에 활성층용 웨이퍼를 접합함에 의해 접합 웨이퍼를 제조하는 방법으로서,
(1) 산소이온 주입층을 형성하도록 활성층용 웨이퍼에 산소이온을 주입하는 단계;
(2) 활성층용 웨이퍼의 산소이온 주입된 표면을 지지층용 웨이퍼로 직접 또는 절연막을 통해 접합하는 단계;
(3) 접합 웨이퍼의 접합 강도를 증가시키기 위해 열처리를 수행하는 단계;
(4) 산소이온 주입층을 노출시키기 위해 접합 웨이퍼에서 활성층용 웨이퍼의 일부를 박막화하는 단계; 및
(5) 상기 접합 웨이퍼에서 활성층용 웨이퍼로부터 산소이온 주입층을 제거하는 단계를 포함하는 일련의 단계들을 포함하고,
여기서 활성층용 웨이퍼에 산소이온을 주입하는 단계(1) 또는 상기 주입 단계 및 이후의 열처리 단계에서 형성되는 산소이온 주입층에서 실리콘으로 분산되는 SiO2 입자의 부피 분율을 30% 이상 내지 80% 이하로 설정시키고;
활성층용 웨이퍼의 일부를 박막화하는 단계(4)에서, 활성층용 웨이퍼에 산소이온을 주입하는 단계(1)에서 형성된 산소이온 주입층이 활성층용 웨이퍼의 적어도 일부를 연마하도록 연마 저지층으로서 사용되는,
지지층용 웨이퍼에 활성층용 웨이퍼를 접합함에 의해 접합 웨이퍼를 제조하는 방법.
2. 제1항에 따른 접합 웨이퍼를 제조하는 방법으로서, 활성층용 웨이퍼에 산소이온을 주입하는 단계(1)에서, 산소이온 주입층에서 주입된 표면으로부터 이의 내부를 향한 평균 산소농도분산의 1차 미분값이 양(positive)이 되도록 산소이온이 주입되는 방법.
3. 제1항 또는 제2항에 따른 접합 웨이퍼를 제조하는 방법으로서, 산소이온 주입층을 제거하는 단계(5) 이후, 접합 웨이퍼에서 활성층용 웨이퍼의 표면을 평탄화하고/거나 박막화하는 단계(6)를 추가로 수행하는 방법.
산소이온 주입층에서 실리콘으로 분산되는 SiO2 입자의 부피 분율이 30% 미만인 경우, SiO2 입자는 서로 분리되어, SiO2 입자가 활성층용 웨이퍼를 박막화하기 위한 연마 동안 쉽게 떨어지게 되므로 연마 저지 기능이 충분히 높지 않다. 즉, 연마 저지 후 산소이온 주입층의 표면에 불균일성 거칠기가 좀더 쉽게 남겨지는 경향이 있다.
반면에 산소이온 주입층에서 실리콘으로 분산되는 SiO2 입자의 부피 분율이 80%를 초과하는 경우, SiO2 입자가 활성층용 웨이퍼를 박막화하기 위한 연마 동안 쉽게 떨어지지 않으므로 연마 저지 기능은 충분히 높지만, 산소이온의 주입에서 더욱 높은 온도 및 더욱 높은 산소농도가 요구되고 산소이온 주입에서의 비용은 더욱 높아진다.
따라서, SiO2 입자의 부피 분율이 30% 이상 내지 80% 이하인 본 발명에 따르면, 바람직한 연마 저지층으로서 충분히 높은 연마 저지 기능을 가지며 산소이온을 저렴하게 주입할 수 있는 산소이온 주입층이 접합 웨이퍼의 제조 동안 얻어질 수 있어, 낮은 비용으로 활성층의 두께 균일성이 우수한 접합 웨이퍼를 제조할 수 있 다.
또한, 산소이온 주입층에서 주입된 표면으로부터 이의 내부를 향한 평균 산소농도분산의 1차 미분값이 양이거나 하나의 피크이도록 활성층용 웨이퍼에 산소이온을 주입하는 단계에서 산소이온이 주입되는 경우, 산소이온 주입층은 산소농도가 주입된 표면으로부터 내부를 향해 더욱 높아져서, 충분히 높은 연마 저지 기능을 안정되게 얻을 수 있도록 하는 단일층 구조를 갖는다.
더욱이, 산소이온 주입층을 제거하는 단계 이후, 접합 웨이퍼에서 활성층용 웨이퍼의 표면을 평탄화하고/거나 박막화하는 단계를 추가로 수행하는 경우, 활성층의 두께 균일성이 매우 우수한 접합 웨이퍼를 제조할 수 있다.
발명의 상세한 설명
본 발명의 구체예가 아래에 자세하게 기재될 것이다.
처음에, 본 발명은 이 구체예 및 도 1에서 보여주는 플로우 차트에 따른 구체예의 각 제조 단계에서 표적화되는 접합 웨이퍼에 관해 구체적으로 설명될 것이다.
접합 웨이퍼
SIMOX 웨이퍼 등과 같은 접합 웨이퍼의 제조에서, 두 실리콘 웨이퍼, 즉, 활성층용 웨이퍼 및 지지층용 웨이퍼가 서로 접합된다. 이 구체예는 두 웨이퍼의 접합이 절연막(산화막)을 통해 수행되는 경우 뿐 아니라 두 웨이퍼가 이러한 절연막 없이 직접 접합되는 경우에도 적용될 수 있다.
더욱이, 도펀트의 종류 및 농도, 산소농도 등은 접합되는 웨이퍼가 접합에 적당한 우수한 표면 거칠기를 갖는 한 제한되지 않는다. 그러나, 추가로 결함을 감소시키기 위해서는, COP(단결정 배향 입자)가 없거나 적은 COP를 갖는 웨이퍼를 사용하는 것이 바람직하다. COP의 환원이란 점에서는 COP를 감소시키기 위해 CZ 드로잉 조건을 최적화하는 방법, 경면 가공(mirror working) 후 환원성 분위기에서 1000℃ 이상의 고온 열처리로 웨이퍼를 처리하는 방법, CVD 등에 의한 웨이퍼 상에 Si 에피텍셜-성장 방법 등에 적용될 수 있다.
(1) 활성층용 웨이퍼에 산소이온을 주입하는 단계
이 구체예에서, 산소이온이 활성층용 웨이퍼에 1차 주입된다.
이 예에서, 산소이온 주입에서 가속 전압은 최종 생성물에서 활성층의 두께에 의존하여 적당히 선택될 수 있으며 특별히 제한되지 않는다. 따라서, 산소이온 주입은 통상의 산소이온 주입기에 대해 약 100 내지 300 keV의 가속 전압에서 수행될 수 있다.
반면에, 주입에서 산소이온의 용량(dose)은 산소이온 주입층에서 실리콘으로 분산되는 SiO2 입자의 부피 분율이 30% 이상 내지 80% 이하가 되도록 이후 단계와의 조합을 통해 정해진다. 산소이온의 용량이 적은 경우, 접합 단계 전에 예비적 열처리를 수행하는 것이 바람직하다.
즉, 접합 이전에 열처리 단계가 수행되지 않는 경우에는 주입에서 산소이온의 용량은 5×1017 내지 1×1018 atoms/cm2의 범위 내이며, 접합 단계 이전에 예비적 열처리가 수행되는 경우에는, 상기 용량은 1100℃의 열처리 온도에서 1×1017 내지 8×1017 atoms/cm2이고, 1200℃의 열처리 온도에서 0.8×1017 내지 4×1017 atoms/cm2이며, 1350℃의 열처리 온도에서 0.5×1017 내지 2×1017 atoms/cm2이다.
주입에서 산소이온의 용량이 열처리 없이 5×1017 atoms/cm2 미만이거나, 1100℃의 열처리 온도에서 1×1017 atoms/cm2 미만이거나, 1200℃의 열처리 온도에서 0.8×1017 atoms/cm2 미만이거나, 1350℃의 열처리 온도에서 0.5×1017 atoms/cm2 미만인 경우, 열처리가 없거나 열처리 후 산소이온 주입층에서 실리콘으로 분산되는 SiO2 입자의 부피 분율은 30% 미만이므로 산소 원자를 포함하는 Si 결정층 또는 Si 비정질층이 단일층 대신에 명백한 이중층 구조를 얻거나, 충분히 형성되지 않고, 또한 SiO2 입자가 서로 너무 떨어져서, 나중에 언급되는 것처럼 연마가 접합 후에 단계(5)에서 활성층용 웨이퍼를 박막화하기 위해 수행되는 경우, SiO2 입자가 쉽게 떨어지게 되며 따라서 연마 저지가 정확히 수행될 수 없다.
반면에, 주입에서 산소이온의 용량이 열처리 없이 1×1018 atoms/cm2 초과이거나, 1100℃의 열처리 온도에서 8×1018 atoms/cm2 초과이거나, 1200℃의 열처리 온도에서 4×1018 atoms/cm2 초과이거나, 1350℃의 열처리 온도에서 2×1018 atoms/cm2 초과인 경우, 열처리가 없거나 열처리 후 산소이온 주입층에서 실리콘으로 분산되 는 SiO2 입자의 부피 분율은 80% 초과이므로 접합 후 단계(5)에서 연마 저지가 정확히 수행될 수 있지만, 산소이온 주입에서 더욱 높은 온도 및 더욱 높은 산소농도가 요구되며 산소이온 주입에 대한 비용이 상승한다.
산소이온 주입에서, 기판 온도는 200℃ 이하가 되는 것이 필요하다. 온도가 200℃를 초과하는 경우, 비정질층이 충분히 형성되지 않는다. 바람직하게, 기판 온도는 실온(약 20℃) 이상 100℃ 이하이다. 더욱이, 실온 이하의 온도에서 산소이온 주입을 수행하는 것도 가능하지만, 주입기에 웨이퍼를 강제로 냉각하기 위한 메커니즘을 첨가할 필요가 있다.
더욱이, 산소이온 주입은 여러 번에 걸쳐 나누어질 수 있다. 이 경우, 산소이온이 더욱 높은 온도에서 1차로 주입된 다음, 더욱 낮은 온도(예를 들어, 실온 이상 100℃ 이하)에서 고온 주입된 것과 접촉하는 깊이까지 주입된다. 바람직하게, 이것은 열처리 후 단일층의 형성을 촉진한다.
또한, 세척이 나누어진 주입 단계들 사이에서 수행될 수 있다. 세척 수단으로서, SC1, HF, 03, 유기산 등을 사용하는 것이 바람직하며, 이는 입자의 제거에 있어서 뛰어난 수행 능력을 갖는다.
(2) 활성층용 웨이퍼를 열처리하는 단계
비록 세척 및 접합이 산소이온 주입 후에 수행될 수 있지만, 활성층용 웨이퍼는 접합 이전에 열처리되며, 그것에 의해 주입된 산소이온의 용량은 더욱 적은 비용으로 감소될 수 있다. 본 구체예에서 열처리가 산소이온 주입 후에 수행되는 경우, 접합 이전에 웨이퍼는 1000℃ 이상에서 5시간 이상, 바람직하게 1100℃ 이상에서 1시간 이상, 및 좀더 바람직하게 1200℃ 이상 1350℃ 이하에서 10분 이상 열처리된다. 만약 1000℃ 미만의 온도에서 열처리가 5시간 이상의 장시간 동안 수행되는 경우, 산소이온 주입층은 명백한 이중층 구조를 얻거나, SiO2 상의 상태가 주입된 산소이온과 Si와의 반응에 의해 충분히 형성되지 않아, 연마 저지 기능이 충분히 높지 않게 된다.
비산화성 분위기에서 열처리가 수행되는 경우, 산소이온 주입 동안, 최외곽 표면의 부근에서 주입된 산소는 산소 농도를 감소시키기 위해 외부로 확산되며, 이는 접합 강도를 증가시키기 위한 열처리에서 최외곽 표면 부근에서의 산소 침전(precipitate)을 억제하는데 기여한다. 결과적으로, 결함 농도를 추가로 감소시킬 수 있다. 비산화성 분위기는 유리하게 개조된 Ar, H2 또는 이들의 혼합 분위기이다.
도 2(a) 및 2(b)에서는 각각 상기 구체예에 대한 조건 또는 통상적인 조건하에서 활성층용 웨이퍼에 산소이온을 주입하고, 웨이퍼를 열처리하고, 지지층용 웨이퍼를 접합한 다음 1100℃에서 1시간 동안 접합 강도를 개선하기 위해 접합된 웨이퍼를 열처리 하는 것에 의해 각각 형성되는 두 접합 웨이퍼들의 단면에서의 TEM 사진을 보여준다. 더욱이, 지지층용 웨이퍼는 0.2 μm의 두께를 갖는 BOX 층을 형성하기 위해 열적 산화 처리된다.
동시에, 산소이온 주입을 위한 조건 및 열처리를 위한 조건은 아래와 같다.
통상적인 기술에서의 조건:
산소이온 주입 처리에 대해
가속 전압: 200 keV, 용량: l×l017 atoms/cm2, 기판 온도: 400℃ + 용량: 5×l015 atoms/cm2, 기판 온도: 100℃
열처리에 대해: 1100℃, 0.5 시간
본 발명의 조건:
산소이온 주입 처리에 대해
가속 전압: 200 keV, 용량: l×l017 atoms/cm2, 기판 온도: 400℃ + 용량: 5×l015 atoms/cm2, 기판 온도: 100℃
열처리에 대해: 1200℃, 2 시간
사진으로부터 보여지는 바와 같이, 통상적인 조건하에서의 산소이온 주입층(SiO2층)은 SiO2 입자가 상대적으로 연속적이고 흰색으로 보이는 영역(도 6에서 A 영역에 해당하며 연마 저지 능력이 높음) 및 SiO2 입자가 분산되고 검은색으로 보이는 영역(도 6에서 B 영역에 해당하며 연마 저지 능력이 낮음)으로 구성된 이중층 구조로서 관찰된다. 이 상태에서 연마하는 경우, 기본적으로 연마 저지층(산소이온 주입된 영역) 상의 어딘가에서 연마를 저지할 수 있도록 한다. 그러나, 연마 저지 능력이 낮은 B 영역에서, B 영역을 통해 부분적으로 통과되고 연마 저지 능력이 높은 A 영역에서 멈추는 영역이 연마의 면내(in-plane) 분배에 의해 형성된다. 따라서, 도 6(a)-(c)에서 보여주는 바와 같이, Si층이 접합 후에 연마되고 산화막이 형성된 다음 제거된 후, 활성층의 표면에서 불균일성의 형성을 피할 수는 없다.
대조적으로, 본 발명의 조건하에서는 바람직한 연마 저지층으로써 충분히 높은 연마 저지 기능을 가지며 비교적 저렴하게 산소이온을 주입할 수 있는 산소이온 주입층이 형성되는데, 왜냐하면 산소이온 주입층(SiO2층) 사이의 계면 및 표면 Si 층이 매끄럽기(smooth) 때문이다.
(3) 지지층용 웨이퍼에 활성층용 웨이퍼를 접합하는 단계
다음에, 활성층용 웨이퍼가 지지층용 웨이퍼에 접합된다. 이 경우, 두 웨이퍼는 절연막을 통하거나 절연막없이 직접 서로 결합될 수 있다.
접합이 절연막과 함께 수행되는 경우에는, 절연막으로써 산화막(SiO2) 예컨대 BOX, 질화막(Si3N4) 등을 사용하는 것이 바람직하다. 막을 형성하는 방법으로써 산화성 분위기 또는 질소 분위기(열적 산화, 열적 질화), CVD 등에서 열처리하는 것이 바람직하다. 열적 산화, 증기를 사용하는 습식 산화가 산소 가스의 사용에 더하여 사용될 수 있다.
또한, 절연막은 산소 이온 주입 전후에 형성될 수 있다. 절연막이 주입 전에 형성되는 경우, 큰 두께의 SOI 층을 갖는 SOI 기판을 제조하기 위해 더욱 높은 가속 전압이 산소이온 주입에서 요구된다. 일반적인 목적의 이온 주입기에서, 가속 전압은 일반적으로 200 keV 이하이며 SOI 층의 두께가 50 내지 200 nm인 경우, 공정 마진을 고려하여 BOX 층의 두께는 200 nm 이하, 바람직하게 50 nm 이하, 좀더 바람직하게 20 nm 이하가 되도록 한다. 반면에, 절연막이 주입 후에 형성되는 경우, 비정질 결정화가 진행되기 어려운 1000℃ 이하의 온도에서 막이 형성될 필요가 있다.
이러한 절연막의 형성은 활성층용 웨이퍼 또는 지지층용 웨이퍼 또는 둘 모두에서 수행될 수 있다.
추가로, 입자에 기인하는 공간(void)의 발생을 억제하기 위해 접합 이전에 세척 처리를 수행하는 것이 유리하다.
세척 수단으로써, SC1+SC2, HF+03, 유기산 또는 이들의 조합과 함께 실리콘 웨이퍼를 세척하기 위한 일반적인 방법을 사용하는 것이 효과적이다.
또한, 웨이퍼 형태에 기인하는 공간의 발생이 억제될 수 있기 때문에, 접합에서 대기압보다 낮은 압력에서 두 웨이퍼가 서로 접촉하는 것이 유리하다. 바람직한 압력은 0.5 기압 이하, 좀더 바람직하게 0.2 기압이다.
또한, 접합 이후 연삭/연마의 조건(압력, 속도)에 의존하여 필링 리스크(peeling risk)가 염려되는 경우, 접합 강도를 증가시키기 위해 접합 이전에 실리콘 웨이퍼의 표면을 산소, 질소, He, H2, Ar 또는 이들의 혼합된 분위기를 사용한 플라즈마로 활성화 처리시키는 것이 유리하다.
직접 접합의 경우, 접합되는 표면에 흡착된 H2O는 추후 접합된 계면에 제공되는 열처리를 통해 SiO2로 변하며, SiO2의 형성은 HF와 접합되도록 면을 세척하고 그들의 소수성 면을 서로 접합함에 의해 억제될 수 있다. 따라서, 장치 특성의 개 선을 가져오기 위해 산화물은 접합된 계면에서 환원될 수 있다.
(4) 접합 강도를 개선하기 위한 열처리 단계
다음에, 접합 강도를 개선하기 위한 열처리가 수행된다. 이 열처리는 접합 강도를 충분히 증가시키기 위해 1000℃ 이하의 온도, 바람직하게 1100℃ 이하의 온도, 좀더 바람직하게 1100℃ 이하의 온도에서 2시간 이상 수행된다. 분위기는 특별히 제한되지 않지만, 산화성 분위기는 차후 연삭 단계에서 웨이퍼의 이면을 보호하기 위해 150 nm 이상의 두께를 갖는 산화막을 형성하는 것이 바람직하다.
(5) 산소이온 주입층을 노출시키기 위해 활성층용 웨이퍼를 박막화하는 단계
다음에, 산소이온 주입층을 노출시키기 위해 활성층용 웨이퍼가 연삭 및 연마에 의해 박막화된다.
연삭
접합 웨이퍼에서 활성층용 웨이퍼가 기계적 연삭에 의해 처리된다. 연삭에 의해 산소이온 주입층의 표면에 활성층용 웨이퍼의 일부가 남는다. 남게 되는 활성층용 웨이퍼의 일부의 두께는 특별히 제한되지 않는다.
이후의 연마 단계의 시간을 단축시키기 위해서는 산소이온 주입층 바로 이전까지 연삭을 수행하는 것이 바람직하다. 그러나, 연삭 장치의 정확도 및 연삭을 통한 데미지 깊이(약 2 μm)를 고려하면, 잔여 Si 층의 두께는 약 3 내지 10 μm가 되는 것이 바람직하다.
연마
연삭 이후에, 산소이온 주입층을 노출시키기 위해 접합 웨이퍼에서 활성층용 웨이퍼가 연마된다.
이 연마 방법에서, 1 질량% 이하의 지립 농도(abrasive concentration)를 갖는 연마액을 공급하면서 연마를 수행하는 것이 바람직하다. 연마액으로서는 1 질량% 이하의 지립(예를 들어, 실리카) 농도를 갖는 알칼리 용액이 언급된다. 또한, 알칼리 용액으로서는 무기 알칼리 용액(KOH, NaOH 등), 유기 알칼리 용액(예를 들어, 아민을 주성분으로 하는 피페라진이나 에틸렌 디아민 등), 또는 이들의 혼합 용액이 바람직하다.
연삭 공정에서는, 지립 농도가 1 질량% 이하이므로, 지립에 의한 기계적 연마 작용은 일어나기 어렵고, 화학적 연마 작용이 우선한다. 따라서, 알칼리 용액에 의한 화학적 연마 작용에 의해 활성층용 웨이퍼의 일부(Si층)가 연마된다. 알칼리성 용액은 Si/SiO2의 에칭 비율이 높기 때문에, 활성층용 웨이퍼의 일부인 Si층은 효율적으로 연마될 수 있는 반면, 일정 부피 이상의 SiO2 입자를 함유한 층은 거의 연마되지 않는다. 연마 장치의 기계적 정확성이 불충분하더라도, 산소이온 주입층은 실질적으로 연마되지 않고 Si층만이 연마되어, 산소이온 주입층이 균일하게 노출될 수 있게 한다.
따라서, 본 구체예의 산소이온 주입층은 충분히 높은 연마 저지 기능을 갖는 연마 저지층으로서 알맞다.
연마 이전에 Si를 에칭함에 의해, 테라스부(두 웨이퍼가 서로 접합하지 않은 1 내지 3 mm의 최외곽 주변 영역)와 접합된 영역 사이의 경계가 특히 매끄럽게 되 어, 입자의 발생이 억제된다. 또한, 연마 이전에 테라스부만 연마될 수 있다.
(6) 산소이온 주입층을 제거하는 단계
이 구체예에서, 노출된 산소이온 주입층이 제거된다. 산소이온 주입층은 산소 원자를 함유한 비정질 Si, 및 부분적으로 결정화된 Si 및 SiO2로 구성된다. 제거 방법으로서 적용될 수 있는 것은 에칭 방법, 산화 + 에칭 방법, 연마 방법 등이다.
에칭 방법
산소 이온 주입층이 완전한 SiO2 층(BOX층)을 형성하도록 산소 이온의 용량 및 열처리에서의 불충분한 조건이 순서대로 선택되기 때문에, SiO2를 제거하는 HF 용액으로 에칭하거나 택일적으로 Si를 제거하는 알칼리 용액으로 에칭하거나, Si를 산화하는 SC1 용액 또는 오존 용액 및 산화에 의해 형성된 SiO2를 제거하는 HF 용액으로 반복적 에칭하는 것이 바람직하다.
임의의 경우, HF 용액에 침지한 후 SiO2의 제거를 목적으로 웨이퍼의 표면 전체가 방수 표면으로 변화되는 동안, HF 용액이 사용되어, 산화 + HF를 반복적으로 수행하는 것이 바람직하다.
산화 방법
이 방법은 산소이온 주입층의 노출된 표면에서 소정의 두께의 산화막을 형성하는 단계 및 산화막을 제거하는 방법을 포함한다.
산화는 산화성 분위기에서 충분히 수행할 수 있기 때문에, 처리되는 온도는 특별히 제한되지 않지만, 산화성 분위기에서 600 내지 1100℃가 되는 것이 바람직하다. 온도가 600℃ 미만인 경우, 산화 반응은 진행되지 않으며, 따라서 산화막은 HF 용액으로 제거될 수 없다. 온도가 1000℃ 초과인 경우, 산소이온 주입에 의해 도입되는 결정 결함(crystal defects)이 SOI층으로 연장되며, 결론적으로, 결정 결함이 증가한다.
산화가 낮은 온도에서 수행되는 경우, 산화막의 성장 속도를 증가시키기 위해 H2O 증기를 사용하는 습식 산화 또는 HCl 가스를 포함하는 산화성 가스를 사용하는 염산 산화가 적용될 수 있으며, 이는 높은 작업 처리량을 얻기에 좀더 바람직하다.
산화막의 두께는 특별히 제한되지 않지만, 만약 결정 결함층이 산소이온 주입층에 존재한다면, 결정 결함층의 두께보다 더 큰 것이 바람직하며, 본 구체예에 따른 산소이온 주입의 조건하에서는 특히 약 100 내지 500 nm가 되는 것이 바람직하다. 산화막의 두께가 100 nm 미만인 경우, 본 구체예에 따른 산소이온 주입의 조건하에서 SiO2를 함유한 Si 결정층 또는 Si 비정질층이 충분히 제거될 수 없으며, 500 nm를 초과하는 경우, 산화막의 면내 두께 균일성의 파괴로 인해 활성층의 두께 균일성이 저하된다.
산화막의 제거는 HF 용액으로 세척하거나 수소 가스 또는 Ar 가스 또는 HF를 함유한 가스로의 어닐링을 통한 에칭에 의해 수행될 수 있다. 동시에, 상기 산화 처리 및 제거 처리는 여러번에 걸쳐 수행될 수 있다. 따라서, 평탄화된 표면 거칠기를 유지하는 동안 활성층의 박막화가 추가로 수행될 수 있다.
산화막의 제거 후, 접합 웨이퍼의 표면에 부착된 입자 및 금속성 불순물은, 예를 들어, 유기산 및 플루오르화 수소산의 혼합 용액에 접합 웨이퍼를 침지함에 의해 제거하는 것이 바람직하다.
(7) 활성층용 웨이퍼의 표면을 평탄화/박막화하는 단계
다음에, 활성층용 웨이퍼의 표면이 평탄화 등으로 처리된다. 산소이온 주입층의 제거 후 접합 웨이퍼의 표면은 경면 연마와 비교하면 거칠기 때문에 평탄화하는 것이 바람직하다.
평탄화로서는 환원성 분위기에서의 열처리, 연마 방법, Si 에칭이 가능한 가스, 이온 또는 라디컬로의 가스 에칭 등이 적용될 수 있다.
연마 방법
표면 거칠기를 개선하기 위해 접합 웨이퍼의 표면이 약간 연마되었다. 연마 마진은 10 내지 500 nm가 되는 것이 바람직하다. 마진이 10 nm 미만이면, 표면 거칠기가 충분히 개선될 수 없고, 500 nm를 초과하면 활성층의 두께 균일성이 저화된다. 이 처리에 의해, 표면 거칠기(RMS)를 0.5 nm 이하로 하는 것이 가능하다.
환원성 분위기에서 열처리
접합 웨이퍼의 표면 거칠기가 Ar, H2 또는 이의 혼합 분위기에서 열처리함에 의해 개선되었다. 열처리 온도는 1000℃ 이상 1300℃ 이하가 되는 것이 바람직하 다. 열처리 시간은 온도가 낮아질수록 장시간이 요구되며, 1000 내지 1200℃에서는 약 1 내지 2시간, 1200 내지 1250℃에서는 약 10 내지 30분, 1250℃ 이상에서는 약 1 내지 5분이 바람직하다. 만약 상기 값을 넘는 고온 및 장시간의 조건하에서 열처리를 수행하면, 환원성 분위기의 에칭 작용에 의해 활성층의 면내 두께 균일성이 저화될 우려가 있다.
접합에 대한 전처리로서 플라즈마 등을 사용한 표면 활성화 방법이 수행되는 경우, 1100℃ 이상에서의 열처리는 반드시 요구되지 않는다.
열처리 퍼니스(furnace)로는 복수의 웨이퍼를 동시에 처리할 수 있는 저항 가열형의 수직 퍼니스, 개개의 웨이퍼를 처리하는 램프 가열식의 RTA(고속 온도 승강 퍼니스) 등이 바람직하다. 특히 1200℃ 이상의 온도에서의 처리에서는 RTA가 효과적이다.
이 열처리에 의해, 연마 방법의 경우와 같이, 표면 거칠기(RMS)를 0.5 nm 이하로 하는 것이 가능하다.
이 열처리에 의해 표면에 생성된 산화막은 HF 용액으로의 세정 또는 수소 가스나 Ar 가스 또는 HF를 함유한 가스를 사용한 어닐링을 통한 에칭에 의해 제거될 수 있다.
따라서, 두께 균일성이 우수하고 결함이 적으며 획기적으로 개선된 표면 거칠기를 갖는 접합 웨이퍼를 얻을 수 있다.
실시예
CZ 방법에 의해 육성되고, 붕소가 도펀트로 된 실리콘 잉곳(ingot)으로부터 슬라이스된 직경이 300 mm인 실리콘 웨이퍼를 2장씩 여러 세트 준비하였으며, 여기서 3세트는 상기 구체예에 근거한 실시예이고 한 세트는 비교실시예이다. 각 세트에서 2장의 실리콘 웨이퍼 중 하나는 활성층용 웨이퍼이고 다른 하나는 지지층용 웨이퍼이다.
각 세트의 활성층용 웨이퍼를 산화성 분위기하에 1000℃에서 3시간 동안 열처리하여 그 위에 150 nm의 두께를 갖는 산화막을 형성시켰다.
다음에, 200 keV의 가속 전압에서 각 세트에서 활성층용 웨이퍼의 표면으로부터 산소이온 주입을 수행하였다. 이 경우, 각 세트의 기판 온도는 300 내지 500℃이고, 용량은 각각 3세트의 실시예에 대해 1×1017 atoms/cm2이고 비교실시예의 한 세트에 대해 0.5×1017 atoms/cm2이다. SiO2의 형성을 촉진하기 위해, 200 keV 및 실온 내지 200℃ 미만의 범위인 기판 온도에서 5×1015 atoms/cm2의 산소이온을 주입함에 의해 비정질층을 형성시켰다.
결과적으로, 각 세트에서 활성층용 웨이퍼의 표면으로부터 약 600 내지 800 nm의 깊이 위치에 산소이온 주입층을 형성시켰다.
다음에, 접합 이전에 비산화성(Ar) 분위기하에 각 세트에서 활성층용 웨이퍼를 열처리(어닐링) 시키면, 이에 의해 산소이온 주입층이 연속적이 된다. 3세트의 실시예들에 대한 열처리 온도는 각각 1100℃, 1200℃ 및 1350℃이고, 홀딩 시간은 1시간이며, 한편 한 세트의 비교실시예에 대한 열처리 온도는 1100℃이고 홀딩 시간은 1시간이다.
다음에, 각 세트에서 모든 웨이퍼들을 HF 및 오존으로 세척시켜 접합될 표면으로부터 입자를 제거한 다음 각 세트에서 서로 접합시켰다.
그 후, 두 웨이퍼들의 접합 계면의 강력한 접합을 위해 접합 후에 각 세트에서 접합된 웨이퍼를 열처리(어닐링) 시켰다. 열처리 조건은 산화성 가스 분위기하에서 1100℃에서 2시간이고, 약 200 내지 400 nm의 두께를 갖는 산화막이 이후 가공시의 이면 보호막으로서 접합 웨이퍼의 이면에 형성되었다.
다음에, 연삭 장치를 사용하여, 각 세트의 접합 웨이퍼에서 활성층용 웨이튱서 활성층용 웨이퍼의 일부(약 5 μm의 두께에 상응하는)만을 남기는 연삭 처리를 수행하였다.
이어서, 1 질량% 이하의 지립(실리카) 농도를 갖는 연마제를 공급하면서 연삭 후에 각 접합 웨이퍼의 표면을 연마함에 의해 산소 이온 주입층을 노출시켰다. 연마제로서는 1 질량% 이하의 지립 농도를 갖는 알카리성 용액을 사용하였다. 알칼리성 용액은 아민(예를 들면 피페라진, 에틸렌디아민 등)을 주성분으로 하는 유기 알칼리 용액이다.
그 후, 각 접합 웨이퍼를 산화성 분위기 하에서 950℃의 온도에서 0.5시간 동안 습식 산화 처리하였다. 결과적으로, 소정의 두께를 갖는 산화막이 산소이온 주입층의 노출된 표면에 형성되었으며, 이에 의해 SiO2 입자를 함유한 모든 Si 결정층 또는 Si 비정질층이 산화막(SiO2)으로 변환된다. 다음에, 이러한 산화막을 HF 에칭(HF의 농도: 10%, 온도: 20℃)에 의해 제거하였다. 산화막의 제거 후, 노출된 활성층의 두께를 표면에서 균일화하고 박막화하였다.
다음에, 각 접합 웨이퍼를 아래의 처리에 의해 세척하였다. 우선, 접합 웨이퍼를 각각 5 ppm의 오존 농도를 갖는 수용성 오존 용액, 순수한 물에 대해 유기산으로서 0.06 질량%의 시트르산을 함유한 수용액, 0.05 질량%의 플루오르화 수소산을 함유한 수용액, 순수한 물에 대해 유기산으로서 0.6 질량%의 시트르산을 함유한 수용액 및 마지막으로 5 ppm의 농도를 갖는 수용성 오존 용액에 순서대로 침지시켰다. 각각의 침지 처리는 실온에서 5분 동안 수행하였다. 이 세척 처리에 의해 각 접합 웨이퍼의 표면으로부터 금속 불순물 및 입자를 제거하였다.
상기 세척 후, 접합 웨이퍼를 완성하기 위해 각 접합 웨이퍼를 아르곤 가스 분위기 하에서 1100℃에서 2시간 동안 열처리하였다.
도 3(a) 및 3(b)는 이차 이온 질량 분석기(SIMS), 산소이온 주입 조건 및 상기와 같이 얻어진 3개 실시예 및 하나의 비교실시예의 접합 웨이퍼에 관한 연마 저지의 결과에 의해 분석된 바와 같이 두께 방향에서 산소 분포의 결과를 보여준다. 1.05×1017 atoms/cm2의 용량 및 1200℃ 또는 1350℃의 접합 이전 열처리 온도를 사용한 실시예에서, 저지층(산소이온 주입층)에서의 평균 산소농도는 단일 피크를 명백히 보여주며 산소이온 주입층에서 주입된 표면(도면에서 Top-Si 층의 우측 말단 표면)으로부터 내부 방향으로의 평균 산소농도분산의 1차 미분값은 양이다.
1.05×1017 atoms/cm2의 용량 및 1100℃의 접합 이전 열처리 온도를 사용한 실시예에서, 비록 명확하지는 않지만 저지층(산소이온 주입층)에서 평균 산소 농도는 2개의 피크를 보여준다.
0.55×1017 atoms/cm2의 용량 및 1100℃의 접합 이전 열처리 온도를 사용한 비교실시예에서, 저지층(산소이온 주입층)에서 평균 산소 농도는 완만한 둥근 피크를 보여준다.
이들 연마 저지 상태를 조사한 결과, 1100℃를 사용한 비교실시예에서 불균일성이 관찰되는 반면, 1200℃ 및 1350℃를 사용한 두 실시예는 충분히 우수한 상태를 보여주며, 1100℃를 사용한 제3실시예는 비교 실시예와 비교하여 우수한 상태를 보여준다.
도 4(a)는 전자 에너지 손실 분광기(EELS)에 의해 상기 실시예의 접합 웨이퍼에서 연마 저지 후 산소이온 주입층(저지층)의 구조를 분석한 결과를 보여준다. 도 4(b) 및 4(c)는 도 4(a)에서 산소이온 주입층의 테를 두른 영역에서의 Si의 스펙트럼 이미지(흰색 부분 및 회색 부분) 및 0의 스펙트럼 이미지(흰색 부분)를 보여준다. SiO2 입자(SiOx가 아닌)의 집합체가 연마 저지 후 Si 매트릭스에 존재하게 하기 위해, 평균 산소농도의 부피 분율은 30% 이상이 필요하다. 만약 부피 분율이 30% 미만이면, 연마 동안 SiO2 입자가 떨어진다.
도 5(a)는 전자 에너지 손실 분광기(EELS)에 의해 도 4(a)에서와 같은 부분에 대해, 상기 실시예의 접합 웨이퍼에서 연마 저지 후 산소이온 주입층(저지층)의 구조를 분석한 결과를 보여준다. 도 5(b)는 도 5(a)에서 산소이온 주입층의 테를 두른 영역에서 표면으로부터 순서대로 P1, P2 및 P3 세 지점에 대한 스펙트럼을 보여준다. 도 5(c) 및 5(d)는 교본에서 Si 및 SiO2의 전형적인 스펙트럼 이미지를 보여준다. 따라서, 도 4(c)의 흰색 부분에서 최외곽 P1 지점에 SiO2가 분명히 존재하며, 도 4(b)의 흰색 부분 및 회색 부분에서 가장 내부의 P3 지점 및 중간인 P2 지점에 Si가 분명히 존재하는 것을 보여준다.
본 발명에 따른 접합 웨이퍼의 제조방법에서, 바람직한 연마 저지층으로서 충분히 높은 연마 저지 기능을 가지며 산소이온을 저렴하게 주입할 수 있는 산소이온 주입층이 접합 웨이퍼의 제조 동안 얻어질 수 있어, 낮은 비용으로 활성층의 두께 균일성이 우수한 접합 웨이퍼를 제조할 수 있다.
본 발명은 아래의 첨부된 도면을 참조로 하여 기술될 것이다:
도 1은 본 발명의 한 구체예에 따른 제조 단계들의 플로우 차트이다;
도 2(a)는 상기 구체예의 조건하에서 산소이온 주입 후 열처리되는 웨이퍼의 단면의 TEM 사진이다;
도 2(b)는 통상의 조건하에서 산소이온 주입 후 열처리되는 웨이퍼의 단면의 TEM 사진이다;
도 3(a)는 상기 구체예에 근거한 실시예 및 비교 실시예에서 접합 웨이퍼의 깊이와 평균 산소농도 사이의 관계를 보여주는 도표이다;
도 3(b)는 이들 실시예 및 비교 실시예의 결과로 인한 주입 조건 및 연마 저지를 보여주는 설명적 도표이다;
도 4(a)는 상기 실시예의 접합 웨이퍼에서 산소이온 주입층의 구조의 결과로 인해 분석된 EELS를 보여주는 사진이다;
도 4(b)는 도 4(a)의 테를 두른 영역에서 Si의 스펙트럼 이미지를 보여주는 사진이다;
도 4(c)는 도 4(a)의 테를 두른 영역에서 0의 스펙트럼 이미지를 보여주는 사진이다;
도 5(a)는 도 4(a)에서와 동일한 영역에 대한 상기 실시예의 접합 웨이퍼에서 산소이온 주입층의 구조의 결과로 인해 분석된 EELS를 보여주는 사진이다;
도 5(b)는 도 5(a)의 테를 두른 영역에서 표면으로부터 순서대로 P1, P2 및 P3 세 지점에 대한 스펙트럼을 보여주는 도표이다;
도 5(c)는 교본에서 Si의 전형적인 스펙트럼 이미지를 보여주는 도표이다;
도 5(d)는 교본에서 SiO2의 전형적인 스펙트럼 이미지를 보여주는 도표이다;
도 6(a)-(c)는 산소이온 주입되는 접합 웨이퍼의 연마 저지 이후 및 산화막의 제거 이후 표면 상태에서의 통상적인 방법에 따른 접합전의 열처리, 각각의 연마된 표면 상태의 영향을 보여주는 개략적인 단면도를 도시하고 있다.

Claims (3)

  1. 지지층용 웨이퍼에 활성층용 웨이퍼를 접합함에 의해 접합 웨이퍼를 제조하는 방법으로서,
    (1) 산소이온 주입층을 형성하도록 활성층용 웨이퍼에 산소이온을 주입하는 단계;
    (2) 활성층용 웨이퍼의 산소이온 주입된 표면을 지지층용 웨이퍼로 직접 또는 절연막을 통해 접합하는 단계;
    (3) 접합 웨이퍼의 접합 강도를 증가시키기 위해 열처리를 수행하는 단계;
    (4) 산소이온 주입층을 노출시키기 위해 접합 웨이퍼에서 활성층용 웨이퍼의 일부를 박막화하는 단계; 및
    (5) 상기 접합 웨이퍼에서 활성층용 웨이퍼로부터 산소이온 주입층을 제거하는 단계를 포함하는 일련의 단계들을 포함하고,
    여기서 활성층용 웨이퍼에 산소이온을 주입하는 단계(1) 또는 상기 주입 단계 및 이후의 열처리 단계에서 형성되는 산소이온 주입층에서 실리콘으로 분산되는 SiO2 입자의 부피 분율을 30% 이상 내지 80% 이하로 설정시키고;
    활성층용 웨이퍼의 일부를 박막화하는 단계(4)에서, 활성층용 웨이퍼에 산소이온을 주입하는 단계(1)에서 형성된 산소이온 주입층이 활성층용 웨이퍼의 적어도 일부를 연마하도록 연마 저지층으로서 사용되는,
    지지층용 웨이퍼에 활성층용 웨이퍼를 접합함에 의해 접합 웨이퍼를 제조하는 방법.
  2. 제1항에 따른 접합 웨이퍼를 제조하는 방법으로서, 활성층용 웨이퍼에 산소이온을 주입하는 단계(1)에서, 산소이온 주입층에서 주입된 표면으로부터 이의 내부를 향한 평균 산소농도분산의 1차 미분값이 양(positive)이 되도록 산소이온이 주입되는 방법.
  3. 제1항 또는 제2항에 따른 접합 웨이퍼를 제조하는 방법으로서, 산소이온 주입층을 제거하는 단계(5) 이후, 접합 웨이퍼에서 활성층용 웨이퍼의 표면을 평탄화하고/거나 박막화하는 단계(6)를 추가로 수행하는 방법.
KR1020090039219A 2008-05-08 2009-05-06 접합 웨이퍼의 제조 방법 Active KR101066315B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008122049A JP2009272471A (ja) 2008-05-08 2008-05-08 貼り合わせウェーハの製造方法
JPJP-P-2008-122049 2008-05-08

Publications (2)

Publication Number Publication Date
KR20090117626A true KR20090117626A (ko) 2009-11-12
KR101066315B1 KR101066315B1 (ko) 2011-09-20

Family

ID=41217522

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090039219A Active KR101066315B1 (ko) 2008-05-08 2009-05-06 접합 웨이퍼의 제조 방법

Country Status (5)

Country Link
US (1) US20090280621A1 (ko)
JP (1) JP2009272471A (ko)
KR (1) KR101066315B1 (ko)
FR (1) FR2931013A1 (ko)
TW (1) TW201009904A (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG183670A1 (en) * 2009-04-22 2012-09-27 Semiconductor Energy Lab Method of manufacturing soi substrate
WO2010150671A1 (en) * 2009-06-24 2010-12-29 Semiconductor Energy Laboratory Co., Ltd. Method for reprocessing semiconductor substrate and method for manufacturing soi substrate
US8278187B2 (en) * 2009-06-24 2012-10-02 Semiconductor Energy Laboratory Co., Ltd. Method for reprocessing semiconductor substrate by stepwise etching with at least two etching treatments
JP2011228651A (ja) * 2010-03-30 2011-11-10 Semiconductor Energy Lab Co Ltd 半導体基板の再生方法、再生半導体基板の作製方法、及びｓｏｉ基板の作製方法
JP5129848B2 (ja) * 2010-10-18 2013-01-30 東京エレクトロン株式会社 接合装置及び接合方法
US9721832B2 (en) * 2013-03-15 2017-08-01 Kulite Semiconductor Products, Inc. Methods of fabricating silicon-on-insulator (SOI) semiconductor devices using blanket fusion bonding
US9281336B2 (en) * 2013-09-26 2016-03-08 Taiwan Semiconductor Manufacturing Co., Ltd Mechanisms for forming backside illuminated image sensor device structure
KR20150061074A (ko) 2013-11-25 2015-06-04 에스케이하이닉스 주식회사 이미지 센서 및 그 제조방법
JP2016100566A (ja) * 2014-11-26 2016-05-30 トヨタ自動車株式会社 Ｓｏｉウエハの製造方法及びｓｏｉウエハ

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6433389B1 (en) * 2000-06-09 2002-08-13 Advanced Micro Devices, Inc. Silicon on insulator logic circuit utilizing diode switching elements
US7084046B2 (en) * 2001-11-29 2006-08-01 Shin-Etsu Handotai Co., Ltd. Method of fabricating SOI wafer
US6835633B2 (en) * 2002-07-24 2004-12-28 International Business Machines Corporation SOI wafers with 30-100 Å buried oxide (BOX) created by wafer bonding using 30-100 Å thin oxide as bonding layer
JP4828230B2 (ja) * 2004-01-30 2011-11-30 株式会社Ｓｕｍｃｏ Ｓｏｉウェーハの製造方法
US20050170570A1 (en) * 2004-01-30 2005-08-04 International Business Machines Corporation High electrical quality buried oxide in simox
JP2006173568A (ja) * 2004-12-14 2006-06-29 Korea Electronics Telecommun Ｓｏｉ基板の製造方法
JP4655797B2 (ja) * 2005-07-19 2011-03-23 信越半導体株式会社 直接接合ウエーハの製造方法
JP2007251066A (ja) * 2006-03-17 2007-09-27 Toshiba Corp 半導体装置の製造方法
JP2008016534A (ja) * 2006-07-04 2008-01-24 Sumco Corp 貼り合わせウェーハの製造方法
JP5261960B2 (ja) * 2007-04-03 2013-08-14 株式会社Ｓｕｍｃｏ 半導体基板の製造方法

Also Published As

Publication number Publication date
JP2009272471A (ja) 2009-11-19
US20090280621A1 (en) 2009-11-12
KR101066315B1 (ko) 2011-09-20
TW201009904A (en) 2010-03-01
FR2931013A1 (fr) 2009-11-13

Similar Documents

Publication Publication Date Title
KR101066315B1 (ko) 접합 웨이퍼의 제조 방법
US7713842B2 (en) Method for producing bonded wafer
KR100358638B1 (ko) 반도체기판 및 그 제조방법
EP3104395B1 (en) Method for manufacturing laminated wafer
US20090186464A1 (en) Method for producing bonded wafer
US7927972B2 (en) Method for producing bonded wafer
US8003494B2 (en) Method for producing a bonded wafer
JPWO2005024917A1 (ja) 貼り合わせウェーハの製造方法
US7582540B2 (en) Method for manufacturing SOI wafer
CN107615445A (zh) 绝缘体上硅晶圆的制造方法
JP5865057B2 (ja) 半導体基板の再生方法、及びｓｏｉ基板の作製方法
JP5766901B2 (ja) 貼り合わせウェーハの製造方法
US8013417B2 (en) Low cost substrates and method of forming such substrates
JP2009289948A (ja) 貼り合わせウェーハの製造方法
KR101032564B1 (ko) 접합 웨이퍼의 제조 방법
JP5597915B2 (ja) 貼り合わせウェーハの製造方法
JP2009111347A (ja) 貼り合わせウェーハの製造方法
JP2006032725A (ja) 半導体ウェーハの酸化膜形成方法

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20090506

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20101220

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20110824

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20110914

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20110914

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20150904

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20150904

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20160902

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20160902

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20170901

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20170901

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20190906

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20190906

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20220902

Start annual number: 12

End annual number: 12