[go: up one dir, main page]

KR20090097855A - 추가적인 장치와 연결되거나 또는 연결될 수 있는 전기 장치의 전류 회귀 경로 무결성을 판정하기 위한 방법 - Google Patents

추가적인 장치와 연결되거나 또는 연결될 수 있는 전기 장치의 전류 회귀 경로 무결성을 판정하기 위한 방법 Download PDF

Info

Publication number
KR20090097855A
KR20090097855A KR1020097010853A KR20097010853A KR20090097855A KR 20090097855 A KR20090097855 A KR 20090097855A KR 1020097010853 A KR1020097010853 A KR 1020097010853A KR 20097010853 A KR20097010853 A KR 20097010853A KR 20090097855 A KR20090097855 A KR 20090097855A
Authority
KR
South Korea
Prior art keywords
signal
end crosstalk
electrical device
line
signal line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
KR1020097010853A
Other languages
English (en)
Inventor
로랜드 프레흐
에리히 클링크
위르겐 샐뮬러
Original Assignee
인터내셔널 비지네스 머신즈 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인터내셔널 비지네스 머신즈 코포레이션 filed Critical 인터내셔널 비지네스 머신즈 코포레이션
Publication of KR20090097855A publication Critical patent/KR20090097855A/ko
Abandoned legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
    • G01R27/02—Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant
    • G01R27/16—Measuring impedance of element or network through which a current is passing from another source, e.g. cable, power line
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
    • G01R27/28—Measuring attenuation, gain, phase shift or derived characteristics of electric four pole networks, i.e. two-port networks; Measuring transient response
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
    • G01R31/2836—Fault-finding or characterising
    • G01R31/2839—Fault-finding or characterising using signal generators, power supplies or circuit analysers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318544—Scanning methods, algorithms and patterns
    • G01R31/31855—Interconnection testing, e.g. crosstalk, shortcircuits
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
    • G01R31/52—Testing for short-circuits, leakage current or ground faults
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
    • G01R31/66—Testing of connections, e.g. of plugs or non-disconnectable joints
    • G01R31/70—Testing of connections between components and printed circuit boards
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B3/00—Line transmission systems
    • H04B3/02—Details
    • H04B3/46—Monitoring; Testing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B3/00—Line transmission systems
    • H04B3/02—Details
    • H04B3/46—Monitoring; Testing
    • H04B3/487—Testing crosstalk effects

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
  • Measurement Of Current Or Voltage (AREA)
  • Control Of Direct Current Motors (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

복수의 신호선(22, 26) 및 공급선들(24)을 가지는 전기 장치(10)에서 전류 회귀 경로 무결성을 판정하기 위한 방법. 다른 정의된 신호선(22) 상의 입력 신호(18)로부터 발생하는, 정의된 신호선(26) 상의 근단 크로스토크 신호의 적어도 하나의 기준 신호 패턴을 가지는 라이브러리가 제공되고, 전기 장치(10)의 선택된 신호선(22)에 소정의 신호(18)가 인가되면, 전기 장치(10)의 적어도 하나의 추가적인 신호선(26) 상의 근단 크로스토크 신호(20)가 발견되며, 상기 근단 크로스토크 신호(20)는 라이브러리로부터의 대응하는 기준 신호 패턴(50)과 비교되어서, 근단 크로스토크 신호(20)와 대응하는 기준 신호 패턴(50) 사이에 편차가 있으면, 전기 장치(10)에 임의의 결함이 있다는 정보가 표시된다.
전류 회귀 경로, 근단 크로스토크 신호, 원단 크로스토크 신호, 기준 신호 패턴

Description

추가적인 장치와 연결되거나 또는 연결될 수 있는 전기 장치의 전류 회귀 경로 무결성을 판정하기 위한 방법{A METHOD FOR DETERMINING THE CURRENT RETURN PATH INTEGRITY IN AN ELECTRIC DEVICE CONNECTED OR CONNECTABLE TO A FURTHER DEVICE}
본 발명은 복수의 신호선 및 공급선들을 가지는 전기 장치에서 전류 회귀 경로 무결성(current return path integrity)을 판정하기 위한 방법에 관한 것으로, 여기서 상기 전기 장치는 추가적인 장치와 연결되거나 또는 연결될 수 있다. 보다 구체적으로는, 본 발명은 복수의 신호선 및 공급선들을 가지는 커넥터 리셉터클(connector receptacle)에서 전류 회귀 경로를 판정하기 위한 방법에 관한 것으로, 여기서 상기 리셉터클은 인쇄 회로 기판(printed circuit board)과 연결되거나 또는 연결될 수 있다. 더 나아가 본 발명은 상기의 방법을 수행하기 위한 테스트 장치에 관한 것이다.
복수의 신호선 및 공급선들을 가지는 전기 장치는 통상 추가적인 전기 장치와 연결된다. 예를 들어, 상기 전기 장치는 커넥터 리셉터클일 수 있고 상기 추가적인 전기 장치는 인쇄 회로 기판일 수 있다. 커넥터 리셉터클은 복수의 납땜 접합(soldering joints)에 의해서 인쇄 회로 기판과 연결될 수 있다. 예를 들어, VDD 선 및 GND(접지) 선의 적어도 두 종류의 공급선이 존재하며, VDD는 집적회로의 양의 공급 전압(positive supply voltage)을 나타낸다. 인쇄 회로 기판 상의 회로 또는 장치가 여러가지 전압을 요구하면, 여러 전압선들이 상응하는 개수만큼 있을 수 있다.
예를 들어, 집적회로는 추가적인 음의 전압 공급선 VSS를 요구할 수 있다.
공급선, 구체적으로 VDD 및 GND 선은 인쇄 회로 기판의 전력 공급을 위해 제공한다. 동일한 종류의 공급선들이 서로 상호연결되어서 중복 공급선(redundant supply lines)이 된다. 커넥터 어셈블리(connector assembly)의 중복 공급선은 납땜 접합에 의해서 인쇄 회로 기판 상의 대응하는 공급 트레이스(supply trace)와 연결된다. 상기의 납땜 접합에 개구(opening)가 있다면, 동일한 종류의 다른 공급선들을 통해 연결이 유지된다. 직류 전류가 공급선에 인가되면, 단일 개구는 공급선의 전기적 특성에 영향을 주지 않는다.
그러나, 고주파의 교류 전류가 공급선 또는 신호선에 인가되면, 납땜 접합의 개구는 전체 전기 장치의 전기적인 특성의 실질적인 변경을 야기한다. 공급선, 예를 들어 VDD 및 GND 선은 신호선과 용량적이고 유도적으로(capacitive and inductive) 연결된다. 공급선은 고주파 신호 회귀 경로로서 활용된다. 이와 같은 하나 이상의 신호 회귀 경로의 유실은 추가적인 임피던스 부정합(impedance mismatches) 및 증가된 신호-대-신호 커플링(signal-to-signal coupling)을 야기시키고, 이는 고속의 시스템 성능 및 신뢰성에 심각하게 영향을 줄 수 있다.
따라서 제조 후에 고속 신호 경로를 가능한 정확하게 테스트하는 것이 중요 하다. 이러한 경우에 이는 테스트 벤치 상에서 행해진다. 그러나, 1000개가 넘는 신호 커넥터를 가지는 큰 커넥터들의 온라인 제조 검사(online assembly inspection)가 행해지면, 심각한 문제가 발생한다.
공지된 전기적 온라인 테스트 방법은 신호 단락 및 개구뿐만 아니라 내부-전력 단락(inter-power shorts)의 검출을 가능하게 한다. 중복 VDD 및 GND 연결의 경우에, AC(교류) 및/또는 DC(직류) 저항 측정법에 의해서 하나 이상의 개구를 검출하는 것은 매우 힘들다. 추가적으로 불량의 신호 회귀 경로 개구의 위치는 영향을 받는 신호 트레이스를 식별하기 위해서 알아내야 한다.
더 나아가 광 검사(optical inspection), 예를 들어 X-ray는 일부 경우에 수동으로 가능하다. 그러나, 상기의 광 검사는 매우 힘들고 시간이 소모된다. 광 검사는 또한 사람 인자에 좌우된다. 특별히 수 천개의 신호선을 가지는 크고 복잡하게 구성된 커넥터 어셈블리는 생산 과정 동안 온라인 테스트 방법을 요구한다.
전기적으로 중복 VDD 및/또는 GND 개구 위치의 발견을 위해서 자동으로 테스트하는 공지된 방법은 존재하지 않는다. 따라서 고속 연결 및 인터페이스의 테스트 범위는 현저하게 제한된다. 이는 최초 시스템 테스트 동안 데이터 무결성 문제 및 기능적인 문제를 일으켜서 하드웨어 비용 및 시스템 테스트 지연을 발생시킨다.
발명의 목적
본 발명의 목적은 복수의 신호선 및 공급선들을 가지는 전기 장치의 전류 회귀 경로 무결성을 판정하기 위한 효과적인 방법을 제공하는 것이다. 본 발명의 다른 목적은 상기 방법을 수행하기 위한 테스트 장치를 제공하는 것이다.
발명의 요약
상기 목적은 독립항에 기재된 방법에 의해서 수행된다. 본 발명의 추가적인 유리한 실시예는 종속항에서 기재되며 아래의 설명에서 교시된다.
본 발명의 핵심적인 개념은, 예를 들어 중복 VDD 또는 GND 선과 같은 중복 공급선에서 결함의 위치를 발견하기 위한 근단 크로스토크 신호(near end crosstalk signal)의 사용이다. 입력 신호가 신호선에 인가되면 적어도 하나의 인접하는 신호선 상에 근단 크로스토크 신호가 검출된다. 이와 같은 신호선의 인접부분의 중복 공급선에 개구가 존재하면, 실제 근단 크로스토크 신호 및 기준 신호 패턴(reference signal pattern) 사이의 편차가 발생한다.
기준 신호 패턴은 복수의 신호선 쌍을 위한 기준 신호 패턴을 가지는 라이브러리로부터 얻을 수 있다. 기준 신호 패턴은, 미리 다른 방법에 의해서 긍정적으로 테스트된 동일한 종류의 유효한 기준 장치 상에서 판정된다.
근단 크로스토크 신호는 전기 장치, 구체적으로는 커넥터 리셉터클에서 테스트되는 신호선의 길이와 대응하는 시간 윈도우(time window) 내에서 검출된다. 따라서 오직 커넥터 리셉터클 내의 또는 리셉터클 상의 결함만이 검출된다. 전기 장치는 추가적인 장치의 특성에 독립적으로 테스트될 수 있다. 커넥터 리셉터클은 인쇄 회로 기판의 특성에 독립적으로 테스트될 수 있다.
실제 근단 크로스토크 신호와 기준 신호 패턴 사이의 편차는 결함이 있다는 것을 나타낸다. 상기 편차의 특성은 결함의 종류 및 위치를 나타낸다. 회귀 경로 개구는 인접하는 신호선 상의 증가된 근단 크로스토크 신호를 야기한다. 근단 크로스토크 신호의 시간 영역의 성질은 커플링 위치의 정확한 판정을 가능하도록 한다.
언플러그된 커넥터(unplugged connector)는 각 신호 핀으로의 액세스를 허용한다. 본 방법은 테스트 장치에 의해서 자동으로 수행된다. 인쇄 회로 기판 상에서 확인되는 납땜 접합으로의 거리는 10mm의 범위 내에 있다.
상기에 개시된 사항뿐만 아니라 본 발명의 추가적인 목적, 태양 및 장점은 다음의 상세한 설명에서 명백해질 것이다.
첨부된 청구항에 개시되는 본 발명의 특징은 신규하고 진보된 것으로 믿어진다. 발명 자체 및 이의 장점은 첨부된 도면과 관련하여 다음의 바람직한 실시예의 상세한 설명을 참조하여 가장 잘 이해될 수 있다.
도 1은 본 발명의 바람직한 실시예에 따르는 방법을 위하여 제공되는 인쇄 회로 기판 상의 커넥터 리셉터클의 개략도.
도 2는 본 발명의 바람직한 실시예에 따르는 방법에 의해서 검출되고 기준 신호 패턴과 비교되는 출력 신호를 개략적으로 도시하는 도면.
도 1은 인쇄 회로 기판(40) 상의 커넥터 리셉터클(10)의 개략도를 도시한다. 본 발명의 바람직한 실시예를 따르는 방법이 인쇄 회로 기판(40) 상의 커넥터 리셉 터클(10)에 적용된다.
커넥터 리셉터클(10)은 복수의 핀을 포함한다. 제1 핀(12) 및 제2 핀(16)뿐만 아니라 중복 GND 핀(14)이 도 1에 명시적으로 도시된다. 제1 핀(12) 및 제2 핀(16)은 커넥터 리셉터클(10)을 케이블 또는 이와 유사한 것과 결합하기 위하여 제공된다. 핀은 커넥터 리셉터클(10)의 동일한 면 상에 배치된다. 커넥터 리셉터클(10)의 내부에 복수의 신호선 및 공급선들이 존재한다. 제1 신호선(22), 제2 신호선(26) 및 GND 선(24)은 도 1에 명시적으로 도시된다. 예를 들어, 커넥터 리셉터클은 복수의 동일한 웨이퍼에 의해서 구축된다(build up).
커넥터 리셉터클(10)은 복수의 납땜 접합을 통해 인쇄 회로 기판과 연결된다. 제1 납땜 접합(32), 중복 GND 납땜 접합(34) 및 제2 납땜 접합(36)이 도 1에 명시적으로 도시된다. 납땜 접합(32, 34, 36)은, 예를 들어 SMT(Surface-Mounting Technology) 패드로서 제공될 수 있다. 제1 신호선(22)은 제1 핀(12)을 제1 납땜 접합(32)과 연결한다. 제2 신호선(26)은 제2 핀(16)을 제2 납땜 접합(36)과 연결한다. GND 신호선(24)은 중복 GND 핀(16)을 중복 GND 납땜 접합(34)과 연결한다.
인쇄 회로 기판(40)은 복수의 신호 트레이스(signal trace) 및 전력 트레이스를 포함한다. 제1 신호 트레이스(32), 중복 GND 트레이스(44) 및 제2 신호 트레이스(46)는 도 1에 명시적으로 도시된다. 제1 신호 트레이스(42), 중복 GND 트레이스(44) 및 제2 신호 트레이스(46)는, 예를 들어 컨덕터 경로로서 제공될 수 있다. 제1 신호 트레이스(42)는 제1 납땜 접합(32)과 연결된다. 중복 GND 트레이스(44)는 중복 GND 납땜 접합과 연결된다. 제2 신호 트레이스(46)는 제2 납땜 접 합(36)과 연결된다.
커넥터 리셉터클(10)은 매우 많은 개수의 핀(12, 14, 16)을 포함할 수 있다. 예를 들어 1000개 이상의 핀을 가지는 공지된 커넥터 어셈블리가 존재한다. 따라서, 커넥터 리셉터클(10)은 또한 상기의 많은 개수의 신호선(22, 26) 및 공급선들(24)을 포함한다. 더 나아가 인쇄 회로 기판(40)은 이와 같은 많은 개수의 납땜 접합(32, 34, 36), 신호 트레이스(42, 46) 및 공급 트레이스(44)를 포함한다. 인쇄 회로 기판(40)은, 예를 들어 고성능 서버의 일부분일 수 있다.
본 발명을 따르는 방법은 커넥터 리셉터클(10)의 신호선(22, 26)에 의해서 전송되는 신호 품질의 확인을 가능하도록 한다. 보다 구체적으로, 상기 방법은 커넥터 리셉터클(10) 내의 인접하는 공급선(24) 상의 임의의 개구 및 납땜 접합(34) 상의 임의의 개구의 식별을 가능하도록 한다.
입력 신호(18)가 커넥터 리셉터클(10)의 제1 핀에 인가된다. 입력 신호(18)가 전압 스텝(voltage step), 보다 구체적으로는 제1 전압 스텝으로서 제공된다. 입력 신호(18)가 제1 핀(12)으로부터 제1 신호선(22)을 통해 커넥터 리셉터클(10)을 통과하여 제1 납땜 접합(32)으로 전달된다. 제1 신호선은 용량적이고 유도적으로 공급선(24) 및 제2 신호선(26)과 연결된다. 연결 강도는 신호선(22, 26) 및 공급선(24) 사이의 기하학적인 관계에 따른다.
신호선(22, 26)과 공급선(24)의 연결은 원단 크로스토크 신호(far end crosstalk signals) 및 근단 크로스토크 신호를 야기한다. 원단 크로스토크 신호는 신호 경로를 따르는 모든 부분적인 연결 기여(coupling contributions)들의 중 첩(superposition)이다. 원단 크로스토크 신호의 패턴은 언제나 하나의 단일 전압 피크(single voltage peak)를 포함한다. 상기의 전압 피크의 크기 및 신호는 유도적이고 용량적인 연결 밸런스에 따른다. 근단 크로스토크 신호는 시간적으로 분리된 이와 같은 부분적인 기여를 포함한다. 따라서, 각 단일 부분 연결 기여의 양은 분리되어서 측정될 수 있다. 중복 GND 선(24) 또는 납땜 접합(34)에 개구가 존재하면, 근단 크로스토크 신호가 변경된다.
납땜 접합(34)의 제거로 인한 중복 GND 선(24) 및 중복 GND 트레이스(44)의 분리는 중복 GND 경로에 개구를 발생시킨다. 이와 같은 개구는 변경된 출력 신호(20)를 야기한다. 이와 같은 출력 신호(20)는, 적어도 부분적으로 대응하는 기준 신호 패턴보다 높은 근단 크로스토크 신호이다. 예를 들어, 출력 신호(20)는 납땝 접합(34)의 개구로 인하여 1mV에서 3mV로 증가한다.
출력 신호(20)는 기준 출력 신호의 기준 신호 패턴과 비교된다. 기준 신호 패턴은 유효한 기준 장치, 예를 들어 동일한 종류의 커넥터 리셉터클로 검출된다. 기준 장치는 다른 방법에 의해서 미리 테스트된다. 상기 기준 장치의 기준 신호 패턴은 라이브러리에 저장된다.
출력 신호(20)와 기준 출력 신호 사이의 각 편차는 인접하는 신호 경로의 개구와 대응한다. 바람직한 실시예에서, 입력 신호(18), 출력 신호(20) 및 기준 출력 신호는 시간의 함수로서 대응하는 전압이다.
도 2는 본 발명의 바람직한 실시예에 따르는 방법의 출력 신호(20) 및 기준 신호 패턴(50)을 개략적으로 도시한다. 출력 신호(20)뿐만 아니라 기준 신호 패 턴(50)은 시간의 함수로서 전압을 나타낸다. 예를 들어, 출력 신호(20) 및 기준 신호 패턴(50)은 수치적인 값에 의해서 표현된다. 전압 및 대응하는 시간은 테이블에서 쌍으로서 정렬될 수 있다.
시간 윈도우는 통상적으로 약 100ps의 폭이다. 신호선(22, 26)의 길이는 알려진다. 더 나아가 신호(18, 20)의 전파 속도 또한 알려진다. 이와 같은 정보를 가지고 GND 선(24)의 개구는 출력 신호(20)와 기준 신호 패턴(50) 사이의 편차가 발생하는 시간에 의해서 위치가 정해질 수 있다.
출력 신호(20)의 시간 윈도우가, 신호선(22, 26)의 길이와 대응하는 소정의 시간의 범위로 제한되기 때문에, 커넥터 리셉터클(10)은 인쇄 회로 기판(40)의 전기적 특성 또는 상기 커넥터 리셉터클(10)과 연결된 임의의 다른 장치의 전기적 특성에 독립적으로 테스트될 수 있다. 이와 같은 시간 윈도우 내에서, 신호선(22, 26)의 인접부분의 공급선(26)의 개구로부터 발생하는 이와 같은 편차가 검출될 수 있다.
시간 영역 및 주파수 영역이 직접적으로 관련되어 있어서 모든 상기 신호(22)의 분석 및 기준 신호(50)와의 비교는 주파수 영역에서 또한 적용될 수 있다. 시간 영역과 주파수 영역 사이의 관계는, 예를 들어 푸리에 변환에 의해서 개시된다.
제어가능한 테스트 장치가 본 발명의 방법을 수행하기 위해서 제공된다. 테스트 장치는 상기 방법의 자동적인 실행을 가능하도록 한다. 테스트 장치는, 커넥터 리셉터클(10)과 연결될 수 있는 테스트 헤드(test head)를 포함한다. 테스트 헤드는 실질적으로 커넥터 리셉터클(10)의 모든 핀(12, 14, 16)들을 따라서 이동한다. 테스트 장치는 각 핀(12, 14, 16) 상의 하나 이상의 전압 스텝(18)을 초기화하고 다음 인접하는 선의 결과적인 근단 크로스토크 신호를 기록한다.
이와 같은 테스트 장치는 약 100
Figure 112009031923292-PCT00001
의 해상도를 가진다. 출력 신호(20)와 기준 출력 신호 사이의 편차가 소정의 값보다 크면, 테스트 장치는 테스트가 성공적이 않다는 것을 표시한다. 출력 신호(20)와 기준 출력 신호 사이의 편차가 상기 소정의 값보다 작으면, 테스트 장치는 테스트가 성공적이라는 것을 표시한다. 예를 들어, 이와 같은 결과는 각각 적색 및 녹색 LED로 표시될 수 있다.
테스트 장치의 단순한 프로토타입 구현은 테크트로닉스(Tektronix) CSA 8000 통신 신호 분석 장치를 사용한다. CSA 800은 TDR(Time Domain Reflectometry) 테스트 헤드의 사용을 허용한다. 이와 같은 테스트 헤드는 로봇 암 장치(robot arm device)에 의해서 제어된다. PC(Personal Computer)는 CSA 800 및 로봇 암을 제어한다. 기준 신호 패턴의 라이브러리는 본 발명에 따르는 방법을 수행하는 PC 상에서 실행되는 컴퓨터 프로그램에 의해서 보유된다. 컴퓨터 프로그램은 PC와 연결된 컴퓨터 모니터 상에 테스트 결과를 표시한다.
제조 라인에서 특별히 설계된 산업용 로봇이 대신 사용될 수 있다. 테스트 시간의 감소를 위해서, 테스트는 복수의 테스트 헤드의 사용에 의해서 병렬화(parallelized)될 수 있다. 예를 들어, 산업용 로봇은 동시에 복수의 테스트 헤드를 제어하기 위해서 복수의 로봇 암을 가질 수 있다.
인쇄 회로 기판(40) 또는 커넥터 리셉터클(10)과 연결된 다른 전기 장치 상 의 개구를 검출하기 위해서 확정된 시간 윈도우를 가지는 방법으로 본 방법의 수정이 있을 수 있다.
더 나아가, 본 발명의 방법은 전기적 크로스토크 신호의 움직임의 시뮬레이션을 수행하기 위해서 제공될 수 있다.
본 발명의 방법은 다른 테스트 방법과 결합될 수 있다. 보다 구체적으로는, 본 발명의 방법은 디-임베딩 방법(de-embedding method)과 결합될 수 있다. 이는 긴 전선을 가지는 어셈블리의 테스트를 가능하게 한다. 디-임베딩 방법은 Printed Circuit Design Magazine, 2002년 4월호의 응용 노트, "TDR Primer"에 개시된다. 이 응용 노트는 디-임베딩 방법의 발표에 대한 여러가지 추가적인 참조를 포함한다.
본 발명에 따르는 방법은 테스트 케이블 연결에 사용될 수 있다. 더 나아가 본 발명의 방법은 컨덕터 경로 및/또는 인쇄 회로 기판 상의 다른 연결을 테스트하는데 사용될 수 있다.
더 나아가 본 발명의 방법은 임의의 납땜 접합을 테스트하는데 사용될 수 있다. 특히
Figure 112009031923292-PCT00002
범위의 납땜 접합이 테스트될 수 있다.
일반적으로, 본 발명의 방법은 여러가지 선을 가지는 임의의 전기 장치의 신호의 품질을 테스트하는데 사용될 수 있다.
본 발명은 또한, 본 명세서에 개시되는 본 방법의 구현을 가능하게 하는 모든 태양을 포함하는 컴퓨터 프로그램 제품 내에 내장될 수 있다. 더 나아가, 컴퓨터 시스템에서 로딩될 때, 상기 컴퓨터 프로그램 제품은 이와 같은 방법을 수행할 수 있다.
본 발명의 예시적인 실시예는 첨부된 도면을 참조하여 본 명세서에 개시되었지만, 본 발명은 이와 같은 실시예에 한정되지 않고, 본 기술분야의 당업자에 의한 본 발명의 사상과 범위에서 벗어나지 않는 다양한 변경 및 수정이 행해질 수 있다는 것을 이해할 수 있다. 이와 같은 모든 변경 및 수정은 첨부된 청구항에 의해서 정의되는 본 발명의 범위 내에 포함되는 것으로 해석된다.
참조 번호 리스트
10 커넥터 리셉터클
12 제1 핀
14 중복 GND 핀
16 제2 핀
18 입력 신호
20 출력 신호, 근단 크로스토크 신호
22 제1 신호선
24 중복 GND 선
26 제2 신호선
32 제1 납땜 접합
34 중복 GND 납땜 접합
36 제2 납땜 접합
40 인쇄 회로 기판
42 제1 신호 트레이스
44 중복 GND 트레이스
46 제2 신호 트레이스
50 기준 신호 패턴

Claims (10)

  1. 복수의 신호선(22, 26) 및 공급선들(24)을 가지는 전기 장치(10)의 전류 회귀 경로 무결성(current return path integrity)을 판정하는 방법으로서, 상기 전기 장치(10)는 추가적인 장치(40)와 연결되거나 또는 연결될 수 있고, 상기 공급선들(24)의 적어도 하나의 그룹은 전기적으로 서로 상호연결되며,
    상기 방법은,
    a) 정의된 신호선(26) 상의 근단 크로스토크 신호(near end crosstalk signal) - 상기 근단 크로스 토크 신호는 다른 정의된 신호선(22) 상의 입력 신호(18)로부터 발생함 - 의 적어도 하나의 기준 신호 패턴(50)을 가지는 라이브러리를 제공하는 단계 - 상기 라이브러리는 상기 전기 장치(10)와 동일하고 유효성이 긍정적으로 테스트된 기준 장치로 생성됨 -;
    b) 상기 전기 장치(10)의 선택된 신호선(22)에 소정의 신호(18)를 인가하는 단계;
    c) 상기 전기 장치(10)의 적어도 하나의 추가적인 신호선(26) 상에서의 상기 근단 크로스토크 신호(20)를 검출하는 단계;
    d) 상기 근단 크로스토크 신호(20)와 상기 라이브러리로부터의 상기 대응하는 기준 신호 패턴(50)을 비교하는 단계; 및
    e) 상기 근단 크로스토크 신호(20)와 상기 대응하는 기준 신호 패턴(50) 사이의 편차가 있으면,
    f) 상기 전기 장치(10)에 임의의 결함이 있다는 정보를 공표하는 단계
    를 포함하는 방법.
  2. 제1항에 있어서,
    상기 단계 c)부터 f)는 다른 추가적인 신호선(26) 상에서 반복되는, 방법.
  3. 제1항 또는 제2항에 있어서,
    상기 단계 b)부터 f)는 추가로 선택된 신호선(26) 상에서 반복되는, 방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 방법은 적어도 하나의 공급선(24) 상의 개구의 위치를 발견하기 위해서 제공되는, 방법.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 근단 크로스토크 신호(20)는 소정의 시간 윈도우(time window) 내에서 검출되는, 방법.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서,
    상기 개구 또는 상기 결함은, 상기 근단 크로스토크 신호(20)와 상기 대응하는 기준 신호 패턴(50) 사이의 상기 편차가 발생하는 시간에 기초하여 그 위치가 정해지는, 방법.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서,
    상기 근단 크로스토크 신호(20)와 상기 대응하는 기준 신호 패턴(50) 사이의 상기 편차가 소정의 값보다 크면, 상기 결함의 상기 정보가 공표되는, 방법.
  8. 디지털 컴퓨터 시스템의 내장 메모리에 로딩될 수 있는 컴퓨터 프로그램으로서,
    상기 컴퓨터 프로그램이 상기 컴퓨터 상에서 실행될 때 제1항 내지 제7항 중 어느 한 항에 따르는 상기 방법을 수행하기 위한 소프트웨어 코드 부분들을 포함하는 컴퓨터 프로그램.
  9. 제1항 내지 제7항 중 어느 한 항에 따르는 상기 방법을 수행하기 위한 테스트 장치로서,
    상기 전기 장치(10) 또는 상기 커넥터 리셉터클(10)과 연결되거나 또는 연결될 수 있는 테스트 헤드를 포함하는 테스트 장치.
  10. 제9항에 있어서,
    상기 테스트 헤드를 제어하기 위한 로봇 암(robot arm)을 더 포함하는 테스트 장치.
KR1020097010853A 2007-01-17 2007-11-20 추가적인 장치와 연결되거나 또는 연결될 수 있는 전기 장치의 전류 회귀 경로 무결성을 판정하기 위한 방법 Abandoned KR20090097855A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP07100678.7 2007-01-17
EP07100678 2007-01-17

Publications (1)

Publication Number Publication Date
KR20090097855A true KR20090097855A (ko) 2009-09-16

Family

ID=39247276

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020097010853A Abandoned KR20090097855A (ko) 2007-01-17 2007-11-20 추가적인 장치와 연결되거나 또는 연결될 수 있는 전기 장치의 전류 회귀 경로 무결성을 판정하기 위한 방법

Country Status (7)

Country Link
US (5) US8248082B2 (ko)
EP (1) EP2104863B1 (ko)
JP (1) JP4639263B2 (ko)
KR (1) KR20090097855A (ko)
AT (1) ATE467132T1 (ko)
DE (1) DE602007006347D1 (ko)
WO (1) WO2008086908A1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE602007006347D1 (de) 2007-01-17 2010-06-17 Ibm Verfahren zur bestimmung der derzeitigen rückwegintegrität in einer elektrischen einrichtung, die mit einer weiteren einrichtung verbunden oder verbindbar ist
TR201811114T4 (tr) * 2008-03-07 2018-08-27 Rte Reseau De Transp Delectricite Bir elektrik bağlantısı üzerinde bir arızanın yerinin saptanması için yöntem ve cihaz
US10705134B2 (en) * 2017-12-04 2020-07-07 International Business Machines Corporation High speed chip substrate test fixture
JP6410915B1 (ja) * 2017-12-19 2018-10-24 馬鞍山市明珠電子科技有限公司 電気機器及び電気機器の接地状態検知方法
CN111277291A (zh) * 2018-11-16 2020-06-12 英业达科技有限公司 电路装置

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2065312B (en) * 1979-11-16 1983-06-08 Post Office Location of croos-talk faults by correlation
US4620282A (en) * 1984-02-03 1986-10-28 Shelley Marlin C System and method for documenting and checking cable interconnections
JP2763793B2 (ja) * 1989-07-15 1998-06-11 富士通株式会社 プリント配線板検査装置
US5513188A (en) * 1991-09-10 1996-04-30 Hewlett-Packard Company Enhanced interconnect testing through utilization of board topology data
JPH06194401A (ja) * 1992-04-01 1994-07-15 Pentek Inc 電線・ケーブル系統の異常検知装置
JP3399630B2 (ja) * 1993-09-27 2003-04-21 株式会社日立製作所 バスシステム
US5570029A (en) 1994-03-30 1996-10-29 Fluke Corporation Cable crosstalk measurement system
JP3397957B2 (ja) * 1996-01-10 2003-04-21 株式会社オートネットワーク技術研究所 ワイヤーハーネスの故障位置検出方法及び同方法に用いるワイヤーハーネス
US5821760A (en) * 1996-07-31 1998-10-13 Fluke Corporation Method and apparatus for measuring near-end cross-talk in patch cords
JPH1090337A (ja) * 1996-09-13 1998-04-10 Tokyo Electric Power Co Inc:The ケーブルの劣化測定方法
US6040770A (en) * 1997-09-05 2000-03-21 Britton; Rick A. Communication path integrity supervision in a network system for automatic alarm data communication
JP4248627B2 (ja) * 1998-07-30 2009-04-02 関西電力株式会社 地絡検査装置
JP3880286B2 (ja) * 1999-05-12 2007-02-14 エルピーダメモリ株式会社 方向性結合式メモリシステム
JP2003050256A (ja) * 2001-08-08 2003-02-21 Hitachi Ltd プリント基板検査装置
US20030182640A1 (en) * 2002-03-20 2003-09-25 Alani Alaa F. Signal integrity analysis system
US6954076B2 (en) * 2002-09-06 2005-10-11 Northrop Grumman Corporation Aircraft multi-function wire and insulation tester
US7071705B2 (en) * 2004-01-08 2006-07-04 Panduit Corp. Apparatus and method for communications testing
US7225420B2 (en) * 2005-02-10 2007-05-29 Honeywell International Inc. System and method for signal integrity testing of electronic circuits
US7472026B2 (en) * 2006-12-22 2008-12-30 General Electric Company Multi-ended fault location system
DE602007006347D1 (de) * 2007-01-17 2010-06-17 Ibm Verfahren zur bestimmung der derzeitigen rückwegintegrität in einer elektrischen einrichtung, die mit einer weiteren einrichtung verbunden oder verbindbar ist
EP2065312A1 (de) 2007-11-22 2009-06-03 Nodrops Aktiengesellschaft Einrichtung zum tropfenfreien Ausgiessen von Flüssigkeiten

Also Published As

Publication number Publication date
US9581631B2 (en) 2017-02-28
ATE467132T1 (de) 2010-05-15
EP2104863A1 (en) 2009-09-30
DE602007006347D1 (de) 2010-06-17
US20170122993A1 (en) 2017-05-04
US9304158B2 (en) 2016-04-05
JP2010517002A (ja) 2010-05-20
US9891256B2 (en) 2018-02-13
US9134364B2 (en) 2015-09-15
US20100109679A1 (en) 2010-05-06
US8248082B2 (en) 2012-08-21
US20160216302A1 (en) 2016-07-28
US20120293185A1 (en) 2012-11-22
US20150309100A1 (en) 2015-10-29
EP2104863B1 (en) 2010-05-05
WO2008086908A1 (en) 2008-07-24
JP4639263B2 (ja) 2011-02-23

Similar Documents

Publication Publication Date Title
US9891256B2 (en) Determining the current return path integrity in an electric device connected or connectable to a further device
CN100565217C (zh) 接触型单面探针装置及测试导线开路或短路的设备和方法
US6924651B2 (en) Printed board inspecting apparatus
CN107765047A (zh) 高频时域反射测量法探查系统
KR100791050B1 (ko) 핀 드라이버를 구비한 연성회로기판의 검사 시스템 및 검사방법
US6922062B2 (en) Timing markers for the measurement and testing of the controlled impedance of a circuit board
KR101039049B1 (ko) 비접촉 검사방식을 적용한 단선 및 단락 검출용 칩 스케일 패키지 기판 및 그 검사장치
JP6918659B2 (ja) 回路基板検査装置
EP1041389B1 (en) System and method for characterising a test fixture
JP6618826B2 (ja) 回路基板検査装置
JP2004132805A (ja) 検査方法、検査装置、プログラムおよび記録媒体
JP2015007552A (ja) プリント基板の検査方法
JP2005249548A (ja) 回路基板の検査方法および検査装置
CN220650802U (zh) 一种用于检测被测装置中的电气缺陷的传感器装置
JP5323502B2 (ja) 基板検査装置および基板検査方法
JP4597236B2 (ja) 回路基板検査方法および回路基板検査装置
Hsu et al. Automatic Electrical Characterization of End-to-End Channel
JP2013205026A (ja) 基板検査装置および基板検査方法
KR20040024352A (ko) 인쇄회로기판의 테스트장치
Sundqvist DIAGNOSING ETHERNET CABLES USING TIME DOMAIN REFLECTOMETRY IN ETHERNET CIRCUITS
JP2017142127A (ja) 検査装置、検査方法及び検査プログラム
JP2022120857A (ja) 異常検査装置及び異常検査方法
KR20080023667A (ko) 핀 드라이버를 구비한 연성회로기판의 검사 시스템
CN112444676A (zh) 一种电阻检测方法、装置、电阻检测机及可读存储介质
JPS63256871A (ja) インサ−キツトテスタ

Legal Events

Date Code Title Description
PA0105 International application

Patent event date: 20090527

Patent event code: PA01051R01D

Comment text: International Patent Application

A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20090618

Comment text: Request for Examination of Application

PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20110218

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20111025

NORF Unpaid initial registration fee
PC1904 Unpaid initial registration fee