[go: up one dir, main page]

KR20090041936A - 반도체 소자의 금속 패드 - Google Patents

반도체 소자의 금속 패드 Download PDF

Info

Publication number
KR20090041936A
KR20090041936A KR1020070107736A KR20070107736A KR20090041936A KR 20090041936 A KR20090041936 A KR 20090041936A KR 1020070107736 A KR1020070107736 A KR 1020070107736A KR 20070107736 A KR20070107736 A KR 20070107736A KR 20090041936 A KR20090041936 A KR 20090041936A
Authority
KR
South Korea
Prior art keywords
metal pad
main
dummy
main metal
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
KR1020070107736A
Other languages
English (en)
Inventor
이종복
Original Assignee
주식회사 동부하이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 동부하이텍 filed Critical 주식회사 동부하이텍
Priority to KR1020070107736A priority Critical patent/KR20090041936A/ko
Priority to US12/247,521 priority patent/US20090108448A1/en
Publication of KR20090041936A publication Critical patent/KR20090041936A/ko
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H01L2224/05095—Disposition of the additional element of a plurality of vias at the periphery of the internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05575—Plural external layers
    • H01L2224/0558—Plural external layers being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05666—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05671—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12043—Photo diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 웨이퍼 레벨 패키지 (wafer level pakage, WLP)에 적용되는 금속 패드에서 볼(ball) 본딩 시, 금속 패드에 클랙이 발생됨을 방지하기 위한 반도체 소자의 금속 패드에 관한 것으로, 콘택 플러그가 형성된 반도체 기판상에 상기 콘택 플러그에 전기적으로 연결되도록 형성된 메인 금속 패드; 그리고 상기 메인 금속 패드의 격리되어 상기 메인 금속 패드의 주변부에 상기 메인 금속 패드를 감싸도록 형성되는 더미 금속 패드를 구비한 것이다.
반도체 소자, 금속 패드 메인 금속 패드, 더미 금속 패드

Description

반도체 소자의 금속 패드{Metal pad for the semiconductor device}
본 발명은 반도체 소자에 관한 것으로, 특히 웨이퍼 레벨 패키지 (wafer level pakage, WLP)에 적용되는 금속 패드에서 볼(ball) 본딩 시 금속 패드에 클랙이 발생됨을 방지하기 위한 반도체 소자의 금속 패드에 관한 것이다.
일반적으로 와이어 본딩(wire bonding) 방식에 의해 제작된 반도체 패키지는 인쇄회로기판의 전극 단자들과 반도체 칩의 패드들이 도전성 와이어에 의해 전기적으로 연결되기 때문에 반도체 패키지의 사이즈가 반도체 칩에 비해 크고, 또한 와이어 본딩 공정에 소요되는 시간이 지체됨에 따라 초소형 반도체 패키지를 대량 생산하는데 한계가 있었다.
특히, 반도체 칩이 고집적화, 고성능화 및 고속화됨에 따라 바도체 패키지를 소형화 및 대량 생산하기 위한 다양한 노력들이 시도되고 있다. 예를들면, 반도체 칩의 패드들 상에 형성된 솔더 재질이나 금속 재질의 법프를 통해 직접적으로 반도체 칩의 패드들과 인쇄회로기판의 전극 단자들을 전기적으로 연결시키는 반도체 패키지가 제안되었다.
상기 금속 재질의 범프를 이용한 반도체 패키지는 대표적으로 칩-온 글래스 (Chip on glass) 또는 TCP (tape carrier pakage) 방식이 적용되고 있으며, 상기 솔더 재질의 범프를 이용한 반도체 패키지는 대표적으로 플립 칩 볼 그리드 어레이(Filp chip ball grid array), 웨이퍼 레벨 칩 사이즈/스케일 패키지(Wafer level chip/scale pakage) 방식이 적용되고 있다.
상기 칩 온 글래스 방식은 반도체 칩의 패드상에 금속 재질의 범프를 형성하고 인쇄회로기판의 전극 단자들과 이방 전도성 피티클이 함유된 플리머를 매개로 열압착 및 경화 공정을 통해 반도체 칩의 패드들과 인쇄회로기판의 전극 단자들을 금속 재질의 범프들을 통해 전기적으로 연결함으로써, 반도체 패키지를 제작한다.
상기 플립 칩 볼 그리드 어레이 방식은 반도체 칩의 패드들과 접촉되는 솔더 재질의 범프들을 기판(substrate)의 패드들과 전기적으로 연결하고, 상기 솔더 재질의 범프들을 외부의 환경이나 외부의 물리적 충격으로부터 보호하기 위하여 언더필을 실시한다. 그리고, 상기 반도체 칩이 접촉될 기판의 배면에 불(ball)들을 부착하여 인쇄회로기판의 전극 단자들과 전기적으로 연결함으로써, 반도체 패키지를 제작한다.
상기 웨이퍼 레벨 칩 사이즈/스케일 패키지에서는 제품의 경박단소를 위해 재배치와 금속 재질의 범프를 통해서 칩의 사이즈와 패키지 사이즈를 동일한 크기로 제조할 수 있다.
상기 솔더 재질의 범프를 이용한 종래의 반도체 패키지 방법을 첨부된 도면을 참조하여 설명하면 다음과 같다.
도 1은 종래의 반도체 패키지의 구조 단면도이다.
종래의 반도체 패키지는 금속 패드(1)가 형성된 반도체 칩(10)과, 상기 금속 패드(1)가 형성된 반도체 칩(10)의 표면에 형성되어 상기 금속 패드(1)를 선택적으로 노출시키는 보호막(2)과, 상기 금속 패드(1)의 상부에 형성되는 금속 재질의 볼(3)과, 상기 금속 재질의 볼(3)의 상면과 접촉되는 전극 단자(11)가 표면에 형성되는 인쇄회로기판(20)으로 구성된다.
즉, 상기 금속 패드(1)가 형성된 반도체 칩(20) 상의 상기 금속 패드(1) 상에 금속 볼(3)을 형성하고, 상기 전극 단자(11)가 형성된 인쇄회로기판을 준비하여, 상기 반도체 칩(10)의 금속 볼(3)과 상기 인쇄회로기판(20)의 전극 단자(11)를 정렬시킨 후 열과 압력을 상기 반도체 칩(10)과 인쇄회로기판(20)에 가하여 상기 반도체 칩(10)의 금속 패드(1)와 상기 인쇄회로기판의 전극 단자(11)를 상기 금속 볼(3)을 통해 전기적으로 연결한다.
그러나 이와 같은 종래의 반도체 칩 패키지에 있어서는 다음과 같은 문제점이 있었다.
즉, 상술한 바와 같이, 상기 금속 볼과 상기 인쇄회로기판의 전극 단자를 정렬시킨 후 열과 압력을 상기 반도체 칩과 인쇄회로기판에 가하여 상기 반도체 칩의 금속 패드와 상기 인쇄회로기판의 전극 단자를 상기 금속 볼을 통해 전기적으로 연결할 때, 상기 열적 스트레스(thermal stress), 기계적 압력(mechanical pressure) 및 비정상적인 압력(abnormal pressure)에 의해 상기 반도체 칩의 금속 패드에서 클랙(crack)이 발생된다.
이로 인하여, 상기 보호막 및 반도체 칩 내부에 결함이 발생되어 반도체 칩 이 동작되지 않거나 오동작이 발생된다.
본 발명은 이와 같은 종래의 문제점을 해결하기 위하여 안출한 것으로, 반도체 칩의 금속 패드의 주변부에 더미 금속 패드를 형성하여, 상기 금속 볼과 상기 인쇄회로기판의 전극 단자를 정렬시킨 후 열과 압력을 상기 반도체 칩과 인쇄회로기판에 가하여 상기 반도체 칩의 금속 패드와 상기 인쇄회로기판의 전극 단자를 상기 금속 볼을 통해 전기적으로 연결할 때, 열적 스트레스 및 비정상적인 압력에 의해 상기 반도체 칩의 금속 패드에서 클랙이 발생됨을 방지하고 더불어 상기 클랙이 반도체 칩 내부로 확산되는 것을 방지하여 반도체 칩의 불량을 방지할 수 있는 반도체 소자의 금속 패드를 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 반도체 소자의 금속 패드는, 콘택 플러그가 형성된 반도체 기판상에 상기 콘택 플러그에 전기적으로 연결되도록 형성된 메인 금속 패드; 그리고 상기 메인 금속 패드의 격리되어 상기 메인 금속 패드의 주변부에 상기 메인 금속 패드를 감싸도록 형성되는 더미 금속 패드를 구비함에 그 특징이 있다.
본 발명에 따른 반도체 소자의 금속 패드에 있어서는 다음과 같은 효과가 있다.
즉, 인쇄회로기판의 전극 단자에 전기적으로 연결되는 반도체 칩의 메인 금속 패드의 주변부에 상기 메인 금속 패드를 감싸도록 더미 금속 패드를 형성하고, 상기 메인 금속 패드와 더미 금속 패드 사이의 공간에 상기 더미 금속 패드에서 돌출되는 복수개의 요철을 형성한다.
따라서, 상기 반도체 칩의 메인 금속 패드와 상기 인쇄회로기판의 전극 단자를 상기 금속 볼을 통해 전기적으로 연결할 때, 열적 스트레스 및 비정상적인 압력에 의해 상기 반도체 칩의 메인 금속 패드에서 클랙이 발생됨을 방지하고 더불어 상기 클랙이 반도체 칩 내부로 확산되는 것을 방지하므로 반도체 칩의 불량을 감소시킬 수 있다.
상기와 같은 특징을 갖는 본 발명에 따른 반도체 소자의 금속 패드 및 그 제조 방법을 첨부된 도면을 참조하여 보다 상세히 설명하면 다음과 같다.
도 2는 본 발명의 실시예에 따른 반도체 소자의 금속 패드의 평면도이고, 도 3은 본 발명의 실시예에 따른 반도체 소자의 금속 패드의 단면도이다.
본 발명의 실시예에 따른 반도체 소자(30)은 반도체 기판(도면에는 도시되지 않음)에 포토 다이오드, 박막트랜지스터, 커패시터 등의 반도체 소자가 형성되고, 전면에 층간 절연막이 형성된다. 그리고 상기 반도체 소자와 외부 회로를 연결하기 위해 상기 층간 절연막에 콘택 홀이 형성되고, 상기 콘택 홀내에 금속층이 채워져 콘택 플러그(31)가 형성된다.
그리고 상기 콘택 플러그(31)에 연결되는 메인 금속 패드(32)가 상기 층간 절연막위에 형성되고, 상기 메인 금속 패드(32)의 주변부의 상기 층간 절연막위에 상기 메인 금속 패드(32)를 감싸도록 더미 금속 패드(33)가 형성된다. 상기 메인 금속 패드(32)와 더미 금속 패드(33)는 전기적으로 서로 격리되어 있다.
상기 더미 금속 패드(33)에는 상기 더미 금속 패드(33)와 상기 메인 금속 패드(32) 사이의 공간에 복수개의 요철(34)을 갖는다.
상기 메인 금속 패드(32)와 상기 더미 금속 패드(33)간의 간격은 1㎛ 이상 10㎛ 미만으로 하고, 상기 요철(34)은 상기 더미 금속 패드(33)에서 약 1㎛ 이상 5㎛ 미만으로 돌출되도록 형성된다.
그리고, 상기 메인 금속 패드(32) 및 더미 금속 패드(33)는 사각형 모양으로 형성되고, 상기 더미 금속 패드(33)의 코너 부분엔 웨이퍼 공정상에서 라운딩 되도록 가로 및 세로의 사이즈가 동일하도록 형성되고, 칩 사이즈에 따른 디자인을 고려하여 1㎛ * 1㎛ 이상 10㎛ * 10㎛ 미만으로 한정한다.
상기 더미 금속 패드(33)와 메인 금속 패드(32)의 크기는 종래의 금속 패드의 크기에 상응한다. 즉, 상기 더미 금속 패드(33)의 가장자리가 종래 금속 패드의 가장자리에 상응한다.
상기와 같이 메인 금속 패드(32)와 더미 금속 패드(33)가 형성된 반도체 소자(30)의 표면에 상기 메인 금속 패드(32)를 선택적으로 노출시키는 보호막(35)이 형성되고, 상기 메인 금속 패드(32)의 상부에 금속 재질의 볼(36)이 형성된다.
그리고, 도면에는 도시되지 않았지만, 종래 기술에서 설명한 바와 같이, 상기 금속 재질의 볼(36)에 상응하는 부분에 전극 단자가 형성되는 인쇄회로기판을 준비하여, 상기 반도체 소자(30)의 금속 볼(36)과 상기 인쇄회로기판의 전극 단자를 정렬시킨 후 열과 압력을 상기 반도체 소자(30)와 인쇄회로기판에 가하여 상기 반도체 소자(30)의 메인 금속 패드(32)와 상기 인쇄회로기판의 전극 단자를 상기 금속 볼(36)을 통해 전기적으로 연결한다.
상기와 같이 메인 금속 패드와 더미 금속 패드를 형성하는 제조 방법을 설명하면 다음과 같다.
도 4a 내지 4d는 본 발명에 따른 반도체 칩의 패드 형성 공정을 나타낸 공정 단면도이다.
도 4a에 도시한 바와 같이, 반도체 소자들이 형성된 반도체 기판(50)상에 포토 다이오드, 박막 트랜지서트 또는 커패시터 등의 반도체 소자를 형성하거나, 하부 배선(51)을 형성한다. 그리고, 상기 배선(51)을 포함한 상기 기판(50) 전면에 층간절연막(52)을 형성한다.
도 4b에 도시한 바와 같이, 상기 배선(51)이 노출되도록 상기 층간절연막(52)을 선택적으로 제거하여 콘택 홀을 형성한다. 그리고, 상기 콘택 홀이 채워지도록 도전성 물질을 증착하고 CMP(Chemical Mechanical polishing) 공정을 실시하여 상기 콘택 홀내에 콘택 플러그(31)를 형성한다.
도 4c에 도시한 바와 같이, 상기 콘택 플러그(31)를 포함한 상기 층간 절연막(52)위에 금속층을 증착하고 선택적으로 제거하여, 메인 금속 패드(32)와 더미 금속 패드(33)를 형성한다.
여기서, 상기 메인 금속 패드(32) 및 더미 금속 패드(33)는 티타늄, 티타늄 합금, 알루미늄, 알루미늄 합금, 니켈, 니켈 합금, 구리, 구리 합금, 크롬, 크롬 합금, 금 또는 금 합금 등으로 형성한다.
상기 메인 금속 패드(32)와 더미 금속 패드(33)의 구성은 상기 도 2 및 도 3에서 설명한 바와 같다.
즉, 상기 더미 금속 패드(33)는 상기 메인 금속 패드(32)를 감싸도록 형성하고, 상기 메인 금속 패드(32)와 더미 금속 패드(33)는 전기적으로 서로 격리된다. 그리고, 상기 더미 금속 패드(33)와 상기 메인 금속 패드(32) 사이의 공간에서, 상기 더미 금속 패드(33)에는 복수개의 요철(34)을 갖고, 상기 메인 금속 패드(32)와 상기 더미 금속 패드(33)간의 간격은 1㎛ 이상 10㎛ 미만으로 하고, 상기 요철(34)은 상기 더미 금속 패드(33)에서 약 1㎛ 이상 5㎛ 미만으로 돌출되도록 형성된다.
그리고, 상기 더미 금속 패드(33)의 코너 부분엔 웨이퍼 공정상에서 라운딩 되도록 가로 및 세로의 사이즈가 동일하도록 형성되고, 칩 사이즈에 따른 디자인을 고려하여 1㎛ * 1㎛ 이상 10㎛ * 10㎛ 미만으로 한정한다.
도 4d에 도시한 바와 같이, 상기 메인 금속 패드(32) 및 더미 금속 패드(33)를 포함한 기판(51) 전면에 보호막(35)을 증착하고, 상기 메인 금속 패드(32)만 노출되도록 상기 보호막(35)을 선택적으로 제거하여 반도체 칩을 형성한다.
그리고, 도면에는 도시되지 않았지만, 도 3에 도시한 바와 같이, 상기 메인 금속 패드(32)위에 금속 볼(36)을 형성하고, 상기 금속 볼(36)에 상응하는 부분에 전극 단자가 형성되는 인쇄회로기판을 준비한다. 그리고, 상기 반도체 소자의 금속 볼과 상기 인쇄회로기판의 전극 단자를 정렬시킨 후, 열과 압력을 상기 반도체 소 자와 인쇄회로기판에 가하여 상기 반도체 칩의 메인 금속 패드와 상기 인쇄회로기판의 전극 단자를 전기적으로 연결한다.
여기서, 상기 더미 금속 패드(33)에 요철을 형성하지 않아도 무방하나, 상기 반도체 칩의 메인 금속 패드와 상기 인쇄회로기판의 전극 단자를 상기 금속 볼을 통해 전기적으로 연결할 때, 열적 스트레스 및 비정상적인 압력에 의해 상기 반도체 칩의 금속 패드에서 클랙이 발생됨을 효과적으로 방지하고 더불어 상기 클랙이 반도체 칩 내부로 확산되는 것을 효과적으로 방지하기 위해서는 요철을 형성하는 것이 바람직하며, 도면에 도시한 바와 같이 요철이 사각형 모양으로 형성됨에 한정되지 않고 원형 및 삼각형 모양 등 다양하게 실시할 수 있다.
즉, 상기 요철에 의해 클랙이 진행되는 힘이 분산되므로 효과적으로 클랙 방생을 억제할 수 있다.
또한, 본 발명에서는 웨이퍼 레벨 패키지 칩을 예를들어 설명하였으나, 이에 한정되지 않고 다른 패키지 칩에 적용할 수도 있다.
도 1은 종래의 반도체 패키지의 구조 단면도
도 2는 본 발명의 실시예에 따른 반도체 소자의 금속 패드의 평면도
도 3은 본 발명의 실시예에 따른 반도체 소자의 금속 패드의 단면도
도 4a 내지 4d는 본 발명에 따른 반도체 칩의 패드 형성 공정을 나타낸 공정 단면도
도면의 주요 부분에 대한 부호의 설명
30: 반도체 기판 31: 콘택 플러그
32: 메인 금속 패드 33: 더미 금속 패드
34: 요철 35: 보호막
36: 금속 볼 50: 반도체 기판
51: 하부 배선 52: 층간 절연막

Claims (9)

  1. 콘택 플러그가 형성된 반도체 기판상에 상기 콘택 플러그에 전기적으로 연결되도록 형성된 메인 금속 패드; 그리고
    상기 메인 금속 패드의 격리되어 상기 메인 금속 패드의 주변부에 상기 메인 금속 패드를 감싸도록 형성되는 더미 금속 패드를 구비함을 특징으로 하는 반도체 소자의 금속 패드.
  2. 제 1 항에 있어서,
    상기 더미 금속 패드는 상기 더미 금속 패드와 상기 메인 금속 패드 사이의 공간에 복수개의 요철을 갖음을 특징으로 하는 반도체 소자의 금속 패드.
  3. 제 2 항에 있어서,
    상기 요철은 1㎛ 이상 5㎛ 미만으로 돌출됨을 특징으로 하는 반도체 소자의 금속 패드.
  4. 제 1 항에 있어서,
    상기 메인 금속 패드와 상기 더미 금속 패드 사이에 1㎛ 이상 10㎛ 미만의 공간을 갖음을 특징으로 하는 반도체 소자의 금속 패드.
  5. 제 1 항에 있어서,
    상기 메인 금속 패드와 상기 더미 금속 패드는 사각형 모양으로 형성되고, 상기 더미 금속 패드의 코너 부분엔 웨이퍼 공정상에서 라운딩 되도록 가로 및 세로의 사이즈가 동일하도록 형성됨을 특징으로 하는 반도체 소자의 금속 패드.
  6. 제 5 항에 있어서,
    상기 더미 금속 패드의 코너 부분은 1㎛ * 1㎛ 이상 10㎛ * 10㎛ 미만의 공간을 갖음을 특징으로 하는 반도체 소자의 금속 패드.
  7. 제 1 항에 있어서,
    상기 메인 금속 패드와 더미 금속 패드가 형성된 반도체 기판의 표면에 상기 메인 금속 패드를 선택적으로 노출시키는 보호막을 더 구비함을 특징으로 하는 반도체 소자의 금속 패드.
  8. 제 1 항에 있어서,
    상기 메인 금속 패드의 상부에 금속 재질의 볼이 더 형성됨을 특징으로 하는반도체 소자의 금속 패드.
  9. 제 1 항에 있어서,
    상기 메인 금속 패드 및 더미 금속 패드는 티타늄, 티타늄 합금, 알루미늄, 알루미늄 합금, 니켈, 니켈 합금, 구리, 구리 합금, 크롬, 크롬 합금, 금 또는 금 합금 등으로 형성됨을 특징으로 하는 반도체 소자의 금속 패드.
KR1020070107736A 2007-10-25 2007-10-25 반도체 소자의 금속 패드 Ceased KR20090041936A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020070107736A KR20090041936A (ko) 2007-10-25 2007-10-25 반도체 소자의 금속 패드
US12/247,521 US20090108448A1 (en) 2007-10-25 2008-10-08 Metal pad of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070107736A KR20090041936A (ko) 2007-10-25 2007-10-25 반도체 소자의 금속 패드

Publications (1)

Publication Number Publication Date
KR20090041936A true KR20090041936A (ko) 2009-04-29

Family

ID=40581803

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070107736A Ceased KR20090041936A (ko) 2007-10-25 2007-10-25 반도체 소자의 금속 패드

Country Status (2)

Country Link
US (1) US20090108448A1 (ko)
KR (1) KR20090041936A (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI384603B (zh) * 2009-02-17 2013-02-01 Advanced Semiconductor Eng 基板結構及應用其之封裝結構
US8647974B2 (en) * 2011-03-25 2014-02-11 Ati Technologies Ulc Method of fabricating a semiconductor chip with supportive terminal pad
KR102272214B1 (ko) * 2015-01-14 2021-07-02 삼성디스플레이 주식회사 표시 장치
KR102408126B1 (ko) 2015-05-29 2022-06-13 삼성전자주식회사 솔더 브릿지를 억제할 수 있는 전기적 패턴을 갖는 전기적 장치

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5182235A (en) * 1985-02-20 1993-01-26 Mitsubishi Denki Kabushiki Kaisha Manufacturing method for a semiconductor device having a bias sputtered insulating film
US5032890A (en) * 1988-01-30 1991-07-16 Kabushiki Kaisha Toshiba Semiconductor integrated circuit with dummy patterns
EP0457449A1 (en) * 1990-04-27 1991-11-21 Fujitsu Limited Semiconductor device having via hole and method of producing the same
US5278105A (en) * 1992-08-19 1994-01-11 Intel Corporation Semiconductor device with dummy features in active layers
JP3437369B2 (ja) * 1996-03-19 2003-08-18 松下電器産業株式会社 チップキャリアおよびこれを用いた半導体装置
US5854125A (en) * 1997-02-24 1998-12-29 Vlsi Technology, Inc. Dummy fill patterns to improve interconnect planarity
US6118180A (en) * 1997-11-03 2000-09-12 Lsi Logic Corporation Semiconductor die metal layout for flip chip packaging
US6777813B2 (en) * 2001-10-24 2004-08-17 Micron Technology, Inc. Fill pattern generation for spin-on-glass and related self-planarization deposition
US6636313B2 (en) * 2002-01-12 2003-10-21 Taiwan Semiconductor Manufacturing Co. Ltd Method of measuring photoresist and bump misalignment
US6794691B2 (en) * 2003-01-21 2004-09-21 Ami Semiconductor, Inc. Use of irregularly shaped conductive filler features to improve planarization of the conductive layer while reducing parasitic capacitance introduced by the filler features
TWI228814B (en) * 2003-06-26 2005-03-01 United Microelectronics Corp Parasitic capacitance-preventing dummy solder bump structure and method of making the same
JP3880600B2 (ja) * 2004-02-10 2007-02-14 松下電器産業株式会社 半導体装置およびその製造方法

Also Published As

Publication number Publication date
US20090108448A1 (en) 2009-04-30

Similar Documents

Publication Publication Date Title
US10418255B2 (en) Semiconductor device packages and related methods
CN101221946A (zh) 半导体封装、及系统级封装模块的制造方法
JP2008244437A (ja) ダイ収容開口部を備えたイメージセンサパッケージおよびその方法
CN104716103A (zh) 具有间隙的底部填充图案
CN103824819B (zh) 半导体装置及其制造方法
CN101232008A (zh) 多晶粒封装及其方法
TW201304116A (zh) 層疊封裝及其形成方法
TW201911508A (zh) 電子封裝件
US20180233440A1 (en) Reconstituted interposer semiconductor package
US20080283994A1 (en) Stacked package structure and fabrication method thereof
CN106876364A (zh) 半导体封装件及其制造方法
TW201528453A (zh) 半導體封裝件及其製法
TWI582919B (zh) 無基板扇出型多晶片封裝構造及其製造方法
TWI488270B (zh) 半導體封裝件及其製法
US7667473B1 (en) Flip-chip package having thermal expansion posts
KR20090041936A (ko) 반도체 소자의 금속 패드
TWI467723B (zh) 半導體封裝件及其製法
TW201904011A (zh) 電子封裝件及其製法
US20120211257A1 (en) Pyramid bump structure
TWI430376B (zh) The Method of Fabrication of Semiconductor Packaging Structure
TWI790916B (zh) 電子封裝件及其製法
US12199047B2 (en) Electronic package and manufacturing method thereof
CN216145587U (zh) 贴片封装测试结构
JP2010287859A (ja) 貫通電極を有する半導体チップ及びそれを用いた半導体装置
KR100856341B1 (ko) 일체화된 보호막들을 구비하는 반도체 칩 패키지 및 이를형성하는 방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20071025

PA0201 Request for examination
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20090216

Patent event code: PE09021S01D

PG1501 Laying open of application
E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20090514

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20090216

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I