[go: up one dir, main page]

KR20090003662A - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
KR20090003662A
KR20090003662A KR1020070066506A KR20070066506A KR20090003662A KR 20090003662 A KR20090003662 A KR 20090003662A KR 1020070066506 A KR1020070066506 A KR 1020070066506A KR 20070066506 A KR20070066506 A KR 20070066506A KR 20090003662 A KR20090003662 A KR 20090003662A
Authority
KR
South Korea
Prior art keywords
voltage
external power
power supply
level
external
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
KR1020070066506A
Other languages
Korean (ko)
Inventor
강길옥
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070066506A priority Critical patent/KR20090003662A/en
Publication of KR20090003662A publication Critical patent/KR20090003662A/en
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/10—Aspects relating to interfaces of memory device to external buses
    • G11C2207/105—Aspects related to pads, pins or terminals
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of DC power input into DC power output
    • H02M3/02—Conversion of DC power input into DC power output without intermediate conversion into AC
    • H02M3/04—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters
    • H02M3/06—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

본 발명은 다수의 외부전압을 입력받아 동작하는 반도체 소자에 관한 것으로서, 제1 외부전원전압을 입력받기 위한 제1 패드와, 외부접지전압을 입력받기 위한 제2 패드와. 상기 제1 외부전원전압보다 높은 전압 레벨을 갖는 제2 외부전원전압을 입력받기 위한 제3 패드와, 상기 제1 외부전원전압과 상기 외부접지전압을 전압원으로 사용하여 예정된 동작을 수행하는 내부회로, 및 상기 제2 외부전원전압과 상기 외부접지전압을 전압원으로 사용하여 상기 제2 외부전원전압보다 높은 전압 레벨의 승압전압을 생성하기 위한 승압전압 생성회로를 구비하는 반도체 소자를 제공한다.The present invention relates to a semiconductor device that operates by receiving a plurality of external voltages, comprising: a first pad for receiving a first external power supply voltage, a second pad for receiving an external ground voltage; A third pad for receiving a second external power supply voltage having a voltage level higher than the first external power supply voltage, and an internal circuit configured to perform a predetermined operation using the first external power supply voltage and the external ground voltage as a voltage source; And a boosted voltage generation circuit configured to generate a boosted voltage having a voltage level higher than the second external power supply voltage by using the second external power supply voltage and the external ground voltage as a voltage source.

Description

반도체 소자{SEMICONDUCTOR DEVICE}Semiconductor device {SEMICONDUCTOR DEVICE}

본 발명은 반도체 설계 기술에 관한 것으로, 특히 반도체 소자의 외부전압 입력방식에 관한 것이며, 더 자세히는 다수의 외부전압을 입력받아 동작하는 반도체 소자에 관한 것이다.The present invention relates to a semiconductor design technology, and more particularly to an external voltage input method of a semiconductor device, and more particularly to a semiconductor device that operates by receiving a plurality of external voltages.

DRAM을 비롯한 대부분의 반도체 소자는 설정된 패드(PAD)를 통해 외부로부터 공급되는 전원전압(VDD) 및 외부접지전압(VSS)을 사용하여 다양한 전위의 내부전압을 발생시키기 위한 내부전압 발생기를 칩 내에 구비함으로써 칩 내부회로의 동작에 필요한 전압을 자체적으로 공급하고 있다. 이러한 내부전압 발생기를 설계함에 있어서 주된 이슈는 원하는 레벨의 내부전압을 안정적으로 공급하는 것이다.Most semiconductor devices including DRAMs have internal voltage generators on a chip for generating internal voltages of various potentials using a power supply voltage VDD and an external ground voltage VSS supplied from an external device through a set pad PAD. As a result, the voltage necessary for the operation of the chip internal circuit is supplied by itself. The main issue in designing such an internal voltage generator is to provide a stable supply of internal voltage at a desired level.

반도체 소자의 고속동작화와 더불어 저전력화가 가속되고 있으며, 이에 따라 저전압 환경에서 요구되는 성능을 만족시키기 위한 설계 기술이 요구되고 있다. 이러한 저전압 환경하에서 대부분의 반도체 소자는 전원전압(VDD)을 이용하여 동작하는 경우에 발생하는 전압 손실을 보상하고, 정상적인 데이터를 유지할 수 있도록 전원전압(VDD)보다 높은 전압레벨을 갖는 승압전압(VPP)을 필요로 한다.In addition to the high-speed operation of semiconductor devices, low power has been accelerated. Accordingly, a design technique for satisfying the performance required in a low voltage environment is required. Under such a low voltage environment, most semiconductor devices compensate for voltage loss occurring when operating using the power supply voltage VDD, and boost voltage VPP having a voltage level higher than the power supply voltage VDD to maintain normal data. )need.

특히, DRAM에서는 워드라인 구동회로, 비트라인 분리회로, 데이터 출력 버퍼회로 등에서 MOS 트랜지스터의 문턱전압(threshold voltage)에 의한 손실을 보상하기 위한 목적으로 승압전압(VPP)이 널리 사용되고 있다.In particular, a boost voltage VPP is widely used in DRAM to compensate for a loss caused by a threshold voltage of a MOS transistor in a word line driver circuit, a bit line isolation circuit, and a data output buffer circuit.

한편, DRAM의 경우, 셀 트랜지스터로 사용되는 NMOS 트랜지스터의 벌크(bulk)에 외부접지전압(VSS)보다 낮은 전압레벨을 갖는 백바이어스 전압(VBB)을 인가하고 있다.On the other hand, in the case of DRAM, the back bias voltage VBB having a voltage level lower than the external ground voltage VSS is applied to the bulk of the NMOS transistor used as the cell transistor.

이러한 승압전압(VPP), 백바이어스 전압(VBB) 등은 차지 펌핑 방식을 이용하여 생성하며, 전압 생성 메커니즘은 동일하기 때문에 그 구성 또한 유사하다.The boosted voltage VPP, the back bias voltage VBB, and the like are generated using a charge pumping method, and since the voltage generation mechanism is the same, the configuration is similar.

도 1은 종래의 기술에 따른 반도체 소자에서 외부전압을 공급하기 위한 패드(PAD)와 외부전압을 전압원으로 사용하는 회로들 간의 관계를 도시한 블록도이다.1 is a block diagram illustrating a relationship between a pad PAD for supplying an external voltage and a circuit using an external voltage as a voltage source in a conventional semiconductor device.

도 1을 참조하면, 종래의 기술에 따른 반도체 소자에서 외부전압을 공급하기 위한 패드(PAD)는, 외부전원전압(VDD)을 입력받기 위한 제1패드(100)와, 외부접지전압(VSS)을 입력받기 위한 제2패드(120)를 구비한다.Referring to FIG. 1, a pad PAD for supplying an external voltage in a semiconductor device according to the related art includes a first pad 100 and an external ground voltage VSS for receiving an external power supply voltage VDD. It has a second pad 120 for receiving the input.

또한, 종래의 기술에 따른 반도체 소자에서 외부전압을 전압원으로 사용하는 회로는, 제1패드(100)를 통해 입력받은 외부전원전압(VDD)과 제2패드(120)를 통해 입력받은 외부접지전압(VSS)을 전압원으로 사용하여 예정된 동작을 수행하는 승압전압 생성회로(140)와 내부회로(160)를 구비한다.In addition, the circuit using an external voltage as a voltage source in the semiconductor device according to the prior art, the external power supply voltage (VDD) received through the first pad 100 and the external ground voltage received through the second pad 120. A boosted voltage generation circuit 140 and an internal circuit 160 for performing a predetermined operation using (VSS) as a voltage source are provided.

여기서, 승압전압 생성회로(140)는, 외부전원전압(VDD)과 외부접지전압(VSS)을 전압원으로 사용하여 전하 펌핑(Charge Pumping) 방식을 통해 외부전원전압(VDD) 보다 높은 레벨을 갖는 승압전압(VPP)를 생성하는 동작을 수행한다.Here, the boosted voltage generation circuit 140 has a higher voltage level than the external power supply voltage VDD through a charge pumping method using the external power supply voltage VDD and the external ground voltage VSS as the voltage source. The operation of generating the voltage VPP is performed.

또한, 내부회로(160)의 구성요소 중 기준전압 생성부(162)는, 외부전원전압(VDD)과 외부접지전압(VSS)을 전압원으로 사용하여 PVT(PROCESS, VOLTAGE, TEMPERATURE) 변동에 둔감한 기준전압(VREF)을 생성하는 동작을 수행한다.In addition, among the components of the internal circuit 160, the reference voltage generator 162 is insensitive to PVT (PROCESS, VOLTAGE, TEMPERATURE) variations using the external power supply voltage VDD and the external ground voltage VSS as voltage sources. The operation of generating the reference voltage VREF is performed.

마찬가지로, 내부회로(160)의 구성요소 중 내부전압 생성부(164)는, 외부전원전압(VDD)과 외부접지전압(VSS)을 전압원으로 사용하며, 다운 컨버팅(Down Converting) 방식을 통해 반도체 소자 내부에서 사용되는 내부전압 - 예를 들면, 코어전압(VCORE), 페리전압(VPERI), 비트라인 프리차지전압(VBLP) 등을 의미함 - 을 생성하는 동작을 수행한다.Similarly, the internal voltage generator 164 of the components of the internal circuit 160 uses an external power supply voltage VDD and an external ground voltage VSS as a voltage source, and is a semiconductor device through a down converting method. And generating an internal voltage used internally, for example, a core voltage VCORE, a ferry voltage VPERI, a bit line precharge voltage VBLP, and the like.

또한, 도면에서는 표현되지 않았지만, 내부회로(160)에 포함된 다수의 회로 또는 장치가 외부전원전압(VDD)과 외부접지전압(VSS)을 전압원으로 사용하여 각각 예정된 동작을 수행한다.In addition, although not represented in the drawings, a plurality of circuits or devices included in the internal circuit 160 perform predetermined operations using the external power supply voltage VDD and the external ground voltage VSS as voltage sources, respectively.

도 2는 종래기술에 따른 반도체 메모리 소자에서 승압전압을 생성하기 위한 승압전압 생성회로를 상세히 도시한 블록 다이어그램이다.2 is a block diagram illustrating in detail a boosted voltage generation circuit for generating a boosted voltage in a semiconductor memory device according to the related art.

도 2를 참조하면, 종래기술에 따른 반도체 메모리 소자에서 승압전압(VPP)을 생성하기 위한 승압전압 생성회로는, 기준전압(VREF)의 레벨에 대응하여 승압전압(VPP)의 레벨을 검출하기 위한 전압검출부(142)와, 전압검출부(140)에서 출력된 신호에 응답하여 예정된 주기로 발진하는 발진신호(OSC)를 생성하기 위한 발진신호 생성부(144), 및 발진신호(OSC)에 응답하여 전하 펌핑 동작을 수행함으로써 승압전압(VPP)을 출력하기 위한 전하펌핑부(146)를 구비한다.Referring to FIG. 2, a boosted voltage generation circuit for generating a boosted voltage VPP in a semiconductor memory device according to the related art is configured to detect a level of the boosted voltage VPP corresponding to a level of a reference voltage VREF. An oscillation signal generator 144 for generating an oscillation signal OSC that oscillates at a predetermined period in response to the signal detected by the voltage detector 140 and the signal output from the voltage detector 140, and a charge in response to the oscillation signal OSC. A charge pumping unit 146 for outputting a boosted voltage VPP is provided by performing a pumping operation.

여기서, 전압검출부(142)로 입력되는 기준전압(VREF)은 승압전압(VPP)의 타겟 레벨을 갖는 전압으로써, 일반적으로 승압전압(VPP)을 일정비율로 분배한 전압을 기준전압(VREF)의 레벨과 비교하여 승압전압(VPP)의 레벨이 타겟 레벨보다 큰지 또는 작은지를 검출한다. 이때, 승압전압(VPP)의 레벨이 타겟 레벨보다 작은 경우 활성화되고, 승압전압(VPP)의 레벨이 타겟 레벨보다 큰 경우 비활성화되는 검출신호(DET)가 출력된다.Here, the reference voltage VREF input to the voltage detector 142 is a voltage having a target level of the boosted voltage VPP. In general, a voltage obtained by dividing the boosted voltage VPP at a constant ratio is determined by the reference voltage VREF. Compared with the level, it is detected whether the level of the boosted voltage VPP is larger or smaller than the target level. At this time, the detection signal DET is activated when the level of the boosted voltage VPP is smaller than the target level and deactivated when the level of the boosted voltage VPP is greater than the target level.

그리고, 발진신호 생성부(144)에서 출력되는 발진신호(OSC)는, 전압검출부(142)에서 출력된 검출신호(DET)가 활성화된 경우 예정된 주파수로 발진하고, 검출신호(DET)가 비활성화된 경우 발진하지 않는다.The oscillation signal OSC output from the oscillation signal generator 144 oscillates at a predetermined frequency when the detection signal DET output from the voltage detector 142 is activated, and the detection signal DET is deactivated. If it does not rash.

그리고, 전하펌핑부(146)는, 발진신호(OSC)가 예정된 주파수로 발진하는 것에 응답하여 전하 펌핑 동작을 수행함으로써 승압전압(VPP)의 레벨을 상승시키고, 발진신호(OSC)가 발진하지 않을 때는, 전하 펌핑 동작을 수행하지 않는다.In addition, the charge pumping unit 146 increases the level of the boosted voltage VPP by performing the charge pumping operation in response to the oscillation signal OSC oscillating at a predetermined frequency, so that the oscillation signal OSC does not oscillate. Does not perform a charge pumping operation.

이때, 발진신호(OSC)가 예정된 주파수로 발진함으로써 전하펌핑부(146)에서 한 번의 전하 펌핑 동작으로 상승시킬 수 있는 승압전압(VPP)의 레벨 상승폭은 상대적으로 작은 편이다. At this time, the oscillation signal OSC oscillates at a predetermined frequency so that the level of the boost voltage VPP, which can be raised by the charge pumping unit 146 in one charge pumping operation, is relatively small.

즉, 전하펌핑부(146)가 한두 번의 전하 펌핑 동작을 수행하여 승압전압(VPP)의 레벨을 타겟 레벨까지 상승시키는 것이 아니라, 그보다 훨씬 많은 몇십 번에서 몇백 번의 전하 펌핑 동작을 수행하여 승압전압(VPP)의 레벨을 타겟 레벨까지 상승시킨다.That is, the charge pumping unit 146 performs one or two charge pumping operations to not raise the level of the boosted voltage VPP to the target level, but rather performs a plurality of charge pumping operations many hundreds of times to several hundred times. The level of VPP) is raised to the target level.

이러한, 전하 펌핑 동작의 개수를 줄이는 설계 방법은 일반적으로 두 가지 정도가 있는데, 첫 번째는, 전하 펌핑부(146)에서 전압원으로 사용하는 전압, 즉 외부전원전압(VDD)의 레벨을 상승시키는 것이다.There are two general design methods for reducing the number of charge pumping operations. The first is to increase the level of the voltage used as the voltage source in the charge pumping unit 146, that is, the external power supply voltage VDD. .

이는, 공급되는 외부전원전압(VDD)의 레벨이 상대적으로 높아지면, 출력되는 승압전압(VPP) 레벨과의 차이가 크게 나지 않으므로 상대적으로 적은 횟수의 전하 펌핑 동작을 수행하여 승압전압(VPP)의 레벨을 타겟 레벨까지 상승시킬 수 있다.When the level of the supplied external power voltage VDD is relatively high, the difference with the output voltage of the boosted voltage VPP does not become large so that a relatively small number of charge pumping operations are performed to increase the voltage of the boosted voltage VPP. The level can be raised to the target level.

실제로, 상대적으로 오래된 기술인 SDRAM(Synchronous DRAM) 및 DDR SDRAM(Double Data Rate SDRAM)의 경우에는 입력되는 외부전원전압(VDD)의 레벨이 상대적으로 높았으므로 상대적으로 적은 횟수의 전하 펌핑 동작을 수행하여 승압전압(VPP)의 레벨을 타겟 레벨까지 상승시킬 수 있었다.In fact, the relatively old technologies such as SDRAM (Synchronous DRAM) and DDR SDRAM (Double Data Rate SDRAM) have relatively high levels of input external power supply voltage (VDD), and thus perform a relatively small number of charge pumping operations. The level of the voltage VPP could be raised to the target level.

즉, SDRAM 및 DDR SDRAM의 경우에는 2.5V의 레벨을 갖는 외부전원전압(VDD)이 입력되었으므로, 3.3V의 타겟 레벨을 갖는 승압전압(VPP)을 생성하는 것을 전압레벨 차이가 상대적으로 크지 않기 때문에 상대적으로 적은 횟수의 전하 펌핑 동작을 수행하여 승압전압(VPP)의 레벨을 타겟 레벨까지 상승시킬 수 있었다.That is, in the case of the SDRAM and the DDR SDRAM, since the external power supply voltage VDD having the level of 2.5 V is input, generating the boost voltage VPP having the target level of 3.3 V does not cause the voltage level difference to be relatively large. A relatively small number of charge pumping operations were performed to raise the level of the boosted voltage VPP to the target level.

하지만, 상대적으로 최근의 기술인 DDR2 SDRAM 또는 DDR3 SDRAM의 경우에는 외부전원전압(VDD)의 상대적으로 낮게 함으로써 반도체 소자에서 사용되는 전력을 최소화하려는 것이 추세이므로 무조건 적으로 외부전원전압(VDD)의 레벨을 상승시키는 방법은 사용할 수 없다는 문제점이 있다.However, in the case of relatively recent technologies such as DDR2 SDRAM or DDR3 SDRAM, the trend is to minimize the power used in semiconductor devices by lowering the external power supply voltage (VDD). There is a problem that the ascending method cannot be used.

그리고, 이러한, 전하 펌핑 동작의 개수를 줄이는 두 번째 설계 방법은, 전하펌핑부(146)에서 상대적으로 많은 단계를 사용하는 전하 펌핑 동작을 수행하는 것이다. 즉, 한 번의 전하 펌핑 동작을 통해 상승시킬 수 있는 레벨의 크기를 크게 하는 것이다.A second design method for reducing the number of charge pumping operations is to perform a charge pumping operation using a relatively large number of steps in the charge pumping unit 146. In other words, the size of the level that can be raised through a single charge pumping operation is increased.

하지만, 전하펌핑부(146)에서 무조건 적으로 많은 단계를 사용하여 전하 펌핑 동작을 수행한다는 것은, 반도체 소자에서 전하펌핑부(146), 나아가서 승압전압 생성회로(140)가 차지하는 면적이 증가한다는 것을 의미한다.However, performing the charge pumping operation using many steps in the charge pumping unit 146 unconditionally means that the area occupied by the charge pumping unit 146, and thus the boosted voltage generation circuit 140, increases in the semiconductor device. it means.

이렇게, 면적이 증가하는 승압전압 생성회로를 반도체 소자에 적용한다는 것은 점점 더 소형화되고 집적화되어야 하는 반도체 소자를 개발하는데 있어 큰 부담 이 되는 문제점이 있다. As described above, applying a boosted voltage generation circuit having an increased area to a semiconductor device has a problem in that it becomes a big burden in developing a semiconductor device that has to be miniaturized and integrated.

따라서, 본 발명은 상기와 같은 종래기술의 문제점을 해결하기 위한 것으로서, 다수의 외부전압을 사용함으로써 반도체 소자에서 승압전압 생성회로가 차지하는 면적이 증가하는 것을 방지하되, 저전력으로 동작하는 반도체 소자를 제공하는데 그 목적이 있다.Accordingly, the present invention is to solve the problems of the prior art as described above, by using a plurality of external voltage to prevent the increase in the area occupied by the boosted voltage generation circuit in the semiconductor device, while providing a semiconductor device that operates at a low power Its purpose is to.

상기의 기술적 과제를 달성하기 위한 본 발명의 일 측면에 따르면, 제1 외부전원전압을 입력받기 위한 제1 패드; 외부접지전압을 입력받기 위한 제2 패드; 상기 제1 외부전원전압보다 높은 전압 레벨을 갖는 제2 외부전원전압을 입력받기 위한 제3 패드; 상기 제1 외부전원전압과 상기 외부접지전압을 전압원으로 사용하여 예정된 동작을 수행하는 내부회로; 및 상기 제2 외부전원전압과 상기 외부접지전압을 전압원으로 사용하여 상기 제2 외부전원전압보다 높은 전압 레벨의 승압전압을 생성하기 위한 승압전압 생성회로를 구비하는 반도체 소자를 제공한다.According to an aspect of the present invention for achieving the above technical problem, a first pad for receiving a first external power supply voltage; A second pad for receiving an external ground voltage; A third pad for receiving a second external power voltage having a voltage level higher than the first external power voltage; An internal circuit configured to perform a predetermined operation using the first external power supply voltage and the external ground voltage as a voltage source; And a boosted voltage generation circuit configured to generate a boosted voltage having a voltage level higher than the second external power supply voltage by using the second external power supply voltage and the external ground voltage as a voltage source.

전술한 본 발명은 반도체 소자를 구성요소 중 승압전압을 생성하기 위한 회로에 전압원으로 사용하기 위한 전압을 공급하는 패드를 추가로 구비하고, 상대적으로 높은 레벨을 갖는 외부전원전압을 공급함으로써 반도체 소자에서 승압전압을 생성하는 회로가 차지하는 면적이 증가하는 것을 방지할 수 있는 효과가 있다.The present invention described above further includes a pad for supplying a voltage for using the semiconductor device as a voltage source in a circuit for generating a boosted voltage among the components, and by supplying an external power supply voltage having a relatively high level in the semiconductor device. There is an effect that the area occupied by the circuit generating the boosted voltage can be prevented from increasing.

또한, 반도체 소자의 구성요소 중 승압전압 생성하기 위한 회로를 제외한 나머지 내부회로에는 상대적으로 낮은 전압레벨을 갖는 외부전원전압을 공급함으로써 반도체 소자 전체에서 사용되는 전력의 양이 증가하는 것을 방지할 수 있는 효과가 있다.In addition, by supplying an external power supply voltage having a relatively low voltage level to the internal circuits other than the circuit for generating the boosted voltage among the components of the semiconductor device, it is possible to prevent the amount of power used in the entire semiconductor device from increasing. It works.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부한 도면을 참조하여 설명한다. 또한, 명세서 전체에 걸쳐서 동일한 도면부호(도는, 참조부호)로 표시된 부분은 동일한 요소들을 나타낸다.DETAILED DESCRIPTION Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the technical idea of the present invention. In addition, parts denoted by the same reference numerals (or reference numerals) throughout the specification represent the same elements.

도 3은 본 발명의 실시예에 따른 반도체 소자에서 외부전압을 공급하기 위한 패드(PAD)와 외부전압을 전압원으로 사용하는 회로들 간의 관계를 도시한 블록도이다.FIG. 3 is a block diagram illustrating a relationship between a pad PAD for supplying an external voltage and circuits using an external voltage as a voltage source in a semiconductor device according to an exemplary embodiment of the present invention.

도 3를 참조하면, 본 발명의 실시예에 따른 반도체 소자에서 외부전압을 공급하기 위한 패드(PAD)는, 제1 외부전원전압(VDD1)을 입력받기 위한 제1 패드(300), 외부접지전압(VSS)을 입력받기 위한 제2 패드(320)와, 제1 외부전원전압(VDD1)보다 높은 전압 레벨을 갖는 제2 외부전원전압(VDD2)을 입력받기 위한 제3 패드(380)와, 제1 외부전원전압(VDD1)과 외부접지전압(VSS)을 전압원으로 사용하여 예정된 동작을 수행하는 내부회로(360), 및 제2 외부전원전압(VDD2)과 외부접지전압(VSS)을 전압원으로 사용하여 제2 외부전원전압(VDD2)보다 높은 전압 레벨의 승압전압(VSS)을 생성하기 위한 승압전압 생성회로(340)를 구비한다.3, a pad PAD for supplying an external voltage in a semiconductor device according to an embodiment of the present invention may include a first pad 300 and an external ground voltage for receiving a first external power supply voltage VDD1. A second pad 320 for receiving the VSS, a third pad 380 for receiving the second external power supply voltage VDD2 having a voltage level higher than the first external power supply voltage VDD1, and 1 Internal circuit 360 for performing a predetermined operation using the external power supply voltage VDD1 and the external ground voltage VSS as the voltage source, and the second external power supply voltage VDD2 and the external ground voltage VSS as the voltage source. Thus, a boosted voltage generation circuit 340 for generating a boosted voltage VSS having a voltage level higher than that of the second external power supply voltage VDD2 is provided.

여기서, 내부회로(360)의 구성요소 중 기준전압 생성부(362)는, 제1외부전원전압(VDD1)과 외부접지전압(VSS)을 전압원으로 사용하여 PVT(PROCESS, VOLTAGE, TEMPERATURE) 변동에 둔감한 기준전압(VREF)을 생성하는 동작을 수행한다.Here, among the components of the internal circuit 360, the reference voltage generator 362 uses the first external power supply voltage VDD1 and the external ground voltage VSS as voltage sources to change PVT (PROCESS, VOLTAGE, TEMPERATURE). The operation of generating an insensitive reference voltage VREF is performed.

마찬가지로, 내부회로(360)의 구성요소 중 내부전압 생성부(364)는, 제1외부전원전압(VDD1)과 외부접지전압(VSS)을 전압원으로 사용하며, 다운 컨버팅(Down Converting) 방식을 통해 반도체 소자 내부에서 사용되는 내부전압 - 예를 들면, 코어전압(VCORE), 페리전압(VPERI), 비트라인 프리차지전압(VBLP) 등을 의미함 - 을 생성하는 동작을 수행한다.Similarly, the internal voltage generator 364 of the components of the internal circuit 360 uses the first external power supply voltage VDD1 and the external ground voltage VSS as a voltage source, and uses a down converting method. An internal voltage used in the semiconductor device, for example, a core voltage VCORE, a ferry voltage VPERI, a bit line precharge voltage VBLP, or the like, is generated.

또한, 도면에서는 표현되지 않았지만, 내부회로(360)에 포함된 다수의 회로 또는 장치가 제1외부전원전압(VDD1)과 외부접지전압(VSS)을 전압원으로 사용하여 각각 예정된 동작을 수행한다.In addition, although not shown in the drawings, a plurality of circuits or devices included in the internal circuit 360 perform a predetermined operation using the first external power supply voltage VDD1 and the external ground voltage VSS as voltage sources, respectively.

도 4는 도 3에 도시된 본 발명의 실시예에 따른 반도체 소자에서 승압전압을 생성하기 위한 승압전압 생성회로를 상세히 도시한 블록 다이어그램이다.4 is a block diagram illustrating in detail a boosted voltage generation circuit for generating a boosted voltage in a semiconductor device according to the embodiment of the present invention shown in FIG. 3.

도 4를 참조하면, 본 발명의 실시예에 따른 반도체 소자에서 승압전압(VPP)을 생성하기 위한 승압전압 생성회로(340)는, 기준전압(VREF)의 레벨에 대응하여 승압전압(VPP)의 레벨을 검출하기 위한 전압검출부(342)와, 전압검출부(340)에서 출력된 신호에 응답하여 예정된 주기로 발진하는 발진신호(OSC)를 생성하기 위한 발진신호 생성부(344), 및 발진신호(OSC)에 응답하여 전하 펌핑 동작을 수행함으로써 승압전압(VPP)을 출력하기 위한 전하펌핑부(346)를 구비한다.Referring to FIG. 4, a boosted voltage generation circuit 340 for generating a boosted voltage VPP in a semiconductor device according to an exemplary embodiment of the present invention may correspond to a level of the boosted voltage VPP corresponding to the level of the reference voltage VREF. A voltage detector 342 for detecting a level, an oscillation signal generator 344 for generating an oscillation signal OSC that oscillates at a predetermined period in response to a signal output from the voltage detector 340, and an oscillation signal OSC Charge pumping unit 346 for outputting boosted voltage VPP by performing a charge pumping operation in response to.

여기서, 전압검출부(342)로 입력되는 기준전압(VREF)은 승압전압(VPP)의 타겟 레벨을 갖는 전압으로써, 일반적으로 승압전압(VPP)을 일정비율로 분배한 전압을 기준전압(VREF)의 레벨과 비교하여 승압전압(VPP)의 레벨이 타겟 레벨보다 큰지 또는 작은지를 검출한다. 이때, 승압전압(VPP)의 레벨이 타겟 레벨보다 작은 경우 활성화되고, 승압전압(VPP)의 레벨이 타겟 레벨보다 큰 경우 비활성화되는 검출신호(DET)가 출력된다.Here, the reference voltage VREF input to the voltage detector 342 is a voltage having a target level of the boosted voltage VPP. In general, the voltage obtained by dividing the boosted voltage VPP at a constant ratio is determined by the reference voltage VREF. Compared with the level, it is detected whether the level of the boosted voltage VPP is larger or smaller than the target level. At this time, the detection signal DET is activated when the level of the boosted voltage VPP is smaller than the target level and deactivated when the level of the boosted voltage VPP is greater than the target level.

그리고, 발진신호 생성부(344)에서 출력되는 발진신호(OSC)는, 전압검출부(342)에서 출력된 검출신호(DET)가 활성화된 경우 예정된 주파수로 발진하고, 검출신호(DET)가 비활성화된 경우 발진하지 않는다.The oscillation signal OSC output from the oscillation signal generator 344 oscillates at a predetermined frequency when the detection signal DET output from the voltage detector 342 is activated, and the detection signal DET is deactivated. If it does not rash.

그리고, 전하펌핑부(346)는, 발진신호(OSC)가 예정된 주파수로 발진하는 것에 응답하여 전하 펌핑 동작을 수행함으로써 승압전압(VPP)의 레벨을 상승시키고, 발진신호(OSC)가 발진하지 않을 때는, 전하 펌핑 동작을 수행하지 않는다.The charge pumping unit 346 increases the level of the boosted voltage VPP by performing the charge pumping operation in response to the oscillation signal OSC oscillating at a predetermined frequency, and the oscillation signal OSC does not oscillate. Does not perform a charge pumping operation.

그런데, 도 3을 통해 전술한 본 발명의 실시예에 따른 반도체 소자에서 승압전압(VPP)을 생성하기 위한 승압전압 생성회로(340)의 구성 및 동작은, 전술한 도 2 종래기술에 따른 반도체 소자에서 승압전압(VPP)을 생성하기 위한 승압전압 생성회로(140)의 구성 및 동작과 별로 달라진 것이 없음을 알 수 있다.However, the configuration and operation of the boost voltage generation circuit 340 for generating the boost voltage VPP in the semiconductor device according to the embodiment of the present invention described above with reference to FIG. It can be seen that the configuration and operation of the boosted voltage generation circuit 140 for generating the boosted voltage VPP are not significantly different.

다만 달라진 것은, 본 발명의 실시예에 따른 반도체 소자에서 승압전압(VPP)을 생성하기 위한 승압전압 생성회로(340), 내부회로(360)에 구비된 다른 회로 또 는 장치와 달리 제1외부전원전압(VDD1)보다 높은 레벨을 갖는 제2외부전원전압(VDD2)과 외부접지전압(VSS)을 전압원으로 사용하여 전하 펌핑(Charge Pumping) 동작을 수행한다.However, the first external power source is different from the other circuits or devices provided in the boosted voltage generation circuit 340 and the internal circuit 360 for generating the boosted voltage VPP in the semiconductor device according to the embodiment of the present invention. The charge pumping operation is performed by using the second external power supply voltage VDD2 having the level higher than the voltage VDD1 and the external ground voltage VSS as the voltage source.

즉, 전술한 도 2 종래기술에 따른 반도체 소자에서 승압전압(VPP)을 생성하기 위한 승압전압 생성회로(140)에서 반도체 소자로 입력되는 외부전원전압(VDD)을 그대로 승압전압 생성회로(140)에 공급했던 것과 달리, 본 발명의 실시예에 따른 반도체 소자에서는 승압전압(VPP)을 생성하기 위한 승압전압 생성회로(340)를 위해 추가로 입력받은 상대적으로 높은 레벨을 갖는 제2외부전원전압(VDD2)을 사용하여 승압전압(VPP)을 생성한다.That is, the voltage booster voltage generation circuit 140 receives the external power supply voltage VDD input to the semiconductor device from the booster voltage generator circuit 140 for generating the boosted voltage VPP in the semiconductor device according to the related art of FIG. 2. In contrast, the semiconductor device according to the embodiment of the present invention has a second external power supply voltage having a relatively high level additionally input for the boost voltage generation circuit 340 for generating the boost voltage VPP. VDD2) is used to generate a boosted voltage VPP.

이렇게, 상대적으로 높은 레벨을 갖는 제2외부전원전압(VDD2)을 사용하여 승압전압(VPP)을 생성하게 되면, 전술한 종래기술에서 설명한 바와 같이, 승압전압 생성회로(340)의 구성요소 중 전하펌핑부(346)에서 상대적으로 적은 전하 펌핑 동작을 통해 승압전압(VPP)의 레벨을 상승시킬 수 있다.As such, when the boosted voltage VPP is generated using the second external power supply voltage VDD2 having a relatively high level, as described in the above-described prior art, charges among the components of the boosted voltage generation circuit 340 are generated. The pumping unit 346 may increase the level of the boosted voltage VPP through a relatively small charge pumping operation.

하지만, 본 발명의 실시예에 따른 반도체 소자에서 승압전압 생성회로(340)을 제외한 나머지 내부회로(360)는 제2외부전원전압(VDD2)보다 낮은 레벨을 갖는 제1외부전원전압(VDD1)을 사용하므로 종래기술에서 문제가 되었던 저전압을 사용하는 반도체 소자의 추세를 거스르지 않을 수 있다.However, in the semiconductor device according to the exemplary embodiment of the present invention, the remaining internal circuit 360 except the boosted voltage generation circuit 340 may receive the first external power supply voltage VDD1 having a level lower than the second external power supply voltage VDD2. It can be used to avoid the trend of the semiconductor device using a low voltage that has been a problem in the prior art.

이상에서 살펴 본 바와 같이 본 발명의 실시예를 적용하면, 반도체 소자의 구성요소 중 대부분의 내부회로(360)에서 전압원으로 사용되는 상대적으로 낮은 전압레벨을 갖는 제1외부전원전압(VDD1)과, 승압전압 생성회로(340)에서 전압원으로 사용되는 상대적으로 높은 전압레벨을 갖는 제2외부전원전압(VDD2)을 따로 입력받음으로써, 반도체 소자에서 승압전압 생성회로(340)가 차지하는 면적이 증가하는 것을 방지할 수 있다.As described above, when the embodiment of the present invention is applied, the first external power supply voltage VDD1 having a relatively low voltage level used as a voltage source in most internal circuits 360 of components of the semiconductor device, By receiving a second external power supply voltage VDD2 having a relatively high voltage level used as a voltage source in the boosted voltage generation circuit 340 separately, the area occupied by the boosted voltage generation circuit 340 increases in the semiconductor device. You can prevent it.

또한, 반도체 소자의 구성요소 중 대부분의 내부회로(360)는, 상대적으로 낮은 전압레벨을 갖는 제1외부전원전압(VDD1)을 사용하여 동작하므로, 반도체 소자 전체에서 사용되는 전력의 양이 증가하는 것을 방지할 수 있다.In addition, since most of the internal circuits 360 of the components of the semiconductor device operate by using the first external power supply voltage VDD1 having a relatively low voltage level, the amount of power used in the entire semiconductor device is increased. Can be prevented.

이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속한 기술분야에서 통상의 지식을 가진자에게 있어 명백할 것이다.The present invention described above is not limited to the above-described embodiments and the accompanying drawings, and various substitutions, modifications, and changes are possible in the art without departing from the technical spirit of the present invention. It will be apparent to those of ordinary skill.

예컨대, 전술한 실시예에서 반도체 소자로 입력되는 다수의 외부전압으로 제1외부전원전압(VDD1)과 제2외부전원전압(VDD2) 및 외부접지전압(VSS)을 예로 들었는데, 본 발명은 더 많은 개수의 외부전압이 입력되는 경우도 포함한다.For example, in the above-described embodiment, the first external power supply voltage VDD1, the second external power supply voltage VDD2, and the external ground voltage VSS are examples of the plurality of external voltages input to the semiconductor device. This includes the case where a number of external voltages are input.

도 1은 종래의 기술에 따른 반도체 소자에서 외부전압을 공급하기 위한 패드(PAD)와 외부전압을 전압원으로 사용하는 회로들 간의 관계를 도시한 블록도.1 is a block diagram illustrating a relationship between a pad PAD for supplying an external voltage and a circuit using an external voltage as a voltage source in a semiconductor device according to the related art.

도 2는 종래기술에 따른 반도체 메모리 소자에서 승압전압을 생성하기 위한 승압전압 생성회로를 상세히 도시한 블록 다이어그램.2 is a block diagram illustrating in detail a boosted voltage generation circuit for generating a boosted voltage in a semiconductor memory device according to the prior art;

도 3은 본 발명의 실시예에 따른 반도체 소자에서 외부전압을 공급하기 위한 패드(PAD)와 외부전압을 전압원으로 사용하는 회로들 간의 관계를 도시한 블록도.3 is a block diagram illustrating a relationship between a pad PAD for supplying an external voltage and circuits using the external voltage as a voltage source in a semiconductor device according to an embodiment of the present invention.

도 4는 도 3에 도시된 본 발명의 실시예에 따른 반도체 소자에서 승압전압을 생성하기 위한 승압전압 생성회로를 상세히 도시한 블록 다이어그램.4 is a block diagram illustrating in detail a boosted voltage generation circuit for generating a boosted voltage in a semiconductor device according to the embodiment of the present invention shown in FIG.

*도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

100, 300 : 제1패드 120, 320 : 제2패드100, 300: first pad 120, 320: second pad

140, 340 : 승압전압 생성회로 160, 360 : 내부회로140, 340: boosted voltage generation circuit 160, 360: internal circuit

162, 362 : 기준전압 생성부 164, 364 : 내부전압 생성부162, 362: reference voltage generator 164, 364: internal voltage generator

380 : 제3패드 142, 342 : 전압검출부380: third pad 142, 342: voltage detector

144, 344 : 발진신호 생성부 146, 346 : 전하펌핑부144, 344: oscillation signal generation unit 146, 346: charge pumping unit

Claims (3)

제1 외부전원전압을 입력받기 위한 제1 패드;A first pad configured to receive a first external power voltage; 외부접지전압을 입력받기 위한 제2 패드;A second pad for receiving an external ground voltage; 상기 제1 외부전원전압보다 높은 전압 레벨을 갖는 제2 외부전원전압을 입력받기 위한 제3 패드;A third pad for receiving a second external power voltage having a voltage level higher than the first external power voltage; 상기 제1 외부전원전압과 상기 외부접지전압을 전압원으로 사용하여 예정된 동작을 수행하는 내부회로; 및An internal circuit configured to perform a predetermined operation using the first external power supply voltage and the external ground voltage as a voltage source; And 상기 제2 외부전원전압과 상기 외부접지전압을 전압원으로 사용하여 상기 제2 외부전원전압보다 높은 전압 레벨의 승압전압을 생성하기 위한 승압전압 생성회로Step-up voltage generation circuit for generating a step-up voltage of a voltage level higher than the second external power supply voltage using the second external power supply voltage and the external ground voltage as a voltage source. 를 구비하는 반도체 소자.A semiconductor device comprising a. 제1항에 있어서,The method of claim 1, 상기 내부회로는 예정된 레벨을 갖는 기준전압을 생성하기 위한 기준전압 생성부를 구비하는 것을 특징으로 하는 반도체 소자.The internal circuit includes a reference voltage generator for generating a reference voltage having a predetermined level. 제2항에 있어서,The method of claim 2, 상기 승압전압 생성회로는,The boosted voltage generation circuit, 상기 기준전압의 레벨에 대응하여 승압전압의 레벨을 검출하기 위한 전압검출부;A voltage detector for detecting a level of a boosted voltage corresponding to the level of the reference voltage; 상기 전압검출부의 출력신호에 응답하여 예정된 주기로 발진하는 발진신호를 생성하기 위한 발진신호 생성부; 및An oscillation signal generator for generating an oscillation signal oscillating at a predetermined period in response to an output signal of the voltage detector; And 상기 발진신호에 응답하여 전하 펌핑 동작을 수행하여 상기 승압전압을 출력하기 위한 전하펌핑부를 구비하는 것을 특징으로 하는 반도체 소자.And a charge pumping unit configured to output the boosted voltage by performing a charge pumping operation in response to the oscillation signal.
KR1020070066506A 2007-07-03 2007-07-03 Semiconductor device Withdrawn KR20090003662A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070066506A KR20090003662A (en) 2007-07-03 2007-07-03 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070066506A KR20090003662A (en) 2007-07-03 2007-07-03 Semiconductor device

Publications (1)

Publication Number Publication Date
KR20090003662A true KR20090003662A (en) 2009-01-12

Family

ID=40486256

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070066506A Withdrawn KR20090003662A (en) 2007-07-03 2007-07-03 Semiconductor device

Country Status (1)

Country Link
KR (1) KR20090003662A (en)

Similar Documents

Publication Publication Date Title
KR100842744B1 (en) Clock control circuit and voltage pumping device using same
KR101004676B1 (en) Internal voltage generator of semiconductor device
US7768340B2 (en) Voltage pumping device
US7623394B2 (en) High voltage generating device of semiconductor device
US20050206440A1 (en) High voltage generator in semiconductor memory device
US9557788B2 (en) Semiconductor memory device including array e-fuse
KR20130072085A (en) Reference voltage generator in semiconductor integrated circuit
KR20120098169A (en) Internal voltage generator of semiconductor device
JP4166014B2 (en) High voltage sensor
KR101145792B1 (en) Internal voltage generator
US8749299B2 (en) Semiconductor device generating varied internal voltages
KR100798797B1 (en) A semiconductor memory device having an internal voltage generator and a driving method thereof
KR100790444B1 (en) Memory device
US7564732B2 (en) Internal voltage generation circuit for semiconductor device
KR20090003662A (en) Semiconductor device
KR100897295B1 (en) Bulk Bias Voltage Generation Circuit in Semiconductor Memory Devices
JP3888949B2 (en) Semiconductor integrated circuit
US7554871B2 (en) Semiconductor memory apparatus
KR20080043500A (en) Internal voltage detector and internal voltage generator using the same
KR20100064157A (en) Internal voltage generator
KR101143396B1 (en) Internal Voltage Generator of Semiconductor Memory Device
KR0183874B1 (en) Vint generation circuit of semiconductor memory device
KR20020053482A (en) Charge pump oscillator
KR20080092085A (en) Internal Voltage Generator Circuit of Semiconductor Memory Device
KR100799103B1 (en) Semiconductor device

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20070703

PG1501 Laying open of application
PC1203 Withdrawal of no request for examination
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid