KR20080043500A

KR20080043500A - Internal voltage detector and internal voltage generator using the same

Info

Publication number: KR20080043500A
Application number: KR1020060112139A
Authority: KR
Inventors: 임민수
Original assignee: 주식회사 하이닉스반도체
Priority date: 2006-11-14
Filing date: 2006-11-14
Publication date: 2008-05-19

Abstract

본원 발명의 내부전압 검출기는 내부전압을 분배하되, 테스트 모드 신호에 따라 상기 분배 전압의 레벨을 조절할 수 있는 전압 분배부와, 상기 전압 분배부의 출력 레벨과 기준전압을 비교하여 오실레이터의 동작 제어신호를 출력하는 비교부를 포함하는 것을 특징으로 한다.The internal voltage detector of the present invention distributes an internal voltage, and compares a voltage divider that adjusts the level of the divided voltage according to a test mode signal, and compares an output level and a reference voltage of the voltage divider to control operation of the oscillator. It characterized in that it comprises a comparison unit for outputting.

또한 본원 발명의 내부전압 발생장치는 입력되는 클럭에 응답하여 전원전압을 펌핑하여 내부전압을 생성하는 펌프회로와, 테스트 모드 신호에 응답하여 상기 내부전압을 분배하기 위한 전압분배부와, 상기 전압분배부에서 분배된 전압과 기준전압을 비교하여 그 출력에 따라 상기 클럭의 주기를 변화시키는 비교부를 포함하는 것을 특징으로 한다.In addition, the internal voltage generator of the present invention includes a pump circuit for generating an internal voltage by pumping a power supply voltage in response to an input clock, a voltage divider for distributing the internal voltage in response to a test mode signal, and the voltage division. And a comparison unit comparing the voltage divided by the allocation with the reference voltage and changing the period of the clock according to the output thereof.

Description

Internal voltage detector and internal voltage generator using the same {A high voltage detector and a high voltage generator using the same}

도 1은 본 발명이 적용되는 발생장치의 구성을 도시한 블록도이다.1 is a block diagram showing the configuration of a generator according to the present invention.

도 2는 본 발명의 일 실시예에 따른 내부전압 검출기의 구성을 도시한 회로도이다. 2 is a circuit diagram illustrating a configuration of an internal voltage detector according to an exemplary embodiment of the present invention.

<도면의 주요부분에 대한 설명><Description of main parts of drawing>

100: 내부전압 발생장치 110: 내부전압 검출기100: internal voltage generator 110: internal voltage detector

120: 오실레이터 130: 펌프제어회로120: oscillator 130: pump control circuit

140: 펌프회로140: pump circuit

200: 전압분배부 210: 차동 증폭기200: voltage divider 210: differential amplifier

220: 버퍼부 230: 비교부220: buffer unit 230: comparison unit

본원 발명은 DRAM(Dynamic Random Access Memory)의 내부전압 발생 장치에 관한 것으로, 더욱 상세하게는 테스트 모드를 이용하여 내부전압의 레벨을 변화시켜가면서 내부전압의 발생 여부를 검출하는 내부전압 검출기 및 이를 이용한 내부 전압 발생장치에 관한 것이다. The present invention relates to an internal voltage generator of a DRAM (Dynamic Random Access Memory), and more particularly, an internal voltage detector for detecting whether an internal voltage is generated while changing the level of the internal voltage using a test mode, and using the same. An internal voltage generator.

일반적으로, DRAM은 하나의 트랜지스터와 하나의 커패시터로 구성된 메모리 셀에 데이터를 기입 또는 독출할 수 있는 랜덤 엑세스 메모리이다. 그런데, DRAM은 메모리 셀을 구성하는 트랜지스터로 NMOS를 사용하므로, 문턱전압(Vt)에 의한 전압 손실을 고려하여 외부전원 전압(VDD)+문턱전압(Vt)+△V의 전위를 발생하는 워드라인 구동용 전압 펌핑장치를 포함하고 있다.Generally, a DRAM is a random access memory capable of writing or reading data to a memory cell composed of one transistor and one capacitor. However, since DRAM uses NMOS as a transistor constituting a memory cell, a word line generating a potential of an external power supply voltage VDD + a threshold voltage Vt + V in consideration of voltage loss caused by the threshold voltage Vt. A driving voltage pumping device is included.

즉, 메모리 셀에 주로 사용되는 NMOS를 턴온시키기 위해서는 소스전압보다 문턱전압(Vt) 이상으로 더 높은 전압을 게이트로 인가하여야 하는데, 일반적으로 DRAM에 인가되는 최대전압은 외부 전원전압(VDD) 레벨이기 때문에, 완전한 레벨의 전압(VDD)을 셀 또는 비트라인으로부터 독출하거나 셀 또는 비트라인에 기입하기 위해서는 상기 NMOS의 게이트에 VDD + Vt 이상의 승압 전압을 인가하여야만 한다. 따라서, DRAM 소자의 워드라인을 구동하기 위해서는 상기 승압 전압인 내부전압(VPP)을 발생시키는 내부전압 발생장치가 필요하게 되는 것이다.That is, in order to turn on the NMOS, which is mainly used for memory cells, a voltage higher than the threshold voltage (Vt) than the source voltage must be applied to the gate. Therefore, in order to read or write the complete level voltage VDD from the cell or bit line, a boosted voltage of VDD + Vt or more must be applied to the gate of the NMOS. Therefore, in order to drive the word line of the DRAM device, an internal voltage generator for generating the boosted voltage VPP is required.

상기 내부전압 발생장치는 반도체 소자에서 외부 전압(VDD)보다 높은 전압을 요구하는 칩(chip)내의 회로에 일정한 내부전압을 공급해주는 장치이다. 이러한 내부전압 발생장치는 내부전압(VPP) 발생 여부를 검출하는 내부전압 검출기와, 전하 펌핑을 주기적으로 하기 위한 펄스를 발생시키는 오실레이터와, 내부전압의 전하를 펌핑해 주는 펌프회로와, 상기 오실레이터에서 나오는 출력 펄스에 의해 상기 펌핑 회로를 제어하는 펌프 제어 회로로 구성된다.The internal voltage generator is a device that supplies a constant internal voltage to a circuit in a chip that requires a voltage higher than an external voltage VDD in a semiconductor device. The internal voltage generator includes an internal voltage detector for detecting whether an internal voltage (VPP) is generated, an oscillator for generating pulses for periodically performing charge pumping, a pump circuit for pumping charge of an internal voltage, and the oscillator in the It consists of a pump control circuit which controls said pumping circuit by the output pulse which comes out.

이때, 통상적인 내부전압 검출기의 경우 상기 펌핑회로의 출력인 내부전 압(VPP)을 입력으로 받아 차동 증폭기등을 통해 내부전압의 발생 여부를 판단하고 오실레이터의 동작 여부를 결정하는 신호를 전달하는데, DRAM 고속화 경향에 따라 오실레이터에서 출력되는 발진 주기를 정확하게 제어하는 것이 중요해지고 있는바, 이를 위해 상기 입력되는 내부전압(VPP)의 레벨을 다양하게 조절할 수 있는 내부전압 검출기가 필요하다.In this case, a typical internal voltage detector receives an internal voltage (VPP), which is the output of the pumping circuit, as an input, determines whether an internal voltage is generated through a differential amplifier, and transmits a signal for determining whether the oscillator is operating. As the speed of DRAM speed increases, it is important to accurately control the oscillation period output from the oscillator. For this purpose, an internal voltage detector capable of variously adjusting the level of the input internal voltage VPP is required.

상술한 문제점을 해결하기 위해, 본원 발명은 테스트모드 신호를 이용하여 차동 증폭기로 입력되는 내부전압의 레벨을 다양하게 조절할 수 있는 전압 분배부를 포함하는 내부전압 검출기와 이를 이용한 내부전압 발생장치를 제공하는 것을 목적으로 한다.In order to solve the above problems, the present invention provides an internal voltage detector and an internal voltage generator using the same, including a voltage divider for variously adjusting the level of the internal voltage input to the differential amplifier using the test mode signal. For the purpose of

상술한 목적을 달성하기 위한 본원 발명의 내부전압 검출기는 내부전압을 분배하되, 테스트 모드 신호에 따라 상기 분배 전압의 레벨을 조절할 수 있는 전압 분배부와, 상기 전압 분배부의 출력 레벨과 기준전압을 비교하여 오실레이터의 동작 제어신호를 출력하는 비교부를 포함하는 것을 특징으로 한다.The internal voltage detector of the present invention for achieving the above object is to divide the internal voltage, the voltage divider for adjusting the level of the divided voltage according to the test mode signal, and compares the output level and the reference voltage of the voltage divider And a comparator for outputting an operation control signal of the oscillator.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명이 적용되는 내부전압 발생장치(100)의 구성을 도시한 블록도이다.1 is a block diagram showing a configuration of an internal voltage generator 100 to which the present invention is applied.

상기 내부전압 발생장치(100)는 내부전압 검출기(110), 오실레이터(120), 펌프제어회로(130), 펌프회로(140)를 포함한다.The internal voltage generator 100 includes an internal voltage detector 110, an oscillator 120, a pump control circuit 130, and a pump circuit 140.

상기 내부전압 검출기(110)는 펌프회로(140)의 출력인 내부전압(VPP)의 전위 레벨을 검출하는 장치로서, 내부전압이 일정 수준 이하로 떨어지는 경우 이를 감지하여 오실레이터(120)를 활성화시키는 신호(Enable)를 발생시킨다.The internal voltage detector 110 detects a potential level of the internal voltage VPP, which is the output of the pump circuit 140, and detects when the internal voltage falls below a predetermined level to activate the oscillator 120. Raises (Enable).

상기 오실레이터(120)는 활성화 신호(Enable)에 의하여 발진을 시작한다. 오실레이타의 발진 주파수는 효율적으로 내부전압을 형성할 수 있도록 적절히 선택된다.The oscillator 120 starts oscillation by an enable signal (Enable). The oscillation frequency of the oscillator is appropriately selected so as to efficiently form an internal voltage.

펌프 제어 회로(130)는 상기 오실레이터(120)로부터 발진 신호를 수신하여 전하 펌핑 동작에 의하여 내부전압(VPP)을 출력하는 펌프 회로(140)에 소정의 제어 신호를 인가한다.The pump control circuit 130 receives a oscillation signal from the oscillator 120 and applies a predetermined control signal to the pump circuit 140 outputting the internal voltage VPP by the charge pumping operation.

펌프 회로(140)는 상기 펌프 제어 회로(130)로 부터 입력되는 클럭에 응답하여 펌핑 동작에 의하여 내부전압(VPP)을 생성하고, 그 일부는 상기 내부전압 검출기(110)로 피드백시킨다. The pump circuit 140 generates an internal voltage VPP by a pumping operation in response to a clock input from the pump control circuit 130, and a part of the pump circuit 140 feeds back the internal voltage detector 110.

도 2는 본 발명의 일 실시예에 따른 내부전압 검출기(110)의 구성을 도시한 회로도이다. 2 is a circuit diagram showing the configuration of an internal voltage detector 110 according to an embodiment of the present invention.

상기 내부전압 검출기(110)는 입력전압, 즉 펌프 회로(140)의 출력전압인 내부전압(VPP)을 저항비에 의해 일정레벨로 변환시켜 출력하는 전압분배부(200)와 전압분배부(200)의 출력신호를 수신하여 비교 출력하는 비교부(210)를 포함한다.The internal voltage detector 110 converts the input voltage, that is, the internal voltage VPP, which is the output voltage of the pump circuit 140, to a predetermined level by a resistance ratio and outputs the voltage divider 200 and the voltage divider 200. And a comparison unit 210 for receiving and outputting the output signal of the comparison.

바람직하게는 상기 비교부는 차동 증폭기(210)의 형태로 구성될수 있다.Preferably, the comparator may be configured in the form of a differential amplifier 210.

상기 차동 증폭기(210)는 기준 전압신호와 전압 분배부의 출력신호를 입력받아 비교하여 오실레이터의 동작 제어신호를 출력하는 구성요소로서, 전압분배부(200)의 출력신호(VPPref)와 기준전압(Vref)을 비교하는 전압 비교부(230) 및 비교된 전압을 외부 전압(VDD)레벨로 바꾸어 주는 버퍼부(220)로 구성된다.The differential amplifier 210 is a component that outputs an operation control signal of the oscillator by comparing a reference voltage signal and an output signal of the voltage divider, and outputs the output signal VPPref and the reference voltage Vref of the voltage divider 200. ), And a voltage comparator 230 for comparing the voltages and the buffers 220 for converting the compared voltage to an external voltage VDD level.

상기 전압 비교부(230)는 전압분배부(200)의 출력신호(VPPref)를 게이트로 입력받는 NMOS 트랜지스터(232)와 기준전압(Vref)을 게이트로 입력받는 NMOS트랜지스터(234)를 포함하며, 상기 NMOS 트랜지스터(232, 234)의 소스가 접속된 노드(N1)와 접지전원(VSS) 사이에 인에이블 신호(Vact)를 게이트로 입력받는 NMOS트랜지스터(236)를 포함한다.The voltage comparator 230 includes an NMOS transistor 232 that receives the output signal VPPref of the voltage divider 200 as a gate and an NMOS transistor 234 that receives the reference voltage Vref as a gate. The NMOS transistor 236 receives an enable signal Vact as a gate between the node N1 to which the sources of the NMOS transistors 232 and 234 are connected, and the ground power source VSS.

상기 버퍼부는(220)는 외부 전압(VDD)과 노드(N2)사이에 접속되며 게이트가 노드(N3)에 공통으로 접속된 커런트 미러형 PMOS트랜지스터(222, 224)를 포함하며, 노드(N2)의 전압레벨을 반전시켜 출력하는 인버터(226)를 포함한다. The buffer unit 220 includes current mirror type PMOS transistors 222 and 224 connected between an external voltage VDD and a node N2 and whose gate is commonly connected to the node N3, and the node N2. Inverter 226 for inverting and outputting the voltage level of the.

상기 차동 증폭기(210)의 동작을 살펴보면, 상기 노드(N2,N3)의 전압신호는 상기 NMOS트랜지스터(232, 234)의 게이트에 공급되는 전압 신호(VPPref, Vref)의 대소에 따라 서로 상반된 크기를 갖게 된다. 전압 분배부(200)의 출력신호(VPPref)가 기준전압(Vref)보다 큰 경우, NMOS트랜지스터(232)가 턴온되어 접지전압(VSS)이 노드(N2)에 인가되고, 인버터(226)를 통해 하이 레벨 신호가 출력되며, 이는 상기 오실레이터(120)로 전달되어 발진 동작을 중단시킨다. 이로 인해, 펌프 제어회로(130), 펌프회로(140)의 동작이 중단되어 펌프회로(140)의 출력전압(VPP)의 레벨이 낮아진다.Looking at the operation of the differential amplifier 210, the voltage signal of the nodes (N2, N3) is the magnitude of the mutually opposite magnitude depending on the magnitude of the voltage signal (VPPref, Vref) supplied to the gate of the NMOS transistors (232, 234) Will have When the output signal VPPref of the voltage divider 200 is greater than the reference voltage Vref, the NMOS transistor 232 is turned on to apply the ground voltage VSS to the node N2, and through the inverter 226. A high level signal is output, which is transmitted to the oscillator 120 to stop the oscillation operation. As a result, the operation of the pump control circuit 130 and the pump circuit 140 is stopped, and the level of the output voltage VPP of the pump circuit 140 is lowered.

반대로, 상기 출력신호(VPPref)가 기준전압(Vref)보다 작은 경우, NMOS트랜지스터(234)가 턴온되어 접지전압(VSS)이 노드(N3)에 인가되고, 이로 인해 PMOS트랜지스터(222, 224)가 턴온되어 노드(N2)에 전원전압(VDD)이 인가되며, 인버터(226)를 통해 로우레벨 신호가 출력되며, 이는 상기 오실레이터(120)로 전달되어 발진 동작을 활성화시킨다. 이로 인해, 펌프 제어회로(130), 펌프회로(140)의 동작이 활성화되어 펌프회로(140)의 출력전압(VPP)의 레벨이 높아진다.On the contrary, when the output signal VPPref is smaller than the reference voltage Vref, the NMOS transistor 234 is turned on so that the ground voltage VSS is applied to the node N3, which causes the PMOS transistors 222 and 224 to be turned on. When turned on, a power supply voltage VDD is applied to the node N2, and a low level signal is output through the inverter 226, which is transmitted to the oscillator 120 to activate the oscillation operation. As a result, the operations of the pump control circuit 130 and the pump circuit 140 are activated to increase the level of the output voltage VPP of the pump circuit 140.

정리하면, 상기 차동증폭기(210)는 상기 전압분배부(200)의 출력신호가 기준전압 신호보다 크면 상기 오실레이터(120)의 동작을 중단하는 신호를 출력하며, 상기 전압분배부(200)의 출력신호가 기준전압 신호보다 작으면 상기 오실레이터(120)의 동작을 활성화하는 신호를 출력한다. In summary, the differential amplifier 210 outputs a signal for stopping the operation of the oscillator 120 when the output signal of the voltage divider 200 is greater than a reference voltage signal, and outputs the voltage divider 200. If the signal is smaller than the reference voltage signal, a signal for activating the operation of the oscillator 120 is output.

한편, 상기 전압분배부는(200)는 내부전압 입력단자(VPP)와 접지 전압 단자(VSS)사이에 직렬 접속된 복수 개의 저항(R1, R2, R3, R4)과 상기 저항들 사이에 접속된 출력단과 상기 복수 개의 저항 중 특정 저항과 병렬 접속되고 특정 신호에 응답하여 해당 저항을 단락시키는 제1 및 제2 트랜지스터(202, 204)를 포함한다. 상기 특정신호로는 서로 상반된 논리레벨을 갖는 제1 및 제2 테스트 모드 신호를 입력한다.The voltage divider 200 includes a plurality of resistors R1, R2, R3, and R4 connected in series between an internal voltage input terminal VPP and a ground voltage terminal VSS, and an output terminal connected between the resistors. And first and second transistors 202 and 204 connected in parallel with a specific resistor of the plurality of resistors and shorting the corresponding resistor in response to a specific signal. As the specific signal, first and second test mode signals having opposite logic levels are input.

상기 제1 트랜지스터(202)는 상기 내부전압 입력 단자와 상기 출력단 사이에 접속된 특정 저항과 병렬접속되고, 상기 제2 트랜지스터(204)는 상기 접지 전압 단자와 상기 출력단 사이에 접속된 특정 저항과 병렬접속된다.The first transistor 202 is connected in parallel with a specific resistor connected between the internal voltage input terminal and the output terminal, and the second transistor 204 is connected in parallel with a specific resistor connected between the ground voltage terminal and the output terminal. Connected.

상기 각 저항(R1, R2, R3, R4)은 상기 제1 및 제2 트랜지스터(202, 204)가 모두 턴오프되어 있는 경우, 상기 내부전압 입력단자(VPP)의 전압이 특정 레벨에 도달했을 때 차동 증폭기(210)로 입력되는 전압분배부(200)의 출력신호(VPPref)와 기준전압(Vref)이 동일한 전압을 갖도록 각 저항값이 설정된다. Each of the resistors R1, R2, R3, and R4 has a voltage level of the internal voltage input terminal VPP when the first and second transistors 202 and 204 are turned off. Each resistance value is set such that the output signal VPPref and the reference voltage Vref of the voltage divider 200 input to the differential amplifier 210 have the same voltage.

한편, 상기 기준전압(Vref)은 전원전압(VDD)의 변화와 무관하게 거의 일정한 전압 레벨을 가지며, 상기 출력신호(VPPref)와 같은 값을 갖도록 설정된다.Meanwhile, the reference voltage Vref has a substantially constant voltage level regardless of the change in the power supply voltage VDD and is set to have the same value as the output signal VPPref.

이때, 상기 출력신호(VPPref)의 전압 값은 전압분배법칙에 따라 다음 수학식 1과 같다.At this time, the voltage value of the output signal (VPPref) is as shown in Equation 1 according to the voltage division law.

먼저, 하이레벨의 전압신호(VPP_down)가 인가되어 제1 트랜지스터(202)가 턴온된다면, 제1 트랜지스터(202)와 병렬접속되었던 저항(R2)이 단락되어 출력신 호(VPPref) 값이 상기 수학식 1의 경우에 비해 커지게 된다.First, when the high level voltage signal VPP_down is applied and the first transistor 202 is turned on, the resistor R2, which is connected in parallel with the first transistor 202, is short-circuited to output the output signal VPPref. It becomes larger than in the case of Equation 1.

이는 입력전압(VPP)이 특정 레벨에 도달하기 전에 전압분배부(200)의 출력신호(VPPref)와 기준전압(Vref)이 동일한 전압을 갖게 됨을 의미하며, 입력전압(VPP)이 특정 레벨에 도달한 후에는 전압분배부(200)의 출력신호(VPPref)가 기준전압(Vref)보다 커진다는 것을 의미한다.This means that the output signal VPPref and the reference voltage Vref of the voltage distribution unit 200 have the same voltage before the input voltage VPP reaches a specific level, and the input voltage VPP reaches a specific level. After that, it means that the output signal VPPref of the voltage divider 200 becomes larger than the reference voltage Vref.

따라서, 입력전압(VPP)이 특정 레벨에 도달하게 되면 앞서 설명한 상기 차동 증폭기(210)의 동작에 따라, NMOS트랜지스터(232)가 턴온되어 접지전압(VSS)이 노드(N2)에 인가되고, 인버터(226)를 통해 하이 레벨 신호가 전달된다. Therefore, when the input voltage VPP reaches a specific level, according to the operation of the differential amplifier 210 described above, the NMOS transistor 232 is turned on, and the ground voltage VSS is applied to the node N2, and the inverter The high level signal is passed through 226.

반대로, 하이레벨의 전압신호(VPP_up)가 인가되어 제2 트랜지스터(204)가 턴온된다면, 제2 트랜지스터(204)와 병렬접속되었던 저항(R4)이 단락되어 출력신호(VPPref) 값이 상기 수학식 1의 경우에 비해 작아지게 된다.On the contrary, if the high level voltage signal VPP_up is applied and the second transistor 204 is turned on, the resistor R4, which has been connected in parallel with the second transistor 204, is short-circuited to output the output signal VPPref. It becomes smaller than the case of 1.

이는 입력전압(VPP)이 특정 레벨에 도달한 경우에도 전압분배부(200)의 출력신호(VPPref)가 기준전압(Vref)보다 작은 전압을 갖게 됨을 의미하며, 입력전압(VPP)이 더 상승하여야 출력신호(VPPref)가 기준전압(Vref)과 같은 값을 가지게 됨을 의미한다.This means that even when the input voltage VPP reaches a certain level, the output signal VPPref of the voltage divider 200 has a voltage smaller than the reference voltage Vref, and the input voltage VPP must be further increased. This means that the output signal VPPref has the same value as the reference voltage Vref.

따라서, 입력전압(VPP)이 특정 레벨에 도달하게 되면 앞서 설명한 상기 차동 증폭기(210)의 동작에 따라, NMOS트랜지스터(234)가 턴온되어 접지전압(VSS)이 노드(N3)에 인가되고, 이로 인해 PMOS트랜지스터(222, 224)가 턴온되어 노드(N2)에 전원전압(VDD)이 인가되며, 인버터(226)를 통해 로우레벨 신호가 전달된다.Therefore, when the input voltage VPP reaches a certain level, according to the operation of the differential amplifier 210 described above, the NMOS transistor 234 is turned on to apply the ground voltage VSS to the node N3. As a result, the PMOS transistors 222 and 224 are turned on to apply the power supply voltage VDD to the node N2, and a low level signal is transmitted through the inverter 226.

정리하면, 상기 전압 분배부(200)는 상기 제1 테스트 모드 신호에 응답하여 상기 제1 트랜지스터(202)의 턴온시에 해당 트랜지스터의 턴온전 보다 큰 출력전압을 출력하며, 상기 제2 테스트 모드 신호에 응답하여 상기 제2 트랜지스터(204)의 턴온시에 해당 트랜지스터의 턴온전 보다 작은 출력전압을 출력하는 것을 특징으로 한다. 그 결과, 상기 차동 증폭기(210)는 상기 제1 트랜지스터(202)의 턴온시에 상기 오실레이터(120)의 동작을 중단하는 신호를 출력하게 되며, 상기 제2 트랜지스터(204)의 턴온시에 상기 오실레이터(120)의 동작을 활성화하는 신호를 출력하게 된다.In summary, the voltage divider 200 outputs an output voltage greater than that of the corresponding transistor when the first transistor 202 is turned on in response to the first test mode signal, and outputs the second test mode signal. In response thereto, when the second transistor 204 is turned on, an output voltage smaller than that of the transistor is output. As a result, the differential amplifier 210 outputs a signal for stopping the operation of the oscillator 120 when the first transistor 202 is turned on, and the oscillator when the second transistor 204 is turned on. A signal for activating the operation 120 is output.

이와 같이 상기 제1 및 제2 트랜지스터(202, 204)에 인가되는 신호를 조절하여 펌프회로(140)의 출력전압(VPP)의 레벨을 높게 하거나 낮게 할 수 있다. As such, the signals applied to the first and second transistors 202 and 204 may be adjusted to increase or decrease the level of the output voltage VPP of the pump circuit 140.

상기와 같은 본원 발명의 구성에 따라, 내부전압 검출기에 포함된 차동증폭기로 입력되는 전압의 레벨을 변화시켜 내부전압 발생 장치의 출력전압의 레벨을 쉽게 제어할 수 있다. According to the configuration of the present invention as described above, it is possible to easily control the level of the output voltage of the internal voltage generator by changing the level of the voltage input to the differential amplifier included in the internal voltage detector.

Claims

A voltage divider for distributing an internal voltage and adjusting a level of the divided voltage according to a test mode signal;

And a comparator for comparing an output level of the voltage divider and a reference voltage to output an operation control signal of the oscillator.

The logic of claim 1, wherein the voltage divider is connected in parallel with a plurality of resistors connected in series between an internal voltage input terminal and a ground voltage terminal, an output terminal connected between the resistors, and a specific resistor among the plurality of resistors, and the logics opposite to each other. And first and second transistors for shorting corresponding resistors in response to the first and second test mode signals having a level.

3. The transistor of claim 2, wherein the first transistor is connected in parallel with a specific resistor connected between the internal voltage input terminal and the output terminal, and the second transistor is in parallel with a specific resistor connected between the ground voltage terminal and the output terminal. Connected to the internal voltage detector.

The internal voltage detector of claim 2, wherein the voltage divider outputs the same output voltage as the reference voltage signal when the first and second transistors are turned off.

3. The internal voltage detector of claim 2, wherein the voltage divider outputs a larger output voltage than before the corresponding transistor is turned on in response to the first test mode signal. 4. .

3. The internal voltage detector of claim 2, wherein the voltage divider outputs an output voltage smaller than before turn-on of the transistor in response to the second test mode signal. 4.

3. The internal voltage detector of claim 2, wherein the comparator comprises a differential amplifier configured to receive a reference voltage signal and an output signal of an output terminal of the voltage divider, and to output an operation control signal of the oscillator. 4.

The internal voltage detector of claim 2, wherein the comparator outputs a signal to stop the operation of the oscillator when the first transistor is turned on in response to the first test mode signal.

The internal voltage detector of claim 2, wherein the comparator outputs a signal for activating the operation of the oscillator when the second transistor is turned on in response to the second test mode signal.

The internal voltage detector of claim 1, wherein the comparator outputs a signal to stop the operation of the oscillator when the output signal of the voltage divider is greater than a reference voltage signal.

The internal voltage detector of claim 1, wherein the comparator outputs a signal for activating an operation of the oscillator when an output signal of the voltage divider is smaller than a reference voltage signal.

A pump circuit for generating an internal voltage by pumping a power supply voltage in response to an input clock;

A voltage divider for distributing the internal voltage in response to a test mode signal;

And a comparing unit comparing the voltage divided by the voltage dividing unit with a reference voltage and changing a period of the clock according to an output thereof.

The method of claim 12,

The voltage divider may include first distribution resistors connected in series between an internal voltage input terminal and a first node;

Second distribution resistors connected in series between the first node and ground;

A first switching element connected in parallel to one of the first distribution resistors and turned on in response to a first test mode signal;

A second switching element connected in parallel to one of the second distribution resistors and turned on in response to a second test mode signal having a level opposite to the first test mode signal;

Internal voltage generator comprising a.

13. The internal voltage generator of claim 12, wherein each of the first and second switching elements comprises a transistor.