[go: up one dir, main page]

KR100941631B1 - High Voltage Control Circuit of Semiconductor Device - Google Patents

High Voltage Control Circuit of Semiconductor Device Download PDF

Info

Publication number
KR100941631B1
KR100941631B1 KR1020080075599A KR20080075599A KR100941631B1 KR 100941631 B1 KR100941631 B1 KR 100941631B1 KR 1020080075599 A KR1020080075599 A KR 1020080075599A KR 20080075599 A KR20080075599 A KR 20080075599A KR 100941631 B1 KR100941631 B1 KR 100941631B1
Authority
KR
South Korea
Prior art keywords
power supply
voltage
supply voltage
external power
high voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020080075599A
Other languages
Korean (ko)
Other versions
KR20100013873A (en
Inventor
구기봉
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020080075599A priority Critical patent/KR100941631B1/en
Publication of KR20100013873A publication Critical patent/KR20100013873A/en
Application granted granted Critical
Publication of KR100941631B1 publication Critical patent/KR100941631B1/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C5/00Details of stores covered by group G11C11/00
    • G11C5/14Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C5/00Details of stores covered by group G11C11/00
    • G11C5/14Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/143Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05FSYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10Regulating voltage or current 
    • G05F1/46Regulating voltage or current  wherein the variable actually regulated by the final control device is DC
    • G05F1/56Regulating voltage or current  wherein the variable actually regulated by the final control device is DC using semiconductor devices in series with the load as final control devices
    • G05F1/575Regulating voltage or current  wherein the variable actually regulated by the final control device is DC using semiconductor devices in series with the load as final control devices characterised by the feedback circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dram (AREA)

Abstract

본 발명은 반도체장치의 고전압제어회로에 관한 것이다. 본 발명에 따른 고전압 제어회로는, 제 1 외부 전원전압과, 상기 제 1 외부전원전압보다 상대적으로 높은 레벨의 제 2 외부전원전압을 입력하고, 상기 제 1,2 전원이 안정화되었을 때, 동작신호를 발생하는 파워업신호 발생수단; 고전압을 감지하고, 펌핑동작 제어를 위한 검출신호를 발생하는 고전압 검출수단; 상기 고전압 검출수단의 검출신호가 인에이블상태일 때, 고전압 펌핑주기를 발생하는 오실레이터; 상기 제 2 외부전원전압을 전원전압으로 하고, 상기 오실레이터의 펌핑주기에 동기시켜서 고전압 펌핑을 제어하는 고전압 펌핑수단을 포함하는 것을 특징으로 한다. 따라서 본 발명은 반도체 메모리장치에 이용되는 제1 외부전원전압보다 상대적으로 높은 제 2 외부 전원전압을 고전압 펌핑회로에 이용한다. 따라서 본 발명은 펌핑전압의 목표 레벨을 생성시에 전류소모량이 매우 커지는 문제점과, 큰 용량의 소자를 필요로 하는 문제점을 해소하고, 펌핑전압의 효율적 생성을 도모한다.The present invention relates to a high voltage control circuit of a semiconductor device. The high voltage control circuit according to the present invention inputs a first external power supply voltage and a second external power supply voltage having a level higher than that of the first external power supply voltage, and when the first and second power supplies are stabilized, an operation signal. Power-up signal generating means for generating a; High voltage detecting means for detecting a high voltage and generating a detection signal for controlling a pumping operation; An oscillator for generating a high voltage pumping period when the detection signal of the high voltage detecting means is in an enabled state; And a high voltage pumping means for setting the second external power supply voltage to a power supply voltage and controlling high voltage pumping in synchronization with a pumping period of the oscillator. Accordingly, the present invention uses the second external power supply voltage, which is relatively higher than the first external power supply voltage used in the semiconductor memory device, in the high voltage pumping circuit. Therefore, the present invention solves the problem of a large current consumption when generating a target level of the pumping voltage, a problem of requiring a large capacity element, and facilitates the efficient generation of the pumping voltage.

반도체장치, 고전압, 외부 전원전압, Semiconductor device, high voltage, external power supply voltage,

Description

반도체장치의 고전압제어회로{HIGH VOLTAGE CONTROL CIRCUIT OF SEMICONDECTOR MEMORY DEVICE}HIGH VOLTAGE CONTROL CIRCUIT OF SEMICONDECTOR MEMORY DEVICE

본 발명은 반도체장치의 고전압제어회로에 관한 것이다.The present invention relates to a high voltage control circuit of a semiconductor device.

일반적으로 디램은 하나의 트랜지스터와 하나의 캐패시터로 구성된 메모리셀에 데이터를 기입하거나 또는 독출할 수 있는 메모리소자이다. 상기 메모리셀의 워드라인을 구동하기 위해서는 고전압(VPP)을 필요로 한다. 이러한 고전압은 셀 트랜지스터를 구성하는 MOS 트랜지스터의 전원전압(VDD)과 문턱전압(Vth)을 고려하여 고전압 제어회로에서 발생한다. 고전압 제어회로는, 발진회로 및 차지펌핑회로 등을 구비하며, 상기 발진회로는 인에이블신호에 따라 동작하여 일정주기를 갖는 발진신호를 발생하고, 상기 차지펌핑회로는 상기 발진신호에 따라 외부전압인 전원전압(VDD)을 펌핑하여 일정레벨 이상 크기를 갖는 고전압을 발생한다.In general, a DRAM is a memory device capable of writing or reading data in a memory cell including one transistor and one capacitor. The high voltage VPP is required to drive the word line of the memory cell. The high voltage is generated in the high voltage control circuit in consideration of the power supply voltage VDD and the threshold voltage Vth of the MOS transistors constituting the cell transistor. The high voltage control circuit includes an oscillation circuit and a charge pumping circuit, and the oscillation circuit operates according to an enable signal to generate an oscillation signal having a predetermined period, and the charge pumping circuit has an external voltage according to the oscillation signal. The power supply voltage VDD is pumped to generate a high voltage having a predetermined level or more.

1.8볼트 정도의 낮은 전원전압(VDD)을 갖는 메모리소자에서는 고전압은 대략 3볼트 내지 4볼트의 전위를 갖는다. 고전압은 전원전압보다 높은 전압으로서, 전 원전압을 펌핑회로를 이용하여 펌핑시켜 만들어 주었다. In a memory device having a low power supply voltage VDD of about 1.8 volts, the high voltage has a potential of about 3 to 4 volts. The high voltage is higher than the power supply voltage, which is made by pumping the power voltage using a pumping circuit.

그러나 최근 반도체 메모리장치에서 사용되는 외부 전원전압의 레벨이 점점 낮아지고 있는 추세이다. 따라서 반도체장치에 사용하는 외부 전원전압의 레벨이 떨어질수록 VPP에 공급되는 외부 공급전압 레벨도 떨어지게 되고, 이 경우 심각한 펌핑 효율(PUMPING EFFICIENCY)의 문제를 발생시킨다. However, in recent years, the level of external power supply voltages used in semiconductor memory devices has been gradually decreasing. Therefore, as the level of the external power supply voltage used in the semiconductor device decreases, the level of the external supply voltage supplied to the VPP also decreases, which causes a serious problem of pumping efficiency (PUMPING EFFICIENCY).

상기 펌핑 효율은, VPP 펌핑부에서 원하는 VPP 레벨을 생성하기 위해 만들어내는 VPP 전류와 이를 위해 사용하는 전류의 비를 의미한다. 상기 펌핑 효율이 낮을수록 원하는 VPP 전류를 생성하기 위해서는 많은 전류를 소모해야만 하고, 이를 위해서는 용량이 큰 소자를 필요로 한다. The pumping efficiency refers to a ratio of a VPP current generated by the VPP pumping unit to generate a desired VPP level and a current used for the same. The lower the pumping efficiency, the more current must be consumed in order to generate the desired VPP current, which requires a device with a large capacity.

도 1은 종래 VPP 전압을 발생하는 고전압 제어회로의 문제점을 보여주고 있다. 즉, 외부 전원전압(VDD)이 1.0볼트에서 VPP 목표전압인 3.0볼트를 만족시키기어려운 것을 확인할 수 있다. 따라서 외부 전원전압 1.0볼트의 크기로 3.0볼트 이상의 VPP 전압 레벨을 생성하기 위해서는 전류소모량이 매우 커지는 문제점과, 큰 용량의 소자를 필요로 하는 문제점이 있다.1 illustrates a problem of a high voltage control circuit that generates a conventional VPP voltage. That is, it can be confirmed that it is difficult to satisfy the VPP target voltage of 3.0 volts at 1.0 volt of the external power supply voltage VDD. Therefore, in order to generate a VPP voltage level of 3.0 volts or more with an external power supply voltage of 1.0 volts, there is a problem in that the current consumption is very large and a large capacity device is required.

따라서 본 발명은 상기 문제점을 해결하기 위한 것으로, 일반적인 외부 전원전압보다 상대적으로 높은 레벨을 갖는 외부 전원전압을 이용하여 워드라인에 공급되는 고전압을 생성하도록 제어할 수 있는 반도체장치의 고전압제어회로를 제공하는 것을 목적으로 한다.Accordingly, the present invention is to solve the above problems, and provides a high voltage control circuit of a semiconductor device that can be controlled to generate a high voltage supplied to a word line using an external power supply voltage having a level higher than a general external power supply voltage. It aims to do it.

상기 목적을 달성하기 위한 본 발명에 따른 고전압 제어회로는, 반도체장치에 이용되는 제 1 외부 전원전압보다 상대적으로 높은 레벨의 제 2 외부전원전압을 이용하여 고전압을 펌핑시키는 펌핑회로를 포함하는 것을 특징으로 한다.The high voltage control circuit according to the present invention for achieving the above object comprises a pumping circuit for pumping a high voltage using a second external power supply voltage of a level relatively higher than the first external power supply voltage used in the semiconductor device. It is done.

본 발명의 다른 실시예에 따른 고전압 제어회로는, 제 1 외부 전원전압과, 상기 제 1 외부전원전압보다 상대적으로 높은 레벨의 제 2 외부전원전압을 입력하고, 상기 제 1,2 전원이 안정화되었을 때, 동작신호를 발생하는 파워업신호 발생수단; 고전압을 감지하고, 펌핑동작 제어를 위한 검출신호를 발생하는 고전압 검출수단; 상기 고전압 검출수단의 검출신호가 인에이블상태일 때, 고전압 펌핑주기를 발생하는 오실레이터; 상기 제 2 외부전원전압을 전원전압으로 하고, 상기 오실레이터의 펌핑주기에 동기시켜서 고전압 펌핑을 제어하는 고전압 펌핑수단을 포함하는 것을 특징으로 한다.The high voltage control circuit according to another embodiment of the present invention inputs a first external power supply voltage and a second external power supply voltage having a level higher than that of the first external power supply voltage and stabilizes the first and second power supplies. Power up signal generating means for generating an operation signal; High voltage detecting means for detecting a high voltage and generating a detection signal for controlling a pumping operation; An oscillator for generating a high voltage pumping period when the detection signal of the high voltage detecting means is in an enabled state; And a high voltage pumping means for setting the second external power supply voltage to a power supply voltage and controlling high voltage pumping in synchronization with a pumping period of the oscillator.

본 발명은 반도체 메모리장치에 이용되는 제1 외부전원전압보다 상대적으로 높은 제 2 외부 전원전압을 고전압 펌핑회로에 이용한다. 따라서 본 발명은 펌핑전압의 목표 레벨을 생성시에 전류소모량이 매우 커지는 문제점과, 큰 용량의 소자를 필요로 하는 문제점을 해소하고, 펌핑전압의 효율적 생성을 도모한다.The present invention uses a second external power supply voltage, which is relatively higher than the first external power supply voltage used in the semiconductor memory device, in the high voltage pumping circuit. Therefore, the present invention solves the problem of a large current consumption when generating a target level of the pumping voltage, a problem of requiring a large capacity element, and facilitates the efficient generation of the pumping voltage.

이하 첨부한 도면을 참조하여 본 발명에 따른 반도체장치의 고전압제어회로에 대해서 자세하게 살펴보기로 한다.Hereinafter, a high voltage control circuit of a semiconductor device according to the present invention will be described in detail with reference to the accompanying drawings.

본 발명의 고전압제어회로에서는, 반도체장치에서 일반적으로 이용되어지는 외부 전원전압(VDD : 이하 제 1 외부 전원전압 이라고 함)과, 반도체장치의 이 외의 시스템에서 사용되어지고 상기 외부 전원전압(VDD) 보다 상대적으로 높은 외부 전원전압(VDDP : 이하 제 2 외부 전원전압 이라고 함)를 선택적으로 이용한다. 특히, 상기 제 2 외부 전원전압(VDDP)은, VPP 전압을 생성하는 VPP 펌핑부에만 이용하고, 그 외 회로 구성들(VPP 검출부, 오실레이터) 등에는 제 1 외부 전원전압(VDD)을 이용하도록 구성하는 것이 바람직하다. In the high voltage control circuit of the present invention, an external power supply voltage (VDD: hereinafter referred to as a first external power supply voltage) generally used in semiconductor devices and an external power supply voltage (VDD) used in systems other than the semiconductor device. A relatively higher external power supply voltage (VDDP: hereinafter referred to as a second external power supply voltage) is selectively used. In particular, the second external power supply voltage VDDP is used only for the VPP pumping unit that generates the VPP voltage, and the first external power supply voltage VDD is used for the other circuit configurations (VPP detection unit and oscillator). It is desirable to.

도 2는 본 발명의 실시예에 따른 반도체장치의 고전압제어회로도를 도시하고 있다. 그리고 도 3은 도 2에 도시되고 있는 파워 업부(10)의 상세 구성도를 도시하고 있다.2 shows a high voltage control circuit diagram of a semiconductor device according to an embodiment of the present invention. 3 shows a detailed configuration diagram of the power up unit 10 shown in FIG. 2.

본 발명에 따른 반도체장치의 고전압제어회로는, 제 1,2 외부 전원전압 그리고 반도체장치에서 생성되어지는 내부전원 등을 입력하고, 모두 안정화상태에 이르렀을 때, 정상적인 동작을 가능케하는 파워업신호(PWRUP)를 발생하는 파워 업부(10)를 포함한다.In the high voltage control circuit of the semiconductor device according to the present invention, a power-up signal for inputting the first and second external power supply voltages and the internal power generated by the semiconductor device and the like, when the stabilized state is reached, And a power up unit 10 for generating PWRUP.

상기 파워업부(10)는 도 3에 도시하고 있는 바와 같이, 제 1 외부 전원전압(VDD)을 입력하고, 레벨을 검출하는 VDD 검출기(11), 제 2 외부 전원전압(VDDP)을 입력하고 레벨을 검출하는 VDDP 검출기(12), 내부 전원을 입력하고 레벨을 검출하는 내부전원 검출기(13)를 포함한다. 그리고 상기 검출기(11,12,13) 등에서 검출된 레벨이 일정레벨에 도달했을 때, 정상동작을 가능케하도록 인에이블/디스에이블 파워업신호를 발생하는 파워 업 신호 발생기(14)를 포함한다.As shown in FIG. 3, the power-up unit 10 inputs a first external power supply voltage VDD, a VDD detector 11 that detects a level, and a second external power supply voltage VDDP. It includes a VDDP detector 12 for detecting the internal power supply detector 13 for inputting the internal power supply and detecting the level. And a power up signal generator 14 for generating an enable / disable power up signal to enable normal operation when the level detected by the detectors 11, 12, 13, etc. reaches a predetermined level.

그리고 본 발명은 상기 파워 업부(10)의 파워업신호가 인에이블상태(로우로직)일 때, VPP 전압 발생을 위해 이용되는 기준전압(VREFP)을 발생하는 기준전압발생기(20)를 포함한다. 상기 기준전압발생기(20)에서 기준전압 발생동작을 위해 이용되어지는 외부 전원전압은 제 1 외부 전원전압 즉, 반도체장치에서 일반적으로 이용되어지는 외부 전원전압을 이용하는 것이 바람직하다.The present invention includes a reference voltage generator 20 for generating a reference voltage VREFP used for generating the VPP voltage when the power-up signal of the power-up unit 10 is enabled (low logic). The external power supply voltage used for the reference voltage generation operation in the reference voltage generator 20 preferably uses a first external power supply voltage, that is, an external power supply voltage generally used in a semiconductor device.

또한 본 발명은 상기 기준전압발생기(20)에서 발생된 기준전압과 피드백되는 VPP 전압을 비교하고, VPP 전압이 기준전압보다 낮을 때, VPP 펌핑동작이 이루어질 수 있도록 검출신호를 발생하는 VPP 검출기(30)를 포함한다. 반대로 피드백전압이 기준전압보다 높을 때는 VPP 펌핑동작이 정지될 수 있도록 검출신호를 픽스(FIX)시킨다. 상기 VPP 검출기(30)에서 동작을 위해 이용되어지는 외부 전원전압은 제 1 외부 전원전압 즉, 반도체장치에서 일반적으로 이용되어지는 외부 전원전압을 이용하는 것이 바람직하다.In addition, the present invention compares the VPP voltage fed back with the reference voltage generated in the reference voltage generator 20, and when the VPP voltage is lower than the reference voltage, VPP detector 30 for generating a detection signal so that the VPP pumping operation can be performed ). On the contrary, when the feedback voltage is higher than the reference voltage, the detection signal is fixed to fix the VPP pumping operation. The external power supply voltage used for operation in the VPP detector 30 preferably uses a first external power supply voltage, that is, an external power supply voltage generally used in a semiconductor device.

또한 본 발명은 상기 VPP 검출기(30)에서 VPP 펌핑동작 인에이블신호 발생시, VPP 펌핑동작에 이용될 오실레이터 출력(OSC)을 토글링시키는 오실레이터(40)를 포함한다. 상기 오실레이터의 동작을 위해 이용되어지는 외부 전원전압도 제 1 외부 전원전압 즉, 반도체장치에서 일반적으로 이용되어지는 외부 전원전압을 이용하는 것이 바람직하다. The present invention also includes an oscillator 40 to toggle the oscillator output (OSC) to be used for the VPP pumping operation when the VPP pumping operation enable signal is generated in the VPP detector 30. The external power supply voltage used for the operation of the oscillator may also use a first external power supply voltage, that is, an external power supply voltage generally used in a semiconductor device.

그리고 본 발명은 상기 오실레이터(40)의 오실레이터 출력에 따라서 VPP 전압이 목표레벨로 상승될 수 있도록 펌핑동작을 수행하는 VPP 펌핑부(50)를 포함한다. 상기 VPP 펌핑부(50)는, VPP 전압 발생시에 제 2 외부 전원전압을 이용한다. 즉, 반도체장치가 저전원모드로 진행되면서 제 1 외부 전원전압을 이용해서는 VPP 전압이 목표레벨까지 상승하기에 소요되는 시간이 너무 오래 걸리고, 전류소모량이 너무 크기 때문이다. 따라서 제 1 외부 전원전압을 일반적으로 이용하는 반도체장치에서, 상기 VPP 펌핑부(50)에서만은 제 1 외부 전원전압보다 상대적으로 높은 레벨의 제 2 외부 전원전압을 사용한다.In addition, the present invention includes a VPP pumping unit 50 which performs a pumping operation so that the VPP voltage can be raised to a target level according to the oscillator output of the oscillator 40. The VPP pumping unit 50 uses a second external power supply voltage when the VPP voltage is generated. That is, as the semiconductor device proceeds to the low power mode, it takes too long for the VPP voltage to reach the target level using the first external power voltage, and the current consumption is too large. Therefore, in the semiconductor device generally using the first external power supply voltage, only the VPP pumping unit 50 uses the second external power supply voltage having a level higher than the first external power supply voltage.

VPP 클램핑부(60)는, 생성된 VPP 전압을 클램핑시켜서 특정의 전압을 발생하는 구성으로, 통상적으로 비트라인의 이퀄라이즈 드라이버 구동전압으로 공급되어진다. 본 발명에서 상기 VPP 클램핑부의 동작제어도 상기 파워업부(10)에서 인에 이블신호 발생시에 이루어지도록 제어하는 것도 바람직하다. 그리고 상기 VPP 클램핑부는, 실질적으로 VPP 전압을 클램핑시켜서 VPPYCLP 전압을 발생하므로, 상기 외부 VDDP 전압을 이용하는 것이 바람직하다. 상기 VPPY 클램핑부에서 발생된 VPPYCLP 전압은 도시하지는 않고 있으나 이퀄라이즈 드라이버 구동전압으로 공급된다.The VPP clamping unit 60 is configured to generate a specific voltage by clamping the generated VPP voltage, and is typically supplied as an equalized driver driving voltage of a bit line. In the present invention, it is preferable to control the operation of the VPP clamping unit to be performed when the enable signal is generated in the power-up unit 10. In addition, since the VPP clamping unit substantially generates the VPPYCLP voltage by clamping the VPP voltage, it is preferable to use the external VDDP voltage. Although not shown, the VPPYCLP voltage generated by the VPPY clamping unit is supplied as an equalized driver driving voltage.

상기 구성으로 이루어진 본 발명에 따른 고전압 제어회로는 다음과 같이 동작한다.The high voltage control circuit according to the present invention having the above configuration operates as follows.

상기 파워업부(10)의 VDD 검출기(11)는 제 1 외부 전원전압(VDD)의 레벨을 검출하고, VDDP 검출기(12)는 제 2 외부 전원전압(VDDP)의 레벨을 검출하고, 내부전원 검출기(13)는 내부전원의 레벨을 검출한다. 상기 검출기들에 의해 검출된 레벨값은 파워업신호 발생기(14)에 제공된다. 상기 파워업신호 발생기(14)는, 상기 검출기(11,12,13) 등에서 검출된 레벨이 일정레벨에 도달을 확인하고, 모두 일정레벨에 도달했을 때, 정상동작을 가능케하도록 인에이블/디스에이블 파워업신호를 발생한다.The VDD detector 11 of the power-up unit 10 detects the level of the first external power supply voltage VDD, the VDDP detector 12 detects the level of the second external power supply voltage VDDP, and detects the internal power supply detector. 13 detects the level of the internal power supply. The level value detected by the detectors is provided to a power up signal generator 14. The power-up signal generator 14 enables / disables the level detected by the detectors 11, 12, 13, etc. to reach a certain level, and enables normal operation when all levels reach a certain level. Generate a power-up signal.

도 5는 상기 파워업신호 발생기(14)에서 발생되는 파워업신호의 타이밍도를 나타내고 있다. 도시하고 있는 바와 같이, 제 2 외부 전원전압(VPPext)의 레벨은 제 1 외부 전원전압(VDD) 보다 상대적으로 높다. 그러나 상기 제 2 외부 전원전압의 레벨이 상기 제 1 외부 전원전압 보다 항상 높은 것은 아니다. 일 예로 제 2 외부 전원전압이 제 1 외부 전원전압보다 늦게 입력이 되는 경우, 제 1 외부 전원 전압이 제 2 외부 전원전압보다 높은 구간이 나타날 수 있다. 5 shows a timing diagram of the power-up signal generated by the power-up signal generator 14. As shown, the level of the second external power supply voltage VPPext is relatively higher than the first external power supply voltage VDD. However, the level of the second external power supply voltage is not always higher than the first external power supply voltage. For example, when the second external power supply voltage is input later than the first external power supply voltage, a section in which the first external power supply voltage is higher than the second external power supply voltage may appear.

따라서 본 발명에서는 각각의 검출기(11,12)에서 제 1,2 외부 전원전압의 레벨을 검출하고, 제 2 외부 전원전압의 레벨이 일정한 레벨이 생성되지 않은 경우에서는 VPP 펌핑동작의 정상동작을 제한한다. 이때, 파워업신호 발생기(14)의 출력신호는 하이레벨로 디스에이블상태를 갖는다.Therefore, in the present invention, the respective detectors 11 and 12 detect the level of the first and second external power supply voltages, and limit the normal operation of the VPP pumping operation when the level of the second external power supply voltage is not generated. do. At this time, the output signal of the power-up signal generator 14 has a disabled state at a high level.

또는 상기 제 2 외부 전원전압의 레벨이 일정한 레벨이 생성되지 않은 경우, 제 2 외부 전원전압 레벨을 제 1 외부 전원전압 레벨(VDD), 또는 문턱전압 레벨(VDD-Vt)을 가지도록 하는 것도 가능하다.Alternatively, when the level of the second external power supply voltage is not generated, the second external power supply voltage level may have the first external power supply voltage level VDD or the threshold voltage level VDD-Vt. Do.

그리고 상기 각각의 검출기(11,12,13)에서 제 1,2 외부 전원전압 그리고 내부전원의 레벨을 검출하고, 각 전원의 레벨이 일정한 레벨을 생성한 경우에서는 VPP 펌핑동작의 정상동작을 제어한다. 이때, 파워업신호 발생기(14)의 출력신호는 로우레벨로 인에이블상태를 갖는다.The detectors 11, 12 and 13 detect the levels of the first and second external power voltages and the internal power, and control the normal operation of the VPP pumping operation when the level of each power source generates a constant level. . At this time, the output signal of the power-up signal generator 14 is enabled at a low level.

상기 파워업부(10)에서 로우레벨의 인에이블신호를 발생하면, 기준전압발생기(20)는 VPP 전압 발생에 이용될 기준전압을 생성한다. 상기 기준전압발생기(20)에서 발생된 기준전압은, VPP 검출기(30)에 입력된다. 상기 VPP 검출기(30)는, 기준전압과 피드백 VPP 전압을 비교하고, 피드백전압이 기준전압보다 낮을 때 하이레벨의 인에이블신호를 발생한다.When the power-up unit 10 generates a low level enable signal, the reference voltage generator 20 generates a reference voltage to be used for generating the VPP voltage. The reference voltage generated by the reference voltage generator 20 is input to the VPP detector 30. The VPP detector 30 compares the reference voltage with the feedback VPP voltage and generates a high level enable signal when the feedback voltage is lower than the reference voltage.

상기 VPP 검출기(30)에서 발생된 인에이블신호는 오실레이터(40)의 동작을 인에이블시킨다. 상기 오실레이터(40)는 상기 VPP 검출기(30)에서 하이레벨의 인 에이블신호를 발생하는 동안 일정한 주기를 가진 신호를 발생시켜서 VPP 펌핑부(50)로 출력한다.The enable signal generated by the VPP detector 30 enables the operation of the oscillator 40. The oscillator 40 generates a signal having a predetermined period while the VPP detector 30 generates a high level enable signal, and outputs the signal to the VPP pumping unit 50.

상기 VPP 펌핑부(50)는 오실레이터(40)에서 일정한 주기신호를 발생하는 동안 VPP 펌핑을 수행한다. 이때 VPP 펌핑부(50)는, 제 1 외부 전원전압보다 상대적으로 높은 제 2 외부 전원전압을 이용한다. 즉, VPP 펌핑 전류를 만들어내는 소스전원으로 상기 제 2 외부 전원전압을 사용한다. The VPP pumping unit 50 performs VPP pumping while generating a constant periodic signal from the oscillator 40. At this time, the VPP pumping unit 50 uses a second external power supply voltage that is relatively higher than the first external power supply voltage. That is, the second external power supply voltage is used as a source power supply for generating a VPP pumping current.

그러나 상기 VPP 펌핑부(50) 외의 상기 VPP 검출기(3), 오실레이터(40) 등은, 소스 전원으로 반도체장치의 규격에 따라서 제공되어지는 제 1 외부 전원전압을 이용하는 것이 바람직하다.However, it is preferable that the VPP detector 3, the oscillator 40, and the like other than the VPP pumping unit 50 use a first external power supply voltage provided according to a semiconductor device standard as a source power supply.

도 4는 본 발명의 실시예에 따라 제 1 외부 전원전압을 대신하여 제 2 외부 전원전압을 사용하여 VPP 전압 생성에 이용했을 때, VPP 목표전압인 3.0볼트를 무리없이 생성하는 것을 보여주고 있다.FIG. 4 shows that when the second external power supply voltage is used to generate the VPP voltage using the second external power supply voltage according to the embodiment of the present invention, the VPP target voltage 3.0 volts is generated without difficulty.

이상 전술한 본 발명의 바람직한 실시예는, 예시의 목적을 위해 개시된 것으로, 일반적인 외부 전원전압보다 상대적으로 높은 레벨을 갖는 외부 전원전압을 이용하여 워드라인에 공급되는 고전압을 생성하도록 제어하는 경우에 적용될 수 있다. 따라서 본 발명은 당업자라면 이하 첨부된 특허청구범위에 개시된 본 발명의 기술적 사상과 그 기술적 범위 내에서 또 다른 다양한 실시예들을 개량, 변경, 대체 또는 부가 등이 가능할 것이다. The above-described preferred embodiment of the present invention is disclosed for the purpose of illustration, and is applied to the case of controlling to generate a high voltage supplied to a word line using an external power supply voltage having a level higher than a general external power supply voltage. Can be. Therefore, those skilled in the art will be able to improve, change, substitute or add other embodiments within the technical spirit and scope of the present invention disclosed in the appended claims.

도 1은 종래 기술에 따른 고전압 제어회로의 문제점을 나타내는 특성도,1 is a characteristic diagram showing a problem of a high voltage control circuit according to the prior art;

도 2는 본 발명의 일 실시예에 따른 고전압 제어회로를 나타내는 블록도,2 is a block diagram illustrating a high voltage control circuit according to an embodiment of the present invention;

도 3은 도 2에 도시된 파워업부의 상세 구성도,3 is a detailed configuration diagram of the power up unit shown in FIG. 2;

도 4는 본 발명에 따른 고전압 제어회로의 특성도,4 is a characteristic diagram of a high voltage control circuit according to the present invention;

도 5는 도 2에 도시된 파워업부의 타이밍도.FIG. 5 is a timing diagram of the power up unit shown in FIG. 2. FIG.

* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

10 : 파워업부 20 : 기준전압발생기10: power-up unit 20: reference voltage generator

30 ; VPP 검출기 40 : 오실레이터30; VPP Detector 40: Oscillator

50 : VPP 펌핑부 60 : VPP 클램핑부50: VPP pumping part 60: VPP clamping part

Claims (10)

삭제delete 삭제delete 삭제delete 고전압을 감지하고 펌핑 동작 제어를 위한 검출신호를 발생하는 고전압 검출수단;High voltage detecting means for detecting a high voltage and generating a detection signal for controlling a pumping operation; 상기 검출신호에 응답하여 고전압 펌핑주기를 발생하는 오실레이터; 및An oscillator for generating a high voltage pumping period in response to the detection signal; And 제 2 외부전원전압을 전원전압으로 인가받고, 상기 오실레이터의 고전압 펌핑주기에 대응하는 펌핑 동작을 통해 상기 고전압을 생성하는 고전압 펌핑수단을 구비하되,A high voltage pumping means for receiving a second external power supply voltage as a power supply voltage and generating the high voltage through a pumping operation corresponding to a high voltage pumping period of the oscillator, 상기 고전압 검출수단 또는 상기 오실레이터는 상기 제 2 외부전원전압보다 전압레벨이 낮은 제1 외부전원전압을 전원전압으로 인가받는 것을 특징으로 하는 반도체장치의 고전압제어회로.And the high voltage detecting means or the oscillator receives a first external power supply voltage having a voltage level lower than the second external power supply voltage as a power supply voltage. 제 4 항에 있어서,The method of claim 4, wherein 상기 고전압 검출수단 및 상기 오실레이터는 상기 제 1 외부전원전압을 전원전압으로 인가받는 것을 특징으로 하는 반도체장치의 고전압제어회로.And said high voltage detecting means and said oscillator receive said first external power supply voltage as a power supply voltage. 제 4 항에 있어서,The method of claim 4, wherein 상기 제 1 외부전원전압과 상기 제 2 외부전원전압이 예정된 전압레벨 이상됨을 감지하여 파워업신호를 발생하는 파워업신호 발생수단을 더 구비하되,Further comprising a power-up signal generating means for generating a power-up signal by detecting that the first external power supply voltage and the second external power supply voltage is more than a predetermined voltage level, 상기 파워업신호 발생수단은,The power up signal generating means, 상기 제 1 외부전원전압을 입력으로 하여 레벨을 검출하는 제1 검출기;A first detector configured to detect a level by inputting the first external power supply voltage; 상기 제 2 외부전원전압을 입력으로 하여 레벨을 검출하는 제2 검출기; 및A second detector configured to detect a level by using the second external power supply voltage as an input; And 상기 제1 및 제2 검출기의 출력신호에 응답하여 상기 파워업신호를 발생하는 파워업신호 발생기를 구비하는 것을 특징으로 하는 반도체장치의 고전압제어회로.And a power up signal generator for generating the power up signal in response to the output signals of the first and second detectors. 제 6 항에 있어서,The method of claim 6, 상기 파워업신호 발생수단은,The power up signal generating means, 내부 전원을 입력으로 하여 레벨을 검출하는 내부전원 검출기를 더 구비하는 것을 특징으로 하는 반도체장치의 고전압제어회로.A high voltage control circuit for a semiconductor device, characterized by further comprising an internal power detector for detecting a level by inputting the internal power supply. 제 6 항에 있어서,The method of claim 6, 상기 파워업신호에 응답하여 기준전압을 생성하는 기준전압생성수단을 더 구비하는 것을 특징으로 하는 반도체장치의 고전압제어회로.And a reference voltage generating means for generating a reference voltage in response to the power-up signal. 제 8 항에 있어서,The method of claim 8, 상기 고전압 검출수단은 상기 기준전압과 피드백되는 상기 고전압을 비교하여 상기 검출신호를 발생하는 것을 특징으로 하는 반도체장치의 고전압제어회로.And the high voltage detecting means compares the reference voltage with the high voltage fed back to generate the detection signal. 제 8 항에 있어서,The method of claim 8, 상기 기준전압생성수단은 상기 제 1 외부전원전압을 전원전압으로 인가받는 것을 특징으로 하는 반도체장치의 고전압제어회로.And said reference voltage generating means receives said first external power supply voltage as a power supply voltage.
KR1020080075599A 2008-08-01 2008-08-01 High Voltage Control Circuit of Semiconductor Device Expired - Fee Related KR100941631B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080075599A KR100941631B1 (en) 2008-08-01 2008-08-01 High Voltage Control Circuit of Semiconductor Device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080075599A KR100941631B1 (en) 2008-08-01 2008-08-01 High Voltage Control Circuit of Semiconductor Device

Publications (2)

Publication Number Publication Date
KR20100013873A KR20100013873A (en) 2010-02-10
KR100941631B1 true KR100941631B1 (en) 2010-02-11

Family

ID=42087809

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080075599A Expired - Fee Related KR100941631B1 (en) 2008-08-01 2008-08-01 High Voltage Control Circuit of Semiconductor Device

Country Status (1)

Country Link
KR (1) KR100941631B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9147488B2 (en) 2013-01-18 2015-09-29 Samsung Electronics Co., Ltd. Nonvolatile memory device, memory system having the same, external power controlling method thereof

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102036918B1 (en) * 2012-12-20 2019-10-25 에스케이하이닉스 주식회사 Semiconductor memory device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080079496A (en) * 2007-02-27 2008-09-01 삼성전자주식회사 Semiconductor memory device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080079496A (en) * 2007-02-27 2008-09-01 삼성전자주식회사 Semiconductor memory device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9147488B2 (en) 2013-01-18 2015-09-29 Samsung Electronics Co., Ltd. Nonvolatile memory device, memory system having the same, external power controlling method thereof
US9437317B2 (en) 2013-01-18 2016-09-06 Samsung Electronics Co., Ltd. Nonvolatile memory device, memory system having the same, external power controlling method thereof

Also Published As

Publication number Publication date
KR20100013873A (en) 2010-02-10

Similar Documents

Publication Publication Date Title
KR100842744B1 (en) Clock control circuit and voltage pumping device using same
KR101092997B1 (en) Device for generating internal negative voltage
US20070236278A1 (en) Internal voltage generator for semiconductor integrated circuit capable of compensating for change in voltage level
KR101004676B1 (en) Internal voltage generator of semiconductor device
US7605639B2 (en) Internal voltage generator of semiconductor memory device
KR100884340B1 (en) Internal voltage generator
US20050206440A1 (en) High voltage generator in semiconductor memory device
US7961531B2 (en) Voltage sensing circuit capable of controlling a pump voltage stably generated in a low voltage environment
KR101031736B1 (en) Internal power circuit
KR100941631B1 (en) High Voltage Control Circuit of Semiconductor Device
KR20140017221A (en) Semiconductor device and method for operating the same
KR20120068228A (en) Semiconductor device and operating method for the same
KR20080043500A (en) Internal voltage detector and internal voltage generator using the same
KR100695421B1 (en) Internal Voltage Generator of Semiconductor Memory Devices
US6340902B1 (en) Semiconductor device having multiple power-supply nodes and capable of self-detecting power-off to prevent erroneous operation
US8587366B2 (en) Semiconductor device
JP2002124084A (en) Internal voltage level control circuit, semiconductor memory, and their control method
US20060274595A1 (en) Apparatus for supplying internal voltage
US7656222B2 (en) Internal voltage generator
US20150340998A1 (en) Differential amplifier
KR100940826B1 (en) Negative voltage generator
JP4895867B2 (en) Internal voltage generation circuit
JP2005050503A (en) Boosted voltage generation circuit and boosted voltage generation method
KR101026379B1 (en) High voltage pumping device
US9019781B2 (en) Internal voltage generation circuit

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20080801

PA0201 Request for examination
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20090729

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20100118

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20100203

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20100204

End annual number: 3

Start annual number: 1

PG1501 Laying open of application
PG1601 Publication of registration
LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee