[go: up one dir, main page]

KR20080020960A - 전력 증폭 장치 및 휴대 전화 단말기 - Google Patents

전력 증폭 장치 및 휴대 전화 단말기 Download PDF

Info

Publication number
KR20080020960A
KR20080020960A KR1020070088113A KR20070088113A KR20080020960A KR 20080020960 A KR20080020960 A KR 20080020960A KR 1020070088113 A KR1020070088113 A KR 1020070088113A KR 20070088113 A KR20070088113 A KR 20070088113A KR 20080020960 A KR20080020960 A KR 20080020960A
Authority
KR
South Korea
Prior art keywords
power amplifier
power
terminal
output
input signal
Prior art date
Application number
KR1020070088113A
Other languages
English (en)
Inventor
시게오 구스노끼
Original Assignee
소니 에릭슨 모빌 커뮤니케이션즈 재팬, 아이엔씨.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 에릭슨 모빌 커뮤니케이션즈 재팬, 아이엔씨. filed Critical 소니 에릭슨 모빌 커뮤니케이션즈 재팬, 아이엔씨.
Publication of KR20080020960A publication Critical patent/KR20080020960A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0277—Selecting one or more amplifiers from a plurality of amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/04—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in discharge-tube amplifiers
    • H03F1/06—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in discharge-tube amplifiers to raise the efficiency of amplifying modulated radio frequency waves; to raise the efficiency of amplifiers acting also as modulators
    • H03F1/07—Doherty-type amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H03F1/565—Modifications of input or output impedances, not otherwise provided for using inductive elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/193—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/211—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/72—Gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/108—A coil being added in the drain circuit of a FET amplifier stage, e.g. for noise reducing purposes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/222—A circuit being added at the input of an amplifier to adapt the input impedance of the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/318—A matching circuit being used as coupling element between two amplifying stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/387—A circuit being added at the output of an amplifier to adapt the output impedance of the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/391—Indexing scheme relating to amplifiers the output circuit of an amplifying stage comprising an LC-network
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/417—A switch coupled in the output circuit of an amplifier being controlled by a circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/20—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F2203/21—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F2203/211—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • H03F2203/21145—Output signals are combined by switching a plurality of paralleled power amplifiers to a common output

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Amplifiers (AREA)

Abstract

비교적 큰 피크 팩터를 갖는 신호에 대하여 비교적 간단한 구성에 의해 왜곡이나 효율의 문제를 해결한다. 제1 전력 증폭기(10)는 A급 또는 AB급 동작으로 바이어스 설정되어, 입력 신호를 증폭한다. 제1 전력 증폭기(10)의 출력이 출력단 sigout에 접속된다. 제2 전력 증폭기(20)는, 입력 신호의 일부를 분기하여 입력으로 하고, C급 동작으로 바이어스 설정되어, 입력 신호를 증폭한다. 이 제2 전력 증폭기의 출력에 스위치(30)의 하나의 단자가 접속되고, 다른 쪽의 단자에 출력 단자 sigout이 접속된다. 이 출력 단자 sigout에 제1 전력 증폭기(20)의 출력이 접속된다.
FET, 전력 증폭기, 정합 회로, 전원 공급 코일, 스위치

Description

전력 증폭 장치 및 휴대 전화 단말기{POWER AMPLIFYING APPARATUS AND MOBILE COMMUNICATION TERMINAL}
본 발명은, 전력 증폭 장치에 관한 것으로, 특히 휴대 전화용의 OFDM 변조 신호의 전력 증폭에 적합한 전력 증폭 장치, 및 이를 이용한 휴대 전화 단말기에 관한 것이다.
휴대 전화에서 취급하는 통신 신호의 속도의 고속화와 높은 주파수 이용 효율을 실현하기 위해 직교 주파수 다중(0rthogonal Frequency Division Multiplex : OFDM) 방식이 주목받고 있다. 이는, 매우 좁은 주파수 대역 폭에서 매우 고속인 통신 속도를 실현할 수 있으므로, 일본과 같이 주파수 자원이 핍박되어 있는 환경에 있어서는 매력적인 방식이다. 그러나, 이 방식은, 소위 피크 팩터(첨두 전력과 평균 전력의 비)가, 종래의 CDMA 등의 3 ㏈ 정도에 비해 10 ㏈ 이상으로 매우 크기 때문에, 휴대 전화용 전력 증폭기에 걸리는 부담이 커지고 있다.
OFDM 방식에 적용하는 전력 증폭기로서는, 종래와 같이 단일의 트랜지스터로서 증폭시키는 것은, 왜곡 보상을 실시하였다고 하여도, 출력이 기껏 수 ㏈ 개선되는 정도로, 10 ㏈의 피크 팩터를 갖는 신호에 대해서는 효과를 기대할 수 없다. 따라서, 저출력 시의 동작과 고출력에서의 동작을 나누어, 각각의 출력을 합성하는 구성이 적합하다. 이와 같은 합성형의 전력 증폭 장치로서는, LINC(Linear amplification with Nonlinear Component)나, Doherty 증폭기를 예로 들 수 있지만, 상술한 OFDM 방식의 특성을 고려하면，Doherty 증폭기를 기본으로 한 구성이 적합하다고 생각한다(특허 문헌 1 참조).
[특허 문헌 1] 일본 특허 공개 평7-22852호 공보
[특허 문헌 2] 일본 특허 공개 제2005-117599호 공보
[특허 문헌 3] 일본 특허 공개 제2005-525727호 공보
Doherty 증폭기의 실현 상의 포인트는 소위 캐리어 앰프와 피크 앰프의 2개의 앰프의 출력 합성부에서의 임피던스 변동이다. 피크 앰프는 소정의 임계 값을 초과하는 신호만을 증폭하도록 동작하는 앰프이다. 이 Doherty 증폭기의 출력 합성부에서는, 피크 앰프가 동작하고 있지 않은 경우의, 그 출력 임피던스는 고주파적으로 개방이어야 한다.
그러나, 이와 같은 이상적인 상태는, 이하의 이유로부터 얻을 수 없다. 예를 들면 FET계 트랜지스터를 피크 앰프에 이용한 경우, 그 드레인 컨덕턴스가, 캐리어 증폭기로부터 유한한 값으로서 나타낸다. 게다가, 통상 이 값은 드레인 전압 변동에 대해 큰 비선형성을 가지므로, 캐리어 앰프만이 동작하고 있는 경우에, 피크 앰프로부터 불필요 복사나 왜곡이 발생한다고 하는 과제가 있다. 또한，이 드 레인 컨덕턴스는, 디바이스의 채널 임피던스에 기인하므로, 일반적으로는 일정 값을 취하는 일 없고, 결과로서 설계 변동의 주요한 원인으로 된다. HBT계 트랜지스터를 이용한 경우에는, 콜렉터 컨덕턴스의 변동은 FET계에 비교하여 적다고 할 수 있지만, 그 비선형성이 커서, 왜곡 등에 문제는 여전히 남는다.
이와 같이, 현실에는 상기한 바와 같은 이상적인 상태를 실현할 수 있는 디바이스는 존재할 수 없으므로, 회로적인 연구를 가하여, 결과로서 개방과 마찬가지의 동작을 얻고 있다. 예를 들면, 특허 문헌 2에 기재된 것이 있다. 이는, 입력 신호의 레벨에 따라서 전력 증폭기가 동작하는 백오프를 바꾼 경우에 생기는 출력 합성의 손실을 저감하는 것이다. 그러나，이 기술에서는，백오프 값을 바꿈으로써, 전력 증폭 장치 전체로서의 효율이 저하한다고 하는 중대한 문제가 생긴다.
또한，다른 종래예로서는, 특허 문헌 3에 기재된 것이 있다. 이는, 복수의 보조 전력 증폭기를 이용하여, 전력에 따라서 순서대로 온함으로써 전력 합성 시의 임피던스 변화 폭을 크게 하여 안정화한 것이다. 이 기술에서는, 보조 증폭기의 수가 대폭 증가하고, 전체로서 대형으로 되고, 또한 효율이 저하한다고 하는 과제가 있다.
본 발명은 이와 같은 배경에 있어서 이루어진 것으로, 비교적 큰 피크 팩터를 갖는 신호에 대하여, 비교적 간단한 구성으로 왜곡이나 효율의 문제를 해결할 수 있는 전력 증폭 장치를 제공하는 것을 기도한다.
본 발명에 따른 전력 증폭 장치는, 입력 신호를 받는 입력 단자와, 상기 입 력 신호를 증폭하는, A급 또는 AB급 동작으로 바이어스 설정한 제1 전력 증폭기와, 이 제1 전력 증폭기의 출력이 접속되는 출력 단자와, 상기 입력 신호의 일부를 분기하여 입력받아 증폭하는, C급 동작으로 바이어스 설정한 제2 전력 증폭기와, 이 제2 전력 증폭기의 출력과 상기 출력 단자간에 접속한 스위치를 구비한 것을 특징으로 한다.
이 구성에서, 입력 신호의 전력 값이 낮을 때에는 제1 전력 증폭기만이 동작 상태로 되고 제2 전력 증폭기는 휴지 상태로 된다. 이때, 스위치는 OFF 상태로 된다. 따라서, 제2 전력 증폭기로부터 불필요 복사나 왜곡이 발생하여도, 스위치에 의해 출력 단자로부터 차단된다. 입력 신호가 증가하고, 임의의 값을 초과한 경우에, 제2 전력 증폭기가 동작 상태로 됨과 함께, 스위치가 온하고, 양쪽 전력 증폭기의 출력이 합성된다.
이 전력 증폭 장치는, 휴대 전화 단말기에서 OFDM 변조 신호 등의 비교적 큰 피크 팩터를 갖는 신호의 전력 증폭을 행하는 전력 증폭 장치로서 이용하여 바람직하다.
본 발명의 전력 증폭 장치에 따르면, C급 동작의 제2 전력 증폭기가 오프하고 있는 동안은, 거기서부터 불필요 복사나 왜곡이 발생하여도, 스위치에서 그 전력 합성점을 차단하므로, A급 또는 AB급 동작의 전력 증폭기의 왜곡을 악화시키는 일 없이 OFDM 변조 신호에 대한 고효율에서의 전력 증폭 동작을 행하는 것이 가능하게 된다.
이하, 본 발명의 바람직한 실시 형태에 대해 도면을 참조하면서 상세하게 설명한다.
이 실시 형태의 설명에 앞서서, OFDM 신호를 전력 증폭기(PA : Power Amplifier)에서 증폭하는 경우의 문제에 대해 설명한다. 도 3은, OFDM 신호의 전력 변동의 시간 변화의 예를 나타내고 있다. OFDM 신호의 특징은, 도 3의 "mean"으로 나타낸 평균 전력 값과 "peak"로 나타낸 첨두 전력 값의 차가 매우 크다고 하는 것이다. 이 차는 전력 차로 10 ㏈ 이상으로 되는 경우가 있다. 이와 같은 첨두 전력 값과 평균 전력 값과의 차를 피크 팩터라고 칭한다. 전력 증폭기에서 이와 같은 피크 팩터가 큰 신호를 극력 무왜곡으로 증폭하기 위해서는, 예를 들면 평균 출력 28 ㏈ｍ의 출력이 필요한 경우, 포화 출력이 38 ㏈ｍ 이상의 PA가 필요하게 된다. 그런데, 송신 시간의 대부분은 낮은 28 ㏈ｍ 정도에서 동작하므로, 백오프 10 ㏈의 동작점으로 된다. 통상의, 전력 증폭기의 효율은, 출력의 저하와 함께 저하한다. 예를 들면 포화 출력 38 ㏈ｍ의 전력 증폭기의 경우, 38 ㏈ｍ에서의 효율이 40 ％ 정도로 하면，28 ㏈ｍ에서는 효율 5 ％ 정도로 되어 버려 전력 손실이 많아, 휴대 단말기에 있어서, 연속 동작 시간, 발열의 점에서 중대한 문제가 생기게 된다.
도 1은, 본 발명의 전력 증폭 장치의 개략 구성을 도시하는 블록도이다. 이 전력 증폭 장치는, 제1 전력 증폭기(PA_1)(10)와 제2 전력 증폭기(PA_2)(20)를 조합한 합성형의 전력 증폭 장치이다.
제1 전력 증폭기(10)는, AB급 동작으로 바이어스 설정한 전력 증폭기이다(AB급 대신에 A급이어도 된다). 제2 전력 증폭기(20)는, 입력 신호 sigin의 일부를 분기하여 입력으로 하여, C급 동작으로 바이어스 설정한 전력 증폭기이다. 양쪽 전력 증폭기(10, 20)의 출력은, 스위치(SW)(30)를 통해 서로 접속되어 있고, 전력 증폭기(10)의 출력 단자가 본 전력 증폭 장치의 출력 단자 sigout를 겸하고 있다. 이 전력 증폭 장치는, 입력 신호 sigin의 전력 값이 낮을 때에는 전력 증폭기(10)가 동작 상태로 되고, 전력 증폭기(20)는 휴지 상태로 된다. 이때, 스위치(30)는 OFF 상태로 된다. 입력 신호 sigin의 전력 값이 증가하고, 임의의 값을 초과한 경우에, 전력 증폭기(20)가 동작 상태로 됨과 함께, 스위치(30)가 온하고, 양쪽 출력이 합성된다. 이때, 전력 증폭기(10) 및 전력 증폭기(20)를 통과하는 위상을 함께 동일한 값으로 조정해 둠으로써, 양쪽 전력 증폭기(10, 20)의 출력은 동상으로 합성된다.
이 실시 형태의 전력 증폭 장치를 전술한 OFDM에 적용한 경우의 동작을 설명한다. 입력 신호 sigin이 도 3에 도시한 OFDM에 의한 신호인 경우, 도 3의 mean 시에는, 전력 증폭기(10)만이 동작한다. 도 4에 도시한 바와 같이, 이때 스위치(30)는 OFF 상태로 된다. 또한，이때의 효율은, 40 ％ 정도가 가능하게 된다. Sigin이 peak인 경우, 전력 증폭기(20)가 동작함과 함께 스위치(30)가 ON 상태로 된다. 이에 의해, 전력 증폭기(10)와 전력 증폭기(20)가 동상으로 합성되어, 포화 출력이 증가한다.
또한，C급 전력 증폭기는 원래 고효율 동작이 가능(이론적으로는 100 ％이지 만, 구동단에 의해 다소 열화하여, 실용 범위에서는 65 ％ 정도)하기 때문에，peak 시에는 26 ％ 정도의 효율로 동작할 수 있다. peak 시의 효율은 mean 시보다 저하하지만, 그와 같은 상태로 동작하는 시간은 매우 짧으므로, 전지 수명이나 발열에 끼치는 영향은 무시할 수 있다.
도 2는, 본 발명의 실시 형태에 따른 전력 증폭 장치의 구체적인 제1 회로 구성을 도시한다. 이 전력 증폭 장치는, 입력 신호 sigin의 일부를 컨덴서(31)(CP1)에서 분기시켜, 전력 증폭기(10)와 전력 증폭기(20)에 입력시키고 있다. 스위치(30)로서, PIN 다이오드(30a)(PIN_SW)를 이용하고, 그 캐소드 단자에 전력 증폭기(20)의 출력단을 접속하고, 애노드 단자를 출력 단자 sigout에 접속한다. 전력 증폭기(10)의 출력단은 코일(32)(L1)을 통해 출력 단자 sigout에 접속한다.
전력 증폭기(10) 및 전력 증폭기(20)는 각각 FET의 2단 종속 구성의 증폭기이다.
전력 증폭기(10)는, 2단의 FET(12, 16)를 갖고，AB급 바이어스된다. 제1 단의 소스 접지 FET(12)는, 게이트 단자에 정합 회로(11)를 통해 입력 신호 sigin을 받고, 드레인 단자에 전원 공급 코일(13)을 통해 드레인 전압 Vdd를 공급받는다. FET(12)의 드레인 단자는 정합 회로(14)를 통해 제2 단의 소스 접지 FET(16)의 게이트 단자에 접속된다. FET(16)의 드레인에는 전원 공급 코일(15)(Lab)을 통해 드레인 전압 Vdd를 공급받는다. FET(16)의 드레인 단자는 정합 회로(17)(M1) 및 코일(32)(L1)을 통해 출력 단자 sigout에 접속된다. 정합 회로 M1은, 드레인 단자에 대하여 접속된 코일(18)과, 이 코일(18)의 타단측과 접지간에 접속된 컨덴서(19)를 갖는다. 정합 회로(17)(M1)는 최대 전력을 공급할 수 있는 정합 임피던스 ZL1을 실현할 수 있도록 각 상수를 최적화한다.
전력 증폭기(20)는, 전력 증폭기(10)와 마찬가지로，2단의 FET(22, 26)를 갖지만, 증폭기(10)와 달리，C급 바이어스로 구동된다. 제1 단의 소스 접지 FET(22)는, 게이트 단자에 컨덴서(31)(CP1) 및 정합 회로(21)를 통해 입력 신호 sigin을 받고, 드레인 단자에 전원 공급 코일(23)을 통해서 드레인 전압 Vdd를 공급받는다. FET(22)의 드레인 단자는 정합 회로(24)를 통해 제2 단의 소스 접지 FET(26)의 게이트 단자에 접속된다. FET(26)의 드레인 단자에는 전원 공급 코일(25)(Lc)을 통해 드레인 전압 Vdd를 공급받는다. FET(26)의 드레인 단자는 정합 회로(27)(M2) 및 상기 PIN 다이오드(30a)에 의해 구성된 스위치(PIN_SW)를 통해 출력 단자 sigout에 접속된다. 정합 회로(27)(M2)는, FET(26)의 드레인 단자에 대하여 접속된 코일(28)과, 이 코일(28)의 타단측과 접지간에 접속된 컨덴서(29)를 갖는다. 정합 회로(27)(M2)는 최대 전력을 공급할 수 있는 정합 임피던스 ZL2를 실현할 수 있도록 각 상수를 최적화한다.
입력 신호 sigin이 도 3에 도시한 바와 같은 OFDM에 의한 신호인 경우, 도 3의 mean 시에는, 전력 증폭기(10)만이 동작하고, 전력 증폭기(20)는 OFF 상태로 된다. 이때, 도 4에 도시한 바와 같이，PIN 다이오드(30a)의 SW에는 전류가 흐르지 않고 OFF로 된다. 입력 신호 sigin이 peak인 경우, 전력 증폭기(20)가 ON으로 되고, 코일(Lc)을 통해 전류가 FET(26)의 드레인 단자에 유입되지만, 동시에 전력 증 폭기(10)측의 코일 Lab을 통해, Vdd-Lab-M1 중의 코일(18)-PIN 다이오드(30a)-M2 중의 코일(28)-전력 증폭기(20) 출력 FET(26)의 드레인이라고 하는 경로에 의해, PIN 다이오드(30a)에도 전류가 흐른다. 따라서, PIN 다이오드(30a)가 온한다. 이후의 동작은, 전술한 바와 같다.
도 2의 회로 구성에 따르면, 입력 신호에 따른 스위치(30)의 절환 타이밍이 자립적으로 정해지므로, 스위치(30)의 특별한 제어 회로가 불필요해지는 이점이 있다.
도 5는, 도 2의 회로 구성을 대신하는 제2 회로 구성을 도시하고 있다. 도 2에 도시한 바와 마찬가지의 구성 요소에는 동일한 참조 번호를 붙여 중복된 설명은 생략한다. 본 실시 형태에서는, 스위치(30)로서 FET(30b)(FET_SW)를 이용하고, 이 FET(30b)의 소스 단자를 출력 단자 sigout에 접속한다. FET(30b)의 드레인 단자에는 제1 전력 증폭기(10)의 출력 단자를 접속하고, 게이트 단자에 스위치 절환을 행하기 위한 제어 신호(전압)를 발생시키는 제어 신호 발생 회로로서의 검파 회로(40)를 접속한다. 이 검파 회로(40)는, 입력 신호 sigin으로부터 컨덴서(C1)를 이용하여 그 일부를 분기하고, 검파용 다이오드(45)(DI), 저항(42)(R2), 컨덴서(41)(C2)를 이용하여 검파 출력을 생성하는 검파 회로를 이용한다. 이 회로에 의해 포락선 성분을 추출하여, 스위치 FET(30b)의 게이트 전압으로서 인가한다. 또한, 검파용 다이오드(45)(DI)의 캐소드에는, 저항(43)(R1)을 통해, 기준 전압 Vref를 인가한다. 이는, 스위치가 ON/OFF의 절환의 전력 레벨(임계 값)을 설정하기 위해서이다.
상기한 바와 마찬가지로 도 3에 도시한 바와 같은 OFDM 신호의 경우를 설명한다. 도 4에 도시한 바와 같이, 입력 신호 sigin이 mean 시에는, 전력 증폭기(10)만이 동작하고, 전력 증폭기(20)는 OFF 상태로 된다. 이때 검파 회로(40)의 출력은 낮아, 스위치 FET(30b)를 온할 수 없다. sigin이 peak로 된 경우, 전력 증폭기(20)가 ON 상태로 되었을 때, 검파 회로(40)의 출력이 높아져, 스위치 FET(30b)를 온한다.
또한, 도 5의 회로 구성에서는 검파 회로(40)에 의한 제어 신호의 생성에 지연이 생길 수 있다. 이 지연에 의해 FET(30b)의 ON/OFF 타이밍이 입력 신호 sigin의 피크로부터 어긋나는 문제점을 방지하기 위해서는, 도 6에 도시한 바와 같이 전력 증폭기(10)의 전단에 입력 신호 sigin을 소정 시간 지연시키는 지연 회로(52)를 삽입한다. 지연 회로(52)는, 검파 회로(40)에서의 제어 신호의 지연에 알맞는 만큼의 지연 시간이 생기도록, 예를 들면 저항 및 컨덴서의 조합 회로에 의해 구성할 수 있다.
이상, 본 발명의 바람직한 실시 형태에 대해 설명하였지만, 상기에 언급한 이외에도 여러 가지의 변형 및 변경을 행하는 것이 가능하다. 예를 들면, 증폭용 트랜지스터로서 FET를 이용하는 예를 나타냈지만, 바이폴라 트랜지스터를 이용하여도 된다. 특히 전력 증폭기(20)로서 바이폴라 트랜지스터를 이용하면, 전력 증폭기(20)의 오프 상태를 보다 확실하게 할 수 있다.
도 1은, 본 발명의 전력 증폭 장치의 개략 구성을 도시하는 블록도.
도 2는, 본 발명의 실시 형태에 따른 전력 증폭 장치의 구체적인 제1 회로 구성을 도시하는 도면.
도 3은, OFDM 신호의 전력 변동의 시간 변화의 예를 도시하는 도면.
도 4는, OFDM 신호에 대한 스위치의 절환 상태를 도시하는 도면.
도 5는, 도 2의 회로 구성을 대신하는 제2 회로 구성을 도시하는 도면.
도 6은, 도 5의 회로 구성의 변형예를 도시하는 도면.
<도면의 주요 부분에 대한 부호의 설명>
10 : 전력 증폭기
11 : 정합 회로
12 : FET
13 : 전원 공급 코일
14 : 정합 회로
15 : 전원 공급 코일
16 : FET
18 : 코일
19 : 컨덴서
20 : 전력 증폭기
21 : 정합 회로
22 : FET
23 : 전원 공급 코일
24 : 정합 회로
25 : 전원 공급 코일
26 : FET
28 : 코일
29 : 컨덴서
30 : 스위치
30a : PIN 다이오드
30b : 스위치 FET
31 : 컨덴서
32 : 코일
40 : 검파 회로(제어 회로)
41 : 컨덴서
42 : 저항
43 : 저항
45 : 검파용 다이오드
52 : 지연 회로

Claims (5)

  1. 입력 신호를 받는 입력 단자와,
    상기 입력 신호를 증폭하는, A급 또는 AB급 동작으로 바이어스 설정한 제1 전력 증폭기와,
    상기 제1 전력 증폭기의 출력이 접속되는 출력 단자와,
    상기 입력 신호의 일부를 분기하여 입력받아 증폭하는, C급 동작으로 바이어스 설정한 제2 전력 증폭기와,
    상기 제2 전력 증폭기의 출력과 상기 출력 단자간에 접속한 스위치
    를 구비한 것을 특징으로 하는 전력 증폭 장치.
  2. 제1항에 있어서,
    상기 스위치는, 캐소드 단자에 상기 제2 전력 증폭기의 출력을 받고, 애노드 단자가 상기 출력 단자에 접속된 PIN 다이오드를 포함하는 전력 증폭 장치.
  3. 제1항에 있어서,
    상기 스위치는, 드레인 단자에 상기 제2 전력 증폭기의 출력을 받고, 소스 단자를 상기 출력 단자에 접속한 FET를 포함하고, 상기 전력 증폭 장치는, 상기 입력 신호에 따라서 상기 FET를 ON/OFF 제어하는 제어 신호를 상기 FET의 게이트 단자에 인가하는 제어 회로를 더 구비한 전력 증폭 장치.
  4. 제3항에 있어서,
    상기 제1 전력 증폭기의 전단에 지연 회로를 더 구비한 전력 증폭 장치.
  5. OFDM 변조 신호의 전력 증폭을 행하는 전력 증폭 장치를 구비한 휴대 전화 단말기로서,
    상기 전력 증폭 장치는,
    입력 신호를 받는 입력 단자와,
    상기 입력 신호를 증폭하는, A급 또는 AB급 동작으로 바이어스 설정한 제1 전력 증폭기와,
    상기 제1 전력 증폭기의 출력이 접속되는 출력 단자와,
    상기 입력 신호의 일부를 분기하여 입력받아 증폭하는, C급 동작으로 바이어스 설정한 제2 전력 증폭기와,
    상기 제2 전력 증폭기의 출력과 상기 출력 단자간에 접속한 스위치
    를 구비한 것을 특징으로 하는 휴대 전화 단말기.
KR1020070088113A 2006-09-01 2007-08-31 전력 증폭 장치 및 휴대 전화 단말기 KR20080020960A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006238118A JP4836253B2 (ja) 2006-09-01 2006-09-01 電力増幅装置および携帯電話端末
JPJP-P-2006-00238118 2006-09-01

Publications (1)

Publication Number Publication Date
KR20080020960A true KR20080020960A (ko) 2008-03-06

Family

ID=38709142

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070088113A KR20080020960A (ko) 2006-09-01 2007-08-31 전력 증폭 장치 및 휴대 전화 단말기

Country Status (4)

Country Link
US (2) US7589589B2 (ko)
EP (1) EP1898521B1 (ko)
JP (1) JP4836253B2 (ko)
KR (1) KR20080020960A (ko)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5099908B2 (ja) * 2008-07-31 2012-12-19 パナソニック株式会社 ドハティ合成回路及びドハティ増幅器
WO2010125714A1 (ja) * 2009-04-28 2010-11-04 パナソニック株式会社 電力増幅器
KR101087629B1 (ko) * 2009-12-30 2011-11-30 광주과학기술원 다중 대역 전력증폭기
JP5444173B2 (ja) * 2010-09-08 2014-03-19 株式会社東芝 増幅器及びアンプ制御方法
CN102761310B (zh) * 2011-04-29 2015-06-10 中兴通讯股份有限公司 一种多合体功率放大器及其实现方法
CN102185571A (zh) * 2011-04-29 2011-09-14 中兴通讯股份有限公司 峰值放大器的导通控制方法、装置及多合体功率放大器
JP5696911B2 (ja) * 2011-05-18 2015-04-08 株式会社村田製作所 電力増幅器およびその動作方法
US8798561B2 (en) 2011-09-08 2014-08-05 Alcatel Lucent Radio-frequency circuit having a transcoupling element
US8649744B2 (en) 2011-09-08 2014-02-11 Alcatel Lucent Radio-frequency transmitter, such as for broadcasting and cellular base stations
JP5754362B2 (ja) * 2011-12-07 2015-07-29 富士通株式会社 増幅器
JP2013192135A (ja) * 2012-03-15 2013-09-26 Panasonic Corp ドハティ増幅器
US8847687B2 (en) * 2012-03-26 2014-09-30 Agilent Technologies, Inc. Multi-path broadband amplifier
JP2014116844A (ja) * 2012-12-11 2014-06-26 Murata Mfg Co Ltd 半導体モジュール
US9071202B2 (en) * 2013-10-18 2015-06-30 Alcatel Lucent Doherty amplifier with peak branch RF conditioning
JP5900756B2 (ja) * 2014-02-28 2016-04-06 株式会社村田製作所 電力増幅モジュール
CN107408928A (zh) * 2014-12-29 2017-11-28 西门子有限责任公司 用于rf高功率生成的布置
JP6316506B2 (ja) * 2015-06-15 2018-04-25 株式会社日立国際電気 電力増幅器及び無線送信器
CN110785927B (zh) * 2017-04-24 2024-03-08 麦克姆技术解决方案控股有限公司 效率提高的对称多尔蒂功率放大器
EP3926827A1 (en) * 2020-06-18 2021-12-22 Renesas Electronics America Inc. Variable gain amplifier system, particularly for optical receiver systems
CN111682859A (zh) * 2020-07-09 2020-09-18 西安电子科技大学 一种低功耗ab类cmos的功率放大器

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06507775A (ja) 1992-03-13 1994-09-01 モトローラ・インコーポレイテッド 電力増幅器結合回路
US5420541A (en) 1993-06-04 1995-05-30 Raytheon Company Microwave doherty amplifier
SE0200127D0 (en) 2002-01-16 2002-01-16 Ericsson Telefon Ab L M Composite amplifier
US6700444B2 (en) 2002-01-28 2004-03-02 Cree Microwave, Inc. N-way RF power amplifier with increased backoff power and power added efficiency
US6853244B2 (en) 2003-06-24 2005-02-08 Northrop Grumman Corproation Multi-mode multi-amplifier architecture
JP4589665B2 (ja) * 2003-08-29 2010-12-01 ルネサスエレクトロニクス株式会社 増幅器及びそれを用いた高周波電力増幅器
JP2005117599A (ja) 2003-10-08 2005-04-28 Hiroshi Suzuki 高周波増幅器
JP4137815B2 (ja) 2004-02-19 2008-08-20 ソニー・エリクソン・モバイルコミュニケーションズ株式会社 電力増幅装置及び携帯通信端末装置
JP4541113B2 (ja) * 2004-11-19 2010-09-08 パナソニック株式会社 ドハティアンプ
JP4537187B2 (ja) * 2004-12-06 2010-09-01 株式会社日立国際電気 増幅装置
KR101083920B1 (ko) * 2006-08-11 2011-11-15 엘지에릭슨 주식회사 다중 입출력 경로 도허티 증폭기

Also Published As

Publication number Publication date
US20080055001A1 (en) 2008-03-06
EP1898521A1 (en) 2008-03-12
EP1898521B1 (en) 2011-07-27
US20090201085A1 (en) 2009-08-13
US7589589B2 (en) 2009-09-15
JP4836253B2 (ja) 2011-12-14
JP2008061124A (ja) 2008-03-13
US7928799B2 (en) 2011-04-19

Similar Documents

Publication Publication Date Title
KR20080020960A (ko) 전력 증폭 장치 및 휴대 전화 단말기
US10305437B2 (en) Doherty amplifier
US7728662B2 (en) Saturated power amplifier with selectable and variable output power levels
US10951183B2 (en) PA output memory neutralization using baseband I/O capacitance current compensation
US7339426B2 (en) High efficiency linear amplifier employing dynamically controlled back off
US7295064B2 (en) Doherty amplifier
EP2101409B1 (en) Power amplification device
US9374041B2 (en) Doherty power amplification apparatus and method
CN101179257B (zh) 改进了尺寸和成本的高频功率放大器
JP5234006B2 (ja) 電力増幅器
JP2010041634A (ja) 高周波電力増幅器並びにそれを用いた高周波送信モジュール及び送受信モジュール
JP2008193720A (ja) ドハティ増幅回路
JP2006270923A (ja) 電力増幅器およびポーラー変調システム
US8174315B1 (en) Method and circuit for transforming the impedance of a load
CN116961690B (zh) 双模射频前端模组
JP3827130B2 (ja) フィードフォワード増幅器
WO2003065598A1 (en) Power amplification apparatus of portable terminal
KR101500570B1 (ko) 비대칭 도허티 전력 증폭기
JP2000252758A (ja) 位相補正増幅器及び該位相補正増幅器を用いたフィード・フォワード増幅器
JP2007019570A (ja) ドハティ増幅回路
Lee et al. A CMOS power amplifier for multi-mode LINC architecture
JP2004289492A (ja) ドハーティ増幅器
JP3393518B2 (ja) モノリシック集積化低位相歪電力増幅器
Colantonio et al. Doherty power amplifier and GaN technology
JP5652166B2 (ja) 電力増幅器、ｗ−ｃｄｍａ用電力増幅器、マルチバンド用電力増幅器および携帯情報端末

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20070831

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20120406

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20070831

Comment text: Patent Application

PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20130524

Patent event code: PE09021S01D

E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20130729

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20130524

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I