[go: up one dir, main page]

KR20080020858A - 칩 필름 패키지 및 이를 포함하는 디스플레이 패널어셈블리 - Google Patents

칩 필름 패키지 및 이를 포함하는 디스플레이 패널어셈블리 Download PDF

Info

Publication number
KR20080020858A
KR20080020858A KR1020060084286A KR20060084286A KR20080020858A KR 20080020858 A KR20080020858 A KR 20080020858A KR 1020060084286 A KR1020060084286 A KR 1020060084286A KR 20060084286 A KR20060084286 A KR 20060084286A KR 20080020858 A KR20080020858 A KR 20080020858A
Authority
KR
South Korea
Prior art keywords
wiring pattern
lead
semiconductor chip
chip
base film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
KR1020060084286A
Other languages
English (en)
Inventor
황인용
손선규
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060084286A priority Critical patent/KR20080020858A/ko
Priority to JP2007099689A priority patent/JP2008060526A/ja
Priority to US11/838,415 priority patent/US20080055291A1/en
Priority to TW096130130A priority patent/TW200816433A/zh
Priority to EP07016074A priority patent/EP1895585A2/en
Priority to CNA2007101457194A priority patent/CN101136388A/zh
Publication of KR20080020858A publication Critical patent/KR20080020858A/ko
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/361—Assembling flexible printed circuits with other printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/098—Special shape of the cross-section of conductors, e.g. very thick plated conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H05K3/323—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives by applying an anisotropic conductive adhesive layer over an array of pads

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)
  • Wire Bonding (AREA)

Abstract

파인 피치를 구현할 수 있는 칩 필름 패키지 및 이를 포함하는 디스플레이 패널 어셈블리가 제공된다. 칩 필름 패키지는, 절연성 재질로 이루어진 베이스 필름과, 베이스 필름 상에 형성되어 소정의 회로를 구성하는 배선 패턴과, 배선 패턴의 일단에 형성되어 외부 단자와 접속하며, 베이스 필름과 인접한 하면이 외부 단자와 접속하는 상면보다 좁은 폭을 가지는 리드를 포함한다.
칩 필름 패키지, 역사다리꼴, 리드, 디스플레이 패널 어셈블리

Description

칩 필름 패키지 및 이를 포함하는 디스플레이 패널 어셈블리{Chip film package and display panel assembly having the same}
도 1은 본 발명의 일 실시예에 따른 디스플레이 패널 어셈블리를 나타낸 사시도이다.
도 2는 본 발명의 일 실시예에 따른 데이터 칩 필름 패키지를 나타내는 사시도이다.
도 3은 도 2의 데이터 칩 필름 패키지가 디스플레이 패널에 전기적으로 접속되는 방식을 설명하는 분해 사시도이다.
도 4는 도 3을 A-A'선으로 자른 단면도이다.
도 5는 본 발명의 일 실시예에 따른 게이트 칩 필름 패키지를 나타내는 사시도이다.
도 6은 도 5의 게이트 칩 필름 패키지가 디스플레이 패널에 전기적으로 접속되는 방식을 설명하는 분해 사시도이다.
도 7은 도 6을 B-B'선으로 자른 단면도이다.
(도면의 주요부분에 대한 부호의 설명)
99, 100: 데이터 칩 필름 패키지 110: 베이스 필름
120: 입력 리드 122: 입력 배선 패턴
124: 출력 배선 패턴 126: 출력 리드
130: 보호막 140: 데이터 구동용 반도체 칩
142: 범프 150: 게이트 칩 필름 패키지
160: 베이스 필름 170: 입력 리드
172: 입력 배선 패턴 174a, 174b: 출력 배선 패턴
176a, 176b: 출력 리드 180: 보호막
190: 게이트 구동용 반도체 칩 192: 범프
200: 디스플레이 패널 어셈블리 210: 디스플레이 패널
212: 하부기판 214: 상부기판
220: 인쇄회로기판
230a, 230b, 230c: 게이트 구동신호 전송선
232: 게이트선 234: 데이터선
302: 하면 304: 상면
본 발명은 칩 필름 패키지 및 이를 포함하는 디스플레이 패널 어셈블리에 관한 것으로, 더욱 상세하게는 파인 피치(fine pitch)를 구현할 수 있는 칩 필름 패키지 및 이를 포함하는 디스플레이 패널 어셈블리에 관한 것이다.
최근 휴대 전화, 휴대 정보 단말기, 액정 표시용 패널, 노트북형 컴퓨터 등 의 전자 기기에서의 소형화, 박형화, 경량화가 진전되고 있다. 이에 따라, 이들 기기에 탑재되는 반도체 장치를 비롯하여, 각종 부품도 마찬가지로 소형화, 경량화, 고기능화, 고성능화, 고밀도화가 진행되고 있다.
이러한 추세에 따라서 반도체 칩 실장 기술 분야에서는 칩 필름 패키지의 사용이 늘어나고 있다. 칩 필름 패키지는 폴리이미드(polyimide) 등의 절연 재료로 구성된 필름에 배선 패턴 및 그와 연결된 리드가 형성된 구조를 가진다. 여기서 탭(TAB; Tape Automated Bonding) 기술을 이용하여 반도체 칩 상에 미리 형성된 범프와 배선 패턴을 일괄적으로 접합시킬 수 있다. 이러한 특성으로 인하여 칩 필름 패키지는 탭 테이프(TAB tape)라고 불리기도 한다.
디스플레이 패널 어셈블리는 영상 정보를 표시하는 디스플레이 패널과, 디스플레이 패널을 구동하는 칩 필름 패키지를 포함한다. 칩 필름 패키지의 리드는 디스플레이 패널의 신호 배선과 전기적으로 접속하게 되는데 고해상도의 디스플레이 패널이 개발됨에 따라 신호 배선의 피치(pitch)도 줄어들게 되었다.
따라서 이러한 파인 피치(fine pitch)에 적용될 수 있는 칩 필름 패키지의 개발이 요구되고 있다.
본 발명이 이루고자 하는 기술적 과제는, 파인 피치를 구현할 수 있는 칩 필름 패키지를 제공하고자 하는 것이다.
본 발명이 이루고자 하는 다른 기술적 과제는, 이러한 칩 필름 패키지를 포함하는 디스플레이 패널 어셈블리를 제공하고자 하는 것이다.
상기 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 칩 필름 패키지는, 절연성 재질로 이루어진 베이스 필름과, 상기 베이스 필름 상에 형성되어 소정의 회로를 구성하는 배선 패턴과, 상기 배선 패턴의 일단에 형성되어 외부 단자와 접속하며, 상기 베이스 필름과 인접한 하면이 상기 외부 단자와 접속하는 상면보다 좁은 폭을 가지는 리드를 포함한다.
상기 다른 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 디스플레이 패널 어셈블리는, 가장자리를 따라 다수의 접속단자를 가지며, 상기 접속단자를 통하여 외부로부터 구동신호를 입력받아 영상 정보를 디스플레이하는 디스플레이 패널과, 상기 디스플레이 패널을 구동하기 위한 반도체 칩이 실장되고 상기 접속단자와 전기적으로 접속하는 칩 필름 패키지를 포함한다. 여기서, 상기 칩 필름 패키지는, 절연성 재질로 이루어진 베이스 필름과, 상기 베이스 필름 상에 형성되어 소정의 회로를 구성하는 배선 패턴과, 상기 배선 패턴과 전기적으로 접속하는 반도체 칩과, 상기 배선 패턴의 일단에 형성되어 상기 접속단자와 접속하며, 상기 베이스 필름과 인접한 하면이 상기 접속단자와 접속하는 상면보다 좁은 폭을 가지는 리드를 포함한다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발 명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
본 발명에서 사용되는 디스플레이 패널 어셈블리(display panel assembly)는 액정 표시 장치(Liquid Crystal Display), PDP(Plasma Display Panel) 또는 유기 EL(Organic Electro Luminescence) 등의 표시장치가 사용될 수 있으나, 이는 예시적인 것에 불과하다.
그리고, 본 발명에서 사용되는 칩 필름 패키지는 반도체 칩이 베이스 필름 상에 형성된 배선 패턴과 탭(TAB, Tape Automated Bonding) 기술에 의해 접합된 탭 테이프(TAB tape)를 포함한다. 예를 들어 이러한 칩 필름 패키지로는 테이프 캐리어 패키지(Tape Carrier Package, 이하 TCP) 또는 칩 온 필름(Chip On Film, 이하 COF) 등이 사용될 수 있다. 다만 위에서 언급한 칩 필름 패키지는 예시적인 것에 불과하다.
이하, 본 발명의 실시예들에서는 설명의 편의를 위하여 디스플레이 패널 어셈블리로는 액정 표시 장치를, 패널 구동용 반도체 칩이 실장된 칩 필름 패키지로는 COF를 예로 들어 설명한다.
이하, 첨부된 도면들을 참조하여 본 발명의 일 실시예에 따른 칩 필름 패키지 및 이를 포함하는 디스플레이 패널 어셈블리를 설명한다.
도 1은 본 발명의 일 실시예에 따른 디스플레이 패널 어셈블리를 나타낸 사시도이다.
도 1을 참조하면, 디스플레이 패널 어셈블리(200)는 디스플레이 패널(210), 게이트 칩 필름 패키지(150), 데이터 칩 필름 패키지(99, 100), 및 인쇄회로기판(220)을 포함한다.
여기서, 디스플레이 패널(210)은 게이트선, 데이터선, 박막 트랜지스터, 화소전극 등을 구비하는 하부기판(212)과, 이 하부기판(212)보다 작은 크기로 하부기판(212)에 대향하도록 적층되며 블랙 매트릭스, 컬러필터, 공통전극 등을 구비하는 상부기판(214)으로 구성된다. 그리고, 상부기판(214)과 하부기판(212) 사이에는 액정층(도시 안됨)이 개재된다.
이때, 게이트 칩 필름 패키지(150)는 하부기판(212)에 형성된 게이트선(232)과 접속되고, 데이터 칩 필름 패키지(99, 100)는 하부기판(212)에 형성된 데이터선(234)과 접속된다.
인쇄회로기판(220)은 다수개의 구동 부품들을 실장하고 있는데, 이러한 구동 부품들은 원칩화 기술에 의해 설계된 반도체 칩들이기 때문에, 게이트 칩 필름 패키지(150) 및 데이터 칩 필름 패키지(99, 100)의 각각으로 게이트 구동신호 및 데이터 구동신호를 일괄적으로 입력시킬 수 있다.
이때, 게이트선(232)은 실질적인 화상이 디스플레이되는 유효 디스플레이 영역에서는 등간격을 이루고 있지만, 하부기판(212)의 테두리에 해당하는 비유효 디스플레이 영역에서는 게이트 칩 필름 패키지(150)와의 접속을 용이하게 하기 위하 여, 좁은 간격으로 모인 일련의 그룹을 형성하고 있다.
마찬가지로, 데이터선(234)은 실질적인 화상이 디스플레이되는 유효 디스플레이 영역에서는 등간격을 이루고 있지만, 하부기판(212)의 테두리에 해당하는 비유효 디스플레이 영역에서는 데이터 칩 필름 패키지(99, 100)와의 접속을 용이하게 하기 위하여 좁은 간격으로 모이게 된다.
그리고 게이트 칩 필름 패키지(150)는 베이스 필름 상에 형성된 배선 패턴과, 배선 패턴과 전기적으로 접속된 게이트 구동용 반도체 칩으로 구성되며, 게이트 구동용 반도체 칩은 배선 패턴과 탭(TAB; Tape Automated Bonding) 방식으로 실장된다. 게이트 칩 필름 패키지(150)는 인쇄회로기판(220)으로부터 출력되는 게이트 구동신호를 하부기판(212)의 박막트랜지스터로 전달하는 역할을 한다.
그리고 데이터 칩 필름 패키지(99, 100)는 게이트 및 데이터 구동신호를 모두 제공하는 제1 데이터 칩 필름 패키지(99)와 데이터 구동신호를 제공하는 제2 칩 필름 패키지(100)로 나뉘어 배치된다.
여기서 제1 데이터 칩 필름 패키지(99)는 베이스 필름 상에 형성된 배선 패턴과, 배선 패턴과 전기적으로 접속된 데이터 구동용 반도체 칩으로 구성되며, 데이터 구동용 반도체 칩은 배선 패턴에 탭 방식으로 실장된다. 여기서 배선 패턴의 일부는 데이터 구동용 반도체 칩과 접속되지 않은 상태로 하부기판(212)의 제1 게이트 구동신호 전송선(230a)과 접속되는 구조를 이루어, 인쇄회로기판(220)으로부터 출력되는 게이트 구동신호를 게이트 칩 필름 패키지(150)로 전송하는 역할을 한다. 그리고 배선 패턴의 나머지는 데이터 구동용 반도체 칩과 접속된 상태로 하부 기판(212)의 데이터선(234)과 접속되는 구조를 이루어, 인쇄회로기판(220)으로부터 출력되는 데이터 구동신호를 하부기판(212)의 박막트랜지스터로 전달하는 역할을 한다.
또한 제1 데이터 칩 필름 패키지(99)와 인접 배치된 제2 데이터 칩 필름 패키지(100)는, 제1 데이터 칩 필름 패키지(99)와 마찬가지로 베이스 필름 상에 형성된 배선 패턴과, 배선 패턴과 전기적으로 접속된 데이터 구동용 반도체 칩으로 구성되며, 데이터 구동용 반도체 칩은 배선 패턴에 탭 방식으로 실장된다. 제2 데이터 칩 필름 패키지(100)는 인쇄회로기판(220)으로부터 출력되는 데이터 구동신호를 하부기판(212)의 박막트랜지스터로 전달하는 역할을 한다.
서로 최단 거리 인접된 게이트 칩 필름 패키지(150)와 제1 데이터 칩 필름 패키지(99) 사이의 하부기판(212) 모서리 부분에는 제1 게이트 구동신호 전송선(230a)이 배치된다. 제1 게이트 구동신호 전송선(230a)의 일측 단부는 데이터선(234) 쪽으로 연장되고, 타측 단부는 게이트선(232) 쪽으로 연장된다.
게이트선(232)의 각 그룹 사이 사이에는 제1 게이트 구동신호 전송선(230a)과 분리된 또 다른 게이트 구동신호 전송선 예컨대, 제2 및 제3 게이트 구동신호 전송선(230b, 230c)이 더 배치된다. 이들 제2 및 제3 게이트 구동신호 전송선(230b, 230c)은 모두 하부기판(212)의 측면으로부터 연장되며, 일련의 그룹을 이루는 게이트선(232)과 평행을 이루다가 약 90° 각도로 2회 절곡된 후, 다시 인접한 다른 그룹의 게이트선(232)과 평행을 이루며 하부기판(212)의 다른 측면으로 연장되는 구조를 이룬다.
본 발명의 일 실시예에 따른 디스플레이 패널 어셈블리(200) 구조에서는 인쇄회로기판(220)으로부터 디스플레이 패널(210)로의 신호공급이 다음과 같은 방식으로 이루어지게 된다.
외부정보처리장치 예를 들어, 컴퓨터 본체에서 출력되는 화상신호가 인쇄회로기판(220)으로 입력되면, 인쇄회로기판(220)은 이 입력된 화상신호에 대응하는 게이트 구동신호 및 데이터 구동신호를 발생시킨다.
이때, 인쇄회로기판(220)으로부터 발생된 데이터 구동신호는 데이터 칩 필름 패키지(99, 100)의 배선 패턴을 경유하여 데이터 구동용 반도체 칩으로 입력되어 처리된다. 이후, 처리 완료된 데이터 구동신호는 제1 및 제2 데이터 칩 필름 패키지(99, 100)의 배선 패턴을 재차 경유하여 하부기판(212)의 데이터선(234)으로 입력된다.
이와 동시에, 인쇄회로기판(220)으로부터 발생된 게이트 구동신호는 제1 데이터 칩 필름 패키지(99)의 배선 패턴의 일부를 경유하여 하부기판(212)의 제1 게이트 구동신호 전송선(230a)으로 입력된다.
제1 게이트 구동신호 전송선(230a)을 따라 입력된 게이트 구동신호는, 게이트 칩 필름 패키지(150)의 배선 패턴을 경유하여 게이트 구동용 반도체 칩으로 입력되어 처리된다. 이후, 처리 완료된 게이트 구동신호는 게이트 칩 필름 패키지(150)의 배선 패턴을 재차 경유하여 하부기판(212)의 게이트선(232)으로 입력된다.
또한 제1 게이트 구동신호 전송선(230a)을 따라 입력된 게이트 구동신호 중 일부는 게이트 구동용 반도체 칩에 의해 처리되지 않고 제2 게이트 구동신호 전송선(230b)을 경유하여 이웃하는 게이트 칩 필름 패키지(150)로 전달된다.
상술한 과정을 통해, 하부기판(212)의 게이트선(232)으로 게이트 출력신호가 인가되면, 이 게이트 출력신호에 의하여 한 행(row)의 모든 박막트랜지스터는 턴-온되고, 이러한 박막트랜지스터의 턴-온에 의해 데이터 구동용 반도체 칩에 인가되어 있던 전압은 신속하게 화소전극으로 출력된다. 그 결과, 화소전극과 공통전극 사이에는 전계가 형성된다. 이러한 전계의 형성에 의해 상부기판(214)과 하부기판(212) 사이에 개재되어 있던 액정은 그 배열이 달라지게 되며, 결국 일정한 화상정보를 외부로 디스플레이 하게 된다.
이하 도 2 내지 도 4를 참조하여 본 발명의 일 실시예에 따른 데이터 칩 필름 패키지 및 이와 디스플레이 패널의 접착 관계에 대하여 자세히 설명한다. 도 2는 본 발명의 일 실시예에 따른 데이터 칩 필름 패키지를 나타내는 사시도이고, 도 3은 도 2의 데이터 칩 필름 패키지가 디스플레이 패널에 전기적으로 접속되는 방식을 설명하는 분해 사시도이고, 도 4는 도 3을 A-A'선으로 자른 단면도이다. 이하 설명의 편의를 위하여 제1 및 제2 데이터 칩 필름 패키지(99, 100) 중 제2 데이터 칩 필름 패키지(100)를 이용하여 본 발명을 설명한다.
데이터 칩 필름 패키지(100)는 연성 재질의 베이스 필름(110)과, 베이스 필름(110) 일면에 형성된 배선 패턴과, 배선 패턴의 끝단에 형성되어 외부 배선과 접속하는 리드와, 배선 패턴에 탭 방식으로 실장된 데이터 구동용 반도체 칩(140)을 포함한다.
여기서 베이스 필름(110)은 절연성 재질로 이루어지며, 예를 들어 폴리이미드 수지, 폴리에스테르 수지 등의 절연성 재질로 이루어질 수 있다.
리드는 베이스 필름(110)의 일측에 형성된 입력 리드(120)와, 베이스 필름(110)의 타측에 형성된 출력 리드(126)를 포함한다. 그리고 배선 패턴은 입력 리드(120)로부터 실질적으로 직선 형상으로 신장되어 데이터 구동용 반도체 칩(140)과 접속하는 입력 배선 패턴(122)과, 출력 리드(126)로부터 실질적으로 직선 형상으로 신장되어 데이터 구동용 반도체 칩(140)과 접속하는 출력 배선 패턴(124)을 포함한다. 데이터 구동용 반도체 칩(140)은 입력 배선 패턴(122) 및 출력 배선 패턴(124)과 각각 범프(142)를 이용하여 탭 방식으로 본딩된다.
이러한 배선 패턴 및 리드는 예를 들어 동박(Cu) 등의 금속 재료로 이루어질 수 있으며, 바람직하게는 동박의 표면에 주석, 금, 니켈 또는 땜납으로 도금될 수 있다.
베이스 필름(110) 위에 배선 패턴의 일 예인 동박을 형성하는 방법은 캐스팅(casting), 라미네이팅(laminating), 전기도금(electroplating) 등이 있다. 여기서 캐스팅은 압연 동박 위에 액상 베이스 필름을 뿌려서 열경화를 시키는 방법이다. 라미네이팅은 베이스 필름과 압연 동박을 열압착하는 방법이다. 전기도금은 베이스 필름 상에 구리 시드층(seed layer)을 증착하고 구리가 녹아있는 전해질 속에 베이스 필름을 넣고 전기를 흘려서 동박을 형성하는 방법이다.
동박에 배선을 패턴하는 방법은 동박에 사진 공정 및 식각 공정을 진행하여 동박을 선택적으로 식각하여 소정 회로를 구성하는 배선 패턴 및 리드를 형성한다. 도 4를 참조하면, 이 식각 공정에서 이방성 식각액(anisotropic etching liquid)을 이용하여 배선 패턴 및 리드, 예를 들어 출력 리드(126)를 과식각(over-etching)하면 출력 리드(126)에 언더컷(undercut)이 발생한다. 즉 이방성 식각액은 출력 리드(126) 중 베이스 필름(110)과 인접한 부분부터 식각하는 특성을 가지고 있기 때문에, 출력 리드(126)에서 베이스 필름(110)과 인접한 하면(302)의 폭(Wb)이 상면(304)의 폭(Wt)보다 좁아져서 출력 리드(126)의 단면은 역사다리꼴(reverse-traperzoide) 형상을 가지게 된다.
그리고 리드의 하면(302)의 폭(Wb)과 리드의 상면(304)의 폭(Wt)의 비율은 0.6 ≤ Wb/Wt < 1의 관계를 만족하는 것이 바람직하다. 리드 간의 피치(P)를 줄이기 위해서는 하면(302)의 폭(Wb)이 상면(304)의 폭(Wt)보다 작아야 하므로 Wb/Wt < 1을 만족해야 한다. 그리고, 하면(302)의 폭(Wb)이 상면(304)의 폭(Wt)보다 지나치게 작은 경우 리드 구조가 불안정하게 되므로 Wb/Wt ≥ 0.6을 만족해야 한다.
베이스 필름(110) 상에 데이터 구동용 반도체 칩(140)이 실장되는 부분을 칩 실장부라고 하며, 베이스 필름(110) 중 칩 실장부 및 리드 이외의 부분은 배선 패턴의 보호를 위하여 보호막(130)으로 덮여지는 것이 바람직하다. 이러한 보호막(130)으로는 예를 들어 솔더레지스트 등을 사용할 수 있다.
데이터 칩 필름 패키지(100)는 하부기판(212) 상의 데이터선(234)과 이방성 도전 필름(Anisotropic Conductive Film, ACF)(240)을 이용하여 접속한다. 이방성 도전 필름(240)은 열에 의하여 경화되는 접착제(242)와 그 안에 미세한 도전 입자(244)를 혼합시킨 양면 테이프 구조를 가진다. 고온의 압력을 가하면 하부기 판(212)의 데이터선(234), 구체적으로 데이터선(234)의 끝단에 형성된 접속 패드와 데이터 칩 필름 패키지(100)의 출력 리드(126)가 맞닿는 부분에서 도전 입자(244)가 파괴되면서 도전 입자(244)를 통하여 데이터선(234)과 출력 리드(126)가 통전하게 된다. 출력 리드(126) 외의 요철면에는 접착제(242)가 충진/경화되어서 하부기판(212)과 데이터 칩 필름 패키지(100)가 서로 접착된다.
앞서 언급한 바와 같이 배선 패턴 및 리드, 예를 들어 출력 리드(126)가 역사다리꼴 형상을 가지는 경우, 데이터선(234)과 접속 안정성을 유지하면서 파인피치를 구현할 수 있다. 즉 파인피치를 구현하기 위하여 출력 리드(126) 간의 피치(P)를 줄이더라도 출력 리드(126)가 역사다리꼴이므로 출력 리드(126)의 하면(302) 간의 이격거리에 대한 마진(margin)을 확보할 수 있다. 역사다리꼴 구조의 출력 리드(126)를 이용하는 경우 리드 간의 피치(P)를 약 25㎛ 이하, 바람직하게는 20㎛ 이하까지 줄일 수 있다.
또한 데이터 칩 필름 패키지(100)를 소형화하고자 출력 리드(126)의 폭을 줄이더라도 상면(304)의 폭(Wt)이 상대적으로 크기 때문에 데이터선(234)과의 충분한 접촉 면적을 얻을 수 있다. 따라서 출력 리드(126)와 데이터선(234)의 접촉 신뢰성을 높일 수 있다. 또한 데이터 칩 필름 패키지(100)가 구부러질 때 출력 리드(126)와 데이터선(234)의 접촉부에서 크랙(crack)이 발생할 수 있으나, 본 발명의 출력 리드(126)는 데이터선(234)과 높을 접촉 신뢰성을 가지고 있으므로 이러한 크랙이 진행되는 것을 억제하여 데이터 칩 필름 패키지(100)의 불량 발생률을 낮출 수 있다.
이상 데이터 칩 필름 패키지(100)의 배선 패턴 및 리드 중 출력 리드(126)를 이용하여 설명하였으나, 본 발명의 특징은 출력 리드(126)에 한정되지 않으며 베이스 필름(110) 상에 형성된 다른 리드 및 배선 패턴, 즉 입력 리드(120), 입력 배선 패턴(122) 및 출력 배선 패턴(124)에 대해서도 적용될 수 있다.
이하 도 5 내지 도 7을 참조하여 본 발명의 일 실시예에 따른 게이트 칩 필름 패키지 및 이와 디스플레이 패널의 접착 관계에 대하여 자세히 설명한다. 도 5는 본 발명의 일 실시예에 따른 게이트 칩 필름 패키지를 나타내는 사시도이고, 도 6은 도 5의 게이트 칩 필름 패키지가 디스플레이 패널에 전기적으로 접속되는 방식을 설명하는 분해 사시도이고, 도 7은 도 6을 B-B'선으로 자른 단면도이다.
게이트 칩 필름 패키지(150)는 연성 재질의 베이스 필름(160)과, 베이스 필름(160) 일면에 형성된 배선 패턴과, 배선 패턴의 끝단에 형성된 리드와, 배선 패턴에 탭 방식으로 실장된 게이트 구동용 반도체 칩(190)을 포함한다.
여기서 베이스 필름(160)은 절연성 재질로 이루어지며, 예를 들어 폴리이미드 수지, 폴리에스테르 수지 등의 절연성 재질로 이루어질 수 있다.
리드는 베이스 필름(160)의 일측에 형성된 입력 리드(170), 제1 출력 리드(176a) 및 제2 출력 리드(176b)를 포함한다. 그리고 배선 패턴은 입력 리드(170)와 게이트 구동용 반도체 칩(190)을 전기적으로 연결하는 입력 배선 패턴(172)과, 게이트 구동용 반도체 칩(190)과 제1 출력 리드(176a)를 전기적으로 연결하는 제1 출력 배선 패턴(174a)과, 게이트 구동용 반도체 칩(190)과 제2 출력 리드(176b)를 전기적으로 연결하는 제2 출력 배선 패턴(174b)을 포함한다. 게이트 구동용 반도체 칩(190)은 입력 배선 패턴(172), 제1 출력 배선 패턴(174a) 및 제2 출력 배선 패턴(174b)과 각각 범프(192)를 이용하여 탭 방식으로 본딩된다.
구체적으로 입력 배선 패턴(172)은 입력 리드(170)로부터 신장되어 베이스 필름(160)의 외곽을 따라 라운딩되어 게이트 구동용 반도체 칩(190)과 접속한다. 제1 출력 배선 패턴(174a)은 게이트 구동용 반도체 칩(190)으로부터 실질적으로 직선 형상으로 신장되어 제1 출력 리드(176a)와 접속한다. 제2 출력 배선 패턴(174b)은 게이트 구동용 반도체 칩(190)으로부터 신장되어 베이스 필름(160)의 외곽을 따라 라운딩되어 제2 출력 리드(176b)와 접속한다.
이러한 배선 패턴 및 리드는 도 2의 데이터 칩 필름 패키지(100)의 배선 패턴 및 리드와 실질적으로 동일한 재질을 사용하여 실질적으로 동일한 방법으로 형성될 수 있다.
따라서 도 7을 참조하면, 이방성 식각액(anisotropic etching liquid)을 이용하여 배선 패턴 및 리드, 예를 들어 제1 출력 리드(176a)를 과식각(over-etching)하면 제1 출력 리드(176a)에 언더컷(undercut)이 발생한다. 즉 이방성 식각액은 제1 출력 리드(176a) 중 베이스 필름(160)과 인접한 부분부터 식각하는 특성을 가지고 있기 때문에, 제1 출력 리드(176a)에서 베이스 필름(160)과 인접한 하면(302)의 폭(Wb)이 상면(304)의 폭(Wt)보다 좁아져서 제1 출력 리드(176a)의 단면은 역사다리꼴(reverse-traperzoide) 형상을 가지게 된다. 그리고 앞서 데이터 구동용 반도체 칩에서 언급한 바와 마찬가지로, 리드의 하면(302)의 폭(Wb)와 리드의 상면(304)의 폭(Wt)의 비율은 0.6 ≤ Wb/Wt < 1의 관계를 만족하는 것이 바람직하 다. 역사다리꼴 구조의 제1 출력 리드(176a)를 이용하는 경우 리드 간의 피치(P)를 약 25㎛ 이하, 바람직하게는 20㎛ 이하까지 줄일 수 있다.
베이스 필름(160) 상에 게이트 구동용 반도체 칩(190)이 실장되는 부분을 칩 실장부라고 하며, 베이스 필름(160) 중 칩 실장부 및 리드 이외의 부분은 배선 패턴의 보호를 위하여 보호막(180)으로 덮여지는 것이 바람직하다. 이러한 보호막(180)으로는 예를 들어 솔더레지스트 등을 사용할 수 있다.
게이트 칩 필름 패키지(150)는 하부기판(212) 상의 게이트선(232)과 이방성 도전 필름(240)을 이용하여 접속한다. 이방성 도전 필름(240)은 열에 의하여 경화되는 접착제(242)와 그 안에 미세한 도전 입자(244)를 혼합시킨 양면 테이프 구조를 가진다. 고온의 압력을 가하면 하부기판(212)의 게이트선(232), 구체적으로 게이트선(232)의 끝단에 형성된 접속 패드와 게이트 칩 필름 패키지(150)의 제1 출력 리드(176a)가 맞닿는 부분에서 도전 입자(244)가 파괴되면서 도전 입자(244)를 통하여 게이트선(232)과 제1 출력 리드(176a)가 통전하게 된다. 그리고 게이트 칩 필름 패키지(150)의 입력 리드(170)는 도전 입자(244)를 통하여 제1 게이트 구동 신호 전송선(230a)과 통전하게 되고, 게이트 칩 필름 패키지(150)의 제2 출력 리드(176b)는 도전 입자(244)를 통하여 제2 게이트 구동 신호 전송선(230b)과 통전하게 된다.
제1 출력 리드(176a) 외의 요철면에는 접착제(242)가 충진/경화되어서 하부기판(212)과 게이트 칩 필름 패키지(150)가 서로 접착된다.
앞서 언급한 바와 같이 게이트 칩 필름 패키지(150)의 배선 패턴 및 리드가 역사다리꼴 형상을 가지는 경우, 데이터 칩 필름 패키지와 마찬가지로 게이트선(232)과 접속 안정성을 유지하면서 파인피치를 구현할 수 있다.
이상 게이트 칩 필름 패키지(150)의 배선 패턴 중 제1 출력 리드(176a)를 이용하여 설명하였으나, 본 발명의 특징은 제1 출력 리드(176a)에 한정되지 않으며 베이스 필름(160) 상에 형성된 다른 리드 및 배선 패턴, 즉 입력 리드(170), 제2 출력 리드(176b), 입력 배선 패턴(172), 제1 출력 배선 패턴(174a) 및 제2 출력 배선 패턴(174b)에 대해서도 적용될 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
상술한 바와 같이 본 발명에 따른 칩 필름 패키지 및 이를 포함하는 디스플레이 패널 어셈블리에 의하면, 파인피치를 구현하기 위하여 리드 간의 피치를 줄이더라도 리드가 역사다리꼴이므로 리드의 하면 간의 이격거리에 대한 마진을 확보하여 리드간의 단락에 의한 불량을 방지하는 동시에 파인피치를 구현할 수 있다. 또한 파인피치를 구현하기 위하여 리드의 폭을 줄이더라도 리드의 상면이 상대적으로 넓기 때문에 게이트선 또는 데이터선과의 충분한 접촉 면적을 얻어서 접촉 신뢰성을 높일 수 있다. 나아가 리드에 크랙이 발생하는 것을 방지할 수 있다.

Claims (18)

  1. 절연성 재질로 이루어진 베이스 필름;
    상기 베이스 필름 상에 형성되어 소정의 회로를 구성하는 배선 패턴; 및
    상기 배선 패턴의 일단에 형성되어 외부 단자와 접속하며, 상기 베이스 필름과 인접한 하면이 상기 외부 단자와 접속하는 상면보다 좁은 폭을 가지는 리드를 포함하는 칩 필름 패키지.
  2. 제1 항에 있어서,
    상기 하면의 폭(Wb)과 상기 상면의 폭(Wt)의 비율은 0.6 ≤ Wb/Wt < 1인 칩 필름 패키지.
  3. 제1 항에 있어서,
    상기 리드 간의 피치는 약 25㎛ 이하인 칩 필름 패키지.
  4. 제1 항에 있어서,
    상기 리드는 역사다리꼴 형상의 단면을 가지는 칩 필름 패키지.
  5. 제1 항에 있어서,
    상기 배선 패턴과 전기적으로 접속하는 반도체 칩을 더 포함하는 칩 필름 패 키지.
  6. 제5 항에 있어서,
    상기 반도체 칩은 디스플레이 패널에 전달되는 데이터 구동신호를 처리하는 데이터 구동용 반도체 칩인 칩 필름 패키지.
  7. 제6 항에 있어서,
    상기 리드는 상기 베이스 필름의 일측에 형성된 입력 리드와, 상기 베이스 필름의 타측에 형성된 출력 리드를 포함하고,
    상기 배선 패턴은 상기 입력 리드로부터 실질적으로 직선 형상으로 신장되어 상기 반도체 칩과 접속하는 입력 배선 패턴과, 상기 출력 리드로부터 실질적으로 직선 형상으로 신장되어 상기 반도체 칩과 접속하는 출력 배선 패턴을 포함하고,
    상기 배선 패턴은 역사다리꼴 형상의 단면을 가지는 칩 필름 패키지.
  8. 제5 항에 있어서,
    상기 반도체 칩은 디스플레이 패널에 전달되는 게이트 구동신호를 처리하는 게이트 구동용 반도체 칩인 칩 필름 패키지.
  9. 제8 항에 있어서,
    상기 리드는 상기 베이스 필름의 일측에 형성된 입력 리드, 제1 출력 리드 및 제2 출력 리드를 포함하고,
    상기 배선 패턴은 상기 입력 리드로부터 신장되어 상기 베이스 필름의 외곽을 따라 라운딩되어 상기 반도체 칩과 접속하는 입력 배선 패턴과, 상기 반도체 칩으로부터 실질적으로 직선 형상으로 신장되어 상기 제1 출력 리드와 접속하는 제1 출력 배선 패턴과, 상기 반도체 칩으로부터 신장되어 상기 베이스 필름의 외곽을 따라 라운딩되어 상기 제2 출력 리드와 접속하는 제2 출력 배선 패턴을 포함하고,
    상기 배선 패턴은 역사다리꼴 형상의 단면을 가지는 칩 필름 패키지.
  10. 가장자리를 따라 다수의 접속단자를 가지며, 상기 접속단자를 통하여 외부로부터 구동신호를 입력받아 영상 정보를 디스플레이하는 디스플레이 패널; 및
    상기 디스플레이 패널을 구동하기 위한 반도체 칩이 실장되고 상기 접속단자와 전기적으로 접속하는 칩 필름 패키지를 포함하되,
    상기 칩 필름 패키지는,
    절연성 재질로 이루어진 베이스 필름;
    상기 베이스 필름 상에 형성되어 소정의 회로를 구성하는 배선 패턴;
    상기 배선 패턴과 전기적으로 접속하는 반도체 칩; 및
    상기 배선 패턴의 일단에 형성되어 상기 접속단자와 접속하며, 상기 베이스 필름과 인접한 하면이 상기 접속단자와 접속하는 상면보다 좁은 폭을 가지는 리드를 포함하는 디스플레이 패널 어셈블리.
  11. 제10 항에 있어서,
    상기 하면의 폭(Wb)과 상기 상면의 폭(Wt)의 비율은 0.6 ≤ Wb/Wt < 1인 디스플레이 패널 어셈블리.
  12. 제10 항에 있어서,
    상기 리드 간의 피치는 약 25㎛ 이하인 디스플레이 패널 어셈블리.
  13. 제10 항에 있어서,
    상기 리드는 역사다리꼴 형상의 단면을 가지는 디스플레이 패널 어셈블리.
  14. 제10 항에 있어서,
    상기 칩 필름 패키지는 상기 접속단자와 이방성 도전 필름에 의해 접속하는 디스플레이 패널 어셈블리.
  15. 제10 항에 있어서,
    상기 반도체 칩은 상기 디스플레이 패널에 전달되는 데이터 구동신호를 처리하는 데이터 구동용 반도체 칩인 디스플레이 패널 어셈블리.
  16. 제15 항에 있어서,
    상기 리드는 상기 베이스 필름의 일측에 형성된 입력 리드와, 상기 베이스 필름의 타측에 형성된 출력 리드를 포함하고,
    상기 배선 패턴은 상기 입력 리드로부터 실질적으로 직선 형상으로 신장되어 상기 반도체 칩과 접속하는 입력 배선 패턴과, 상기 출력 리드로부터 실질적으로 직선 형상으로 신장되어 상기 반도체 칩과 접속하는 출력 배선 패턴을 포함하고,
    상기 배선 패턴은 역사다리꼴 형상의 단면을 가지는 디스플레이 패널 어셈블리.
  17. 제10 항에 있어서,
    상기 반도체 칩은 상기 디스플레이 패널에 전달되는 게이트 구동신호를 처리하는 게이트 구동용 반도체 칩인 디스플레이 패널 어셈블리.
  18. 제17 항에 있어서,
    상기 리드는 상기 베이스 필름의 일측에 형성된 입력 리드, 제1 출력 리드 및 제2 출력 리드를 포함하고,
    상기 배선 패턴은 상기 입력 리드로부터 신장되어 상기 베이스 필름의 외곽을 따라 라운딩되어 상기 반도체 칩과 접속하는 입력 배선 패턴과, 상기 반도체 칩으로부터 실질적으로 직선 형상으로 신장되어 상기 제1 출력 리드와 접속하는 제1 출력 배선 패턴과, 상기 반도체 칩으로부터 신장되어 상기 베이스 필름의 외곽을 따라 라운딩되어 상기 제2 출력 리드와 접속하는 제2 출력 배선 패턴을 포함하고,
    상기 배선 패턴은 역사다리꼴 형상의 단면을 가지는 디스플레이 패널 어셈블 리.
KR1020060084286A 2006-09-01 2006-09-01 칩 필름 패키지 및 이를 포함하는 디스플레이 패널어셈블리 Withdrawn KR20080020858A (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020060084286A KR20080020858A (ko) 2006-09-01 2006-09-01 칩 필름 패키지 및 이를 포함하는 디스플레이 패널어셈블리
JP2007099689A JP2008060526A (ja) 2006-09-01 2007-04-05 チップフィルムパッケージ、及びこれを含むディスプレイパネルアセンブリ
US11/838,415 US20080055291A1 (en) 2006-09-01 2007-08-14 Chip film package and display panel assembly having the same
TW096130130A TW200816433A (en) 2006-09-01 2007-08-15 Chip film package and display panel assembly having the same
EP07016074A EP1895585A2 (en) 2006-09-01 2007-08-16 Chip film package and display panel assembly having the same
CNA2007101457194A CN101136388A (zh) 2006-09-01 2007-08-31 芯片膜封装件和具有该芯片膜封装件的显示面板组件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060084286A KR20080020858A (ko) 2006-09-01 2006-09-01 칩 필름 패키지 및 이를 포함하는 디스플레이 패널어셈블리

Publications (1)

Publication Number Publication Date
KR20080020858A true KR20080020858A (ko) 2008-03-06

Family

ID=38956371

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060084286A Withdrawn KR20080020858A (ko) 2006-09-01 2006-09-01 칩 필름 패키지 및 이를 포함하는 디스플레이 패널어셈블리

Country Status (6)

Country Link
US (1) US20080055291A1 (ko)
EP (1) EP1895585A2 (ko)
JP (1) JP2008060526A (ko)
KR (1) KR20080020858A (ko)
CN (1) CN101136388A (ko)
TW (1) TW200816433A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160028606A (ko) * 2014-09-03 2016-03-14 삼성디스플레이 주식회사 칩 온 필름 패키지 및 이를 포함하는 표시 장치

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100951615B1 (ko) * 2007-11-30 2010-04-09 순천대학교 산학협력단 약용주 함유 치즈 및 이의 제조방법
KR20090067744A (ko) * 2007-12-21 2009-06-25 엘지전자 주식회사 연성 필름
KR100896439B1 (ko) * 2007-12-26 2009-05-14 엘지전자 주식회사 연성 필름
KR100939550B1 (ko) * 2007-12-27 2010-01-29 엘지전자 주식회사 연성 필름
KR101054433B1 (ko) * 2007-12-27 2011-08-04 엘지전자 주식회사 연성 필름 및 그를 포함하는 표시장치
KR100947607B1 (ko) * 2007-12-27 2010-03-15 엘지전자 주식회사 연성 필름
KR100889002B1 (ko) * 2007-12-27 2009-03-19 엘지전자 주식회사 연성 필름
KR100947608B1 (ko) * 2007-12-28 2010-03-15 엘지전자 주식회사 연성 필름
JP4980960B2 (ja) * 2008-03-14 2012-07-18 ラピスセミコンダクタ株式会社 テープ配線基板及び半導体チップパッケージ
CN101820722B (zh) * 2009-02-27 2012-07-18 北京京东方光电科技有限公司 平面显示装置的柔性印刷电路板
JP5452290B2 (ja) * 2010-03-05 2014-03-26 ラピスセミコンダクタ株式会社 表示パネル
TWI419277B (zh) * 2010-08-05 2013-12-11 Advanced Semiconductor Eng 線路基板及其製作方法與封裝結構及其製作方法
CN102323682B (zh) * 2011-08-05 2013-06-26 深圳市华星光电技术有限公司 液晶面板及软板上芯片构造的卷带基板
CN102368471B (zh) * 2011-09-14 2014-04-30 深圳市华星光电技术有限公司 Lcd驱动芯片的cof封装方法与结构
CN104516567B (zh) * 2013-09-29 2018-11-02 宝宸（厦门）光学科技有限公司 触控面板及其制造方法
JP6207341B2 (ja) * 2013-10-24 2017-10-04 株式会社ジャパンディスプレイ 表示装置
KR102391249B1 (ko) * 2015-05-28 2022-04-28 삼성디스플레이 주식회사 표시 장치
KR102465968B1 (ko) * 2015-11-24 2022-11-10 삼성전자주식회사 반도체 칩과 그 제조방법, 및 그 반도체 칩을 포함한 반도체 패키지와 디스플레이 장치
KR101751407B1 (ko) * 2016-02-16 2017-07-11 단국대학교 산학협력단 플래시 메모리의 신뢰성 검증을 위한 아날로그 정보 기반 에뮬레이션 방법 및 그 장치
US9960151B2 (en) * 2016-08-02 2018-05-01 Novatek Microelectronics Corp. Semiconductor device, display panel assembly, semiconductor structure
KR102716739B1 (ko) 2016-12-23 2024-10-11 엘지디스플레이 주식회사 전자 장치 및 이를 포함하는 표시 장치
KR102322539B1 (ko) * 2018-02-07 2021-11-04 삼성전자주식회사 반도체 패키지 및 이를 포함하는 디스플레이 장치
DE102019202715A1 (de) 2019-02-28 2020-09-03 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Folienbasiertes package mit distanzausgleich
DE102019202716B4 (de) 2019-02-28 2020-12-24 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Flex-folien-package mit coplanarer topologie für hochfrequenzsignale und verfahren zum herstellen eines derartigen flex-folien-packages
DE102019202721B4 (de) 2019-02-28 2021-03-25 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. 3d-flexfolien-package
DE102019202718B4 (de) 2019-02-28 2020-12-24 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Dünnes Dual-Folienpackage und Verfahren zum Herstellen desselben
DE102019202717A1 (de) * 2019-02-28 2020-09-03 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Flex-folien-package mit erweiterter topologie
KR102704222B1 (ko) * 2019-10-04 2024-09-10 삼성전자주식회사 필름 패키지 및 패키지 모듈의 제조 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160028606A (ko) * 2014-09-03 2016-03-14 삼성디스플레이 주식회사 칩 온 필름 패키지 및 이를 포함하는 표시 장치
US11215883B2 (en) 2014-09-03 2022-01-04 Samsung Display Co., Ltd. Chip on film package and display apparatus having ihe same

Also Published As

Publication number Publication date
CN101136388A (zh) 2008-03-05
US20080055291A1 (en) 2008-03-06
JP2008060526A (ja) 2008-03-13
TW200816433A (en) 2008-04-01
EP1895585A2 (en) 2008-03-05

Similar Documents

Publication Publication Date Title
KR20080020858A (ko) 칩 필름 패키지 및 이를 포함하는 디스플레이 패널어셈블리
KR101535223B1 (ko) 테이프 배선 기판, 칩-온-필름 패키지 및 장치 어셈블리
US7948768B2 (en) Tape circuit substrate with reduced size of base film
KR100546346B1 (ko) 재배선 범프 형성방법 및 이를 이용한 반도체 칩과 실장구조
CN101060205B (zh) 平面显示面板及连接结构
US7999341B2 (en) Display driver integrated circuit device, film, and module
US7087987B2 (en) Tape circuit substrate and semiconductor chip package using the same
JP4548459B2 (ja) 電子部品の実装構造体
JP2006060211A (ja) テープ配線基板、そのテープ配線基板を含む半導体チップパッケージ及びその半導体チップパッケージを含む液晶表示装置
KR100658442B1 (ko) 열분산형 테이프 패키지 및 그를 이용한 평판 표시 장치
US20030183944A1 (en) Semiconductor device and manufacturing method for the same, circuit board, and electronic device
US7425766B2 (en) Film substrate, fabrication method thereof, and image display substrate
KR100632472B1 (ko) 측벽이 비도전성인 미세 피치 범프 구조를 가지는미세전자소자칩, 이의 패키지, 이를 포함하는액정디스플레이장치 및 이의 제조방법
JP4554983B2 (ja) 液晶表示装置
JP3904058B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
US20120138968A1 (en) Semiconductor package and display panel assembly having the same
US6853080B2 (en) Electronic device and method of manufacturing the same, and electronic instrument
KR100587466B1 (ko) 테이프 배선 기판, 그를 이용한 반도체 칩 패키지 및 그를이용한 액정표시장치
JP5358923B2 (ja) 電子部品の実装構造
JP3665467B2 (ja) 表示装置、及び、表示装置の製造方法
CN100390618C (zh) 载具和电接合结构
KR20240177124A (ko) 반도체 패키지
JP5333367B2 (ja) 電気光学装置及び電子モジュール
JP2004177578A (ja) 電子モジュール

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20060901

PG1501 Laying open of application
PC1203 Withdrawal of no request for examination
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid