[go: up one dir, main page]

KR20080001613A - Substrate processing method and substrate processing apparatus - Google Patents

Substrate processing method and substrate processing apparatus Download PDF

Info

Publication number
KR20080001613A
KR20080001613A KR1020070053370A KR20070053370A KR20080001613A KR 20080001613 A KR20080001613 A KR 20080001613A KR 1020070053370 A KR1020070053370 A KR 1020070053370A KR 20070053370 A KR20070053370 A KR 20070053370A KR 20080001613 A KR20080001613 A KR 20080001613A
Authority
KR
South Korea
Prior art keywords
gas
substrate
oxide film
substrate processing
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1020070053370A
Other languages
Korean (ko)
Other versions
KR100869865B1 (en
Inventor
에이이치 니시무라
Original Assignee
동경 엘렉트론 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동경 엘렉트론 주식회사 filed Critical 동경 엘렉트론 주식회사
Publication of KR20080001613A publication Critical patent/KR20080001613A/en
Application granted granted Critical
Publication of KR100869865B1 publication Critical patent/KR100869865B1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31105Etching inorganic layers
    • H01L21/31111Etching inorganic layers by chemical means
    • H01L21/31116Etching inorganic layers by chemical means by dry-etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67017Apparatus for fluid treatment
    • H01L21/67063Apparatus for fluid treatment for etching
    • H01L21/67069Apparatus for fluid treatment for etching for drying etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Liquid Crystal (AREA)
  • Cleaning By Liquid Or Steam (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Abstract

본 발명은, 불산에 기인하는 잔류물을 용이하게 제거할 수 있는 기판 처리 방법을 제공하는 것을 과제로 하고 있으며, 열산화막(61) 및 BPSG막(63)을 갖는 웨이퍼(W)를 향해서 HF 가스를 공급하여, BPSG막(63)을 선택적으로 에칭하고, 이어서, 웨이퍼(W)를 향해서 NH3 가스를 공급하여, SiO2와 불산의 반응에 따라서 발생하는 잔류물(64)의 H2SiF6과 NH3 가스를 반응시켜 NH4F 및 SiF4를 발생시키고, 또한 NH4F를 승화시키는 것을 특징으로 한다. This invention makes it a subject to provide the substrate processing method which can remove the residue resulting from a hydrofluoric acid easily, HF gas toward the wafer W which has the thermal oxidation film 61 and the BPSG film 63. , The BPSG film 63 is selectively etched, and then NH 3 gas is supplied toward the wafer W so that the H 2 SiF 6 of the residue 64 generated in accordance with the reaction between SiO 2 and hydrofluoric acid is supplied. And NH 3 gas to react to generate NH 4 F and SiF 4 , and further sublimate NH 4 F.

Description

기판 처리 방법 및 기판 처리 장치{SUBSTRATE PROCESSING METHOD AND SUBSTRATE PROCESSING APPARATUS}Substrate processing method and substrate processing apparatus {SUBSTRATE PROCESSING METHOD AND SUBSTRATE PROCESSING APPARATUS}

도 1은 본 발명의 제 1 실시형태에 따른 기판 처리 장치를 갖춘 기판 처리 시스템의 개략 구성을 나타내는 평면도이다. BRIEF DESCRIPTION OF THE DRAWINGS It is a top view which shows schematic structure of the substrate processing system provided with the substrate processing apparatus which concerns on 1st Embodiment of this invention.

도 2는 도 1에 있어서의 제 2 프로세스 모듈의 단면도로, 도 2(A)는 도 1에 있어서의 선 I-I에 따르는 단면도이며, 도 2(B)는 도 2(A)에 있어서의 A부의 확대도이다. FIG. 2 is a cross-sectional view of the second process module in FIG. 1, FIG. 2A is a cross-sectional view taken along the line II in FIG. 1, and FIG. 2B is a part A in FIG. 2A. It is an enlarged view.

도 3은 도 1의 기판 처리 시스템이 실행하는 기판 처리 방법을 나타내는 공정도이다. 3 is a flowchart showing a substrate processing method executed by the substrate processing system of FIG. 1.

도 4는 산화막의 종류와 에칭 레이트의 관계를 나타내는 그래프이다. 4 is a graph showing the relationship between the type of oxide film and the etching rate.

도 5는 도 1의 기판 처리 시스템이 실행하는 기판 처리 방법을 나타내는 흐름도이다. 5 is a flowchart illustrating a substrate processing method executed by the substrate processing system of FIG. 1.

도 6은 본 발명의 제 2 실시형태에 따른 기판 처리 장치를 갖춘 기판 처리 시스템의 개략 구성을 나타내는 평면도이다. It is a top view which shows schematic structure of the substrate processing system provided with the substrate processing apparatus which concerns on 2nd Embodiment of this invention.

도 7은 도 6에 있어서의 제 2 프로세스 모듈의 단면도로, 도 7(A)는 도 6에 있어서의 선 II-II에 따르는 단면도이며, 도 7(B)는 도 7(A)에 있어서의 B부의 확 대도이다. FIG. 7: is sectional drawing of the 2nd process module in FIG. 6, FIG. 7 (A) is sectional drawing along the line II-II in FIG. 6, and FIG. 7 (B) is in FIG. Magnification of Part B.

도 8은 도 6의 기판 처리 시스템이 실행하는 기판 처리 방법을 나타내는 흐름도이다. 8 is a flowchart illustrating a substrate processing method executed by the substrate processing system of FIG. 6.

도 9는 도 7의 제 2 프로세스 모듈의 변형예를 게시하는 단면도이다. FIG. 9 is a cross-sectional view illustrating a modification of the second process module of FIG. 7.

도면의 주요부분에 대한 부호의 설명Explanation of symbols for main parts of the drawings

W: 웨이퍼 10, 77: 기판 처리 시스템W: wafer 10, 77: substrate processing system

11: 제 1 프로세스 쉽 12, 65: 제 2 프로세스 쉽11: 1st process easy 12, 65: 2nd process easy

34: 제 2 프로세스 모듈 38: 챔버34: second process module 38: chamber

39: 재치대 40: 샤워 헤드39: mounting table 40: shower head

43: 하층 가스 공급부 44: 상층 가스 공급부43: lower gas supply part 44: upper gas supply part

60: 실리콘 기재 61: 열산화막60: silicon substrate 61: thermal oxide film

62: 폴리실리콘막 63: BPSG막62: polysilicon film 63: BPSG film

64: 잔류물 68: 제 3 프로세스 모듈64: residue 68: third process module

74: 스테이지 히터74: stage heater

본 발명은, 기판 처리 방법 및 기판 처리 장치에 관한 것이고, 특히, 열산화막과 불순물을 포함하는 산화막이 형성된 기판을 처리하는 기판 처리 방법에 관한 것이다. TECHNICAL FIELD This invention relates to a substrate processing method and a substrate processing apparatus. Specifically, It is related with the substrate processing method which processes the board | substrate with which the oxide film containing a thermal oxidation film and an impurity was formed.

열산화 처리에 의해서 형성된 열산화막과, CVD 처리 등에 의해서 형성된 불순물을 포함하는 산화막, 예컨대 BPSG(Boron Phosphorous Silicate Glass)막을 갖는 반도체 디바이스용의 웨이퍼(기판)가 알려져 있다. BPSG막은, 폴리실리콘막 상에 상기 폴리실리콘막을 부분적으로 노출시키도록 형성되어, 폴리실리콘막의 에칭시에, 하드 마스크로서 기능한다. 또한, 열산화막은 게이트 산화막을 구성한다. BACKGROUND ART A wafer (substrate) for a semiconductor device having a thermal oxide film formed by a thermal oxidation process and an oxide film containing impurities formed by a CVD process or the like, such as a BPSG (Boron Phosphorous Silicate Glass) film, is known. The BPSG film is formed so as to partially expose the polysilicon film on the polysilicon film, and functions as a hard mask when etching the polysilicon film. In addition, the thermal oxide film constitutes a gate oxide film.

그리고, 이러한 기판에서는 폴리실리콘막의 에칭 후, 열산화막을 제거(에칭)하지 않고, BPSG막을 선택적으로 제거(에칭)하는 것이 요청되고 있다. In such a substrate, it is desired to selectively remove (etch) the BPSG film without removing (etching) the thermal oxide film after etching the polysilicon film.

산화막을 에칭할 때는, 통상, CF계 가스의 플라즈마를 이용하지만, CF계 가스의 플라즈마는 BPSG막뿐만 아니라 열산화막도 에칭하기 때문에, 열산화막에 대한 BPSG막의 선택비를 확보하기 어려워, BPSG막을 선택적으로 에칭할 수 없다. When etching the oxide film, a plasma of CF gas is usually used, but since the plasma of CF gas not only heats the BPSG film but also the thermal oxide film, it is difficult to secure a selectivity ratio of the BPSG film to the thermal oxide film, and thus the BPSG film is selectively selected. Cannot be etched.

이에 대하여, HF 가스, 또는 HF 가스와 H2O 가스의 혼합 가스를 플라즈마화하지 않고 이용하는 에칭 방법이 제안되었다(예컨대, 특허문헌 1 참조). 이 방법에서는, HF 가스와 H2O가 결합됨으로써 발생하는 불산에 의해서 불순물을 포함하는 산화막을 우선적으로 제거할 수 있어, 그 결과, BPSG막을 선택적으로 에칭할 수 있다. On the other hand, an etching method using plasma without the HF gas, or mixed gas of HF gas and a H 2 O gas, has been proposed (see, for example, Patent Document 1). In this method, an oxide film containing impurities can be preferentially removed by hydrofluoric acid generated by the combination of HF gas and H 2 O. As a result, the BPSG film can be selectively etched.

[특허문헌 1] 일본 특허공개 제1994-181188호 공보[Patent Document 1] Japanese Unexamined Patent Publication No. 194-181188

그러나, HF 가스, 또는 HF 가스와 H2O 가스의 혼합 가스를 이용하여 BPSG막을 에칭한 경우, SiO2와 불산의 반응에 의해서 잔류물이 발생하여, 상기 잔류물이 반도체 디바이스용의 웨이퍼의 표면에 부착한다. 이 잔류물은, 상기 웨이퍼로부터 제조되는 반도체 디바이스에서 단락 등의 불량을 야기한다. However, when the BPSG film is etched using HF gas or a mixed gas of HF gas and H 2 O gas, residues are generated by the reaction of SiO 2 with hydrofluoric acid, and the residues are formed on the surface of the wafer for semiconductor devices. Attach to. This residue causes a defect such as a short circuit in the semiconductor device manufactured from the wafer.

본 발명의 목적은, 불산에 기인하는 잔류물을 용이하게 제거할 수 있는 기판 처리 방법 및 기판 처리 장치를 제공하는 것에 있다. An object of the present invention is to provide a substrate processing method and a substrate processing apparatus that can easily remove residues due to hydrofluoric acid.

상기 목적을 달성하기 위하여, 청구항 1에 기재된 기판 처리 방법은, 열산화 처리에 의해서 형성된 제 1 산화막 및 불순물을 포함하는 제 2 산화막을 갖는 기판을 처리하는 기판 처리 방법으로서, 상기 기판을 향해서 HF 가스를 공급하는 HF 가스 공급 단계, 및 상기 HF 가스가 공급된 상기 기판을 향해서 적어도 NH3 가스를 포함하는 세정 가스를 공급하는 세정 가스 공급 단계를 갖는 것을 특징으로 한다. In order to achieve the above object, the substrate processing method according to claim 1 is a substrate processing method for treating a substrate having a first oxide film formed by thermal oxidation treatment and a second oxide film containing impurities, wherein the HF gas is directed toward the substrate. And a cleaning gas supplying step of supplying a cleaning gas including at least NH 3 gas toward the substrate to which the HF gas is supplied.

청구항 2에 기재된 기판 처리 방법은, 청구항 1에 기재된 기판 처리 방법에 있어서, 상기 HF 가스 공급 단계에서는, H2O 가스를 공급하지 않는 것을 특징으로 한다. The substrate processing method of claim 2 is the substrate processing method of claim 1, wherein in the HF gas supply step, H 2 O gas is not supplied.

청구항 3에 기재된 기판 처리 방법은, 청구항 1 또는 2에 기재된 기판 처리 방법에 있어서, 상기 기판은 상기 제 1 산화막 상에 형성되고 또한 상기 제 2 산화 막으로 덮인 실리콘 함유층을 갖고, 상기 제 2 산화막은 부분적으로 상기 실리콘 함유층을 노출시키고, 상기 실리콘 함유층은, 상기 HF 가스 공급 단계 전에 에칭되는 것을 특징으로 한다. The substrate processing method of claim 3 is the substrate processing method of claim 1, wherein the substrate has a silicon-containing layer formed on the first oxide film and covered with the second oxide film, and the second oxide film is And partially expose the silicon containing layer, wherein the silicon containing layer is etched prior to the HF gas supply step.

상기 목적을 달성하기 위하여, 청구항 4에 기재된 기판 처리 방법은, 열산화 처리에 의해서 형성된 제 1 산화막 및 불순물을 포함하는 제 2 산화막을 갖는 기판을 처리하는 기판 처리 방법으로서, 상기 기판을 향해서 HF 가스를 공급하는 HF 가스 공급 단계, 및 상기 HF 가스가 공급된 상기 기판을 가열하는 기판 가열 단계를 갖는 것을 특징으로 한다. In order to achieve the above object, the substrate processing method according to claim 4 is a substrate processing method for treating a substrate having a first oxide film formed by thermal oxidation treatment and a second oxide film containing impurities, wherein the HF gas is directed toward the substrate. It characterized in that it has a HF gas supply step of supplying a, and a substrate heating step of heating the substrate supplied with the HF gas.

청구항 5에 기재된 기판 처리 방법은, 청구항 4에 기재된 기판 처리 방법에 있어서, 상기 기판 가열 단계에서는, N2 가스의 분위기 하에서 상기 기판을 가열하는 것을 특징으로 한다. The substrate processing method of claim 5 is the substrate processing method of claim 4, wherein in the substrate heating step, the substrate is heated in an atmosphere of N 2 gas.

청구항 6에 기재된 기판 처리 방법은, 청구항 4 또는 5에 기재된 기판 처리 방법에 있어서, 상기 기판 가열 단계에서는, 상기 기판을 150℃ 이상으로 가열하는 것을 특징으로 한다. The substrate processing method of claim 6 is the substrate processing method of claim 4, wherein the substrate is heated to 150 ° C. or higher in the substrate heating step.

상기 목적을 달성하기 위하여, 청구항 7에 기재된 기판 처리 장치는, 열산화 처리에 의해서 형성된 제 1 산화막 및 불순물을 포함하는 제 2 산화막을 갖는 기판을 처리하는 기판 처리 장치에 있어서, 상기 기판을 향해서 HF 가스를 공급하는 HF 가스 공급 장치, 및 상기 HF 가스가 공급된 상기 기판을 향해서 적어도 NH3 가스를 포함하는 세정 가스를 공급하는 세정 가스 공급 장치를 구비하는 것을 특징으로 한 다. In order to achieve the above object, the substrate processing apparatus according to claim 7 is a substrate processing apparatus for processing a substrate having a first oxide film formed by a thermal oxidation treatment and a second oxide film containing impurities, wherein the substrate processing apparatus comprises an HF. An HF gas supply device for supplying a gas, and a cleaning gas supply device for supplying a cleaning gas including at least NH 3 gas toward the substrate supplied with the HF gas.

상기 목적을 달성하기 위하여, 청구항 8에 기재된 기판 처리 장치는, 열산화 처리에 의해서 형성된 제 1 산화막 및 불순물을 포함하는 제 2 산화막을 갖는 기판을 처리하는 기판 처리 장치에 있어서, 상기 기판을 향해서 HF 가스를 공급하는 HF 가스 공급 장치, 및 상기 HF 가스가 공급된 상기 기판을 가열하는 기판 가열 장치를 구비하는 것을 특징으로 한다. In order to achieve the above object, the substrate processing apparatus according to claim 8 is a substrate processing apparatus for processing a substrate having a first oxide film formed by a thermal oxidation treatment and a second oxide film containing an impurity, wherein the substrate processing apparatus includes an HF. An HF gas supply device for supplying a gas, and a substrate heating device for heating the substrate to which the HF gas is supplied are provided.

발명을 실시하기 위한 최선의 형태Best Mode for Carrying Out the Invention

이하, 본 발명의 실시형태에 대하여 도면을 참조하면서 설명한다. EMBODIMENT OF THE INVENTION Hereinafter, embodiment of this invention is described, referring drawings.

우선, 본 발명의 제 1 실시형태에 따른 기판 처리 장치를 갖춘 기판 처리 시스템에 대하여 설명한다. First, the substrate processing system provided with the substrate processing apparatus which concerns on 1st Embodiment of this invention is demonstrated.

도 1은, 본 실시형태에 따른 기판 처리 장치를 갖춘 기판 처리 시스템의 개략 구성을 나타내는 평면도이다. 1: is a top view which shows schematic structure of the substrate processing system provided with the substrate processing apparatus which concerns on this embodiment.

도 1에 있어서, 기판 처리 시스템(10)은, 반도체 디바이스용의 웨이퍼(이하, 간단히 「웨이퍼」라고 함)(W)(기판)에 플라즈마 처리를 실시하는 제 1 프로세스 쉽(11), 상기 제 1 프로세스 쉽(11)과 평행하게 배치되어, 제 1 프로세스 쉽(11)에 있어서 플라즈마 처리가 실시된 웨이퍼(W)에 후술하는 소정의 처리를 실시하는 제 2 프로세스 쉽(12)(기판 처리 장치), 및 제 1 프로세스 쉽(11)과 제 2 프로세스 쉽(12)이 각각 접속된 직사각형상의 공통 반송실로서의 로더 모듈(13)을 구비한다. In FIG. 1, the substrate processing system 10 is the 1st process ship 11 which performs a plasma process on the wafer (henceforth a "wafer") W (substrate) for semiconductor devices, The said agent 2nd process ship 12 (substrate processing apparatus) arrange | positioned in parallel with 1 process ship 11 and performing predetermined process mentioned later on the wafer W in which the plasma process was performed in the 1st process ship 11 (substrate processing apparatus). ), And a loader module 13 as a rectangular common transfer chamber to which the first process ship 11 and the second process ship 12 are connected, respectively.

로더 모듈(13)에는, 상술한 제 1 프로세스 쉽(11) 및 제 2 프로세스 쉽(12) 외에, 25장의 웨이퍼(W)를 수용하는 용기로서의 푸프(FOUP; Front Opening Unified Pod)(14)가 각각 재치되는 3개의 푸프 재치대(15), 푸프(14)로부터 반출된 웨이퍼(W)의 위치를 프리얼라인먼트(prealighnment)하는 오리엔터(16), 및 웨이퍼(W)의 표면 상태를 계측하는 제 1 및 제 2 IMS(Integrated Metrology System, Therma-Wave, Inc.)(17, 18)가 접속되어 있다. In addition to the first process ship 11 and the second process ship 12 described above, the loader module 13 includes a front opening Unified Pod (FOUP) 14 as a container for holding 25 wafers W. A third measuring unit for measuring the surface state of the wafer (W) and the orienter (16) for pre-aligning the position of the wafer (W) taken out from the pouf (14). The first and second IMS (Integrated Metrology System, Therma-Wave, Inc.) 17, 18 are connected.

제 1 프로세스 쉽(11) 및 제 2 프로세스 쉽(12)은, 로더 모듈(13)의 긴 방향에 따르는 측벽에 접속되는 동시에 로더 모듈(13)을 사이에 두고 3개의 푸프 재치대(15)와 대향하도록 배치되고, 오리엔터(16)는 로더 모듈(13)의 긴 방향에 따르는 일단에 배치되고, 제 1 IMS(17)는 로더 모듈(13)의 긴 방향에 따르는 다른 단에 배치되고, 제 2 IMS(18)는 3개의 푸프 재치대(15)와 병렬로 배치된다. The 1st process ship 11 and the 2nd process ship 12 are connected to the side wall which follows the longitudinal direction of the loader module 13, and are equipped with the three poop mounts 15 with the loader module 13 interposed. Are arranged to face each other, the orienter 16 is disposed at one end along the longitudinal direction of the loader module 13, and the first IMS 17 is disposed at the other end along the longitudinal direction of the loader module 13, and 2 IMS 18 is arranged in parallel with three pouf mounts 15.

로더 모듈(13)은, 내부에 배치된, 웨이퍼(W)를 반송하는 스칼라형 듀얼 암 타입의 반송 암 기구(19)와, 각 푸프 재치대(15)에 대응하도록 측벽에 배치된 웨이퍼(W)의 투입구로서의 3개의 로드 포트(20)를 갖는다. 반송 암 기구(19)는, 푸프 재치대(15)에 재치된 푸프(14)로부터 웨이퍼(W)를 로드 포트(20) 경유로 취출하고, 상기 취출한 웨이퍼(W)를 제 1 프로세스 쉽(11), 제 2 프로세스 쉽(12), 오리엔터(16), 제 1 IMS(17)나 제 2 IMS(18)로 반출입한다. The loader module 13 includes a scalar dual arm type conveyance arm mechanism 19 for conveying the wafer W disposed therein, and a wafer W disposed on the sidewall so as to correspond to each pouf placing table 15. It has three load ports 20 as an inlet of (). The transfer arm mechanism 19 takes out the wafer W from the pouf 14 mounted on the poop mounting table 15 via the load port 20, and takes out the taken out wafer W in a first process ( 11) It carries in and out to the 2nd process ship 12, the orienter 16, the 1st IMS 17, and the 2nd IMS 18. FIG.

제 1 IMS(17)는 광학계의 모니터이며, 반입된 웨이퍼(W)를 재치하는 스테이지(21)와, 상기 스테이지(21)에 재치된 웨이퍼(W)를 지향하는 광학 센서(22)를 갖고, 웨이퍼(W)의 표면 형상, 예컨대, 폴리실리콘막의 막 두께, 배선 홈(groove)이나 게이트 전극 등의 CD(Critical Dimension)값을 측정한다. 제 2 IMS(18)도 광학계의 모니터이며, 제 1 IMS(17)와 마찬가지로 스테이지(23)와 광학 센서(24)를 갖 는다. The first IMS 17 is a monitor of an optical system, and has a stage 21 on which the wafer W loaded is placed, and an optical sensor 22 directed to the wafer W placed on the stage 21. The surface shape of the wafer W, for example, the film thickness of the polysilicon film, the CD (Critical Dimension) values of the wiring grooves and the gate electrodes are measured. The second IMS 18 is also an optical monitor, and has a stage 23 and an optical sensor 24 similarly to the first IMS 17.

제 1 프로세스 쉽(11)은, 웨이퍼(W)에 플라즈마 처리를 실시하는 제 1 프로세스 모듈(25), 및 상기 제 1 프로세스 모듈(25)에 웨이퍼(W)를 주고받는 링크형 싱글 픽(pick) 타입의 제 1 반송 암(26)을 내장하는 제 1 로드·록 모듈(27)을 갖는다. The first process ship 11 includes a first process module 25 that performs a plasma treatment on the wafer W, and a link-type single pick that exchanges the wafer W with the first process module 25. The first load lock module 27 incorporating the 1st type conveyance arm 26 is provided.

제 1 프로세스 모듈(25)은, 원통상의 처리실 용기(챔버)와, 상기 챔버 내에 배치된 상부 전극 및 하부 전극(어느 것이나 도시하지 않음)을 갖고, 상기 상부 전극 및 하부 전극 사이의 거리는 웨이퍼(W)에 플라즈마 처리로서의 에칭 처리를 실시하기 위한 적절한 간격으로 설정되어 있다. 또한, 하부 전극은 웨이퍼(W)를 쿨롱힘 등에 의해서 척(chuck)하는 ESC(28)를 그 정부에 갖는다. The first process module 25 has a cylindrical processing chamber container (chamber) and an upper electrode and a lower electrode (not shown) disposed in the chamber, and the distance between the upper electrode and the lower electrode is a wafer ( W) is set at an appropriate interval for performing an etching process as a plasma process. In addition, the lower electrode has an ESC 28 in its government which chucks the wafer W by a coulomb force or the like.

제 1 프로세스 모듈(25)에서는, 챔버 내부에 CF계 가스를 포함하는 처리 가스를 도입하여, 상부 전극와 하부 전극 사이에 전계를 발생시킴으로써 도입된 처리 가스를 플라즈마화하여 이온 및 라디칼을 발생시키고, 상기 이온 및 라디칼에 의해서 웨이퍼(W)에 에칭 처리를 실시한다. In the first process module 25, a process gas containing a CF-based gas is introduced into the chamber to generate an electric field between the upper electrode and the lower electrode, thereby plasmating the introduced process gas to generate ions and radicals. The wafer W is etched with ions and radicals.

제 1 프로세스 쉽(11)에서는, 로더 모듈(13)의 내부 압력은 대기압으로 유지되는 한편, 제 1 프로세스 모듈(25)의 내부 압력은 진공으로 유지된다. 그 때문에, 제 1 로드·록 모듈(27)은, 제 1 프로세스 모듈(25)과의 연결부에 진공 게이트 밸브(29)를 갖추는 동시에, 로더 모듈(13)과의 연결부에 대기 게이트 밸브(30)를 갖춤으로써, 그 내부 압력을 조정가능한 진공 예비반송실로서 구성된다. In the first process ship 11, the internal pressure of the loader module 13 is maintained at atmospheric pressure while the internal pressure of the first process module 25 is maintained in vacuum. Therefore, the 1st load lock module 27 is equipped with the vacuum gate valve 29 in the connection part with the 1st process module 25, and the standby gate valve 30 in the connection part with the loader module 13 is carried out. It is configured as a vacuum pre-conveying chamber whose internal pressure is adjustable.

제 1 로드·록 모듈(27)의 내부에는, 대략 중앙부에 제 1 반송 암(26)이 설 치되고, 상기 제 1 반송 암(26)보다 제 1 프로세스 모듈(25)측에 제 1 버퍼(31)가 설치되며, 제 1 반송 암(26)보다 로더 모듈(13)측에는 제 2 버퍼(32)가 설치된다. 제 1 버퍼(31) 및 제 2 버퍼(32)는, 제 1 반송 암(26)의 선단부에 배치된 웨이퍼(W)를 지지하는 지지부(픽)(33)가 이동하는 궤도 상에 배치되어, 플라즈마 처리가 끝난 웨이퍼(W)를 일시적으로 지지부(33)의 궤도의 상방으로 대피시킴으로써, 에칭 미처리의 웨이퍼(W)와 에칭 처리가 끝난 웨이퍼(W)와의 제 1 프로세스 모듈(25)에서의 원활한 교체를 가능하게 한다. Inside the first load lock module 27, a first conveyance arm 26 is provided in a substantially central portion, and a first buffer (on the first process module 25 side) is provided on the first process module 25 side than the first conveyance arm 26. 31 is provided, and the 2nd buffer 32 is provided in the loader module 13 side rather than the 1st conveyance arm 26. As shown in FIG. The 1st buffer 31 and the 2nd buffer 32 are arrange | positioned on the track | orbit which the support part (pick) 33 which supports the wafer W arrange | positioned at the front-end | tip part of the 1st conveyance arm 26 moves, By temporarily evacuating the plasma processed wafer W above the trajectory of the support part 33, the smoothness in the first process module 25 between the unetched wafer W and the etched wafer W is achieved. Enable replacement.

제 2 프로세스 쉽(12)은, 웨이퍼(W)에 후술하는 소정의 처리를 실시하는 제 2 프로세스 모듈(34)과, 상기 제 2 프로세스 모듈(34)에 진공 게이트 밸브(35)를 통해서 접속되고, 또한 제 2 프로세스 모듈(34)에 웨이퍼(W)를 주고받는 링크형 싱글 픽 타입의 제 2 반송 암(36)을 내장하는 제 2 로드·록 모듈(37)을 갖는다. The 2nd process ship 12 is connected to the 2nd process module 34 which performs the predetermined | prescribed process mentioned later to the wafer W, and the said 2nd process module 34 through the vacuum gate valve 35, And a second load lock module 37 having a second transfer arm 36 of a link-type single pick type that exchanges wafers W with the second process module 34.

도 2는, 도 1에 있어서의 제 2 프로세스 모듈의 단면도로, 도 2(A)는 도 1에 있어서의 선 I-I에 따르는 단면도이며, 도 2(B)는 도 2(A)에 있어서의 A부의 확대도이다. FIG. 2: is sectional drawing of the 2nd process module in FIG. 1, FIG. 2 (A) is sectional drawing along the line II in FIG. 1, and FIG. 2 (B) is A in FIG. It is an enlarged view of wealth.

도 2(A)에 있어서, 제 2 프로세스 모듈(34)은, 원통상의 처리실 용기(챔버)(38), 상기 챔버(38) 내에 배치된 웨이퍼(W)의 재치대(39), 챔버(38)의 상방에 있어서 재치대(39)와 대향하도록 배치된 샤워 헤드(40), 챔버(38) 내의 가스 등을 배기하는 TMP(Turbo Molecular Pump)(41), 및 챔버(38)와 TMP(41) 사이에 배치되어 챔버(38) 내의 압력을 제어하는 가변식 버터플라이 밸브로서의 APC(Adaptive Pressure Control) 밸브(42)를 갖는다. In FIG. 2A, the second process module 34 includes a cylindrical processing chamber container (chamber) 38, a mounting table 39 of the wafer W disposed in the chamber 38, and a chamber ( Above the 38, the shower head 40 disposed to face the mounting table 39, a turbo molecular pump (TMP) 41 for exhausting gas, etc. in the chamber 38, and the chamber 38 and the TMP ( 41 has an Adaptive Pressure Control (APC) valve 42 as a variable butterfly valve disposed between 41 to control the pressure in the chamber 38.

샤워 헤드(40)는 원판상의 하층 가스 공급부(43)(세정 가스 공급 장치) 및 원판상의 상층 가스 공급부(44)(HF 가스 공급 장치)로 이루어지고, 하층 가스 공급부(43)에 상층 가스 공급부(44)가 포개져 있다. 또한, 하층 가스 공급부(43) 및 상층 가스 공급부(44)는 각각 제 1 버퍼실(45) 및 제 2 버퍼실(46)을 갖는다. 제 1 버퍼실(45) 및 제 2 버퍼실(46)은 각각 가스 통기공(47, 48)을 통해서 챔버(38)내에 연통(連通)한다. The shower head 40 consists of a disk-shaped lower layer gas supply part 43 (clean gas supply device) and a disk-shaped upper layer gas supply part 44 (HF gas supply device), and the lower layer gas supply part 43 has an upper gas supply part ( 44) are stacked. In addition, the lower gas supply part 43 and the upper gas supply part 44 have the 1st buffer chamber 45 and the 2nd buffer chamber 46, respectively. The first buffer chamber 45 and the second buffer chamber 46 communicate with the chamber 38 through the gas vent holes 47 and 48, respectively.

샤워 헤드(40)의 하층 가스 공급부(43)에 있어서의 제 1 버퍼실(45)은 NH3(암모니아) 가스 공급계(도시하지 않음)에 접속되어 있다. 상기 NH3 가스 공급계는 제 1 버퍼실(45)에 NH3 가스(세정 가스)를 공급한다. 상기 공급된 NH3 가스는 가스 통기공(47)을 통해서 챔버(38) 내에 공급된다. The first buffer chamber 45 in the lower gas supply unit 43 of the shower head 40 is connected to an NH 3 (ammonia) gas supply system (not shown). The NH 3 gas supply system supplies NH 3 gas (cleaning gas) to the first buffer chamber 45. The supplied NH 3 gas is supplied into the chamber 38 through the gas vent 47.

또, 샤워 헤드(40)의 상층 가스 공급부(44)에 있어서의 제 2 버퍼실(46)은 HF 가스 공급계에 접속되어 있다. HF 가스 공급계는 제 2 버퍼실(46)에 HF 가스를 공급한다. 상기 공급된 HF 가스는 가스 통기공(48)을 통해서 챔버(38) 내에 공급된다. 샤워 헤드(40)의 상층 가스 공급부(44)는 히터(도시하지 않음), 예컨대 가열 소자를 내장한다. 이 가열 소자는, 제 2 버퍼실(46) 내의 HF 가스의 온도를 제어한다. Moreover, the 2nd buffer chamber 46 in the upper gas supply part 44 of the shower head 40 is connected to the HF gas supply system. The HF gas supply system supplies the HF gas to the second buffer chamber 46. The supplied HF gas is supplied into the chamber 38 through the gas vent 48. The upper gas supply 44 of the shower head 40 contains a heater (not shown), for example, a heating element. This heating element controls the temperature of the HF gas in the second buffer chamber 46.

샤워 헤드(40)에서는, 도 2(B)에 나타낸 바와 같이, 가스 통기공(47, 48)에 있어서의 챔버(38) 내로의 개구부는 끝쪽이 퍼지는 형상으로 형성된다. 이것에 의해, NH3 가스 또는 HF 가스를 챔버(38) 내로 효율적으로 확산시킬 수 있다. 게다 가, 가스 통기공(47, 48)은 단면이 잘록한 형상을 나타내기 때문에, 챔버(38)에서 발생한 잔류물 등이 가스 통기공(47, 48), 나아가, 제 1 버퍼실(45)이나 제 2 버퍼실(46)로 역류하는 것을 방지한다. In the shower head 40, as shown in FIG. 2 (B), the opening part into the chamber 38 in the gas vent holes 47 and 48 is formed in the shape which the edge part spreads. As a result, the NH 3 gas or the HF gas can be efficiently diffused into the chamber 38. In addition, since the gas vent holes 47 and 48 have a narrow cross-sectional shape, residues generated in the chamber 38 are caused by the gas vent holes 47 and 48, and furthermore, the first buffer chamber 45 and the like. Backflow to the second buffer chamber 46 is prevented.

또, 제 2 프로세스 모듈(34)에서는, 챔버(38)의 측벽이 히터(도시하지 않음), 예컨대 가열 소자를 내장한다. 이것에 의해, 챔버(38) 내의 분위기 온도를 상온보다 높게 설정할 수 있어, 후술하는 BPSG막(63)의 불산에 의한 제거를 촉진할 수 있다. 또한, 측벽 내의 가열 소자는, 측벽을 가열함으로써 BPSG막(63)의 불산에 의한 제거시에 발생한 잔류물이 측벽의 안쪽에 부착하는 것을 방지한다. In the second process module 34, the side wall of the chamber 38 contains a heater (not shown), for example, a heating element. Thereby, the atmospheric temperature in the chamber 38 can be set higher than normal temperature, and the removal by hydrofluoric acid of the BPSG film 63 mentioned later can be accelerated | stimulated. In addition, the heating element in the sidewall prevents the residue generated during the removal by hydrofluoric acid of the BPSG film 63 from adhering to the inside of the sidewall by heating the sidewall.

재치대(39)는 조온 기구로서 냉매실(도시하지 않음)을 내부에 갖는다. 상기 냉매실에는 소정 온도의 냉매, 예컨대 냉각수나 가든(garden)액이 공급되어, 상기 냉매의 온도에 의해서 재치대(39)의 상면에 재치된 웨이퍼(W)의 온도가 제어된다. The mounting table 39 has a refrigerant chamber (not shown) inside as a temperature control mechanism. The refrigerant chamber is supplied with a refrigerant having a predetermined temperature, for example, cooling water or garden liquid, and the temperature of the wafer W placed on the upper surface of the mounting table 39 is controlled by the temperature of the refrigerant.

도 1로 돌아가서, 제 2 로드·록 모듈(37)은, 제 2 반송 암(36)을 내장하는 하우징상의 반송실(챔버)(49)을 갖는다. 또한, 로더 모듈(13)의 내부 압력은 대기압으로 유지되는 한편, 제 2 프로세스 모듈(34)의 내부 압력은 대기압 이하, 예컨대 거의 진공으로 유지된다. 그 때문, 제 2 로드·록 모듈(37)은, 제 2 프로세스 모듈(34)과의 연결부에 진공 게이트 밸브(35)를 갖추는 동시에, 로더 모듈(13)과의 연결부에 대기 도어 밸브(55)를 갖춤으로써, 그 내부 압력을 조정가능한 진공 예비반송실로서 구성된다. Returning to FIG. 1, the 2nd rod lock module 37 has the conveyance chamber (chamber) 49 on the housing which accommodates the 2nd conveyance arm 36. As shown in FIG. In addition, the internal pressure of the loader module 13 is maintained at atmospheric pressure, while the internal pressure of the second process module 34 is maintained at or below atmospheric pressure, for example, almost vacuum. Therefore, the 2nd load lock module 37 is equipped with the vacuum gate valve 35 in the connection part with the 2nd process module 34, and the standby door valve 55 in the connection part with the loader module 13 is carried out. It is configured as a vacuum pre-conveying chamber whose internal pressure is adjustable.

또, 기판 처리 시스템(10)은, 로더 유닛(13)의 긴 방향에 따르는 일단에 배치된 오퍼레이션 패널(56)을 갖춘다. 오퍼레이션 패널(56)은, 예컨대 LCD(Liquid Crystal Display)로 이루어진 표시부를 갖고, 상기 표시부는 기판 처리 시스템(10)의 각 구성요소의 동작 상황을 표시한다. Moreover, the substrate processing system 10 is equipped with the operation panel 56 arrange | positioned at the end in the longitudinal direction of the loader unit 13. The operation panel 56 has, for example, a display portion made of a liquid crystal display (LCD), which displays the operation status of each component of the substrate processing system 10.

그런데, 도 3(A)에 나타내는 바와 같은 실리콘 기재(60) 상에, 열산화 처리에 의해서 형성된 SiO2로 이루어진 열산화막(61)(제 1 산화막)과, 폴리실리콘막(62)(실리콘 함유층)(62)과, CVD 처리 등에 의해서 형성된 BPSG막(63)(제 2 산화막)이 적층된 웨이퍼(W)에 있어서, BPSG막(63)을 선택적으로 에칭하기 위해서는, 상술한 바와 같이, HF 가스, 또는 HF 가스와 H2O 가스의 혼합 가스를 플라즈마화하지 않고 이용한다. 한편, BPSG막(63)은, 폴리실리콘막(62)의 에칭 후에 열산화막(61)을 부분적으로 노출시킨다. By the way, Fig. 3 (A) the silicon substrate 60 on, a thermal oxide film 61 made of SiO 2 formed by thermal oxidation process (first oxide film) as shown in the polysilicon film 62 (silicon-containing layer In order to selectively etch the BPSG film 63 in the wafer W on which the layer 62 and the BPSG film 63 (second oxide film) formed by the CVD process or the like are laminated, the HF gas as described above. Or a mixed gas of HF gas and H 2 O gas without using plasma. On the other hand, the BPSG film 63 partially exposes the thermal oxide film 61 after etching the polysilicon film 62.

본 발명자는, 열산화막(61)에 대한 BPSG막(63)의 선택비를 더욱 높이기 위해 각종 실험을 한 바, H2O가 거의 존재하지 않는 환경하에서, H2O 가스를 공급하지 않고, HF 가스만을 웨이퍼(W)를 향해서 공급한 경우, 도 4의 그래프에 나타낸 바와 같이, 열산화막(61)의 에칭 레이트를 5nm/분에 머물게 한 채로, BPSG막(63)의 에칭 레이트를 500nm/분까지 높일 수 있음을 발견했다. 즉, 열산화막(61)에 대한 BPSG막(63)의 선택비를 1000까지 높일 수 있음을 발견했다. 한편, 본 발명자는 상기 조건에 있어서 TEOS막의 에칭 레이트를 20nm/분까지 높일 수 있음도 발견했다. The present inventors conducted various experiments to further increase the selectivity ratio of the BPSG film 63 to the thermal oxide film 61, so that H 2 O gas is not supplied and HF is not supplied under an environment in which almost no H 2 O is present. When only gas is supplied toward the wafer W, as shown in the graph of FIG. 4, the etching rate of the BPSG film 63 is 500 nm / minute while the etching rate of the thermal oxide film 61 is kept at 5 nm / minute. Found to be able to increase up. That is, it was found that the selectivity ratio of the BPSG film 63 to the thermal oxide film 61 can be increased up to 1000. On the other hand, the inventors also found that the etching rate of the TEOS film can be increased to 20 nm / min under the above conditions.

그리고, 본 발명자는 상기 고선택비 실현의 메커니즘에 대하여 예의 연구를 하여, 이하에 설명하는 가설을 유추하기에 이르렀다. Then, the present inventors earnestly studied the mechanism of realizing the high selectivity ratio, and inferred the hypothesis described below.

HF 가스는 H2O와 결합됨으로써 불산이 되고, 상기 불산은 산화막을 침범하여 제거한다. 여기서, H2O가 거의 존재하지 않는 환경하에서, HF 가스가 불산이 되기 위해서는, 산화막이 포함하고 있는 물(H2O) 분자와 결합될 필요가 있다. HF gas is hydrofluoric acid by combining with H 2 O, the hydrofluoric acid invades and removes the oxide film. Here, in an environment where H 2 O is hardly present, in order for HF gas to be hydrofluoric acid, it is necessary to be combined with water (H 2 O) molecules contained in the oxide film.

BPSG막(63)은 CVD 처리 등의 증착에 의해서 형성되기 때문에, 막의 구조가 성겨서, 물 분자가 흡착하기 쉽다. 따라서, BPSG막(63)에는 어느 정도 물 분자가 포함되어 있다. BPSG막(63)에 달한 HF 가스는 이 물 분자와 결합하여 불산이 된다. 그리고, 이 불산은 BPSG막(63)을 침범하여 간다. Since the BPSG film 63 is formed by vapor deposition such as a CVD process, the film structure is coarse, and water molecules are easily adsorbed. Therefore, the BPSG film 63 contains water molecules to some extent. The HF gas reaching the BPSG film 63 is combined with this water molecule to form hydrofluoric acid. This hydrofluoric acid then invades the BPSG film 63.

한편, 열산화막(61)은 800 내지 900℃의 환경하에서 열산화 처리에 의해서 형성되기 때문에, 막 형성시에 물 분자를 포함하지 않고, 또한 막의 구조도 치밀하기 때문에, 물 분자가 흡착하기 어렵다. 따라서, 열산화막(61)에는 거의 물 분자가 포함되어 있지 않다. 공급된 HF 가스가 열산화막(61)에 달하더라도, 물 분자가 존재하지 않기 때문에, 불산이 되는 일이 없다. 그 결과, 열산화막(61)이 침범되지 않는다. On the other hand, since the thermal oxidation film 61 is formed by thermal oxidation treatment in an environment of 800 to 900 ° C, water molecules are difficult to adsorb because they do not contain water molecules at the time of film formation and the structure of the film is also compact. Therefore, the thermal oxide film 61 contains almost no water molecules. Even if the supplied HF gas reaches the thermal oxidation film 61, since no water molecules exist, it does not become hydrofluoric acid. As a result, the thermal oxide film 61 does not invade.

이것에 의해, H2O가 거의 존재하지 않는 환경하에서, H2O 가스를 공급하지 않고, HF 가스만을 웨이퍼(W)를 향해서 공급하면, 열산화막(61)에 대한 BPSG막(63)의 선택비를 1000까지 높일 수 있다. As a result, when only HF gas is supplied toward the wafer W without supplying the H 2 O gas in an environment in which almost no H 2 O exists, the selection of the BPSG film 63 for the thermal oxide film 61 is performed. The ratio can be increased to 1000.

그런데, BPSG 막(63)을 불산에 의해서 제거하는 경우, BPSG막(63) 중의 SiO2와 불산(HF)이 하기 식에 나타내는 화학 반응을 일으켜, By the way, when the BPSG film 63 is removed by hydrofluoric acid, SiO 2 and hydrofluoric acid (HF) in the BPSG film 63 cause a chemical reaction represented by the following formula,

SiO2+4HF→SiF4+2H2O↑SiO 2 + 4HF → SiF 4 + 2H 2 O ↑

SiF4+2HF→H2SiF6 SiF 4 + 2HF → H 2 SiF 6

잔류물(H2SiF6)이 발생한다. Residue (H 2 SiF 6 ) occurs.

이에 대하여, 본 실시형태에서는, 잔류물을 제거하기 위해서 NH3를 이용한다. 구체적으로는, H2SiF6을 향해서 NH3 가스를 공급함으로써 하기 식에 나타내는 화학 반응을 일으켜, In contrast, in this embodiment, NH 3 is used to remove the residue. Specifically, by supplying NH 3 gas toward H 2 SiF 6 , a chemical reaction represented by the following formula is caused,

H2SiF6+2NH3→2NH4F+SiF4H 2 SiF 6 + 2NH 3 → 2NH 4 F + SiF 4

NH4F(불화암모늄)와 SiF4(사불화규소)를 발생시킨다. NH4F는 승화하기 쉬운 물질이며, 분위기 온도를 상온보다 다소 높게 설정하면 승화하기 때문에, 용이하게 제거할 수 있다. NH 4 F (ammonium fluoride) and SiF 4 (silicon tetrafluoride) are generated. NH 4 F is a substance that is easy to sublimate, and if it is set slightly higher than normal temperature, it sublimes, and thus can be easily removed.

즉, 본 실시형태에서는, SiO2 및 불산의 반응의 잔류물인 H2SiF6를 NH3와의 반응 및 승화를 통하여 제거한다. That is, in this embodiment, H 2 SiF 6 which is the residue of the reaction of SiO 2 and hydrofluoric acid is removed through the reaction with NH 3 and sublimation.

다음으로 본 실시형태에 따른 기판 처리 방법에 대하여 설명한다. Next, the substrate processing method which concerns on this embodiment is demonstrated.

도 5는, 도 1의 기판 처리 시스템이 실행하는 기판 처리 방법을 나타내는 흐름도이다. FIG. 5 is a flowchart showing a substrate processing method executed by the substrate processing system of FIG. 1.

우선, 열산화막(61) 상에 폴리실리콘막(62)이 균일하게 형성되고, 또한 폴리실리콘막(62) 상에 BPSG막(63)이 소정의 패턴을 따라서 형성되어 폴리실리콘막(62)을 부분적으로 노출시키는 웨이퍼(W)를 준비한다. 그리고, 상기 웨이퍼(W)를 제 1 프로세스 모듈(25)의 챔버 내에 반입하여, ESC(28) 상에 재치한다. First, the polysilicon film 62 is uniformly formed on the thermal oxide film 61, and the BPSG film 63 is formed on the polysilicon film 62 along a predetermined pattern to form the polysilicon film 62. The wafer W to be partially exposed is prepared. The wafer W is loaded into the chamber of the first process module 25 and placed on the ESC 28.

다음으로, 챔버 내에 CF계 가스를 포함하는 처리 가스를 도입하고, 상부 전극과 하부 전극 사이에 전계를 발생시킴으로써 처리 가스를 플라즈마화하여 이온 및 라디칼을 발생시키고, 상기 이온 및 라디칼에 의해서 노출되는 폴리실리콘막(62)에 에칭 처리를 실시한다(단계 S51). 이 때, 폴리실리콘막(62)이 에칭되어 비어홀이나 트렌치가 형성되고, 또한 일부의 열산화막(61)이 노출된다(도 3(A)). Next, a process gas containing a CF-based gas is introduced into the chamber, and an electric field is generated between the upper electrode and the lower electrode to plasma the process gas to generate ions and radicals, and the poly is exposed by the ions and radicals. An etching process is performed on the silicon film 62 (step S51). At this time, the polysilicon film 62 is etched to form via holes or trenches, and a part of the thermal oxide film 61 is exposed (Fig. 3 (A)).

다음으로, 웨이퍼(W)를 제 1 프로세스 모듈(25)의 챔버로부터 반출하여, 로더 모듈(13)을 경유하여 제 2 프로세스 모듈(34)의 챔버(38) 내에 반입한다. 이 때, 웨이퍼(W)를 재치대(39) 상에 재치한다. Next, the wafer W is carried out from the chamber of the first process module 25 and carried into the chamber 38 of the second process module 34 via the loader module 13. At this time, the wafer W is placed on the mounting table 39.

다음으로, 챔버(38) 내의 압력을 APC 밸브(42) 등에 의해서 1.3×101 내지 1.1×103Pa(1 내지 8 Torr)로 설정하고, 챔버(38) 내의 분위기 온도를 측벽 내의 히터에 의해서 40 내지 60℃로 설정한다. 그리고, 샤워 헤드(40)의 상층 가스 공급부(44)로부터 HF 가스를 유량 40 내지 60SCCM으로 웨이퍼(W)를 향해서 공급한다 (HF 가스 공급 단계)(단계 S52)(도 3(B)). 한편, 이 때, 챔버(38) 내에서 물 분자를 거의 제거하고, 또한 H2O 가스를 챔버(38) 내에 공급하지 않는다. Next, the pressure in the chamber 38 is set to 1.3 × 10 1 to 1.1 × 10 3 Pa (1 to 8 Torr) by the APC valve 42 or the like, and the ambient temperature in the chamber 38 is set by a heater in the side wall. It sets to 40-60 degreeC. Then, HF gas is supplied from the upper gas supply unit 44 of the shower head 40 toward the wafer W at a flow rate of 40 to 60 SCCM (HF gas supply step) (step S52) (Fig. 3 (B)). On the other hand, at this time, almost no water molecules are removed in the chamber 38, and no H 2 O gas is supplied into the chamber 38.

여기서, BPSG막(63)에 달한 HF 가스는 BPSG막(63)에 포함되어 있는 물 분자와 결합하여 불산이 된다. 그리고, 이 불산은 BPSG막(63)을 침범하여 가서, 그 결과, BPSG막(63)이 선택적으로 에칭되지만, BPSG막(63) 중의 SiO2와 불산의 반응에 기인한 잔류물(64)이 발생하여, 폴리실리콘막(62)이나 노출한 열산화막(61) 상에 퇴적한다(도 3(C)). Here, HF gas reaching the BPSG film 63 is combined with water molecules contained in the BPSG film 63 to be hydrofluoric acid. This hydrofluoric acid invades the BPSG film 63, and as a result, the BPSG film 63 is selectively etched, but the residue 64 due to the reaction of SiO 2 and the hydrofluoric acid in the BPSG film 63 It generates and deposits on the polysilicon film 62 or the exposed thermal oxide film 61 (FIG. 3C).

다음으로, HF 가스의 챔버(38) 내에의 공급을 중지한 후, 샤워 헤드(40)의 하층 가스 공급부(43)로부터 NH3 가스를 웨이퍼(W)를 향해서 공급한다(세정 가스 공급 단계)(단계 S53)(도 3(D)). 이 때, NH3 가스는 잔류물(64)을 구성하는 H2SiF6와 반응하여 NH4F 및 SiF4을 발생시킨다. 그리고, 챔버(38) 내의 분위기 온도를 상온보다 다소 높게 설정하여, NH4F를 승화시킨다(도 3(E)). Next, after supplying the HF gas into the chamber 38 is stopped, NH 3 gas is supplied from the lower gas supply part 43 of the shower head 40 toward the wafer W (cleaning gas supply step) ( Step S53) (FIG. 3D). At this time, the NH 3 gas reacts with H 2 SiF 6 constituting the residue 64 to generate NH 4 F and SiF 4 . And the atmospheric temperature in the chamber 38 is set rather high than normal temperature, and NH 4 F is sublimated (FIG. 3E).

다음으로, 웨이퍼(W)를 제 2 프로세스 모듈(34)의 챔버(38)로부터 반출하여, 본 처리를 종료한다. Next, the wafer W is carried out from the chamber 38 of the second process module 34 to complete the present process.

도 5의 처리에 의하면, 열산화막(61) 및 BPSG막(63)을 갖는 웨이퍼(W)를 향해서 HF 가스가 공급되고, 또한, 상기 웨이퍼(W)를 향해서 NH3 가스가 공급된다. HF 가스로부터 생성된 불산은 BPSG막(63)을 선택적으로 에칭하지만, H2SiF6로부터 구성되는 잔류물(64)을 생성한다. NH3 가스는 H2SiF6와 반응하여 NH4F 및 SiF4을 발생시킨다. NH4F는 승화하기 쉽다. 따라서, 잔류물(64)을 NH3와의 반응 및 승화를 통하여 제거할 수 있다. 이것에 의해, H2SiF6로부터 구성되는 잔류물(64)을 용이하게 제거할 수 있다. According to the process of FIG. 5, HF gas is supplied toward the wafer W having the thermal oxide film 61 and the BPSG film 63, and NH 3 gas is supplied toward the wafer W. The hydrofluoric acid generated from the HF gas selectively etches the BPSG film 63, but produces a residue 64 composed of H 2 SiF 6 . NH 3 gas reacts with H 2 SiF 6 to generate NH 4 F and SiF 4 . NH 4 F is easy to sublimate. Thus, the residue 64 can be removed through reaction and sublimation with NH 3 . As a result, it is possible to easily remove the residue 64, which is comprised of H 2 SiF 6.

도 5의 처리에서는, HF 가스가 웨이퍼(W)를 향해서 공급될 때, 챔버(38) 내에서 물 분자가 거의 제거되고, 또한, H2O 가스가 챔버(38) 내에 공급되지 않기 때 문에, 물 분자를 거의 포함하지 않는 열산화막(61)에서는, HF 가스와 물 분자가 거의 결합되지 않아 불산이 거의 발생하지 않기 때문에, 열산화막(61)은 거의 침범되지 않는다. 따라서, BPSG막(63)을 보다 확실히 선택적으로 에칭할 수 있다. In the process of FIG. 5, when HF gas is supplied toward the wafer W, almost no water molecules are removed in the chamber 38, and since H 2 O gas is not supplied into the chamber 38. In the thermal oxide film 61 containing almost no water molecules, since the HF gas and the water molecules are hardly bonded and hardly hydrofluoric acid is generated, the thermal oxide film 61 hardly invades. Therefore, the BPSG film 63 can be selectively etched more reliably.

또, 도 5의 처리에서는, 폴리실리콘막(62)은, HF 가스의 공급에 의해서 BPSG막(63)이 제거되기 전에 에칭된다. 이것에 의해, 폴리실리콘막(62)의 에칭시에, BPSG막(63)을 하드 마스크로서 이용할 수 있어, 또한, 폴리실리콘막(62)을 원하는 형상으로 확실히 에칭할 수 있다. In the process of FIG. 5, the polysilicon film 62 is etched before the BPSG film 63 is removed by the supply of HF gas. Thereby, at the time of etching the polysilicon film 62, the BPSG film 63 can be used as a hard mask, and the polysilicon film 62 can be etched certainly in a desired shape.

도 5의 처리에서는, 챔버(38) 내에서 물 분자가 거의 제거되고, H2O 가스가 챔버(38) 내에 공급되지 않으며, 또한, 웨이퍼(W)에서의 BPSG막(63)에 포함된 물 분자는 SiO2과 불산의 반응에 사용되어 소비된다. 따라서, 챔버(38) 내를 매우 건조한 상태로 유지할 수 있다. 그 결과, 물 분자에 기인하는 파티클(particle)이나 웨이퍼(W) 상의 워터마크의 발생을 억제할 수 있고, 그러므로, 웨이퍼(W)에서 제조되는 반도체 디바이스의 신뢰성을 보다 향상시킬 수 있다. In the process of FIG. 5, almost no water molecules are removed in the chamber 38, no H 2 O gas is supplied into the chamber 38, and water contained in the BPSG film 63 in the wafer W is also included. The molecule is used and consumed in the reaction of SiO 2 with hydrofluoric acid. Thus, the chamber 38 can be kept very dry. As a result, generation of particles due to water molecules and watermarks on the wafer W can be suppressed, and therefore, the reliability of the semiconductor device manufactured from the wafer W can be further improved.

한편, 도 5의 처리에서는 잔류물(64)의 제거시에, NH3 가스만을 챔버(38) 내에 공급했지만, 공급되는 가스는 이것에 한정되지 않고, NH3 가스와 다른 가스, 예컨대, N2 가스와의 혼합 가스를 공급할 수도 있다. On the other hand, in the process of FIG. 5, only NH 3 gas is supplied into the chamber 38 at the time of removal of the residue 64, but the gas to be supplied is not limited thereto, and the gas other than the NH 3 gas, for example, N 2 It is also possible to supply a mixed gas with the gas.

또, 도 5의 처리에서는 BPSG막(63)의 선택적 에칭 및 잔류물(64)의 제거를 동일한 제 2 프로세스 모듈(34)에서 행할 수 있다. 따라서, 기판 처리 시스템(10) 을 소형화할 수 있다. In addition, in the processing of FIG. 5, selective etching of the BPSG film 63 and removal of the residue 64 can be performed in the same second process module 34. Therefore, the substrate processing system 10 can be miniaturized.

다음으로, 본 발명의 제 2 실시형태에 따른 기판 처리 장치를 갖춘 기판 처리 시스템에 대하여 설명한다. Next, the substrate processing system provided with the substrate processing apparatus which concerns on 2nd Embodiment of this invention is demonstrated.

본 실시형태는, 그 구성이나 작용이 상술한 제 1 실시형태와 기본적으로 같으며, 제 2 프로세스 쉽의 구성이 상술한 제 1 실시형태와 다를 뿐이다. 따라서, 같은 구성에 관해서는 설명을 생략하고, 이하에 제 1 실시형태와 다른 구성이나 작용에 대해서만 설명을 한다. This embodiment is basically the same as that of the first embodiment described above, and the configuration of the second process ship is only different from that of the first embodiment described above. Therefore, description of the same structure is abbreviate | omitted and only the structure and effect | action different from 1st Embodiment are demonstrated below.

도 6은, 본 실시형태에 따른 기판 처리 장치를 갖춘 기판 처리 시스템의 개략 구성을 나타내는 평면도이다. 6 is a plan view showing a schematic configuration of a substrate processing system having a substrate processing apparatus according to the present embodiment.

도 6에 있어서, 기판 처리 시스템(77)은, 제 1 프로세스 쉽(11), 제 1 프로세스 쉽(11)에 있어서 플라즈마 처리가 실시된 웨이퍼(W)에 후술하는 소정의 처리를 실시하는 제 2 프로세스 쉽(65)(기판 처리 장치), 및 로더 모듈(13)을 구비한다. In FIG. 6, the substrate processing system 77 is the 2nd which performs the predetermined process mentioned later to the wafer W in which the plasma process was performed in the 1st process ship 11 and the 1st process ship 11. In FIG. The process ship 65 (substrate processing apparatus) and the loader module 13 are provided.

제 2 프로세스 쉽(65)은, 웨이퍼(W)에 후술하는 선택적 에칭 처리를 실시하는 제 2 프로세스 모듈(66), 상기 제 2 프로세스 모듈(66)에 진공 게이트 밸브(67)를 통해서 접속된, 웨이퍼(W)에 후술하는 가열 처리를 실시하는 제 3 프로세스 모듈(68), 및 제 2 로드·록 모듈(37)을 갖는다. The 2nd process ship 65 is connected to the 2nd process module 66 which performs the selective etching process mentioned later to the wafer W, and the said 2nd process module 66 via the vacuum gate valve 67, The wafer W is provided with the 3rd process module 68 which performs the heat processing mentioned later, and the 2nd load lock module 37. FIG.

도 7은, 도 6에 있어서의 제 2 프로세스 모듈의 단면도로, 도 7(A)는 도 6에 있어서의 선 II-II에 따르는 단면도 이며, 도 7(B)는 도 7(A)에 있어서의 B부의 확대도이다. 한편, 제 2 프로세스 모듈(66)은 그 구성이나 작용이 상술한 제 1 실시 형태에 있어서의 제 2 프로세스 모듈(34)과 기본적으로 같으며, 샤워 헤드의 구성이 제 2 프로세스 모듈(34)과 다를 뿐이다. 따라서, 같은 구성이나 작용에 관해서는 설명을 생략한다. FIG. 7: is sectional drawing of the 2nd process module in FIG. 6, FIG. 7 (A) is sectional drawing along the line II-II in FIG. 6, and FIG. 7 (B) is in FIG. An enlarged view of part B of. On the other hand, the second process module 66 is basically the same as the second process module 34 in the above-described first embodiment, and the configuration of the shower head is the same as that of the second process module 34. It's different. Therefore, description of the same structure and operation is omitted.

도 7(A)에 있어서, 제 2 프로세스 모듈(66)은, 챔버(38)의 상방에 배치된 샤워 헤드(69)를 갖는다. 샤워 헤드(69)는 원판상의 가스 공급부(70)(HF 가스 공급 장치)를 갖고, 가스 공급부(70)는 버퍼실(71)을 갖는다. 버퍼실(71)은 가스 통기공(72)을 통해서 챔버(38) 내에 연통한다. In FIG. 7A, the second process module 66 has a shower head 69 disposed above the chamber 38. The shower head 69 has a disk-shaped gas supply part 70 (HF gas supply device), and the gas supply part 70 has a buffer chamber 71. The buffer chamber 71 communicates with the chamber 38 through the gas vent 72.

또, 샤워 헤드(69)의 가스 공급부(70)에 있어서의 버퍼실(71)은 HF 가스 공급계에 접속되어 있다. HF 가스 공급계는 버퍼실(71)에 HF 가스를 공급한다. 상기 공급된 HF 가스는 가스 통기공(72)을 통해서 챔버(38) 내에 공급된다. 샤워 헤드(69)의 가스 공급부(70)는 히터(도시하지 않음), 예컨대 가열 소자를 내장한다. 이 가열 소자는, 버퍼실(71) 내의 HF 가스의 온도를 제어한다. Moreover, the buffer chamber 71 in the gas supply part 70 of the shower head 69 is connected to the HF gas supply system. The HF gas supply system supplies the HF gas to the buffer chamber 71. The supplied HF gas is supplied into the chamber 38 through the gas vent 72. The gas supply part 70 of the shower head 69 contains a heater (not shown), for example, a heating element. This heating element controls the temperature of the HF gas in the buffer chamber 71.

샤워 헤드(69)에서는, 샤워 헤드(40)에 있어서의 가스 통기공(47(48))과 마찬가지로, 가스 통기공(72)에 있어서의 챔버(38) 내로의 개구부는 끝쪽이 퍼지는 형상으로 형성된다(도 7(B)). In the shower head 69, similarly to the gas vent holes 47 (48) in the shower head 40, the openings into the chamber 38 in the gas vent holes 72 are formed in such a shape that their ends are spread. (FIG. 7B).

도 6으로 돌아가서, 제 3 프로세스 모듈(68)은 하우징상의 처리실 용기(챔버)(73), 상기 챔버(73) 내에 배치된 웨이퍼(W)의 재치대로서의 스테이지 히터(74)(기판 가열 장치), 상기 스테이지 히터(74)의 근방에 배치되어, 스테이지 히터(74)에 재치된 웨이퍼(W)를 상방으로 들어 올리는 버퍼 암(75), 및 챔버(73) 내 에 불활성 가스, 예컨대 N2 가스를 도입하는 가스 도입부(도시하지 않음)를 갖는다. Returning to FIG. 6, the 3rd process module 68 is the process chamber container (chamber) 73 on a housing, the stage heater 74 (substrate heating apparatus) as a mounting base of the wafer W arrange | positioned in the said chamber 73. A buffer arm 75 disposed near the stage heater 74 to lift the wafer W placed on the stage heater 74 upwards, and an inert gas such as an N 2 gas in the chamber 73. It has a gas introduction part (not shown) which introduces.

스테이지 히터(74)는, 표면에 산화 피막이 형성된 알루미늄으로 이루어지고, 내장된 전열선 등으로 이루어진 히터에 의해서 재치된 웨이퍼(W)를 소정의 온도까지 가열한다. 또한, 버퍼 암(75)은, 선택적 에칭 처리가 실시된 웨이퍼(W)를 일시적으로 제 2 반송 암(37)의 이동 궤도의 상방으로 대피시킴으로써, 제 2 프로세스 모듈(66)이나 제 3 프로세스 모듈(68)에 있어서의 웨이퍼(W)의 원활한 교체를 가능하게 한다. The stage heater 74 consists of aluminum with an oxide film formed on the surface, and heats the wafer W mounted by the heater which consists of a built-in heating wire etc. to predetermined temperature. In addition, the buffer arm 75 temporarily evacuates the wafer W subjected to the selective etching process upwards of the moving trajectory of the second transfer arm 37, whereby the second process module 66 or the third process module is provided. It is possible to smoothly replace the wafer W in 68.

기판 처리 시스템(77)에서는, 로더 모듈(13)의 내부 압력은 대기압으로 유지되는 한편, 제 2 프로세스 모듈(66) 및 제 3 프로세스 모듈(68)의 내부 압력은 진공 또는 대기압 이하로 유지된다. 그 때문에, 제 2 로드·록 모듈(37)은, 제 3 프로세스 모듈(68)과의 연결부에 진공 게이트 밸브(76)를 갖춘다. In the substrate processing system 77, the internal pressure of the loader module 13 is maintained at atmospheric pressure, while the internal pressures of the second process module 66 and the third process module 68 are maintained at vacuum or below atmospheric pressure. Therefore, the 2nd load lock module 37 is equipped with the vacuum gate valve 76 at the connection part with the 3rd process module 68. FIG.

그런데, SiO2와 불산의 반응에 따라 발생한 H2SiF6은, 가열에 의해서 이하에 나타낸 바와 같이 분해되어 By the way, H 2 SiF 6 generated by the reaction between SiO 2 and hydrofluoric acid is decomposed as shown below by heating.

H2SiF6+Q(열 에너지)→2HF↑+SiF4H 2 SiF 6 + Q (heat energy) → 2HF ↑ + SiF 4

HF와 SiF4를 발생시킨다. Generates HF and SiF 4 .

본 실시형태에서는, 상기 식에 나타내는 H2SiF6의 분해를 이용하여, SiO2 및 불산의 반응의 잔류물인 H2SiF6을 가열에 의한 분해를 통하여 제거한다. In this embodiment, H 2 SiF 6 , which is a residue of the reaction of SiO 2 and hydrofluoric acid, is removed by decomposition by heating using decomposition of H 2 SiF 6 shown in the above formula.

다음으로, 본 실시형태에 따른 기판 처리 방법에 대하여 설명한다. Next, the substrate processing method which concerns on this embodiment is demonstrated.

도 8은, 도 6의 기판 처리 시스템이 실행하는 기판 처리 방법을 나타내는 흐름도이다. 8 is a flowchart illustrating a substrate processing method executed by the substrate processing system of FIG. 6.

우선, 도 5의 처리에 있어서의 단계 S51을 실행한다. 이어서, 웨이퍼(W)를 제 1 프로세스 모듈(25)의 챔버로부터 반출하여, 로더 모듈(13)을 경유하여 제 2 프로세스 모듈(66)의 챔버(38) 내에 반입한다. 이 때, 웨이퍼(W)를 재치대(39) 상에 재치한다. First, step S51 in the process of FIG. 5 is executed. Subsequently, the wafer W is taken out from the chamber of the first process module 25 and loaded into the chamber 38 of the second process module 66 via the loader module 13. At this time, the wafer W is placed on the mounting table 39.

다음으로, 도 5의 처리에 있어서의 단계 S52를 실행하여, 웨이퍼(W)를 제 2 프로세스 모듈(66)의 챔버(38)로부터 반출하여, 제 3 프로세스 모듈(68)의 챔버(73) 내에 반입한다. 이 때, 웨이퍼(W)를 스테이지 히터(74) 상에 재치한다. 그리고, 스테이지 히터(74)에 의해 재치한 웨이퍼(W)를 소정의 온도, 구체적으로는 150℃ 이상까지 가열한다(기판 가열 단계)(단계 S81). 또한, 가스 도입부는 챔버(73) 내에 N2 가스를 도입하고, 상기 도입된 N2 가스는 TMP(41)에 의한 감압에 따라 가스류를 형성한다. 이 때, 잔류물(64)을 구성하는 H2SiF6은 가열에 의해서 HF와 SiF4로 분해되고, 분해된 HF 및 SiF4는 가스류에 말려들게 되어 제거된다. Next, step S52 in the process of FIG. 5 is executed to take out the wafer W from the chamber 38 of the second process module 66 and into the chamber 73 of the third process module 68. Bring in At this time, the wafer W is placed on the stage heater 74. And the wafer W mounted by the stage heater 74 is heated to predetermined temperature, specifically, 150 degreeC or more (substrate heating step) (step S81). In addition, the gas introduction portion introduces N 2 gas into the chamber 73, and the introduced N 2 gas forms a gas flow in accordance with the reduced pressure by the TMP 41. At this time, H 2 SiF 6 constituting the residue 64 is decomposed into HF and SiF 4 by heating, and the decomposed HF and SiF 4 are removed by gas flow.

다음으로, 웨이퍼(W)를 제 3 프로세스 모듈(68)의 챔버(73)로부터 반출하여, 본 처리를 종료한다. Next, the wafer W is carried out from the chamber 73 of the third process module 68 to complete the present process.

도 8의 처리에 따르면, 열산화막(61) 및 BPSG막(63)을 갖는 웨이퍼(W)를 향해서 HF 가스가 공급되고, 또한 상기 웨이퍼(W)가 가열된다. HF 가스로부터 생성된 불산은 BPSG막(63)을 선택적으로 에칭하지만, H2SiF6으로부터 구성되는 잔류 물(64)을 생성한다. 상기 잔류물(64)은 가열에 의해서 HF와 SiF4로 분해된다. 따라서, 잔류물(64)을 가열에 의한 분해에 의해서 제거할 수 있다. 이것에 의해, H2SiF6으로부터 구성되는 잔류물(64)을 용이하게 제거할 수 있다. According to the process of FIG. 8, HF gas is supplied toward the wafer W having the thermal oxide film 61 and the BPSG film 63, and the wafer W is heated. The hydrofluoric acid generated from the HF gas selectively etches the BPSG film 63, but produces residual water 64 composed from H 2 SiF 6 . The residue 64 is decomposed into HF and SiF 4 by heating. Thus, the residue 64 can be removed by decomposition by heating. As a result, it is possible to easily remove the remainder (64) constructed from the H 2 SiF 6.

도 8의 처리에서는, 웨이퍼(W)에의 HF 가스의 공급과 웨이퍼(W)의 가열을 따로 따로의 프로세스 모듈에서 행했지만, 이들의 처리를 하나의 프로세스 모듈에서 행하더라도 좋다. 구체적으로는, 도 9에 나타낸 바와 같이, 제 2 프로세스 모듈(66)에 있어서의 재치대(39) 내에 히터(78)를 설치하여, 챔버(38) 내에서 BPSG막(63)이 불산에 의해서 제거된 후, 웨이퍼(W)를 챔버(38)로부터 반출하지 않고, 재치대(39) 상에 머물게 하여, 웨이퍼(W)를 히터(78)에 의해서 150℃ 이상으로 가열한다. SiO2와 불산의 반응에 따라서 발생한 H2SiF6은 150℃ 이상에서 분해된다. 따라서, H2SiF6을 가열에 의해서 HF와 SiF4로 분해하여 확실히 제거할 수 있다. In the process of FIG. 8, the supply of the HF gas to the wafer W and the heating of the wafer W were performed in separate process modules. However, these processes may be performed in one process module. Specifically, as shown in FIG. 9, a heater 78 is provided in the mounting table 39 in the second process module 66, and the BPSG film 63 is fluorinated in the chamber 38. After being removed, the wafer W is held on the mounting table 39 without being carried out from the chamber 38, and the wafer W is heated to 150 ° C. or more by the heater 78. H 2 SiF 6 generated by the reaction between SiO 2 and hydrofluoric acid is decomposed at 150 ° C. or higher. Therefore, H 2 SiF 6 can be decomposed into HF and SiF 4 by heating and can be reliably removed.

또, 도 8의 처리에서는, 웨이퍼(W)를 가열할 때에, 챔버(73) 내에 N2 가스가 도입되어 가스류가 생기기 때문에, 분해된 HF 및 SiF4를 가스류에 말려들게 하여 확실히 제거할 수 있다. In the process of FIG. 8, since the N 2 gas is introduced into the chamber 73 when the wafer W is heated, a gas flow is generated, the decomposed HF and SiF 4 are rolled up in the gas flow to be surely removed. Can be.

상술한 각 실시형태에서는, BPSG막(63)이 선택적으로 에칭되었지만, 선택적으로 에칭되는 산화막은 이것에 한정되지 않고, 적어도 열산화막(61)보다 많은 불순물을 포함하는 산화막이면 되고, 구체적으로는, TEOS(Tetra Ethyl 0rtho Silicate)막이나 BPS(Boron Silicate Glass)막이더라도 좋다. 또한, 제거되는 잔 류물도 H2SiF6에 한정되지 않고, 본 발명은, 불산에 의한 산화막 제거시에 발생하는 잔류물의 제거이면 적용할 수 있다. In each of the above-described embodiments, the BPSG film 63 is selectively etched, but the oxide film selectively etched is not limited to this, and may be an oxide film containing at least more impurities than the thermal oxide film 61. A TEOS (Tetra Ethyl 0rtho Silicate) film or BPS (Boron Silicate Glass) film may be used. In addition, the residue to be removed is not limited to H 2 SiF 6 , and the present invention can be applied as long as the residue generated when the oxide film is removed by hydrofluoric acid is removed.

또, 각 실시형태에 따른 기판 처리 장치를 갖춘 기판 처리 시스템으로서, 2개의 프로세스 쉽이 평행하게 배치된 것에 대하여 설명했지만, 기판 처리 시스템의 구성은 이것에 한정되지 않는다. 구체적으로는, 복수의 프로세스 모듈이 탠덤으로 배치된 것이나 클러스터상으로 배치된 것이더라도 좋다. Moreover, although what demonstrated two process ships arranged in parallel as the substrate processing system provided with the substrate processing apparatus which concerns on each embodiment, the structure of a substrate processing system is not limited to this. Specifically, a plurality of process modules may be arranged in tandem or may be arranged in a cluster.

또, 도 5의 처리나 도 8의 처리가 실시되는 기판은 반도체 디바이스용의 웨이퍼에 한정되지 않고, LCD나 FPD(Flat Panel Display) 등에 이용하는 각종 기판이나, 포토 마스크, CD 기판, 프린트 기판 등이더라도 좋다. In addition, the board | substrate to which the process of FIG. 5 and the process of FIG. 8 are performed is not limited to the wafer for semiconductor devices, Even if it is various board | substrates used for LCD, a flat panel display (FPD), etc., a photo mask, a CD board, a printed board, etc. good.

또, 본 발명의 목적은, 상술한 각 실시형태의 기능을 실현하는 소프트웨어의 프로그램 코드를 기억한 기억 매체를, 시스템 또는 장치에 공급하고, 그 시스템 또는 장치의 컴퓨터(또는 CPU나 MPU 등)가 기억 매체에 기억된 프로그램 코드를 읽어내어 실행함으로써도 달성된다. In addition, an object of the present invention is to supply a storage medium storing program codes of software for realizing the functions of the above-described embodiments to a system or an apparatus, wherein a computer (or CPU or MPU, etc.) of the system or apparatus is provided. This is also achieved by reading out and executing the program code stored in the storage medium.

이 경우, 기억 매체로부터 읽어낸 프로그램 코드 자체가 상술한 각 실시형태의 기능을 실현하게 되어, 그 프로그램 코드 및 상기 프로그램 코드를 기억한 기억매체는 본 발명을 구성하게 된다. In this case, the program code itself read out from the storage medium realizes the functions of the above-described embodiments, and the program code and the storage medium storing the program code constitute the present invention.

또, 프로그램 코드를 공급하기 위한 기억 매체로서는, 예컨대, 플로피(등록상표) 디스크, 하드 디스크, 광자기 디스크, CD-ROM, CD-R, CD-RW, DVD-ROM, DVD-RAM, DVD-RW, DVD+RW 등의 광 디스크, 자기 테이프, 불휘발성의 메모리 카드, ROM 등을 이용할 수 있다. 또는, 프로그램 코드를 네트워크를 통해서 다운로드할 수도 있다. As a storage medium for supplying the program code, for example, a floppy disk, a hard disk, a magneto-optical disk, a CD-ROM, a CD-R, a CD-RW, a DVD-ROM, a DVD-RAM, a DVD- Optical disks such as RW and DVD + RW, magnetic tapes, nonvolatile memory cards, ROMs, and the like can be used. Alternatively, program code may be downloaded over a network.

또, 컴퓨터가 읽어낸 프로그램 코드를 실행함으로써 상술한 각 실시형태의 기능이 실현될 뿐만 아니라, 그 프로그램 코드의 지시에 근거하여, 컴퓨터 상에서 가동되고 있는 OS(operating system) 등이 실제 처리의 일부 또는 전부를 행하고, 그 처리에 의해서 상술한 각 실시형태의 기능이 실현되는 경우도 포함된다. In addition, by executing the program code read out by the computer, not only the functions of the above-described embodiments are realized, but also an OS (operating system) or the like running on the computer is part of the actual processing based on the instruction of the program code. It also includes a case where all of the above is performed and the functions of the above-described embodiments are realized by the processing.

또한, 기억 매체로부터 읽어낸 프로그램 코드가, 컴퓨터에 삽입된 기능 확장 보드나 컴퓨터에 접속된 기능 확장 유닛에 갖춰진 메모리에 기입된 후, 그 프로그램 코드의 지시에 기초하여, 그 확장 기능을 확장 보드나 확장 유닛에 갖춰진 CPU 등이 실제 처리의 일부 또는 전부를 행하여, 그 처리에 의해서 상술한 각 실시형태의 기능이 실현되는 경우도 포함된다. The program code read out from the storage medium is written to a function expansion board inserted into a computer or a memory provided in a function expansion unit connected to a computer, and then the expansion function is expanded based on the instruction of the program code. It includes a case where a CPU or the like provided in the expansion unit performs part or all of the actual processing, and the functions of the above-described embodiments are realized by the processing.

청구항 1에 기재된 기판 처리 방법 및 청구항 7에 기재된 기판 처리 장치에 의하면, 열산화 처리에 의해서 형성된 제 1 산화막 및 불순물을 포함하는 제 2 산화막을 갖는 기판을 향해서 HF 가스가 공급되고, 또한, 상기 기판을 향해서 적어도 NH3 가스를 포함하는 세정 가스가 공급된다. HF 가스로부터 생성된 불산은 제 2 산화막을 선택적으로 에칭하지만, 잔류물을 생성한다. NH3 가스는 상기 잔류물과 반응하여 승화하기 쉬운 물질을 생성시킨다. 따라서, 잔류물을 NH3와의 반응 및 승화 를 통하여 제거할 수 있다. 이것에 의해, 불산에 기인하는 잔류물을 용이하게 제거할 수 있다. According to the substrate processing method of Claim 1 and the substrate processing apparatus of Claim 7, HF gas is supplied toward the board | substrate which has the 1st oxide film formed by the thermal oxidation process, and the 2nd oxide film containing an impurity, and the said board | substrate Toward the side, a cleaning gas containing at least NH 3 gas is supplied. The hydrofluoric acid generated from the HF gas selectively etches the second oxide film, but produces a residue. NH 3 gas reacts with the residue to produce a substance that is susceptible to sublimation. Thus, the residue can be removed through reaction and sublimation with NH 3 . Thereby, the residue resulting from hydrofluoric acid can be removed easily.

청구항 2에 기재된 기판 처리 방법에 의하면, HF 가스 공급 단계에서는, H2O 가스가 공급되지 않으므로, H2O를 거의 포함하지 않는 제 1 산화막에서는, HF 가스와 H2O가 거의 결합되지 않아 불산이 거의 발생하지 않기 때문에, 제 1 산화막은 거의 에칭되지 않는다. 따라서, 제 2 산화막을 보다 확실히 선택적으로 에칭할 수 있다. According to the substrate processing method as set forth in claim 2, in the HF gas supply step, H 2 O gas is not supplied, the first oxide film that contains almost no H 2 O, HF gas and a H 2 O is hardly combined HF Since this hardly occurs, the first oxide film is hardly etched. Therefore, the second oxide film can be selectively etched more reliably.

청구항 3에 기재된 기판 처리 방법에 의하면, 실리콘 함유층은, HF 가스가 공급되기 전에 에칭된다. 이것에 의해, 실리콘 함유층의 에칭시에, 제 2 산화막을 하드 마스크로서 이용할 수 있고, 또한, 실리콘 함유층을 원하는 형상으로 확실히 에칭할 수 있다. According to the substrate processing method of claim 3, the silicon-containing layer is etched before the HF gas is supplied. Thereby, at the time of etching a silicon containing layer, a 2nd oxide film can be used as a hard mask, and a silicon containing layer can be etched reliably to a desired shape.

청구항 4에 기재된 기판 처리 방법 및 청구항 8에 기재된 기판 처리 장치에 의하면, 열산화 처리에 의해서 형성된 제 1 산화막 및 불순물을 포함하는 제 2 산화막을 갖는 기판을 향해서 HF 가스가 공급되고, 또한 상기 기판이 가열된다. HF 가스로부터 생성된 불산은 제 2 산화막을 선택적으로 에칭하지만, 잔류물을 생성한다. 상기 잔류물은 가열에 의해서 분해된다. 따라서, 잔류물을 가열에 의한 분해에 의해서 제거할 수 있다. 이것에 의해, 불산에 기인하는 잔류물을 용이하게 제거할 수 있다. According to the substrate processing method of Claim 4 and the substrate processing apparatus of Claim 8, HF gas is supplied toward the board | substrate which has the 1st oxide film formed by the thermal oxidation process, and the 2nd oxide film containing an impurity, and the said board | substrate is Heated. The hydrofluoric acid generated from the HF gas selectively etches the second oxide film, but produces a residue. The residue is decomposed by heating. Thus, the residue can be removed by decomposition by heating. Thereby, the residue resulting from hydrofluoric acid can be removed easily.

청구항 5에 기재된 기판 처리 방법에 의하면, N2 가스의 분위기 하에서 기판 이 가열된다. N2 가스는 가스류를 형성하여, 분해된 잔류물을 말려들게 하여 운반한다. 따라서, 불산에 기인하는 잔류물을 확실히 제거할 수 있다. According to the substrate processing method of claim 5, the substrate is heated in an atmosphere of N 2 gas. The N 2 gas forms a gas stream, which transports the decomposed residues. Thus, residues due to hydrofluoric acid can be reliably removed.

청구항 6에 기재된 기판 처리 방법에 의하면, 기판이 150℃ 이상으로 가열된다. 불산에 기인하는 잔류물은 150℃ 이상에서 분해된다. 따라서, 불산에 기인하는 잔류물을 보다 확실히 제거할 수 있다. According to the substrate processing method of claim 6, the substrate is heated to 150 ° C. or higher. Residues resulting from hydrofluoric acid decompose at 150 ° C and above. Therefore, the residue resulting from hydrofluoric acid can be removed more reliably.

Claims (8)

열산화 처리에 의해서 형성된 제 1 산화막 및 불순물을 포함하는 제 2 산화막을 갖는 기판을 처리하는 기판 처리 방법으로서, A substrate processing method for treating a substrate having a first oxide film formed by a thermal oxidation process and a second oxide film containing impurities, the method comprising: 상기 기판을 향해서 HF 가스를 공급하는 HF 가스 공급 단계, 및 An HF gas supply step of supplying an HF gas toward the substrate, and 상기 HF 가스가 공급된 상기 기판을 향해서 적어도 NH3 가스를 포함하는 세정 가스를 공급하는 세정 가스 공급 단계를 갖는 것을 특징으로 하는 기판 처리 방법. And a cleaning gas supplying step of supplying a cleaning gas including at least NH 3 gas toward the substrate supplied with the HF gas. 제 1 항에 있어서, The method of claim 1, 상기 HF 가스 공급 단계에서는, H2O 가스를 공급하지 않는 것을 특징으로 하는 기판 처리 방법. In the HF gas supplying step, the H 2 O gas is not supplied. 제 1 항 또는 제 2 항에 있어서, The method according to claim 1 or 2, 상기 기판은 상기 제 1 산화막 상에 형성되고 또한 상기 제 2 산화막으로 덮인 실리콘 함유층을 갖고, 상기 제 2 산화막은 부분적으로 상기 실리콘 함유층을 노출시키고, The substrate has a silicon containing layer formed on the first oxide film and covered with the second oxide film, the second oxide film partially exposing the silicon containing layer, 상기 실리콘 함유층은, 상기 HF 가스 공급 단계 전에 에칭되는 것을 특징으로 하는 기판 처리 방법. And the silicon-containing layer is etched before the HF gas supply step. 열산화 처리에 의해서 형성된 제 1 산화막 및 불순물을 포함하는 제 2 산화막을 갖는 기판을 처리하는 기판 처리 방법으로서, A substrate processing method for treating a substrate having a first oxide film formed by a thermal oxidation process and a second oxide film containing impurities, the method comprising: 상기 기판을 향해서 HF 가스를 공급하는 HF 가스 공급 단계, 및 An HF gas supply step of supplying an HF gas toward the substrate, and 상기 HF 가스가 공급된 상기 기판을 가열하는 기판 가열 단계를 갖는 것을 특징으로 하는 기판 처리 방법. And a substrate heating step of heating the substrate supplied with the HF gas. 제 4 항에 있어서, The method of claim 4, wherein 상기 기판 가열 단계에서는, N2 가스의 분위기 하에서 상기 기판을 가열하는 것을 특징으로 하는 기판 처리 방법. In the substrate heating step, the substrate is heated in an atmosphere of N 2 gas. 제 4 항 또는 제 5 항에 있어서, The method according to claim 4 or 5, 상기 기판 가열 단계에서는, 상기 기판을 150℃ 이상으로 가열하는 것을 특징으로 하는 기판 처리 방법. In the substrate heating step, the substrate is heated to 150 ° C or more. 열산화 처리에 의해서 형성된 제 1 산화막 및 불순물을 포함하는 제 2 산화막을 갖는 기판을 처리하는 기판 처리 장치에 있어서, In the substrate processing apparatus which processes the board | substrate which has the 1st oxide film formed by the thermal oxidation process, and the 2nd oxide film containing an impurity, 상기 기판을 향해서 HF 가스를 공급하는 HF 가스 공급 장치, 및 An HF gas supply device for supplying an HF gas toward the substrate, and 상기 HF 가스가 공급된 상기 기판을 향해서 적어도 NH3 가스를 포함하는 세정 가스를 공급하는 세정 가스 공급 장치를 구비하는 것을 특징으로 하는 기판 처리 장치. And a cleaning gas supply device for supplying a cleaning gas including at least NH 3 gas toward the substrate supplied with the HF gas. 열산화 처리에 의해서 형성된 제 1 산화막 및 불순물을 포함하는 제 2 산화막을 갖는 기판을 처리하는 기판 처리 장치에 있어서, In the substrate processing apparatus which processes the board | substrate which has the 1st oxide film formed by the thermal oxidation process, and the 2nd oxide film containing an impurity, 상기 기판을 향해서 HF 가스를 공급하는 HF 가스 공급 장치, 및 An HF gas supply device for supplying an HF gas toward the substrate, and 상기 HF 가스가 공급된 상기 기판을 가열하는 기판 가열 장치를 구비하는 것을 특징으로 하는 기판 처리 장치. And a substrate heating device for heating the substrate supplied with the HF gas.
KR1020070053370A 2006-06-29 2007-05-31 Substrate processing method and substrate processing apparatus Active KR100869865B1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006180185A JP4817991B2 (en) 2006-06-29 2006-06-29 Substrate processing method
JPJP-P-2006-00180185 2006-06-29

Publications (2)

Publication Number Publication Date
KR20080001613A true KR20080001613A (en) 2008-01-03
KR100869865B1 KR100869865B1 (en) 2008-11-24

Family

ID=39011558

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070053370A Active KR100869865B1 (en) 2006-06-29 2007-05-31 Substrate processing method and substrate processing apparatus

Country Status (4)

Country Link
JP (1) JP4817991B2 (en)
KR (1) KR100869865B1 (en)
CN (1) CN100587920C (en)
TW (1) TWI415177B (en)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5179896B2 (en) * 2008-02-20 2013-04-10 東京エレクトロン株式会社 Substrate processing method
JP5188212B2 (en) * 2008-03-07 2013-04-24 東京エレクトロン株式会社 Dry cleaning method, substrate processing apparatus, and storage medium
CN102105312B (en) * 2008-07-31 2014-06-11 东京毅力科创株式会社 High throughput processing system for chemical treatment and thermal treatment and method of operating
US9205509B2 (en) 2011-08-31 2015-12-08 General Electric Company Localized cleaning process and apparatus therefor
JP6524573B2 (en) * 2014-09-30 2019-06-05 株式会社Screenホールディングス Substrate processing method and substrate processing apparatus
US10177002B2 (en) * 2016-04-29 2019-01-08 Applied Materials, Inc. Methods for chemical etching of silicon
JP7113681B2 (en) * 2018-06-28 2022-08-05 株式会社日立ハイテク Etching method and etching apparatus
KR102281826B1 (en) * 2019-07-08 2021-07-23 세메스 주식회사 Apparatus and method for processing substrate
CN111554601B (en) * 2020-04-27 2021-12-28 上海果纳半导体技术有限公司 Wafer front end transfer system

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0810681B2 (en) * 1989-09-19 1996-01-31 日本電気株式会社 Method for manufacturing semiconductor device
JPH088231B2 (en) * 1989-10-02 1996-01-29 大日本スクリーン製造株式会社 Selective removal method of insulating film
JP2853211B2 (en) * 1989-11-01 1999-02-03 富士通株式会社 Method for manufacturing semiconductor device
JP3297291B2 (en) * 1995-03-10 2002-07-02 株式会社東芝 Method for manufacturing semiconductor device
US5685951A (en) * 1996-02-15 1997-11-11 Micron Technology, Inc. Methods and etchants for etching oxides of silicon with low selectivity in a vapor phase system
KR19980029062A (en) * 1996-10-25 1998-07-15 김영환 Wafer cleaning method
KR200164679Y1 (en) * 1997-05-27 2000-01-15 김영환 Wafer cleaning apparatus
JP2002217414A (en) * 2001-01-22 2002-08-02 Matsushita Electric Ind Co Ltd Semiconductor device and its manufacturing method

Also Published As

Publication number Publication date
TWI415177B (en) 2013-11-11
TW200818291A (en) 2008-04-16
KR100869865B1 (en) 2008-11-24
JP2008010662A (en) 2008-01-17
CN101097864A (en) 2008-01-02
CN100587920C (en) 2010-02-03
JP4817991B2 (en) 2011-11-16

Similar Documents

Publication Publication Date Title
US7402523B2 (en) Etching method
US8114781B2 (en) Substrate processing method and substrate processing apparatus
KR20080001613A (en) Substrate processing method and substrate processing apparatus
JP5374039B2 (en) Substrate processing method, substrate processing apparatus, and storage medium
JP4860219B2 (en) Substrate processing method, electronic device manufacturing method, and program
US9633867B2 (en) Method and apparatus for anisotropic tungsten etching
KR100892542B1 (en) Substrate processing method and substrate processing system
US11557486B2 (en) Etching method, damage layer removal method, and storage medium
KR100880747B1 (en) Substrate processing method and substrate processing apparatus
KR100832164B1 (en) Substrate surface processing method, substrate cleaning method and medium for recording program
CN108231555B (en) Etching method and substrate processing system
EP1928011A2 (en) Manufacturing method of capacitor electrode, manufacturing system of capacitor electrode, and storage medium
US8206605B2 (en) Substrate processing method and substrate processing system
US7993540B2 (en) Substrate processing method and substrate processing apparatus
TW202010013A (en) Substrate processing method and substrate processing apparatus
JP2009238899A (en) Substrate processing apparatus and method
KR100852520B1 (en) Electronic device manufacturing method, and program recording medium
WO2024185646A1 (en) Substrate processing method
KR20070044081A (en) Processing Method Of Semiconductor Substrate

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20070531

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20080424

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20080814

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20081114

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20081114

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20111019

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20121023

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20121023

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20131022

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20131022

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20141021

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20141021

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20151016

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20151016

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20161019

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20161019

Start annual number: 9

End annual number: 9

FPAY Annual fee payment

Payment date: 20171018

Year of fee payment: 10

PR1001 Payment of annual fee

Payment date: 20171018

Start annual number: 10

End annual number: 10

FPAY Annual fee payment

Payment date: 20181030

Year of fee payment: 11

PR1001 Payment of annual fee

Payment date: 20181030

Start annual number: 11

End annual number: 11

PR1001 Payment of annual fee

Payment date: 20201029

Start annual number: 13

End annual number: 13

PR1001 Payment of annual fee

Payment date: 20211028

Start annual number: 14

End annual number: 14

PR1001 Payment of annual fee

Payment date: 20221019

Start annual number: 15

End annual number: 15

PR1001 Payment of annual fee

Payment date: 20231019

Start annual number: 16

End annual number: 16