KR20070115977A - 질화물 발광 소자용 역분극 발광 영역을 포함하는 구조물 - Google Patents

Abstract

반도체 발광 소자가 n형 영역과 p형 영역 사이에 배치된 발광층을 포함한다. 발광층은 적어도 50 옹스트롬의 두께를 갖는 우르차이트 Ⅲ족 질화물 층일 수 있다. 발광층은 발광층과 p형 영역 사이에 있는 계면을 가로질러, 우르차이트 c축이 발광층을 향하고 있게 하는 방식으로 통상의 우르차이트 Ⅲ족 질화물 층으로부터 역전된 분극을 가질 수 있다. 그러한 c축의 방위는, 발광층의 전하 캐리어에 대해 배리어를 제공하여, p형 영역 내의 계면 또는 그 에지에서 음의 면 전하를 생성할 수 있다.

LED, 반도체, 발광, 분극, 우르차이트, 배이러, 계면, 질화물, 전하

Description

질화물 발광 소자용 역분극 발광 영역을 포함하는 구조물{REVERSE POLARIZATION LIGHT EMITTING REGION FOR A NITRIDE LIGHT EMITTING DEVICE}

본 출원은 2005년 2월 18일에 출원된 미국 특허출원 11/061,247호의 연속출원이다.

본 발명은 반도체 발광 소자의 발광 영역에 관한 것이다.

발광 다이오드(LED : light emitting diode), 공명 공동 발광 다이오드(RCLED : resonant cavity light emitting diode), 수직 공동 레이저 다이오드 (VCSEL : vertical cavity laser diode) 및 에지 발광 레이저를 포함하는 반도체 발광 소자는 현재 이용 가능한 가장 효과적인 광원이다. 가시 스펙트럼 전체에 걸쳐 작동할 수 있는 고휘도 발광 소자의 제조에 유리한 현재의 재료 계열은 Ⅲ족-V족 반도체, 특히 Ⅲ족 질화물 재료라고 지칭되기도 하는 갈륨, 알루미늄, 인듐, 및 질소의 2원, 3원 및 4원 합금을 포함한다. 통상적으로, Ⅲ족 질화물 발광 소자는 금속유기화학증착법(MOCVD : metal-organic chemical vapor deposition), 분자빔 에피택시(MBE : molecular beam epitaxy) 또는 기타의 에피택시 기법에 의해 사파이어, 실리콘 카바이드, Ⅲ족 질화물 또는 기타의 적절한 기판 위에 상이한 조성 및 도펀트 농도의 다수의 반도체층의 스택을 에피택셜 성장시킴으로써 제조된다. 스택은 흔히 예를 들어, Si로 도핑되며 기판 위에 형성되는 하나 이상의 n형 층, 하나 이상의 n형 층 위에 형성되는 발광, 또는 활성 영역, 및 예를 들어, Mg로 도핑되고 활성 영역 위에 형성되는 하나 이상의 p형 층을 포함한다. 도전성 기판 위에 형성된 Ⅲ족 질화물 소자는 소자의 대향되는 측에 형성된 p-접점과 n-접점을 가질 수 있다. 흔히, Ⅲ족 질화물 소자는 소자의 동일측에 양 접점을 갖고 사파이어 등과 같은 절연 기판 위에 제조된다. 그러한 소자는 빛이 접점을 통하거나 (에피택시-업 소자라고 알려짐) 또는 소자의 접점과 반대쪽의 표면을 통해서 (플립 칩 소자라고 알려짐) 끌어내어지도록 장착된다.

본 기술분야에서 필요한 것은 고 전류밀도에서 효과적으로 작동하는 Ⅲ족 질화물 발광 소자이다.

본 발명의 실시예에 따르면, 반도체 발광 소자가 n형 영역과 p형 영역 사이에 배치된 발광층을 포함한다. 발광층은 적어도 50 옹스트롬의 두께를 갖는 우르차이트(wurtzite) Ⅲ족 질화물 층일 수 있다. 발광층은 발광층과 p형 영역 사이에 있는 계면을 가로질러, 우르차이트 c축이 발광층을 향하고 있게 하는 방식으로 통상의 우르차이트 Ⅲ족 질화물 층으로부터 역전된 분극을 가질 수 있다. 그러한 c축의 방위는, p형 영역 내의 계면 또는 p형 영역의 에지에서 음의 면 전하를 생성하여, 발광층의 전도대(conduction band)에 있는 전자에 대해 배리어(barrier)를 제공할 수 있다. 그렇게 두꺼운 "역분극(reverse polarization)" 발광층은 발광층의 트랩전하 캐리어에 대해 좀더 양호한 배리어를 제공하고 무복사 재결합(nonradiative recombination)을 감소시킬 수 있는 좀더 두꺼운 발광층을 제공함으로써 고 전류밀도에서의 효율을 향상시킬 수 있다.

도 1은 Ⅲ족 질화물 발광 소자를 도시한다.

도 2는 도 1의 소자를 위한 전도대의 일부를 도시한다.

도 3은 본 발명의 실시예에 따른 소자를 위한 전도대의 일부를 도시한다.

도 4는 도 3에 도시된 전도대를 갖는 소자의 한 예를 도시한다.

도 5는 발광 영역보다 먼저 성장된 터널 접합 및 p형 영역을 포함하는 소자를 도시한다.

도 6은 발광 영역보다 먼저 성장된 p형 영역을 갖는 소자를 도시한다.

도 7은 호스트 기판에 접합하고 성장 기판을 제거한 후의 도 6의 소자를 도시한다.

도 8은 패키징된 발광 소자의 분해도이다.

도 9는 우르차이트 GaN의 단위 셀을 도시한다.

도 1은 보편적인 Ⅲ족 질화물 발광 소자를 도시한다. n형 영역(11)은 사파이어 기판(10) 위에서 성장된다. 배리어 층에 의해 분리된 다수의 양자우물을 포함할 수 있는 활성 영역(12)이 n형 영역(11) 위에 성장되고, 이어서 GaN 스페이서 층(13), p형 AlGaN 층(14) 및 p형 접점 층(15)이 성장된다.

도 1의 소자에 가해진 전류밀도가 증가함에 따라, 공급된 캐리어의 플럭스에 대한 생성된 광자의 플럭스의 비율로 정의되는 소자의 내부 양자 효율은 초기에 증가한 후에 감소된다. 도 1의 소자의 구조는 활성 영역 및 무복사 재결합으로부터의 전자 누출을 포함하여 고 전류밀도에서의 내부 양자 효율 감소에 대한 몇 가지 이유가 될 가능성이 있다.

전자 누출은 우르차이트 결정에서 자연적으로 발생하는 분극에 의해 악화된다. 사파이어 등과 같은 격자 불일치 기판 위에 성장된 Ⅲ족 질화물 소자에서의 결정 층은 흔히 변형된 우르차이트 결정처럼 성장된다. 그러한 결정은 두 종류의 분극, 즉 결정 대칭으로부터 발생되는 자발분극(spontaneous polarization)과 변형으로부터 발생되는 압전 분극을 나타낸다. 하나의 층에서의 전분극(total polarization)은 자발분극과 압전 분극의 합이다. 분극유도(polarization-induced) 면 전하는 상이한 조성의 층들 사이의 계면에서 발생한다. 일반적으로, 면 전하 밀도는 두 개의 인접한 층 사이의 변형으로 인해 자발분극과 압전 분극 모두에 의존할 것이다. 도 2는 도 1의 소자의 전도대의 일부를 도시한다. 면 전하의 부호 및 위치는 도 2에서 "+"와 "-"로 표시되어 있다.

사파이어 또는 SiC 등과 같은 통상적인 기판 위에서의 통상적인 성장의 결과는 도 2에서 18로 나타낸 우르차이트 [0001] c축 방위가 되는 것이다. 활성 영역과 p형 층 사이의 계면을 가로질러, c축은 p형 층을 향하고 있다. 이러한 방위의 결과는 GaN 캡층(13 ; cap layer)과 p형 AlGaN 층(14) 사이의 계면에 양의 면 전하가 생기게 한다. 도 1에 도시된 소자에서, GaN 캡층(13)과 p형 AlGaN 층(14) 사이의 계면은 전자를 활성 영역의 전도대 내에 가두는 에너지 "배리어"를 형성한다. GaN 캡층(13)은 생략될 수도 있고, 다른 물질들이 배리어를 형성할 수도 있다는 것과, 배리어를 형성하는 계면에서의 양의 면 전하와 관련한 문제는 다른 소자에도 해당될 수 있다는 것을 이해하여야 한다. 배리어에서의 양의 면 전하는 전자에 대한 효과적인 에너지 배리어를 감소시켜, 전자가 활성 영역으로부터 누출하게 한다. 어떠한 누출 전류도 p형 층에서 무복사 재결합하고 소자로부터의 발광에 기여하지 않는다. 전류밀도가 증가함에 따라, 누출 전류의 양도 증가하여 고 전류밀도에서의 내부 양자 효율의 감소의 원인이 된다.

도 1에 도시된 Ⅲ족 질화물 소자에서는, 전류의 방향 (즉, 양전하 캐리어 또는 홀의 이동)은 c축의 방향에 대해 역평행(antiparallel)이다. 전류 흐름과 분극의 이러한 상대적 배열은 n형 영역보다 먼저가 아니라 나중에 Mg 도핑 p형 Ⅲ족 질화물을 성장시키는 것의 상대적 용이함 및 사파이어 기판 위에서의 MOCVD에 의한 통상의 고 품질 Ⅲ족 질화물 층 성장을 위해 이용되는 조건에 기인하는 것이며, 그 것은 결정 표면 상에 있는 N에 비해 여분의 Ga를 제공하며, 그 결과로, [0001] c축의 양의 방향이 막의 표면의 밖을 향하게 된다. p형 영역이 n형 영역의 상부에 배치되기 때문에, 전류는 웨이퍼의 상부로부터 기판을 향해 흐를 것이다.

고 전류에서 고 효율 LED를 제공하기 위해, 본 발명의 실시예에 따르면, 반도체 발광 소자의 발광 영역이 역분극 더블 헤테로 구조(reverse-polarization double heterostructure)이다. " 역분극"은 도 1에 도시된 소자로부터 전류의 흐름과 c축의 상대적 배열이 역전되어 전류의 흐름이 도 1의 소자에서처럼 c축에 대해 역평행인 것이 아니라 평행인 것을 말한다. 발광 영역의 분극의 역전은 누출 전류를 감소시킬 수 있다. 다수의 양자우물보다는 두꺼운 더블 헤테로 구조를 이용함으로써 활성 영역이 무복사 재결합에 대해 손실되는 캐리어의 수를 줄일 수 있다.

도 3은 본 발명의 실시예에 따른 소자의 전도대의 일부를 도시한다. 도 3에 도시된 소자에서, 전하 캐리어를 발광층(20) 내에 가두어 두는 발광층의 p측의 배리어는 GaN일 수 있는 캡층(21)과 p형 AlGaN일 수 있는 층(22) 사이에 배치된다. 발광 영역과 p형 영역 사이의 계면을 가로질러, 층(20)과 층(21) 사이에서, c축은 도 3에 18로 표시된 바와 같이 발광 영역을 향하고 있다. 이러한 방위에서, 전류 흐름은 c축에 대해 평행이다. 이러한 방위의 결과로 배리어에서 배리어 높이를 증가시키는 음의 면 전하가 생성되어 발광 영역(20)을 지나서 누출하는 전자흐름을 감소시킨다. 일부 실시예에서는, 캡층(21)이 도핑된 n형이거나 또는 의도적으로 도핑되지 않을 수 있다. 캡층(21)이 발광층의 p측에 배치되어 있으므로, 캡층(21)이 n형이든 도핑되지 않은 것이든 캡층(21)은 소자의 p형 영역 부분인 것으로 생각된다.

도 3에 도시된 소자에서, 도 2의 다수의 양자우물은 단일의 두꺼운 발광층(20)으로 대체된다. 일부 실시예에서는, 발광층(20)은 예를 들어 50Å과 500Å 사이의 두께를 가질 수 있고, 좀더 양호하게는 60Å과 300Å 사이의 두께를 가지며, 좀더 양호하게는 75Å과 175Å 사이의 두께를 가진다. 최적의 두께는 발광층 내의 전위(dislocation) 밀도에 의존할 수 있다. 일반적으로, 전위 밀도가 증가함에 따라, 발광층의 최적의 두께가 감소한다. 활성 영역의 전위 밀도는 양호하게는 10⁹/㎠보다 작도록 제한되고, 좀더 양호하게는 10⁸/㎠보다 작도록 제한되며, 좀더 양호하게는 10⁷/㎠보다 작도록 제한되고, 좀더 양호하게는 10⁶/㎠보다 작도록 제한된다. 앞서 설명한 전위 밀도를 이루기 위해 에피택셜 측방 과잉성장(epitaxial lateral overgrowth), 수소화물 기상 에피택시(hydride vapor phase epitaxy) 및 독립되어 서 있는 GaN 기판 상에서의 성장 등과 같은 성장 기법이 요구될 수 있다. 에피택셜 측방 과잉성장은 사파이어 등과 같은 통상의 성장 기판 위에 성장된 GaN 층 위에 형성된 마스크 층의 개구 위에서의 GaN의 선택적 성장을 포함한다. 선택적으로 성장된 GaN의 융합은 성장 기판 전체에 걸쳐 평탄한 GaN 표면의 성장이 가능하게 할 수 있다. 선택적으로 성장된 GaN 층에 이어서 성장된 층들은 낮은 전위 밀도를 나타낼 수 있다. 에피택셜 측방 과잉성장은 여기에 참고로 합체되고 Jpn. J. Appl. Phys. 38권 (1999) 5735면에 기재된 Mukai 등에 의한 "에피택셜 측방 과잉성장된 GaN 기판 위에 성장된 자외선 InGaN 및 GaN 단일 양자우물 구조 발광다이오드(Ultraviolet InGaN and GaN Single-Quantum Well- Structure Light-Emitting Diodes Grown on Epitaxial Laterally Overgrown GaN Substrates)"에 좀더 상세하게 설명되어 있다. 독립적으로 서 있는 GaN 기판의 수소화물 기상 에피택셜 성장은 여기에 참고로 합체되고 Jpn. J. Appl. Phys. 40권 (2001) L140면에 기재된 Motoki 등에 의한 "GaAs를 출발 기판로 이용하는 수소화물 기상 에피택시에 의한 독립적으로 서 있는 대형 GaN 기판의 준비(Preparation of Large Freestanding GaN Substrates by Hydride Vapor Phase Epitaxy Using GaAs as a Starting Substrate)"에 좀더 상세하게 설명되어 있다.

전류의 방향이 c축의 방향에 대해 평행인 소자를 생산하기 위해 몇 가지 방법이 채용될 수 있다. 제1 방법은 성장하는 동안에 전류의 방향에 영향을 주지 않고 [0001] c축의 방향을 역전시키기 위한 것이다. 제2 방법은 c축의 방향에 영향을 주지 않고 전류의 방향을 역전시키는, p형 층과 n형 층의 순서를 역전시키기 위한 것이다.

도 4는 도 3에 도시된 c축 방위를 생성하는 형판 위에서 소자가 성장되는 제1 방법에 의해 형성된 소자의 예를 도시한다. 도 4에 도시된 소자는 GaN 기판(40)을 포함하며, 그 위에는 n형 영역(41)과 발광층(20) 및 예를 들어, GaN 캡층(21)과 AlGaN 층(22) 및 접점 층(23)을 포함하는 하나 이상의 p형 층이 성장되어 있다. 발광층(20)의 n형 측과 p형 측에 접점을 전기적으로 접속함으로써 소자가 완성된다. 도 9는 갈륨 원자(93)와 질소 원자(94)로 형성된 우르차이트 GaN의 단위 셀을 도시한다. 우르차이트 GaN는 갈륨면(90)과 질소면(91)을 갖는다. c축(92)은 질소면(91)으로부터 갈륨면(90)으로 향하고 있다. 예를 들어, c-플레인 사파이어 기판 상에서의 통상적인 성장에 의해 생성된 GaN의 노출된 상면은 갈륨면(90)이다. GaN 표면의 갈륨면(90) 상에서의 성장의 결과로 도 2에 도시된 c축 방위가 생성된다. c-플레인 사파이어 상에서의 통상의 성장 후에 사파이어에 인접한 GaN의 매립된 면은 질소면(91)이다. 도 4의 소자에서, 기판(40)의 재료 및 표면은 에피택셜 표면 상에서의 질소면(91)의 성장을 촉진하도록 선택된다. 적절한 기판을 예시하자면, GaN 또는 AlN 기판의 질소면, Ga 면 극성으로 성장되고 그 성장 기판로부터 제거된 두꺼운 GaN 층의 질소면, ZnO 기판의 산소면, SiC 기판의 탄소면 및 GaN이 중간의 버퍼 층이 없이 사파이어 상에 직접 부착되는 MBE에 의해 사파이어 상에 부착된 GaN 층의 표면을 포함한다. 흔히, 먼저 AlN 버퍼 층을 사파이어 상에 부착하고 이어서 GaN 층을 부착함으로써 두꺼운 고 품질 GaN 층이 MBE에 의해 사파이어 위에 성장된다. 이 결과로, 표면 상에 갈륨면(90)을 갖는 막이 생성된다. AlN 버퍼 층을 생략함으로써, 막은 표면에서 질소면(91)을 가질 것이다. 갈륨면 막의 성장은 여기에 참고로 합체된 Crystal Growth 204 (1999) 419-428의 "금속유기화학증착(MOCVD)에 의해 성장된 호모에피택셜 GaN의 형태적 및 구조적 특성(Morpohological and structure characteristics of homoepitaxial GaN grown by metalorganic chemical vapour deposition (MOCVD))" 및 Phys. Stat. Sol. (b) 228, No. 2, 505-512 (2001)의 "극성을 갖는 플레잉(Playing with Polarity)"에 좀더 상세하게 설명되어 있다.

도 5 및 7은 발광 영역보다 먼저 p형 영역이 성장되고, 그 결과로 도 3에 도시된 바람직한 역분극 c축 방위가 생성되는 제2 방법에 의해 형성된 소자의 예를 도시한다.

도 5는 역전된 분극을 제공하기 위한 터널 접합을 포함하는 소자를 도시한다. 도 5의 소자에서는, n형 영역(11)이 사파이어 또는 SiC 등과 같은 통상의 기판(10) 상에 형성된다. 터널 접합이 n형 영역(11) 위에 형성되고, 이어서, 예를 들어, 도 3에 도시된 층 21, 22 및 23을 포함할 수 있는 p형 영역(25)이 형성된다. 발광 영역(20)이 p형 영역(25) 위에 형성되고, 이어서 또다른 n형 영역(50)이 형성 된다. 접점 51은 한 n형 영역(50)에 접속되고 접점 52는 다른 n형 영역(11)에 접속되는 방식으로 발광 영역의 대향 측에 접점(51 및 52)이 전기적으로 접속된다. 터널 접합(100)은 터널 접합 위에 성장된 물질의 도전성 변화가 아래의 물질에 필적하게 한다.

터널 접합(100)은 p++ 층이라고 지칭되는 진하게 도핑된 p형 층(5)과 n++ 층이라고 지칭되는 진하게 도핑된 n형 층(6)을 포함한다. P++ 층(5)은 예를 들어, 청색 발광 소자를 위한 InGaN 또는 GaN, 또는 UV-발광 소자를 위한 AlInGaN 또는 AlGaN일 수 있으며 Mg 또는 Zn 등과 같은 억셉터로 약 10¹⁸cm^-3 내지 약 5x10²⁰cm^-3 의 농도로 도핑된다. 일부 실시예에서는, p++ 층(5)이 약 2x10²⁰cm^-3 내지 약 4x10²⁰cm^-3의 농도로 도핑된다. n++ 층(6)은 예를 들어, 청색 발광 소자를 위한 InGaN 또는 GaN 또는 UV-발광 소자를 위한 AlInGaN 또는 AlGaN일 수 있으며 Si, Ge, Se 또는 Te 등과 같은 도너로 약 10¹⁸cm^-3 내지 약 5x10²⁰cm^-3로 도핑된다. 일부 실시예에서는, n++ 층(6)이 약 7x10¹⁹cm^-3 내지 약 9x10¹⁹cm^-3의 농도로 도핑된다. 터널 접합(100)은 통상적으로 매우 얇으며, 예를 들어 터널 접합(100)은 약 2 ㎚ 내지 약 100 ㎚ 범위의 전체 두께를 가질 수 있고, p++ 층(5)과 n++ 층(6)의 각각은 약 1 ㎚ 내지 약 50 ㎚ 범위의 두께를 가질 수 있다. 일부 실시예에서는, p++ 층(5) 및 n++ 층(6)의 각각이 약 25 ㎚ 내지 약 35 ㎚ 범위의 두께를 가질 수 있다. P++ 층(5)과 n++ 층(6)은 반드시 동일한 두께일 필요는 없다. 한 실시예에서 는, p++ 층(5)이 15 ㎚의 Mg 도핑 InGaN이고, n++ 층(6)은 30 ㎚의 Si 도핑 GaN이다. P++ 층(5)과 n++ 층(6)은 경사진 도펀트 농도를 가질 수 있다. 예를 들어, p형 영역(25)에 인접한 p++ 층(5)의 일부는 p형 영역의 도펀트 농도로부터 p++ 층(5)에서 요구되는 도펀트 농도까지 경사진 도펀트 농도를 가질 수 있다. 마찬가지로, n++ 층(6)은 p++ 층(5)에 인접한 최대치로부터 n형 영역(11)에 인접한 최소치까지 경사진 도펀트 농도를 가질 수 있다. 터널 접합(100)은 터널 접합(100)이 역방향 바이어스될 때 거의 저항성일 정도로, 즉 역방향 바이어스된 모드에서 전류를 전달할 때 터널 접합(100)이 낮은 직렬 전압 강하 및 낮은 저항을 나타낼 정도로 충분히 얇게 제조되고 충분히 도핑된다. 일부 실시예에서는, 역방향 바이어스될 때 터널 접합(100)을 가로지르는 전압 강하가 200Å/㎠의 전류 밀도에서 약 0.1V 내지 약 1V이다.

터널 접합(100)은 p-n 접합이 순방향 바이어스되어 접점(51)과 접점(52) 양단에 전압이 가해질 때 터널 접합(100)이 신속하게 절연 차단되며 역방향 바이어스에서는 아주 작은 전압 강하로 전류를 전달하도록 제조된다. 터널 접합(100)에서의 각각의 층은 동일한 조성, 두께 또는 도펀트 조성을 가질 필요가 없다. 터널 접합(100)은 또한 p++ 층(5)과 n++ 층(6) 사이에 p-형 도펀트와 n형 도펀트 모두를 함유하는 또다른 층을 포함한다.

일부 실시예에서는, p형 영역(25)이 터널 접합이 없이 기판(10) 상에 성장된 n형 또는 도핑되지 않은 영역 위에 직접 형성될 수도 있다. 그리고, 접점(52)이 p형 영역(25)에 접속되어야 하며, 기판(10) 상의 n형 또는 도핑되지 않은 영역은 소 자의 작동에 전기적으로 관여하지 않는다. 도 5에 도시된 터널 접합(100)의 이용은 접점(52)이 p형 영역보다 더 양호한 전류 이동을 제공하는 n형 영역(11)에 형성된다는 이점을 갖는다.

도 7은 발광 영역보다 먼저 성장된 p형 영역을 갖는 소자의 또다른 예를 통상의 성장 기판이 제거된 상태로 도시한다. 그러한 소자는 통상의 성장 기판 위에 소자 층을 성장시키고, 소자 층을 호스트 기판에 접합시킨 후, 성장 기판을 제거함으로써 형성된다. 도 6은 통상의 성장 기판(10) 상에 성장된 소자 층을 도시한다. 일반적으로 n형 또는 도핑되지 않은 영역(60)이 기판(10) 전체에 걸쳐 성장된다. 영역(60)은 버퍼 층 또는 핵(nucleation) 층 등과 같은 선택적 준비 층 및 성장 기판의 제거 또는 기판 제거 후에 에피택셜 층을 얇게 하기에 편리하게 설계된 선택적 식각정지(etch stop) 층을 포함할 수도 있다. P형 영역(25)이 영역(60) 전체에 걸쳐 성장되고, 이어서 발광층(20)과 n형 영역(50)이 성장된다. 예를 들어, 오믹 접촉 층, 반사층, 배리어 층 및 접합층을 포함하는 하나 이상의 금속층(61)이 n형 영역(50) 전체에 걸쳐 증착된다.

그리고, 소자 층은 금속층(61)의 노출면을 거쳐 도 7에 도시된 호스트 기판(70)에 접합된다. 통상적으로 금속인 하나 이상의 접합층(71)은 에피택셜 구조와 호스트 기판 사이의 열수축 또는 공정(eutectic) 접합에 관한 순응 물질로 될 수 있다. 접합 층 금속의 예를 들자면, 금과 은을 포함한다. 호스트 기판(70)은 성장 기판이 제거된 후에 에피택셜 층에 대한 기계적 지지를 제공하고 n형 영역(50)에 대한 전기적 접점을 제공한다. 호스트 기판(70)은 일반적으로 전기적으 로 도전성 (즉, 약 0.1 Ωcm 미만)이고, 열적으로 도전성이며, 에피택셜 층의 열팽창계수와 어울리는 열팽창계수(CTE : coefficient of thermal expansion)를 갖고, 강한 웨이퍼 접합을 형성하기에 충분하게 평탄하도록(즉, 약 10 ㎚ 미만의 제곱 평균(root mean square) 조도를 갖도록) 선택된다. 적절한 물질은 예를 들어, Cu, Mo, Cu/Mo 및 Cu/W 등과 같은 물질, 예를 들어, Pd, Ge, Ti, Au, Ni, Ag 중 하나 이상을 포함하는 저항 접점을 갖는 Si 및 저항 접점을 갖는 GaAs 등과 같은 금속 접점을 갖는 반도체 및 AlN 또는 압축된 다이어몬드 등과 같은 세라믹을 포함한다.

호스트 기판(70) 및 에피택셜 층(25, 20 및 50)은 고온 고압에서 함께 가압되어 도 7에 71로 도시된 접합층 사이의 내구성 있는 금속접합을 형성한다. 일부 실시예에서는, 에피택셜 구조를 갖는 웨이퍼가 개별적인 소자로 절단되기 전에 웨이퍼 스케일로 접합이 이루어진다. 접합을 위한 온도 및 압력의 범위는 그렇게 얻어지는 접합의 강도에 의해 하한이 정해지고 호스트 기판 구조 및 에피택셜 구조의 안정성에 의해 상한이 정해진다. 예를 들어, 고온 및/또는 고압은 에피택셜 층을 분해시키거나, 금속접점을 박리시키거나, 확산 배리어의 고장을 일으키거나 또는 에피택셜 층의 조성물질을 증발시킬 수 있다. 적절한 온도범위는 예를 들어, 약 200℃ 내지 약 500℃이다. 적절한 압력범위는 예를 들어, 약 100 psi 내지 약 300 psi이다.

사파이어 성장 기판을 제거하기 위해서는, 기판(10)과 결정 층(60, 25, 20 및 50) 사이의 계면 부분이 단계적이고 반복적인 양상으로 기판(10)을 통해 고 플루언스 펄스를 가진 자외선 레이저에 노출된다. 레이저의 광자 에너지는 사파이어 에 인접한 결정층(일부 실시예에서는 GaN)의 밴드갭(band gap) 이상이어서, 펄스 에너지가 사파이어에 인접한 제1의 100 ㎚의 에피택셜 물질 내의 열 에너지로 효과적으로 전달된다. 충분히 고 플루언스 (즉, 약 1.5 J/㎠ 이상)이고 광자 에너지가 GaN의 밴드갭 이상이고 사파이어의 흡수 에지 이하 (즉, 약 3.44 내지 약 6 eV)일 때, 제1의 100 ㎚ 내의 온도가 나노 초 스케일로 GaN이 갈륨 기체와 질소 기체로 해리되기에 충분히 높은 1000℃ 이상의 온도까지 상승하여, 기판(10)로부터 에피택셜 층을 제거한다. 그렇게 얻어진 구조는 호스트 기판(70)에 접합된 에피택셜 층(60, 25, 20 및 50)을 포함한다. 일부 실시예에서는, 성장 기판이 식각, 접기(lapping) 또는 그 조합 등과 같은 다른 수단에 의해 제거될 수 있다.

성장 기판이 제거된 후, 남아 있는 에피택셜 층은 예를 들어 저품질 영역(60)을 제거하여 p형 영역(25)을 노출시키도록 얇아질 수 있다. 에피택셜 층은 예를 들어, 화학기계적 폴리싱, 통상의 건식 식각 또는 광전화학 식각 (PEC : photoelectrochemical etching)에 의해 얇아질 수 있다. 그리고, 접점(72)이 p형 영역(20) 상에 형성된다. 접점(72)은 예를 들어, 도 7에 단면도로 도시된 그리드(grid)일 수 있다.

도 8은 패키징된 발광 소자의 분해도이다. 열흡수 슬러그(100)가 삽입성형된 리드프레임 속에 있다. 삽입성형된 리드프레임은 예를 들어, 전기 통로를 제공하는 금속 프레임(106)의 둘레에 성형된 충진된 플라스틱 물질(105)이다. 슬러그(100)는 선택적 반사컵(102 : optional reflector cup)을 포함할 수 있다. 위에서 설명한 소자 중 어느 하나일 수 있는 발광 소자 다이(104)가 열전달 서브마운 트(103)를 거쳐 슬러그(100)에 대해 직접 또는 간접적으로 장착된다. 광학 렌즈일 수 있는 커버(108)가 부가될 수도 있다.

본 발명을 상세히 설명하였고, 본 기술분야에서 숙련된 자는 본 명세서를 보면 여기에 설명된 발명 개념의 정신으로부터 벗어남이 없이 본 발명에 대한 변경이 이루어질 수 있음을 알 것이다. 예를 들어, 여기에 설명된 실시예가 InGaN 발광층을 포함할지라도, AlGaN, GaN 또는 AlInGaN 발광층을 갖는 소자에서도 동일한 구조와 기법이 이용될 수 있다. 그러므로, 본 발명의 범위가 도시되고 설명된 특정한 실시예로 제한되는 것을 의도하지 않는다.

Claims (24)

1. p형 영역과 n형 영역 사이에 배치된 반도체 발광층을 포함하고,

   상기 발광층은 우르차이트(wurtzite) 결정 구조물을 포함하며,

   상기 발광층은 적어도 50 옹스트롬의 두께를 갖고,

   Ⅲ족 질화물 단위 셀로 된 질소면(nitrogen face)으로부터 Ⅲ족 질화물 단위 셀로 된 갈륨면(gallium face)을 향하는 것으로 정의된 우르차이트 c축이 상기 발광층과 상기 p형 영역 사이에 배치된 계면을 가로질러, 상기 발광층을 향하고 있는 구조물.
2. 제1항에 있어서,

   상기 발광층이 50 옹스트롬과 500 옹스트롬 사이의 두께를 갖는 구조물.
3. 제1항에 있어서,

   상기 발광층이 60 옹스트롬과 300 옹스트롬 사이의 두께를 갖는 구조물.
4. 제1항에 있어서,

   상기 발광층이 75 옹스트롬과 175 옹스트롬 사이의 두께를 갖는 구조물.
5. 제1항에 있어서,

   상기 발광층이 100 옹스트롬보다 두꺼운 두께를 갖는 구조물.
6. 제1항에 있어서,

   상기 발광층이 Ⅲ족 질화물 층인 구조물.
7. 제1항에 있어서,

   상기 발광층이 InGaN인 구조물.
8. 제1항에 있어서,

   상기 발광층이 AlGaN인 구조물.
9. 제1항에 있어서,

   상기 발광층이 10⁹/㎠보다 작은 전위 밀도(dislocation density)를 갖는 구조물.
10. 제1항에 있어서,

    상기 발광층이 10⁸/㎠보다 작은 전위 밀도를 갖는 구조물.
11. 제1항에 있어서,

    상기 발광층이 10⁷/㎠보다 작은 전위 밀도를 갖는 구조물.
12. 제1항에 있어서,

    상기 발광층이 10⁶/㎠보다 작은 전위 밀도를 갖는 구조물.
13. 제1항에 있어서,

    GaN 기판을 더 포함하고,

    상기 n형 영역은 상기 GaN 기판과 상기 발광층 사이에 배치된 구조물.
14. 제13항에 있어서,

    우르차이트 결정 c축이 상기 GaN 기판과 상기 n형 영역 사이에 배치된 계면을 가로질러, 상기 GaN 기판을 향하고 있는 구조물.
15. 제1항에 있어서,

    상기 n형 영역이 제1 n형 영역이고, 상기 구조물은 터널 접합 및 제2 n형 영역을 더 포함하며, 상기 터널 접합은 상기 제2 n형 영역과 상기 p형 영역 사이에 배치되어 있는 구조물.
16. 제15항에 있어서,

    상기 p형 영역이 상기 발광층보다 먼저 성장되는 구조물.
17. 제1항에 있어서,

    상기 발광층, p형 영역 및 n형 영역이 상기 n형 영역 근처에 배치된 본드에 의해 호스트 기판에 접합되어 있는 구조물.
18. 제1항에 있어서,

    상기 n형 영역에 전기적으로 접속된 제1 리드, 상기 p형 영역에 전기적으로 접속된 제2 리드 및 상기 발광층 위에 배치된 커버를 더 포함하는 구조물.
19. 반도체 발광층,

    n형 영역,

    배리어 층의 에지가 상기 발광층의 전하 캐리어에 대한 배리어를 형성하게 하도록 상기 발광층의 밴드갭보다 큰 밴드갭을 갖는 상기 배리어 층을 포함하는 p형 영역, 및

    상기 배리어에 있는 음의 분극유도 전하(negative polarization-induced charge)를 포함하고,

    상기 발광층은 상기 n형 영역과 상기 p형 영역 사이에 배치되며,

    상기 발광층은 적어도 50 옹스트롬의 두께를 갖는 구조물.
20. 제19항에 있어서,

    상기 발광층이 50 옹스트롬과 500 옹스트롬 사이의 두께를 갖는 구조물.
21. 제19항에 있어서,

    상기 발광층이 60 옹스트롬과 175 옹스트롬 사이의 두께를 갖는 구조물.
22. 제19항에 있어서,

    상기 발광층이 Ⅲ족 질화물 층인 구조물.
23. 제19항에 있어서,

    상기 n형 영역에 전기적으로 접속된 제1 리드, 상기 p형 영역에 전기적으로 접속된 제2 리드 및 상기 발광층 위에 배치된 커버를 더 포함하는 구조물.
24. 제19항에 있어서,

    상기 배리어 층은 n형 또는 도핑되지 않은 것이고, 상기 배리어는 상기 배리어 층과 상기 p형 영역의 p형 층 사이에 있는 계면을 포함하는 구조물.

Images